nsz Git - libfirm/blob - ir/be/ia32/ia32_fpu.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   Handles fpu rounding modes
  23  * @author  Matthias Braun
  24  * @version $Id$
  25  *
  26  * The problem we deal with here is that the x86 ABI says the user can control
  27  * the fpu rounding mode, which means that when we do some operations like float
  28  * to int conversion which are specified as truncation in the C standard we have
  29  * to spill, change and restore the fpu rounding mode between spills.
  30  */
  31 #ifdef HAVE_CONFIG_H
  32 #include "config.h"
  33 #endif
  34
  35 #include "ia32_fpu.h"
  36 #include "ia32_new_nodes.h"
  37 #include "gen_ia32_regalloc_if.h"
  38
  39 #include "ircons.h"
  40 #include "irgwalk.h"
  41 #include "tv.h"
  42 #include "array.h"
  43
  44 #include "../beirgmod.h"
  45 #include "../bearch_t.h"
  46 #include "../besched.h"
  47 #include "../beabi.h"
  48 #include "../benode_t.h"
  49 #include "../bestate.h"
  50 #include "../beutil.h"
  51 #include "../bessaconstr.h"
  52 #include "../beirg_t.h"
  53
  54 static ir_node *create_fpu_mode_spill(void *env, ir_node *state, int force,
  55                                       ir_node *after)
  56 {
  57         ia32_code_gen_t *cg = env;
  58         ir_node *spill = NULL;
  59
  60         if(force == 1 || !is_ia32_ChangeCW(state)) {
  61                 ir_graph *irg = get_irn_irg(state);
  62                 ir_node *block = get_nodes_block(state);
  63                 ir_node *noreg = ia32_new_NoReg_gp(cg);
  64                 ir_node *nomem = new_NoMem();
  65                 ir_node *frame = get_irg_frame(irg);
  66
  67                 spill = new_rd_ia32_FnstCW(NULL, irg, block, frame, noreg, state,
  68                                            nomem);
  69                 set_ia32_op_type(spill, ia32_AddrModeD);
  70                 set_ia32_am_flavour(spill, ia32_B);
  71                 set_ia32_ls_mode(spill, ia32_reg_classes[CLASS_ia32_fp_cw].mode);
  72                 set_ia32_use_frame(spill);
  73
  74                 sched_add_after(after, spill);
  75         }
  76
  77         return spill;
  78 }
  79
  80 static ir_node *create_fpu_mode_reload(void *env, ir_node *state,
  81                                        ir_node *spill, ir_node *before,
  82                                        ir_node *last_state)
  83 {
  84         ia32_code_gen_t *cg = env;
  85         ir_graph *irg = get_irn_irg(state);
  86         ir_node *block = get_nodes_block(before);
  87         ir_node *frame = get_irg_frame(irg);
  88         ir_node *noreg = ia32_new_NoReg_gp(cg);
  89         ir_node *reload = NULL;
  90
  91         if(spill != NULL) {
  92                 reload = new_rd_ia32_FldCW(NULL, irg, block, frame, noreg, spill);
  93                 set_ia32_op_type(reload, ia32_AddrModeS);
  94                 set_ia32_am_flavour(reload, ia32_B);
  95                 set_ia32_ls_mode(reload, ia32_reg_classes[CLASS_ia32_fp_cw].mode);
  96                 set_ia32_use_frame(reload);
  97                 arch_set_irn_register(cg->arch_env, reload, &ia32_fp_cw_regs[REG_FPCW]);
  98
  99                 sched_add_before(before, reload);
 100         } else {
 101                 ir_mode *lsmode = ia32_reg_classes[CLASS_ia32_fp_cw].mode;
 102                 ir_node *nomem = new_NoMem();
 103                 ir_node *cwstore, *load, *load_res, *or, *store, *fldcw;
 104
 105                 assert(last_state != NULL);
 106                 cwstore = new_rd_ia32_FnstCW(NULL, irg, block, frame, noreg, last_state,
 107                                              nomem);
 108                 set_ia32_op_type(cwstore, ia32_AddrModeD);
 109                 set_ia32_am_flavour(cwstore, ia32_B);
 110                 set_ia32_ls_mode(cwstore, lsmode);
 111                 set_ia32_use_frame(cwstore);
 112                 sched_add_before(before, cwstore);
 113
 114                 load = new_rd_ia32_Load(NULL, irg, block, frame, noreg, cwstore);
 115                 set_ia32_op_type(load, ia32_AddrModeS);
 116                 set_ia32_am_flavour(load, ia32_B);
 117                 set_ia32_ls_mode(load, lsmode);
 118                 set_ia32_use_frame(load);
 119                 sched_add_before(before, load);
 120
 121                 load_res = new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
 122 #ifdef SCHEDULE_PROJS
 123                 sched_add_before(before, load_res);
 124 #endif
 125
 126                 /* TODO: make the actual mode configurable in ChangeCW... */
 127                 or = new_rd_ia32_Or(NULL, irg, block, noreg, noreg, load_res, noreg,
 128                                     nomem);
 129                 set_ia32_Immop_tarval(or, new_tarval_from_long(3072, mode_Iu));
 130                 sched_add_before(before, or);
 131
 132                 store = new_rd_ia32_Store(NULL, irg, block, frame, noreg, or, nomem);
 133                 set_ia32_op_type(store, ia32_AddrModeD);
 134                 set_ia32_am_flavour(store, ia32_B);
 135                 set_ia32_ls_mode(store, lsmode);
 136                 set_ia32_use_frame(store);
 137                 sched_add_before(before, store);
 138
 139                 fldcw = new_rd_ia32_FldCW(NULL, irg, block, frame, noreg, store);
 140                 set_ia32_op_type(fldcw, ia32_AddrModeS);
 141                 set_ia32_am_flavour(fldcw, ia32_B);
 142                 set_ia32_ls_mode(fldcw, lsmode);
 143                 set_ia32_use_frame(fldcw);
 144                 arch_set_irn_register(cg->arch_env, fldcw, &ia32_fp_cw_regs[REG_FPCW]);
 145                 sched_add_before(before, fldcw);
 146
 147                 reload = fldcw;
 148         }
 149
 150         return reload;
 151 }
 152
 153 typedef struct collect_fpu_mode_nodes_env_t {
 154         const arch_env_t *arch_env;
 155         ir_node         **state_nodes;
 156 } collect_fpu_mode_nodes_env_t;
 157
 158 static
 159 void collect_fpu_mode_nodes_walker(ir_node *node, void *data)
 160 {
 161         collect_fpu_mode_nodes_env_t *env = data;
 162
 163         const arch_register_t *reg = arch_get_irn_register(env->arch_env, node);
 164         if(reg == &ia32_fp_cw_regs[REG_FPCW] && !is_ia32_ChangeCW(node)) {
 165                 ARR_APP1(ir_node*, env->state_nodes, node);
 166         }
 167 }
 168
 169 static
 170 void rewire_fpu_mode_nodes(be_irg_t *birg)
 171 {
 172         collect_fpu_mode_nodes_env_t env;
 173         be_ssa_construction_env_t senv;
 174         const arch_register_t *reg = &ia32_fp_cw_regs[REG_FPCW];
 175         ir_graph *irg = be_get_birg_irg(birg);
 176         ir_node *initial_value;
 177         ir_node **phis;
 178         be_lv_t *lv = be_get_birg_liveness(birg);
 179         int i, len;
 180
 181         /* do ssa construction for the fpu modes */
 182         env.arch_env = be_get_birg_arch_env(birg);
 183         env.state_nodes = NEW_ARR_F(ir_node*, 0);
 184         irg_walk_graph(irg, collect_fpu_mode_nodes_walker, NULL, &env);
 185
 186         initial_value = be_abi_get_ignore_irn(birg->abi, reg);
 187
 188         /* nothing needs to be done, in fact we must not continue as for endless
 189          * loops noone is using the initial_value and it will point to a bad node
 190          * now
 191          */
 192         if(ARR_LEN(env.state_nodes) == 0) {
 193                 DEL_ARR_F(env.state_nodes);
 194                 return;
 195         }
 196
 197         be_ssa_construction_init(&senv, birg);
 198         be_ssa_construction_add_copies(&senv, env.state_nodes,
 199                                        ARR_LEN(env.state_nodes));
 200         be_ssa_construction_fix_users(&senv, initial_value);
 201
 202         if(lv != NULL) {
 203                 be_ssa_construction_update_liveness_phis(&senv, lv);
 204                 be_liveness_update(lv, initial_value);
 205                 len = ARR_LEN(env.state_nodes);
 206                 for(i = 0; i < len; ++i) {
 207                         be_liveness_update(lv, env.state_nodes[i]);
 208                 }
 209         } else {
 210                 be_liveness_invalidate(birg->lv);
 211         }
 212
 213         /* set registers for the phis */
 214         phis = be_ssa_construction_get_new_phis(&senv);
 215         len = ARR_LEN(phis);
 216         for(i = 0; i < len; ++i) {
 217                 ir_node *phi = phis[i];
 218                 be_set_phi_flags(env.arch_env, phi, arch_irn_flags_ignore);
 219                 arch_set_irn_register(env.arch_env, phi, reg);
 220         }
 221         be_ssa_construction_destroy(&senv);
 222         DEL_ARR_F(env.state_nodes);
 223
 224         be_liveness_invalidate(be_get_birg_liveness(birg));
 225 }
 226
 227 void ia32_setup_fpu_mode(ia32_code_gen_t *cg)
 228 {
 229         /* do ssa construction for the fpu modes */
 230         rewire_fpu_mode_nodes(cg->birg);
 231
 232         /* ensure correct fpu mode for operations */
 233         be_assure_state(cg->birg, &ia32_fp_cw_regs[REG_FPCW],
 234                         cg, create_fpu_mode_spill, create_fpu_mode_reload);
 235 }