nsz Git - libfirm/blob - ir/be/ia32/ia32_fpu.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   Handles fpu rounding modes
  23  * @author  Matthias Braun
  24  * @version $Id$
  25  *
  26  * The problem we deal with here is that the x86 ABI says the user can control
  27  * the fpu rounding mode, which means that when we do some operations like float
  28  * to int conversion which are specified as truncation in the C standard we have
  29  * to spill, change and restore the fpu rounding mode between spills.
  30  */
  31 #ifdef HAVE_CONFIG_H
  32 #include "config.h"
  33 #endif
  34
  35 #include "ia32_fpu.h"
  36 #include "ia32_new_nodes.h"
  37 #include "gen_ia32_regalloc_if.h"
  38
  39 #include "ircons.h"
  40 #include "irgwalk.h"
  41 #include "tv.h"
  42 #include "array.h"
  43
  44 #include "../beirgmod.h"
  45 #include "../bearch_t.h"
  46 #include "../besched.h"
  47 #include "../beabi.h"
  48 #include "../benode_t.h"
  49 #include "../bestate.h"
  50 #include "../beutil.h"
  51 #include "../bessaconstr.h"
  52 #include "../beirg_t.h"
  53
  54 static ir_node *create_fpu_mode_spill(void *env, ir_node *state, int force,
  55                                       ir_node *after)
  56 {
  57         ia32_code_gen_t *cg = env;
  58         ir_node *spill = NULL;
  59
  60         if(force == 1 || !is_ia32_ChangeCW(state)) {
  61                 ir_graph *irg = get_irn_irg(state);
  62                 ir_node *block = get_nodes_block(state);
  63                 ir_node *noreg = ia32_new_NoReg_gp(cg);
  64                 ir_node *nomem = new_NoMem();
  65                 ir_node *frame = get_irg_frame(irg);
  66
  67                 spill = new_rd_ia32_FnstCW(NULL, irg, block, frame, noreg, state,
  68                                            nomem);
  69                 set_ia32_op_type(spill, ia32_AddrModeD);
  70                 set_ia32_ls_mode(spill, ia32_reg_classes[CLASS_ia32_fp_cw].mode);
  71                 set_ia32_use_frame(spill);
  72
  73                 sched_add_after(after, spill);
  74         }
  75
  76         return spill;
  77 }
  78
  79 static ir_node *create_fpu_mode_reload(void *env, ir_node *state,
  80                                        ir_node *spill, ir_node *before,
  81                                        ir_node *last_state)
  82 {
  83         ia32_code_gen_t *cg = env;
  84         ir_graph *irg = get_irn_irg(state);
  85         ir_node *block = get_nodes_block(before);
  86         ir_node *frame = get_irg_frame(irg);
  87         ir_node *noreg = ia32_new_NoReg_gp(cg);
  88         ir_node *reload = NULL;
  89
  90         if(spill != NULL) {
  91                 reload = new_rd_ia32_FldCW(NULL, irg, block, frame, noreg, spill);
  92                 set_ia32_op_type(reload, ia32_AddrModeS);
  93                 set_ia32_ls_mode(reload, ia32_reg_classes[CLASS_ia32_fp_cw].mode);
  94                 set_ia32_use_frame(reload);
  95                 arch_set_irn_register(cg->arch_env, reload, &ia32_fp_cw_regs[REG_FPCW]);
  96
  97                 sched_add_before(before, reload);
  98         } else {
  99                 ir_mode *lsmode = ia32_reg_classes[CLASS_ia32_fp_cw].mode;
 100                 ir_node *nomem = new_NoMem();
 101                 ir_node *cwstore, *load, *load_res, *or, *store, *fldcw;
 102                 ir_node *or_const;
 103
 104                 assert(last_state != NULL);
 105                 cwstore = new_rd_ia32_FnstCW(NULL, irg, block, frame, noreg, last_state,
 106                                              nomem);
 107                 set_ia32_op_type(cwstore, ia32_AddrModeD);
 108                 set_ia32_ls_mode(cwstore, lsmode);
 109                 set_ia32_use_frame(cwstore);
 110                 sched_add_before(before, cwstore);
 111
 112                 load = new_rd_ia32_Load(NULL, irg, block, frame, noreg, cwstore);
 113                 set_ia32_op_type(load, ia32_AddrModeS);
 114                 set_ia32_ls_mode(load, lsmode);
 115                 set_ia32_use_frame(load);
 116                 sched_add_before(before, load);
 117
 118                 load_res = new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
 119
 120                 /* TODO: make the actual mode configurable in ChangeCW... */
 121                 or_const = new_rd_ia32_Immediate(NULL, irg, get_irg_start_block(irg),
 122                                                  NULL, 0, 3072);
 123                 arch_set_irn_register(cg->arch_env, or_const,
 124                                       &ia32_gp_regs[REG_GP_NOREG]);
 125                 or = new_rd_ia32_Or(NULL, irg, block, noreg, noreg, load_res, or_const,
 126                                     nomem);
 127                 sched_add_before(before, or);
 128
 129                 store = new_rd_ia32_Store(NULL, irg, block, frame, noreg, or, nomem);
 130                 set_ia32_op_type(store, ia32_AddrModeD);
 131                 set_ia32_ls_mode(store, lsmode);
 132                 set_ia32_use_frame(store);
 133                 sched_add_before(before, store);
 134
 135                 fldcw = new_rd_ia32_FldCW(NULL, irg, block, frame, noreg, store);
 136                 set_ia32_op_type(fldcw, ia32_AddrModeS);
 137                 set_ia32_ls_mode(fldcw, lsmode);
 138                 set_ia32_use_frame(fldcw);
 139                 arch_set_irn_register(cg->arch_env, fldcw, &ia32_fp_cw_regs[REG_FPCW]);
 140                 sched_add_before(before, fldcw);
 141
 142                 reload = fldcw;
 143         }
 144
 145         return reload;
 146 }
 147
 148 typedef struct collect_fpu_mode_nodes_env_t {
 149         const arch_env_t *arch_env;
 150         ir_node         **state_nodes;
 151 } collect_fpu_mode_nodes_env_t;
 152
 153 static
 154 void collect_fpu_mode_nodes_walker(ir_node *node, void *data)
 155 {
 156         collect_fpu_mode_nodes_env_t *env = data;
 157
 158         const arch_register_t *reg = arch_get_irn_register(env->arch_env, node);
 159         if(reg == &ia32_fp_cw_regs[REG_FPCW] && !is_ia32_ChangeCW(node)) {
 160                 ARR_APP1(ir_node*, env->state_nodes, node);
 161         }
 162 }
 163
 164 static
 165 void rewire_fpu_mode_nodes(be_irg_t *birg)
 166 {
 167         collect_fpu_mode_nodes_env_t env;
 168         be_ssa_construction_env_t senv;
 169         const arch_register_t *reg = &ia32_fp_cw_regs[REG_FPCW];
 170         ir_graph *irg = be_get_birg_irg(birg);
 171         ir_node *initial_value;
 172         ir_node **phis;
 173         be_lv_t *lv = be_get_birg_liveness(birg);
 174         int i, len;
 175
 176         /* do ssa construction for the fpu modes */
 177         env.arch_env = be_get_birg_arch_env(birg);
 178         env.state_nodes = NEW_ARR_F(ir_node*, 0);
 179         irg_walk_graph(irg, collect_fpu_mode_nodes_walker, NULL, &env);
 180
 181         initial_value = be_abi_get_ignore_irn(birg->abi, reg);
 182
 183         /* nothing needs to be done, in fact we must not continue as for endless
 184          * loops noone is using the initial_value and it will point to a bad node
 185          * now
 186          */
 187         if(ARR_LEN(env.state_nodes) == 0) {
 188                 DEL_ARR_F(env.state_nodes);
 189                 return;
 190         }
 191
 192         be_ssa_construction_init(&senv, birg);
 193         be_ssa_construction_add_copies(&senv, env.state_nodes,
 194                                        ARR_LEN(env.state_nodes));
 195         be_ssa_construction_fix_users(&senv, initial_value);
 196
 197         if(lv != NULL) {
 198                 be_ssa_construction_update_liveness_phis(&senv, lv);
 199                 be_liveness_update(lv, initial_value);
 200                 len = ARR_LEN(env.state_nodes);
 201                 for(i = 0; i < len; ++i) {
 202                         be_liveness_update(lv, env.state_nodes[i]);
 203                 }
 204         } else {
 205                 be_liveness_invalidate(birg->lv);
 206         }
 207
 208         /* set registers for the phis */
 209         phis = be_ssa_construction_get_new_phis(&senv);
 210         len = ARR_LEN(phis);
 211         for(i = 0; i < len; ++i) {
 212                 ir_node *phi = phis[i];
 213                 be_set_phi_flags(env.arch_env, phi, arch_irn_flags_ignore);
 214                 arch_set_irn_register(env.arch_env, phi, reg);
 215         }
 216         be_ssa_construction_destroy(&senv);
 217         DEL_ARR_F(env.state_nodes);
 218
 219         be_liveness_invalidate(be_get_birg_liveness(birg));
 220 }
 221
 222 void ia32_setup_fpu_mode(ia32_code_gen_t *cg)
 223 {
 224         /* do ssa construction for the fpu modes */
 225         rewire_fpu_mode_nodes(cg->birg);
 226
 227         /* ensure correct fpu mode for operations */
 228         be_assure_state(cg->birg, &ia32_fp_cw_regs[REG_FPCW],
 229                         cg, create_fpu_mode_spill, create_fpu_mode_reload);
 230 }