nsz Git - libfirm/blob - ir/be/ia32/ia32_finish.c

   1 /**
   2  * This file implements functions to finalize the irg for emit.
   3  * @author Christian Wuerdig
   4  * $Id$
   5  */
   6
   7 #include "irnode.h"
   8 #include "ircons.h"
   9 #include "irgmod.h"
  10 #include "irgwalk.h"
  11 #include "pdeq.h"
  12
  13 #include "../bearch.h"
  14 #include "../besched_t.h"
  15 #include "../benode_t.h"
  16
  17 #include "bearch_ia32_t.h"
  18 #include "ia32_finish.h"
  19 #include "ia32_new_nodes.h"
  20 #include "ia32_map_regs.h"
  21 #include "ia32_transform.h"
  22 #include "ia32_dbg_stat.h"
  23 #include "ia32_optimize.h"
  24 #include "gen_ia32_regalloc_if.h"
  25
  26 /**
  27  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
  28  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
  29  */
  30 static void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
  31         ia32_transform_env_t tenv;
  32         ir_node *in1, *in2, *noreg, *nomem, *res;
  33         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
  34
  35         /* Return if AM node or not a Sub or xSub */
  36         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_xSub(irn)))
  37                 return;
  38
  39         noreg   = ia32_new_NoReg_gp(cg);
  40         nomem   = new_rd_NoMem(cg->irg);
  41         in1     = get_irn_n(irn, 2);
  42         in2     = get_irn_n(irn, 3);
  43         in1_reg = arch_get_irn_register(cg->arch_env, in1);
  44         in2_reg = arch_get_irn_register(cg->arch_env, in2);
  45         out_reg = get_ia32_out_reg(irn, 0);
  46
  47         tenv.block    = get_nodes_block(irn);
  48         tenv.dbg      = get_irn_dbg_info(irn);
  49         tenv.irg      = cg->irg;
  50         tenv.irn      = irn;
  51         tenv.mode     = get_ia32_res_mode(irn);
  52         tenv.cg       = cg;
  53         DEBUG_ONLY(tenv.mod      = cg->mod;)
  54
  55         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
  56         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
  57                 /* generate the neg src2 */
  58                 res = gen_Minus_ex(&tenv, in2);
  59                 arch_set_irn_register(cg->arch_env, res, in2_reg);
  60
  61                 /* add to schedule */
  62                 sched_add_before(irn, get_Proj_pred(res));
  63                 sched_add_before(irn, res);
  64
  65                 /* generate the add */
  66                 if (mode_is_float(tenv.mode)) {
  67                         res = new_rd_ia32_xAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
  68                         set_ia32_am_support(res, ia32_am_Source);
  69                 }
  70                 else {
  71                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
  72                         set_ia32_am_support(res, ia32_am_Full);
  73                         set_ia32_commutative(res);
  74                 }
  75             set_ia32_res_mode(res, tenv.mode);
  76
  77                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
  78                 /* copy register */
  79                 slots    = get_ia32_slots(res);
  80                 slots[0] = in2_reg;
  81
  82                 /* add to schedule */
  83                 sched_add_before(irn, res);
  84
  85                 /* remove the old sub */
  86                 sched_remove(irn);
  87
  88                 DBG_OPT_SUB2NEGADD(irn, res);
  89
  90                 /* exchange the add and the sub */
  91                 exchange(irn, res);
  92         }
  93 }
  94
  95 /**
  96  * Transforms a LEA into an Add if possible
  97  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
  98  */
  99 static void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
 100         ia32_am_flavour_t am_flav;
 101         int               imm = 0;
 102         ir_node          *res = NULL;
 103         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
 104         char             *offs;
 105         ia32_transform_env_t tenv;
 106         const arch_register_t *out_reg, *base_reg, *index_reg;
 107
 108         /* must be a LEA */
 109         if (! is_ia32_Lea(irn))
 110                 return;
 111
 112         am_flav = get_ia32_am_flavour(irn);
 113
 114         if (get_ia32_am_sc(irn))
 115                 return;
 116
 117         /* only some LEAs can be transformed to an Add */
 118         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
 119                 return;
 120
 121         noreg = ia32_new_NoReg_gp(cg);
 122         nomem = new_rd_NoMem(cg->irg);
 123         op1   = noreg;
 124         op2   = noreg;
 125         base  = get_irn_n(irn, 0);
 126         index = get_irn_n(irn,1);
 127
 128         offs  = get_ia32_am_offs(irn);
 129
 130         /* offset has a explicit sign -> we need to skip + */
 131         if (offs && offs[0] == '+')
 132                 offs++;
 133
 134         out_reg   = arch_get_irn_register(cg->arch_env, irn);
 135         base_reg  = arch_get_irn_register(cg->arch_env, base);
 136         index_reg = arch_get_irn_register(cg->arch_env, index);
 137
 138         tenv.block = get_nodes_block(irn);
 139         tenv.dbg   = get_irn_dbg_info(irn);
 140         tenv.irg   = cg->irg;
 141         tenv.irn   = irn;
 142         DEBUG_ONLY(tenv.mod   = cg->mod;)
 143         tenv.mode  = get_irn_mode(irn);
 144         tenv.cg    = cg;
 145
 146         switch(get_ia32_am_flavour(irn)) {
 147                 case ia32_am_B:
 148                         /* out register must be same as base register */
 149                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
 150                                 return;
 151
 152                         op1 = base;
 153                         break;
 154                 case ia32_am_OB:
 155                         /* out register must be same as base register */
 156                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
 157                                 return;
 158
 159                         op1 = base;
 160                         imm = 1;
 161                         break;
 162                 case ia32_am_OI:
 163                         /* out register must be same as index register */
 164                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
 165                                 return;
 166
 167                         op1 = index;
 168                         imm = 1;
 169                         break;
 170                 case ia32_am_BI:
 171                         /* out register must be same as one in register */
 172                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
 173                                 op1 = base;
 174                                 op2 = index;
 175                         }
 176                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
 177                                 op1 = index;
 178                                 op2 = base;
 179                         }
 180                         else {
 181                                 /* in registers a different from out -> no Add possible */
 182                                 return;
 183                         }
 184                 default:
 185                         break;
 186         }
 187
 188         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem);
 189         arch_set_irn_register(cg->arch_env, res, out_reg);
 190         set_ia32_op_type(res, ia32_Normal);
 191         set_ia32_commutative(res);
 192         set_ia32_res_mode(res, tenv.mode);
 193
 194         if (imm) {
 195                 set_ia32_cnst(res, offs);
 196                 set_ia32_immop_type(res, ia32_ImmConst);
 197         }
 198
 199         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
 200
 201         /* add Add to schedule */
 202         sched_add_before(irn, res);
 203
 204         DBG_OPT_LEA2ADD(irn, res);
 205
 206         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, pn_ia32_Add_res);
 207
 208         /* add result Proj to schedule */
 209         sched_add_before(irn, res);
 210
 211         /* remove the old LEA */
 212         sched_remove(irn);
 213
 214         /* exchange the Add and the LEA */
 215         exchange(irn, res);
 216 }
 217
 218 static INLINE int need_constraint_copy(ir_node *irn) {
 219         return \
 220                 ! is_ia32_Lea(irn)          && \
 221                 ! is_ia32_Conv_I2I(irn)     && \
 222                 ! is_ia32_Conv_I2I8Bit(irn) && \
 223                 ! is_ia32_CmpCMov(irn)      && \
 224                 ! is_ia32_CmpSet(irn);
 225 }
 226
 227 /**
 228  * Insert copies for all ia32 nodes where the should_be_same requirement
 229  * is not fulfilled.
 230  * Transform Sub into Neg -- Add if IN2 == OUT
 231  */
 232 static void ia32_finish_node(ir_node *irn, void *env) {
 233         ia32_code_gen_t            *cg = env;
 234         const ia32_register_req_t **reqs;
 235         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 236         int                         n_res, i;
 237         ir_node                    *copy, *in_node, *block, *in2_node;
 238         ia32_op_type_t              op_tp;
 239
 240         if (is_ia32_irn(irn)) {
 241                 /* AM Dest nodes don't produce any values  */
 242                 op_tp = get_ia32_op_type(irn);
 243                 if (op_tp == ia32_AddrModeD)
 244                         goto end;
 245
 246                 reqs  = get_ia32_out_req_all(irn);
 247                 n_res = get_ia32_n_res(irn);
 248                 block = get_nodes_block(irn);
 249
 250                 /* check all OUT requirements, if there is a should_be_same */
 251                 if ((op_tp == ia32_Normal || op_tp == ia32_AddrModeS) && need_constraint_copy(irn))
 252                 {
 253                         for (i = 0; i < n_res; i++) {
 254                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 255                                         /* get in and out register */
 256                                         out_reg  = get_ia32_out_reg(irn, i);
 257                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 258                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 259
 260                                         /* don't copy ignore nodes */
 261                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 262                                                 continue;
 263
 264                                         /* check if in and out register are equal */
 265                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 266                                                 /* in case of a commutative op: just exchange the in's */
 267                                                 /* beware: the current op could be everything, so test for ia32 */
 268                                                 /*         commutativity first before getting the second in     */
 269                                                 if (is_ia32_commutative(irn)) {
 270                                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 271                                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 272
 273                                                         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
 274                                                                 set_irn_n(irn, reqs[i]->same_pos, in2_node);
 275                                                                 set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 276                                                         }
 277                                                         else
 278                                                                 goto insert_copy;
 279                                                 }
 280                                                 else {
 281 insert_copy:
 282                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 283                                                         /* create copy from in register */
 284                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 285
 286                                                         DBG_OPT_2ADDRCPY(copy);
 287
 288                                                         /* destination is the out register */
 289                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 290
 291                                                         /* insert copy before the node into the schedule */
 292                                                         sched_add_before(irn, copy);
 293
 294                                                         /* set copy as in */
 295                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 296                                                 }
 297                                         }
 298                                 }
 299                         }
 300                 }
 301
 302                 /* check xCmp: try to avoid unordered cmp */
 303                 if ((is_ia32_xCmp(irn) || is_ia32_xCmpCMov(irn) || is_ia32_xCmpSet(irn)) &&
 304                         op_tp == ia32_Normal    &&
 305                         ! is_ia32_ImmConst(irn) && ! is_ia32_ImmSymConst(irn))
 306                 {
 307                         long pnc = get_ia32_pncode(irn);
 308
 309                         if (pnc & pn_Cmp_Uo) {
 310                                 ir_node *tmp;
 311                                 int idx1 = 2, idx2 = 3;
 312
 313                                 if (is_ia32_xCmpCMov(irn)) {
 314                                         idx1 = 0;
 315                                         idx2 = 1;
 316                                 }
 317
 318                                 tmp = get_irn_n(irn, idx1);
 319                                 set_irn_n(irn, idx1, get_irn_n(irn, idx2));
 320                                 set_irn_n(irn, idx2, tmp);
 321
 322                                 set_ia32_pncode(irn, get_negated_pnc(pnc, mode_D));
 323                         }
 324                 }
 325
 326                 /*
 327                         If we have a CondJmp/CmpSet/xCmpSet with immediate,
 328                         we need to check if it's the right operand, otherwise
 329                         we have to change it, as CMP doesn't support immediate
 330                         as left operands.
 331                 */
 332                 if ((is_ia32_CondJmp(irn) || is_ia32_CmpSet(irn) || is_ia32_xCmpSet(irn)) &&
 333                         (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn))                   &&
 334                         op_tp == ia32_AddrModeS)
 335                 {
 336                         set_ia32_op_type(irn, ia32_AddrModeD);
 337                         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
 338                 }
 339         }
 340 end: ;
 341 }
 342
 343 /**
 344  * Following Problem:
 345  * We have a source address mode node with base or index register equal to
 346  * result register. The constraint handler will insert a copy from the
 347  * remaining input operand to the result register -> base or index is
 348  * broken then.
 349  * Solution: Turn back this address mode into explicit Load + Operation.
 350  */
 351 static void fix_am_source(ir_node *irn, void *env) {
 352         ia32_code_gen_t *cg = env;
 353         ir_node *base, *index;
 354         const arch_register_t *reg_base, *reg_index;
 355         const ia32_register_req_t **reqs;
 356         int n_res, i;
 357
 358         /* check only ia32 nodes with source address mode */
 359         if (! is_ia32_irn(irn) || get_ia32_op_type(irn) != ia32_AddrModeS)
 360                 return;
 361
 362         base  = get_irn_n(irn, 0);
 363         index = get_irn_n(irn, 1);
 364
 365         reg_base  = arch_get_irn_register(cg->arch_env, base);
 366         reg_index = arch_get_irn_register(cg->arch_env, index);
 367         reqs      = get_ia32_out_req_all(irn);
 368
 369         n_res = get_ia32_n_res(irn);
 370
 371         for (i = 0; i < n_res; i++) {
 372                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 373                         /* get in and out register */
 374                         const arch_register_t *out_reg  = get_ia32_out_reg(irn, i);
 375
 376                         /*
 377                                 there is a constraint for the remaining operand
 378                                 and the result register is equal to base or index register
 379                         */
 380                         if (reqs[i]->same_pos == 2 &&
 381                                 (REGS_ARE_EQUAL(out_reg, reg_base) || REGS_ARE_EQUAL(out_reg, reg_index)))
 382                         {
 383                                 /* turn back address mode */
 384                                 ir_node               *in_node = get_irn_n(irn, 2);
 385                                 const arch_register_t *in_reg  = arch_get_irn_register(cg->arch_env, in_node);
 386                                 ir_node               *block   = get_nodes_block(irn);
 387                                 ir_mode               *ls_mode = get_ia32_ls_mode(irn);
 388                                 ir_node *load;
 389                                 int pnres;
 390
 391                                 if (arch_register_get_class(in_reg) == &ia32_reg_classes[CLASS_ia32_gp]) {
 392                                         load  = new_rd_ia32_Load(NULL, cg->irg, block, base, index, get_irn_n(irn, 4));
 393                                         pnres = pn_ia32_Load_res;
 394                                 }
 395                                 else if (arch_register_get_class(in_reg) == &ia32_reg_classes[CLASS_ia32_xmm]) {
 396                                         load  = new_rd_ia32_xLoad(NULL, cg->irg, block, base, index, get_irn_n(irn, 4));
 397                                         pnres = pn_ia32_xLoad_res;
 398                                 }
 399                                 else {
 400                                         assert(0 && "cannot turn back address mode for this register class");
 401                                 }
 402
 403                                 /* copy address mode information to load */
 404                                 set_ia32_ls_mode(load, ls_mode);
 405                                 set_ia32_am_flavour(load, get_ia32_am_flavour(irn));
 406                                 set_ia32_op_type(load, ia32_AddrModeS);
 407                                 set_ia32_am_support(load, ia32_am_Source);
 408                                 set_ia32_am_scale(load, get_ia32_am_scale(irn));
 409                                 set_ia32_am_sc(load, get_ia32_am_sc(irn));
 410                                 add_ia32_am_offs(load, get_ia32_am_offs(irn));
 411                                 set_ia32_frame_ent(load, get_ia32_frame_ent(irn));
 412
 413                                 if (is_ia32_use_frame(irn))
 414                                         set_ia32_use_frame(load);
 415
 416                                 /* insert the load into schedule */
 417                                 sched_add_before(irn, load);
 418
 419                                 DBG((cg->mod, LEVEL_3, "irg %+F: build back AM source for node %+F, inserted load %+F\n", cg->irg, irn, load));
 420
 421                                 load = new_r_Proj(cg->irg, block, load, ls_mode, pnres);
 422                                 arch_set_irn_register(cg->arch_env, load, out_reg);
 423
 424                                 /* insert the load result proj into schedule */
 425                                 sched_add_before(irn, load);
 426
 427                                 /* set the new input operand */
 428                                 set_irn_n(irn, 3, load);
 429
 430                                 /* this is a normal node now */
 431                                 set_ia32_op_type(irn, ia32_Normal);
 432
 433                                 break;
 434                         }
 435                 }
 436         }
 437 }
 438
 439 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 440         ir_node *irn, *next;
 441
 442         /* first: turn back AM source if necessary */
 443         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 444                 next = sched_next(irn);
 445                 fix_am_source(irn, env);
 446         }
 447
 448         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 449                 ia32_code_gen_t *cg = env;
 450                 next = sched_next(irn);
 451
 452                 if (is_ia32_irn(irn)) {
 453                         /* check if there is a sub which need to be transformed */
 454                         ia32_transform_sub_to_neg_add(irn, cg);
 455
 456                         /* transform a LEA into an Add if possible */
 457                         ia32_transform_lea_to_add(irn, cg);
 458
 459                         /* check for peephole optimization */
 460                         ia32_peephole_optimization(irn, cg);
 461                 }
 462         }
 463
 464         /* second: insert copies and finish irg */
 465         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 466                 next = sched_next(irn);
 467                 ia32_finish_node(irn, env);
 468         }
 469 }
 470
 471 static void ia32_push_on_queue_walker(ir_node *block, void *env) {
 472         waitq *wq = env;
 473         waitq_put(wq, block);
 474 }
 475
 476
 477 /**
 478  * Add Copy nodes for not fulfilled should_be_equal constraints
 479  */
 480 void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 481         waitq *wq = new_waitq();
 482
 483         /* Push the blocks on the waitq because ia32_finish_irg_walker starts more walks ... */
 484         irg_block_walk_graph(irg, NULL, ia32_push_on_queue_walker, wq);
 485
 486         while (! waitq_empty(wq)) {
 487                 ir_node *block = waitq_get(wq);
 488                 ia32_finish_irg_walker(block, cg);
 489         }
 490         del_waitq(wq);
 491 }