nsz Git - libfirm/blob - ir/be/ia32/ia32_finish.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   This file implements functions to finalize the irg for emit.
  23  * @author  Christian Wuerdig
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "ircons.h"
  32 #include "irgmod.h"
  33 #include "irgwalk.h"
  34 #include "iredges.h"
  35 #include "irprintf.h"
  36 #include "pdeq.h"
  37 #include "error.h"
  38
  39 #include "../bearch_t.h"
  40 #include "../besched_t.h"
  41 #include "../benode_t.h"
  42
  43 #include "bearch_ia32_t.h"
  44 #include "ia32_finish.h"
  45 #include "ia32_new_nodes.h"
  46 #include "ia32_map_regs.h"
  47 #include "ia32_transform.h"
  48 #include "ia32_dbg_stat.h"
  49 #include "ia32_optimize.h"
  50 #include "gen_ia32_regalloc_if.h"
  51
  52 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  53
  54 /**
  55  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
  56  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
  57  */
  58 static void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
  59         ir_graph *irg;
  60         ir_node *in1, *in2, *noreg, *nomem, *res;
  61         ir_node *noreg_fp, *block;
  62         ir_mode *mode = get_irn_mode(irn);
  63         dbg_info *dbg = get_irn_dbg_info(irn);
  64         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
  65         int i, arity;
  66
  67         /* Return if not a Sub or xSub */
  68         if (!is_ia32_Sub(irn) && !is_ia32_xSub(irn))
  69                 return;
  70         /* fix_am will solve this for AddressMode variants */
  71         if(get_ia32_op_type(irn) != ia32_Normal)
  72                 return;
  73
  74         noreg   = ia32_new_NoReg_gp(cg);
  75         noreg_fp = ia32_new_NoReg_fp(cg);
  76         nomem   = new_rd_NoMem(cg->irg);
  77         in1     = get_irn_n(irn, 2);
  78         in2     = get_irn_n(irn, 3);
  79         in1_reg = arch_get_irn_register(cg->arch_env, in1);
  80         in2_reg = arch_get_irn_register(cg->arch_env, in2);
  81         out_reg = get_ia32_out_reg(irn, 0);
  82
  83         assert(get_irn_mode(irn) != mode_T);
  84
  85         irg     = cg->irg;
  86         block   = get_nodes_block(irn);
  87
  88         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
  89         if (out_reg != in2_reg)
  90                 return;
  91
  92         /* generate the neg src2 */
  93         if(mode_is_float(mode)) {
  94                 int size;
  95                 ir_entity *entity;
  96
  97                 res = new_rd_ia32_xXor(dbg, irg, block, noreg, noreg, in2, noreg_fp, nomem);
  98                 size = get_mode_size_bits(mode);
  99                 entity = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
 100                 set_ia32_am_sc(res, entity);
 101                 set_ia32_op_type(res, ia32_AddrModeS);
 102                 set_ia32_ls_mode(res, get_ia32_ls_mode(irn));
 103         } else {
 104                 res = new_rd_ia32_Neg(dbg, irg, block, in2);
 105         }
 106         arch_set_irn_register(cg->arch_env, res, in2_reg);
 107
 108         /* add to schedule */
 109         sched_add_before(irn, res);
 110
 111         /* generate the add */
 112         if (mode_is_float(mode)) {
 113                 res = new_rd_ia32_xAdd(dbg, irg, block, noreg, noreg, res, in1, nomem);
 114                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 115                 set_ia32_ls_mode(res, get_ia32_ls_mode(irn));
 116         } else {
 117                 res = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, res, in1, nomem);
 118                 set_ia32_am_support(res, ia32_am_Full, ia32_am_binary);
 119                 set_ia32_commutative(res);
 120         }
 121
 122         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
 123         /* copy register */
 124         slots    = get_ia32_slots(res);
 125         slots[0] = in2_reg;
 126
 127         /* exchange the add and the sub */
 128         edges_reroute(irn, res, irg);
 129
 130         /* add to schedule */
 131         sched_add_before(irn, res);
 132
 133         /* remove the old sub */
 134         sched_remove(irn);
 135         arity = get_irn_arity(irn);
 136         for(i = 0; i < arity; ++i) {
 137                 set_irn_n(irn, i, new_Bad());
 138         }
 139
 140         DBG_OPT_SUB2NEGADD(irn, res);
 141 }
 142
 143 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 144 {
 145         return node == cg->noreg_gp;
 146 }
 147
 148 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 149 {
 150         ir_graph *irg         = current_ir_graph;
 151         ir_node  *start_block = get_irg_start_block(irg);
 152         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 153                                                       0, val);
 154         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 155
 156         return immediate;
 157 }
 158
 159 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 160                                          const ir_node *node)
 161 {
 162         ir_graph  *irg     = get_irn_irg(node);
 163         ir_node   *block   = get_nodes_block(node);
 164         int        offset  = get_ia32_am_offs_int(node);
 165         int        sc_sign = is_ia32_am_sc_sign(node);
 166         ir_entity *entity  = get_ia32_am_sc(node);
 167         ir_node   *res;
 168
 169         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 170         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 171         return res;
 172 }
 173
 174 static int is_am_one(const ir_node *node)
 175 {
 176         int        offset  = get_ia32_am_offs_int(node);
 177         ir_entity *entity  = get_ia32_am_sc(node);
 178
 179         return offset == 1 && entity == NULL;
 180 }
 181
 182 static int is_am_minus_one(const ir_node *node)
 183 {
 184         int        offset  = get_ia32_am_offs_int(node);
 185         ir_entity *entity  = get_ia32_am_sc(node);
 186
 187         return offset == -1 && entity == NULL;
 188 }
 189
 190 /**
 191  * Transforms a LEA into an Add or SHL if possible.
 192  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
 193  */
 194 static void ia32_transform_lea_to_add_or_shl(ir_node *node, ia32_code_gen_t *cg)
 195 {
 196         const arch_env_t      *arch_env = cg->arch_env;
 197         ir_graph              *irg      = current_ir_graph;
 198         ir_node               *base;
 199         ir_node               *index;
 200         const arch_register_t *base_reg;
 201         const arch_register_t *index_reg;
 202         const arch_register_t *out_reg;
 203         int                    scale;
 204         int                    has_immediates;
 205         ir_node               *op1;
 206         ir_node               *op2;
 207         dbg_info              *dbgi;
 208         ir_node               *block;
 209         ir_node               *res;
 210         ir_node               *noreg;
 211         ir_node               *nomem;
 212
 213         if(!is_ia32_Lea(node))
 214                 return;
 215
 216         base  = get_irn_n(node, n_ia32_Lea_base);
 217         index = get_irn_n(node, n_ia32_Lea_index);
 218
 219         if(is_noreg(cg, base)) {
 220                 base     = NULL;
 221                 base_reg = NULL;
 222         } else {
 223                 base_reg = arch_get_irn_register(arch_env, base);
 224         }
 225         if(is_noreg(cg, index)) {
 226                 index     = NULL;
 227                 index_reg = NULL;
 228         } else {
 229                 index_reg = arch_get_irn_register(arch_env, index);
 230         }
 231
 232         if(base == NULL && index == NULL) {
 233                 /* we shouldn't construct these in the first place... */
 234 #ifdef DEBUG_libfirm
 235                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 236 #endif
 237                 return;
 238         }
 239
 240         out_reg = arch_get_irn_register(arch_env, node);
 241         scale   = get_ia32_am_scale(node);
 242         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 243         /* check if we have immediates values (frame entities should already be
 244          * expressed in the offsets) */
 245         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 246                 has_immediates = 1;
 247         } else {
 248                 has_immediates = 0;
 249         }
 250
 251         /* we can transform leas where the out register is the same as either the
 252          * base or index register back to an Add or Shl */
 253         if(out_reg == base_reg) {
 254                 if(index == NULL) {
 255 #ifdef DEBUG_libfirm
 256                         if(!has_immediates) {
 257                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 258                                            "just a copy\n");
 259                         }
 260 #endif
 261                         op1 = base;
 262                         if(cg->isa->opt & IA32_OPT_INCDEC) {
 263                                 if(is_am_one(node)) {
 264                                         goto make_inc;
 265                                 }
 266                                 if(is_am_minus_one(node)) {
 267                                         goto make_dec;
 268                                 }
 269                         }
 270                         op2 = create_immediate_from_am(cg, node);
 271                         goto make_add;
 272                 }
 273                 if(scale == 0 && !has_immediates) {
 274                         op1 = base;
 275                         op2 = index;
 276                         goto make_add;
 277                 }
 278                 /* can't create an add */
 279                 return;
 280         } else if(out_reg == index_reg) {
 281                 if(base == NULL) {
 282                    if(has_immediates && scale == 0) {
 283                            op1 = index;
 284                                 if(cg->isa->opt & IA32_OPT_INCDEC) {
 285                                         if(is_am_one(node)) {
 286                                                 goto make_inc;
 287                                         }
 288                                         if(is_am_minus_one(node)) {
 289                                                 goto make_dec;
 290                                         }
 291                                 }
 292                            op2 = create_immediate_from_am(cg, node);
 293                            goto make_add;
 294                    } else if(!has_immediates && scale > 0) {
 295                            op1 = index;
 296                            op2 = create_immediate_from_int(cg, scale);
 297                            goto make_shl;
 298                    } else if(!has_immediates) {
 299 #ifdef DEBUG_libfirm
 300                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 301                                            "just a copy\n");
 302 #endif
 303                    }
 304                 } else if(scale == 0 && !has_immediates) {
 305                         op1 = index;
 306                         op2 = base;
 307                         goto make_add;
 308                 }
 309                 /* can't create an add */
 310                 return;
 311         } else {
 312                 /* can't create an add */
 313                 return;
 314         }
 315
 316 make_add:
 317         dbgi  = get_irn_dbg_info(node);
 318         block = get_nodes_block(node);
 319         noreg = ia32_new_NoReg_gp(cg);
 320         nomem = new_NoMem();
 321         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, op1, op2, nomem);
 322         arch_set_irn_register(arch_env, res, out_reg);
 323         set_ia32_commutative(res);
 324         goto exchange;
 325
 326 make_inc:
 327         dbgi  = get_irn_dbg_info(node);
 328         block = get_nodes_block(node);
 329         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 330         arch_set_irn_register(arch_env, res, out_reg);
 331         goto exchange;
 332
 333 make_dec:
 334         dbgi  = get_irn_dbg_info(node);
 335         block = get_nodes_block(node);
 336         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 337         arch_set_irn_register(arch_env, res, out_reg);
 338         goto exchange;
 339
 340 make_shl:
 341         dbgi  = get_irn_dbg_info(node);
 342         block = get_nodes_block(node);
 343         noreg = ia32_new_NoReg_gp(cg);
 344         nomem = new_NoMem();
 345         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 346         arch_set_irn_register(arch_env, res, out_reg);
 347         goto exchange;
 348
 349 exchange:
 350         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 351
 352         /* add new ADD/SHL to schedule */
 353         sched_add_before(node, res);
 354
 355         DBG_OPT_LEA2ADD(node, res);
 356
 357         /* remove the old LEA */
 358         sched_remove(node);
 359
 360         /* exchange the Add and the LEA */
 361         exchange(node, res);
 362 }
 363
 364 static INLINE int need_constraint_copy(ir_node *irn) {
 365         return  ! is_ia32_Lea(irn)      &&
 366                 ! is_ia32_Conv_I2I(irn)     &&
 367                 ! is_ia32_Conv_I2I8Bit(irn) &&
 368                 ! is_ia32_TestCMov(irn)     &&
 369                 ! is_ia32_CmpCMov(irn);
 370 }
 371
 372 /**
 373  * Insert copies for all ia32 nodes where the should_be_same requirement
 374  * is not fulfilled.
 375  * Transform Sub into Neg -- Add if IN2 == OUT
 376  */
 377 static void assure_should_be_same_requirements(ia32_code_gen_t *cg,
 378                                                ir_node *node)
 379 {
 380         ir_graph                   *irg      = cg->irg;
 381         const arch_env_t           *arch_env = cg->arch_env;
 382         const arch_register_req_t **reqs;
 383         const arch_register_t      *out_reg, *in_reg;
 384         int                         n_res, i;
 385         ir_node                    *in_node, *block;
 386         ia32_op_type_t              op_tp;
 387
 388         if(!is_ia32_irn(node))
 389                 return;
 390
 391         /* some nodes are just a bit less efficient, but need no fixing if the
 392          * should be same requirement is not fulfilled */
 393         if(!need_constraint_copy(node))
 394                 return;
 395
 396         op_tp = get_ia32_op_type(node);
 397         reqs  = get_ia32_out_req_all(node);
 398         n_res = get_ia32_n_res(node);
 399         block = get_nodes_block(node);
 400
 401         /* check all OUT requirements, if there is a should_be_same */
 402         for (i = 0; i < n_res; i++) {
 403                 int                          i2, arity;
 404                 int                          same_pos;
 405                 ir_node                     *perm;
 406                 ir_node                     *in[2];
 407                 ir_node                     *perm_proj0;
 408                 ir_node                     *perm_proj1;
 409                 ir_node                     *uses_out_reg;
 410                 const arch_register_req_t   *req = reqs[i];
 411                 const arch_register_class_t *class;
 412                 int                         uses_out_reg_pos;
 413
 414                 if (!arch_register_req_is(req, should_be_same))
 415                         continue;
 416
 417                 same_pos = req->other_same;
 418
 419                 /* get in and out register */
 420                 out_reg  = get_ia32_out_reg(node, i);
 421                 in_node  = get_irn_n(node, same_pos);
 422                 in_reg   = arch_get_irn_register(arch_env, in_node);
 423
 424                 /* requirement already fulfilled? */
 425                 if (in_reg == out_reg)
 426                         continue;
 427                 /* unknowns can be changed to any register we want on emitting */
 428                 if (is_unknown_reg(in_reg))
 429                         continue;
 430                 class = arch_register_get_class(in_reg);
 431                 assert(class == arch_register_get_class(out_reg));
 432
 433                 /* check if any other input operands uses the out register */
 434                 arity = get_irn_arity(node);
 435                 uses_out_reg     = NULL;
 436                 uses_out_reg_pos = -1;
 437                 for(i2 = 0; i2 < arity; ++i2) {
 438                         ir_node               *in     = get_irn_n(node, i2);
 439                         const arch_register_t *in_reg = arch_get_irn_register(arch_env, in);
 440
 441                         if(in_reg != out_reg)
 442                                 continue;
 443
 444                         if(uses_out_reg != NULL && in != uses_out_reg) {
 445                                 panic("invalid register allocation");
 446                         }
 447                         uses_out_reg = in;
 448                         if(uses_out_reg_pos >= 0)
 449                                 uses_out_reg_pos = -1; /* multiple inputs... */
 450                         else
 451                                 uses_out_reg_pos = i2;
 452                 }
 453
 454                 /* no-one else is using the out reg, we can simply copy it
 455                  * (the register can't be live since the operation will override it
 456                  *  anyway) */
 457                 if(uses_out_reg == NULL) {
 458                         ir_node *copy = be_new_Copy(class, irg, block, in_node);
 459                         DBG_OPT_2ADDRCPY(copy);
 460
 461                         /* destination is the out register */
 462                         arch_set_irn_register(arch_env, copy, out_reg);
 463
 464                         /* insert copy before the node into the schedule */
 465                         sched_add_before(node, copy);
 466
 467                         /* set copy as in */
 468                         set_irn_n(node, same_pos, copy);
 469
 470                         DBG((dbg, LEVEL_1, "created copy %+F for should be same argument "
 471                              "at input %d of %+F\n", copy, same_pos, node));
 472                         continue;
 473                 }
 474
 475                 /* for commutative nodes we can simply swap the left/right */
 476                 if(is_ia32_commutative(node) && uses_out_reg_pos == 3) {
 477                         ia32_swap_left_right(node);
 478                         DBG((dbg, LEVEL_1, "swapped left/right input of %+F to resolve "
 479                              "should be same constraint\n", node));
 480                         continue;
 481                 }
 482
 483 #ifdef DEBUG_libfirm
 484                 ir_fprintf(stderr, "Note: need perm to resolve should_be_same constraint at %+F (this is unsafe and should not happen in theory...)\n", node);
 485 #endif
 486                 /* the out reg is used as node input: we need to permutate our input
 487                  * and the other (this is allowed, since the other node can't be live
 488                  * after! the operation as we will override the register. */
 489                 in[0] = in_node;
 490                 in[1] = uses_out_reg;
 491                 perm  = be_new_Perm(class, irg, block, 2, in);
 492
 493                 perm_proj0 = new_r_Proj(irg, block, perm, get_irn_mode(in[0]), 0);
 494                 perm_proj1 = new_r_Proj(irg, block, perm, get_irn_mode(in[1]), 1);
 495
 496                 arch_set_irn_register(arch_env, perm_proj0, out_reg);
 497                 arch_set_irn_register(arch_env, perm_proj1, in_reg);
 498
 499                 sched_add_before(node, perm);
 500
 501                 DBG((dbg, LEVEL_1, "created perm %+F for should be same argument "
 502                      "at input %d of %+F (need permutate with %+F)\n", perm, same_pos,
 503                      node, uses_out_reg));
 504
 505                 /* use the perm results */
 506                 for(i2 = 0; i2 < arity; ++i2) {
 507                         ir_node *in = get_irn_n(node, i2);
 508
 509                         if(in == in_node) {
 510                                 set_irn_n(node, i2, perm_proj0);
 511                         } else if(in == uses_out_reg) {
 512                                 set_irn_n(node, i2, perm_proj1);
 513                         }
 514                 }
 515         }
 516
 517         /* check xCmp: try to avoid unordered cmp */
 518         if ((is_ia32_xCmp(node) || is_ia32_xCmpCMov(node) || is_ia32_xCmpSet(node)) &&
 519                 op_tp == ia32_Normal)
 520         {
 521                 long pnc = get_ia32_pncode(node);
 522
 523                 if (pnc & pn_Cmp_Uo) {
 524                         ir_node *tmp;
 525                         int idx1 = 2, idx2 = 3;
 526
 527                         if (is_ia32_xCmpCMov(node)) {
 528                                 idx1 = 0;
 529                                 idx2 = 1;
 530                         }
 531
 532                         /** Matze: TODO this looks wrong, I assume we should exchange
 533                          * the proj numbers and not the inputs... */
 534
 535                         tmp = get_irn_n(node, idx1);
 536                         set_irn_n(node, idx1, get_irn_n(node, idx2));
 537                         set_irn_n(node, idx2, tmp);
 538
 539                         set_ia32_pncode(node, get_negated_pnc(pnc, mode_E));
 540                 }
 541         }
 542 }
 543
 544 /**
 545  * Following Problem:
 546  * We have a source address mode node with base or index register equal to
 547  * result register and unfulfilled should_be_same requirement. The constraint
 548  * handler will insert a copy from the remaining input operand to the result
 549  * register -> base or index is broken then.
 550  * Solution: Turn back this address mode into explicit Load + Operation.
 551  */
 552 static void fix_am_source(ir_node *irn, void *env) {
 553         ia32_code_gen_t            *cg = env;
 554         const arch_env_t           *arch_env = cg->arch_env;
 555         ir_node                    *base;
 556         ir_node                    *index;
 557         ir_node                    *noreg;
 558         const arch_register_t      *reg_base;
 559         const arch_register_t      *reg_index;
 560         const arch_register_req_t **reqs;
 561         int                         n_res, i;
 562
 563         /* check only ia32 nodes with source address mode */
 564         if (! is_ia32_irn(irn) || get_ia32_op_type(irn) != ia32_AddrModeS)
 565                 return;
 566         /* only need to fix binary operations */
 567         if (get_ia32_am_arity(irn) != ia32_am_binary)
 568                 return;
 569
 570         base  = get_irn_n(irn, 0);
 571         index = get_irn_n(irn, 1);
 572
 573         reg_base  = arch_get_irn_register(arch_env, base);
 574         reg_index = arch_get_irn_register(arch_env, index);
 575         reqs      = get_ia32_out_req_all(irn);
 576
 577         noreg = ia32_new_NoReg_gp(cg);
 578
 579         n_res = get_ia32_n_res(irn);
 580
 581         for (i = 0; i < n_res; i++) {
 582                 if (arch_register_req_is(reqs[i], should_be_same)) {
 583                         /* get in and out register */
 584                         const arch_register_t *out_reg   = get_ia32_out_reg(irn, i);
 585                         int                    same_pos  = reqs[i]->other_same;
 586                         ir_node               *same_node = get_irn_n(irn, same_pos);
 587                         const arch_register_t *same_reg
 588                                 = arch_get_irn_register(arch_env, same_node);
 589                         const arch_register_class_t *same_cls;
 590                         ir_graph              *irg   = cg->irg;
 591                         dbg_info              *dbgi  = get_irn_dbg_info(irn);
 592                         ir_node               *block = get_nodes_block(irn);
 593                         ir_mode               *proj_mode;
 594                         ir_node               *load;
 595                         ir_node               *load_res;
 596                         int                    pnres;
 597
 598                         /* should_be same constraint is fullfilled, nothing to do */
 599                         if(out_reg == same_reg)
 600                                 continue;
 601
 602                         /* we only need to do something if the out reg is the same as base
 603                            or index register */
 604                         if (out_reg != reg_base && out_reg != reg_index)
 605                                 continue;
 606
 607                         /* turn back address mode */
 608                         same_cls = arch_register_get_class(same_reg);
 609                         if (same_cls == &ia32_reg_classes[CLASS_ia32_gp]) {
 610                                 load  = new_rd_ia32_Load(dbgi, irg, block, base, index,
 611                                                          get_irn_n(irn, 4));
 612                                 assert(get_irn_mode(get_irn_n(irn,4)) == mode_M);
 613                                 pnres     = pn_ia32_Load_res;
 614                                 proj_mode = mode_Iu;
 615                         } else if (same_cls == &ia32_reg_classes[CLASS_ia32_xmm]) {
 616                                 load  = new_rd_ia32_xLoad(dbgi, irg, block, base, index,
 617                                                           get_irn_n(irn, 4),
 618                                                           get_ia32_ls_mode(irn));
 619                                 assert(get_irn_mode(get_irn_n(irn,4)) == mode_M);
 620                                 pnres     = pn_ia32_xLoad_res;
 621                                 proj_mode = mode_E;
 622                         } else {
 623                                 panic("cannot turn back address mode for this register class");
 624                         }
 625
 626                         /* copy address mode information to load */
 627                         set_ia32_ls_mode(load, get_ia32_ls_mode(irn));
 628                         set_ia32_op_type(load, ia32_AddrModeS);
 629                         set_ia32_am_scale(load, get_ia32_am_scale(irn));
 630                         set_ia32_am_sc(load, get_ia32_am_sc(irn));
 631                         if(is_ia32_am_sc_sign(irn))
 632                                 set_ia32_am_sc_sign(load);
 633                         add_ia32_am_offs_int(load, get_ia32_am_offs_int(irn));
 634                         set_ia32_frame_ent(load, get_ia32_frame_ent(irn));
 635                         if (is_ia32_use_frame(irn))
 636                                 set_ia32_use_frame(load);
 637
 638                         /* insert the load into schedule */
 639                         sched_add_before(irn, load);
 640
 641                         DBG((dbg, LEVEL_3, "irg %+F: build back AM source for node %+F, inserted load %+F\n", cg->irg, irn, load));
 642
 643                         load_res = new_r_Proj(cg->irg, block, load, proj_mode, pnres);
 644                         arch_set_irn_register(cg->arch_env, load_res, out_reg);
 645
 646                         /* set the new input operand */
 647                         set_irn_n(irn, 3, load_res);
 648                         if(get_irn_mode(irn) == mode_T) {
 649                                 const ir_edge_t *edge, *next;
 650                                 foreach_out_edge_safe(irn, edge, next) {
 651                                         ir_node *node = get_edge_src_irn(edge);
 652                                         int      pn   = get_Proj_proj(node);
 653                                         if(pn == 0) {
 654                                                 exchange(node, irn);
 655                                         } else {
 656                                                 assert(pn == 1);
 657                                                 set_Proj_pred(node, load);
 658                                         }
 659                                 }
 660                                 set_irn_mode(irn, mode_Iu);
 661                         }
 662
 663                         /* this is a normal node now */
 664                         set_irn_n(irn, 0, noreg);
 665                         set_irn_n(irn, 1, noreg);
 666                         set_ia32_op_type(irn, ia32_Normal);
 667                         break;
 668                 }
 669         }
 670 }
 671
 672 /**
 673  * Block walker: finishes a block
 674  */
 675 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 676         ia32_code_gen_t *cg = env;
 677         ir_node *irn, *next;
 678
 679         /* first: turn back AM source if necessary */
 680         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 681                 next = sched_next(irn);
 682                 fix_am_source(irn, env);
 683         }
 684
 685         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 686                 ia32_code_gen_t *cg = env;
 687
 688                 next = sched_next(irn);
 689
 690                 /* check if there is a sub which need to be transformed */
 691                 ia32_transform_sub_to_neg_add(irn, cg);
 692
 693                 /* transform a LEA into an Add if possible */
 694                 ia32_transform_lea_to_add_or_shl(irn, cg);
 695         }
 696
 697         /* second: insert copies and finish irg */
 698         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 699                 next = sched_next(irn);
 700                 assure_should_be_same_requirements(cg, irn);
 701         }
 702 }
 703
 704 /**
 705  * Block walker: pushes all blocks on a wait queue
 706  */
 707 static void ia32_push_on_queue_walker(ir_node *block, void *env) {
 708         waitq *wq = env;
 709         waitq_put(wq, block);
 710 }
 711
 712
 713 /**
 714  * Add Copy nodes for not fulfilled should_be_equal constraints
 715  */
 716 void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 717         waitq *wq = new_waitq();
 718
 719         /* Push the blocks on the waitq because ia32_finish_irg_walker starts more walks ... */
 720         irg_block_walk_graph(irg, NULL, ia32_push_on_queue_walker, wq);
 721
 722         while (! waitq_empty(wq)) {
 723                 ir_node *block = waitq_get(wq);
 724                 ia32_finish_irg_walker(block, cg);
 725         }
 726         del_waitq(wq);
 727 }
 728
 729 void ia32_init_finish(void)
 730 {
 731         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.finish");
 732 }