nsz Git - libfirm/blob - ir/be/ia32/ia32_finish.c

   1 /**
   2  * This file implements functions to finalize the irg for emit.
   3  * @author Christian Wuerdig
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #include "irnode.h"
  12 #include "ircons.h"
  13 #include "irgmod.h"
  14 #include "irgwalk.h"
  15 #include "iredges.h"
  16 #include "pdeq.h"
  17
  18 #include "../bearch.h"
  19 #include "../besched_t.h"
  20 #include "../benode_t.h"
  21
  22 #include "bearch_ia32_t.h"
  23 #include "ia32_finish.h"
  24 #include "ia32_new_nodes.h"
  25 #include "ia32_map_regs.h"
  26 #include "ia32_transform.h"
  27 #include "ia32_dbg_stat.h"
  28 #include "ia32_optimize.h"
  29 #include "gen_ia32_regalloc_if.h"
  30
  31 /**
  32  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
  33  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
  34  */
  35 static void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
  36         ia32_transform_env_t tenv;
  37         ir_node *in1, *in2, *noreg, *nomem, *res;
  38         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
  39         int i, arity;
  40
  41         /* Return if AM node or not a Sub or xSub */
  42         if (!(is_ia32_Sub(irn) || is_ia32_xSub(irn)) || get_ia32_op_type(irn) != ia32_Normal)
  43                 return;
  44
  45         noreg   = ia32_new_NoReg_gp(cg);
  46         nomem   = new_rd_NoMem(cg->irg);
  47         in1     = get_irn_n(irn, 2);
  48         in2     = get_irn_n(irn, 3);
  49         in1_reg = arch_get_irn_register(cg->arch_env, in1);
  50         in2_reg = arch_get_irn_register(cg->arch_env, in2);
  51         out_reg = get_ia32_out_reg(irn, 0);
  52
  53         tenv.block    = get_nodes_block(irn);
  54         tenv.dbg      = get_irn_dbg_info(irn);
  55         tenv.irg      = cg->irg;
  56         tenv.irn      = irn;
  57         tenv.mode     = get_ia32_res_mode(irn);
  58         tenv.cg       = cg;
  59         DEBUG_ONLY(tenv.mod      = cg->mod;)
  60
  61         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
  62         if (!REGS_ARE_EQUAL(out_reg, in2_reg))
  63                 return;
  64
  65         /* generate the neg src2 */
  66         res = gen_Minus_ex(&tenv, in2);
  67         arch_set_irn_register(cg->arch_env, res, in2_reg);
  68
  69         /* add to schedule */
  70         sched_add_before(irn, res);
  71
  72         /* generate the add */
  73         if (mode_is_float(tenv.mode)) {
  74                 res = new_rd_ia32_xAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, tenv.mode);
  75                 set_ia32_am_support(res, ia32_am_Source);
  76         }
  77         else {
  78                 res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, tenv.mode);
  79                 set_ia32_am_support(res, ia32_am_Full);
  80                 set_ia32_commutative(res);
  81         }
  82         set_ia32_res_mode(res, tenv.mode);
  83
  84         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
  85         /* copy register */
  86         slots    = get_ia32_slots(res);
  87         slots[0] = in2_reg;
  88
  89         /* exchange the add and the sub */
  90         edges_reroute(irn, res, tenv.irg);
  91
  92         /* add to schedule */
  93         sched_add_before(irn, res);
  94
  95         /* remove the old sub */
  96         sched_remove(irn);
  97         arity = get_irn_arity(irn);
  98         for(i = 0; i < arity; ++i) {
  99                 set_irn_n(irn, i, new_Bad());
 100         }
 101
 102         DBG_OPT_SUB2NEGADD(irn, res);
 103 }
 104
 105 /**
 106  * Transforms a LEA into an Add if possible
 107  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
 108  */
 109 static void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
 110         ia32_am_flavour_t am_flav;
 111         int               imm = 0;
 112         ir_node          *res = NULL;
 113         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
 114         const char       *offs = NULL;
 115         ia32_transform_env_t tenv;
 116         const arch_register_t *out_reg, *base_reg, *index_reg;
 117         int              imm_tp = ia32_ImmConst;
 118
 119         /* must be a LEA */
 120         if (! is_ia32_Lea(irn))
 121                 return;
 122
 123         am_flav = get_ia32_am_flavour(irn);
 124
 125         if (get_ia32_am_sc(irn))
 126                 return;
 127
 128         /* only some LEAs can be transformed to an Add */
 129         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
 130                 return;
 131
 132         noreg = ia32_new_NoReg_gp(cg);
 133         nomem = new_rd_NoMem(cg->irg);
 134         op1   = noreg;
 135         op2   = noreg;
 136         base  = get_irn_n(irn, 0);
 137         index = get_irn_n(irn,1);
 138
 139         if (am_flav & ia32_O) {
 140                 offs  = get_ia32_am_offs(irn);
 141
 142                 if (! offs) {
 143                         ident *id = get_ia32_am_sc(irn);
 144
 145                         assert(id != NULL);
 146                         offs   = get_id_str(id);
 147                         imm_tp = ia32_ImmSymConst;
 148                 }
 149                 /* offset has a explicit sign -> we need to skip + */
 150                 else if (offs[0] == '+')
 151                         offs++;
 152         }
 153
 154         out_reg   = arch_get_irn_register(cg->arch_env, irn);
 155         base_reg  = arch_get_irn_register(cg->arch_env, base);
 156         index_reg = arch_get_irn_register(cg->arch_env, index);
 157
 158         tenv.block = get_nodes_block(irn);
 159         tenv.dbg   = get_irn_dbg_info(irn);
 160         tenv.irg   = cg->irg;
 161         tenv.irn   = irn;
 162         DEBUG_ONLY(tenv.mod   = cg->mod;)
 163         tenv.mode  = get_irn_mode(irn);
 164         tenv.cg    = cg;
 165
 166         switch(get_ia32_am_flavour(irn)) {
 167                 case ia32_am_B:
 168                         /* out register must be same as base register */
 169                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
 170                                 return;
 171
 172                         op1 = base;
 173                         break;
 174                 case ia32_am_OB:
 175                         /* out register must be same as base register */
 176                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
 177                                 return;
 178
 179                         op1 = base;
 180                         imm = 1;
 181                         break;
 182                 case ia32_am_OI:
 183                         /* out register must be same as index register */
 184                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
 185                                 return;
 186
 187                         op1 = index;
 188                         imm = 1;
 189                         break;
 190                 case ia32_am_BI:
 191                         /* out register must be same as one in register */
 192                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
 193                                 op1 = base;
 194                                 op2 = index;
 195                         }
 196                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
 197                                 op1 = index;
 198                                 op2 = base;
 199                         }
 200                         else {
 201                                 /* in registers a different from out -> no Add possible */
 202                                 return;
 203                         }
 204                 default:
 205                         break;
 206         }
 207
 208         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem, tenv.mode);
 209         arch_set_irn_register(cg->arch_env, res, out_reg);
 210         set_ia32_op_type(res, ia32_Normal);
 211         set_ia32_commutative(res);
 212         set_ia32_res_mode(res, tenv.mode);
 213
 214         if (imm) {
 215                 set_ia32_cnst(res, offs);
 216                 set_ia32_immop_type(res, imm_tp);
 217         }
 218
 219         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
 220
 221         /* add Add to schedule */
 222         sched_add_before(irn, res);
 223
 224         DBG_OPT_LEA2ADD(irn, res);
 225
 226         /* remove the old LEA */
 227         sched_remove(irn);
 228
 229         /* exchange the Add and the LEA */
 230         exchange(irn, res);
 231 }
 232
 233 static INLINE int need_constraint_copy(ir_node *irn) {
 234         return \
 235                 ! is_ia32_Lea(irn)          && \
 236                 ! is_ia32_Conv_I2I(irn)     && \
 237                 ! is_ia32_Conv_I2I8Bit(irn) && \
 238                 ! is_ia32_CmpCMov(irn)      && \
 239                 ! is_ia32_PsiCondCMov(irn)  && \
 240                 ! is_ia32_CmpSet(irn);
 241 }
 242
 243 /**
 244  * Insert copies for all ia32 nodes where the should_be_same requirement
 245  * is not fulfilled.
 246  * Transform Sub into Neg -- Add if IN2 == OUT
 247  */
 248 static void ia32_finish_node(ir_node *irn, void *env) {
 249         ia32_code_gen_t            *cg = env;
 250         const ia32_register_req_t **reqs;
 251         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 252         int                         n_res, i;
 253         ir_node                    *copy, *in_node, *block, *in2_node;
 254         ia32_op_type_t              op_tp;
 255
 256         if (is_ia32_irn(irn)) {
 257                 /* AM Dest nodes don't produce any values  */
 258                 op_tp = get_ia32_op_type(irn);
 259                 if (op_tp == ia32_AddrModeD)
 260                         goto end;
 261
 262                 reqs  = get_ia32_out_req_all(irn);
 263                 n_res = get_ia32_n_res(irn);
 264                 block = get_nodes_block(irn);
 265
 266                 /* check all OUT requirements, if there is a should_be_same */
 267                 if ((op_tp == ia32_Normal || op_tp == ia32_AddrModeS) && need_constraint_copy(irn))
 268                 {
 269                         for (i = 0; i < n_res; i++) {
 270                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 271                                         /* get in and out register */
 272                                         out_reg  = get_ia32_out_reg(irn, i);
 273                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 274                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 275
 276                                         /* don't copy ignore nodes */
 277                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 278                                                 continue;
 279
 280                                         /* check if in and out register are equal */
 281                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 282                                                 /* in case of a commutative op: just exchange the in's */
 283                                                 /* beware: the current op could be everything, so test for ia32 */
 284                                                 /*         commutativity first before getting the second in     */
 285                                                 if (is_ia32_commutative(irn)) {
 286                                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 287                                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 288
 289                                                         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
 290                                                                 set_irn_n(irn, reqs[i]->same_pos, in2_node);
 291                                                                 set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 292                                                         }
 293                                                         else
 294                                                                 goto insert_copy;
 295                                                 }
 296                                                 else {
 297 insert_copy:
 298                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 299                                                         /* create copy from in register */
 300                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 301
 302                                                         DBG_OPT_2ADDRCPY(copy);
 303
 304                                                         /* destination is the out register */
 305                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 306
 307                                                         /* insert copy before the node into the schedule */
 308                                                         sched_add_before(irn, copy);
 309
 310                                                         /* set copy as in */
 311                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 312                                                 }
 313                                         }
 314                                 }
 315                         }
 316                 }
 317
 318                 /* check xCmp: try to avoid unordered cmp */
 319                 if ((is_ia32_xCmp(irn) || is_ia32_xCmpCMov(irn) || is_ia32_xCmpSet(irn)) &&
 320                         op_tp == ia32_Normal    &&
 321                         ! is_ia32_ImmConst(irn) && ! is_ia32_ImmSymConst(irn))
 322                 {
 323                         long pnc = get_ia32_pncode(irn);
 324
 325                         if (pnc & pn_Cmp_Uo) {
 326                                 ir_node *tmp;
 327                                 int idx1 = 2, idx2 = 3;
 328
 329                                 if (is_ia32_xCmpCMov(irn)) {
 330                                         idx1 = 0;
 331                                         idx2 = 1;
 332                                 }
 333
 334                                 tmp = get_irn_n(irn, idx1);
 335                                 set_irn_n(irn, idx1, get_irn_n(irn, idx2));
 336                                 set_irn_n(irn, idx2, tmp);
 337
 338                                 set_ia32_pncode(irn, get_negated_pnc(pnc, mode_D));
 339                         }
 340                 }
 341
 342                 /*
 343                         If we have a CondJmp/CmpSet/xCmpSet with immediate,
 344                         we need to check if it's the right operand, otherwise
 345                         we have to change it, as CMP doesn't support immediate
 346                         as left operands.
 347                 */
 348 #if 0
 349                 if ((is_ia32_CondJmp(irn) || is_ia32_CmpSet(irn) || is_ia32_xCmpSet(irn)) &&
 350                         (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn))                   &&
 351                         op_tp == ia32_AddrModeS)
 352                 {
 353                         set_ia32_op_type(irn, ia32_AddrModeD);
 354                         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
 355                 }
 356 #endif
 357         }
 358 end: ;
 359 }
 360
 361 /**
 362  * Following Problem:
 363  * We have a source address mode node with base or index register equal to
 364  * result register. The constraint handler will insert a copy from the
 365  * remaining input operand to the result register -> base or index is
 366  * broken then.
 367  * Solution: Turn back this address mode into explicit Load + Operation.
 368  */
 369 static void fix_am_source(ir_node *irn, void *env) {
 370         ia32_code_gen_t *cg = env;
 371         ir_node *base, *index, *noreg;
 372         const arch_register_t *reg_base, *reg_index;
 373         const ia32_register_req_t **reqs;
 374         int n_res, i;
 375
 376         /* check only ia32 nodes with source address mode */
 377         if (! is_ia32_irn(irn) || get_ia32_op_type(irn) != ia32_AddrModeS)
 378                 return;
 379         /* no need to fix unary operations */
 380         if (get_irn_arity(irn) == 4)
 381                 return;
 382
 383         base  = get_irn_n(irn, 0);
 384         index = get_irn_n(irn, 1);
 385
 386         reg_base  = arch_get_irn_register(cg->arch_env, base);
 387         reg_index = arch_get_irn_register(cg->arch_env, index);
 388         reqs      = get_ia32_out_req_all(irn);
 389
 390         noreg = ia32_new_NoReg_gp(cg);
 391
 392         n_res = get_ia32_n_res(irn);
 393
 394         for (i = 0; i < n_res; i++) {
 395                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 396                         /* get in and out register */
 397                         const arch_register_t *out_reg  = get_ia32_out_reg(irn, i);
 398
 399                         /*
 400                                 there is a constraint for the remaining operand
 401                                 and the result register is equal to base or index register
 402                         */
 403                         if (reqs[i]->same_pos == 2 &&
 404                                 (REGS_ARE_EQUAL(out_reg, reg_base) || REGS_ARE_EQUAL(out_reg, reg_index)))
 405                         {
 406                                 /* turn back address mode */
 407                                 ir_node               *in_node = get_irn_n(irn, 2);
 408                                 const arch_register_t *in_reg  = arch_get_irn_register(cg->arch_env, in_node);
 409                                 ir_node               *block   = get_nodes_block(irn);
 410                                 ir_mode               *ls_mode = get_ia32_ls_mode(irn);
 411                                 ir_node *load;
 412                                 int pnres;
 413
 414                                 if (arch_register_get_class(in_reg) == &ia32_reg_classes[CLASS_ia32_gp]) {
 415                                         load  = new_rd_ia32_Load(NULL, cg->irg, block, base, index, get_irn_n(irn, 4));
 416                                         pnres = pn_ia32_Load_res;
 417                                 }
 418                                 else if (arch_register_get_class(in_reg) == &ia32_reg_classes[CLASS_ia32_xmm]) {
 419                                         load  = new_rd_ia32_xLoad(NULL, cg->irg, block, base, index, get_irn_n(irn, 4));
 420                                         pnres = pn_ia32_xLoad_res;
 421                                 }
 422                                 else {
 423                                         assert(0 && "cannot turn back address mode for this register class");
 424                                 }
 425
 426                                 /* copy address mode information to load */
 427                                 set_ia32_ls_mode(load, ls_mode);
 428                                 set_ia32_am_flavour(load, get_ia32_am_flavour(irn));
 429                                 set_ia32_op_type(load, ia32_AddrModeS);
 430                                 set_ia32_am_support(load, ia32_am_Source);
 431                                 set_ia32_am_scale(load, get_ia32_am_scale(irn));
 432                                 set_ia32_am_sc(load, get_ia32_am_sc(irn));
 433                                 add_ia32_am_offs(load, get_ia32_am_offs(irn));
 434                                 set_ia32_frame_ent(load, get_ia32_frame_ent(irn));
 435
 436                                 if (is_ia32_use_frame(irn))
 437                                         set_ia32_use_frame(load);
 438
 439                                 /* insert the load into schedule */
 440                                 sched_add_before(irn, load);
 441
 442                                 DBG((cg->mod, LEVEL_3, "irg %+F: build back AM source for node %+F, inserted load %+F\n", cg->irg, irn, load));
 443
 444                                 load = new_r_Proj(cg->irg, block, load, ls_mode, pnres);
 445                                 arch_set_irn_register(cg->arch_env, load, out_reg);
 446
 447                                 /* insert the load result proj into schedule */
 448                                 sched_add_before(irn, load);
 449
 450                                 /* set the new input operand */
 451                                 set_irn_n(irn, 3, load);
 452
 453                                 /* this is a normal node now */
 454                                 set_irn_n(irn, 0, noreg);
 455                                 set_irn_n(irn, 1, noreg);
 456                                 set_ia32_op_type(irn, ia32_Normal);
 457
 458                                 break;
 459                         }
 460                 }
 461         }
 462 }
 463
 464 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 465         ir_node *irn, *next;
 466
 467         /* first: turn back AM source if necessary */
 468         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 469                 next = sched_next(irn);
 470                 fix_am_source(irn, env);
 471         }
 472
 473         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 474                 ia32_code_gen_t *cg = env;
 475
 476                 next = sched_next(irn);
 477
 478                 /* check if there is a sub which need to be transformed */
 479                 ia32_transform_sub_to_neg_add(irn, cg);
 480
 481                 /* transform a LEA into an Add if possible */
 482                 ia32_transform_lea_to_add(irn, cg);
 483         }
 484
 485         /* second: insert copies and finish irg */
 486         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 487                 next = sched_next(irn);
 488                 ia32_finish_node(irn, env);
 489         }
 490 }
 491
 492 static void ia32_push_on_queue_walker(ir_node *block, void *env) {
 493         waitq *wq = env;
 494         waitq_put(wq, block);
 495 }
 496
 497
 498 /**
 499  * Add Copy nodes for not fulfilled should_be_equal constraints
 500  */
 501 void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 502         waitq *wq = new_waitq();
 503
 504         /* Push the blocks on the waitq because ia32_finish_irg_walker starts more walks ... */
 505         irg_block_walk_graph(irg, NULL, ia32_push_on_queue_walker, wq);
 506
 507         while (! waitq_empty(wq)) {
 508                 ir_node *block = waitq_get(wq);
 509                 ia32_finish_irg_walker(block, cg);
 510         }
 511         del_waitq(wq);
 512 }