nsz Git - libfirm/blob - ir/be/ia32/ia32_finish.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   This file implements functions to finalize the irg for emit.
  23  * @author  Christian Wuerdig
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "ircons.h"
  32 #include "irgmod.h"
  33 #include "irgwalk.h"
  34 #include "iredges.h"
  35 #include "irprintf.h"
  36 #include "pdeq.h"
  37 #include "error.h"
  38
  39 #include "../bearch_t.h"
  40 #include "../besched_t.h"
  41 #include "../benode_t.h"
  42
  43 #include "bearch_ia32_t.h"
  44 #include "ia32_finish.h"
  45 #include "ia32_new_nodes.h"
  46 #include "ia32_map_regs.h"
  47 #include "ia32_transform.h"
  48 #include "ia32_dbg_stat.h"
  49 #include "ia32_optimize.h"
  50 #include "gen_ia32_regalloc_if.h"
  51
  52 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  53
  54 /**
  55  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
  56  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
  57  */
  58 static void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
  59         ir_graph *irg;
  60         ir_node *in1, *in2, *noreg, *nomem, *res;
  61         ir_node *noreg_fp, *block;
  62         ir_mode *mode = get_irn_mode(irn);
  63         dbg_info *dbg = get_irn_dbg_info(irn);
  64         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
  65         int i, arity;
  66
  67         /* Return if not a Sub or xSub */
  68         if (!is_ia32_Sub(irn) && !is_ia32_xSub(irn))
  69                 return;
  70         /* fix_am will solve this for AddressMode variants */
  71         if(get_ia32_op_type(irn) != ia32_Normal)
  72                 return;
  73
  74         noreg   = ia32_new_NoReg_gp(cg);
  75         noreg_fp = ia32_new_NoReg_fp(cg);
  76         nomem   = new_rd_NoMem(cg->irg);
  77         in1     = get_irn_n(irn, n_ia32_binary_left);
  78         in2     = get_irn_n(irn, n_ia32_binary_right);
  79         in1_reg = arch_get_irn_register(cg->arch_env, in1);
  80         in2_reg = arch_get_irn_register(cg->arch_env, in2);
  81         out_reg = get_ia32_out_reg(irn, 0);
  82
  83         assert(get_irn_mode(irn) != mode_T);
  84
  85         irg     = cg->irg;
  86         block   = get_nodes_block(irn);
  87
  88         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
  89         if (out_reg != in2_reg)
  90                 return;
  91
  92         /* generate the neg src2 */
  93         if(mode_is_float(mode)) {
  94                 int size;
  95                 ir_entity *entity;
  96                 ir_mode *op_mode = get_ia32_ls_mode(irn);
  97
  98                 res = new_rd_ia32_xXor(dbg, irg, block, noreg, noreg, nomem, in2, noreg_fp);
  99                 size = get_mode_size_bits(op_mode);
 100                 entity = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
 101                 set_ia32_am_sc(res, entity);
 102                 set_ia32_op_type(res, ia32_AddrModeS);
 103                 set_ia32_ls_mode(res, op_mode);
 104         } else {
 105                 res = new_rd_ia32_Neg(dbg, irg, block, in2);
 106         }
 107         arch_set_irn_register(cg->arch_env, res, in2_reg);
 108
 109         /* add to schedule */
 110         sched_add_before(irn, res);
 111
 112         /* generate the add */
 113         if (mode_is_float(mode)) {
 114                 res = new_rd_ia32_xAdd(dbg, irg, block, noreg, noreg, nomem, res, in1);
 115                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 116                 set_ia32_ls_mode(res, get_ia32_ls_mode(irn));
 117         } else {
 118                 res = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, res, in1);
 119                 set_ia32_am_support(res, ia32_am_Full, ia32_am_binary);
 120                 set_ia32_commutative(res);
 121         }
 122
 123         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
 124         /* copy register */
 125         slots    = get_ia32_slots(res);
 126         slots[0] = in2_reg;
 127
 128         /* exchange the add and the sub */
 129         edges_reroute(irn, res, irg);
 130
 131         /* add to schedule */
 132         sched_add_before(irn, res);
 133
 134         /* remove the old sub */
 135         sched_remove(irn);
 136         arity = get_irn_arity(irn);
 137         for(i = 0; i < arity; ++i) {
 138                 set_irn_n(irn, i, new_Bad());
 139         }
 140
 141         DBG_OPT_SUB2NEGADD(irn, res);
 142 }
 143
 144 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 145 {
 146         return node == cg->noreg_gp;
 147 }
 148
 149 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 150 {
 151         ir_graph *irg         = current_ir_graph;
 152         ir_node  *start_block = get_irg_start_block(irg);
 153         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 154                                                       0, val);
 155         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 156
 157         return immediate;
 158 }
 159
 160 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 161                                          const ir_node *node)
 162 {
 163         ir_graph  *irg     = get_irn_irg(node);
 164         ir_node   *block   = get_nodes_block(node);
 165         int        offset  = get_ia32_am_offs_int(node);
 166         int        sc_sign = is_ia32_am_sc_sign(node);
 167         ir_entity *entity  = get_ia32_am_sc(node);
 168         ir_node   *res;
 169
 170         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 171         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 172         return res;
 173 }
 174
 175 static int is_am_one(const ir_node *node)
 176 {
 177         int        offset  = get_ia32_am_offs_int(node);
 178         ir_entity *entity  = get_ia32_am_sc(node);
 179
 180         return offset == 1 && entity == NULL;
 181 }
 182
 183 static int is_am_minus_one(const ir_node *node)
 184 {
 185         int        offset  = get_ia32_am_offs_int(node);
 186         ir_entity *entity  = get_ia32_am_sc(node);
 187
 188         return offset == -1 && entity == NULL;
 189 }
 190
 191 /**
 192  * Transforms a LEA into an Add or SHL if possible.
 193  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
 194  */
 195 static void ia32_transform_lea_to_add_or_shl(ir_node *node, ia32_code_gen_t *cg)
 196 {
 197         const arch_env_t      *arch_env = cg->arch_env;
 198         ir_graph              *irg      = current_ir_graph;
 199         ir_node               *base;
 200         ir_node               *index;
 201         const arch_register_t *base_reg;
 202         const arch_register_t *index_reg;
 203         const arch_register_t *out_reg;
 204         int                    scale;
 205         int                    has_immediates;
 206         ir_node               *op1;
 207         ir_node               *op2;
 208         dbg_info              *dbgi;
 209         ir_node               *block;
 210         ir_node               *res;
 211         ir_node               *noreg;
 212         ir_node               *nomem;
 213
 214         if(!is_ia32_Lea(node))
 215                 return;
 216
 217         base  = get_irn_n(node, n_ia32_Lea_base);
 218         index = get_irn_n(node, n_ia32_Lea_index);
 219
 220         if(is_noreg(cg, base)) {
 221                 base     = NULL;
 222                 base_reg = NULL;
 223         } else {
 224                 base_reg = arch_get_irn_register(arch_env, base);
 225         }
 226         if(is_noreg(cg, index)) {
 227                 index     = NULL;
 228                 index_reg = NULL;
 229         } else {
 230                 index_reg = arch_get_irn_register(arch_env, index);
 231         }
 232
 233         if(base == NULL && index == NULL) {
 234                 /* we shouldn't construct these in the first place... */
 235 #ifdef DEBUG_libfirm
 236                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 237 #endif
 238                 return;
 239         }
 240
 241         out_reg = arch_get_irn_register(arch_env, node);
 242         scale   = get_ia32_am_scale(node);
 243         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 244         /* check if we have immediates values (frame entities should already be
 245          * expressed in the offsets) */
 246         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 247                 has_immediates = 1;
 248         } else {
 249                 has_immediates = 0;
 250         }
 251
 252         /* we can transform leas where the out register is the same as either the
 253          * base or index register back to an Add or Shl */
 254         if(out_reg == base_reg) {
 255                 if(index == NULL) {
 256 #ifdef DEBUG_libfirm
 257                         if(!has_immediates) {
 258                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 259                                            "just a copy\n");
 260                         }
 261 #endif
 262                         op1 = base;
 263                         goto make_add_immediate;
 264                 }
 265                 if(scale == 0 && !has_immediates) {
 266                         op1 = base;
 267                         op2 = index;
 268                         goto make_add;
 269                 }
 270                 /* can't create an add */
 271                 return;
 272         } else if(out_reg == index_reg) {
 273                 if(base == NULL) {
 274                         if(has_immediates && scale == 0) {
 275                                 op1 = index;
 276                                 goto make_add_immediate;
 277                         } else if(!has_immediates && scale > 0) {
 278                                 op1 = index;
 279                                 op2 = create_immediate_from_int(cg, scale);
 280                                 goto make_shl;
 281                         } else if(!has_immediates) {
 282 #ifdef DEBUG_libfirm
 283                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 284                                            "just a copy\n");
 285 #endif
 286                         }
 287                 } else if(scale == 0 && !has_immediates) {
 288                         op1 = index;
 289                         op2 = base;
 290                         goto make_add;
 291                 }
 292                 /* can't create an add */
 293                 return;
 294         } else {
 295                 /* can't create an add */
 296                 return;
 297         }
 298
 299 make_add_immediate:
 300         if(cg->isa->opt & IA32_OPT_INCDEC) {
 301                 if(is_am_one(node)) {
 302                         dbgi  = get_irn_dbg_info(node);
 303                         block = get_nodes_block(node);
 304                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 305                         arch_set_irn_register(arch_env, res, out_reg);
 306                         goto exchange;
 307                 }
 308                 if(is_am_minus_one(node)) {
 309                         dbgi  = get_irn_dbg_info(node);
 310                         block = get_nodes_block(node);
 311                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 312                         arch_set_irn_register(arch_env, res, out_reg);
 313                         goto exchange;
 314                 }
 315         }
 316         op2 = create_immediate_from_am(cg, node);
 317
 318 make_add:
 319         dbgi  = get_irn_dbg_info(node);
 320         block = get_nodes_block(node);
 321         noreg = ia32_new_NoReg_gp(cg);
 322         nomem = new_NoMem();
 323         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 324         arch_set_irn_register(arch_env, res, out_reg);
 325         set_ia32_commutative(res);
 326         goto exchange;
 327
 328 make_shl:
 329         dbgi  = get_irn_dbg_info(node);
 330         block = get_nodes_block(node);
 331         noreg = ia32_new_NoReg_gp(cg);
 332         nomem = new_NoMem();
 333         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 334         arch_set_irn_register(arch_env, res, out_reg);
 335         goto exchange;
 336
 337 exchange:
 338         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 339
 340         /* add new ADD/SHL to schedule */
 341         sched_add_before(node, res);
 342
 343         DBG_OPT_LEA2ADD(node, res);
 344
 345         /* remove the old LEA */
 346         sched_remove(node);
 347
 348         /* exchange the Add and the LEA */
 349         exchange(node, res);
 350 }
 351
 352 static INLINE int need_constraint_copy(ir_node *irn) {
 353         return  ! is_ia32_Lea(irn)      &&
 354                 ! is_ia32_Conv_I2I(irn)     &&
 355                 ! is_ia32_Conv_I2I8Bit(irn) &&
 356                 ! is_ia32_TestCMov(irn)     &&
 357                 ! is_ia32_CmpCMov(irn);
 358 }
 359
 360 /**
 361  * Insert copies for all ia32 nodes where the should_be_same requirement
 362  * is not fulfilled.
 363  * Transform Sub into Neg -- Add if IN2 == OUT
 364  */
 365 static void assure_should_be_same_requirements(ia32_code_gen_t *cg,
 366                                                ir_node *node)
 367 {
 368         ir_graph                   *irg      = cg->irg;
 369         const arch_env_t           *arch_env = cg->arch_env;
 370         const arch_register_req_t **reqs;
 371         const arch_register_t      *out_reg, *in_reg;
 372         int                         n_res, i;
 373         ir_node                    *in_node, *block;
 374         ia32_op_type_t              op_tp;
 375
 376         if(!is_ia32_irn(node))
 377                 return;
 378
 379         /* some nodes are just a bit less efficient, but need no fixing if the
 380          * should be same requirement is not fulfilled */
 381         if(!need_constraint_copy(node))
 382                 return;
 383
 384         op_tp = get_ia32_op_type(node);
 385         reqs  = get_ia32_out_req_all(node);
 386         n_res = get_ia32_n_res(node);
 387         block = get_nodes_block(node);
 388
 389         /* check all OUT requirements, if there is a should_be_same */
 390         for (i = 0; i < n_res; i++) {
 391                 int                          i2, arity;
 392                 int                          same_pos;
 393                 ir_node                     *perm;
 394                 ir_node                     *in[2];
 395                 ir_node                     *perm_proj0;
 396                 ir_node                     *perm_proj1;
 397                 ir_node                     *uses_out_reg;
 398                 const arch_register_req_t   *req = reqs[i];
 399                 const arch_register_class_t *class;
 400                 int                         uses_out_reg_pos;
 401
 402                 if (!arch_register_req_is(req, should_be_same))
 403                         continue;
 404
 405                 same_pos = req->other_same;
 406
 407                 /* get in and out register */
 408                 out_reg  = get_ia32_out_reg(node, i);
 409                 in_node  = get_irn_n(node, same_pos);
 410                 in_reg   = arch_get_irn_register(arch_env, in_node);
 411
 412                 /* requirement already fulfilled? */
 413                 if (in_reg == out_reg)
 414                         continue;
 415                 /* unknowns can be changed to any register we want on emitting */
 416                 if (is_unknown_reg(in_reg))
 417                         continue;
 418                 class = arch_register_get_class(in_reg);
 419                 assert(class == arch_register_get_class(out_reg));
 420
 421                 /* check if any other input operands uses the out register */
 422                 arity = get_irn_arity(node);
 423                 uses_out_reg     = NULL;
 424                 uses_out_reg_pos = -1;
 425                 for(i2 = 0; i2 < arity; ++i2) {
 426                         ir_node               *in     = get_irn_n(node, i2);
 427                         const arch_register_t *in_reg = arch_get_irn_register(arch_env, in);
 428
 429                         if(in_reg != out_reg)
 430                                 continue;
 431
 432                         if(uses_out_reg != NULL && in != uses_out_reg) {
 433                                 panic("invalid register allocation");
 434                         }
 435                         uses_out_reg = in;
 436                         if(uses_out_reg_pos >= 0)
 437                                 uses_out_reg_pos = -1; /* multiple inputs... */
 438                         else
 439                                 uses_out_reg_pos = i2;
 440                 }
 441
 442                 /* no-one else is using the out reg, we can simply copy it
 443                  * (the register can't be live since the operation will override it
 444                  *  anyway) */
 445                 if(uses_out_reg == NULL) {
 446                         ir_node *copy = be_new_Copy(class, irg, block, in_node);
 447                         DBG_OPT_2ADDRCPY(copy);
 448
 449                         /* destination is the out register */
 450                         arch_set_irn_register(arch_env, copy, out_reg);
 451
 452                         /* insert copy before the node into the schedule */
 453                         sched_add_before(node, copy);
 454
 455                         /* set copy as in */
 456                         set_irn_n(node, same_pos, copy);
 457
 458                         DBG((dbg, LEVEL_1, "created copy %+F for should be same argument "
 459                              "at input %d of %+F\n", copy, same_pos, node));
 460                         continue;
 461                 }
 462
 463                 /* for commutative nodes we can simply swap the left/right */
 464                 if(is_ia32_commutative(node) && uses_out_reg_pos == n_ia32_binary_right) {
 465                         ia32_swap_left_right(node);
 466                         DBG((dbg, LEVEL_1, "swapped left/right input of %+F to resolve "
 467                              "should be same constraint\n", node));
 468                         continue;
 469                 }
 470
 471 #ifdef DEBUG_libfirm
 472                 ir_fprintf(stderr, "Note: need perm to resolve should_be_same constraint at %+F (this is unsafe and should not happen in theory...)\n", node);
 473 #endif
 474                 /* the out reg is used as node input: we need to permutate our input
 475                  * and the other (this is allowed, since the other node can't be live
 476                  * after! the operation as we will override the register. */
 477                 in[0] = in_node;
 478                 in[1] = uses_out_reg;
 479                 perm  = be_new_Perm(class, irg, block, 2, in);
 480
 481                 perm_proj0 = new_r_Proj(irg, block, perm, get_irn_mode(in[0]), 0);
 482                 perm_proj1 = new_r_Proj(irg, block, perm, get_irn_mode(in[1]), 1);
 483
 484                 arch_set_irn_register(arch_env, perm_proj0, out_reg);
 485                 arch_set_irn_register(arch_env, perm_proj1, in_reg);
 486
 487                 sched_add_before(node, perm);
 488
 489                 DBG((dbg, LEVEL_1, "created perm %+F for should be same argument "
 490                      "at input %d of %+F (need permutate with %+F)\n", perm, same_pos,
 491                      node, uses_out_reg));
 492
 493                 /* use the perm results */
 494                 for(i2 = 0; i2 < arity; ++i2) {
 495                         ir_node *in = get_irn_n(node, i2);
 496
 497                         if(in == in_node) {
 498                                 set_irn_n(node, i2, perm_proj0);
 499                         } else if(in == uses_out_reg) {
 500                                 set_irn_n(node, i2, perm_proj1);
 501                         }
 502                 }
 503         }
 504
 505         /* check xCmp: try to avoid unordered cmp */
 506         if ((is_ia32_xCmp(node) || is_ia32_xCmpCMov(node) || is_ia32_xCmpSet(node)) &&
 507                 op_tp == ia32_Normal)
 508         {
 509                 long pnc = get_ia32_pncode(node);
 510
 511                 if (pnc & pn_Cmp_Uo) {
 512                         ir_node *tmp;
 513                         int idx1 = n_ia32_binary_left;
 514                         int idx2 = n_ia32_binary_right;
 515
 516                         if (is_ia32_xCmpCMov(node)) {
 517                                 idx1 = 0;
 518                                 idx2 = 1;
 519                         }
 520
 521                         /** Matze: TODO this looks wrong, I assume we should exchange
 522                          * the proj numbers and not the inputs... */
 523
 524                         tmp = get_irn_n(node, idx1);
 525                         set_irn_n(node, idx1, get_irn_n(node, idx2));
 526                         set_irn_n(node, idx2, tmp);
 527
 528                         set_ia32_pncode(node, get_negated_pnc(pnc, mode_E));
 529                 }
 530         }
 531 }
 532
 533 /**
 534  * Following Problem:
 535  * We have a source address mode node with base or index register equal to
 536  * result register and unfulfilled should_be_same requirement. The constraint
 537  * handler will insert a copy from the remaining input operand to the result
 538  * register -> base or index is broken then.
 539  * Solution: Turn back this address mode into explicit Load + Operation.
 540  */
 541 static void fix_am_source(ir_node *irn, void *env) {
 542         ia32_code_gen_t            *cg = env;
 543         const arch_env_t           *arch_env = cg->arch_env;
 544         ir_node                    *base;
 545         ir_node                    *index;
 546         ir_node                    *noreg;
 547         const arch_register_t      *reg_base;
 548         const arch_register_t      *reg_index;
 549         const arch_register_req_t **reqs;
 550         int                         n_res, i;
 551
 552         /* check only ia32 nodes with source address mode */
 553         if (! is_ia32_irn(irn) || get_ia32_op_type(irn) != ia32_AddrModeS)
 554                 return;
 555         /* only need to fix binary operations */
 556         if (get_ia32_am_arity(irn) != ia32_am_binary)
 557                 return;
 558
 559         base  = get_irn_n(irn, 0);
 560         index = get_irn_n(irn, 1);
 561
 562         reg_base  = arch_get_irn_register(arch_env, base);
 563         reg_index = arch_get_irn_register(arch_env, index);
 564         reqs      = get_ia32_out_req_all(irn);
 565
 566         noreg = ia32_new_NoReg_gp(cg);
 567
 568         n_res = get_ia32_n_res(irn);
 569
 570         for (i = 0; i < n_res; i++) {
 571                 if (arch_register_req_is(reqs[i], should_be_same)) {
 572                         /* get in and out register */
 573                         const arch_register_t *out_reg   = get_ia32_out_reg(irn, i);
 574                         int                    same_pos  = reqs[i]->other_same;
 575                         ir_node               *same_node = get_irn_n(irn, same_pos);
 576                         const arch_register_t *same_reg
 577                                 = arch_get_irn_register(arch_env, same_node);
 578                         const arch_register_class_t *same_cls;
 579                         ir_graph              *irg   = cg->irg;
 580                         dbg_info              *dbgi  = get_irn_dbg_info(irn);
 581                         ir_node               *block = get_nodes_block(irn);
 582                         ir_mode               *proj_mode;
 583                         ir_node               *load;
 584                         ir_node               *load_res;
 585                         ir_node               *mem;
 586                         int                    pnres;
 587
 588                         /* should_be same constraint is fullfilled, nothing to do */
 589                         if(out_reg == same_reg)
 590                                 continue;
 591
 592                         /* we only need to do something if the out reg is the same as base
 593                            or index register */
 594                         if (out_reg != reg_base && out_reg != reg_index)
 595                                 continue;
 596
 597                         /* turn back address mode */
 598                         same_cls = arch_register_get_class(same_reg);
 599                         mem = get_irn_n(irn, n_ia32_mem);
 600                         assert(get_irn_mode(mem) == mode_M);
 601                         if (same_cls == &ia32_reg_classes[CLASS_ia32_gp]) {
 602                                 load      = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
 603                                 pnres     = pn_ia32_Load_res;
 604                                 proj_mode = mode_Iu;
 605                         } else if (same_cls == &ia32_reg_classes[CLASS_ia32_xmm]) {
 606                                 load      = new_rd_ia32_xLoad(dbgi, irg, block, base, index, mem,
 607                                                               get_ia32_ls_mode(irn));
 608                                 pnres     = pn_ia32_xLoad_res;
 609                                 proj_mode = mode_E;
 610                         } else {
 611                                 panic("cannot turn back address mode for this register class");
 612                         }
 613
 614                         /* copy address mode information to load */
 615                         set_ia32_op_type(load, ia32_AddrModeS);
 616                         ia32_copy_am_attrs(load, irn);
 617
 618                         /* insert the load into schedule */
 619                         sched_add_before(irn, load);
 620
 621                         DBG((dbg, LEVEL_3, "irg %+F: build back AM source for node %+F, inserted load %+F\n", cg->irg, irn, load));
 622
 623                         load_res = new_r_Proj(cg->irg, block, load, proj_mode, pnres);
 624                         arch_set_irn_register(cg->arch_env, load_res, out_reg);
 625
 626                         /* set the new input operand */
 627                         set_irn_n(irn, n_ia32_binary_right, load_res);
 628                         if(get_irn_mode(irn) == mode_T) {
 629                                 const ir_edge_t *edge, *next;
 630                                 foreach_out_edge_safe(irn, edge, next) {
 631                                         ir_node *node = get_edge_src_irn(edge);
 632                                         int      pn   = get_Proj_proj(node);
 633                                         if(pn == 0) {
 634                                                 exchange(node, irn);
 635                                         } else {
 636                                                 assert(pn == 1);
 637                                                 set_Proj_pred(node, load);
 638                                         }
 639                                 }
 640                                 set_irn_mode(irn, mode_Iu);
 641                         }
 642
 643                         /* this is a normal node now */
 644                         set_irn_n(irn, n_ia32_base,  noreg);
 645                         set_irn_n(irn, n_ia32_index, noreg);
 646                         set_ia32_op_type(irn, ia32_Normal);
 647                         break;
 648                 }
 649         }
 650 }
 651
 652 /**
 653  * Block walker: finishes a block
 654  */
 655 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 656         ia32_code_gen_t *cg = env;
 657         ir_node *irn, *next;
 658
 659         /* first: turn back AM source if necessary */
 660         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 661                 next = sched_next(irn);
 662                 fix_am_source(irn, env);
 663         }
 664
 665         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 666                 ia32_code_gen_t *cg = env;
 667
 668                 next = sched_next(irn);
 669
 670                 /* check if there is a sub which need to be transformed */
 671                 ia32_transform_sub_to_neg_add(irn, cg);
 672
 673                 /* transform a LEA into an Add if possible */
 674                 ia32_transform_lea_to_add_or_shl(irn, cg);
 675         }
 676
 677         /* second: insert copies and finish irg */
 678         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 679                 next = sched_next(irn);
 680                 assure_should_be_same_requirements(cg, irn);
 681         }
 682 }
 683
 684 /**
 685  * Block walker: pushes all blocks on a wait queue
 686  */
 687 static void ia32_push_on_queue_walker(ir_node *block, void *env) {
 688         waitq *wq = env;
 689         waitq_put(wq, block);
 690 }
 691
 692
 693 /**
 694  * Add Copy nodes for not fulfilled should_be_equal constraints
 695  */
 696 void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 697         waitq *wq = new_waitq();
 698
 699         /* Push the blocks on the waitq because ia32_finish_irg_walker starts more walks ... */
 700         irg_block_walk_graph(irg, NULL, ia32_push_on_queue_walker, wq);
 701
 702         while (! waitq_empty(wq)) {
 703                 ir_node *block = waitq_get(wq);
 704                 ia32_finish_irg_walker(block, cg);
 705         }
 706         del_waitq(wq);
 707 }
 708
 709 void ia32_init_finish(void)
 710 {
 711         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.finish");
 712 }