nsz Git - libfirm/blob - ir/be/ia32/ia32_finish.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   This file implements functions to finalize the irg for emit.
  23  * @author  Christian Wuerdig
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irgwalk.h"
  32 #include "iredges.h"
  33 #include "irprintf.h"
  34 #include "pdeq.h"
  35 #include "error.h"
  36
  37 #include "../bearch_t.h"
  38 #include "../besched_t.h"
  39 #include "../benode_t.h"
  40
  41 #include "bearch_ia32_t.h"
  42 #include "ia32_finish.h"
  43 #include "ia32_new_nodes.h"
  44 #include "ia32_map_regs.h"
  45 #include "ia32_common_transform.h"
  46 #include "ia32_transform.h"
  47 #include "ia32_dbg_stat.h"
  48 #include "ia32_optimize.h"
  49 #include "gen_ia32_regalloc_if.h"
  50
  51 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  52
  53 /**
  54  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
  55  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
  56  */
  57 static void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg)
  58 {
  59         ir_graph *irg;
  60         ir_node *in1, *in2, *noreg, *nomem, *res;
  61         ir_node *noreg_fp, *block;
  62         dbg_info *dbg;
  63         const arch_register_t *in1_reg, *in2_reg, *out_reg;
  64
  65         /* fix_am will solve this for AddressMode variants */
  66         if (get_ia32_op_type(irn) != ia32_Normal)
  67                 return;
  68
  69         noreg    = ia32_new_NoReg_gp(cg);
  70         noreg_fp = ia32_new_NoReg_xmm(cg);
  71         nomem    = new_NoMem();
  72         in1      = get_irn_n(irn, n_ia32_binary_left);
  73         in2      = get_irn_n(irn, n_ia32_binary_right);
  74         in1_reg  = arch_get_irn_register(in1);
  75         in2_reg  = arch_get_irn_register(in2);
  76         out_reg  = arch_irn_get_register(irn, 0);
  77
  78         irg     = cg->irg;
  79         block   = get_nodes_block(irn);
  80
  81         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
  82         if (out_reg != in2_reg)
  83                 return;
  84
  85         dbg = get_irn_dbg_info(irn);
  86
  87         /* generate the neg src2 */
  88         if (is_ia32_xSub(irn)) {
  89                 int size;
  90                 ir_entity *entity;
  91                 ir_mode *op_mode = get_ia32_ls_mode(irn);
  92
  93                 assert(get_irn_mode(irn) != mode_T);
  94
  95                 res = new_bd_ia32_xXor(dbg, block, noreg, noreg, nomem, in2, noreg_fp);
  96                 size = get_mode_size_bits(op_mode);
  97                 entity = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
  98                 set_ia32_am_sc(res, entity);
  99                 set_ia32_op_type(res, ia32_AddrModeS);
 100                 set_ia32_ls_mode(res, op_mode);
 101
 102                 arch_set_irn_register(res, in2_reg);
 103
 104                 /* add to schedule */
 105                 sched_add_before(irn, res);
 106
 107                 /* generate the add */
 108                 res = new_bd_ia32_xAdd(dbg, block, noreg, noreg, nomem, res, in1);
 109                 set_ia32_ls_mode(res, get_ia32_ls_mode(irn));
 110
 111                 /* exchange the add and the sub */
 112                 edges_reroute(irn, res, irg);
 113
 114                 /* add to schedule */
 115                 sched_add_before(irn, res);
 116         } else {
 117                 ir_node         *res_proj   = NULL;
 118                 ir_node         *flags_proj = NULL;
 119                 const ir_edge_t *edge;
 120
 121                 if (get_irn_mode(irn) == mode_T) {
 122                         /* collect the Proj uses */
 123                         foreach_out_edge(irn, edge) {
 124                                 ir_node *proj = get_edge_src_irn(edge);
 125                                 long     pn   = get_Proj_proj(proj);
 126                                 if (pn == pn_ia32_Sub_res) {
 127                                         assert(res_proj == NULL);
 128                                         res_proj = proj;
 129                                 } else {
 130                                         assert(pn == pn_ia32_Sub_flags);
 131                                         assert(flags_proj == NULL);
 132                                         flags_proj = proj;
 133                                 }
 134                         }
 135                 }
 136
 137                 if (flags_proj == NULL) {
 138                         res = new_bd_ia32_Neg(dbg, block, in2);
 139                         arch_set_irn_register(res, in2_reg);
 140
 141                         /* add to schedule */
 142                         sched_add_before(irn, res);
 143
 144                         /* generate the add */
 145                         res = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, res, in1);
 146                         arch_set_irn_register(res, out_reg);
 147                         set_ia32_commutative(res);
 148
 149                         /* exchange the add and the sub */
 150                         edges_reroute(irn, res, irg);
 151
 152                         /* add to schedule */
 153                         sched_add_before(irn, res);
 154                 } else {
 155                         ir_node *stc, *cmc, *not, *adc;
 156                         ir_node *adc_flags;
 157
 158                         /*
 159                          * ARG, the above technique does NOT set the flags right.
 160                          * So, we must produce the following code:
 161                          * t1 = ~b
 162                          * t2 = a + ~b + Carry
 163                          * Complement Carry
 164                          *
 165                          * a + -b = a + (~b + 1)  would set the carry flag IF a == b ...
 166                          */
 167                         not = new_bd_ia32_Not(dbg, block, in2);
 168                         arch_set_irn_register(not, in2_reg);
 169                         sched_add_before(irn, not);
 170
 171                         stc = new_bd_ia32_Stc(dbg, block);
 172                         arch_set_irn_register(stc, &ia32_flags_regs[REG_EFLAGS]);
 173                         sched_add_before(irn, stc);
 174
 175                         adc = new_bd_ia32_Adc(dbg, block, noreg, noreg, nomem, not, in1, stc);
 176                         arch_set_irn_register(adc, out_reg);
 177                         sched_add_before(irn, adc);
 178
 179                         set_irn_mode(adc, mode_T);
 180                         adc_flags = new_r_Proj(irg, block, adc, mode_Iu, pn_ia32_Adc_flags);
 181                         arch_set_irn_register(adc_flags, &ia32_flags_regs[REG_EFLAGS]);
 182
 183                         cmc = new_bd_ia32_Cmc(dbg, block, adc_flags);
 184                         arch_set_irn_register(cmc, &ia32_flags_regs[REG_EFLAGS]);
 185                         sched_add_before(irn, cmc);
 186
 187                         exchange(flags_proj, cmc);
 188                         if (res_proj != NULL) {
 189                                 set_Proj_pred(res_proj, adc);
 190                                 set_Proj_proj(res_proj, pn_ia32_Adc_res);
 191                         }
 192
 193                         res = adc;
 194                 }
 195         }
 196
 197         set_irn_mode(res, get_irn_mode(irn));
 198
 199         SET_IA32_ORIG_NODE(res, irn);
 200
 201         /* remove the old sub */
 202         sched_remove(irn);
 203         kill_node(irn);
 204
 205         DBG_OPT_SUB2NEGADD(irn, res);
 206 }
 207
 208 static inline int need_constraint_copy(ir_node *irn)
 209 {
 210         /* TODO this should be determined from the node specification */
 211         switch (get_ia32_irn_opcode(irn)) {
 212                 case iro_ia32_IMul: {
 213                         /* the 3 operand form of IMul needs no constraint copy */
 214                         ir_node *right = get_irn_n(irn, n_ia32_IMul_right);
 215                         return !is_ia32_Immediate(right);
 216                 }
 217
 218                 case iro_ia32_Lea:
 219                 case iro_ia32_Conv_I2I:
 220                 case iro_ia32_Conv_I2I8Bit:
 221                 case iro_ia32_CMov:
 222                         return 0;
 223
 224                 default:
 225                         return 1;
 226         }
 227 }
 228
 229 /**
 230  * Returns the index of the "same" register.
 231  * On the x86, we should have only one.
 232  */
 233 static int get_first_same(const arch_register_req_t* req)
 234 {
 235         const unsigned other = req->other_same;
 236         int i;
 237
 238         for (i = 0; i < 32; ++i) {
 239                 if (other & (1U << i)) return i;
 240         }
 241         assert(! "same position not found");
 242         return 32;
 243 }
 244
 245 /**
 246  * Insert copies for all ia32 nodes where the should_be_same requirement
 247  * is not fulfilled.
 248  * Transform Sub into Neg -- Add if IN2 == OUT
 249  */
 250 static void assure_should_be_same_requirements(ia32_code_gen_t *cg,
 251                                                ir_node *node)
 252 {
 253         ir_graph                   *irg      = cg->irg;
 254         const arch_register_req_t **reqs;
 255         const arch_register_t      *out_reg, *in_reg;
 256         int                         n_res, i;
 257         ir_node                    *in_node, *block;
 258
 259         reqs  = get_ia32_out_req_all(node);
 260         n_res = arch_irn_get_n_outs(node);
 261         block = get_nodes_block(node);
 262
 263         /* check all OUT requirements, if there is a should_be_same */
 264         for (i = 0; i < n_res; i++) {
 265                 int                          i2, arity;
 266                 int                          same_pos;
 267                 ir_node                     *perm;
 268                 ir_node                     *in[2];
 269                 ir_node                     *perm_proj0;
 270                 ir_node                     *perm_proj1;
 271                 ir_node                     *uses_out_reg;
 272                 const arch_register_req_t   *req = reqs[i];
 273                 const arch_register_class_t *cls;
 274                 int                         uses_out_reg_pos;
 275
 276                 if (!arch_register_req_is(req, should_be_same))
 277                         continue;
 278
 279                 same_pos = get_first_same(req);
 280
 281                 /* get in and out register */
 282                 out_reg  = arch_irn_get_register(node, i);
 283                 in_node  = get_irn_n(node, same_pos);
 284                 in_reg   = arch_get_irn_register(in_node);
 285
 286                 /* requirement already fulfilled? */
 287                 if (in_reg == out_reg)
 288                         continue;
 289                 /* unknowns can be changed to any register we want on emitting */
 290                 if (is_unknown_reg(in_reg))
 291                         continue;
 292                 cls = arch_register_get_class(in_reg);
 293                 assert(cls == arch_register_get_class(out_reg));
 294
 295                 /* check if any other input operands uses the out register */
 296                 arity = get_irn_arity(node);
 297                 uses_out_reg     = NULL;
 298                 uses_out_reg_pos = -1;
 299                 for (i2 = 0; i2 < arity; ++i2) {
 300                         ir_node               *in     = get_irn_n(node, i2);
 301                         const arch_register_t *in_reg;
 302
 303                         if (!mode_is_data(get_irn_mode(in)))
 304                                 continue;
 305
 306                         in_reg = arch_get_irn_register(in);
 307
 308                         if (in_reg != out_reg)
 309                                 continue;
 310
 311                         if (uses_out_reg != NULL && in != uses_out_reg) {
 312                                 panic("invalid register allocation");
 313                         }
 314                         uses_out_reg = in;
 315                         if (uses_out_reg_pos >= 0)
 316                                 uses_out_reg_pos = -1; /* multiple inputs... */
 317                         else
 318                                 uses_out_reg_pos = i2;
 319                 }
 320
 321                 /* no-one else is using the out reg, we can simply copy it
 322                  * (the register can't be live since the operation will override it
 323                  *  anyway) */
 324                 if (uses_out_reg == NULL) {
 325                         ir_node *copy = be_new_Copy(cls, irg, block, in_node);
 326                         DBG_OPT_2ADDRCPY(copy);
 327
 328                         /* destination is the out register */
 329                         arch_set_irn_register(copy, out_reg);
 330
 331                         /* insert copy before the node into the schedule */
 332                         sched_add_before(node, copy);
 333
 334                         /* set copy as in */
 335                         set_irn_n(node, same_pos, copy);
 336
 337                         DBG((dbg, LEVEL_1,
 338                                 "created copy %+F for should be same argument at input %d of %+F\n",
 339                                 copy, same_pos, node));
 340                         continue;
 341                 }
 342
 343                 /* for commutative nodes we can simply swap the left/right */
 344                 if (uses_out_reg_pos == n_ia32_binary_right && is_ia32_commutative(node)) {
 345                         ia32_swap_left_right(node);
 346                         DBG((dbg, LEVEL_1,
 347                                 "swapped left/right input of %+F to resolve should be same constraint\n",
 348                                 node));
 349                         continue;
 350                 }
 351
 352 #ifdef DEBUG_libfirm
 353                 ir_fprintf(stderr, "Note: need perm to resolve should_be_same constraint at %+F (this is unsafe and should not happen in theory...)\n", node);
 354 #endif
 355                 /* the out reg is used as node input: we need to permutate our input
 356                  * and the other (this is allowed, since the other node can't be live
 357                  * after! the operation as we will override the register. */
 358                 in[0] = in_node;
 359                 in[1] = uses_out_reg;
 360                 perm  = be_new_Perm(cls, irg, block, 2, in);
 361
 362                 perm_proj0 = new_r_Proj(irg, block, perm, get_irn_mode(in[0]), 0);
 363                 perm_proj1 = new_r_Proj(irg, block, perm, get_irn_mode(in[1]), 1);
 364
 365                 arch_set_irn_register(perm_proj0, out_reg);
 366                 arch_set_irn_register(perm_proj1, in_reg);
 367
 368                 sched_add_before(node, perm);
 369
 370                 DBG((dbg, LEVEL_1,
 371                         "created perm %+F for should be same argument at input %d of %+F (need permutate with %+F)\n",
 372                         perm, same_pos, node, uses_out_reg));
 373
 374                 /* use the perm results */
 375                 for (i2 = 0; i2 < arity; ++i2) {
 376                         ir_node *in = get_irn_n(node, i2);
 377
 378                         if (in == in_node) {
 379                                 set_irn_n(node, i2, perm_proj0);
 380                         } else if (in == uses_out_reg) {
 381                                 set_irn_n(node, i2, perm_proj1);
 382                         }
 383                 }
 384         }
 385 }
 386
 387 /**
 388  * Following Problem:
 389  * We have a source address mode node with base or index register equal to
 390  * result register and unfulfilled should_be_same requirement. The constraint
 391  * handler will insert a copy from the remaining input operand to the result
 392  * register -> base or index is broken then.
 393  * Solution: Turn back this address mode into explicit Load + Operation.
 394  */
 395 static void fix_am_source(ir_node *irn)
 396 {
 397         const arch_register_req_t **reqs;
 398         int                         n_res, i;
 399
 400         /* check only ia32 nodes with source address mode */
 401         if (!is_ia32_irn(irn) || get_ia32_op_type(irn) != ia32_AddrModeS)
 402                 return;
 403         /* only need to fix binary operations */
 404         if (get_ia32_am_support(irn) != ia32_am_binary)
 405                 return;
 406
 407         reqs  = get_ia32_out_req_all(irn);
 408         n_res = arch_irn_get_n_outs(irn);
 409
 410         for (i = 0; i < n_res; i++) {
 411                 const arch_register_t *out_reg;
 412                 int                    same_pos;
 413                 ir_node               *same_node;
 414                 const arch_register_t *same_reg;
 415                 ir_node               *load_res;
 416
 417                 if (!arch_register_req_is(reqs[i], should_be_same))
 418                         continue;
 419
 420                 /* get in and out register */
 421                 out_reg   = arch_irn_get_register(irn, i);
 422                 same_pos  = get_first_same(reqs[i]);
 423                 same_node = get_irn_n(irn, same_pos);
 424                 same_reg  = arch_get_irn_register(same_node);
 425
 426                 /* should_be same constraint is fullfilled, nothing to do */
 427                 if (out_reg == same_reg)
 428                         continue;
 429
 430                 /* we only need to do something if the out reg is the same as base
 431                          or index register */
 432                 if (out_reg != arch_get_irn_register(get_irn_n(irn, n_ia32_base)) &&
 433                                 out_reg != arch_get_irn_register(get_irn_n(irn, n_ia32_index)))
 434                         continue;
 435
 436                 load_res = turn_back_am(irn);
 437                 arch_set_irn_register(load_res, out_reg);
 438
 439                 DBG((dbg, LEVEL_3,
 440                         "irg %+F: build back AM source for node %+F, inserted load %+F\n",
 441                         get_irn_irg(irn), irn, get_Proj_pred(load_res)));
 442                 break;
 443         }
 444 }
 445
 446 /**
 447  * Block walker: finishes a block
 448  */
 449 static void ia32_finish_irg_walker(ir_node *block, void *env)
 450 {
 451         ia32_code_gen_t *cg = env;
 452         ir_node *irn, *next;
 453
 454         /* first: turn back AM source if necessary */
 455         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 456                 next = sched_next(irn);
 457                 fix_am_source(irn);
 458         }
 459
 460         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 461                 ia32_code_gen_t *cg = env;
 462
 463                 next = sched_next(irn);
 464
 465                 /* check if there is a sub which need to be transformed */
 466                 if (is_ia32_Sub(irn) || is_ia32_xSub(irn)) {
 467                         ia32_transform_sub_to_neg_add(irn, cg);
 468                 }
 469         }
 470
 471         /* second: insert copies and finish irg */
 472         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 473                 next = sched_next(irn);
 474                 if (is_ia32_irn(irn)) {
 475                         /* some nodes are just a bit less efficient, but need no fixing if the
 476                          * should be same requirement is not fulfilled */
 477                         if (need_constraint_copy(irn))
 478                                 assure_should_be_same_requirements(cg, irn);
 479                 }
 480         }
 481 }
 482
 483 /**
 484  * Block walker: pushes all blocks on a wait queue
 485  */
 486 static void ia32_push_on_queue_walker(ir_node *block, void *env)
 487 {
 488         waitq *wq = env;
 489         waitq_put(wq, block);
 490 }
 491
 492
 493 /**
 494  * Add Copy nodes for not fulfilled should_be_equal constraints
 495  */
 496 void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg)
 497 {
 498         waitq *wq = new_waitq();
 499
 500         /* Push the blocks on the waitq because ia32_finish_irg_walker starts more walks ... */
 501         irg_block_walk_graph(irg, NULL, ia32_push_on_queue_walker, wq);
 502
 503         while (! waitq_empty(wq)) {
 504                 ir_node *block = waitq_get(wq);
 505                 ia32_finish_irg_walker(block, cg);
 506         }
 507         del_waitq(wq);
 508 }
 509
 510 void ia32_init_finish(void)
 511 {
 512         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.finish");
 513 }