nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32_t.h

   1 #ifndef _BEARCH_IA32_T_H_
   2 #define _BEARCH_IA32_T_H_
   3
   4 #include "firm_config.h"
   5
   6 #include "pmap.h"
   7 #include "debug.h"
   8 #include "ia32_nodes_attr.h"
   9 #include "set.h"
  10 #include "pdeq.h"
  11
  12 #include "../be.h"
  13 #include "../bemachine.h"
  14 #include "../beemitter.h"
  15
  16 #ifdef NDEBUG
  17 #define SET_IA32_ORIG_NODE(n, o)
  18 #else
  19 #define SET_IA32_ORIG_NODE(n, o) set_ia32_orig_node(n, o);
  20 #endif /* NDEBUG */
  21
  22 /* some typedefs */
  23
  24 /**
  25  * Bitmask for the backend optimization settings.
  26  */
  27 typedef enum _ia32_optimize_t {
  28         IA32_OPT_INCDEC    = 1,   /**< optimize add/sub 1/-1 to inc/dec */
  29         IA32_OPT_DOAM      = 2,   /**< do address mode optimizations */
  30         IA32_OPT_LEA       = 4,   /**< optimize address calculations into LEAs */
  31         IA32_OPT_PLACECNST = 8,   /**< place constants in the blocks where they are used */
  32         IA32_OPT_IMMOPS    = 16,  /**< create operations with immediate operands */
  33         IA32_OPT_PUSHARGS  = 32,  /**< create pushs for function argument passing */
  34 } ia32_optimize_t;
  35
  36 /**
  37  * Architectures. Clustered for easier macro implementation,
  38  * do not change.
  39  */
  40 typedef enum cpu_support {
  41         arch_i386,          /**< i386 */
  42         arch_i486,          /**< i486 */
  43         arch_pentium,       /**< Pentium */
  44         arch_pentium_pro,   /**< Pentium Pro */
  45         arch_pentium_mmx,   /**< Pentium MMX */
  46         arch_pentium_2,     /**< Pentium II */
  47         arch_pentium_3,     /**< Pentium III */
  48         arch_pentium_4,     /**< Pentium IV */
  49         arch_pentium_m,     /**< Pentium M */
  50         arch_core,          /**< Core */
  51         arch_k6,            /**< K6 */
  52         arch_athlon,        /**< Athlon */
  53         arch_athlon_64,     /**< Athlon64 */
  54         arch_opteron,       /**< Opteron */
  55 } cpu_support;
  56
  57 /** checks for l <= x <= h */
  58 #define _IN_RANGE(x, l, h)  ((unsigned)((x) - (l)) <= (unsigned)((h) - (l)))
  59
  60 /** returns true if it's Intel architecture */
  61 #define ARCH_INTEL(x)       _IN_RANGE((x), arch_i386, arch_core)
  62
  63 /** returns true if it's AMD architecture */
  64 #define ARCH_AMD(x)         _IN_RANGE((x), arch_k6, arch_opteron)
  65
  66 #define IS_P6_ARCH(x)       (_IN_RANGE((x), arch_pentium_pro, arch_core) || \
  67                              _IN_RANGE((x), arch_athlon, arch_opteron))
  68
  69 /** floating point support */
  70 typedef enum fp_support {
  71         fp_none,  /**< no floating point instructions are used */
  72         fp_x87,   /**< use x87 instructions */
  73         fp_sse2   /**< use SSE2 instructions */
  74 } fp_support;
  75
  76 /** Sets the used flag to the current floating point architecture. */
  77 #define FP_USED(cg)  ((cg)->used_fp = (cg)->fp_kind)
  78
  79 /** Returns non-zero if the current floating point architecture is SSE2. */
  80 #define USE_SSE2(cg) ((cg)->fp_kind == fp_sse2)
  81
  82 /** Returns non-zero if the current floating point architecture is x87. */
  83 #define USE_x87(cg)  ((cg)->fp_kind == fp_x87)
  84
  85 /** Sets the flag to enforce x87 simulation. */
  86 #define FORCE_x87(cg) ((cg)->force_sim = 1)
  87
  88 typedef struct _ia32_isa_t ia32_isa_t;
  89
  90 /**
  91  * IA32 code generator
  92  */
  93 typedef struct _ia32_code_gen_t {
  94         const arch_code_generator_if_t *impl;          /**< implementation */
  95         ir_graph                       *irg;           /**< current irg */
  96         const arch_env_t               *arch_env;      /**< the arch env */
  97         set                            *reg_set;       /**< set to memorize registers for non-ia32 nodes (e.g. phi nodes) */
  98         ia32_isa_t                     *isa;           /**< for fast access to the isa object */
  99         be_irg_t                       *birg;          /**< The be-irg (contains additional information about the irg) */
 100         ir_node                        **blk_sched;    /**< an array containing the scheduled blocks */
 101         ia32_optimize_t                opt;            /**< contains optimization information */
 102         int                            arch;           /**< instruction architecture */
 103         int                            opt_arch;       /**< optimize for architecture */
 104         char                           fp_kind;        /**< floating point kind */
 105         char                           used_fp;        /**< which floating point unit used in this graph */
 106         char                           force_sim;      /**< set to 1 if x87 simulation should be enforced */
 107         char                           dump;           /**< set to 1 if graphs should be dumped */
 108         ir_node                       *unknown_gp;     /**< unique Unknown_GP node */
 109         ir_node                       *unknown_vfp;    /**< unique Unknown_VFP node */
 110         ir_node                       *unknown_xmm;    /**< unique Unknown_XMM node */
 111         ir_node                       *noreg_gp;       /**< unique NoReg_GP node */
 112         ir_node                       *noreg_vfp;      /**< unique NoReg_VFP node */
 113         ir_node                       *noreg_xmm;      /**< unique NoReg_XMM node */
 114
 115         ir_node                     ***initial_regs;   /**< proj nodes that represent the initial register
 116                                                                                                             values initial_regs[regclass][reg] */
 117         struct obstack                *obst;
 118
 119         DEBUG_ONLY(firm_dbg_module_t   *mod;)          /**< debugging module */
 120 } ia32_code_gen_t;
 121
 122 /**
 123  * IA32 ISA object
 124  */
 125 struct _ia32_isa_t {
 126         arch_isa_t            arch_isa;       /**< must be derived from arch_isa_t */
 127         be_emit_env_t          emit;
 128         pmap                  *regs_16bit;    /**< Contains the 16bits names of the gp registers */
 129         pmap                  *regs_8bit;     /**< Contains the 8bits names of the gp registers */
 130         pmap                  *types;         /**< A map of modes to primitive types */
 131         pmap                  *tv_ent;        /**< A map of entities that store const tarvals */
 132         ia32_optimize_t       opt;            /**< contains optimization information */
 133         int                   arch;           /**< instruction architecture */
 134         int                   opt_arch;       /**< optimize for architecture */
 135         int                   fp_kind;        /**< floating point kind */
 136         ia32_code_gen_t       *cg;            /**< the current code generator */
 137         const be_machine_t    *cpu;           /**< the abstract machine */
 138 #ifndef NDEBUG
 139         struct obstack        *name_obst;     /**< holds the original node names (for debugging) */
 140 #endif /* NDEBUG */
 141 };
 142
 143 typedef struct _ia32_irn_ops_t {
 144         const arch_irn_ops_if_t *impl;
 145         ia32_code_gen_t         *cg;
 146 } ia32_irn_ops_t;
 147
 148 typedef struct _ia32_intrinsic_env_t {
 149         ir_graph  *irg;           /**< the irg, these entities belong to */
 150         ir_entity *ll_div_op1;    /**< entity for first div operand (move into FPU) */
 151         ir_entity *ll_div_op2;    /**< entity for second div operand (move into FPU) */
 152         ir_entity *ll_d_conv;     /**< entity for converts ll -> d */
 153         ir_entity *d_ll_conv;     /**< entity for converts d -> ll */
 154 } ia32_intrinsic_env_t;
 155
 156 /**
 157  * Returns the unique per irg GP NoReg node.
 158  */
 159 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg);
 160 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg);
 161 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg);
 162
 163 /**
 164  * Returns the uniqure per irg GP Unknown node.
 165  * (warning: cse has to be activated)
 166  */
 167 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg);
 168 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg);
 169 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg);
 170
 171 /**
 172  * Returns the unique per irg FP NoReg node.
 173  */
 174 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg);
 175
 176 /**
 177  * Returns gp_noreg or fp_noreg, depending on input requirements.
 178  */
 179 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos);
 180
 181 /**
 182  * Maps all intrinsic calls that the backend support
 183  * and map all instructions the backend did not support
 184  * to runtime calls.
 185  */
 186 void ia32_handle_intrinsics(void);
 187
 188 /**
 189  * Ia32 implementation.
 190  *
 191  * @param method   the method type of the emulation function entity
 192  * @param op       the emulated ir_op
 193  * @param imode    the input mode of the emulated opcode
 194  * @param omode    the output mode of the emulated opcode
 195  * @param context  the context parameter
 196  */
 197 ir_entity *ia32_create_intrinsic_fkt(ir_type *method, const ir_op *op,
 198                                      const ir_mode *imode, const ir_mode *omode,
 199                                      void *context);
 200
 201 #endif /* _BEARCH_IA32_T_H_ */