nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32_t.h

   1 #ifndef _BEARCH_IA32_T_H_
   2 #define _BEARCH_IA32_T_H_
   3
   4 #include "firm_config.h"
   5
   6 #include "pmap.h"
   7 #include "debug.h"
   8 #include "bearch_ia32.h"
   9 #include "ia32_nodes_attr.h"
  10 #include "set.h"
  11
  12 #include "../be.h"
  13 #include "../bemachine.h"
  14
  15 #ifdef NDEBUG
  16 #define SET_IA32_ORIG_NODE(n, o)
  17 #else
  18 #define SET_IA32_ORIG_NODE(n, o) set_ia32_orig_node(n, o);
  19 #endif /* NDEBUG */
  20
  21 /* some typedefs */
  22
  23 /**
  24  * Bitmask for the backend optimization settings.
  25  */
  26 typedef enum _ia32_optimize_t {
  27         IA32_OPT_INCDEC    = 1,   /**< optimize add/sub 1/-1 to inc/dec */
  28         IA32_OPT_DOAM      = 2,   /**< do address mode optimizations */
  29         IA32_OPT_LEA       = 4,   /**< optimize address calculations into LEAs */
  30         IA32_OPT_PLACECNST = 8,   /**< place constants in the blocks where they are used */
  31         IA32_OPT_IMMOPS    = 16,  /**< create operations with immediate operands */
  32         IA32_OPT_EXTBB     = 32,  /**< do extended basic block scheduling */
  33         IA32_OPT_PUSHARGS  = 64,  /**< create pushs for function argument passing */
  34 } ia32_optimize_t;
  35
  36 /**
  37  * Architectures. Clustered for easier macro implementation,
  38  * do not change.
  39  */
  40 typedef enum cpu_support {
  41         arch_i386,          /**< i386 */
  42         arch_i486,          /**< i486 */
  43         arch_pentium,       /**< Pentium */
  44         arch_pentium_pro,   /**< Pentium Pro */
  45         arch_pentium_mmx,   /**< Pentium MMX */
  46         arch_pentium_2,     /**< Pentium II */
  47         arch_pentium_3,     /**< Pentium III */
  48         arch_pentium_4,     /**< Pentium IV */
  49         arch_pentium_m,     /**< Pentium M */
  50         arch_core,          /**< Core */
  51         arch_k6,            /**< K6 */
  52         arch_athlon,        /**< Athlon */
  53         arch_athlon_64,     /**< Athlon64 */
  54         arch_opteron,       /**< Opteron */
  55 } cpu_support;
  56
  57 /** checks for l <= x <= h */
  58 #define _IN_RANGE(x, l, h)  ((unsigned)((x) - (l)) <= (unsigned)((h) - (l)))
  59
  60 /** returns true if it's Intel architecture */
  61 #define ARCH_INTEL(x)       _IN_RANGE((x), arch_i386, arch_core)
  62
  63 /** returns true if it's AMD architecture */
  64 #define ARCH_AMD(x)         _IN_RANGE((x), arch_k6, arch_opteron)
  65
  66 #define IS_P6_ARCH(x)       (_IN_RANGE((x), arch_pentium_pro, arch_core) || \
  67                              _IN_RANGE((x), arch_athlon, arch_opteron))
  68
  69 /** floating point support */
  70 typedef enum fp_support {
  71         fp_none,  /**< no floating point instructions are used */
  72         fp_x87,   /**< use x87 instructions */
  73         fp_sse2   /**< use SSE2 instructions */
  74 } fp_support;
  75
  76 /** Sets the used flag to the current floating point architecture. */
  77 #define FP_USED(cg)  ((cg)->used_fp = (cg)->fp_kind)
  78
  79 /** Returns non-zero if the current floating point architecture is SSE2. */
  80 #define USE_SSE2(cg) ((cg)->fp_kind == fp_sse2)
  81
  82 /** Returns non-zero if the current floating point architecture is x87. */
  83 #define USE_x87(cg)  ((cg)->fp_kind == fp_x87)
  84
  85 /** Sets the flag to enforce x87 simulation. */
  86 #define FORCE_x87(cg) ((cg)->force_sim = 1)
  87
  88 typedef struct _ia32_isa_t ia32_isa_t;
  89
  90 /**
  91  * IA32 code generator
  92  */
  93 typedef struct _ia32_code_gen_t {
  94         const arch_code_generator_if_t *impl;          /**< implementation */
  95         ir_graph                       *irg;           /**< current irg */
  96         const arch_env_t               *arch_env;      /**< the arch env */
  97         set                            *reg_set;       /**< set to memorize registers for non-ia32 nodes (e.g. phi nodes) */
  98         ia32_isa_t                     *isa;           /**< for fast access to the isa object */
  99         const be_irg_t                 *birg;          /**< The be-irg (contains additional information about the irg) */
 100         ir_node                        **blk_sched;    /**< an array containing the scheduled blocks */
 101         ia32_optimize_t                opt;            /**< contains optimization information */
 102         entity                         *fp_to_gp;      /**< allocated entity for fp to gp conversion */
 103         entity                         *gp_to_fp;      /**< allocated entity for gp to fp conversion */
 104         nodeset                        *kill_conv;     /**< Remember all convs to be killed */
 105         int                            arch;           /**< instruction architecture */
 106         int                            opt_arch;       /**< optimize for architecture */
 107         char                           fp_kind;        /**< floating point kind */
 108         char                           used_fp;        /**< which floating point unit used in this graph */
 109         char                           force_sim;      /**< set to 1 if x87 simulation should be enforced */
 110         char                           dump;           /**< set to 1 if graphs should be dumped */
 111         DEBUG_ONLY(firm_dbg_module_t   *mod;)          /**< debugging module */
 112 } ia32_code_gen_t;
 113
 114 /**
 115  * IA32 ISA object
 116  */
 117 struct _ia32_isa_t {
 118         arch_isa_t            arch_isa;       /**< must be derived from arch_isa_t */
 119         pmap                  *regs_16bit;    /**< Contains the 16bits names of the gp registers */
 120         pmap                  *regs_8bit;     /**< Contains the 8bits names of the gp registers */
 121         pmap                  *types;         /**< A map of modes to primitive types */
 122         pmap                  *tv_ent;        /**< A map of entities that store const tarvals */
 123         ia32_optimize_t       opt;            /**< contains optimization information */
 124         int                   arch;           /**< instruction architecture */
 125         int                   opt_arch;       /**< optimize for architecture */
 126         int                   fp_kind;        /**< floating point kind */
 127         ia32_code_gen_t       *cg;            /**< the current code generator */
 128         FILE                  *out;           /**< output file */
 129         const be_machine_t    *cpu;           /**< the abstract machine */
 130 #ifndef NDEBUG
 131         struct obstack        *name_obst;     /**< holds the original node names (for debugging) */
 132 #endif /* NDEBUG */
 133 };
 134
 135 typedef struct _ia32_irn_ops_t {
 136         const arch_irn_ops_if_t *impl;
 137         ia32_code_gen_t         *cg;
 138 } ia32_irn_ops_t;
 139
 140 /* this is a struct to minimize the number of parameters
 141    for transformation walker */
 142 typedef struct _ia32_transform_env_t {
 143         dbg_info          *dbg;        /**< The node debug info */
 144         ir_graph          *irg;        /**< The irg, the node should be created in */
 145         ir_node           *block;      /**< The block, the node should belong to */
 146         ir_node           *irn;        /**< The irn, to be transformed */
 147         ir_mode           *mode;       /**< The mode of the irn */
 148         ia32_code_gen_t   *cg;         /**< The code generator */
 149         DEBUG_ONLY(firm_dbg_module_t *mod;) /**< The firm debugger */
 150 } ia32_transform_env_t;
 151
 152 typedef struct _ia32_intrinsic_env_t {
 153         ir_graph *irg;           /**< the irg, these entities belong to */
 154         entity   *ll_div_op1;    /**< entity for first div operand (move into FPU) */
 155         entity   *ll_div_op2;    /**< entity for second div operand (move into FPU) */
 156         entity   *ll_d_conv;     /**< entity for converts ll -> d */
 157         entity   *d_ll_conv;     /**< entity for converts d -> ll */
 158 } ia32_intrinsic_env_t;
 159
 160 /**
 161  * Returns the unique per irg GP NoReg node.
 162  */
 163 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg);
 164
 165 /**
 166  * Returns the unique per irg FP NoReg node.
 167  */
 168 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg);
 169
 170 /**
 171  * Returns gp_noreg or fp_noreg, depending on input requirements.
 172  */
 173 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos);
 174
 175 /**
 176  * Maps all intrinsic calls that the backend support
 177  * and map all instructions the backend did not support
 178  * to runtime calls.
 179  */
 180 void ia32_handle_intrinsics(void);
 181
 182 /**
 183  * Ia32 implementation.
 184  *
 185  * @param method   the method type of the emulation function entity
 186  * @param op       the emulated ir_op
 187  * @param imode    the input mode of the emulated opcode
 188  * @param omode    the output mode of the emulated opcode
 189  * @param context  the context parameter
 190  */
 191 entity *ia32_create_intrinsic_fkt(ir_type *method, const ir_op *op,
 192                                   const ir_mode *imode, const ir_mode *omode,
 193                                   void *context);
 194
 195 #endif /* _BEARCH_IA32_T_H_ */