nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irflag.h"
  43 #include "irgmod.h"
  44 #include "irgopt.h"
  45 #include "irbitset.h"
  46 #include "irgopt.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54 #include "instrument.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg_t.h"
  58 #include "../benode_t.h"
  59 #include "../belower.h"
  60 #include "../besched_t.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../beilpsched.h"
  68 #include "../bespillslots.h"
  69 #include "../bemodule.h"
  70 #include "../begnuas.h"
  71 #include "../bestate.h"
  72 #include "../beflags.h"
  73
  74 #include "bearch_ia32_t.h"
  75
  76 #include "ia32_new_nodes.h"
  77 #include "gen_ia32_regalloc_if.h"
  78 #include "gen_ia32_machine.h"
  79 #include "ia32_common_transform.h"
  80 #include "ia32_transform.h"
  81 #include "ia32_emitter.h"
  82 #include "ia32_map_regs.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_util.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93 #endif
  94
  95 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  96
  97 /* TODO: ugly */
  98 static set *cur_reg_set = NULL;
  99
 100 ir_mode         *mode_fpcw       = NULL;
 101 ia32_code_gen_t *ia32_current_cg = NULL;
 102
 103 /**
 104  * The environment for the intrinsic mapping.
 105  */
 106 static ia32_intrinsic_env_t intrinsic_env = {
 107         NULL,    /* the isa */
 108         NULL,    /* the irg, these entities belong to */
 109         NULL,    /* entity for first div operand (move into FPU) */
 110         NULL,    /* entity for second div operand (move into FPU) */
 111         NULL,    /* entity for converts ll -> d */
 112         NULL,    /* entity for converts d -> ll */
 113         NULL,    /* entity for __divdi3 library call */
 114         NULL,    /* entity for __moddi3 library call */
 115         NULL,    /* entity for __udivdi3 library call */
 116         NULL,    /* entity for __umoddi3 library call */
 117         NULL,    /* bias value for conversion from float to unsigned 64 */
 118 };
 119
 120
 121 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 122
 123 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 124                                     create_const_node_func func,
 125                                     const arch_register_t* reg)
 126 {
 127         ir_node *block, *res;
 128
 129         if(*place != NULL)
 130                 return *place;
 131
 132         block = get_irg_start_block(cg->irg);
 133         res = func(NULL, cg->irg, block);
 134         arch_set_irn_register(cg->arch_env, res, reg);
 135         *place = res;
 136
 137         add_irn_dep(get_irg_end(cg->irg), res);
 138         /* add_irn_dep(get_irg_start(cg->irg), res); */
 139
 140         return res;
 141 }
 142
 143 /* Creates the unique per irg GP NoReg node. */
 144 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 145         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 146                             &ia32_gp_regs[REG_GP_NOREG]);
 147 }
 148
 149 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 150         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 151                             &ia32_vfp_regs[REG_VFP_NOREG]);
 152 }
 153
 154 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 155         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 156                             &ia32_xmm_regs[REG_XMM_NOREG]);
 157 }
 158
 159 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 160         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 161                             &ia32_gp_regs[REG_GP_UKNWN]);
 162 }
 163
 164 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 165         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 166                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 167 }
 168
 169 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 170         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 171                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 172 }
 173
 174 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 175         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 176                         &ia32_fp_cw_regs[REG_FPCW]);
 177 }
 178
 179
 180 /**
 181  * Returns the admissible noreg register node for input register pos of node irn.
 182  */
 183 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 184 {
 185         const arch_register_req_t *req;
 186
 187         req = arch_get_register_req(cg->arch_env, irn, pos);
 188         assert(req != NULL && "Missing register requirements");
 189         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 190                 return ia32_new_NoReg_gp(cg);
 191
 192         if (ia32_cg_config.use_sse2) {
 193                 return ia32_new_NoReg_xmm(cg);
 194         } else {
 195                 return ia32_new_NoReg_vfp(cg);
 196         }
 197 }
 198
 199 /**************************************************
 200  *                         _ _              _  __
 201  *                        | | |            (_)/ _|
 202  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 203  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 204  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 205  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 206  *            __/ |
 207  *           |___/
 208  **************************************************/
 209
 210 /**
 211  * Return register requirements for an ia32 node.
 212  * If the node returns a tuple (mode_T) then the proj's
 213  * will be asked for this information.
 214  */
 215 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 216                                                                                                            int pos)
 217 {
 218         ir_mode *mode = get_irn_mode(node);
 219         long    node_pos;
 220
 221         if (mode == mode_X || is_Block(node)) {
 222                 return arch_no_register_req;
 223         }
 224
 225         if (mode == mode_T && pos < 0) {
 226                 return arch_no_register_req;
 227         }
 228
 229         node_pos = pos == -1 ? 0 : pos;
 230         if (is_Proj(node)) {
 231                 if (mode == mode_M || pos >= 0) {
 232                         return arch_no_register_req;
 233                 }
 234
 235                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 236                 node     = skip_Proj_const(node);
 237         }
 238
 239         if (is_ia32_irn(node)) {
 240                 const arch_register_req_t *req;
 241                 if (pos >= 0)
 242                         req = get_ia32_in_req(node, pos);
 243                 else
 244                         req = get_ia32_out_req(node, node_pos);
 245
 246                 assert(req != NULL);
 247
 248                 return req;
 249         }
 250
 251         /* unknowns should be transformed already */
 252         assert(!is_Unknown(node));
 253         return arch_no_register_req;
 254 }
 255
 256 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 257 {
 258         int    pos = 0;
 259
 260         if (get_irn_mode(irn) == mode_X) {
 261                 return;
 262         }
 263
 264         if (is_Proj(irn)) {
 265                 pos = get_Proj_proj(irn);
 266                 irn = skip_Proj(irn);
 267         }
 268
 269         if (is_ia32_irn(irn)) {
 270                 const arch_register_t **slots;
 271
 272                 slots      = get_ia32_slots(irn);
 273                 slots[pos] = reg;
 274         } else {
 275                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 276         }
 277 }
 278
 279 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 280 {
 281         int pos = 0;
 282         const arch_register_t *reg = NULL;
 283
 284         if (is_Proj(irn)) {
 285
 286                 if (get_irn_mode(irn) == mode_X) {
 287                         return NULL;
 288                 }
 289
 290                 pos = get_Proj_proj(irn);
 291                 irn = skip_Proj_const(irn);
 292         }
 293
 294         if (is_ia32_irn(irn)) {
 295                 const arch_register_t **slots;
 296                 slots = get_ia32_slots(irn);
 297                 assert(pos < get_ia32_n_res(irn));
 298                 reg   = slots[pos];
 299         } else {
 300                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 301         }
 302
 303         return reg;
 304 }
 305
 306 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 307         arch_irn_class_t classification = arch_irn_class_normal;
 308
 309         irn = skip_Proj_const(irn);
 310
 311         if (is_cfop(irn))
 312                 classification |= arch_irn_class_branch;
 313
 314         if (! is_ia32_irn(irn))
 315                 return classification & ~arch_irn_class_normal;
 316
 317         if (is_ia32_Ld(irn))
 318                 classification |= arch_irn_class_load;
 319
 320         if (is_ia32_St(irn))
 321                 classification |= arch_irn_class_store;
 322
 323         if (is_ia32_is_reload(irn))
 324                 classification |= arch_irn_class_reload;
 325
 326         if (is_ia32_is_spill(irn))
 327                 classification |= arch_irn_class_spill;
 328
 329         if (is_ia32_is_remat(irn))
 330                 classification |= arch_irn_class_remat;
 331
 332         return classification;
 333 }
 334
 335 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 336         arch_irn_flags_t flags = arch_irn_flags_none;
 337
 338         if (is_Unknown(irn))
 339                 return arch_irn_flags_ignore;
 340
 341         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 342                 ir_node *pred = get_Proj_pred(irn);
 343
 344                 if(is_ia32_irn(pred)) {
 345                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 346                 }
 347
 348                 irn = pred;
 349         }
 350
 351         if (is_ia32_irn(irn)) {
 352                 flags |= get_ia32_flags(irn);
 353         }
 354
 355         return flags;
 356 }
 357
 358 /**
 359  * The IA32 ABI callback object.
 360  */
 361 typedef struct {
 362         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 363         const arch_env_t *aenv;          /**< The architecture environment. */
 364         ir_graph *irg;                   /**< The associated graph. */
 365 } ia32_abi_env_t;
 366
 367 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 368         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 369 }
 370
 371 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 372         set_ia32_frame_ent(irn, ent);
 373 }
 374
 375 static void ia32_set_frame_offset(ir_node *irn, int bias)
 376 {
 377         if (get_ia32_frame_ent(irn) == NULL)
 378                 return;
 379
 380         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 381                 ia32_code_gen_t *cg = ia32_current_cg;
 382                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 383                 if (omit_fp) {
 384                         /* Pop nodes modify the stack pointer before calculating the
 385                          * destination address, so fix this here
 386                          */
 387                         bias -= 4;
 388                 }
 389         }
 390         add_ia32_am_offs_int(irn, bias);
 391 }
 392
 393 static int ia32_get_sp_bias(const ir_node *node)
 394 {
 395         if (is_ia32_Call(node))
 396                 return -(int)get_ia32_call_attr_const(node)->pop;
 397
 398         if (is_ia32_Push(node))
 399                 return 4;
 400
 401         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 402                 return -4;
 403
 404         return 0;
 405 }
 406
 407 /**
 408  * Put all registers which are saved by the prologue/epilogue in a set.
 409  *
 410  * @param self  The callback object.
 411  * @param s     The result set.
 412  */
 413 static void ia32_abi_dont_save_regs(void *self, pset *s)
 414 {
 415         ia32_abi_env_t *env = self;
 416         if(env->flags.try_omit_fp)
 417                 pset_insert_ptr(s, env->aenv->bp);
 418 }
 419
 420 /**
 421  * Generate the routine prologue.
 422  *
 423  * @param self       The callback object.
 424  * @param mem        A pointer to the mem node. Update this if you define new memory.
 425  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 426  * @param stack_bias Points to the current stack bias, can be modified if needed.
 427  *
 428  * @return           The register which shall be used as a stack frame base.
 429  *
 430  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 431  */
 432 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 433 {
 434         ia32_abi_env_t   *env      = self;
 435         ia32_code_gen_t  *cg       = ia32_current_cg;
 436         const arch_env_t *arch_env = env->aenv;
 437
 438         if (! env->flags.try_omit_fp) {
 439                 ir_graph *irg     =env->irg;
 440                 ir_node  *bl      = get_irg_start_block(irg);
 441                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 442                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 443                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 444                 ir_node  *push;
 445
 446                 /* ALL nodes representing bp must be set to ignore. */
 447                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 448
 449                 /* push ebp */
 450                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 451                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 452                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 453
 454                 /* the push must have SP out register */
 455                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 456                 set_ia32_flags(push, arch_irn_flags_ignore);
 457
 458                 /* this modifies the stack bias, because we pushed 32bit */
 459                 *stack_bias -= 4;
 460
 461                 /* move esp to ebp */
 462                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 463                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 464                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 465                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 466
 467                 /* beware: the copy must be done before any other sp use */
 468                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 469                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 470                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 471                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 472
 473                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 474                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 475
 476                 return arch_env->bp;
 477         }
 478
 479         return arch_env->sp;
 480 }
 481
 482 /**
 483  * Generate the routine epilogue.
 484  * @param self    The callback object.
 485  * @param bl      The block for the epilog
 486  * @param mem     A pointer to the mem node. Update this if you define new memory.
 487  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 488  * @return        The register which shall be used as a stack frame base.
 489  *
 490  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 491  */
 492 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 493 {
 494         ia32_abi_env_t   *env      = self;
 495         const arch_env_t *arch_env = env->aenv;
 496         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 497         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 498         ir_graph         *irg      = env->irg;
 499
 500         if (env->flags.try_omit_fp) {
 501                 /* simply remove the stack frame here */
 502                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 503         } else {
 504                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 505
 506                 if (ia32_cg_config.use_leave) {
 507                         ir_node *leave;
 508
 509                         /* leave */
 510                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 511                         set_ia32_flags(leave, arch_irn_flags_ignore);
 512                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 513                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 514                 } else {
 515                         ir_node *pop;
 516
 517                         /* the old SP is not needed anymore (kill the proj) */
 518                         assert(is_Proj(curr_sp));
 519                         kill_node(curr_sp);
 520
 521                         /* copy ebp to esp */
 522                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 523                         arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 524                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 525
 526                         /* pop ebp */
 527                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 528                         set_ia32_flags(pop, arch_irn_flags_ignore);
 529                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 530                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 531
 532                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 533                 }
 534                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 535                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 536         }
 537
 538         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 539         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 540 }
 541
 542 /**
 543  * Initialize the callback object.
 544  * @param call The call object.
 545  * @param aenv The architecture environment.
 546  * @param irg  The graph with the method.
 547  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 548  */
 549 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 550 {
 551         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 552         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 553         env->flags = fl.bits;
 554         env->irg   = irg;
 555         env->aenv  = aenv;
 556         return env;
 557 }
 558
 559 /**
 560  * Destroy the callback object.
 561  * @param self The callback object.
 562  */
 563 static void ia32_abi_done(void *self) {
 564         free(self);
 565 }
 566
 567 /**
 568  * Produces the type which sits between the stack args and the locals on the stack.
 569  * it will contain the return address and space to store the old base pointer.
 570  * @return The Firm type modeling the ABI between type.
 571  */
 572 static ir_type *ia32_abi_get_between_type(void *self)
 573 {
 574 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 575         static ir_type *omit_fp_between_type = NULL;
 576         static ir_type *between_type         = NULL;
 577
 578         ia32_abi_env_t *env = self;
 579
 580         if (! between_type) {
 581                 ir_entity *old_bp_ent;
 582                 ir_entity *ret_addr_ent;
 583                 ir_entity *omit_fp_ret_addr_ent;
 584
 585                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 586                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 587
 588                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 589                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 590                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 591
 592                 set_entity_offset(old_bp_ent, 0);
 593                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 594                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 595                 set_type_state(between_type, layout_fixed);
 596
 597                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 598                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 599
 600                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 601                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 602                 set_type_state(omit_fp_between_type, layout_fixed);
 603         }
 604
 605         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 606 #undef IDENT
 607 }
 608
 609 /**
 610  * Get the estimated cycle count for @p irn.
 611  *
 612  * @param self The this pointer.
 613  * @param irn  The node.
 614  *
 615  * @return     The estimated cycle count for this operation
 616  */
 617 static int ia32_get_op_estimated_cost(const ir_node *irn)
 618 {
 619         int            cost;
 620         ia32_op_type_t op_tp;
 621
 622         if (is_Proj(irn))
 623                 return 0;
 624         if (!is_ia32_irn(irn))
 625                 return 0;
 626
 627         assert(is_ia32_irn(irn));
 628
 629         cost  = get_ia32_latency(irn);
 630         op_tp = get_ia32_op_type(irn);
 631
 632         if (is_ia32_CopyB(irn)) {
 633                 cost = 250;
 634         }
 635         else if (is_ia32_CopyB_i(irn)) {
 636                 int size = get_ia32_copyb_size(irn);
 637                 cost     = 20 + (int)ceil((4/3) * size);
 638         }
 639         /* in case of address mode operations add additional cycles */
 640         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 641                 /*
 642                         In case of stack access and access to fixed addresses add 5 cycles
 643                         (we assume they are in cache), other memory operations cost 20
 644                         cycles.
 645                 */
 646                 if (is_ia32_use_frame(irn) || (
 647                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 648                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 649                     )) {
 650                         cost += 5;
 651                 } else {
 652                         cost += 20;
 653                 }
 654         }
 655
 656         return cost;
 657 }
 658
 659 /**
 660  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 661  *
 662  * @param irn       The original operation
 663  * @param i         Index of the argument we want the inverse operation to yield
 664  * @param inverse   struct to be filled with the resulting inverse op
 665  * @param obstack   The obstack to use for allocation of the returned nodes array
 666  * @return          The inverse operation or NULL if operation invertible
 667  */
 668 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 669         ir_graph *irg;
 670         ir_mode  *mode;
 671         ir_mode  *irn_mode;
 672         ir_node  *block, *noreg, *nomem;
 673         dbg_info *dbg;
 674
 675         /* we cannot invert non-ia32 irns */
 676         if (! is_ia32_irn(irn))
 677                 return NULL;
 678
 679         /* operand must always be a real operand (not base, index or mem) */
 680         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 681                 return NULL;
 682
 683         /* we don't invert address mode operations */
 684         if (get_ia32_op_type(irn) != ia32_Normal)
 685                 return NULL;
 686
 687         /* TODO: adjust for new immediates... */
 688         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 689                    irn);
 690         return NULL;
 691
 692         irg      = get_irn_irg(irn);
 693         block    = get_nodes_block(irn);
 694         mode     = get_irn_mode(irn);
 695         irn_mode = get_irn_mode(irn);
 696         noreg    = get_irn_n(irn, 0);
 697         nomem    = new_r_NoMem(irg);
 698         dbg      = get_irn_dbg_info(irn);
 699
 700         /* initialize structure */
 701         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 702         inverse->costs = 0;
 703         inverse->n     = 1;
 704
 705         switch (get_ia32_irn_opcode(irn)) {
 706                 case iro_ia32_Add:
 707 #if 0
 708                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 709                                 /* we have an add with a const here */
 710                                 /* invers == add with negated const */
 711                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 712                                 inverse->costs   += 1;
 713                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 714                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 715                                 set_ia32_commutative(inverse->nodes[0]);
 716                         }
 717                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 718                                 /* we have an add with a symconst here */
 719                                 /* invers == sub with const */
 720                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 721                                 inverse->costs   += 2;
 722                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 723                         }
 724                         else {
 725                                 /* normal add: inverse == sub */
 726                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 727                                 inverse->costs   += 2;
 728                         }
 729 #endif
 730                         break;
 731                 case iro_ia32_Sub:
 732 #if 0
 733                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 734                                 /* we have a sub with a const/symconst here */
 735                                 /* invers == add with this const */
 736                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 737                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 738                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 739                         }
 740                         else {
 741                                 /* normal sub */
 742                                 if (i == n_ia32_binary_left) {
 743                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 744                                 }
 745                                 else {
 746                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 747                                 }
 748                                 inverse->costs += 1;
 749                         }
 750 #endif
 751                         break;
 752                 case iro_ia32_Xor:
 753 #if 0
 754                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 755                                 /* xor with const: inverse = xor */
 756                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 757                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 758                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 759                         }
 760                         else {
 761                                 /* normal xor */
 762                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 763                                 inverse->costs   += 1;
 764                         }
 765 #endif
 766                         break;
 767                 case iro_ia32_Not: {
 768                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 769                         inverse->costs   += 1;
 770                         break;
 771                 }
 772                 case iro_ia32_Neg: {
 773                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 774                         inverse->costs   += 1;
 775                         break;
 776                 }
 777                 default:
 778                         /* inverse operation not supported */
 779                         return NULL;
 780         }
 781
 782         return inverse;
 783 }
 784
 785 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 786 {
 787         if(mode_is_float(mode))
 788                 return mode_D;
 789
 790         return mode_Iu;
 791 }
 792
 793 /**
 794  * Get the mode that should be used for spilling value node
 795  */
 796 static ir_mode *get_spill_mode(const ir_node *node)
 797 {
 798         ir_mode *mode = get_irn_mode(node);
 799         return get_spill_mode_mode(mode);
 800 }
 801
 802 /**
 803  * Checks whether an addressmode reload for a node with mode mode is compatible
 804  * with a spillslot of mode spill_mode
 805  */
 806 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 807 {
 808         return !mode_is_float(mode) || mode == spillmode;
 809 }
 810
 811 /**
 812  * Check if irn can load its operand at position i from memory (source addressmode).
 813  * @param irn    The irn to be checked
 814  * @param i      The operands position
 815  * @return Non-Zero if operand can be loaded
 816  */
 817 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 818 {
 819         ir_node       *op        = get_irn_n(irn, i);
 820         const ir_mode *mode      = get_irn_mode(op);
 821         const ir_mode *spillmode = get_spill_mode(op);
 822
 823         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 824             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 825             !ia32_is_spillmode_compatible(mode, spillmode) ||
 826             is_ia32_use_frame(irn))                            /* must not already use frame */
 827                 return 0;
 828
 829         switch (get_ia32_am_support(irn)) {
 830                 case ia32_am_none:
 831                         return 0;
 832
 833                 case ia32_am_unary:
 834                         return i == n_ia32_unary_op;
 835
 836                 case ia32_am_binary:
 837                         switch (i) {
 838                                 case n_ia32_binary_left: {
 839                                         const arch_register_req_t *req;
 840                                         if (!is_ia32_commutative(irn))
 841                                                 return 0;
 842
 843                                         /* we can't swap left/right for limited registers
 844                                          * (As this (currently) breaks constraint handling copies)
 845                                          */
 846                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 847                                         if (req->type & arch_register_req_type_limited)
 848                                                 return 0;
 849
 850                                         return 1;
 851                                 }
 852
 853                                 case n_ia32_binary_right:
 854                                         return 1;
 855
 856                                 default:
 857                                         return 0;
 858                         }
 859
 860                 default:
 861                         panic("Unknown AM type");
 862         }
 863 }
 864
 865 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 866                                         unsigned int i)
 867 {
 868         ir_mode *load_mode;
 869         ir_mode *dest_op_mode;
 870
 871         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 872
 873         set_ia32_op_type(irn, ia32_AddrModeS);
 874
 875         load_mode    = get_irn_mode(get_irn_n(irn, i));
 876         dest_op_mode = get_ia32_ls_mode(irn);
 877         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 878                 set_ia32_ls_mode(irn, load_mode);
 879         }
 880         set_ia32_use_frame(irn);
 881         set_ia32_need_stackent(irn);
 882
 883         if (i == n_ia32_binary_left                    &&
 884             get_ia32_am_support(irn) == ia32_am_binary &&
 885             /* immediates are only allowed on the right side */
 886             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 887                 ia32_swap_left_right(irn);
 888                 i = n_ia32_binary_right;
 889         }
 890
 891         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 892         set_irn_n(irn, n_ia32_mem,  spill);
 893         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 894         set_ia32_is_reload(irn);
 895 }
 896
 897 static const be_abi_callbacks_t ia32_abi_callbacks = {
 898         ia32_abi_init,
 899         ia32_abi_done,
 900         ia32_abi_get_between_type,
 901         ia32_abi_dont_save_regs,
 902         ia32_abi_prologue,
 903         ia32_abi_epilogue
 904 };
 905
 906 /* fill register allocator interface */
 907
 908 static const arch_irn_ops_t ia32_irn_ops = {
 909         ia32_get_irn_reg_req,
 910         ia32_set_irn_reg,
 911         ia32_get_irn_reg,
 912         ia32_classify,
 913         ia32_get_flags,
 914         ia32_get_frame_entity,
 915         ia32_set_frame_entity,
 916         ia32_set_frame_offset,
 917         ia32_get_sp_bias,
 918         ia32_get_inverse,
 919         ia32_get_op_estimated_cost,
 920         ia32_possible_memory_operand,
 921         ia32_perform_memory_operand,
 922 };
 923
 924 /**************************************************
 925  *                _                         _  __
 926  *               | |                       (_)/ _|
 927  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 928  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 929  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 930  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 931  *                        __/ |
 932  *                       |___/
 933  **************************************************/
 934
 935 static ir_entity *mcount = NULL;
 936
 937 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 938
 939 static void ia32_before_abi(void *self) {
 940         lower_mode_b_config_t lower_mode_b_config = {
 941                 mode_Iu,  /* lowered mode */
 942                 mode_Bu,  /* preferred mode for set */
 943                 0,        /* don't lower direct compares */
 944         };
 945         ia32_code_gen_t *cg = self;
 946
 947         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 948         if (cg->dump)
 949                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 950         if (cg->gprof) {
 951                 if (mcount == NULL) {
 952                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 953                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 954                         /* FIXME: enter the right ld_ident here */
 955                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 956                         set_entity_visibility(mcount, visibility_external_allocated);
 957                 }
 958                 instrument_initcall(cg->irg, mcount);
 959         }
 960 }
 961
 962 transformer_t be_transformer = TRANSFORMER_DEFAULT;
 963
 964 /**
 965  * Transforms the standard firm graph into
 966  * an ia32 firm graph
 967  */
 968 static void ia32_prepare_graph(void *self) {
 969         ia32_code_gen_t *cg = self;
 970
 971         /* do local optimizations */
 972         optimize_graph_df(cg->irg);
 973
 974         /* TODO: we often have dead code reachable through out-edges here. So for
 975          * now we rebuild edges (as we need correct user count for code selection)
 976          */
 977 #if 1
 978         edges_deactivate(cg->irg);
 979         edges_activate(cg->irg);
 980 #endif
 981
 982         if (cg->dump)
 983                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 984
 985         switch (be_transformer) {
 986                 case TRANSFORMER_DEFAULT:
 987                         /* transform remaining nodes into assembler instructions */
 988                         ia32_transform_graph(cg);
 989                         break;
 990
 991 #ifdef FIRM_GRGEN_BE
 992                 case TRANSFORMER_PBQP:
 993                 case TRANSFORMER_RAND:
 994                         /* transform nodes into assembler instructions by PBQP magic */
 995                         ia32_transform_graph_by_pbqp(cg);
 996                         break;
 997 #endif
 998
 999                 default: panic("invalid transformer");
1000         }
1001
1002         /* do local optimizations (mainly CSE) */
1003         optimize_graph_df(cg->irg);
1004
1005         if (cg->dump)
1006                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
1007
1008         /* optimize address mode */
1009         ia32_optimize_graph(cg);
1010
1011         if (cg->dump)
1012                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
1013
1014         /* do code placement, to optimize the position of constants */
1015         place_code(cg->irg);
1016
1017         if (cg->dump)
1018                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1019 }
1020
1021 /**
1022  * Dummy functions for hooks we don't need but which must be filled.
1023  */
1024 static void ia32_before_sched(void *self) {
1025         (void) self;
1026 }
1027
1028 ir_node *turn_back_am(ir_node *node)
1029 {
1030         ir_graph *irg   = current_ir_graph;
1031         dbg_info *dbgi  = get_irn_dbg_info(node);
1032         ir_node  *block = get_nodes_block(node);
1033         ir_node  *base  = get_irn_n(node, n_ia32_base);
1034         ir_node  *index = get_irn_n(node, n_ia32_index);
1035         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1036         ir_node  *noreg;
1037
1038         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1039         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1040
1041         ia32_copy_am_attrs(load, node);
1042         if (is_ia32_is_reload(node))
1043                 set_ia32_is_reload(load);
1044         set_irn_n(node, n_ia32_mem, new_NoMem());
1045
1046         switch (get_ia32_am_support(node)) {
1047                 case ia32_am_unary:
1048                         set_irn_n(node, n_ia32_unary_op, load_res);
1049                         break;
1050
1051                 case ia32_am_binary:
1052                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
1053                                 set_irn_n(node, n_ia32_binary_left, load_res);
1054                         } else {
1055                                 set_irn_n(node, n_ia32_binary_right, load_res);
1056                         }
1057                         break;
1058
1059                 default:
1060                         panic("Unknown AM type");
1061         }
1062         noreg = ia32_new_NoReg_gp(ia32_current_cg);
1063         set_irn_n(node, n_ia32_base,  noreg);
1064         set_irn_n(node, n_ia32_index, noreg);
1065         set_ia32_am_offs_int(node, 0);
1066         set_ia32_am_sc(node, NULL);
1067         set_ia32_am_scale(node, 0);
1068         clear_ia32_am_sc_sign(node);
1069
1070         /* rewire mem-proj */
1071         if (get_irn_mode(node) == mode_T) {
1072                 const ir_edge_t *edge;
1073                 foreach_out_edge(node, edge) {
1074                         ir_node *out = get_edge_src_irn(edge);
1075                         if (get_irn_mode(out) == mode_M) {
1076                                 set_Proj_pred(out, load);
1077                                 set_Proj_proj(out, pn_ia32_Load_M);
1078                                 break;
1079                         }
1080                 }
1081         }
1082
1083         set_ia32_op_type(node, ia32_Normal);
1084         if (sched_is_scheduled(node))
1085                 sched_add_before(node, load);
1086
1087         return load_res;
1088 }
1089
1090 static ir_node *flags_remat(ir_node *node, ir_node *after)
1091 {
1092         /* we should turn back source address mode when rematerializing nodes */
1093         ia32_op_type_t type;
1094         ir_node        *block;
1095         ir_node        *copy;
1096
1097         if (is_Block(after)) {
1098                 block = after;
1099         } else {
1100                 block = get_nodes_block(after);
1101         }
1102
1103         type = get_ia32_op_type(node);
1104         switch (type) {
1105                 case ia32_AddrModeS:
1106                         turn_back_am(node);
1107                         break;
1108
1109                 case ia32_AddrModeD:
1110                         /* TODO implement this later... */
1111                         panic("found DestAM with flag user %+F this should not happen", node);
1112                         break;
1113
1114                 default: assert(type == ia32_Normal); break;
1115         }
1116
1117         copy = exact_copy(node);
1118         set_nodes_block(copy, block);
1119         sched_add_after(after, copy);
1120
1121         return copy;
1122 }
1123
1124 /**
1125  * Called before the register allocator.
1126  */
1127 static void ia32_before_ra(void *self) {
1128         ia32_code_gen_t *cg = self;
1129
1130         /* setup fpu rounding modes */
1131         ia32_setup_fpu_mode(cg);
1132
1133         /* fixup flags */
1134         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1135                            &flags_remat);
1136
1137         ia32_add_missing_keeps(cg);
1138 }
1139
1140
1141 /**
1142  * Transforms a be_Reload into a ia32 Load.
1143  */
1144 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1145         ir_graph *irg        = get_irn_irg(node);
1146         dbg_info *dbg        = get_irn_dbg_info(node);
1147         ir_node *block       = get_nodes_block(node);
1148         ir_entity *ent       = be_get_frame_entity(node);
1149         ir_mode *mode        = get_irn_mode(node);
1150         ir_mode *spillmode   = get_spill_mode(node);
1151         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1152         ir_node *sched_point = NULL;
1153         ir_node *ptr         = get_irg_frame(irg);
1154         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1155         ir_node *new_op, *proj;
1156         const arch_register_t *reg;
1157
1158         if (sched_is_scheduled(node)) {
1159                 sched_point = sched_prev(node);
1160         }
1161
1162         if (mode_is_float(spillmode)) {
1163                 if (ia32_cg_config.use_sse2)
1164                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1165                 else
1166                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1167         }
1168         else if (get_mode_size_bits(spillmode) == 128) {
1169                 /* Reload 128 bit SSE registers */
1170                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1171         }
1172         else
1173                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1174
1175         set_ia32_op_type(new_op, ia32_AddrModeS);
1176         set_ia32_ls_mode(new_op, spillmode);
1177         set_ia32_frame_ent(new_op, ent);
1178         set_ia32_use_frame(new_op);
1179         set_ia32_is_reload(new_op);
1180
1181         DBG_OPT_RELOAD2LD(node, new_op);
1182
1183         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1184
1185         if (sched_point) {
1186                 sched_add_after(sched_point, new_op);
1187                 sched_remove(node);
1188         }
1189
1190         /* copy the register from the old node to the new Load */
1191         reg = arch_get_irn_register(cg->arch_env, node);
1192         arch_set_irn_register(cg->arch_env, new_op, reg);
1193
1194         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1195
1196         exchange(node, proj);
1197 }
1198
1199 /**
1200  * Transforms a be_Spill node into a ia32 Store.
1201  */
1202 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1203         ir_graph *irg  = get_irn_irg(node);
1204         dbg_info *dbg  = get_irn_dbg_info(node);
1205         ir_node *block = get_nodes_block(node);
1206         ir_entity *ent = be_get_frame_entity(node);
1207         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1208         ir_mode *mode  = get_spill_mode(spillval);
1209         ir_node *noreg = ia32_new_NoReg_gp(cg);
1210         ir_node *nomem = new_rd_NoMem(irg);
1211         ir_node *ptr   = get_irg_frame(irg);
1212         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1213         ir_node *store;
1214         ir_node *sched_point = NULL;
1215
1216         if (sched_is_scheduled(node)) {
1217                 sched_point = sched_prev(node);
1218         }
1219
1220         /* No need to spill unknown values... */
1221         if(is_ia32_Unknown_GP(val) ||
1222                 is_ia32_Unknown_VFP(val) ||
1223                 is_ia32_Unknown_XMM(val)) {
1224                 store = nomem;
1225                 if(sched_point)
1226                         sched_remove(node);
1227
1228                 exchange(node, store);
1229                 return;
1230         }
1231
1232         if (mode_is_float(mode)) {
1233                 if (ia32_cg_config.use_sse2)
1234                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1235                 else
1236                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1237         } else if (get_mode_size_bits(mode) == 128) {
1238                 /* Spill 128 bit SSE registers */
1239                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1240         } else if (get_mode_size_bits(mode) == 8) {
1241                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1242         } else {
1243                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1244         }
1245
1246         set_ia32_op_type(store, ia32_AddrModeD);
1247         set_ia32_ls_mode(store, mode);
1248         set_ia32_frame_ent(store, ent);
1249         set_ia32_use_frame(store);
1250         set_ia32_is_spill(store);
1251         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1252         DBG_OPT_SPILL2ST(node, store);
1253
1254         if (sched_point) {
1255                 sched_add_after(sched_point, store);
1256                 sched_remove(node);
1257         }
1258
1259         exchange(node, store);
1260 }
1261
1262 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1263         ir_graph *irg = get_irn_irg(node);
1264         dbg_info *dbg = get_irn_dbg_info(node);
1265         ir_node *block = get_nodes_block(node);
1266         ir_node *noreg = ia32_new_NoReg_gp(cg);
1267         ir_node *frame = get_irg_frame(irg);
1268
1269         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1270
1271         set_ia32_frame_ent(push, ent);
1272         set_ia32_use_frame(push);
1273         set_ia32_op_type(push, ia32_AddrModeS);
1274         set_ia32_ls_mode(push, mode_Is);
1275         set_ia32_is_spill(push);
1276
1277         sched_add_before(schedpoint, push);
1278         return push;
1279 }
1280
1281 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1282         ir_graph *irg = get_irn_irg(node);
1283         dbg_info *dbg = get_irn_dbg_info(node);
1284         ir_node *block = get_nodes_block(node);
1285         ir_node *noreg = ia32_new_NoReg_gp(cg);
1286         ir_node *frame = get_irg_frame(irg);
1287
1288         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1289
1290         set_ia32_frame_ent(pop, ent);
1291         set_ia32_use_frame(pop);
1292         set_ia32_op_type(pop, ia32_AddrModeD);
1293         set_ia32_ls_mode(pop, mode_Is);
1294         set_ia32_is_reload(pop);
1295
1296         sched_add_before(schedpoint, pop);
1297
1298         return pop;
1299 }
1300
1301 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1302         ir_graph *irg = get_irn_irg(node);
1303         dbg_info *dbg = get_irn_dbg_info(node);
1304         ir_node *block = get_nodes_block(node);
1305         ir_mode *spmode = mode_Iu;
1306         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1307         ir_node *sp;
1308
1309         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1310         arch_set_irn_register(cg->arch_env, sp, spreg);
1311
1312         return sp;
1313 }
1314
1315 /**
1316  * Transform MemPerm, currently we do this the ugly way and produce
1317  * push/pop into/from memory cascades. This is possible without using
1318  * any registers.
1319  */
1320 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1321         ir_graph *irg = get_irn_irg(node);
1322         ir_node *block = get_nodes_block(node);
1323         ir_node *in[1];
1324         ir_node *keep;
1325         int i, arity;
1326         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1327         const ir_edge_t *edge;
1328         const ir_edge_t *next;
1329         ir_node **pops;
1330
1331         arity = be_get_MemPerm_entity_arity(node);
1332         pops = alloca(arity * sizeof(pops[0]));
1333
1334         /* create Pushs */
1335         for(i = 0; i < arity; ++i) {
1336                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1337                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1338                 ir_type *enttype = get_entity_type(inent);
1339                 unsigned entsize = get_type_size_bytes(enttype);
1340                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1341                 ir_node *mem = get_irn_n(node, i + 1);
1342                 ir_node *push;
1343
1344                 /* work around cases where entities have different sizes */
1345                 if(entsize2 < entsize)
1346                         entsize = entsize2;
1347                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1348
1349                 push = create_push(cg, node, node, sp, mem, inent);
1350                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1351                 if(entsize == 8) {
1352                         /* add another push after the first one */
1353                         push = create_push(cg, node, node, sp, mem, inent);
1354                         add_ia32_am_offs_int(push, 4);
1355                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1356                 }
1357
1358                 set_irn_n(node, i, new_Bad());
1359         }
1360
1361         /* create pops */
1362         for(i = arity - 1; i >= 0; --i) {
1363                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1364                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1365                 ir_type *enttype = get_entity_type(outent);
1366                 unsigned entsize = get_type_size_bytes(enttype);
1367                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1368                 ir_node *pop;
1369
1370                 /* work around cases where entities have different sizes */
1371                 if(entsize2 < entsize)
1372                         entsize = entsize2;
1373                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1374
1375                 pop = create_pop(cg, node, node, sp, outent);
1376                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1377                 if(entsize == 8) {
1378                         add_ia32_am_offs_int(pop, 4);
1379
1380                         /* add another pop after the first one */
1381                         pop = create_pop(cg, node, node, sp, outent);
1382                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1383                 }
1384
1385                 pops[i] = pop;
1386         }
1387
1388         in[0] = sp;
1389         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1390         sched_add_before(node, keep);
1391
1392         /* exchange memprojs */
1393         foreach_out_edge_safe(node, edge, next) {
1394                 ir_node *proj = get_edge_src_irn(edge);
1395                 int p = get_Proj_proj(proj);
1396
1397                 assert(p < arity);
1398
1399                 set_Proj_pred(proj, pops[p]);
1400                 set_Proj_proj(proj, pn_ia32_Pop_M);
1401         }
1402
1403         /* remove memperm */
1404         arity = get_irn_arity(node);
1405         for(i = 0; i < arity; ++i) {
1406                 set_irn_n(node, i, new_Bad());
1407         }
1408         sched_remove(node);
1409 }
1410
1411 /**
1412  * Block-Walker: Calls the transform functions Spill and Reload.
1413  */
1414 static void ia32_after_ra_walker(ir_node *block, void *env) {
1415         ir_node *node, *prev;
1416         ia32_code_gen_t *cg = env;
1417
1418         /* beware: the schedule is changed here */
1419         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1420                 prev = sched_prev(node);
1421
1422                 if (be_is_Reload(node)) {
1423                         transform_to_Load(cg, node);
1424                 } else if (be_is_Spill(node)) {
1425                         transform_to_Store(cg, node);
1426                 } else if (be_is_MemPerm(node)) {
1427                         transform_MemPerm(cg, node);
1428                 }
1429         }
1430 }
1431
1432 /**
1433  * Collects nodes that need frame entities assigned.
1434  */
1435 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1436 {
1437         be_fec_env_t *env = data;
1438
1439         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1440                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1441                 int align = get_mode_size_bytes(mode);
1442                 be_node_needs_frame_entity(env, node, mode, align);
1443         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1444                   && is_ia32_use_frame(node)) {
1445                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1446                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1447                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1448                         int                align;
1449
1450                         if (is_ia32_is_reload(node)) {
1451                                 mode = get_spill_mode_mode(mode);
1452                         }
1453
1454                         if(attr->data.need_64bit_stackent) {
1455                                 mode = mode_Ls;
1456                         }
1457                         if(attr->data.need_32bit_stackent) {
1458                                 mode = mode_Is;
1459                         }
1460                         align = get_mode_size_bytes(mode);
1461                         be_node_needs_frame_entity(env, node, mode, align);
1462                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1463                            || is_ia32_vfld(node)) {
1464                         const ir_mode *mode  = get_ia32_ls_mode(node);
1465                         int            align = 4;
1466                         be_node_needs_frame_entity(env, node, mode, align);
1467                 } else if(is_ia32_FldCW(node)) {
1468                         /* although 2 byte would be enough 4 byte performs best */
1469                         const ir_mode *mode  = mode_Iu;
1470                         int            align = 4;
1471                         be_node_needs_frame_entity(env, node, mode, align);
1472                 } else {
1473 #ifndef NDEBUG
1474                         assert(is_ia32_St(node) ||
1475                                    is_ia32_xStoreSimple(node) ||
1476                                    is_ia32_vfst(node) ||
1477                                    is_ia32_vfist(node) ||
1478                                    is_ia32_vfisttp(node) ||
1479                                is_ia32_FnstCW(node));
1480 #endif
1481                 }
1482         }
1483 }
1484
1485 /**
1486  * We transform Spill and Reload here. This needs to be done before
1487  * stack biasing otherwise we would miss the corrected offset for these nodes.
1488  */
1489 static void ia32_after_ra(void *self) {
1490         ia32_code_gen_t *cg = self;
1491         ir_graph *irg = cg->irg;
1492         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1493
1494         /* create and coalesce frame entities */
1495         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1496         be_assign_entities(fec_env);
1497         be_free_frame_entity_coalescer(fec_env);
1498
1499         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1500 }
1501
1502 /**
1503  * Last touchups for the graph before emit: x87 simulation to replace the
1504  * virtual with real x87 instructions, creating a block schedule and peephole
1505  * optimisations.
1506  */
1507 static void ia32_finish(void *self) {
1508         ia32_code_gen_t *cg = self;
1509         ir_graph        *irg = cg->irg;
1510
1511         ia32_finish_irg(irg, cg);
1512
1513         /* we might have to rewrite x87 virtual registers */
1514         if (cg->do_x87_sim) {
1515                 x87_simulate_graph(cg->arch_env, cg->birg);
1516         }
1517
1518         /* do peephole optimisations */
1519         ia32_peephole_optimization(cg);
1520
1521         /* create block schedule, this also removes empty blocks which might
1522          * produce critical edges */
1523         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1524 }
1525
1526 /**
1527  * Emits the code, closes the output file and frees
1528  * the code generator interface.
1529  */
1530 static void ia32_codegen(void *self) {
1531         ia32_code_gen_t *cg = self;
1532         ir_graph        *irg = cg->irg;
1533
1534         ia32_gen_routine(cg, irg);
1535
1536         cur_reg_set = NULL;
1537
1538         /* remove it from the isa */
1539         cg->isa->cg = NULL;
1540
1541         assert(ia32_current_cg == cg);
1542         ia32_current_cg = NULL;
1543
1544         /* de-allocate code generator */
1545         del_set(cg->reg_set);
1546         free(cg);
1547 }
1548
1549 /**
1550  * Returns the node representing the PIC base.
1551  */
1552 static ir_node *ia32_get_pic_base(void *self) {
1553         ir_node         *block;
1554         ia32_code_gen_t *cg      = self;
1555         ir_node         *get_eip = cg->get_eip;
1556         if (get_eip != NULL)
1557                 return get_eip;
1558
1559         block       = get_irg_start_block(cg->irg);
1560         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1561         cg->get_eip = get_eip;
1562
1563         add_irn_dep(get_eip, get_irg_frame(cg->irg));
1564
1565         return get_eip;
1566 }
1567
1568 static void *ia32_cg_init(be_irg_t *birg);
1569
1570 static const arch_code_generator_if_t ia32_code_gen_if = {
1571         ia32_cg_init,
1572         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1573         ia32_before_abi,     /* before abi introduce hook */
1574         ia32_prepare_graph,
1575         NULL,                /* spill */
1576         ia32_before_sched,   /* before scheduling hook */
1577         ia32_before_ra,      /* before register allocation hook */
1578         ia32_after_ra,       /* after register allocation hook */
1579         ia32_finish,         /* called before codegen */
1580         ia32_codegen         /* emit && done */
1581 };
1582
1583 /**
1584  * Initializes a IA32 code generator.
1585  */
1586 static void *ia32_cg_init(be_irg_t *birg) {
1587         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1588         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1589
1590         cg->impl      = &ia32_code_gen_if;
1591         cg->irg       = birg->irg;
1592         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1593         cg->isa       = isa;
1594         cg->arch_env  = birg->main_env->arch_env;
1595         cg->birg      = birg;
1596         cg->blk_sched = NULL;
1597         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1598         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1599
1600         if (cg->gprof) {
1601                 /* Linux gprof implementation needs base pointer */
1602                 birg->main_env->options->omit_fp = 0;
1603         }
1604
1605         /* enter it */
1606         isa->cg = cg;
1607
1608 #ifndef NDEBUG
1609         if (isa->name_obst) {
1610                 obstack_free(isa->name_obst, NULL);
1611                 obstack_init(isa->name_obst);
1612         }
1613 #endif /* NDEBUG */
1614
1615         cur_reg_set = cg->reg_set;
1616
1617         assert(ia32_current_cg == NULL);
1618         ia32_current_cg = cg;
1619
1620         return (arch_code_generator_t *)cg;
1621 }
1622
1623
1624
1625 /*****************************************************************
1626  *  ____             _                  _   _____  _____
1627  * |  _ \           | |                | | |_   _|/ ____|  /\
1628  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1629  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1630  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1631  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1632  *
1633  *****************************************************************/
1634
1635 /**
1636  * Set output modes for GCC
1637  */
1638 static const tarval_mode_info mo_integer = {
1639         TVO_HEX,
1640         "0x",
1641         NULL,
1642 };
1643
1644 /*
1645  * set the tarval output mode of all integer modes to decimal
1646  */
1647 static void set_tarval_output_modes(void)
1648 {
1649         int i;
1650
1651         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1652                 ir_mode *mode = get_irp_mode(i);
1653
1654                 if (mode_is_int(mode))
1655                         set_tarval_mode_output_option(mode, &mo_integer);
1656         }
1657 }
1658
1659 const arch_isa_if_t ia32_isa_if;
1660
1661 /**
1662  * The template that generates a new ISA object.
1663  * Note that this template can be changed by command line
1664  * arguments.
1665  */
1666 static ia32_isa_t ia32_isa_template = {
1667         {
1668                 &ia32_isa_if,            /* isa interface implementation */
1669                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1670                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1671                 -1,                      /* stack direction */
1672                 2,                       /* power of two stack alignment, 2^2 == 4 */
1673                 NULL,                    /* main environment */
1674                 7,                       /* costs for a spill instruction */
1675                 5,                       /* costs for a reload instruction */
1676         },
1677         NULL,                    /* 16bit register names */
1678         NULL,                    /* 8bit register names */
1679         NULL,                    /* 8bit register names high */
1680         NULL,                    /* types */
1681         NULL,                    /* tv_ents */
1682         NULL,                    /* current code generator */
1683         NULL,                    /* abstract machine */
1684 #ifndef NDEBUG
1685         NULL,                    /* name obstack */
1686 #endif
1687 };
1688
1689 static void init_asm_constraints(void)
1690 {
1691         be_init_default_asm_constraint_flags();
1692
1693         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1694         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1695         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1696         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1697         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1698         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1699         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1700         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1701         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1702         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1703         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1704         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1705         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1706         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1707         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1708         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1709         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1710         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1711         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1712         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1713
1714         /* no support for autodecrement/autoincrement */
1715         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1716         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1717         /* no float consts */
1718         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1719         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1720         /* makes no sense on x86 */
1721         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1722         /* no support for sse consts yet */
1723         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1724         /* no support for x87 consts yet */
1725         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1726         /* no support for mmx registers yet */
1727         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1728         /* not available in 32bit mode */
1729         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1730         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1731
1732         /* no code yet to determine register class needed... */
1733         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1734 }
1735
1736 /**
1737  * Initializes the backend ISA.
1738  */
1739 static arch_env_t *ia32_init(FILE *file_handle) {
1740         static int inited = 0;
1741         ia32_isa_t *isa;
1742         int        i, n;
1743
1744         if (inited)
1745                 return NULL;
1746         inited = 1;
1747
1748         set_tarval_output_modes();
1749
1750         isa = XMALLOC(ia32_isa_t);
1751         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1752
1753         if(mode_fpcw == NULL) {
1754                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1755         }
1756
1757         ia32_register_init();
1758         ia32_create_opcodes(&ia32_irn_ops);
1759
1760         be_emit_init(file_handle);
1761         isa->regs_16bit     = pmap_create();
1762         isa->regs_8bit      = pmap_create();
1763         isa->regs_8bit_high = pmap_create();
1764         isa->types          = pmap_create();
1765         isa->tv_ent         = pmap_create();
1766         isa->cpu            = ia32_init_machine_description();
1767
1768         ia32_build_16bit_reg_map(isa->regs_16bit);
1769         ia32_build_8bit_reg_map(isa->regs_8bit);
1770         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1771
1772 #ifndef NDEBUG
1773         isa->name_obst = XMALLOC(struct obstack);
1774         obstack_init(isa->name_obst);
1775 #endif /* NDEBUG */
1776
1777         /* enter the ISA object into the intrinsic environment */
1778         intrinsic_env.isa = isa;
1779         ia32_handle_intrinsics();
1780
1781         /* emit asm includes */
1782         n = get_irp_n_asms();
1783         for (i = 0; i < n; ++i) {
1784                 be_emit_cstring("#APP\n");
1785                 be_emit_ident(get_irp_asm(i));
1786                 be_emit_cstring("\n#NO_APP\n");
1787         }
1788
1789         /* needed for the debug support */
1790         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1791         be_emit_cstring(".Ltext0:\n");
1792         be_emit_write_line();
1793
1794         /* we mark referenced global entities, so we can only emit those which
1795          * are actually referenced. (Note: you mustn't use the type visited flag
1796          * elsewhere in the backend)
1797          */
1798         inc_master_type_visited();
1799
1800         return &isa->arch_env;
1801 }
1802
1803
1804
1805 /**
1806  * Closes the output file and frees the ISA structure.
1807  */
1808 static void ia32_done(void *self) {
1809         ia32_isa_t *isa = self;
1810
1811         /* emit now all global declarations */
1812         be_gas_emit_decls(isa->arch_env.main_env, 1);
1813
1814         pmap_destroy(isa->regs_16bit);
1815         pmap_destroy(isa->regs_8bit);
1816         pmap_destroy(isa->regs_8bit_high);
1817         pmap_destroy(isa->tv_ent);
1818         pmap_destroy(isa->types);
1819
1820 #ifndef NDEBUG
1821         obstack_free(isa->name_obst, NULL);
1822 #endif /* NDEBUG */
1823
1824         be_emit_exit();
1825
1826         free(self);
1827 }
1828
1829
1830 /**
1831  * Return the number of register classes for this architecture.
1832  * We report always these:
1833  *  - the general purpose registers
1834  *  - the SSE floating point register set
1835  *  - the virtual floating point registers
1836  *  - the SSE vector register set
1837  */
1838 static unsigned ia32_get_n_reg_class(const void *self) {
1839         (void) self;
1840         return N_CLASSES;
1841 }
1842
1843 /**
1844  * Return the register class for index i.
1845  */
1846 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1847                                                        unsigned i)
1848 {
1849         (void) self;
1850         assert(i < N_CLASSES);
1851         return &ia32_reg_classes[i];
1852 }
1853
1854 /**
1855  * Get the register class which shall be used to store a value of a given mode.
1856  * @param self The this pointer.
1857  * @param mode The mode in question.
1858  * @return A register class which can hold values of the given mode.
1859  */
1860 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1861                 const ir_mode *mode)
1862 {
1863         (void) self;
1864
1865         if (mode_is_float(mode)) {
1866                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1867         }
1868         else
1869                 return &ia32_reg_classes[CLASS_ia32_gp];
1870 }
1871
1872 /**
1873  * Get the ABI restrictions for procedure calls.
1874  * @param self        The this pointer.
1875  * @param method_type The type of the method (procedure) in question.
1876  * @param abi         The abi object to be modified
1877  */
1878 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1879                               be_abi_call_t *abi)
1880 {
1881         ir_type  *tp;
1882         ir_mode  *mode;
1883         unsigned  cc;
1884         int       n, i, regnum;
1885         int                 pop_amount = 0;
1886         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1887
1888         (void) self;
1889
1890         /* set abi flags for calls */
1891         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1892         call_flags.bits.store_args_sequential = 0;
1893         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1894         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1895         call_flags.bits.call_has_imm          = 0;  /* No call immediates, we handle this by ourselves */
1896
1897         /* set parameter passing style */
1898         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1899
1900         if (get_method_variadicity(method_type) == variadicity_variadic) {
1901                 /* pass all parameters of a variadic function on the stack */
1902                 cc = cc_cdecl_set;
1903         } else {
1904                 cc = get_method_calling_convention(method_type);
1905                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1906                     ia32_cg_config.optimize_cc) {
1907                         /* set the calling conventions to register parameter */
1908                         cc = (cc & ~cc_bits) | cc_reg_param;
1909                 }
1910         }
1911
1912         /* we have to pop the shadow parameter ourself for compound calls */
1913         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1914                         && !(cc & cc_reg_param)) {
1915                 pop_amount += get_mode_size_bytes(mode_P_data);
1916         }
1917
1918         n = get_method_n_params(method_type);
1919         for (i = regnum = 0; i < n; i++) {
1920                 ir_mode               *mode;
1921                 const arch_register_t *reg = NULL;
1922
1923                 tp   = get_method_param_type(method_type, i);
1924                 mode = get_type_mode(tp);
1925                 if (mode != NULL) {
1926                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1927                 }
1928                 if (reg != NULL) {
1929                         be_abi_call_param_reg(abi, i, reg);
1930                         ++regnum;
1931                 } else {
1932                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1933                          * movl has a shorter opcode than mov[sz][bw]l */
1934                         ir_mode *load_mode = mode;
1935
1936                         if (mode != NULL) {
1937                                 unsigned size = get_mode_size_bytes(mode);
1938
1939                                 if (cc & cc_callee_clear_stk) {
1940                                         pop_amount += (size + 3U) & ~3U;
1941                                 }
1942
1943                                 if (size < 4) load_mode = mode_Iu;
1944                         }
1945
1946                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1947                 }
1948         }
1949
1950         be_abi_call_set_pop(abi, pop_amount);
1951
1952         /* set return registers */
1953         n = get_method_n_ress(method_type);
1954
1955         assert(n <= 2 && "more than two results not supported");
1956
1957         /* In case of 64bit returns, we will have two 32bit values */
1958         if (n == 2) {
1959                 tp   = get_method_res_type(method_type, 0);
1960                 mode = get_type_mode(tp);
1961
1962                 assert(!mode_is_float(mode) && "two FP results not supported");
1963
1964                 tp   = get_method_res_type(method_type, 1);
1965                 mode = get_type_mode(tp);
1966
1967                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1968
1969                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1970                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1971         }
1972         else if (n == 1) {
1973                 const arch_register_t *reg;
1974
1975                 tp   = get_method_res_type(method_type, 0);
1976                 assert(is_atomic_type(tp));
1977                 mode = get_type_mode(tp);
1978
1979                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1980
1981                 be_abi_call_res_reg(abi, 0, reg);
1982         }
1983 }
1984
1985 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1986 {
1987         (void) block_env;
1988
1989         if(!is_ia32_irn(irn)) {
1990                 return -1;
1991         }
1992
1993         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1994                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1995                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1996                 || is_ia32_Immediate(irn))
1997                 return 0;
1998
1999         return 1;
2000 }
2001
2002 /**
2003  * Initializes the code generator interface.
2004  */
2005 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
2006 {
2007         (void) self;
2008         return &ia32_code_gen_if;
2009 }
2010
2011 /**
2012  * Returns the estimated execution time of an ia32 irn.
2013  */
2014 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2015         (void) env;
2016         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2017 }
2018
2019 list_sched_selector_t ia32_sched_selector;
2020
2021 /**
2022  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2023  */
2024 static const list_sched_selector_t *ia32_get_list_sched_selector(
2025                 const void *self, list_sched_selector_t *selector)
2026 {
2027         (void) self;
2028         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2029         ia32_sched_selector.exectime              = ia32_sched_exectime;
2030         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2031         return &ia32_sched_selector;
2032 }
2033
2034 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2035 {
2036         (void) self;
2037         return NULL;
2038 }
2039
2040 /**
2041  * Returns the necessary byte alignment for storing a register of given class.
2042  */
2043 static int ia32_get_reg_class_alignment(const void *self,
2044                                         const arch_register_class_t *cls)
2045 {
2046         ir_mode *mode = arch_register_class_mode(cls);
2047         int bytes     = get_mode_size_bytes(mode);
2048         (void) self;
2049
2050         if (mode_is_float(mode) && bytes > 8)
2051                 return 16;
2052         return bytes;
2053 }
2054
2055 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2056                 const void *self, const ir_node *irn)
2057 {
2058         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2059                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2060                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2061                 NULL,
2062         };
2063         static const be_execution_unit_t *_allowed_units_GP[] = {
2064                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2065                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2066                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2067                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2068                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2069                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2070                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2071                 NULL,
2072         };
2073         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2074                 &be_machine_execution_units_DUMMY[0],
2075                 NULL,
2076         };
2077         static const be_execution_unit_t **_units_callret[] = {
2078                 _allowed_units_BRANCH,
2079                 NULL
2080         };
2081         static const be_execution_unit_t **_units_other[] = {
2082                 _allowed_units_GP,
2083                 NULL
2084         };
2085         static const be_execution_unit_t **_units_dummy[] = {
2086                 _allowed_units_DUMMY,
2087                 NULL
2088         };
2089         const be_execution_unit_t ***ret;
2090         (void) self;
2091
2092         if (is_ia32_irn(irn)) {
2093                 ret = get_ia32_exec_units(irn);
2094         } else if (is_be_node(irn)) {
2095                 if (be_is_Return(irn)) {
2096                         ret = _units_callret;
2097                 } else if (be_is_Barrier(irn)) {
2098                         ret = _units_dummy;
2099                 } else {
2100                         ret = _units_other;
2101                 }
2102         }
2103         else {
2104                 ret = _units_dummy;
2105         }
2106
2107         return ret;
2108 }
2109
2110 /**
2111  * Return the abstract ia32 machine.
2112  */
2113 static const be_machine_t *ia32_get_machine(const void *self) {
2114         const ia32_isa_t *isa = self;
2115         return isa->cpu;
2116 }
2117
2118 /**
2119  * Return irp irgs in the desired order.
2120  */
2121 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2122 {
2123         (void) self;
2124         (void) irg_list;
2125         return NULL;
2126 }
2127
2128 static void ia32_mark_remat(const void *self, ir_node *node) {
2129         (void) self;
2130         if (is_ia32_irn(node)) {
2131                 set_ia32_is_remat(node);
2132         }
2133 }
2134
2135 /**
2136  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2137  * @return 1 if allowed, 0 otherwise
2138  */
2139 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2140 {
2141         ir_node *phi;
2142         ir_node *cmp = NULL;
2143
2144         /* we can't handle psis with 64bit compares yet */
2145         if (is_Proj(sel)) {
2146                 cmp = get_Proj_pred(sel);
2147                 if (is_Cmp(cmp)) {
2148                         ir_node *left     = get_Cmp_left(cmp);
2149                         ir_mode *cmp_mode = get_irn_mode(left);
2150                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2151                                 return 0;
2152                 } else {
2153                         cmp = NULL;
2154                 }
2155         }
2156
2157         if (ia32_cg_config.use_cmov) {
2158                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2159                         pn_Cmp pn   = get_Proj_proj(sel);
2160                         ir_node *cl = get_Cmp_left(cmp);
2161                         ir_node *cr = get_Cmp_right(cmp);
2162
2163                         /* check the Phi nodes: no 64bit and no floating point cmov */
2164                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2165                                 ir_mode *mode = get_irn_mode(phi);
2166
2167                                 if (mode_is_float(mode)) {
2168                                         /* check for Min, Max */
2169                                         ir_node *t = get_Phi_pred(phi, i);
2170                                         ir_node *f = get_Phi_pred(phi, j);
2171                                         int res    = 0;
2172
2173                                         /* SSE2 supports Min & Max */
2174                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2175                                                 if (cl == t && cr == f) {
2176                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2177                                                         res = 1;
2178                                                 } else if (cl == f && cr == t) {
2179                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2180                                                         res = 1;
2181                                                 }
2182                                         }
2183                                         if (! res)
2184                                                 return 0;
2185
2186                                 } else if (get_mode_size_bits(mode) > 32)
2187                                         return 0;
2188                         }
2189                 } else {
2190                         /* check the Phi nodes: no 64bit and no floating point cmov */
2191                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2192                                 ir_mode *mode = get_irn_mode(phi);
2193
2194                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2195                                         return 0;
2196                         }
2197                 }
2198
2199                 return 1;
2200         } else {
2201                 ir_node *cl, *cr;
2202                 pn_Cmp  pn;
2203
2204                 /* No cmov, only some special cases */
2205                 if (cmp == NULL)
2206                         return 0;
2207
2208                 /* Now some supported cases here */
2209                 pn = get_Proj_proj(sel);
2210                 cl = get_Cmp_left(cmp);
2211                 cr = get_Cmp_right(cmp);
2212
2213                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2214                         ir_mode *mode = get_irn_mode(phi);
2215                         int res = 0;
2216                         ir_node *t, *f;
2217
2218                         t = get_Phi_pred(phi, i);
2219                         f = get_Phi_pred(phi, j);
2220
2221                         /* no floating point and no 64bit yet */
2222                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2223                                 return 0;
2224
2225                         if (is_Const(t) && is_Const(f)) {
2226                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2227                                         /* always support Psi(x, C1, C2) */
2228                                         res = 1;
2229                                 }
2230                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2231                                 if (0) {
2232 #if 0
2233                                 } else if (cl == t && cr == f) {
2234                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2235                                         res = 1;
2236                                 } else if (cl == f && cr == t) {
2237                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2238                                         res = 1;
2239 #endif
2240                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2241                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2242                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2243                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2244                                         res = 1;
2245                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2246                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2247                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2248                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2249                                         res = 1;
2250                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2251                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2252                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2253                                                 res = 1;
2254                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2255                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2256                                                 res = 1;
2257                                         }
2258                                 }
2259                         }
2260                         if (! res)
2261                                 return 0;
2262                 }
2263                 /* all checks passed */
2264                 return 1;
2265         }
2266         return 0;
2267 }
2268
2269 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2270 {
2271         (void) self;
2272         (void) c;
2273
2274         /* we already added all our simple flags to the flags modifier list in
2275          * init, so this flag we don't know. */
2276         return ASM_CONSTRAINT_FLAG_INVALID;
2277 }
2278
2279 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2280 {
2281         (void) self;
2282
2283         return ia32_get_clobber_register(clobber) != NULL;
2284 }
2285
2286 /**
2287  * Returns the libFirm configuration parameter for this backend.
2288  */
2289 static const backend_params *ia32_get_libfirm_params(void) {
2290         static const ir_settings_if_conv_t ifconv = {
2291                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2292                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2293         };
2294         static const ir_settings_arch_dep_t ad = {
2295                 1,                   /* also use subs */
2296                 4,                   /* maximum shifts */
2297                 31,                  /* maximum shift amount */
2298                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2299
2300                 1,  /* allow Mulhs */
2301                 1,  /* allow Mulus */
2302                 32  /* Mulh allowed up to 32 bit */
2303         };
2304         static backend_params p = {
2305                 1,     /* need dword lowering */
2306                 1,     /* support inline assembly */
2307                 0,     /* no immediate floating point mode. */
2308                 NULL,  /* no additional opcodes */
2309                 NULL,  /* will be set later */
2310                 ia32_create_intrinsic_fkt,
2311                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2312                 NULL,  /* will be set below */
2313                 NULL   /* will be set below */
2314         };
2315
2316         ia32_setup_cg_config();
2317
2318         /* doesn't really belong here, but this is the earliest place the backend
2319          * is called... */
2320         init_asm_constraints();
2321
2322         p.dep_param    = &ad;
2323         p.if_conv_info = &ifconv;
2324         return &p;
2325 }
2326
2327 static const lc_opt_enum_int_items_t gas_items[] = {
2328         { "elf",     GAS_FLAVOUR_ELF },
2329         { "mingw",   GAS_FLAVOUR_MINGW  },
2330         { "yasm",    GAS_FLAVOUR_YASM   },
2331         { "macho",   GAS_FLAVOUR_MACH_O },
2332         { NULL,      0 }
2333 };
2334
2335 static lc_opt_enum_int_var_t gas_var = {
2336         (int*) &be_gas_flavour, gas_items
2337 };
2338
2339 static const lc_opt_enum_int_items_t transformer_items[] = {
2340         { "default", TRANSFORMER_DEFAULT },
2341 #ifdef FIRM_GRGEN_BE
2342         { "pbqp",    TRANSFORMER_PBQP    },
2343         { "random",  TRANSFORMER_RAND    },
2344 #endif
2345         { NULL,      0                   }
2346 };
2347
2348 static lc_opt_enum_int_var_t transformer_var = {
2349         (int*)&be_transformer, transformer_items
2350 };
2351
2352 static const lc_opt_table_entry_t ia32_options[] = {
2353         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2354         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2355         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2356                        &ia32_isa_template.arch_env.stack_alignment),
2357         LC_OPT_LAST
2358 };
2359
2360 const arch_isa_if_t ia32_isa_if = {
2361         ia32_init,
2362         ia32_done,
2363         ia32_get_n_reg_class,
2364         ia32_get_reg_class,
2365         ia32_get_reg_class_for_mode,
2366         ia32_get_call_abi,
2367         ia32_get_code_generator_if,
2368         ia32_get_list_sched_selector,
2369         ia32_get_ilp_sched_selector,
2370         ia32_get_reg_class_alignment,
2371         ia32_get_libfirm_params,
2372         ia32_get_allowed_execution_units,
2373         ia32_get_machine,
2374         ia32_get_irg_list,
2375         ia32_mark_remat,
2376         ia32_parse_asm_constraint,
2377         ia32_is_valid_clobber
2378 };
2379
2380 void ia32_init_emitter(void);
2381 void ia32_init_finish(void);
2382 void ia32_init_optimize(void);
2383 void ia32_init_transform(void);
2384 void ia32_init_x87(void);
2385
2386 void be_init_arch_ia32(void)
2387 {
2388         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2389         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2390
2391         lc_opt_add_table(ia32_grp, ia32_options);
2392         be_register_isa_if("ia32", &ia32_isa_if);
2393
2394         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2395
2396         ia32_init_emitter();
2397         ia32_init_finish();
2398         ia32_init_optimize();
2399         ia32_init_transform();
2400         ia32_init_x87();
2401         ia32_init_architecture();
2402 }
2403
2404 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);