nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "lc_opts.h"
  28 #include "lc_opts_enum.h"
  29
  30 #include <math.h>
  31
  32 #include "irarch.h"
  33 #include "irgwalk.h"
  34 #include "irprog.h"
  35 #include "irprintf.h"
  36 #include "iredges_t.h"
  37 #include "ircons.h"
  38 #include "irflag.h"
  39 #include "irgmod.h"
  40 #include "irgopt.h"
  41 #include "irgopt.h"
  42 #include "irdump.h"
  43 #include "pdeq.h"
  44 #include "pset.h"
  45 #include "debug.h"
  46 #include "error.h"
  47 #include "xmalloc.h"
  48 #include "irtools.h"
  49 #include "iroptimize.h"
  50 #include "instrument.h"
  51 #include "iropt_t.h"
  52 #include "lower_dw.h"
  53 #include "lower_calls.h"
  54 #include "lower_mode_b.h"
  55 #include "lower_softfloat.h"
  56
  57 #include "beabi.h"
  58 #include "beirg.h"
  59 #include "benode.h"
  60 #include "belower.h"
  61 #include "besched.h"
  62 #include "be.h"
  63 #include "be_t.h"
  64 #include "beirgmod.h"
  65 #include "beblocksched.h"
  66 #include "bespillutil.h"
  67 #include "bespillslots.h"
  68 #include "bemodule.h"
  69 #include "begnuas.h"
  70 #include "bestate.h"
  71 #include "beflags.h"
  72 #include "betranshlp.h"
  73 #include "belistsched.h"
  74 #include "beabihelper.h"
  75 #include "bestack.h"
  76
  77 #include "bearch_ia32_t.h"
  78
  79 #include "ia32_new_nodes.h"
  80 #include "gen_ia32_regalloc_if.h"
  81 #include "ia32_common_transform.h"
  82 #include "ia32_transform.h"
  83 #include "ia32_emitter.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93
  94 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  95 #endif
  96
  97 ir_mode *ia32_mode_fpcw;
  98 ir_mode *ia32_mode_E;
  99 ir_type *ia32_type_E;
 100
 101 /** The current omit-fp state */
 102 static ir_type *omit_fp_between_type   = NULL;
 103 static ir_type *between_type           = NULL;
 104 static ir_entity *old_bp_ent           = NULL;
 105 static ir_entity *ret_addr_ent         = NULL;
 106 static ir_entity *omit_fp_ret_addr_ent = NULL;
 107
 108 /**
 109  * The environment for the intrinsic mapping.
 110  */
 111 static ia32_intrinsic_env_t intrinsic_env = {
 112         NULL,    /* the isa */
 113         NULL,    /* the irg, these entities belong to */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118 };
 119
 120
 121 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 122
 123 /**
 124  * Used to create per-graph unique pseudo nodes.
 125  */
 126 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 127                                     create_const_node_func func,
 128                                     const arch_register_t* reg)
 129 {
 130         ir_node *block, *res;
 131
 132         if (*place != NULL)
 133                 return *place;
 134
 135         block = get_irg_start_block(irg);
 136         res = func(NULL, block);
 137         arch_set_irn_register(res, reg);
 138         *place = res;
 139
 140         return res;
 141 }
 142
 143 /* Creates the unique per irg GP NoReg node. */
 144 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 145 {
 146         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 147         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 148                             &ia32_registers[REG_GP_NOREG]);
 149 }
 150
 151 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 152 {
 153         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 154         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 155                             &ia32_registers[REG_VFP_NOREG]);
 156 }
 157
 158 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 159 {
 160         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 161         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 162                             &ia32_registers[REG_XMM_NOREG]);
 163 }
 164
 165 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 166 {
 167         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 168         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 169                         &ia32_registers[REG_FPCW]);
 170 }
 171
 172
 173 /**
 174  * Returns the admissible noreg register node for input register pos of node irn.
 175  */
 176 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 177 {
 178         ir_graph                  *irg = get_irn_irg(irn);
 179         const arch_register_req_t *req = arch_get_irn_register_req_in(irn, pos);
 180
 181         assert(req != NULL && "Missing register requirements");
 182         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 183                 return ia32_new_NoReg_gp(irg);
 184
 185         if (ia32_cg_config.use_sse2) {
 186                 return ia32_new_NoReg_xmm(irg);
 187         } else {
 188                 return ia32_new_NoReg_vfp(irg);
 189         }
 190 }
 191
 192 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 193 {
 194         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 195 }
 196
 197 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 198 {
 199         if (is_be_node(node))
 200                 be_node_set_frame_entity(node, entity);
 201         else
 202                 set_ia32_frame_ent(node, entity);
 203 }
 204
 205 static void ia32_set_frame_offset(ir_node *irn, int bias)
 206 {
 207         if (get_ia32_frame_ent(irn) == NULL)
 208                 return;
 209
 210         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 211                 ir_graph          *irg     = get_irn_irg(irn);
 212                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 213                 if (layout->sp_relative) {
 214                         /* Pop nodes modify the stack pointer before calculating the
 215                          * destination address, so fix this here
 216                          */
 217                         bias -= 4;
 218                 }
 219         }
 220         add_ia32_am_offs_int(irn, bias);
 221 }
 222
 223 static int ia32_get_sp_bias(const ir_node *node)
 224 {
 225         if (is_ia32_Call(node))
 226                 return -(int)get_ia32_call_attr_const(node)->pop;
 227
 228         if (is_ia32_Push(node))
 229                 return 4;
 230
 231         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 232                 return -4;
 233
 234         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 235                 return SP_BIAS_RESET;
 236         }
 237
 238         return 0;
 239 }
 240
 241 /**
 242  * Build the between type and entities if not already build.
 243  */
 244 static void ia32_build_between_type(void)
 245 {
 246 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 247         if (between_type == NULL) {
 248                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 249                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 250
 251                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 252                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 253                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 254
 255                 set_entity_offset(old_bp_ent, 0);
 256                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 257                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 258                 set_type_state(between_type, layout_fixed);
 259
 260                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 261                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 262
 263                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 264                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 265                 set_type_state(omit_fp_between_type, layout_fixed);
 266         }
 267 #undef IDENT
 268 }
 269
 270 /**
 271  * Produces the type which sits between the stack args and the locals on the stack.
 272  * it will contain the return address and space to store the old base pointer.
 273  * @return The Firm type modeling the ABI between type.
 274  */
 275 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 276 {
 277         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 278         ia32_build_between_type();
 279         return layout->sp_relative ? omit_fp_between_type : between_type;
 280 }
 281
 282 /**
 283  * Return the stack entity that contains the return address.
 284  */
 285 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 286 {
 287         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 288         ia32_build_between_type();
 289         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 290 }
 291
 292 /**
 293  * Return the stack entity that contains the frame address.
 294  */
 295 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 296 {
 297         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 298         ia32_build_between_type();
 299         return layout->sp_relative ? NULL : old_bp_ent;
 300 }
 301
 302 /**
 303  * Get the estimated cycle count for @p irn.
 304  *
 305  * @param self The this pointer.
 306  * @param irn  The node.
 307  *
 308  * @return     The estimated cycle count for this operation
 309  */
 310 static int ia32_get_op_estimated_cost(const ir_node *irn)
 311 {
 312         int            cost;
 313         ia32_op_type_t op_tp;
 314
 315         if (is_Proj(irn))
 316                 return 0;
 317         if (!is_ia32_irn(irn))
 318                 return 0;
 319
 320         assert(is_ia32_irn(irn));
 321
 322         cost  = get_ia32_latency(irn);
 323         op_tp = get_ia32_op_type(irn);
 324
 325         if (is_ia32_CopyB(irn)) {
 326                 cost = 250;
 327         }
 328         else if (is_ia32_CopyB_i(irn)) {
 329                 int size = get_ia32_copyb_size(irn);
 330                 cost     = 20 + (int)ceil((4/3) * size);
 331         }
 332         /* in case of address mode operations add additional cycles */
 333         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 334                 /*
 335                         In case of stack access and access to fixed addresses add 5 cycles
 336                         (we assume they are in cache), other memory operations cost 20
 337                         cycles.
 338                 */
 339                 if (is_ia32_use_frame(irn) || (
 340                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 341                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 342                     )) {
 343                         cost += 5;
 344                 } else {
 345                         cost += 20;
 346                 }
 347         }
 348
 349         return cost;
 350 }
 351
 352 /**
 353  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 354  *
 355  * @param irn       The original operation
 356  * @param i         Index of the argument we want the inverse operation to yield
 357  * @param inverse   struct to be filled with the resulting inverse op
 358  * @param obstack   The obstack to use for allocation of the returned nodes array
 359  * @return          The inverse operation or NULL if operation invertible
 360  */
 361 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 362 {
 363         (void) irn;
 364         (void) i;
 365         (void) inverse;
 366         (void) obst;
 367         return NULL;
 368
 369 #if 0
 370         ir_mode  *mode;
 371         ir_mode  *irn_mode;
 372         ir_node  *block, *noreg, *nomem;
 373         dbg_info *dbgi;
 374
 375         /* we cannot invert non-ia32 irns */
 376         if (! is_ia32_irn(irn))
 377                 return NULL;
 378
 379         /* operand must always be a real operand (not base, index or mem) */
 380         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 381                 return NULL;
 382
 383         /* we don't invert address mode operations */
 384         if (get_ia32_op_type(irn) != ia32_Normal)
 385                 return NULL;
 386
 387         /* TODO: adjust for new immediates... */
 388         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 389                    irn);
 390         return NULL;
 391
 392         block    = get_nodes_block(irn);
 393         mode     = get_irn_mode(irn);
 394         irn_mode = get_irn_mode(irn);
 395         noreg    = get_irn_n(irn, 0);
 396         nomem    = get_irg_no_mem(irg);
 397         dbgi     = get_irn_dbg_info(irn);
 398
 399         /* initialize structure */
 400         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 401         inverse->costs = 0;
 402         inverse->n     = 1;
 403
 404         switch (get_ia32_irn_opcode(irn)) {
 405                 case iro_ia32_Add:
 406                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 407                                 /* we have an add with a const here */
 408                                 /* invers == add with negated const */
 409                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 410                                 inverse->costs   += 1;
 411                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 412                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 413                                 set_ia32_commutative(inverse->nodes[0]);
 414                         }
 415                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 416                                 /* we have an add with a symconst here */
 417                                 /* invers == sub with const */
 418                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 419                                 inverse->costs   += 2;
 420                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 421                         }
 422                         else {
 423                                 /* normal add: inverse == sub */
 424                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 425                                 inverse->costs   += 2;
 426                         }
 427                         break;
 428                 case iro_ia32_Sub:
 429                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 430                                 /* we have a sub with a const/symconst here */
 431                                 /* invers == add with this const */
 432                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 433                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 434                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 435                         }
 436                         else {
 437                                 /* normal sub */
 438                                 if (i == n_ia32_binary_left) {
 439                                         inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 440                                 }
 441                                 else {
 442                                         inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 443                                 }
 444                                 inverse->costs += 1;
 445                         }
 446                         break;
 447                 case iro_ia32_Xor:
 448                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 449                                 /* xor with const: inverse = xor */
 450                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 451                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 452                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 453                         }
 454                         else {
 455                                 /* normal xor */
 456                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 457                                 inverse->costs   += 1;
 458                         }
 459                         break;
 460                 case iro_ia32_Not: {
 461                         inverse->nodes[0] = new_bd_ia32_Not(dbgi, block, (ir_node*) irn);
 462                         inverse->costs   += 1;
 463                         break;
 464                 }
 465                 case iro_ia32_Neg: {
 466                         inverse->nodes[0] = new_bd_ia32_Neg(dbgi, block, (ir_node*) irn);
 467                         inverse->costs   += 1;
 468                         break;
 469                 }
 470                 default:
 471                         /* inverse operation not supported */
 472                         return NULL;
 473         }
 474
 475         return inverse;
 476 #endif
 477 }
 478
 479 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 480 {
 481         if (mode_is_float(mode))
 482                 return mode_D;
 483
 484         return mode_Iu;
 485 }
 486
 487 /**
 488  * Get the mode that should be used for spilling value node
 489  */
 490 static ir_mode *get_spill_mode(const ir_node *node)
 491 {
 492         ir_mode *mode = get_irn_mode(node);
 493         return get_spill_mode_mode(mode);
 494 }
 495
 496 /**
 497  * Checks whether an addressmode reload for a node with mode mode is compatible
 498  * with a spillslot of mode spill_mode
 499  */
 500 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 501 {
 502         return !mode_is_float(mode) || mode == spillmode;
 503 }
 504
 505 /**
 506  * Check if irn can load its operand at position i from memory (source addressmode).
 507  * @param irn    The irn to be checked
 508  * @param i      The operands position
 509  * @return Non-Zero if operand can be loaded
 510  */
 511 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 512 {
 513         ir_node       *op        = get_irn_n(irn, i);
 514         const ir_mode *mode      = get_irn_mode(op);
 515         const ir_mode *spillmode = get_spill_mode(op);
 516
 517         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 518             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 519             !ia32_is_spillmode_compatible(mode, spillmode) ||
 520             is_ia32_use_frame(irn))                            /* must not already use frame */
 521                 return 0;
 522
 523         switch (get_ia32_am_support(irn)) {
 524                 case ia32_am_none:
 525                         return 0;
 526
 527                 case ia32_am_unary:
 528                         if (i != n_ia32_unary_op)
 529                                 return 0;
 530                         break;
 531
 532                 case ia32_am_binary:
 533                         switch (i) {
 534                                 case n_ia32_binary_left: {
 535                                         const arch_register_req_t *req;
 536                                         if (!is_ia32_commutative(irn))
 537                                                 return 0;
 538
 539                                         /* we can't swap left/right for limited registers
 540                                          * (As this (currently) breaks constraint handling copies)
 541                                          */
 542                                         req = arch_get_irn_register_req_in(irn, n_ia32_binary_left);
 543                                         if (req->type & arch_register_req_type_limited)
 544                                                 return 0;
 545                                         break;
 546                                 }
 547
 548                                 case n_ia32_binary_right:
 549                                         break;
 550
 551                                 default:
 552                                         return 0;
 553                         }
 554                         break;
 555
 556                 default:
 557                         panic("Unknown AM type");
 558         }
 559
 560         /* HACK: must not already use "real" memory.
 561          * This can happen for Call and Div */
 562         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 563                 return 0;
 564
 565         return 1;
 566 }
 567
 568 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 569                                         unsigned int i)
 570 {
 571         ir_mode *load_mode;
 572         ir_mode *dest_op_mode;
 573
 574         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 575
 576         set_ia32_op_type(irn, ia32_AddrModeS);
 577
 578         load_mode    = get_irn_mode(get_irn_n(irn, i));
 579         dest_op_mode = get_ia32_ls_mode(irn);
 580         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 581                 set_ia32_ls_mode(irn, load_mode);
 582         }
 583         set_ia32_use_frame(irn);
 584         set_ia32_need_stackent(irn);
 585
 586         if (i == n_ia32_binary_left                    &&
 587             get_ia32_am_support(irn) == ia32_am_binary &&
 588             /* immediates are only allowed on the right side */
 589             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 590                 ia32_swap_left_right(irn);
 591                 i = n_ia32_binary_right;
 592         }
 593
 594         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 595
 596         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 597         set_irn_n(irn, n_ia32_mem,  spill);
 598         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 599         set_ia32_is_reload(irn);
 600 }
 601
 602 static const be_abi_callbacks_t ia32_abi_callbacks = {
 603         ia32_abi_get_between_type,
 604 };
 605
 606 /* register allocator interface */
 607 static const arch_irn_ops_t ia32_irn_ops = {
 608         ia32_get_frame_entity,
 609         ia32_set_frame_offset,
 610         ia32_get_sp_bias,
 611         ia32_get_inverse,
 612         ia32_get_op_estimated_cost,
 613         ia32_possible_memory_operand,
 614         ia32_perform_memory_operand,
 615 };
 616
 617 static ir_entity *mcount = NULL;
 618 static int gprof = 0;
 619
 620 static void ia32_before_abi(ir_graph *irg)
 621 {
 622         if (gprof) {
 623                 if (mcount == NULL) {
 624                         ir_type *tp = new_type_method(0, 0);
 625                         ident   *id = new_id_from_str("mcount");
 626                         mcount = new_entity(get_glob_type(), id, tp);
 627                         /* FIXME: enter the right ld_ident here */
 628                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 629                         set_entity_visibility(mcount, ir_visibility_external);
 630                 }
 631                 instrument_initcall(irg, mcount);
 632         }
 633 }
 634
 635 /**
 636  * Transforms the standard firm graph into
 637  * an ia32 firm graph
 638  */
 639 static void ia32_prepare_graph(ir_graph *irg)
 640 {
 641         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 642
 643 #ifdef FIRM_GRGEN_BE
 644         switch (be_transformer) {
 645         case TRANSFORMER_DEFAULT:
 646                 /* transform remaining nodes into assembler instructions */
 647                 ia32_transform_graph(irg);
 648                 break;
 649
 650         case TRANSFORMER_PBQP:
 651         case TRANSFORMER_RAND:
 652                 /* transform nodes into assembler instructions by PBQP magic */
 653                 ia32_transform_graph_by_pbqp(irg);
 654                 break;
 655
 656         default:
 657                 panic("invalid transformer");
 658         }
 659 #else
 660         ia32_transform_graph(irg);
 661 #endif
 662
 663         /* do local optimizations (mainly CSE) */
 664         optimize_graph_df(irg);
 665         /* backend code expects that outedges are always enabled */
 666         assure_edges(irg);
 667
 668         if (irg_data->dump)
 669                 dump_ir_graph(irg, "transformed");
 670
 671         /* optimize address mode */
 672         ia32_optimize_graph(irg);
 673
 674         /* do code placement, to optimize the position of constants */
 675         place_code(irg);
 676         /* backend code expects that outedges are always enabled */
 677         assure_edges(irg);
 678
 679         if (irg_data->dump)
 680                 dump_ir_graph(irg, "place");
 681 }
 682
 683 ir_node *ia32_turn_back_am(ir_node *node)
 684 {
 685         dbg_info *dbgi  = get_irn_dbg_info(node);
 686         ir_graph *irg   = get_irn_irg(node);
 687         ir_node  *block = get_nodes_block(node);
 688         ir_node  *base  = get_irn_n(node, n_ia32_base);
 689         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 690         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 691         ir_node  *noreg;
 692
 693         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 694         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 695
 696         ia32_copy_am_attrs(load, node);
 697         if (is_ia32_is_reload(node))
 698                 set_ia32_is_reload(load);
 699         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 700
 701         switch (get_ia32_am_support(node)) {
 702                 case ia32_am_unary:
 703                         set_irn_n(node, n_ia32_unary_op, load_res);
 704                         break;
 705
 706                 case ia32_am_binary:
 707                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 708                                 set_irn_n(node, n_ia32_binary_left, load_res);
 709                         } else {
 710                                 set_irn_n(node, n_ia32_binary_right, load_res);
 711                         }
 712                         break;
 713
 714                 default:
 715                         panic("Unknown AM type");
 716         }
 717         noreg = ia32_new_NoReg_gp(current_ir_graph);
 718         set_irn_n(node, n_ia32_base,  noreg);
 719         set_irn_n(node, n_ia32_index, noreg);
 720         set_ia32_am_offs_int(node, 0);
 721         set_ia32_am_sc(node, NULL);
 722         set_ia32_am_scale(node, 0);
 723         clear_ia32_am_sc_sign(node);
 724
 725         /* rewire mem-proj */
 726         if (get_irn_mode(node) == mode_T) {
 727                 foreach_out_edge(node, edge) {
 728                         ir_node *out = get_edge_src_irn(edge);
 729                         if (get_irn_mode(out) == mode_M) {
 730                                 set_Proj_pred(out, load);
 731                                 set_Proj_proj(out, pn_ia32_Load_M);
 732                                 break;
 733                         }
 734                 }
 735         }
 736
 737         set_ia32_op_type(node, ia32_Normal);
 738         if (sched_is_scheduled(node))
 739                 sched_add_before(node, load);
 740
 741         return load_res;
 742 }
 743
 744 static ir_node *flags_remat(ir_node *node, ir_node *after)
 745 {
 746         /* we should turn back source address mode when rematerializing nodes */
 747         ia32_op_type_t type;
 748         ir_node        *block;
 749         ir_node        *copy;
 750
 751         if (is_Block(after)) {
 752                 block = after;
 753         } else {
 754                 block = get_nodes_block(after);
 755         }
 756
 757         type = get_ia32_op_type(node);
 758         switch (type) {
 759                 case ia32_AddrModeS:
 760                         ia32_turn_back_am(node);
 761                         break;
 762
 763                 case ia32_AddrModeD:
 764                         /* TODO implement this later... */
 765                         panic("found DestAM with flag user %+F this should not happen", node);
 766
 767                 default: assert(type == ia32_Normal); break;
 768         }
 769
 770         copy = exact_copy(node);
 771         set_nodes_block(copy, block);
 772         sched_add_after(after, copy);
 773
 774         return copy;
 775 }
 776
 777 /**
 778  * Called before the register allocator.
 779  */
 780 static void ia32_before_ra(ir_graph *irg)
 781 {
 782         /* setup fpu rounding modes */
 783         ia32_setup_fpu_mode(irg);
 784
 785         /* fixup flags */
 786         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 787                            &flags_remat, NULL);
 788
 789         be_add_missing_keeps(irg);
 790 }
 791
 792
 793 /**
 794  * Transforms a be_Reload into a ia32 Load.
 795  */
 796 static void transform_to_Load(ir_node *node)
 797 {
 798         ir_graph *irg        = get_irn_irg(node);
 799         dbg_info *dbgi       = get_irn_dbg_info(node);
 800         ir_node *block       = get_nodes_block(node);
 801         ir_entity *ent       = be_get_frame_entity(node);
 802         ir_mode *mode        = get_irn_mode(node);
 803         ir_mode *spillmode   = get_spill_mode(node);
 804         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 805         ir_node *sched_point = NULL;
 806         ir_node *ptr         = get_irg_frame(irg);
 807         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 808         ir_node *new_op, *proj;
 809         const arch_register_t *reg;
 810
 811         if (sched_is_scheduled(node)) {
 812                 sched_point = sched_prev(node);
 813         }
 814
 815         if (mode_is_float(spillmode)) {
 816                 if (ia32_cg_config.use_sse2)
 817                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 818                 else
 819                         new_op = new_bd_ia32_vfld(dbgi, block, ptr, noreg, mem, spillmode);
 820         }
 821         else if (get_mode_size_bits(spillmode) == 128) {
 822                 /* Reload 128 bit SSE registers */
 823                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 824         }
 825         else
 826                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 827
 828         set_ia32_op_type(new_op, ia32_AddrModeS);
 829         set_ia32_ls_mode(new_op, spillmode);
 830         set_ia32_frame_ent(new_op, ent);
 831         set_ia32_use_frame(new_op);
 832         set_ia32_is_reload(new_op);
 833
 834         DBG_OPT_RELOAD2LD(node, new_op);
 835
 836         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 837
 838         if (sched_point) {
 839                 sched_add_after(sched_point, new_op);
 840                 sched_remove(node);
 841         }
 842
 843         /* copy the register from the old node to the new Load */
 844         reg = arch_get_irn_register(node);
 845         arch_set_irn_register(proj, reg);
 846
 847         SET_IA32_ORIG_NODE(new_op, node);
 848
 849         exchange(node, proj);
 850 }
 851
 852 /**
 853  * Transforms a be_Spill node into a ia32 Store.
 854  */
 855 static void transform_to_Store(ir_node *node)
 856 {
 857         ir_graph *irg  = get_irn_irg(node);
 858         dbg_info *dbgi = get_irn_dbg_info(node);
 859         ir_node *block = get_nodes_block(node);
 860         ir_entity *ent = be_get_frame_entity(node);
 861         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 862         ir_mode *mode  = get_spill_mode(spillval);
 863         ir_node *noreg = ia32_new_NoReg_gp(irg);
 864         ir_node *nomem = get_irg_no_mem(irg);
 865         ir_node *ptr   = get_irg_frame(irg);
 866         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 867         ir_node *res;
 868         ir_node *store;
 869         ir_node *sched_point = NULL;
 870
 871         if (sched_is_scheduled(node)) {
 872                 sched_point = sched_prev(node);
 873         }
 874
 875         if (mode_is_float(mode)) {
 876                 if (ia32_cg_config.use_sse2) {
 877                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 878                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 879                 } else {
 880                         store = new_bd_ia32_vfst(dbgi, block, ptr, noreg, nomem, val, mode);
 881                         res   = new_r_Proj(store, mode_M, pn_ia32_vfst_M);
 882                 }
 883         } else if (get_mode_size_bits(mode) == 128) {
 884                 /* Spill 128 bit SSE registers */
 885                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 886                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 887         } else if (get_mode_size_bits(mode) == 8) {
 888                 store = new_bd_ia32_Store8Bit(dbgi, block, ptr, noreg, nomem, val);
 889                 res   = new_r_Proj(store, mode_M, pn_ia32_Store8Bit_M);
 890         } else {
 891                 store = new_bd_ia32_Store(dbgi, block, ptr, noreg, nomem, val);
 892                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 893         }
 894
 895         set_ia32_op_type(store, ia32_AddrModeD);
 896         set_ia32_ls_mode(store, mode);
 897         set_ia32_frame_ent(store, ent);
 898         set_ia32_use_frame(store);
 899         set_ia32_is_spill(store);
 900         SET_IA32_ORIG_NODE(store, node);
 901         DBG_OPT_SPILL2ST(node, store);
 902
 903         if (sched_point) {
 904                 sched_add_after(sched_point, store);
 905                 sched_remove(node);
 906         }
 907
 908         exchange(node, res);
 909 }
 910
 911 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 912 {
 913         dbg_info *dbgi  = get_irn_dbg_info(node);
 914         ir_node  *block = get_nodes_block(node);
 915         ir_graph *irg   = get_irn_irg(node);
 916         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 917         ir_node  *frame = get_irg_frame(irg);
 918
 919         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 920
 921         set_ia32_frame_ent(push, ent);
 922         set_ia32_use_frame(push);
 923         set_ia32_op_type(push, ia32_AddrModeS);
 924         set_ia32_ls_mode(push, mode_Is);
 925         set_ia32_is_spill(push);
 926
 927         sched_add_before(schedpoint, push);
 928         return push;
 929 }
 930
 931 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 932 {
 933         dbg_info *dbgi  = get_irn_dbg_info(node);
 934         ir_node  *block = get_nodes_block(node);
 935         ir_graph *irg   = get_irn_irg(node);
 936         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 937         ir_node  *frame = get_irg_frame(irg);
 938
 939         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 940                                           get_irg_no_mem(irg), sp);
 941
 942         set_ia32_frame_ent(pop, ent);
 943         set_ia32_use_frame(pop);
 944         set_ia32_op_type(pop, ia32_AddrModeD);
 945         set_ia32_ls_mode(pop, mode_Is);
 946         set_ia32_is_reload(pop);
 947
 948         sched_add_before(schedpoint, pop);
 949
 950         return pop;
 951 }
 952
 953 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 954 {
 955         dbg_info *dbgi   = get_irn_dbg_info(node);
 956         ir_mode  *spmode = mode_Iu;
 957         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 958         ir_node *sp;
 959
 960         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 961         arch_set_irn_register(sp, spreg);
 962
 963         return sp;
 964 }
 965
 966 /**
 967  * Transform MemPerm, currently we do this the ugly way and produce
 968  * push/pop into/from memory cascades. This is possible without using
 969  * any registers.
 970  */
 971 static void transform_MemPerm(ir_node *node)
 972 {
 973         ir_node  *block = get_nodes_block(node);
 974         ir_graph *irg   = get_irn_irg(node);
 975         ir_node  *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
 976         int       arity = be_get_MemPerm_entity_arity(node);
 977         ir_node **pops  = ALLOCAN(ir_node*, arity);
 978         ir_node  *in[1];
 979         ir_node  *keep;
 980         int       i;
 981
 982         /* create Pushs */
 983         for (i = 0; i < arity; ++i) {
 984                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
 985                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
 986                 ir_type *enttype = get_entity_type(inent);
 987                 unsigned entsize = get_type_size_bytes(enttype);
 988                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
 989                 ir_node *mem = get_irn_n(node, i + 1);
 990                 ir_node *push;
 991
 992                 /* work around cases where entities have different sizes */
 993                 if (entsize2 < entsize)
 994                         entsize = entsize2;
 995                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
 996
 997                 push = create_push(node, node, sp, mem, inent);
 998                 sp = create_spproj(node, push, pn_ia32_Push_stack);
 999                 if (entsize == 8) {
1000                         /* add another push after the first one */
1001                         push = create_push(node, node, sp, mem, inent);
1002                         add_ia32_am_offs_int(push, 4);
1003                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1004                 }
1005
1006                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
1007         }
1008
1009         /* create pops */
1010         for (i = arity - 1; i >= 0; --i) {
1011                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1012                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1013                 ir_type *enttype = get_entity_type(outent);
1014                 unsigned entsize = get_type_size_bytes(enttype);
1015                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1016                 ir_node *pop;
1017
1018                 /* work around cases where entities have different sizes */
1019                 if (entsize2 < entsize)
1020                         entsize = entsize2;
1021                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1022
1023                 pop = create_pop(node, node, sp, outent);
1024                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1025                 if (entsize == 8) {
1026                         add_ia32_am_offs_int(pop, 4);
1027
1028                         /* add another pop after the first one */
1029                         pop = create_pop(node, node, sp, outent);
1030                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1031                 }
1032
1033                 pops[i] = pop;
1034         }
1035
1036         in[0] = sp;
1037         keep  = be_new_Keep(block, 1, in);
1038         sched_add_before(node, keep);
1039
1040         /* exchange memprojs */
1041         foreach_out_edge_safe(node, edge) {
1042                 ir_node *proj = get_edge_src_irn(edge);
1043                 int p = get_Proj_proj(proj);
1044
1045                 assert(p < arity);
1046
1047                 set_Proj_pred(proj, pops[p]);
1048                 set_Proj_proj(proj, pn_ia32_Pop_M);
1049         }
1050
1051         /* remove memperm */
1052         sched_remove(node);
1053         kill_node(node);
1054 }
1055
1056 /**
1057  * Block-Walker: Calls the transform functions Spill and Reload.
1058  */
1059 static void ia32_after_ra_walker(ir_node *block, void *env)
1060 {
1061         ir_node *node, *prev;
1062         (void) env;
1063
1064         /* beware: the schedule is changed here */
1065         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1066                 prev = sched_prev(node);
1067
1068                 if (be_is_Reload(node)) {
1069                         transform_to_Load(node);
1070                 } else if (be_is_Spill(node)) {
1071                         transform_to_Store(node);
1072                 } else if (be_is_MemPerm(node)) {
1073                         transform_MemPerm(node);
1074                 }
1075         }
1076 }
1077
1078 /**
1079  * Collects nodes that need frame entities assigned.
1080  */
1081 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1082 {
1083         be_fec_env_t  *env = (be_fec_env_t*)data;
1084         const ir_mode *mode;
1085         int            align;
1086
1087         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1088                 mode  = get_spill_mode_mode(get_irn_mode(node));
1089                 align = get_mode_size_bytes(mode);
1090         } else if (is_ia32_irn(node)         &&
1091                         get_ia32_frame_ent(node) == NULL &&
1092                         is_ia32_use_frame(node)) {
1093                 if (is_ia32_need_stackent(node))
1094                         goto need_stackent;
1095
1096                 switch (get_ia32_irn_opcode(node)) {
1097 need_stackent:
1098                         case iro_ia32_Load: {
1099                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1100
1101                                 if (attr->data.need_32bit_stackent) {
1102                                         mode = mode_Is;
1103                                 } else if (attr->data.need_64bit_stackent) {
1104                                         mode = mode_Ls;
1105                                 } else {
1106                                         mode = get_ia32_ls_mode(node);
1107                                         if (is_ia32_is_reload(node))
1108                                                 mode = get_spill_mode_mode(mode);
1109                                 }
1110                                 align = get_mode_size_bytes(mode);
1111                                 break;
1112                         }
1113
1114                         case iro_ia32_vfild:
1115                         case iro_ia32_vfld:
1116                         case iro_ia32_xLoad: {
1117                                 mode  = get_ia32_ls_mode(node);
1118                                 align = 4;
1119                                 break;
1120                         }
1121
1122                         case iro_ia32_FldCW: {
1123                                 /* although 2 byte would be enough 4 byte performs best */
1124                                 mode  = mode_Iu;
1125                                 align = 4;
1126                                 break;
1127                         }
1128
1129                         default:
1130 #ifndef NDEBUG
1131                                 panic("unexpected frame user while collection frame entity nodes");
1132
1133                         case iro_ia32_FnstCW:
1134                         case iro_ia32_Store8Bit:
1135                         case iro_ia32_Store:
1136                         case iro_ia32_fst:
1137                         case iro_ia32_vfist:
1138                         case iro_ia32_vfisttp:
1139                         case iro_ia32_vfst:
1140                         case iro_ia32_xStore:
1141                         case iro_ia32_xStoreSimple:
1142 #endif
1143                                 return;
1144                 }
1145         } else {
1146                 return;
1147         }
1148         be_node_needs_frame_entity(env, node, mode, align);
1149 }
1150
1151 static int determine_ebp_input(ir_node *ret)
1152 {
1153         const arch_register_t *bp = &ia32_registers[REG_EBP];
1154         int   arity               = get_irn_arity(ret);
1155         int   i;
1156
1157         for (i = 0; i < arity; ++i) {
1158                 ir_node *input = get_irn_n(ret, i);
1159                 if (arch_get_irn_register(input) == bp)
1160                         return i;
1161         }
1162         panic("no ebp input found at %+F", ret);
1163 }
1164
1165 static void introduce_epilog(ir_node *ret)
1166 {
1167         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1168         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1169         ir_graph              *irg        = get_irn_irg(ret);
1170         ir_type               *frame_type = get_irg_frame_type(irg);
1171         unsigned               frame_size = get_type_size_bytes(frame_type);
1172         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1173         ir_node               *block      = get_nodes_block(ret);
1174         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1175         ir_node               *curr_sp    = first_sp;
1176         ir_mode               *mode_gp    = ia32_reg_classes[CLASS_ia32_gp].mode;
1177
1178         if (!layout->sp_relative) {
1179                 int      n_ebp   = determine_ebp_input(ret);
1180                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1181                 if (ia32_cg_config.use_leave) {
1182                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1183                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1184                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1185                         arch_set_irn_register(curr_bp, bp);
1186                         arch_set_irn_register(curr_sp, sp);
1187                         sched_add_before(ret, leave);
1188                 } else {
1189                         ir_node *pop;
1190                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1191                         /* copy ebp to esp */
1192                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1193                         arch_set_irn_register(curr_sp, sp);
1194                         sched_add_before(ret, curr_sp);
1195
1196                         /* pop ebp */
1197                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1198                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1199                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1200                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1201                         arch_set_irn_register(curr_bp, bp);
1202                         arch_set_irn_register(curr_sp, sp);
1203                         sched_add_before(ret, pop);
1204
1205                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1206                 }
1207                 set_irn_n(ret, n_ebp, curr_bp);
1208         } else {
1209                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1210                 sched_add_before(ret, incsp);
1211                 curr_sp = incsp;
1212         }
1213         set_irn_n(ret, n_be_Return_sp, curr_sp);
1214
1215         /* keep verifier happy... */
1216         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1217                 kill_node(first_sp);
1218         }
1219 }
1220
1221 /**
1222  * put the Prolog code at the beginning, epilog code before each return
1223  */
1224 static void introduce_prolog_epilog(ir_graph *irg)
1225 {
1226         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1227         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1228         ir_node               *start      = get_irg_start(irg);
1229         ir_node               *block      = get_nodes_block(start);
1230         ir_type               *frame_type = get_irg_frame_type(irg);
1231         unsigned               frame_size = get_type_size_bytes(frame_type);
1232         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1233         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1234         ir_node               *curr_sp    = initial_sp;
1235         ir_mode               *mode_gp    = mode_Iu;
1236
1237         if (!layout->sp_relative) {
1238                 /* push ebp */
1239                 ir_node *mem        = get_irg_initial_mem(irg);
1240                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1241                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1242                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, initial_bp, initial_sp);
1243                 ir_node *incsp;
1244
1245                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1246                 arch_set_irn_register(curr_sp, sp);
1247                 sched_add_after(start, push);
1248
1249                 /* move esp to ebp */
1250                 ir_node *const curr_bp = be_new_Copy(block, curr_sp);
1251                 sched_add_after(push, curr_bp);
1252                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1253                 curr_sp = be_new_CopyKeep_single(block, curr_sp, curr_bp);
1254                 sched_add_after(curr_bp, curr_sp);
1255                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1256                 edges_reroute_except(initial_bp, curr_bp, push);
1257
1258                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1259                 edges_reroute_except(initial_sp, incsp, push);
1260                 sched_add_after(curr_sp, incsp);
1261
1262                 /* make sure the initial IncSP is really used by someone */
1263                 if (get_irn_n_edges(incsp) <= 1) {
1264                         ir_node *in[] = { incsp };
1265                         ir_node *keep = be_new_Keep(block, 1, in);
1266                         sched_add_after(incsp, keep);
1267                 }
1268
1269                 layout->initial_bias = -4;
1270         } else {
1271                 ir_node *const incsp = be_new_IncSP(sp, block, initial_sp, frame_size, 0);
1272                 edges_reroute_except(initial_sp, incsp, incsp);
1273                 sched_add_after(start, incsp);
1274         }
1275
1276         /* introduce epilog for every return node */
1277         {
1278                 ir_node *end_block = get_irg_end_block(irg);
1279                 int      arity     = get_irn_arity(end_block);
1280                 int      i;
1281
1282                 for (i = 0; i < arity; ++i) {
1283                         ir_node *ret = get_irn_n(end_block, i);
1284                         assert(be_is_Return(ret));
1285                         introduce_epilog(ret);
1286                 }
1287         }
1288 }
1289
1290 /**
1291  * Last touchups for the graph before emit: x87 simulation to replace the
1292  * virtual with real x87 instructions, creating a block schedule and peephole
1293  * optimisations.
1294  */
1295 static void ia32_finish_graph(ir_graph *irg)
1296 {
1297         ia32_irg_data_t   *irg_data     = ia32_get_irg_data(irg);
1298         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1299         bool               at_begin     = stack_layout->sp_relative ? true : false;
1300         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1301
1302         /* create and coalesce frame entities */
1303         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1304         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1305         be_free_frame_entity_coalescer(fec_env);
1306
1307         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1308
1309         introduce_prolog_epilog(irg);
1310
1311         /* fix stack entity offsets */
1312         be_abi_fix_stack_nodes(irg);
1313         be_abi_fix_stack_bias(irg);
1314
1315         /* fix 2-address code constraints */
1316         ia32_finish_irg(irg);
1317
1318         /* we might have to rewrite x87 virtual registers */
1319         if (irg_data->do_x87_sim) {
1320                 ia32_x87_simulate_graph(irg);
1321         }
1322
1323         /* do peephole optimisations */
1324         ia32_peephole_optimization(irg);
1325
1326         be_remove_dead_nodes_from_schedule(irg);
1327
1328         /* create block schedule, this also removes empty blocks which might
1329          * produce critical edges */
1330         irg_data->blk_sched = be_create_block_schedule(irg);
1331 }
1332
1333 /**
1334  * Emits the code, closes the output file and frees
1335  * the code generator interface.
1336  */
1337 static void ia32_emit(ir_graph *irg)
1338 {
1339         if (ia32_cg_config.emit_machcode) {
1340                 ia32_gen_binary_routine(irg);
1341         } else {
1342                 ia32_gen_routine(irg);
1343         }
1344 }
1345
1346 /**
1347  * Returns the node representing the PIC base.
1348  */
1349 static ir_node *ia32_get_pic_base(ir_graph *irg)
1350 {
1351         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1352         ir_node         *block;
1353         ir_node         *get_eip = irg_data->get_eip;
1354         if (get_eip != NULL)
1355                 return get_eip;
1356
1357         block             = get_irg_start_block(irg);
1358         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1359         irg_data->get_eip = get_eip;
1360
1361         return get_eip;
1362 }
1363
1364 /**
1365  * Initializes a IA32 code generator.
1366  */
1367 static void ia32_init_graph(ir_graph *irg)
1368 {
1369         struct obstack  *obst     = be_get_be_obst(irg);
1370         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1371
1372         irg_data->dump = (be_options.dump_flags & DUMP_BE) ? 1 : 0;
1373
1374         if (gprof) {
1375                 /* Linux gprof implementation needs base pointer */
1376                 be_options.omit_fp = 0;
1377         }
1378
1379         be_birg_from_irg(irg)->isa_link = irg_data;
1380 }
1381
1382 static const tarval_mode_info mo_integer = {
1383         TVO_HEX,
1384         "0x",
1385         NULL,
1386 };
1387
1388 /*
1389  * set the tarval output mode of all integer modes to decimal
1390  */
1391 static void set_tarval_output_modes(void)
1392 {
1393         size_t i;
1394
1395         for (i = ir_get_n_modes(); i > 0;) {
1396                 ir_mode *mode = ir_get_mode(--i);
1397
1398                 if (mode_is_int(mode))
1399                         set_tarval_mode_output_option(mode, &mo_integer);
1400         }
1401 }
1402
1403 extern const arch_isa_if_t ia32_isa_if;
1404
1405 static void init_asm_constraints(void)
1406 {
1407         be_init_default_asm_constraint_flags();
1408
1409         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1410         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1411         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1412         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1413         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1414         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1415         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1416         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1417         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1418         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1419         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1420         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1421         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1422         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1423         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1424         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1425         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1426         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1427         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1428         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1429
1430         /* no support for autodecrement/autoincrement */
1431         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1432         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1433         /* no float consts */
1434         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1435         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1436         /* makes no sense on x86 */
1437         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1438         /* no support for sse consts yet */
1439         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1440         /* no support for x87 consts yet */
1441         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1442         /* no support for mmx registers yet */
1443         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1444         /* not available in 32bit mode */
1445         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1446         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1447
1448         /* no code yet to determine register class needed... */
1449         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1450 }
1451
1452 /**
1453  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1454  */
1455 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1456                                  ir_node *mux_false)
1457 {
1458         ir_node    *cmp_l;
1459         ir_node    *cmp_r;
1460         ir_relation relation;
1461
1462         if (!is_Cmp(sel))
1463                 return false;
1464
1465         cmp_l = get_Cmp_left(sel);
1466         cmp_r = get_Cmp_right(sel);
1467         if (!mode_is_float(get_irn_mode(cmp_l)))
1468                 return false;
1469
1470         /* check for min/max. They're defined as (C-Semantik):
1471          *  min(a, b) = a < b ? a : b
1472          *  or min(a, b) = a <= b ? a : b
1473          *  max(a, b) = a > b ? a : b
1474          *  or max(a, b) = a >= b ? a : b
1475          * (Note we only handle float min/max here)
1476          */
1477         relation = get_Cmp_relation(sel);
1478         switch (relation) {
1479         case ir_relation_greater_equal:
1480         case ir_relation_greater:
1481                 /* this is a max */
1482                 if (cmp_l == mux_true && cmp_r == mux_false)
1483                         return true;
1484                 break;
1485         case ir_relation_less_equal:
1486         case ir_relation_less:
1487                 /* this is a min */
1488                 if (cmp_l == mux_true && cmp_r == mux_false)
1489                         return true;
1490                 break;
1491         case ir_relation_unordered_greater_equal:
1492         case ir_relation_unordered_greater:
1493                 /* this is a min */
1494                 if (cmp_l == mux_false && cmp_r == mux_true)
1495                         return true;
1496                 break;
1497         case ir_relation_unordered_less_equal:
1498         case ir_relation_unordered_less:
1499                 /* this is a max */
1500                 if (cmp_l == mux_false && cmp_r == mux_true)
1501                         return true;
1502                 break;
1503
1504         default:
1505                 break;
1506         }
1507
1508         return false;
1509 }
1510
1511 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1512 {
1513         ir_mode *mode = get_irn_mode(mux_true);
1514         (void) sel;
1515
1516         if (!mode_is_int(mode) && !mode_is_reference(mode)
1517                         && mode != mode_b)
1518                 return false;
1519
1520         if (is_Const(mux_true) && is_Const(mux_false)) {
1521                 /* we can create a set plus up two 3 instructions for any combination
1522                  * of constants */
1523                 return true;
1524         }
1525
1526         return false;
1527 }
1528
1529 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1530                                      ir_node *mux_false)
1531 {
1532         (void) sel;
1533
1534         if (!mode_is_float(get_irn_mode(mux_true)))
1535                 return false;
1536
1537         return is_Const(mux_true) && is_Const(mux_false);
1538 }
1539
1540 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1541 {
1542         ir_node    *cmp_left;
1543         ir_node    *cmp_right;
1544         ir_node    *sub_left;
1545         ir_node    *sub_right;
1546         ir_mode    *mode;
1547         ir_relation relation;
1548
1549         if (!is_Cmp(sel))
1550                 return false;
1551
1552         mode = get_irn_mode(mux_true);
1553         if (mode_is_signed(mode) || mode_is_float(mode))
1554                 return false;
1555
1556         relation  = get_Cmp_relation(sel);
1557         cmp_left  = get_Cmp_left(sel);
1558         cmp_right = get_Cmp_right(sel);
1559
1560         /* "move" zero constant to false input */
1561         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1562                 ir_node *tmp = mux_false;
1563                 mux_false = mux_true;
1564                 mux_true  = tmp;
1565                 relation = get_negated_relation(relation);
1566         }
1567         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1568                 return false;
1569         if (!is_Sub(mux_true))
1570                 return false;
1571         sub_left  = get_Sub_left(mux_true);
1572         sub_right = get_Sub_right(mux_true);
1573
1574         /* Mux(a >=u b, 0, a-b) */
1575         if ((relation & ir_relation_greater)
1576                         && sub_left == cmp_left && sub_right == cmp_right)
1577                 return true;
1578         /* Mux(a <=u b, 0, b-a) */
1579         if ((relation & ir_relation_less)
1580                         && sub_left == cmp_right && sub_right == cmp_left)
1581                 return true;
1582
1583         return false;
1584 }
1585
1586 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1587                                ir_node *mux_true)
1588 {
1589         ir_mode *mode;
1590
1591         /* middleend can handle some things */
1592         if (ir_is_optimizable_mux(sel, mux_false, mux_true))
1593                 return true;
1594         /* we can handle Set for all modes and compares */
1595         if (mux_is_set(sel, mux_true, mux_false))
1596                 return true;
1597         /* SSE has own min/max operations */
1598         if (ia32_cg_config.use_sse2
1599                         && mux_is_float_min_max(sel, mux_true, mux_false))
1600                 return true;
1601         /* we can handle Mux(?, Const[f], Const[f]) */
1602         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1603 #ifdef FIRM_GRGEN_BE
1604                 /* well, some code selectors can't handle it */
1605                 if (be_transformer != TRANSFORMER_PBQP
1606                                 || be_transformer != TRANSFORMER_RAND)
1607                         return true;
1608 #else
1609                 return true;
1610 #endif
1611         }
1612
1613         /* no support for 64bit inputs to cmov */
1614         mode = get_irn_mode(mux_true);
1615         if (get_mode_size_bits(mode) > 32)
1616                 return false;
1617         /* we can handle Abs for all modes and compares (except 64bit) */
1618         if (ir_mux_is_abs(sel, mux_false, mux_true) != 0)
1619                 return true;
1620         /* we can't handle MuxF yet */
1621         if (mode_is_float(mode))
1622                 return false;
1623
1624         if (mux_is_doz(sel, mux_true, mux_false))
1625                 return true;
1626
1627         /* Check Cmp before the node */
1628         if (is_Cmp(sel)) {
1629                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1630
1631                 /* we can't handle 64bit compares */
1632                 if (get_mode_size_bits(cmp_mode) > 32)
1633                         return false;
1634
1635                 /* we can't handle float compares */
1636                 if (mode_is_float(cmp_mode))
1637                         return false;
1638         }
1639
1640         /* did we disable cmov generation? */
1641         if (!ia32_cg_config.use_cmov)
1642                 return false;
1643
1644         /* we can use a cmov */
1645         return true;
1646 }
1647
1648 /**
1649  * Create the trampoline code.
1650  */
1651 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
1652 {
1653         ir_graph *const irg  = get_irn_irg(block);
1654         ir_node  *      p    = trampoline;
1655         ir_mode  *const mode = get_irn_mode(p);
1656         ir_node  *const one  = new_r_Const(irg, get_mode_one(mode_Iu));
1657         ir_node  *const four = new_r_Const_long(irg, mode_Iu, 4);
1658         ir_node  *      st;
1659
1660         /* mov  ecx,<env> */
1661         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
1662         mem = new_r_Proj(st, mode_M, pn_Store_M);
1663         p   = new_r_Add(block, p, one, mode);
1664         st  = new_r_Store(block, mem, p, env, cons_none);
1665         mem = new_r_Proj(st, mode_M, pn_Store_M);
1666         p   = new_r_Add(block, p, four, mode);
1667         /* jmp  <callee> */
1668         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
1669         mem = new_r_Proj(st, mode_M, pn_Store_M);
1670         p   = new_r_Add(block, p, one, mode);
1671         st  = new_r_Store(block, mem, p, callee, cons_none);
1672         mem = new_r_Proj(st, mode_M, pn_Store_M);
1673
1674         return mem;
1675 }
1676
1677 static const ir_settings_arch_dep_t ia32_arch_dep = {
1678         1,                   /* also use subs */
1679         4,                   /* maximum shifts */
1680         63,                  /* maximum shift amount */
1681         ia32_evaluate_insn,  /* evaluate the instruction sequence */
1682
1683         1,  /* allow Mulhs */
1684         1,  /* allow Mulus */
1685         32, /* Mulh allowed up to 32 bit */
1686 };
1687 static backend_params ia32_backend_params = {
1688         1,     /* support inline assembly */
1689         1,     /* support Rotl nodes */
1690         0,     /* little endian */
1691         1,     /* modulo shift efficient */
1692         0,     /* non-modulo shift not efficient */
1693         &ia32_arch_dep, /* will be set later */
1694         ia32_is_mux_allowed,
1695         32,    /* machine_size */
1696         NULL,  /* float arithmetic mode, will be set below */
1697         NULL,  /* long long type */
1698         NULL,  /* unsigned long long type */
1699         NULL,  /* long double type */
1700         12,    /* size of trampoline code */
1701         4,     /* alignment of trampoline code */
1702         ia32_create_trampoline_fkt,
1703         4      /* alignment of stack parameter */
1704 };
1705
1706 /**
1707  * Initializes the backend ISA.
1708  */
1709 static void ia32_init(void)
1710 {
1711         ir_mode *mode_long_long;
1712         ir_mode *mode_unsigned_long_long;
1713         ir_type *type_long_long;
1714         ir_type *type_unsigned_long_long;
1715
1716         ia32_setup_cg_config();
1717
1718         init_asm_constraints();
1719
1720         ia32_mode_fpcw = new_int_mode("Fpcw", irma_twos_complement, 16, 0, 0);
1721
1722         /* note mantissa is 64bit but with explicitely encoded 1 so the really
1723          * usable part as counted by firm is only 63 bits */
1724         ia32_mode_E = new_float_mode("E", irma_x86_extended_float, 15, 63);
1725         ia32_type_E = new_type_primitive(ia32_mode_E);
1726         set_type_size_bytes(ia32_type_E, 12);
1727         set_type_alignment_bytes(ia32_type_E, 4);
1728
1729         mode_long_long = new_int_mode("long long", irma_twos_complement, 64, 1, 64);
1730         type_long_long = new_type_primitive(mode_long_long);
1731         mode_unsigned_long_long
1732                 = new_int_mode("unsigned long long", irma_twos_complement, 64, 0, 64);
1733         type_unsigned_long_long = new_type_primitive(mode_unsigned_long_long);
1734
1735         ia32_backend_params.type_long_long          = type_long_long;
1736         ia32_backend_params.type_unsigned_long_long = type_unsigned_long_long;
1737
1738         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
1739                 ia32_backend_params.mode_float_arithmetic = NULL;
1740                 ia32_backend_params.type_long_double = NULL;
1741         } else {
1742                 ia32_backend_params.mode_float_arithmetic = ia32_mode_E;
1743                 ia32_backend_params.type_long_double      = ia32_type_E;
1744         }
1745
1746         ia32_register_init();
1747         obstack_init(&opcodes_obst);
1748         ia32_create_opcodes(&ia32_irn_ops);
1749 }
1750
1751 static void ia32_finish(void)
1752 {
1753         if (between_type != NULL) {
1754                 free_type(between_type);
1755                 between_type = NULL;
1756         }
1757         ia32_free_opcodes();
1758         obstack_free(&opcodes_obst, NULL);
1759 }
1760
1761 /**
1762  * The template that generates a new ISA object.
1763  * Note that this template can be changed by command line
1764  * arguments.
1765  */
1766 static ia32_isa_t ia32_isa_template = {
1767         {
1768                 &ia32_isa_if,            /* isa interface implementation */
1769                 N_IA32_REGISTERS,
1770                 ia32_registers,
1771                 N_IA32_CLASSES,
1772                 ia32_reg_classes,
1773                 &ia32_registers[REG_ESP],  /* stack pointer register */
1774                 &ia32_registers[REG_EBP],  /* base pointer register */
1775                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1776                 2,                       /* power of two stack alignment, 2^2 == 4 */
1777                 NULL,                    /* main environment */
1778                 7,                       /* costs for a spill instruction */
1779                 5,                       /* costs for a reload instruction */
1780                 false,                   /* no custom abi handling */
1781         },
1782         NULL,                    /* tv_ents */
1783         IA32_FPU_ARCH_X87,       /* FPU architecture */
1784 };
1785
1786 static arch_env_t *ia32_begin_codegeneration(const be_main_env_t *env)
1787 {
1788         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1789
1790         set_tarval_output_modes();
1791
1792         *isa        = ia32_isa_template;
1793         isa->tv_ent = pmap_create();
1794
1795         /* enter the ISA object into the intrinsic environment */
1796         intrinsic_env.isa = isa;
1797
1798         be_emit_init(env->file_handle);
1799         be_gas_begin_compilation_unit(env);
1800
1801         return &isa->base;
1802 }
1803
1804 /**
1805  * Closes the output file and frees the ISA structure.
1806  */
1807 static void ia32_end_codegeneration(void *self)
1808 {
1809         ia32_isa_t *isa = (ia32_isa_t*)self;
1810
1811         /* emit now all global declarations */
1812         be_gas_end_compilation_unit(isa->base.main_env);
1813
1814         be_emit_exit();
1815
1816         pmap_destroy(isa->tv_ent);
1817         free(self);
1818 }
1819
1820 /**
1821  * Returns the register for parameter nr.
1822  */
1823 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1824                                                     const ir_mode *mode)
1825 {
1826         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1827                 &ia32_registers[REG_ECX],
1828                 &ia32_registers[REG_EDX],
1829                 NULL
1830         };
1831         static const unsigned MAXNUM_GPREG_ARGS = 3;
1832
1833         static const arch_register_t *gpreg_param_reg_regparam[] = {
1834                 &ia32_registers[REG_EAX],
1835                 &ia32_registers[REG_EDX],
1836                 &ia32_registers[REG_ECX]
1837         };
1838
1839         static const arch_register_t *gpreg_param_reg_this[] = {
1840                 &ia32_registers[REG_ECX],
1841                 NULL,
1842                 NULL
1843         };
1844
1845         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1846                 &ia32_registers[REG_XMM0],
1847                 &ia32_registers[REG_XMM1],
1848                 &ia32_registers[REG_XMM2],
1849                 &ia32_registers[REG_XMM3],
1850                 &ia32_registers[REG_XMM4],
1851                 &ia32_registers[REG_XMM5],
1852                 &ia32_registers[REG_XMM6],
1853                 &ia32_registers[REG_XMM7]
1854         };
1855
1856         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1857                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1858         };
1859         static const unsigned MAXNUM_SSE_ARGS = 8;
1860
1861         if ((cc & cc_this_call) && nr == 0)
1862                 return gpreg_param_reg_this[0];
1863
1864         if (! (cc & cc_reg_param))
1865                 return NULL;
1866
1867         if (mode_is_float(mode)) {
1868                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1869                         return NULL;
1870                 if (nr >= MAXNUM_SSE_ARGS)
1871                         return NULL;
1872
1873                 if (cc & cc_this_call) {
1874                         return fpreg_sse_param_reg_this[nr];
1875                 }
1876                 return fpreg_sse_param_reg_std[nr];
1877         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1878                 unsigned num_regparam;
1879
1880                 if (get_mode_size_bits(mode) > 32)
1881                         return NULL;
1882
1883                 if (nr >= MAXNUM_GPREG_ARGS)
1884                         return NULL;
1885
1886                 if (cc & cc_this_call) {
1887                         return gpreg_param_reg_this[nr];
1888                 }
1889                 num_regparam = cc & ~cc_bits;
1890                 if (num_regparam == 0) {
1891                         /* default fastcall */
1892                         return gpreg_param_reg_fastcall[nr];
1893                 }
1894                 if (nr < num_regparam)
1895                         return gpreg_param_reg_regparam[nr];
1896                 return NULL;
1897         }
1898
1899         panic("unknown argument mode");
1900 }
1901
1902 /**
1903  * Get the ABI restrictions for procedure calls.
1904  */
1905 static void ia32_get_call_abi(ir_type *method_type, be_abi_call_t *abi)
1906 {
1907         unsigned  cc;
1908         int       n, i, regnum;
1909         int                 pop_amount = 0;
1910         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1911
1912         /* set abi flags for calls */
1913         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1914         call_flags.bits.call_has_imm = false;  /* No call immediate, we handle this by ourselves */
1915
1916         /* set parameter passing style */
1917         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1918
1919         cc = get_method_calling_convention(method_type);
1920         if (get_method_variadicity(method_type) == variadicity_variadic) {
1921                 /* pass all parameters of a variadic function on the stack */
1922                 cc = cc_cdecl_set | (cc & cc_this_call);
1923         } else {
1924                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1925                     ia32_cg_config.optimize_cc) {
1926                         /* set the fast calling conventions (allowing up to 3) */
1927                         cc = SET_FASTCALL(cc) | 3;
1928                 }
1929         }
1930
1931         /* we have to pop the shadow parameter ourself for compound calls */
1932         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1933                         && !(cc & cc_reg_param)) {
1934                 pop_amount += get_mode_size_bytes(mode_P_data);
1935         }
1936
1937         n = get_method_n_params(method_type);
1938         for (i = regnum = 0; i < n; i++) {
1939                 const arch_register_t *reg  = NULL;
1940                 ir_type               *tp   = get_method_param_type(method_type, i);
1941                 ir_mode               *mode = get_type_mode(tp);
1942
1943                 if (mode != NULL) {
1944                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1945                 }
1946                 if (reg != NULL) {
1947                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1948                         ++regnum;
1949                 } else {
1950                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1951                          * movl has a shorter opcode than mov[sz][bw]l */
1952                         ir_mode *load_mode = mode;
1953
1954                         if (mode != NULL) {
1955                                 unsigned size = get_mode_size_bytes(mode);
1956
1957                                 if (cc & cc_callee_clear_stk) {
1958                                         pop_amount += (size + 3U) & ~3U;
1959                                 }
1960
1961                                 if (size < 4) load_mode = mode_Iu;
1962                         }
1963
1964                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1965                 }
1966         }
1967
1968         be_abi_call_set_pop(abi, pop_amount);
1969
1970         /* set return registers */
1971         n = get_method_n_ress(method_type);
1972
1973         assert(n <= 2 && "more than two results not supported");
1974
1975         /* In case of 64bit returns, we will have two 32bit values */
1976         if (n == 2) {
1977                 ir_type *tp   = get_method_res_type(method_type, 0);
1978                 ir_mode *mode = get_type_mode(tp);
1979
1980                 assert(!mode_is_float(mode) && "two FP results not supported");
1981
1982                 tp   = get_method_res_type(method_type, 1);
1983                 mode = get_type_mode(tp);
1984
1985                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1986
1987                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1988                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1989         }
1990         else if (n == 1) {
1991                 ir_type *tp   = get_method_res_type(method_type, 0);
1992                 ir_mode *mode = get_type_mode(tp);
1993                 const arch_register_t *reg;
1994                 assert(is_atomic_type(tp));
1995
1996                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1997
1998                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1999         }
2000 }
2001
2002 static void ia32_mark_remat(ir_node *node)
2003 {
2004         if (is_ia32_irn(node)) {
2005                 set_ia32_is_remat(node);
2006         }
2007 }
2008
2009 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2010 {
2011         (void) c;
2012
2013         /* we already added all our simple flags to the flags modifier list in
2014          * init, so this flag we don't know. */
2015         return ASM_CONSTRAINT_FLAG_INVALID;
2016 }
2017
2018 static int ia32_is_valid_clobber(const char *clobber)
2019 {
2020         return ia32_get_clobber_register(clobber) != NULL;
2021 }
2022
2023 static void ia32_lower_for_target(void)
2024 {
2025         ir_mode *mode_gp = ia32_reg_classes[CLASS_ia32_gp].mode;
2026         size_t i, n_irgs = get_irp_n_irgs();
2027
2028         /* perform doubleword lowering */
2029         lwrdw_param_t lower_dw_params = {
2030                 1,  /* little endian */
2031                 64, /* doubleword size */
2032                 ia32_create_intrinsic_fkt,
2033                 &intrinsic_env,
2034         };
2035
2036         /* lower compound param handling
2037          * Note: we lower compound arguments ourself, since on ia32 we don't
2038          * have hidden parameters but know where to find the structs on the stack.
2039          * (This also forces us to always allocate space for the compound arguments
2040          *  on the callframe and we can't just use an arbitrary position on the
2041          *  stackframe)
2042          */
2043         lower_calls_with_compounds(LF_RETURN_HIDDEN | LF_DONT_LOWER_ARGUMENTS);
2044
2045         /* replace floating point operations by function calls */
2046         if (ia32_cg_config.use_softfloat) {
2047                 lower_floating_point();
2048         }
2049
2050         for (i = 0; i < n_irgs; ++i) {
2051                 ir_graph *irg = get_irp_irg(i);
2052                 /* break up switches with wide ranges */
2053                 lower_switch(irg, 4, 256, mode_gp);
2054         }
2055
2056         ir_prepare_dw_lowering(&lower_dw_params);
2057         ir_lower_dw_ops();
2058
2059         for (i = 0; i < n_irgs; ++i) {
2060                 ir_graph *irg = get_irp_irg(i);
2061                 /* lower for mode_b stuff */
2062                 ir_lower_mode_b(irg, mode_Iu);
2063         }
2064
2065         for (i = 0; i < n_irgs; ++i) {
2066                 ir_graph *irg = get_irp_irg(i);
2067                 /* Turn all small CopyBs into loads/stores, keep medium-sized CopyBs,
2068                  * so we can generate rep movs later, and turn all big CopyBs into
2069                  * memcpy calls. */
2070                 lower_CopyB(irg, 64, 8193, true);
2071         }
2072 }
2073
2074 /**
2075  * Returns the libFirm configuration parameter for this backend.
2076  */
2077 static const backend_params *ia32_get_libfirm_params(void)
2078 {
2079         return &ia32_backend_params;
2080 }
2081
2082 /**
2083  * Check if the given register is callee or caller save.
2084  */
2085 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
2086 {
2087         if (callee) {
2088                 /* check for callee saved */
2089                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2090                         switch (reg->index) {
2091                         case REG_GP_EBX:
2092                         case REG_GP_ESI:
2093                         case REG_GP_EDI:
2094                         case REG_GP_EBP:
2095                                 return 1;
2096                         default:
2097                                 return 0;
2098                         }
2099                 }
2100         } else {
2101                 /* check for caller saved */
2102                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2103                         switch (reg->index) {
2104                         case REG_GP_EDX:
2105                         case REG_GP_ECX:
2106                         case REG_GP_EAX:
2107                                 return 1;
2108                         default:
2109                                 return 0;
2110                         }
2111                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_xmm]) {
2112                         /* all XMM registers are caller save */
2113                         return reg->index != REG_XMM_NOREG;
2114                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]) {
2115                         /* all VFP registers are caller save */
2116                         return reg->index != REG_VFP_NOREG;
2117                 }
2118         }
2119         return 0;
2120 }
2121
2122 static const lc_opt_enum_int_items_t gas_items[] = {
2123         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2124         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2125         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2126         { NULL,    0 }
2127 };
2128
2129 static lc_opt_enum_int_var_t gas_var = {
2130         (int*) &be_gas_object_file_format, gas_items
2131 };
2132
2133 #ifdef FIRM_GRGEN_BE
2134 static const lc_opt_enum_int_items_t transformer_items[] = {
2135         { "default", TRANSFORMER_DEFAULT },
2136         { "pbqp",    TRANSFORMER_PBQP    },
2137         { "random",  TRANSFORMER_RAND    },
2138         { NULL,      0                   }
2139 };
2140
2141 static lc_opt_enum_int_var_t transformer_var = {
2142         (int*)&be_transformer, transformer_items
2143 };
2144 #endif
2145
2146 static const lc_opt_table_entry_t ia32_options[] = {
2147         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2148 #ifdef FIRM_GRGEN_BE
2149         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2150 #endif
2151         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2152                         &ia32_isa_template.base.stack_alignment),
2153         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2154         LC_OPT_LAST
2155 };
2156
2157 const arch_isa_if_t ia32_isa_if = {
2158         ia32_init,
2159         ia32_finish,
2160         ia32_get_libfirm_params,
2161         ia32_lower_for_target,
2162         ia32_parse_asm_constraint,
2163         ia32_is_valid_clobber,
2164
2165         ia32_begin_codegeneration,
2166         ia32_end_codegeneration,
2167         ia32_init_graph,
2168         ia32_get_call_abi,
2169         ia32_mark_remat,
2170         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2171         be_new_spill,
2172         be_new_reload,
2173         ia32_register_saved_by,
2174
2175         ia32_handle_intrinsics,
2176         ia32_before_abi,     /* before abi introduce hook */
2177         ia32_prepare_graph,
2178         ia32_before_ra,      /* before register allocation hook */
2179         ia32_finish_graph,   /* called before codegen */
2180         ia32_emit,           /* emit && done */
2181 };
2182
2183 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2184 void be_init_arch_ia32(void)
2185 {
2186         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2187         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2188
2189         lc_opt_add_table(ia32_grp, ia32_options);
2190         be_register_isa_if("ia32", &ia32_isa_if);
2191
2192         ia32_init_emitter();
2193         ia32_init_finish();
2194         ia32_init_optimize();
2195         ia32_init_transform();
2196         ia32_init_x87();
2197         ia32_init_architecture();
2198 }