nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  *
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef _WIN32
  12 #include <malloc.h>
  13 #else
  14 #include <alloca.h>
  15 #endif
  16
  17 #include "pseudo_irg.h"
  18 #include "irgwalk.h"
  19 #include "irprog.h"
  20 #include "irprintf.h"
  21 #include "iredges_t.h"
  22 #include "ircons.h"
  23 #include "irgmod.h"
  24 #include "irgopt.h"
  25
  26 #include "bitset.h"
  27 #include "debug.h"
  28
  29 #include "../beabi.h"                 /* the general register allocator interface */
  30 #include "../benode_t.h"
  31 #include "../belower.h"
  32 #include "../besched_t.h"
  33 #include "../be.h"
  34 #include "bearch_ia32_t.h"
  35
  36 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  37 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  38 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  39 #include "ia32_transform.h"
  40 #include "ia32_emitter.h"
  41 #include "ia32_map_regs.h"
  42 #include "ia32_optimize.h"
  43 #include "ia32_x87.h"
  44
  45 #define DEBUG_MODULE "firm.be.ia32.isa"
  46
  47 /* TODO: ugly */
  48 static set *cur_reg_set = NULL;
  49
  50 #undef is_Start
  51 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  52
  53 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  54         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  55 }
  56
  57 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  58         return be_abi_get_callee_save_irn(cg->birg->abi,
  59                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  60 }
  61
  62 /**************************************************
  63  *                         _ _              _  __
  64  *                        | | |            (_)/ _|
  65  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  66  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  67  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  68  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  69  *            __/ |
  70  *           |___/
  71  **************************************************/
  72
  73 static ir_node *my_skip_proj(const ir_node *n) {
  74         while (is_Proj(n))
  75                 n = get_Proj_pred(n);
  76         return (ir_node *)n;
  77 }
  78
  79
  80 /**
  81  * Return register requirements for an ia32 node.
  82  * If the node returns a tuple (mode_T) then the proj's
  83  * will be asked for this information.
  84  */
  85 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  86         const ia32_irn_ops_t      *ops = self;
  87         const ia32_register_req_t *irn_req;
  88         long                       node_pos = pos == -1 ? 0 : pos;
  89         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
  90         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
  91
  92         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
  93                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
  94                 return NULL;
  95         }
  96
  97         if (mode == mode_T && pos < 0) {
  98                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
  99                 return NULL;
 100         }
 101
 102         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 103
 104         if (is_Proj(irn)) {
 105                 if (pos == -1) {
 106                         node_pos = ia32_translate_proj_pos(irn);
 107                 }
 108                 else {
 109                         node_pos = pos;
 110                 }
 111
 112                 irn = my_skip_proj(irn);
 113
 114                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 115         }
 116
 117         if (is_ia32_irn(irn)) {
 118                 if (pos >= 0) {
 119                         irn_req = get_ia32_in_req(irn, pos);
 120                 }
 121                 else {
 122                         irn_req = get_ia32_out_req(irn, node_pos);
 123                 }
 124
 125                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 126
 127                 memcpy(req, &(irn_req->req), sizeof(*req));
 128
 129                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 130                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 131                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 132                 }
 133
 134                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 135                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 136                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 137                 }
 138         }
 139         else {
 140                 /* treat Phi like Const with default requirements */
 141                 if (is_Phi(irn)) {
 142                         DB((mod, LEVEL_1, "returning standard reqs for %+F\n", irn));
 143                         if (mode_is_float(mode)) {
 144                                 if (USE_SSE2(ops->cg))
 145                                         memcpy(req, &(ia32_default_req_ia32_xmm.req), sizeof(*req));
 146                                 else
 147                                         memcpy(req, &(ia32_default_req_ia32_vfp.req), sizeof(*req));
 148                         }
 149                         else if (mode_is_int(mode) || mode_is_reference(mode))
 150                                 memcpy(req, &(ia32_default_req_ia32_gp.req), sizeof(*req));
 151                         else if (mode == mode_T || mode == mode_M) {
 152                                 DBG((mod, LEVEL_1, "ignoring Phi node %+F\n", irn));
 153                                 return NULL;
 154                         }
 155                         else
 156                                 assert(0 && "unsupported Phi-Mode");
 157                 }
 158                 else {
 159                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 160                         req = NULL;
 161                 }
 162         }
 163
 164         return req;
 165 }
 166
 167 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 168         int                   pos = 0;
 169         const ia32_irn_ops_t *ops = self;
 170
 171         if (get_irn_mode(irn) == mode_X) {
 172                 return;
 173         }
 174
 175         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 176
 177         if (is_Proj(irn)) {
 178                 pos = ia32_translate_proj_pos(irn);
 179                 irn = my_skip_proj(irn);
 180         }
 181
 182         if (is_ia32_irn(irn)) {
 183                 const arch_register_t **slots;
 184
 185                 slots      = get_ia32_slots(irn);
 186                 slots[pos] = reg;
 187         }
 188         else {
 189                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 190         }
 191 }
 192
 193 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 194         int pos = 0;
 195         const arch_register_t *reg = NULL;
 196
 197         if (is_Proj(irn)) {
 198
 199                 if (get_irn_mode(irn) == mode_X) {
 200                         return NULL;
 201                 }
 202
 203                 pos = ia32_translate_proj_pos(irn);
 204                 irn = my_skip_proj(irn);
 205         }
 206
 207         if (is_ia32_irn(irn)) {
 208                 const arch_register_t **slots;
 209                 slots = get_ia32_slots(irn);
 210                 reg   = slots[pos];
 211         }
 212         else {
 213                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 214         }
 215
 216         return reg;
 217 }
 218
 219 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 220         irn = my_skip_proj(irn);
 221         if (is_cfop(irn))
 222                 return arch_irn_class_branch;
 223         else if (is_ia32_irn(irn))
 224                 return arch_irn_class_normal;
 225         else
 226                 return 0;
 227 }
 228
 229 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 230         irn = my_skip_proj(irn);
 231         if (is_ia32_irn(irn))
 232                 return get_ia32_flags(irn);
 233         else {
 234                 return 0;
 235         }
 236 }
 237
 238 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 239         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 240 }
 241
 242 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 243         char buf[64];
 244         const ia32_irn_ops_t *ops = self;
 245
 246         if (get_ia32_frame_ent(irn) && bias != 0) {
 247                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 248
 249                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 250                 snprintf(buf, sizeof(buf), "%d", bias);
 251                 add_ia32_am_offs(irn, buf);
 252                 am_flav |= ia32_O;
 253                 set_ia32_am_flavour(irn, am_flav);
 254         }
 255 }
 256
 257 typedef struct {
 258         be_abi_call_flags_bits_t flags;
 259         const arch_isa_t *isa;
 260         ir_graph *irg;
 261 } ia32_abi_env_t;
 262
 263 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 264 {
 265         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 266         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 267         env->flags = fl.bits;
 268         env->irg   = irg;
 269         env->isa   = aenv->isa;
 270         return env;
 271 }
 272
 273 static void ia32_abi_dont_save_regs(void *self, pset *s)
 274 {
 275         ia32_abi_env_t *env = self;
 276         if(env->flags.try_omit_fp)
 277                 pset_insert_ptr(s, env->isa->bp);
 278 }
 279
 280 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 281 {
 282         ia32_abi_env_t *env              = self;
 283         const arch_register_t *frame_reg = env->isa->sp;
 284
 285         if(!env->flags.try_omit_fp) {
 286                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 287                 ir_node *bl          = get_irg_start_block(env->irg);
 288                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 289                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 290                 ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_GP_NOREG]);
 291                 ir_node *store_bp;
 292
 293                 curr_sp  = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, reg_size, be_stack_dir_expand);
 294                 store_bp = new_rd_ia32_Store(NULL, env->irg, bl, curr_sp, curr_no_reg, curr_bp, *mem, mode_T);
 295                 set_ia32_am_support(store_bp, ia32_am_Dest);
 296                 set_ia32_am_flavour(store_bp, ia32_B);
 297                 set_ia32_op_type(store_bp, ia32_AddrModeD);
 298                 *mem     = new_r_Proj(env->irg, bl, store_bp, mode_M, 0);
 299                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 300                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 301                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 302
 303                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 304                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 305         }
 306
 307         return frame_reg;
 308 }
 309
 310 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 311 {
 312         ia32_abi_env_t *env = self;
 313         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 314         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 315         ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_GP_NOREG]);
 316
 317         if(env->flags.try_omit_fp) {
 318                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 319         }
 320
 321         else {
 322                 ir_node *load_bp;
 323                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 324
 325                 curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 326                 load_bp = new_rd_ia32_Load(NULL, env->irg, bl, curr_sp, curr_no_reg, *mem, mode_T);
 327                 set_ia32_am_support(load_bp, ia32_am_Source);
 328                 set_ia32_am_flavour(load_bp, ia32_B);
 329                 set_ia32_op_type(load_bp, ia32_AddrModeS);
 330                 set_ia32_ls_mode(load_bp, mode_bp);
 331                 curr_bp = new_r_Proj(env->irg, bl, load_bp, mode_bp, 0);
 332                 *mem    = new_r_Proj(env->irg, bl, load_bp, mode_M, 1);
 333         }
 334
 335         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 336         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 337 }
 338
 339 /**
 340  * Produces the type which sits between the stack args and the locals on the stack.
 341  * it will contain the return address and space to store the old base pointer.
 342  * @return The Firm type modeling the ABI between type.
 343  */
 344 static ir_type *ia32_abi_get_between_type(void *self)
 345 {
 346         static ir_type *omit_fp_between_type = NULL;
 347         static ir_type *between_type         = NULL;
 348
 349         ia32_abi_env_t *env = self;
 350
 351         if(!between_type) {
 352                 entity *old_bp_ent;
 353                 entity *ret_addr_ent;
 354                 entity *omit_fp_ret_addr_ent;
 355
 356                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 357                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 358
 359                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 360                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 361                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 362
 363                 set_entity_offset_bytes(old_bp_ent, 0);
 364                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 365                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 366
 367                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 368                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 369
 370                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 371                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 372         }
 373
 374         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 375 }
 376
 377 static const be_abi_callbacks_t ia32_abi_callbacks = {
 378         ia32_abi_init,
 379         free,
 380         ia32_abi_get_between_type,
 381         ia32_abi_dont_save_regs,
 382         ia32_abi_prologue,
 383         ia32_abi_epilogue,
 384 };
 385
 386 /* fill register allocator interface */
 387
 388 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 389         ia32_get_irn_reg_req,
 390         ia32_set_irn_reg,
 391         ia32_get_irn_reg,
 392         ia32_classify,
 393         ia32_get_flags,
 394         ia32_get_frame_entity,
 395         ia32_set_stack_bias
 396 };
 397
 398 ia32_irn_ops_t ia32_irn_ops = {
 399         &ia32_irn_ops_if,
 400         NULL
 401 };
 402
 403
 404
 405 /**************************************************
 406  *                _                         _  __
 407  *               | |                       (_)/ _|
 408  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 409  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 410  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 411  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 412  *                        __/ |
 413  *                       |___/
 414  **************************************************/
 415
 416 /**
 417  * Transforms the standard firm graph into
 418  * an ia32 firm graph
 419  */
 420 static void ia32_prepare_graph(void *self) {
 421         ia32_code_gen_t *cg = self;
 422         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 423
 424         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 425         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_node, cg);
 426         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 427
 428         DEBUG_ONLY(cg->mod = old_mod;)
 429
 430         if (cg->opt.doam) {
 431                 edges_deactivate(cg->irg);
 432                 //dead_node_elimination(cg->irg);
 433                 edges_activate(cg->irg);
 434
 435                 irg_walk_blkwise_graph(cg->irg, NULL, ia32_optimize_am, cg);
 436                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 437         }
 438 }
 439
 440
 441 /**
 442  * Insert copies for all ia32 nodes where the should_be_same requirement
 443  * is not fulfilled.
 444  * Transform Sub into Neg -- Add if IN2 == OUT
 445  */
 446 static void ia32_finish_irg_walker(ir_node *irn, void *env) {
 447         ia32_code_gen_t            *cg = env;
 448         const ia32_register_req_t **reqs;
 449         const arch_register_t      *out_reg, *in_reg;
 450         int                         n_res, i;
 451         ir_node                    *copy, *in_node, *block;
 452         ia32_op_type_t              op_tp;
 453
 454         if (! is_ia32_irn(irn))
 455                 return;
 456
 457         /* AM Dest nodes don't produce any values  */
 458         op_tp = get_ia32_op_type(irn);
 459         if (op_tp == ia32_AddrModeD)
 460                 return;
 461
 462         reqs  = get_ia32_out_req_all(irn);
 463         n_res = get_ia32_n_res(irn);
 464         block = get_nodes_block(irn);
 465
 466         /* check all OUT requirements, if there is a should_be_same */
 467         if (op_tp == ia32_Normal) {
 468                 for (i = 0; i < n_res; i++) {
 469                         if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 470                                 /* get in and out register */
 471                                 out_reg = get_ia32_out_reg(irn, i);
 472                                 in_node = get_irn_n(irn, reqs[i]->same_pos);
 473                                 in_reg  = arch_get_irn_register(cg->arch_env, in_node);
 474
 475                                 /* don't copy ignore nodes */
 476                                 if (arch_irn_is(cg->arch_env, in_node, ignore))
 477                                         continue;
 478
 479                                 /* check if in and out register are equal */
 480                                 if (arch_register_get_index(out_reg) != arch_register_get_index(in_reg)) {
 481                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 482
 483                                         /* create copy from in register */
 484                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 485
 486                                         /* destination is the out register */
 487                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 488
 489                                         /* insert copy before the node into the schedule */
 490                                         sched_add_before(irn, copy);
 491
 492                                         /* set copy as in */
 493                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 494                                 }
 495                         }
 496                 }
 497         }
 498
 499         /* If we have a CondJmp with immediate, we need to    */
 500         /* check if it's the right operand, otherwise we have */
 501         /* to change it, as CMP doesn't support immediate as  */
 502         /* left operands.                                     */
 503         if (is_ia32_CondJmp(irn) && (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn)) && op_tp == ia32_AddrModeS) {
 504                 long pnc = get_negated_pnc(get_ia32_pncode(irn), get_ia32_res_mode(irn));
 505                 set_ia32_op_type(irn, ia32_AddrModeD);
 506                 set_ia32_pncode(irn, pnc);
 507         }
 508
 509         /* check if there is a sub which need to be transformed */
 510         ia32_transform_sub_to_neg_add(irn, cg);
 511
 512         /* transform a LEA into an Add if possible */
 513         ia32_transform_lea_to_add(irn, cg);
 514
 515         /* check for peephole optimization */
 516         ia32_peephole_optimization(irn, cg);
 517 }
 518
 519 /**
 520  * Add Copy nodes for not fulfilled should_be_equal constraints
 521  */
 522 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 523         irg_walk_blkwise_graph(irg, NULL, ia32_finish_irg_walker, cg);
 524 }
 525
 526
 527
 528 /**
 529  * Dummy functions for hooks we don't need but which must be filled.
 530  */
 531 static void ia32_before_sched(void *self) {
 532 }
 533
 534 /**
 535  * Called before the register allocator.
 536  * Calculate a block schedule here. We need it for the x87
 537  * simulator and the emitter.
 538  */
 539 static void ia32_before_ra(void *self) {
 540         ia32_code_gen_t *cg = self;
 541
 542         cg->blk_sched = sched_create_block_schedule(cg->irg);
 543 }
 544
 545
 546 /**
 547  * Transforms a be node into a Load.
 548  */
 549 static void transform_to_Load(ia32_transform_env_t *env) {
 550         ir_node *irn         = env->irn;
 551         entity  *ent         = be_get_frame_entity(irn);
 552         ir_mode *mode        = env->mode;
 553         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 554         ir_node *nomem       = new_rd_NoMem(env->irg);
 555         ir_node *sched_point = NULL;
 556         ir_node *ptr         = get_irn_n(irn, 0);
 557         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 558         ir_node *new_op, *proj;
 559         const arch_register_t *reg;
 560
 561         if (sched_is_scheduled(irn)) {
 562                 sched_point = sched_prev(irn);
 563         }
 564
 565         if (mode_is_float(mode)) {
 566                 if (USE_SSE2(env->cg))
 567                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 568                 else
 569                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 570         }
 571         else {
 572                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 573         }
 574
 575         set_ia32_am_support(new_op, ia32_am_Source);
 576         set_ia32_op_type(new_op, ia32_AddrModeS);
 577         set_ia32_am_flavour(new_op, ia32_B);
 578         set_ia32_ls_mode(new_op, mode);
 579         set_ia32_frame_ent(new_op, ent);
 580         set_ia32_use_frame(new_op);
 581
 582         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 583
 584         if (sched_point) {
 585                 sched_add_after(sched_point, new_op);
 586                 sched_add_after(new_op, proj);
 587
 588                 sched_remove(irn);
 589         }
 590
 591         /* copy the register from the old node to the new Load */
 592         reg = arch_get_irn_register(env->cg->arch_env, irn);
 593         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 594
 595         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 596
 597         exchange(irn, proj);
 598 }
 599
 600 /**
 601  * Transforms a be node into a Store.
 602  */
 603 static void transform_to_Store(ia32_transform_env_t *env) {
 604         ir_node *irn   = env->irn;
 605         entity  *ent   = be_get_frame_entity(irn);
 606         ir_mode *mode  = env->mode;
 607         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 608         ir_node *nomem = new_rd_NoMem(env->irg);
 609         ir_node *ptr   = get_irn_n(irn, 0);
 610         ir_node *val   = get_irn_n(irn, 1);
 611         ir_node *new_op, *proj;
 612         ir_node *sched_point = NULL;
 613
 614         if (sched_is_scheduled(irn)) {
 615                 sched_point = sched_prev(irn);
 616         }
 617
 618         if (mode_is_float(mode)) {
 619                 if (USE_SSE2(env->cg))
 620                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 621                 else
 622                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 623         }
 624         else if (get_mode_size_bits(mode) == 8) {
 625                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 626         }
 627         else {
 628                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 629         }
 630
 631         set_ia32_am_support(new_op, ia32_am_Dest);
 632         set_ia32_op_type(new_op, ia32_AddrModeD);
 633         set_ia32_am_flavour(new_op, ia32_B);
 634         set_ia32_ls_mode(new_op, mode);
 635         set_ia32_frame_ent(new_op, ent);
 636         set_ia32_use_frame(new_op);
 637
 638         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode_M, 0);
 639
 640         if (sched_point) {
 641                 sched_add_after(sched_point, new_op);
 642                 sched_add_after(new_op, proj);
 643
 644                 sched_remove(irn);
 645         }
 646
 647         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 648
 649         exchange(irn, proj);
 650 }
 651
 652 /**
 653  * Calls the transform functions for StackParam, Spill and Reload.
 654  */
 655 static void ia32_after_ra_walker(ir_node *node, void *env) {
 656         ia32_code_gen_t *cg = env;
 657         ia32_transform_env_t tenv;
 658
 659         if (is_Block(node))
 660                 return;
 661
 662         tenv.block = get_nodes_block(node);
 663         tenv.dbg   = get_irn_dbg_info(node);
 664         tenv.irg   = current_ir_graph;
 665         tenv.irn   = node;
 666         DEBUG_ONLY(tenv.mod   = cg->mod;)
 667         tenv.mode  = get_irn_mode(node);
 668         tenv.cg    = cg;
 669
 670         /* be_is_StackParam(node) || */
 671         if (be_is_Reload(node)) {
 672                 transform_to_Load(&tenv);
 673         }
 674         else if (be_is_Spill(node)) {
 675                 /* we always spill the whole register  */
 676                 tenv.mode = mode_is_float(get_irn_mode(be_get_Spill_context(node))) ? mode_D : mode_Is;
 677                 transform_to_Store(&tenv);
 678         }
 679 }
 680
 681 /**
 682  * We transform StackParam, Spill and Reload here. This needs to be done before
 683  * stack biasing otherwise we would miss the corrected offset for these nodes.
 684  */
 685 static void ia32_after_ra(void *self) {
 686         ia32_code_gen_t *cg = self;
 687         irg_walk_blkwise_graph(cg->irg, NULL, ia32_after_ra_walker, self);
 688
 689         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
 690         if (cg->used_x87) {
 691                 x87_simulate_graph(cg->arch_env, cg->irg, cg->blk_sched);
 692                 be_dump(cg->irg, "-x87", dump_ir_extblock_graph_sched);
 693         }
 694 }
 695
 696
 697 /**
 698  * Emits the code, closes the output file and frees
 699  * the code generator interface.
 700  */
 701 static void ia32_codegen(void *self) {
 702         ia32_code_gen_t *cg = self;
 703         ir_graph        *irg = cg->irg;
 704         FILE            *out = cg->out;
 705
 706         if (cg->emit_decls) {
 707                 ia32_gen_decls(cg->out);
 708                 cg->emit_decls = 0;
 709         }
 710
 711         ia32_finish_irg(irg, cg);
 712         be_dump(irg, "-finished", dump_ir_block_graph_sched);
 713         ia32_gen_routine(out, irg, cg);
 714
 715         cur_reg_set = NULL;
 716
 717         pmap_destroy(cg->tv_ent);
 718         pmap_destroy(cg->types);
 719
 720         /* de-allocate code generator */
 721         del_set(cg->reg_set);
 722         free(self);
 723 }
 724
 725 static void *ia32_cg_init(FILE *F, const be_irg_t *birg);
 726
 727 static const arch_code_generator_if_t ia32_code_gen_if = {
 728         ia32_cg_init,
 729         NULL,                /* before abi introduce hook */
 730         ia32_prepare_graph,
 731         ia32_before_sched,   /* before scheduling hook */
 732         ia32_before_ra,      /* before register allocation hook */
 733         ia32_after_ra,       /* after register allocation hook */
 734         ia32_codegen         /* emit && done */
 735 };
 736
 737 /**
 738  * Initializes the code generator.
 739  */
 740 static void *ia32_cg_init(FILE *F, const be_irg_t *birg) {
 741         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
 742         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
 743
 744         cg->impl      = &ia32_code_gen_if;
 745         cg->irg       = birg->irg;
 746         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
 747         cg->out       = F;
 748         cg->arch_env  = birg->main_env->arch_env;
 749         cg->types     = pmap_create();
 750         cg->tv_ent    = pmap_create();
 751         cg->birg      = birg;
 752         cg->blk_sched = NULL;
 753         cg->fp_kind   = isa->fp_kind;
 754         cg->used_x87  = 0;
 755
 756         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
 757
 758         /* set optimizations */
 759         cg->opt.incdec    = 0;
 760         cg->opt.doam      = 1;
 761         cg->opt.placecnst = 1;
 762         cg->opt.immops    = 1;
 763         cg->opt.extbb     = 1;
 764
 765 #ifndef NDEBUG
 766         if (isa->name_obst_size) {
 767                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
 768                 isa->name_obst_size = 0;
 769                 obstack_free(isa->name_obst, NULL);
 770                 obstack_init(isa->name_obst);
 771         }
 772 #endif /* NDEBUG */
 773
 774         isa->num_codegens++;
 775
 776         if (isa->num_codegens > 1)
 777                 cg->emit_decls = 0;
 778         else
 779                 cg->emit_decls = 1;
 780
 781         cur_reg_set = cg->reg_set;
 782
 783         ia32_irn_ops.cg = cg;
 784
 785         return (arch_code_generator_t *)cg;
 786 }
 787
 788
 789
 790 /*****************************************************************
 791  *  ____             _                  _   _____  _____
 792  * |  _ \           | |                | | |_   _|/ ____|  /\
 793  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 794  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 795  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 796  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 797  *
 798  *****************************************************************/
 799
 800 static ia32_isa_t ia32_isa_template = {
 801         &ia32_isa_if,            /* isa interface implementation */
 802         &ia32_gp_regs[REG_ESP],  /* stack pointer register */
 803         &ia32_gp_regs[REG_EBP],  /* base pointer register */
 804         -1,                      /* stack direction */
 805         0,                       /* number of code generator objects so far */
 806         NULL,                    /* 16bit register names */
 807         NULL,                    /* 8bit register names */
 808         fp_sse2,                 /* use SSE2 unit for fp operations */
 809 #ifndef NDEBUG
 810         NULL,                    /* name obstack */
 811         0                        /* name obst size */
 812 #endif
 813 };
 814
 815 /**
 816  * Initializes the backend ISA.
 817  */
 818 static void *ia32_init(void) {
 819         static int inited = 0;
 820         ia32_isa_t *isa;
 821
 822         if(inited)
 823                 return NULL;
 824
 825         isa = xcalloc(1, sizeof(*isa));
 826         memcpy(isa, &ia32_isa_template, sizeof(*isa));
 827
 828         ia32_register_init(isa);
 829         ia32_create_opcodes();
 830         ia32_register_copy_attr_func();
 831
 832         isa->regs_16bit = pmap_create();
 833         isa->regs_8bit  = pmap_create();
 834 //      isa->fp_kind    = fp_x87;
 835
 836         ia32_build_16bit_reg_map(isa->regs_16bit);
 837         ia32_build_8bit_reg_map(isa->regs_8bit);
 838
 839 #ifndef NDEBUG
 840         isa->name_obst = xcalloc(1, sizeof(*(isa->name_obst)));
 841         obstack_init(isa->name_obst);
 842         isa->name_obst_size = 0;
 843 #endif /* NDEBUG */
 844
 845         inited = 1;
 846
 847         return isa;
 848 }
 849
 850
 851
 852 /**
 853  * Closes the output file and frees the ISA structure.
 854  */
 855 static void ia32_done(void *self) {
 856         ia32_isa_t *isa = self;
 857
 858         pmap_destroy(isa->regs_16bit);
 859         pmap_destroy(isa->regs_8bit);
 860
 861 #ifndef NDEBUG
 862         //printf("name obst size = %d bytes\n", isa->name_obst_size);
 863         obstack_free(isa->name_obst, NULL);
 864 #endif /* NDEBUG */
 865
 866         free(self);
 867 }
 868
 869
 870 /**
 871  * Return the number of register classes for this architecture.
 872  * We report always these:
 873  *  - the general purpose registers
 874  *  - the floating point register set (depending on the unit used for FP)
 875  *  - MMX/SE registers (currently not supported)
 876  */
 877 static int ia32_get_n_reg_class(const void *self) {
 878         return 2;
 879 }
 880
 881 /**
 882  * Return the register class for index i.
 883  */
 884 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
 885         const ia32_isa_t *isa = self;
 886         assert(i >= 0 && i < 2 && "Invalid ia32 register class requested.");
 887         if (i == 0)
 888                 return &ia32_reg_classes[CLASS_ia32_gp];
 889         return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
 890 }
 891
 892 /**
 893  * Get the register class which shall be used to store a value of a given mode.
 894  * @param self The this pointer.
 895  * @param mode The mode in question.
 896  * @return A register class which can hold values of the given mode.
 897  */
 898 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 899         const ia32_isa_t *isa = self;
 900         if (mode_is_float(mode)) {
 901                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
 902         }
 903         else
 904                 return &ia32_reg_classes[CLASS_ia32_gp];
 905 }
 906
 907 /**
 908  * Get the ABI restrictions for procedure calls.
 909  * @param self        The this pointer.
 910  * @param method_type The type of the method (procedure) in question.
 911  * @param abi         The abi object to be modified
 912  */
 913 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
 914         const ia32_isa_t *isa = self;
 915         ir_type  *tp;
 916         ir_mode  *mode;
 917         unsigned  cc        = get_method_calling_convention(method_type);
 918         int       n         = get_method_n_params(method_type);
 919         int       biggest_n = -1;
 920         int       stack_idx = 0;
 921         int       i, ignore_1, ignore_2;
 922         ir_mode **modes;
 923         const arch_register_t *reg;
 924         be_abi_call_flags_t call_flags;
 925
 926         /* set abi flags for calls */
 927         call_flags.bits.left_to_right         = 0;
 928         call_flags.bits.store_args_sequential = 0;
 929         call_flags.bits.try_omit_fp           = 1;
 930         call_flags.bits.fp_free               = 0;
 931         call_flags.bits.call_has_imm          = 1;
 932
 933         /* set stack parameter passing style */
 934         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
 935
 936         /* collect the mode for each type */
 937         modes = alloca(n * sizeof(modes[0]));
 938
 939         for (i = 0; i < n; i++) {
 940                 tp       = get_method_param_type(method_type, i);
 941                 modes[i] = get_type_mode(tp);
 942         }
 943
 944         /* set register parameters  */
 945         if (cc & cc_reg_param) {
 946                 /* determine the number of parameters passed via registers */
 947                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
 948
 949                 /* loop over all parameters and set the register requirements */
 950                 for (i = 0; i <= biggest_n; i++) {
 951                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
 952                         assert(reg && "kaputt");
 953                         be_abi_call_param_reg(abi, i, reg);
 954                 }
 955
 956                 stack_idx = i;
 957         }
 958
 959
 960         /* set stack parameters */
 961         for (i = stack_idx; i < n; i++) {
 962                 be_abi_call_param_stack(abi, i, 1, 0, 0);
 963         }
 964
 965
 966         /* set return registers */
 967         n = get_method_n_ress(method_type);
 968
 969         assert(n <= 2 && "more than two results not supported");
 970
 971         /* In case of 64bit returns, we will have two 32bit values */
 972         if (n == 2) {
 973                 tp   = get_method_res_type(method_type, 0);
 974                 mode = get_type_mode(tp);
 975
 976                 assert(!mode_is_float(mode) && "two FP results not supported");
 977
 978                 tp   = get_method_res_type(method_type, 1);
 979                 mode = get_type_mode(tp);
 980
 981                 assert(!mode_is_float(mode) && "two FP results not supported");
 982
 983                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
 984                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
 985         }
 986         else if (n == 1) {
 987                 const arch_register_t *reg;
 988
 989                 tp   = get_method_res_type(method_type, 0);
 990                 assert(is_atomic_type(tp));
 991                 mode = get_type_mode(tp);
 992
 993                 reg = mode_is_float(mode) ?
 994                         (USE_SSE2(isa) ? &ia32_xmm_regs[REG_XMM0] : &ia32_vfp_regs[REG_VF0]) :
 995                         &ia32_gp_regs[REG_EAX];
 996
 997                 be_abi_call_res_reg(abi, 0, reg);
 998         }
 999 }
1000
1001
1002 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1003         return &ia32_irn_ops;
1004 }
1005
1006 const arch_irn_handler_t ia32_irn_handler = {
1007         ia32_get_irn_ops
1008 };
1009
1010 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1011         return &ia32_irn_handler;
1012 }
1013
1014 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1015         return is_ia32_irn(irn);
1016 }
1017
1018 /**
1019  * Initializes the code generator interface.
1020  */
1021 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1022         return &ia32_code_gen_if;
1023 }
1024
1025 list_sched_selector_t ia32_sched_selector;
1026
1027 /**
1028  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1029  */
1030 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
1031 //      memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1032         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
1033         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1034         return &ia32_sched_selector;
1035 }
1036
1037 #ifdef WITH_LIBCORE
1038 static void ia32_register_options(lc_opt_entry_t *ent)
1039 {
1040 }
1041 #endif /* WITH_LIBCORE */
1042
1043 const arch_isa_if_t ia32_isa_if = {
1044 #ifdef WITH_LIBCORE
1045         ia32_register_options,
1046 #endif
1047         ia32_init,
1048         ia32_done,
1049         ia32_get_n_reg_class,
1050         ia32_get_reg_class,
1051         ia32_get_reg_class_for_mode,
1052         ia32_get_call_abi,
1053         ia32_get_irn_handler,
1054         ia32_get_code_generator_if,
1055         ia32_get_list_sched_selector
1056 };