nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  *
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef HAVE_MALLOC_H
  12 #include <malloc.h>
  13 #endif
  14
  15 #ifdef HAVE_ALLOCA_H
  16 #include <alloca.h>
  17 #endif
  18
  19 #ifdef WITH_LIBCORE
  20 #include <libcore/lc_opts.h>
  21 #include <libcore/lc_opts_enum.h>
  22 #endif /* WITH_LIBCORE */
  23
  24 #include "pseudo_irg.h"
  25 #include "irgwalk.h"
  26 #include "irprog.h"
  27 #include "irprintf.h"
  28 #include "iredges_t.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irgopt.h"
  32
  33 #include "bitset.h"
  34 #include "debug.h"
  35
  36 #include "../beabi.h"                 /* the general register allocator interface */
  37 #include "../benode_t.h"
  38 #include "../belower.h"
  39 #include "../besched_t.h"
  40 #include "../be.h"
  41 #include "bearch_ia32_t.h"
  42
  43 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  44 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  45 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  46 #include "ia32_transform.h"
  47 #include "ia32_emitter.h"
  48 #include "ia32_map_regs.h"
  49 #include "ia32_optimize.h"
  50 #include "ia32_x87.h"
  51 #include "ia32_dbg_stat.h"
  52
  53 #define DEBUG_MODULE "firm.be.ia32.isa"
  54
  55 /* TODO: ugly */
  56 static set *cur_reg_set = NULL;
  57
  58 #undef is_Start
  59 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  60
  61 /* Creates the unique per irg GP NoReg node. */
  62 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  63         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  64 }
  65
  66 /* Creates the unique per irg FP NoReg node. */
  67 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  68         return be_abi_get_callee_save_irn(cg->birg->abi,
  69                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  70 }
  71
  72 /**************************************************
  73  *                         _ _              _  __
  74  *                        | | |            (_)/ _|
  75  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  76  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  77  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  78  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  79  *            __/ |
  80  *           |___/
  81  **************************************************/
  82
  83 static ir_node *my_skip_proj(const ir_node *n) {
  84         while (is_Proj(n))
  85                 n = get_Proj_pred(n);
  86         return (ir_node *)n;
  87 }
  88
  89
  90 /**
  91  * Return register requirements for an ia32 node.
  92  * If the node returns a tuple (mode_T) then the proj's
  93  * will be asked for this information.
  94  */
  95 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  96         const ia32_irn_ops_t      *ops = self;
  97         const ia32_register_req_t *irn_req;
  98         long                       node_pos = pos == -1 ? 0 : pos;
  99         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
 100         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
 101
 102         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
 103                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
 104                 return NULL;
 105         }
 106
 107         if (mode == mode_T && pos < 0) {
 108                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
 109                 return NULL;
 110         }
 111
 112         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 113
 114         if (is_Proj(irn)) {
 115                 if (pos == -1) {
 116                         node_pos = ia32_translate_proj_pos(irn);
 117                 }
 118                 else {
 119                         node_pos = pos;
 120                 }
 121
 122                 irn = my_skip_proj(irn);
 123
 124                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 125         }
 126
 127         if (is_ia32_irn(irn)) {
 128                 if (pos >= 0) {
 129                         irn_req = get_ia32_in_req(irn, pos);
 130                 }
 131                 else {
 132                         irn_req = get_ia32_out_req(irn, node_pos);
 133                 }
 134
 135                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 136
 137                 memcpy(req, &(irn_req->req), sizeof(*req));
 138
 139                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 140                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 141                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 142                 }
 143
 144                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 145                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 146                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 147                 }
 148         }
 149         else {
 150                 /* treat Phi like Const with default requirements */
 151                 if (is_Phi(irn)) {
 152                         DB((mod, LEVEL_1, "returning standard reqs for %+F\n", irn));
 153                         if (mode_is_float(mode)) {
 154                                 if (USE_SSE2(ops->cg))
 155                                         memcpy(req, &(ia32_default_req_ia32_xmm.req), sizeof(*req));
 156                                 else
 157                                         memcpy(req, &(ia32_default_req_ia32_vfp.req), sizeof(*req));
 158                         }
 159                         else if (mode_is_int(mode) || mode_is_reference(mode))
 160                                 memcpy(req, &(ia32_default_req_ia32_gp.req), sizeof(*req));
 161                         else if (mode == mode_T || mode == mode_M) {
 162                                 DBG((mod, LEVEL_1, "ignoring Phi node %+F\n", irn));
 163                                 return NULL;
 164                         }
 165                         else
 166                                 assert(0 && "unsupported Phi-Mode");
 167                 }
 168                 else {
 169                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 170                         req = NULL;
 171                 }
 172         }
 173
 174         return req;
 175 }
 176
 177 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 178         int                   pos = 0;
 179         const ia32_irn_ops_t *ops = self;
 180
 181         if (get_irn_mode(irn) == mode_X) {
 182                 return;
 183         }
 184
 185         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 186
 187         if (is_Proj(irn)) {
 188                 pos = ia32_translate_proj_pos(irn);
 189                 irn = my_skip_proj(irn);
 190         }
 191
 192         if (is_ia32_irn(irn)) {
 193                 const arch_register_t **slots;
 194
 195                 slots      = get_ia32_slots(irn);
 196                 slots[pos] = reg;
 197         }
 198         else {
 199                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 200         }
 201 }
 202
 203 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 204         int pos = 0;
 205         const arch_register_t *reg = NULL;
 206
 207         if (is_Proj(irn)) {
 208
 209                 if (get_irn_mode(irn) == mode_X) {
 210                         return NULL;
 211                 }
 212
 213                 pos = ia32_translate_proj_pos(irn);
 214                 irn = my_skip_proj(irn);
 215         }
 216
 217         if (is_ia32_irn(irn)) {
 218                 const arch_register_t **slots;
 219                 slots = get_ia32_slots(irn);
 220                 reg   = slots[pos];
 221         }
 222         else {
 223                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 224         }
 225
 226         return reg;
 227 }
 228
 229 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 230         irn = my_skip_proj(irn);
 231         if (is_cfop(irn))
 232                 return arch_irn_class_branch;
 233         else if (is_ia32_irn(irn))
 234                 return arch_irn_class_normal;
 235         else
 236                 return 0;
 237 }
 238
 239 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 240         irn = my_skip_proj(irn);
 241         if (is_ia32_irn(irn))
 242                 return get_ia32_flags(irn);
 243         else {
 244                 return 0;
 245         }
 246 }
 247
 248 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 249         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 250 }
 251
 252 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 253         char buf[64];
 254         const ia32_irn_ops_t *ops = self;
 255
 256         if (get_ia32_frame_ent(irn)) {
 257                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 258
 259                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 260                 snprintf(buf, sizeof(buf), "%d", bias);
 261
 262                 if (get_ia32_op_type(irn) == ia32_Normal) {
 263                         set_ia32_cnst(irn, buf);
 264                 }
 265                 else {
 266                         add_ia32_am_offs(irn, buf);
 267                         am_flav |= ia32_O;
 268                         set_ia32_am_flavour(irn, am_flav);
 269                 }
 270         }
 271 }
 272
 273 typedef struct {
 274         be_abi_call_flags_bits_t flags;
 275         const arch_isa_t *isa;
 276         const arch_env_t *aenv;
 277         ir_graph *irg;
 278 } ia32_abi_env_t;
 279
 280 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 281 {
 282         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 283         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 284         env->flags = fl.bits;
 285         env->irg   = irg;
 286         env->aenv  = aenv;
 287         env->isa   = aenv->isa;
 288         return env;
 289 }
 290
 291 static void ia32_abi_dont_save_regs(void *self, pset *s)
 292 {
 293         ia32_abi_env_t *env = self;
 294         if(env->flags.try_omit_fp)
 295                 pset_insert_ptr(s, env->isa->bp);
 296 }
 297
 298 /**
 299  * Generate the prologue.
 300  * @param self    The callback object.
 301  * @param mem     A pointer to the mem node. Update this if you define new memory.
 302  * @param reg_map A mapping mapping all callee_save/ignore/parameter registers to their defining nodes.
 303  * @return        The register which shall be used as a stack frame base.
 304  *
 305  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 306  */
 307 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 308 {
 309         ia32_abi_env_t *env              = self;
 310
 311         if (!env->flags.try_omit_fp) {
 312                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 313                 ir_node *bl          = get_irg_start_block(env->irg);
 314                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 315                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 316                 ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_GP_NOREG]);
 317                 ir_node *store_bp;
 318
 319                 /* push ebp */
 320                 curr_sp  = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, reg_size, be_stack_dir_expand);
 321                 store_bp = new_rd_ia32_Store(NULL, env->irg, bl, curr_sp, curr_no_reg, curr_bp, *mem, mode_T);
 322                 set_ia32_am_support(store_bp, ia32_am_Dest);
 323                 set_ia32_am_flavour(store_bp, ia32_B);
 324                 set_ia32_op_type(store_bp, ia32_AddrModeD);
 325                 set_ia32_ls_mode(store_bp, env->isa->bp->reg_class->mode);
 326                 *mem     = new_r_Proj(env->irg, bl, store_bp, mode_M, 0);
 327
 328                 /* move esp to ebp */
 329                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 330                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 331                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 332                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_dont_spill);
 333
 334                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 335                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 336
 337                 return env->isa->bp;
 338         }
 339
 340         return env->isa->sp;
 341 }
 342
 343 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 344 {
 345         ia32_abi_env_t *env  = self;
 346         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 347         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 348         ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_GP_NOREG]);
 349
 350         if (env->flags.try_omit_fp) {
 351                 /* simply remove the stack frame here */
 352                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 353         }
 354
 355         else {
 356                 ir_node *load_bp;
 357                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 358                 int reg_size     = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 359
 360                 /* copy ebp to esp */
 361                 curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 362
 363                 /* pop ebp */
 364                 load_bp = new_rd_ia32_Load(NULL, env->irg, bl, curr_sp, curr_no_reg, *mem, mode_T);
 365                 set_ia32_am_support(load_bp, ia32_am_Source);
 366                 set_ia32_am_flavour(load_bp, ia32_B);
 367                 set_ia32_op_type(load_bp, ia32_AddrModeS);
 368                 set_ia32_ls_mode(load_bp, mode_bp);
 369                 curr_bp = new_r_Proj(env->irg, bl, load_bp, mode_bp, 0);
 370                 *mem    = new_r_Proj(env->irg, bl, load_bp, mode_M, 1);
 371                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 372
 373                 curr_sp  = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, reg_size, be_stack_dir_shrink);
 374         }
 375
 376         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 377         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 378 }
 379
 380 /**
 381  * Produces the type which sits between the stack args and the locals on the stack.
 382  * it will contain the return address and space to store the old base pointer.
 383  * @return The Firm type modeling the ABI between type.
 384  */
 385 static ir_type *ia32_abi_get_between_type(void *self)
 386 {
 387         static ir_type *omit_fp_between_type = NULL;
 388         static ir_type *between_type         = NULL;
 389
 390         ia32_abi_env_t *env = self;
 391
 392         if(!between_type) {
 393                 entity *old_bp_ent;
 394                 entity *ret_addr_ent;
 395                 entity *omit_fp_ret_addr_ent;
 396
 397                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 398                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 399
 400                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 401                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 402                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 403
 404                 set_entity_offset_bytes(old_bp_ent, 0);
 405                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 406                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 407
 408                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 409                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 410
 411                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 412                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 413         }
 414
 415         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 416 }
 417
 418 static const be_abi_callbacks_t ia32_abi_callbacks = {
 419         ia32_abi_init,
 420         free,
 421         ia32_abi_get_between_type,
 422         ia32_abi_dont_save_regs,
 423         ia32_abi_prologue,
 424         ia32_abi_epilogue,
 425 };
 426
 427 /* fill register allocator interface */
 428
 429 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 430         ia32_get_irn_reg_req,
 431         ia32_set_irn_reg,
 432         ia32_get_irn_reg,
 433         ia32_classify,
 434         ia32_get_flags,
 435         ia32_get_frame_entity,
 436         ia32_set_stack_bias
 437 };
 438
 439 ia32_irn_ops_t ia32_irn_ops = {
 440         &ia32_irn_ops_if,
 441         NULL
 442 };
 443
 444
 445
 446 /**************************************************
 447  *                _                         _  __
 448  *               | |                       (_)/ _|
 449  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 450  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 451  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 452  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 453  *                        __/ |
 454  *                       |___/
 455  **************************************************/
 456
 457 /**
 458  * Transforms the standard firm graph into
 459  * an ia32 firm graph
 460  */
 461 static void ia32_prepare_graph(void *self) {
 462         ia32_code_gen_t *cg = self;
 463         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 464
 465         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 466         ia32_register_transformers();
 467         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_node, cg);
 468         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 469
 470         if (cg->opt & IA32_OPT_DOAM) {
 471                 edges_deactivate(cg->irg);
 472                 //dead_node_elimination(cg->irg);
 473                 edges_activate(cg->irg);
 474
 475                 FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.am");
 476
 477                 irg_walk_blkwise_graph(cg->irg, NULL, ia32_optimize_am, cg);
 478                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 479         }
 480
 481         DEBUG_ONLY(cg->mod = old_mod;)
 482 }
 483
 484
 485 /**
 486  * Insert copies for all ia32 nodes where the should_be_same requirement
 487  * is not fulfilled.
 488  * Transform Sub into Neg -- Add if IN2 == OUT
 489  */
 490 static void ia32_finish_node(ir_node *irn, void *env) {
 491         ia32_code_gen_t            *cg = env;
 492         const ia32_register_req_t **reqs;
 493         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 494         int                         n_res, i;
 495         ir_node                    *copy, *in_node, *block, *in2_node;
 496         ia32_op_type_t              op_tp;
 497
 498         if (is_ia32_irn(irn)) {
 499                 /* AM Dest nodes don't produce any values  */
 500                 op_tp = get_ia32_op_type(irn);
 501                 if (op_tp == ia32_AddrModeD)
 502                         goto end;
 503
 504                 reqs  = get_ia32_out_req_all(irn);
 505                 n_res = get_ia32_n_res(irn);
 506                 block = get_nodes_block(irn);
 507
 508                 /* check all OUT requirements, if there is a should_be_same */
 509                 if (op_tp == ia32_Normal && ! is_ia32_Lea(irn)) {
 510                         for (i = 0; i < n_res; i++) {
 511                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 512                                         /* get in and out register */
 513                                         out_reg  = get_ia32_out_reg(irn, i);
 514                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 515                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 516                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 517                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 518
 519                                         /* don't copy ignore nodes */
 520                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 521                                                 continue;
 522
 523                                         /* check if in and out register are equal */
 524                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 525                                                 /* in case of a commutative op: just exchange the in's */
 526                                                 if (is_ia32_commutative(irn) && REGS_ARE_EQUAL(out_reg, in2_reg)) {
 527                                                         set_irn_n(irn, reqs[i]->same_pos, in2_node);
 528                                                         set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 529                                                 }
 530                                                 else {
 531                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 532                                                         /* create copy from in register */
 533                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 534
 535                                                         DBG_OPT_2ADDRCPY(copy);
 536
 537                                                         /* destination is the out register */
 538                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 539
 540                                                         /* insert copy before the node into the schedule */
 541                                                         sched_add_before(irn, copy);
 542
 543                                                         /* set copy as in */
 544                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 545                                                 }
 546                                         }
 547                                 }
 548                         }
 549                 }
 550
 551                 /* If we have a CondJmp with immediate, we need to    */
 552                 /* check if it's the right operand, otherwise we have */
 553                 /* to change it, as CMP doesn't support immediate as  */
 554                 /* left operands.                                     */
 555                 if (is_ia32_CondJmp(irn) && (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn)) && op_tp == ia32_AddrModeS) {
 556                         long pnc = get_negated_pnc(get_ia32_pncode(irn), get_ia32_res_mode(irn));
 557                         set_ia32_op_type(irn, ia32_AddrModeD);
 558                         set_ia32_pncode(irn, pnc);
 559                 }
 560
 561                 /* check if there is a sub which need to be transformed */
 562                 ia32_transform_sub_to_neg_add(irn, cg);
 563
 564                 /* transform a LEA into an Add if possible */
 565                 ia32_transform_lea_to_add(irn, cg);
 566         }
 567 end:
 568
 569         /* check for peephole optimization */
 570         ia32_peephole_optimization(irn, cg);
 571 }
 572
 573 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 574         ir_node *irn, *next;
 575
 576         for (irn = sched_first(block); !sched_is_end(irn); irn = next) {
 577                 next = sched_next(irn);
 578                 ia32_finish_node(irn, env);
 579         }
 580 }
 581
 582 /**
 583  * Add Copy nodes for not fulfilled should_be_equal constraints
 584  */
 585 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 586         irg_block_walk_graph(irg, NULL, ia32_finish_irg_walker, cg);
 587 }
 588
 589
 590
 591 /**
 592  * Dummy functions for hooks we don't need but which must be filled.
 593  */
 594 static void ia32_before_sched(void *self) {
 595 }
 596
 597 /**
 598  * Called before the register allocator.
 599  * Calculate a block schedule here. We need it for the x87
 600  * simulator and the emitter.
 601  */
 602 static void ia32_before_ra(void *self) {
 603         ia32_code_gen_t *cg = self;
 604
 605         cg->blk_sched = sched_create_block_schedule(cg->irg);
 606 }
 607
 608
 609 /**
 610  * Transforms a be node into a Load.
 611  */
 612 static void transform_to_Load(ia32_transform_env_t *env) {
 613         ir_node *irn         = env->irn;
 614         entity  *ent         = be_get_frame_entity(irn);
 615         ir_mode *mode        = env->mode;
 616         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 617         ir_node *nomem       = new_rd_NoMem(env->irg);
 618         ir_node *sched_point = NULL;
 619         ir_node *ptr         = get_irn_n(irn, 0);
 620         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 621         ir_node *new_op, *proj;
 622         const arch_register_t *reg;
 623
 624         if (sched_is_scheduled(irn)) {
 625                 sched_point = sched_prev(irn);
 626         }
 627
 628         if (mode_is_float(mode)) {
 629                 if (USE_SSE2(env->cg))
 630                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 631                 else
 632                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 633         }
 634         else {
 635                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 636         }
 637
 638         set_ia32_am_support(new_op, ia32_am_Source);
 639         set_ia32_op_type(new_op, ia32_AddrModeS);
 640         set_ia32_am_flavour(new_op, ia32_B);
 641         set_ia32_ls_mode(new_op, mode);
 642         set_ia32_frame_ent(new_op, ent);
 643         set_ia32_use_frame(new_op);
 644
 645         DBG_OPT_RELOAD2LD(irn, new_op);
 646
 647         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 648
 649         if (sched_point) {
 650                 sched_add_after(sched_point, new_op);
 651                 sched_add_after(new_op, proj);
 652
 653                 sched_remove(irn);
 654         }
 655
 656         /* copy the register from the old node to the new Load */
 657         reg = arch_get_irn_register(env->cg->arch_env, irn);
 658         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 659
 660         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 661
 662         exchange(irn, proj);
 663 }
 664
 665 /**
 666  * Transforms a be node into a Store.
 667  */
 668 static void transform_to_Store(ia32_transform_env_t *env) {
 669         ir_node *irn   = env->irn;
 670         entity  *ent   = be_get_frame_entity(irn);
 671         ir_mode *mode  = env->mode;
 672         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 673         ir_node *nomem = new_rd_NoMem(env->irg);
 674         ir_node *ptr   = get_irn_n(irn, 0);
 675         ir_node *val   = get_irn_n(irn, 1);
 676         ir_node *new_op, *proj;
 677         ir_node *sched_point = NULL;
 678
 679         if (sched_is_scheduled(irn)) {
 680                 sched_point = sched_prev(irn);
 681         }
 682
 683         if (mode_is_float(mode)) {
 684                 if (USE_SSE2(env->cg))
 685                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 686                 else
 687                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 688         }
 689         else if (get_mode_size_bits(mode) == 8) {
 690                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 691         }
 692         else {
 693                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 694         }
 695
 696         set_ia32_am_support(new_op, ia32_am_Dest);
 697         set_ia32_op_type(new_op, ia32_AddrModeD);
 698         set_ia32_am_flavour(new_op, ia32_B);
 699         set_ia32_ls_mode(new_op, mode);
 700         set_ia32_frame_ent(new_op, ent);
 701         set_ia32_use_frame(new_op);
 702
 703         DBG_OPT_SPILL2ST(irn, new_op);
 704
 705         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode_M, 0);
 706
 707         if (sched_point) {
 708                 sched_add_after(sched_point, new_op);
 709                 sched_add_after(new_op, proj);
 710
 711                 sched_remove(irn);
 712         }
 713
 714         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 715
 716         exchange(irn, proj);
 717 }
 718
 719 /**
 720  * Fix the mode of Spill/Reload
 721  */
 722 static ir_mode *fix_spill_mode(ia32_code_gen_t *cg, ir_mode *mode)
 723 {
 724         if (mode_is_float(mode)) {
 725                 if (USE_SSE2(cg))
 726                         mode = mode_D;
 727                 else
 728                         mode = mode_E;
 729         }
 730         else
 731                 mode = mode_Is;
 732         return mode;
 733 }
 734
 735 /**
 736  * Block-Walker: Calls the transform functions Spill and Reload.
 737  */
 738 static void ia32_after_ra_walker(ir_node *block, void *env) {
 739         ir_node *node, *prev;
 740         ia32_code_gen_t *cg = env;
 741         ia32_transform_env_t tenv;
 742
 743         tenv.block = block;
 744         tenv.irg   = current_ir_graph;
 745         tenv.cg    = cg;
 746         DEBUG_ONLY(tenv.mod = cg->mod;)
 747
 748         /* beware: the schedule is changed here */
 749         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 750                 prev = sched_prev(node);
 751                 if (be_is_Reload(node)) {
 752                         /* we always reload the whole register  */
 753                         tenv.dbg  = get_irn_dbg_info(node);
 754                         tenv.irn  = node;
 755                         tenv.mode = fix_spill_mode(cg, get_irn_mode(node));
 756                         transform_to_Load(&tenv);
 757                 }
 758                 else if (be_is_Spill(node)) {
 759                         /* we always spill the whole register  */
 760                         tenv.dbg  = get_irn_dbg_info(node);
 761                         tenv.irn  = node;
 762                         tenv.mode = fix_spill_mode(cg, get_irn_mode(be_get_Spill_context(node)));
 763                         transform_to_Store(&tenv);
 764                 }
 765         }
 766 }
 767
 768 /**
 769  * We transform Spill and Reload here. This needs to be done before
 770  * stack biasing otherwise we would miss the corrected offset for these nodes.
 771  *
 772  * If x87 instruction should be emitted, run the x87 simulator and patch
 773  * the virtual instructions. This must obviously be done after register allocation.
 774  */
 775 static void ia32_after_ra(void *self) {
 776         ia32_code_gen_t *cg = self;
 777         irg_block_walk_graph(cg->irg, NULL, ia32_after_ra_walker, self);
 778
 779         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
 780         if (cg->used_fp == fp_x87) {
 781                 x87_simulate_graph(cg->arch_env, cg->irg, cg->blk_sched);
 782         }
 783 }
 784
 785
 786 /**
 787  * Emits the code, closes the output file and frees
 788  * the code generator interface.
 789  */
 790 static void ia32_codegen(void *self) {
 791         ia32_code_gen_t *cg = self;
 792         ir_graph        *irg = cg->irg;
 793
 794         ia32_finish_irg(irg, cg);
 795         be_dump(irg, "-finished", dump_ir_block_graph_sched);
 796         ia32_gen_routine(cg->isa->out, irg, cg);
 797
 798         cur_reg_set = NULL;
 799
 800         /* remove it from the isa */
 801         cg->isa->cg = NULL;
 802
 803         /* de-allocate code generator */
 804         del_set(cg->reg_set);
 805         free(self);
 806
 807 }
 808
 809 static void *ia32_cg_init(const be_irg_t *birg);
 810
 811 static const arch_code_generator_if_t ia32_code_gen_if = {
 812         ia32_cg_init,
 813         NULL,                /* before abi introduce hook */
 814         ia32_prepare_graph,
 815         ia32_before_sched,   /* before scheduling hook */
 816         ia32_before_ra,      /* before register allocation hook */
 817         ia32_after_ra,       /* after register allocation hook */
 818         ia32_codegen         /* emit && done */
 819 };
 820
 821 /**
 822  * Initializes a IA32 code generator.
 823  */
 824 static void *ia32_cg_init(const be_irg_t *birg) {
 825         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
 826         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
 827
 828         cg->impl      = &ia32_code_gen_if;
 829         cg->irg       = birg->irg;
 830         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
 831         cg->arch_env  = birg->main_env->arch_env;
 832         cg->isa       = isa;
 833         cg->birg      = birg;
 834         cg->blk_sched = NULL;
 835         cg->fp_to_gp  = NULL;
 836         cg->gp_to_fp  = NULL;
 837         cg->fp_kind   = isa->fp_kind;
 838         cg->used_fp   = fp_none;
 839
 840         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
 841
 842         /* copy optimizations from isa for easier access */
 843         cg->opt = isa->opt;
 844
 845         /* enter it */
 846         isa->cg = cg;
 847
 848 #ifndef NDEBUG
 849         if (isa->name_obst_size) {
 850                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
 851                 isa->name_obst_size = 0;
 852                 obstack_free(isa->name_obst, NULL);
 853                 obstack_init(isa->name_obst);
 854         }
 855 #endif /* NDEBUG */
 856
 857         isa->num_codegens++;
 858
 859         if (isa->num_codegens > 1)
 860                 cg->emit_decls = 0;
 861         else
 862                 cg->emit_decls = 1;
 863
 864         cur_reg_set = cg->reg_set;
 865
 866         ia32_irn_ops.cg = cg;
 867
 868         return (arch_code_generator_t *)cg;
 869 }
 870
 871
 872
 873 /*****************************************************************
 874  *  ____             _                  _   _____  _____
 875  * |  _ \           | |                | | |_   _|/ ____|  /\
 876  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 877  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 878  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 879  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 880  *
 881  *****************************************************************/
 882
 883 /**
 884  * The template that generates a new ISA object.
 885  * Note that this template can be changed by command line
 886  * arguments.
 887  */
 888 static ia32_isa_t ia32_isa_template = {
 889         &ia32_isa_if,            /* isa interface implementation */
 890         &ia32_gp_regs[REG_ESP],  /* stack pointer register */
 891         &ia32_gp_regs[REG_EBP],  /* base pointer register */
 892         -1,                      /* stack direction */
 893         0,                       /* number of code generator objects so far */
 894         NULL,                    /* 16bit register names */
 895         NULL,                    /* 8bit register names */
 896         NULL,                    /* types */
 897         NULL,                    /* tv_ents */
 898         (0 |
 899         IA32_OPT_DOAM      |     /* optimize address mode                            default: on  */
 900         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on  */
 901         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on  */
 902         IA32_OPT_EXTBB),         /* use extended basic block scheduling,             default: on  */
 903         arch_pentium_4,          /* instruction architecture */
 904         arch_pentium_4,          /* optimize for architecture */
 905         fp_sse2,                 /* use sse2 unit */
 906         NULL,                    /* current code generator */
 907 #ifndef NDEBUG
 908         NULL,                    /* name obstack */
 909         0                        /* name obst size */
 910 #endif
 911 };
 912
 913 /**
 914  * Initializes the backend ISA.
 915  */
 916 static void *ia32_init(FILE *file_handle) {
 917         static int inited = 0;
 918         ia32_isa_t *isa;
 919
 920         if (inited)
 921                 return NULL;
 922
 923         isa = xmalloc(sizeof(*isa));
 924         memcpy(isa, &ia32_isa_template, sizeof(*isa));
 925
 926         ia32_register_init(isa);
 927         ia32_create_opcodes();
 928         ia32_register_copy_attr_func();
 929
 930         isa->regs_16bit = pmap_create();
 931         isa->regs_8bit  = pmap_create();
 932         isa->types      = pmap_create();
 933         isa->tv_ent     = pmap_create();
 934         isa->out        = file_handle;
 935
 936         ia32_build_16bit_reg_map(isa->regs_16bit);
 937         ia32_build_8bit_reg_map(isa->regs_8bit);
 938
 939         /* patch register names of x87 registers */
 940         if (USE_x87(isa)) {
 941           ia32_st_regs[0].name = "st";
 942           ia32_st_regs[1].name = "st(1)";
 943           ia32_st_regs[2].name = "st(2)";
 944           ia32_st_regs[3].name = "st(3)";
 945           ia32_st_regs[4].name = "st(4)";
 946           ia32_st_regs[5].name = "st(5)";
 947           ia32_st_regs[6].name = "st(6)";
 948           ia32_st_regs[7].name = "st(7)";
 949         }
 950
 951 #ifndef NDEBUG
 952         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
 953         obstack_init(isa->name_obst);
 954         isa->name_obst_size = 0;
 955 #endif /* NDEBUG */
 956
 957         fprintf(isa->out, "\t.intel_syntax\n");
 958
 959         inited = 1;
 960
 961         return isa;
 962 }
 963
 964
 965
 966 /**
 967  * Closes the output file and frees the ISA structure.
 968  */
 969 static void ia32_done(void *self) {
 970         ia32_isa_t *isa = self;
 971
 972         /* emit now all global declarations */
 973         ia32_gen_decls(isa->out);
 974
 975         pmap_destroy(isa->regs_16bit);
 976         pmap_destroy(isa->regs_8bit);
 977         pmap_destroy(isa->tv_ent);
 978         pmap_destroy(isa->types);
 979
 980 #ifndef NDEBUG
 981         //printf("name obst size = %d bytes\n", isa->name_obst_size);
 982         obstack_free(isa->name_obst, NULL);
 983 #endif /* NDEBUG */
 984
 985         free(self);
 986 }
 987
 988
 989 /**
 990  * Return the number of register classes for this architecture.
 991  * We report always these:
 992  *  - the general purpose registers
 993  *  - the floating point register set (depending on the unit used for FP)
 994  *  - MMX/SSE registers (currently not supported)
 995  */
 996 static int ia32_get_n_reg_class(const void *self) {
 997         return 2;
 998 }
 999
1000 /**
1001  * Return the register class for index i.
1002  */
1003 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
1004         const ia32_isa_t *isa = self;
1005         assert(i >= 0 && i < 2 && "Invalid ia32 register class requested.");
1006         if (i == 0)
1007                 return &ia32_reg_classes[CLASS_ia32_gp];
1008         return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1009 }
1010
1011 /**
1012  * Get the register class which shall be used to store a value of a given mode.
1013  * @param self The this pointer.
1014  * @param mode The mode in question.
1015  * @return A register class which can hold values of the given mode.
1016  */
1017 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1018         const ia32_isa_t *isa = self;
1019         if (mode_is_float(mode)) {
1020                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1021         }
1022         else
1023                 return &ia32_reg_classes[CLASS_ia32_gp];
1024 }
1025
1026 /**
1027  * Get the ABI restrictions for procedure calls.
1028  * @param self        The this pointer.
1029  * @param method_type The type of the method (procedure) in question.
1030  * @param abi         The abi object to be modified
1031  */
1032 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1033         const ia32_isa_t *isa = self;
1034         ir_type  *tp;
1035         ir_mode  *mode;
1036         unsigned  cc        = get_method_calling_convention(method_type);
1037         int       n         = get_method_n_params(method_type);
1038         int       biggest_n = -1;
1039         int       stack_idx = 0;
1040         int       i, ignore_1, ignore_2;
1041         ir_mode **modes;
1042         const arch_register_t *reg;
1043         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1044
1045         /* set abi flags for calls */
1046         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1047         call_flags.bits.store_args_sequential = 0;  /* use stores instead of push */
1048         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1049         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1050         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1051
1052         /* set stack parameter passing style */
1053         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1054
1055         /* collect the mode for each type */
1056         modes = alloca(n * sizeof(modes[0]));
1057
1058         for (i = 0; i < n; i++) {
1059                 tp       = get_method_param_type(method_type, i);
1060                 modes[i] = get_type_mode(tp);
1061         }
1062
1063         /* set register parameters  */
1064         if (cc & cc_reg_param) {
1065                 /* determine the number of parameters passed via registers */
1066                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
1067
1068                 /* loop over all parameters and set the register requirements */
1069                 for (i = 0; i <= biggest_n; i++) {
1070                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
1071                         assert(reg && "kaputt");
1072                         be_abi_call_param_reg(abi, i, reg);
1073                 }
1074
1075                 stack_idx = i;
1076         }
1077
1078
1079         /* set stack parameters */
1080         for (i = stack_idx; i < n; i++) {
1081                 be_abi_call_param_stack(abi, i, 1, 0, 0);
1082         }
1083
1084
1085         /* set return registers */
1086         n = get_method_n_ress(method_type);
1087
1088         assert(n <= 2 && "more than two results not supported");
1089
1090         /* In case of 64bit returns, we will have two 32bit values */
1091         if (n == 2) {
1092                 tp   = get_method_res_type(method_type, 0);
1093                 mode = get_type_mode(tp);
1094
1095                 assert(!mode_is_float(mode) && "two FP results not supported");
1096
1097                 tp   = get_method_res_type(method_type, 1);
1098                 mode = get_type_mode(tp);
1099
1100                 assert(!mode_is_float(mode) && "two FP results not supported");
1101
1102                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1103                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1104         }
1105         else if (n == 1) {
1106                 const arch_register_t *reg;
1107
1108                 tp   = get_method_res_type(method_type, 0);
1109                 assert(is_atomic_type(tp));
1110                 mode = get_type_mode(tp);
1111
1112                 reg = mode_is_float(mode) ?
1113                         (USE_SSE2(isa) ? &ia32_xmm_regs[REG_XMM0] : &ia32_vfp_regs[REG_VF0]) :
1114                         &ia32_gp_regs[REG_EAX];
1115
1116                 be_abi_call_res_reg(abi, 0, reg);
1117         }
1118 }
1119
1120
1121 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1122         return &ia32_irn_ops;
1123 }
1124
1125 const arch_irn_handler_t ia32_irn_handler = {
1126         ia32_get_irn_ops
1127 };
1128
1129 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1130         return &ia32_irn_handler;
1131 }
1132
1133 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1134         return is_ia32_irn(irn);
1135 }
1136
1137 /**
1138  * Initializes the code generator interface.
1139  */
1140 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1141         return &ia32_code_gen_if;
1142 }
1143
1144 list_sched_selector_t ia32_sched_selector;
1145
1146 /**
1147  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1148  */
1149 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
1150 //      memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1151         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
1152         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1153         return &ia32_sched_selector;
1154 }
1155
1156 /**
1157  * Returns the necessary byte alignment for storing a register of given class.
1158  */
1159 static int ia32_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1160         ir_mode *mode = arch_register_class_mode(cls);
1161         int bytes     = get_mode_size_bytes(mode);
1162
1163         if (mode_is_float(mode) && bytes > 8)
1164                 return 16;
1165         return bytes;
1166 }
1167
1168 #ifdef WITH_LIBCORE
1169
1170 /* instruction set architectures. */
1171 static const lc_opt_enum_int_items_t arch_items[] = {
1172         { "386",        arch_i386, },
1173         { "486",        arch_i486, },
1174         { "pentium",    arch_pentium, },
1175         { "586",        arch_pentium, },
1176         { "pentiumpro", arch_pentium_pro, },
1177         { "686",        arch_pentium_pro, },
1178         { "pentiummmx", arch_pentium_mmx, },
1179         { "pentium2",   arch_pentium_2, },
1180         { "p2",         arch_pentium_2, },
1181         { "pentium3",   arch_pentium_3, },
1182         { "p3",         arch_pentium_3, },
1183         { "pentium4",   arch_pentium_4, },
1184         { "p4",         arch_pentium_4, },
1185         { "pentiumm",   arch_pentium_m, },
1186         { "pm",         arch_pentium_m, },
1187         { "core",       arch_core, },
1188         { "k6",         arch_k6, },
1189         { "athlon",     arch_athlon, },
1190         { "athlon64",   arch_athlon_64, },
1191         { "opteron",    arch_opteron, },
1192         { NULL,         0 }
1193 };
1194
1195 static lc_opt_enum_int_var_t arch_var = {
1196         &ia32_isa_template.arch, arch_items
1197 };
1198
1199 static lc_opt_enum_int_var_t opt_arch_var = {
1200         &ia32_isa_template.opt_arch, arch_items
1201 };
1202
1203 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1204         { "x87" ,    fp_x87 },
1205         { "sse2",    fp_sse2 },
1206         { NULL,      0 }
1207 };
1208
1209 static lc_opt_enum_int_var_t fp_unit_var = {
1210         &ia32_isa_template.fp_kind, fp_unit_items
1211 };
1212
1213 static const lc_opt_table_entry_t ia32_options[] = {
1214         LC_OPT_ENT_ENUM_INT("arch",   "select the instruction architecture", &arch_var),
1215         LC_OPT_ENT_ENUM_INT("opt",    "optimize for instruction architecture", &opt_arch_var),
1216         LC_OPT_ENT_ENUM_INT("fpunit", "select the floating point unit", &fp_unit_var),
1217         LC_OPT_ENT_BIT("incdec", "optimize for inc/dec", &ia32_isa_template.opt, IA32_OPT_INCDEC),
1218         LC_OPT_ENT_NEGBIT("noaddrmode", "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1219         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1220         LC_OPT_ENT_NEGBIT("noimmop", "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
1221         LC_OPT_ENT_NEGBIT("noextbb", "do not use extended basic block scheduling", &ia32_isa_template.opt, IA32_OPT_EXTBB),
1222         { NULL }
1223 };
1224
1225 /**
1226  * Register command line options for the ia32 backend.
1227  *
1228  * Options so far:
1229  *
1230  * ia32-arch=arch    create instruction for arch
1231  * ia32-opt=arch     optimize for run on arch
1232  * ia32-fpunit=unit  select floating point unit (x87 or SSE2)
1233  * ia32-incdec       optimize for inc/dec
1234  * ia32-noaddrmode   do not use address mode
1235  * ia32-noplacecnst  do not place constants,
1236  * ia32-noimmop      no operations with immediates
1237  * ia32-noextbb      do not use extended basic block scheduling
1238  */
1239 static void ia32_register_options(lc_opt_entry_t *ent)
1240 {
1241         lc_opt_entry_t *be_grp_ia32 = lc_opt_get_grp(ent, "ia32");
1242         lc_opt_add_table(be_grp_ia32, ia32_options);
1243 }
1244 #endif /* WITH_LIBCORE */
1245
1246 const arch_isa_if_t ia32_isa_if = {
1247         ia32_init,
1248         ia32_done,
1249         ia32_get_n_reg_class,
1250         ia32_get_reg_class,
1251         ia32_get_reg_class_for_mode,
1252         ia32_get_call_abi,
1253         ia32_get_irn_handler,
1254         ia32_get_code_generator_if,
1255         ia32_get_list_sched_selector,
1256         ia32_get_reg_class_alignment,
1257 #ifdef WITH_LIBCORE
1258         ia32_register_options
1259 #endif
1260 };