nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg.h"
  57 #include "../benode.h"
  58 #include "../belower.h"
  59 #include "../besched.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../beilpsched.h"
  67 #include "../bespillslots.h"
  68 #include "../bemodule.h"
  69 #include "../begnuas.h"
  70 #include "../bestate.h"
  71 #include "../beflags.h"
  72 #include "../betranshlp.h"
  73 #include "../belistsched.h"
  74 #include "../beabihelper.h"
  75
  76 #include "bearch_ia32_t.h"
  77
  78 #include "ia32_new_nodes.h"
  79 #include "gen_ia32_regalloc_if.h"
  80 #include "gen_ia32_machine.h"
  81 #include "ia32_common_transform.h"
  82 #include "ia32_transform.h"
  83 #include "ia32_emitter.h"
  84 #include "ia32_map_regs.h"
  85 #include "ia32_optimize.h"
  86 #include "ia32_x87.h"
  87 #include "ia32_dbg_stat.h"
  88 #include "ia32_finish.h"
  89 #include "ia32_util.h"
  90 #include "ia32_fpu.h"
  91 #include "ia32_architecture.h"
  92
  93 #ifdef FIRM_GRGEN_BE
  94 #include "ia32_pbqp_transform.h"
  95
  96 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  97 #endif
  98
  99 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
 100
 101 ir_mode         *mode_fpcw       = NULL;
 102 ia32_code_gen_t *ia32_current_cg = NULL;
 103
 104 /** The current omit-fp state */
 105 static unsigned ia32_curr_fp_ommitted  = 0;
 106 static ir_type *omit_fp_between_type   = NULL;
 107 static ir_type *between_type           = NULL;
 108 static ir_entity *old_bp_ent           = NULL;
 109 static ir_entity *ret_addr_ent         = NULL;
 110 static ir_entity *omit_fp_ret_addr_ent = NULL;
 111
 112 /**
 113  * The environment for the intrinsic mapping.
 114  */
 115 static ia32_intrinsic_env_t intrinsic_env = {
 116         NULL,    /* the isa */
 117         NULL,    /* the irg, these entities belong to */
 118         NULL,    /* entity for __divdi3 library call */
 119         NULL,    /* entity for __moddi3 library call */
 120         NULL,    /* entity for __udivdi3 library call */
 121         NULL,    /* entity for __umoddi3 library call */
 122 };
 123
 124
 125 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 126
 127 /**
 128  * Used to create per-graph unique pseudo nodes.
 129  */
 130 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 131                                     create_const_node_func func,
 132                                     const arch_register_t* reg)
 133 {
 134         ir_node *block, *res;
 135
 136         if (*place != NULL)
 137                 return *place;
 138
 139         block = get_irg_start_block(cg->irg);
 140         res = func(NULL, block);
 141         arch_set_irn_register(res, reg);
 142         *place = res;
 143
 144         return res;
 145 }
 146
 147 /* Creates the unique per irg GP NoReg node. */
 148 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg)
 149 {
 150         return create_const(cg, &cg->noreg_gp, new_bd_ia32_NoReg_GP,
 151                             &ia32_gp_regs[REG_GP_NOREG]);
 152 }
 153
 154 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg)
 155 {
 156         return create_const(cg, &cg->noreg_vfp, new_bd_ia32_NoReg_VFP,
 157                             &ia32_vfp_regs[REG_VFP_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg)
 161 {
 162         return create_const(cg, &cg->noreg_xmm, new_bd_ia32_NoReg_XMM,
 163                             &ia32_xmm_regs[REG_XMM_NOREG]);
 164 }
 165
 166 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg)
 167 {
 168         return create_const(cg, &cg->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 169                         &ia32_fp_cw_regs[REG_FPCW]);
 170 }
 171
 172
 173 /**
 174  * Returns the admissible noreg register node for input register pos of node irn.
 175  */
 176 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 177 {
 178         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 179
 180         assert(req != NULL && "Missing register requirements");
 181         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 182                 return ia32_new_NoReg_gp(cg);
 183
 184         if (ia32_cg_config.use_sse2) {
 185                 return ia32_new_NoReg_xmm(cg);
 186         } else {
 187                 return ia32_new_NoReg_vfp(cg);
 188         }
 189 }
 190
 191
 192 static const arch_register_req_t *get_ia32_SwitchJmp_out_req(
 193                 const ir_node *node, int pos)
 194 {
 195         (void) node;
 196         (void) pos;
 197         return arch_no_register_req;
 198 }
 199
 200 static arch_irn_class_t ia32_classify(const ir_node *irn)
 201 {
 202         arch_irn_class_t classification = 0;
 203
 204         assert(is_ia32_irn(irn));
 205
 206         if (is_ia32_is_reload(irn))
 207                 classification |= arch_irn_class_reload;
 208
 209         if (is_ia32_is_spill(irn))
 210                 classification |= arch_irn_class_spill;
 211
 212         if (is_ia32_is_remat(irn))
 213                 classification |= arch_irn_class_remat;
 214
 215         return classification;
 216 }
 217
 218 /**
 219  * The IA32 ABI callback object.
 220  */
 221 typedef struct {
 222         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 223         ir_graph *irg;                   /**< The associated graph. */
 224 } ia32_abi_env_t;
 225
 226 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 227 {
 228         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 229 }
 230
 231 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 232 {
 233         if (is_be_node(node))
 234                 be_node_set_frame_entity(node, entity);
 235         else
 236                 set_ia32_frame_ent(node, entity);
 237 }
 238
 239 static void ia32_set_frame_offset(ir_node *irn, int bias)
 240 {
 241         if (get_ia32_frame_ent(irn) == NULL)
 242                 return;
 243
 244         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 245                 ir_graph          *irg     = get_irn_irg(irn);
 246                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 247                 if (layout->sp_relative) {
 248                         /* Pop nodes modify the stack pointer before calculating the
 249                          * destination address, so fix this here
 250                          */
 251                         bias -= 4;
 252                 }
 253         }
 254         add_ia32_am_offs_int(irn, bias);
 255 }
 256
 257 static int ia32_get_sp_bias(const ir_node *node)
 258 {
 259         if (is_ia32_Call(node))
 260                 return -(int)get_ia32_call_attr_const(node)->pop;
 261
 262         if (is_ia32_Push(node))
 263                 return 4;
 264
 265         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 266                 return -4;
 267
 268         return 0;
 269 }
 270
 271 /**
 272  * Generate the routine prologue.
 273  *
 274  * @param self       The callback object.
 275  * @param mem        A pointer to the mem node. Update this if you define new memory.
 276  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 277  * @param stack_bias Points to the current stack bias, can be modified if needed.
 278  *
 279  * @return           The register which shall be used as a stack frame base.
 280  *
 281  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 282  */
 283 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 284 {
 285         ia32_abi_env_t   *env      = self;
 286         ia32_code_gen_t  *cg       = ia32_current_cg;
 287         const arch_env_t *arch_env = be_get_irg_arch_env(env->irg);
 288
 289         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 290         if (! env->flags.try_omit_fp) {
 291                 ir_node  *bl      = get_irg_start_block(env->irg);
 292                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 293                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 294                 ir_node  *noreg   = ia32_new_NoReg_gp(cg);
 295                 ir_node  *push;
 296
 297                 /* mark bp register as ignore */
 298                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 299                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 300
 301                 /* push ebp */
 302                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 303                 curr_sp = new_r_Proj(push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 304                 *mem    = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 305
 306                 /* the push must have SP out register */
 307                 arch_set_irn_register(curr_sp, arch_env->sp);
 308
 309                 /* this modifies the stack bias, because we pushed 32bit */
 310                 *stack_bias -= 4;
 311
 312                 /* move esp to ebp */
 313                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 314                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 315                                              arch_register_req_type_ignore);
 316
 317                 /* beware: the copy must be done before any other sp use */
 318                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 319                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 320                                                      arch_register_req_type_produces_sp);
 321
 322                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 323                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 324
 325                 return arch_env->bp;
 326         }
 327
 328         return arch_env->sp;
 329 }
 330
 331 /**
 332  * Generate the routine epilogue.
 333  * @param self    The callback object.
 334  * @param bl      The block for the epilog
 335  * @param mem     A pointer to the mem node. Update this if you define new memory.
 336  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 337  * @return        The register which shall be used as a stack frame base.
 338  *
 339  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 340  */
 341 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 342 {
 343         ia32_abi_env_t   *env      = self;
 344         const arch_env_t *arch_env = be_get_irg_arch_env(env->irg);
 345         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 346         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 347
 348         if (env->flags.try_omit_fp) {
 349                 /* simply remove the stack frame here */
 350                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 351         } else {
 352                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 353
 354                 if (ia32_cg_config.use_leave) {
 355                         ir_node *leave;
 356
 357                         /* leave */
 358                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 359                         curr_bp = new_r_Proj(leave, mode_bp, pn_ia32_Leave_frame);
 360                         curr_sp = new_r_Proj(leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 361                 } else {
 362                         ir_node *pop;
 363
 364                         /* the old SP is not needed anymore (kill the proj) */
 365                         assert(is_Proj(curr_sp));
 366                         kill_node(curr_sp);
 367
 368                         /* copy ebp to esp */
 369                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 370                         arch_set_irn_register(curr_sp, arch_env->sp);
 371                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 372                                                          arch_register_req_type_ignore);
 373
 374                         /* pop ebp */
 375                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 376                         curr_bp = new_r_Proj(pop, mode_bp, pn_ia32_Pop_res);
 377                         curr_sp = new_r_Proj(pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 378
 379                         *mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
 380                 }
 381                 arch_set_irn_register(curr_sp, arch_env->sp);
 382                 arch_set_irn_register(curr_bp, arch_env->bp);
 383         }
 384
 385         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 386         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 387 }
 388
 389 /**
 390  * Initialize the callback object.
 391  * @param call The call object.
 392  * @param irg  The graph with the method.
 393  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 394  */
 395 static void *ia32_abi_init(const be_abi_call_t *call, ir_graph *irg)
 396 {
 397         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 398         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 399         env->flags = fl.bits;
 400         env->irg   = irg;
 401         return env;
 402 }
 403
 404 /**
 405  * Destroy the callback object.
 406  * @param self The callback object.
 407  */
 408 static void ia32_abi_done(void *self)
 409 {
 410         free(self);
 411 }
 412
 413 /**
 414  * Build the between type and entities if not already build.
 415  */
 416 static void ia32_build_between_type(void)
 417 {
 418 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 419         if (! between_type) {
 420                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 421                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 422
 423                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 424                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 425                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 426
 427                 set_entity_offset(old_bp_ent, 0);
 428                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 429                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 430                 set_type_state(between_type, layout_fixed);
 431
 432                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 433                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 434
 435                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 436                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 437                 set_type_state(omit_fp_between_type, layout_fixed);
 438         }
 439 #undef IDENT
 440 }
 441
 442 /**
 443  * Produces the type which sits between the stack args and the locals on the stack.
 444  * it will contain the return address and space to store the old base pointer.
 445  * @return The Firm type modeling the ABI between type.
 446  */
 447 static ir_type *ia32_abi_get_between_type(void *self)
 448 {
 449         ia32_abi_env_t *env = self;
 450
 451         ia32_build_between_type();
 452         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 453 }
 454
 455 /**
 456  * Return the stack entity that contains the return address.
 457  */
 458 ir_entity *ia32_get_return_address_entity(void)
 459 {
 460         ia32_build_between_type();
 461         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 462 }
 463
 464 /**
 465  * Return the stack entity that contains the frame address.
 466  */
 467 ir_entity *ia32_get_frame_address_entity(void)
 468 {
 469         ia32_build_between_type();
 470         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 471 }
 472
 473 /**
 474  * Get the estimated cycle count for @p irn.
 475  *
 476  * @param self The this pointer.
 477  * @param irn  The node.
 478  *
 479  * @return     The estimated cycle count for this operation
 480  */
 481 static int ia32_get_op_estimated_cost(const ir_node *irn)
 482 {
 483         int            cost;
 484         ia32_op_type_t op_tp;
 485
 486         if (is_Proj(irn))
 487                 return 0;
 488         if (!is_ia32_irn(irn))
 489                 return 0;
 490
 491         assert(is_ia32_irn(irn));
 492
 493         cost  = get_ia32_latency(irn);
 494         op_tp = get_ia32_op_type(irn);
 495
 496         if (is_ia32_CopyB(irn)) {
 497                 cost = 250;
 498         }
 499         else if (is_ia32_CopyB_i(irn)) {
 500                 int size = get_ia32_copyb_size(irn);
 501                 cost     = 20 + (int)ceil((4/3) * size);
 502         }
 503         /* in case of address mode operations add additional cycles */
 504         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 505                 /*
 506                         In case of stack access and access to fixed addresses add 5 cycles
 507                         (we assume they are in cache), other memory operations cost 20
 508                         cycles.
 509                 */
 510                 if (is_ia32_use_frame(irn) || (
 511                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 512                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 513                     )) {
 514                         cost += 5;
 515                 } else {
 516                         cost += 20;
 517                 }
 518         }
 519
 520         return cost;
 521 }
 522
 523 /**
 524  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 525  *
 526  * @param irn       The original operation
 527  * @param i         Index of the argument we want the inverse operation to yield
 528  * @param inverse   struct to be filled with the resulting inverse op
 529  * @param obstack   The obstack to use for allocation of the returned nodes array
 530  * @return          The inverse operation or NULL if operation invertible
 531  */
 532 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 533 {
 534         (void) irn;
 535         (void) i;
 536         (void) inverse;
 537         (void) obst;
 538         return NULL;
 539
 540 #if 0
 541         ir_mode  *mode;
 542         ir_mode  *irn_mode;
 543         ir_node  *block, *noreg, *nomem;
 544         dbg_info *dbg;
 545
 546         /* we cannot invert non-ia32 irns */
 547         if (! is_ia32_irn(irn))
 548                 return NULL;
 549
 550         /* operand must always be a real operand (not base, index or mem) */
 551         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 552                 return NULL;
 553
 554         /* we don't invert address mode operations */
 555         if (get_ia32_op_type(irn) != ia32_Normal)
 556                 return NULL;
 557
 558         /* TODO: adjust for new immediates... */
 559         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 560                    irn);
 561         return NULL;
 562
 563         block    = get_nodes_block(irn);
 564         mode     = get_irn_mode(irn);
 565         irn_mode = get_irn_mode(irn);
 566         noreg    = get_irn_n(irn, 0);
 567         nomem    = new_NoMem();
 568         dbg      = get_irn_dbg_info(irn);
 569
 570         /* initialize structure */
 571         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 572         inverse->costs = 0;
 573         inverse->n     = 1;
 574
 575         switch (get_ia32_irn_opcode(irn)) {
 576                 case iro_ia32_Add:
 577 #if 0
 578                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 579                                 /* we have an add with a const here */
 580                                 /* invers == add with negated const */
 581                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 582                                 inverse->costs   += 1;
 583                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 584                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 585                                 set_ia32_commutative(inverse->nodes[0]);
 586                         }
 587                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 588                                 /* we have an add with a symconst here */
 589                                 /* invers == sub with const */
 590                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 591                                 inverse->costs   += 2;
 592                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 593                         }
 594                         else {
 595                                 /* normal add: inverse == sub */
 596                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 597                                 inverse->costs   += 2;
 598                         }
 599 #endif
 600                         break;
 601                 case iro_ia32_Sub:
 602 #if 0
 603                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 604                                 /* we have a sub with a const/symconst here */
 605                                 /* invers == add with this const */
 606                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 607                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 608                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 609                         }
 610                         else {
 611                                 /* normal sub */
 612                                 if (i == n_ia32_binary_left) {
 613                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 614                                 }
 615                                 else {
 616                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 617                                 }
 618                                 inverse->costs += 1;
 619                         }
 620 #endif
 621                         break;
 622                 case iro_ia32_Xor:
 623 #if 0
 624                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 625                                 /* xor with const: inverse = xor */
 626                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 627                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 628                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 629                         }
 630                         else {
 631                                 /* normal xor */
 632                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 633                                 inverse->costs   += 1;
 634                         }
 635 #endif
 636                         break;
 637                 case iro_ia32_Not: {
 638                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 639                         inverse->costs   += 1;
 640                         break;
 641                 }
 642                 case iro_ia32_Neg: {
 643                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 644                         inverse->costs   += 1;
 645                         break;
 646                 }
 647                 default:
 648                         /* inverse operation not supported */
 649                         return NULL;
 650         }
 651
 652         return inverse;
 653 #endif
 654 }
 655
 656 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 657 {
 658         if (mode_is_float(mode))
 659                 return mode_D;
 660
 661         return mode_Iu;
 662 }
 663
 664 /**
 665  * Get the mode that should be used for spilling value node
 666  */
 667 static ir_mode *get_spill_mode(const ir_node *node)
 668 {
 669         ir_mode *mode = get_irn_mode(node);
 670         return get_spill_mode_mode(mode);
 671 }
 672
 673 /**
 674  * Checks whether an addressmode reload for a node with mode mode is compatible
 675  * with a spillslot of mode spill_mode
 676  */
 677 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 678 {
 679         return !mode_is_float(mode) || mode == spillmode;
 680 }
 681
 682 /**
 683  * Check if irn can load its operand at position i from memory (source addressmode).
 684  * @param irn    The irn to be checked
 685  * @param i      The operands position
 686  * @return Non-Zero if operand can be loaded
 687  */
 688 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 689 {
 690         ir_node       *op        = get_irn_n(irn, i);
 691         const ir_mode *mode      = get_irn_mode(op);
 692         const ir_mode *spillmode = get_spill_mode(op);
 693
 694         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 695             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 696             !ia32_is_spillmode_compatible(mode, spillmode) ||
 697             is_ia32_use_frame(irn))                            /* must not already use frame */
 698                 return 0;
 699
 700         switch (get_ia32_am_support(irn)) {
 701                 case ia32_am_none:
 702                         return 0;
 703
 704                 case ia32_am_unary:
 705                         if (i != n_ia32_unary_op)
 706                                 return 0;
 707                         break;
 708
 709                 case ia32_am_binary:
 710                         switch (i) {
 711                                 case n_ia32_binary_left: {
 712                                         const arch_register_req_t *req;
 713                                         if (!is_ia32_commutative(irn))
 714                                                 return 0;
 715
 716                                         /* we can't swap left/right for limited registers
 717                                          * (As this (currently) breaks constraint handling copies)
 718                                          */
 719                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 720                                         if (req->type & arch_register_req_type_limited)
 721                                                 return 0;
 722                                         break;
 723                                 }
 724
 725                                 case n_ia32_binary_right:
 726                                         break;
 727
 728                                 default:
 729                                         return 0;
 730                         }
 731                         break;
 732
 733                 default:
 734                         panic("Unknown AM type");
 735         }
 736
 737         /* HACK: must not already use "real" memory.
 738          * This can happen for Call and Div */
 739         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 740                 return 0;
 741
 742         return 1;
 743 }
 744
 745 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 746                                         unsigned int i)
 747 {
 748         ir_mode *load_mode;
 749         ir_mode *dest_op_mode;
 750
 751         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 752
 753         set_ia32_op_type(irn, ia32_AddrModeS);
 754
 755         load_mode    = get_irn_mode(get_irn_n(irn, i));
 756         dest_op_mode = get_ia32_ls_mode(irn);
 757         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 758                 set_ia32_ls_mode(irn, load_mode);
 759         }
 760         set_ia32_use_frame(irn);
 761         set_ia32_need_stackent(irn);
 762
 763         if (i == n_ia32_binary_left                    &&
 764             get_ia32_am_support(irn) == ia32_am_binary &&
 765             /* immediates are only allowed on the right side */
 766             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 767                 ia32_swap_left_right(irn);
 768                 i = n_ia32_binary_right;
 769         }
 770
 771         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 772
 773         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 774         set_irn_n(irn, n_ia32_mem,  spill);
 775         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 776         set_ia32_is_reload(irn);
 777 }
 778
 779 static const be_abi_callbacks_t ia32_abi_callbacks = {
 780         ia32_abi_init,
 781         ia32_abi_done,
 782         ia32_abi_get_between_type,
 783         ia32_abi_prologue,
 784         ia32_abi_epilogue
 785 };
 786
 787 /* register allocator interface */
 788 static const arch_irn_ops_t ia32_irn_ops = {
 789         get_ia32_in_req,
 790         ia32_classify,
 791         ia32_get_frame_entity,
 792         ia32_set_frame_offset,
 793         ia32_get_sp_bias,
 794         ia32_get_inverse,
 795         ia32_get_op_estimated_cost,
 796         ia32_possible_memory_operand,
 797         ia32_perform_memory_operand,
 798 };
 799
 800 /* special register allocator interface for SwitchJmp
 801    as it possibly has a WIDE range of Proj numbers.
 802    We don't want to allocate output for register constraints for
 803    all these. */
 804 static const arch_irn_ops_t ia32_SwitchJmp_irn_ops = {
 805         /* Note: we also use SwitchJmp_out_req for the inputs too:
 806            This is because the bearch API has a conceptual problem at the moment.
 807            Querying for negative proj numbers which can happen for switchs
 808            isn't possible and will result in inputs getting queried */
 809         get_ia32_SwitchJmp_out_req,
 810         ia32_classify,
 811         ia32_get_frame_entity,
 812         ia32_set_frame_offset,
 813         ia32_get_sp_bias,
 814         ia32_get_inverse,
 815         ia32_get_op_estimated_cost,
 816         ia32_possible_memory_operand,
 817         ia32_perform_memory_operand,
 818 };
 819
 820
 821 static ir_entity *mcount = NULL;
 822
 823 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 824
 825 static void ia32_before_abi(void *self)
 826 {
 827         lower_mode_b_config_t lower_mode_b_config = {
 828                 mode_Iu,  /* lowered mode */
 829                 mode_Bu,  /* preferred mode for set */
 830                 0,        /* don't lower direct compares */
 831         };
 832         ia32_code_gen_t *cg = self;
 833
 834         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 835         if (cg->dump)
 836                 dump_ir_graph(cg->irg, "lower_modeb");
 837
 838         if (cg->gprof) {
 839                 if (mcount == NULL) {
 840                         ir_type *tp = new_type_method(0, 0);
 841                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 842                         /* FIXME: enter the right ld_ident here */
 843                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 844                         set_entity_visibility(mcount, ir_visibility_external);
 845                 }
 846                 instrument_initcall(cg->irg, mcount);
 847         }
 848 }
 849
 850 /**
 851  * Transforms the standard firm graph into
 852  * an ia32 firm graph
 853  */
 854 static void ia32_prepare_graph(void *self)
 855 {
 856         ia32_code_gen_t *cg = self;
 857
 858 #ifdef FIRM_GRGEN_BE
 859         switch (be_transformer) {
 860         case TRANSFORMER_DEFAULT:
 861                 /* transform remaining nodes into assembler instructions */
 862                 ia32_transform_graph(cg);
 863                 break;
 864
 865         case TRANSFORMER_PBQP:
 866         case TRANSFORMER_RAND:
 867                 /* transform nodes into assembler instructions by PBQP magic */
 868                 ia32_transform_graph_by_pbqp(cg);
 869                 break;
 870
 871         default:
 872                 panic("invalid transformer");
 873         }
 874 #else
 875         ia32_transform_graph(cg);
 876 #endif
 877
 878         /* do local optimizations (mainly CSE) */
 879         optimize_graph_df(cg->irg);
 880
 881         if (cg->dump)
 882                 dump_ir_graph(cg->irg, "transformed");
 883
 884         /* optimize address mode */
 885         ia32_optimize_graph(cg);
 886
 887         /* do code placement, to optimize the position of constants */
 888         place_code(cg->irg);
 889
 890         if (cg->dump)
 891                 dump_ir_graph(cg->irg, "place");
 892 }
 893
 894 ir_node *turn_back_am(ir_node *node)
 895 {
 896         dbg_info *dbgi  = get_irn_dbg_info(node);
 897         ir_node  *block = get_nodes_block(node);
 898         ir_node  *base  = get_irn_n(node, n_ia32_base);
 899         ir_node  *index = get_irn_n(node, n_ia32_index);
 900         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 901         ir_node  *noreg;
 902
 903         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 904         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 905
 906         ia32_copy_am_attrs(load, node);
 907         if (is_ia32_is_reload(node))
 908                 set_ia32_is_reload(load);
 909         set_irn_n(node, n_ia32_mem, new_NoMem());
 910
 911         switch (get_ia32_am_support(node)) {
 912                 case ia32_am_unary:
 913                         set_irn_n(node, n_ia32_unary_op, load_res);
 914                         break;
 915
 916                 case ia32_am_binary:
 917                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 918                                 set_irn_n(node, n_ia32_binary_left, load_res);
 919                         } else {
 920                                 set_irn_n(node, n_ia32_binary_right, load_res);
 921                         }
 922                         break;
 923
 924                 default:
 925                         panic("Unknown AM type");
 926         }
 927         noreg = ia32_new_NoReg_gp(ia32_current_cg);
 928         set_irn_n(node, n_ia32_base,  noreg);
 929         set_irn_n(node, n_ia32_index, noreg);
 930         set_ia32_am_offs_int(node, 0);
 931         set_ia32_am_sc(node, NULL);
 932         set_ia32_am_scale(node, 0);
 933         clear_ia32_am_sc_sign(node);
 934
 935         /* rewire mem-proj */
 936         if (get_irn_mode(node) == mode_T) {
 937                 const ir_edge_t *edge;
 938                 foreach_out_edge(node, edge) {
 939                         ir_node *out = get_edge_src_irn(edge);
 940                         if (get_irn_mode(out) == mode_M) {
 941                                 set_Proj_pred(out, load);
 942                                 set_Proj_proj(out, pn_ia32_Load_M);
 943                                 break;
 944                         }
 945                 }
 946         }
 947
 948         set_ia32_op_type(node, ia32_Normal);
 949         if (sched_is_scheduled(node))
 950                 sched_add_before(node, load);
 951
 952         return load_res;
 953 }
 954
 955 static ir_node *flags_remat(ir_node *node, ir_node *after)
 956 {
 957         /* we should turn back source address mode when rematerializing nodes */
 958         ia32_op_type_t type;
 959         ir_node        *block;
 960         ir_node        *copy;
 961
 962         if (is_Block(after)) {
 963                 block = after;
 964         } else {
 965                 block = get_nodes_block(after);
 966         }
 967
 968         type = get_ia32_op_type(node);
 969         switch (type) {
 970                 case ia32_AddrModeS:
 971                         turn_back_am(node);
 972                         break;
 973
 974                 case ia32_AddrModeD:
 975                         /* TODO implement this later... */
 976                         panic("found DestAM with flag user %+F this should not happen", node);
 977                         break;
 978
 979                 default: assert(type == ia32_Normal); break;
 980         }
 981
 982         copy = exact_copy(node);
 983         set_nodes_block(copy, block);
 984         sched_add_after(after, copy);
 985
 986         return copy;
 987 }
 988
 989 /**
 990  * Called before the register allocator.
 991  */
 992 static void ia32_before_ra(void *self)
 993 {
 994         ia32_code_gen_t *cg = self;
 995
 996         /* setup fpu rounding modes */
 997         ia32_setup_fpu_mode(cg);
 998
 999         /* fixup flags */
1000         be_sched_fix_flags(cg->irg, &ia32_reg_classes[CLASS_ia32_flags],
1001                            &flags_remat);
1002
1003         be_add_missing_keeps(cg->irg);
1004 }
1005
1006
1007 /**
1008  * Transforms a be_Reload into a ia32 Load.
1009  */
1010 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node)
1011 {
1012         ir_graph *irg        = get_irn_irg(node);
1013         dbg_info *dbg        = get_irn_dbg_info(node);
1014         ir_node *block       = get_nodes_block(node);
1015         ir_entity *ent       = be_get_frame_entity(node);
1016         ir_mode *mode        = get_irn_mode(node);
1017         ir_mode *spillmode   = get_spill_mode(node);
1018         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1019         ir_node *sched_point = NULL;
1020         ir_node *ptr         = get_irg_frame(irg);
1021         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1022         ir_node *new_op, *proj;
1023         const arch_register_t *reg;
1024
1025         if (sched_is_scheduled(node)) {
1026                 sched_point = sched_prev(node);
1027         }
1028
1029         if (mode_is_float(spillmode)) {
1030                 if (ia32_cg_config.use_sse2)
1031                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
1032                 else
1033                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
1034         }
1035         else if (get_mode_size_bits(spillmode) == 128) {
1036                 /* Reload 128 bit SSE registers */
1037                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
1038         }
1039         else
1040                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1041
1042         set_ia32_op_type(new_op, ia32_AddrModeS);
1043         set_ia32_ls_mode(new_op, spillmode);
1044         set_ia32_frame_ent(new_op, ent);
1045         set_ia32_use_frame(new_op);
1046         set_ia32_is_reload(new_op);
1047
1048         DBG_OPT_RELOAD2LD(node, new_op);
1049
1050         proj = new_rd_Proj(dbg, new_op, mode, pn_ia32_Load_res);
1051
1052         if (sched_point) {
1053                 sched_add_after(sched_point, new_op);
1054                 sched_remove(node);
1055         }
1056
1057         /* copy the register from the old node to the new Load */
1058         reg = arch_get_irn_register(node);
1059         arch_set_irn_register(proj, reg);
1060
1061         SET_IA32_ORIG_NODE(new_op, node);
1062
1063         exchange(node, proj);
1064 }
1065
1066 /**
1067  * Transforms a be_Spill node into a ia32 Store.
1068  */
1069 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node)
1070 {
1071         ir_graph *irg  = get_irn_irg(node);
1072         dbg_info *dbg  = get_irn_dbg_info(node);
1073         ir_node *block = get_nodes_block(node);
1074         ir_entity *ent = be_get_frame_entity(node);
1075         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1076         ir_mode *mode  = get_spill_mode(spillval);
1077         ir_node *noreg = ia32_new_NoReg_gp(cg);
1078         ir_node *nomem = new_NoMem();
1079         ir_node *ptr   = get_irg_frame(irg);
1080         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1081         ir_node *store;
1082         ir_node *sched_point = NULL;
1083
1084         if (sched_is_scheduled(node)) {
1085                 sched_point = sched_prev(node);
1086         }
1087
1088         if (mode_is_float(mode)) {
1089                 if (ia32_cg_config.use_sse2)
1090                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1091                 else
1092                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1093         } else if (get_mode_size_bits(mode) == 128) {
1094                 /* Spill 128 bit SSE registers */
1095                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1096         } else if (get_mode_size_bits(mode) == 8) {
1097                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1098         } else {
1099                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1100         }
1101
1102         set_ia32_op_type(store, ia32_AddrModeD);
1103         set_ia32_ls_mode(store, mode);
1104         set_ia32_frame_ent(store, ent);
1105         set_ia32_use_frame(store);
1106         set_ia32_is_spill(store);
1107         SET_IA32_ORIG_NODE(store, node);
1108         DBG_OPT_SPILL2ST(node, store);
1109
1110         if (sched_point) {
1111                 sched_add_after(sched_point, store);
1112                 sched_remove(node);
1113         }
1114
1115         exchange(node, store);
1116 }
1117
1118 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1119 {
1120         dbg_info *dbg = get_irn_dbg_info(node);
1121         ir_node *block = get_nodes_block(node);
1122         ir_node *noreg = ia32_new_NoReg_gp(cg);
1123         ir_graph *irg = get_irn_irg(node);
1124         ir_node *frame = get_irg_frame(irg);
1125
1126         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1127
1128         set_ia32_frame_ent(push, ent);
1129         set_ia32_use_frame(push);
1130         set_ia32_op_type(push, ia32_AddrModeS);
1131         set_ia32_ls_mode(push, mode_Is);
1132         set_ia32_is_spill(push);
1133
1134         sched_add_before(schedpoint, push);
1135         return push;
1136 }
1137
1138 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1139 {
1140         dbg_info *dbg = get_irn_dbg_info(node);
1141         ir_node *block = get_nodes_block(node);
1142         ir_node *noreg = ia32_new_NoReg_gp(cg);
1143         ir_graph *irg  = get_irn_irg(node);
1144         ir_node *frame = get_irg_frame(irg);
1145
1146         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_NoMem(), sp);
1147
1148         set_ia32_frame_ent(pop, ent);
1149         set_ia32_use_frame(pop);
1150         set_ia32_op_type(pop, ia32_AddrModeD);
1151         set_ia32_ls_mode(pop, mode_Is);
1152         set_ia32_is_reload(pop);
1153
1154         sched_add_before(schedpoint, pop);
1155
1156         return pop;
1157 }
1158
1159 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1160 {
1161         dbg_info *dbg = get_irn_dbg_info(node);
1162         ir_mode *spmode = mode_Iu;
1163         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1164         ir_node *sp;
1165
1166         sp = new_rd_Proj(dbg, pred, spmode, pos);
1167         arch_set_irn_register(sp, spreg);
1168
1169         return sp;
1170 }
1171
1172 /**
1173  * Transform MemPerm, currently we do this the ugly way and produce
1174  * push/pop into/from memory cascades. This is possible without using
1175  * any registers.
1176  */
1177 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1178 {
1179         ir_node         *block = get_nodes_block(node);
1180         ir_node         *sp    = be_abi_get_ignore_irn(be_get_irg_abi(cg->irg), &ia32_gp_regs[REG_ESP]);
1181         int              arity = be_get_MemPerm_entity_arity(node);
1182         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1183         ir_node         *in[1];
1184         ir_node         *keep;
1185         int              i;
1186         const ir_edge_t *edge;
1187         const ir_edge_t *next;
1188
1189         /* create Pushs */
1190         for (i = 0; i < arity; ++i) {
1191                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1192                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1193                 ir_type *enttype = get_entity_type(inent);
1194                 unsigned entsize = get_type_size_bytes(enttype);
1195                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1196                 ir_node *mem = get_irn_n(node, i + 1);
1197                 ir_node *push;
1198
1199                 /* work around cases where entities have different sizes */
1200                 if (entsize2 < entsize)
1201                         entsize = entsize2;
1202                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1203
1204                 push = create_push(cg, node, node, sp, mem, inent);
1205                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1206                 if (entsize == 8) {
1207                         /* add another push after the first one */
1208                         push = create_push(cg, node, node, sp, mem, inent);
1209                         add_ia32_am_offs_int(push, 4);
1210                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1211                 }
1212
1213                 set_irn_n(node, i, new_Bad());
1214         }
1215
1216         /* create pops */
1217         for (i = arity - 1; i >= 0; --i) {
1218                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1219                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1220                 ir_type *enttype = get_entity_type(outent);
1221                 unsigned entsize = get_type_size_bytes(enttype);
1222                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1223                 ir_node *pop;
1224
1225                 /* work around cases where entities have different sizes */
1226                 if (entsize2 < entsize)
1227                         entsize = entsize2;
1228                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1229
1230                 pop = create_pop(cg, node, node, sp, outent);
1231                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1232                 if (entsize == 8) {
1233                         add_ia32_am_offs_int(pop, 4);
1234
1235                         /* add another pop after the first one */
1236                         pop = create_pop(cg, node, node, sp, outent);
1237                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1238                 }
1239
1240                 pops[i] = pop;
1241         }
1242
1243         in[0] = sp;
1244         keep  = be_new_Keep(block, 1, in);
1245         sched_add_before(node, keep);
1246
1247         /* exchange memprojs */
1248         foreach_out_edge_safe(node, edge, next) {
1249                 ir_node *proj = get_edge_src_irn(edge);
1250                 int p = get_Proj_proj(proj);
1251
1252                 assert(p < arity);
1253
1254                 set_Proj_pred(proj, pops[p]);
1255                 set_Proj_proj(proj, pn_ia32_Pop_M);
1256         }
1257
1258         /* remove memperm */
1259         arity = get_irn_arity(node);
1260         for (i = 0; i < arity; ++i) {
1261                 set_irn_n(node, i, new_Bad());
1262         }
1263         sched_remove(node);
1264 }
1265
1266 /**
1267  * Block-Walker: Calls the transform functions Spill and Reload.
1268  */
1269 static void ia32_after_ra_walker(ir_node *block, void *env)
1270 {
1271         ir_node *node, *prev;
1272         ia32_code_gen_t *cg = env;
1273
1274         /* beware: the schedule is changed here */
1275         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1276                 prev = sched_prev(node);
1277
1278                 if (be_is_Reload(node)) {
1279                         transform_to_Load(cg, node);
1280                 } else if (be_is_Spill(node)) {
1281                         transform_to_Store(cg, node);
1282                 } else if (be_is_MemPerm(node)) {
1283                         transform_MemPerm(cg, node);
1284                 }
1285         }
1286 }
1287
1288 /**
1289  * Collects nodes that need frame entities assigned.
1290  */
1291 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1292 {
1293         be_fec_env_t  *env = data;
1294         const ir_mode *mode;
1295         int            align;
1296
1297         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1298                 mode  = get_spill_mode_mode(get_irn_mode(node));
1299                 align = get_mode_size_bytes(mode);
1300         } else if (is_ia32_irn(node)         &&
1301                         get_ia32_frame_ent(node) == NULL &&
1302                         is_ia32_use_frame(node)) {
1303                 if (is_ia32_need_stackent(node))
1304                         goto need_stackent;
1305
1306                 switch (get_ia32_irn_opcode(node)) {
1307 need_stackent:
1308                         case iro_ia32_Load: {
1309                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1310
1311                                 if (attr->data.need_32bit_stackent) {
1312                                         mode = mode_Is;
1313                                 } else if (attr->data.need_64bit_stackent) {
1314                                         mode = mode_Ls;
1315                                 } else {
1316                                         mode = get_ia32_ls_mode(node);
1317                                         if (is_ia32_is_reload(node))
1318                                                 mode = get_spill_mode_mode(mode);
1319                                 }
1320                                 align = get_mode_size_bytes(mode);
1321                                 break;
1322                         }
1323
1324                         case iro_ia32_vfild:
1325                         case iro_ia32_vfld:
1326                         case iro_ia32_xLoad: {
1327                                 mode  = get_ia32_ls_mode(node);
1328                                 align = 4;
1329                                 break;
1330                         }
1331
1332                         case iro_ia32_FldCW: {
1333                                 /* although 2 byte would be enough 4 byte performs best */
1334                                 mode  = mode_Iu;
1335                                 align = 4;
1336                                 break;
1337                         }
1338
1339                         default:
1340 #ifndef NDEBUG
1341                                 panic("unexpected frame user while collection frame entity nodes");
1342
1343                         case iro_ia32_FnstCW:
1344                         case iro_ia32_Store8Bit:
1345                         case iro_ia32_Store:
1346                         case iro_ia32_fst:
1347                         case iro_ia32_fstp:
1348                         case iro_ia32_vfist:
1349                         case iro_ia32_vfisttp:
1350                         case iro_ia32_vfst:
1351                         case iro_ia32_xStore:
1352                         case iro_ia32_xStoreSimple:
1353 #endif
1354                                 return;
1355                 }
1356         } else {
1357                 return;
1358         }
1359         be_node_needs_frame_entity(env, node, mode, align);
1360 }
1361
1362 /**
1363  * We transform Spill and Reload here. This needs to be done before
1364  * stack biasing otherwise we would miss the corrected offset for these nodes.
1365  */
1366 static void ia32_after_ra(void *self)
1367 {
1368         ia32_code_gen_t *cg = self;
1369         ir_graph *irg = cg->irg;
1370         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->irg);
1371
1372         /* create and coalesce frame entities */
1373         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1374         be_assign_entities(fec_env, ia32_set_frame_entity);
1375         be_free_frame_entity_coalescer(fec_env);
1376
1377         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1378 }
1379
1380 /**
1381  * Last touchups for the graph before emit: x87 simulation to replace the
1382  * virtual with real x87 instructions, creating a block schedule and peephole
1383  * optimisations.
1384  */
1385 static void ia32_finish(void *self)
1386 {
1387         ia32_code_gen_t *cg = self;
1388         ir_graph        *irg = cg->irg;
1389
1390         ia32_finish_irg(irg, cg);
1391
1392         /* we might have to rewrite x87 virtual registers */
1393         if (cg->do_x87_sim) {
1394                 x87_simulate_graph(cg->irg);
1395         }
1396
1397         /* do peephole optimisations */
1398         ia32_peephole_optimization(cg);
1399
1400         /* create block schedule, this also removes empty blocks which might
1401          * produce critical edges */
1402         cg->blk_sched = be_create_block_schedule(irg);
1403 }
1404
1405 /**
1406  * Emits the code, closes the output file and frees
1407  * the code generator interface.
1408  */
1409 static void ia32_codegen(void *self)
1410 {
1411         ia32_code_gen_t *cg = self;
1412         ir_graph        *irg = cg->irg;
1413
1414         if (ia32_cg_config.emit_machcode) {
1415                 ia32_gen_binary_routine(cg, irg);
1416         } else {
1417                 ia32_gen_routine(cg, irg);
1418         }
1419
1420         /* remove it from the isa */
1421         cg->isa->cg = NULL;
1422
1423         assert(ia32_current_cg == cg);
1424         ia32_current_cg = NULL;
1425
1426         /* de-allocate code generator */
1427         free(cg);
1428 }
1429
1430 /**
1431  * Returns the node representing the PIC base.
1432  */
1433 static ir_node *ia32_get_pic_base(void *self)
1434 {
1435         ir_node         *block;
1436         ia32_code_gen_t *cg      = self;
1437         ir_node         *get_eip = cg->get_eip;
1438         if (get_eip != NULL)
1439                 return get_eip;
1440
1441         block       = get_irg_start_block(cg->irg);
1442         get_eip     = new_bd_ia32_GetEIP(NULL, block);
1443         cg->get_eip = get_eip;
1444
1445         be_dep_on_frame(get_eip);
1446         return get_eip;
1447 }
1448
1449 static void *ia32_cg_init(ir_graph *irg);
1450
1451 static const arch_code_generator_if_t ia32_code_gen_if = {
1452         ia32_cg_init,
1453         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1454         ia32_before_abi,     /* before abi introduce hook */
1455         ia32_prepare_graph,
1456         NULL,                /* spill */
1457         ia32_before_ra,      /* before register allocation hook */
1458         ia32_after_ra,       /* after register allocation hook */
1459         ia32_finish,         /* called before codegen */
1460         ia32_codegen         /* emit && done */
1461 };
1462
1463 /**
1464  * Initializes a IA32 code generator.
1465  */
1466 static void *ia32_cg_init(ir_graph *irg)
1467 {
1468         ia32_isa_t      *isa = (ia32_isa_t *)be_get_irg_arch_env(irg);
1469         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1470
1471         cg->impl      = &ia32_code_gen_if;
1472         cg->irg       = irg;
1473         cg->isa       = isa;
1474         cg->blk_sched = NULL;
1475         cg->dump      = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1476         cg->gprof     = (be_get_irg_options(irg)->gprof) ? 1 : 0;
1477
1478         if (cg->gprof) {
1479                 /* Linux gprof implementation needs base pointer */
1480                 be_get_irg_options(irg)->omit_fp = 0;
1481         }
1482
1483         /* enter it */
1484         isa->cg = cg;
1485
1486 #ifndef NDEBUG
1487         if (isa->name_obst) {
1488                 obstack_free(isa->name_obst, NULL);
1489                 obstack_init(isa->name_obst);
1490         }
1491 #endif /* NDEBUG */
1492
1493         assert(ia32_current_cg == NULL);
1494         ia32_current_cg = cg;
1495
1496         return (arch_code_generator_t *)cg;
1497 }
1498
1499
1500 /**
1501  * Set output modes for GCC
1502  */
1503 static const tarval_mode_info mo_integer = {
1504         TVO_HEX,
1505         "0x",
1506         NULL,
1507 };
1508
1509 /*
1510  * set the tarval output mode of all integer modes to decimal
1511  */
1512 static void set_tarval_output_modes(void)
1513 {
1514         int i;
1515
1516         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1517                 ir_mode *mode = get_irp_mode(i);
1518
1519                 if (mode_is_int(mode))
1520                         set_tarval_mode_output_option(mode, &mo_integer);
1521         }
1522 }
1523
1524 const arch_isa_if_t ia32_isa_if;
1525
1526 /**
1527  * The template that generates a new ISA object.
1528  * Note that this template can be changed by command line
1529  * arguments.
1530  */
1531 static ia32_isa_t ia32_isa_template = {
1532         {
1533                 &ia32_isa_if,            /* isa interface implementation */
1534                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1535                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1536                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1537                 -1,                      /* stack direction */
1538                 2,                       /* power of two stack alignment, 2^2 == 4 */
1539                 NULL,                    /* main environment */
1540                 7,                       /* costs for a spill instruction */
1541                 5,                       /* costs for a reload instruction */
1542                 false,                   /* no custom abi handling */
1543         },
1544         NULL,                    /* 16bit register names */
1545         NULL,                    /* 8bit register names */
1546         NULL,                    /* 8bit register names high */
1547         NULL,                    /* types */
1548         NULL,                    /* tv_ents */
1549         NULL,                    /* current code generator */
1550         NULL,                    /* abstract machine */
1551 #ifndef NDEBUG
1552         NULL,                    /* name obstack */
1553 #endif
1554 };
1555
1556 static void init_asm_constraints(void)
1557 {
1558         be_init_default_asm_constraint_flags();
1559
1560         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1561         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1562         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1563         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1564         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1565         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1566         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1567         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1568         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1569         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1570         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1571         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1572         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1573         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1574         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1575         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1576         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1577         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1578         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1579         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1580
1581         /* no support for autodecrement/autoincrement */
1582         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1583         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1584         /* no float consts */
1585         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1586         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1587         /* makes no sense on x86 */
1588         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1589         /* no support for sse consts yet */
1590         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1591         /* no support for x87 consts yet */
1592         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1593         /* no support for mmx registers yet */
1594         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1595         /* not available in 32bit mode */
1596         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1597         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1598
1599         /* no code yet to determine register class needed... */
1600         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1601 }
1602
1603 /**
1604  * Initializes the backend ISA.
1605  */
1606 static arch_env_t *ia32_init(FILE *file_handle)
1607 {
1608         static int inited = 0;
1609         ia32_isa_t *isa;
1610         int        i, n;
1611
1612         if (inited)
1613                 return NULL;
1614         inited = 1;
1615
1616         set_tarval_output_modes();
1617
1618         isa = XMALLOC(ia32_isa_t);
1619         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1620
1621         if (mode_fpcw == NULL) {
1622                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1623         }
1624
1625         ia32_register_init();
1626         ia32_create_opcodes(&ia32_irn_ops);
1627         /* special handling for SwitchJmp */
1628         op_ia32_SwitchJmp->ops.be_ops = &ia32_SwitchJmp_irn_ops;
1629
1630         be_emit_init(file_handle);
1631         isa->regs_16bit     = pmap_create();
1632         isa->regs_8bit      = pmap_create();
1633         isa->regs_8bit_high = pmap_create();
1634         isa->types          = pmap_create();
1635         isa->tv_ent         = pmap_create();
1636         isa->cpu            = ia32_init_machine_description();
1637
1638         ia32_build_16bit_reg_map(isa->regs_16bit);
1639         ia32_build_8bit_reg_map(isa->regs_8bit);
1640         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1641
1642 #ifndef NDEBUG
1643         isa->name_obst = XMALLOC(struct obstack);
1644         obstack_init(isa->name_obst);
1645 #endif /* NDEBUG */
1646
1647         /* enter the ISA object into the intrinsic environment */
1648         intrinsic_env.isa = isa;
1649
1650         /* emit asm includes */
1651         n = get_irp_n_asms();
1652         for (i = 0; i < n; ++i) {
1653                 be_emit_cstring("#APP\n");
1654                 be_emit_ident(get_irp_asm(i));
1655                 be_emit_cstring("\n#NO_APP\n");
1656         }
1657
1658         /* needed for the debug support */
1659         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1660         be_emit_irprintf("%stext0:\n", be_gas_get_private_prefix());
1661         be_emit_write_line();
1662
1663         return &isa->base;
1664 }
1665
1666
1667
1668 /**
1669  * Closes the output file and frees the ISA structure.
1670  */
1671 static void ia32_done(void *self)
1672 {
1673         ia32_isa_t *isa = self;
1674
1675         /* emit now all global declarations */
1676         be_gas_emit_decls(isa->base.main_env);
1677
1678         pmap_destroy(isa->regs_16bit);
1679         pmap_destroy(isa->regs_8bit);
1680         pmap_destroy(isa->regs_8bit_high);
1681         pmap_destroy(isa->tv_ent);
1682         pmap_destroy(isa->types);
1683
1684 #ifndef NDEBUG
1685         obstack_free(isa->name_obst, NULL);
1686 #endif /* NDEBUG */
1687
1688         be_emit_exit();
1689
1690         free(self);
1691 }
1692
1693
1694 /**
1695  * Return the number of register classes for this architecture.
1696  * We report always these:
1697  *  - the general purpose registers
1698  *  - the SSE floating point register set
1699  *  - the virtual floating point registers
1700  *  - the SSE vector register set
1701  */
1702 static unsigned ia32_get_n_reg_class(void)
1703 {
1704         return N_CLASSES;
1705 }
1706
1707 /**
1708  * Return the register class for index i.
1709  */
1710 static const arch_register_class_t *ia32_get_reg_class(unsigned i)
1711 {
1712         assert(i < N_CLASSES);
1713         return &ia32_reg_classes[i];
1714 }
1715
1716 /**
1717  * Get the register class which shall be used to store a value of a given mode.
1718  * @param self The this pointer.
1719  * @param mode The mode in question.
1720  * @return A register class which can hold values of the given mode.
1721  */
1722 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1723 {
1724         if (mode_is_float(mode)) {
1725                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1726         }
1727         else
1728                 return &ia32_reg_classes[CLASS_ia32_gp];
1729 }
1730
1731 /**
1732  * Returns the register for parameter nr.
1733  */
1734 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1735                                                     const ir_mode *mode)
1736 {
1737         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1738                 &ia32_gp_regs[REG_ECX],
1739                 &ia32_gp_regs[REG_EDX],
1740                 NULL
1741         };
1742         static const unsigned MAXNUM_GPREG_ARGS = 3;
1743
1744         static const arch_register_t *gpreg_param_reg_regparam[] = {
1745                 &ia32_gp_regs[REG_EAX],
1746                 &ia32_gp_regs[REG_EDX],
1747                 &ia32_gp_regs[REG_ECX]
1748         };
1749
1750         static const arch_register_t *gpreg_param_reg_this[] = {
1751                 &ia32_gp_regs[REG_ECX],
1752                 NULL,
1753                 NULL
1754         };
1755
1756         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1757                 &ia32_xmm_regs[REG_XMM0],
1758                 &ia32_xmm_regs[REG_XMM1],
1759                 &ia32_xmm_regs[REG_XMM2],
1760                 &ia32_xmm_regs[REG_XMM3],
1761                 &ia32_xmm_regs[REG_XMM4],
1762                 &ia32_xmm_regs[REG_XMM5],
1763                 &ia32_xmm_regs[REG_XMM6],
1764                 &ia32_xmm_regs[REG_XMM7]
1765         };
1766
1767         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1768                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1769         };
1770         static const unsigned MAXNUM_SSE_ARGS = 8;
1771
1772         if ((cc & cc_this_call) && nr == 0)
1773                 return gpreg_param_reg_this[0];
1774
1775         if (! (cc & cc_reg_param))
1776                 return NULL;
1777
1778         if (mode_is_float(mode)) {
1779                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1780                         return NULL;
1781                 if (nr >= MAXNUM_SSE_ARGS)
1782                         return NULL;
1783
1784                 if (cc & cc_this_call) {
1785                         return fpreg_sse_param_reg_this[nr];
1786                 }
1787                 return fpreg_sse_param_reg_std[nr];
1788         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1789                 unsigned num_regparam;
1790
1791                 if (get_mode_size_bits(mode) > 32)
1792                         return NULL;
1793
1794                 if (nr >= MAXNUM_GPREG_ARGS)
1795                         return NULL;
1796
1797                 if (cc & cc_this_call) {
1798                         return gpreg_param_reg_this[nr];
1799                 }
1800                 num_regparam = cc & ~cc_bits;
1801                 if (num_regparam == 0) {
1802                         /* default fastcall */
1803                         return gpreg_param_reg_fastcall[nr];
1804                 }
1805                 if (nr < num_regparam)
1806                         return gpreg_param_reg_regparam[nr];
1807                 return NULL;
1808         }
1809
1810         panic("unknown argument mode");
1811 }
1812
1813 /**
1814  * Get the ABI restrictions for procedure calls.
1815  * @param self        The this pointer.
1816  * @param method_type The type of the method (procedure) in question.
1817  * @param abi         The abi object to be modified
1818  */
1819 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1820                               be_abi_call_t *abi)
1821 {
1822         ir_type  *tp;
1823         ir_mode  *mode;
1824         unsigned  cc;
1825         int       n, i, regnum;
1826         int                 pop_amount = 0;
1827         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1828
1829         (void) self;
1830
1831         /* set abi flags for calls */
1832         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1833         call_flags.bits.store_args_sequential = 0;
1834         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1835         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1836         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1837
1838         /* set parameter passing style */
1839         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1840
1841         cc = get_method_calling_convention(method_type);
1842         if (get_method_variadicity(method_type) == variadicity_variadic) {
1843                 /* pass all parameters of a variadic function on the stack */
1844                 cc = cc_cdecl_set | (cc & cc_this_call);
1845         } else {
1846                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1847                     ia32_cg_config.optimize_cc) {
1848                         /* set the fast calling conventions (allowing up to 3) */
1849                         cc = SET_FASTCALL(cc) | 3;
1850                 }
1851         }
1852
1853         /* we have to pop the shadow parameter ourself for compound calls */
1854         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1855                         && !(cc & cc_reg_param)) {
1856                 pop_amount += get_mode_size_bytes(mode_P_data);
1857         }
1858
1859         n = get_method_n_params(method_type);
1860         for (i = regnum = 0; i < n; i++) {
1861                 ir_mode               *mode;
1862                 const arch_register_t *reg = NULL;
1863
1864                 tp   = get_method_param_type(method_type, i);
1865                 mode = get_type_mode(tp);
1866                 if (mode != NULL) {
1867                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1868                 }
1869                 if (reg != NULL) {
1870                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1871                         ++regnum;
1872                 } else {
1873                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1874                          * movl has a shorter opcode than mov[sz][bw]l */
1875                         ir_mode *load_mode = mode;
1876
1877                         if (mode != NULL) {
1878                                 unsigned size = get_mode_size_bytes(mode);
1879
1880                                 if (cc & cc_callee_clear_stk) {
1881                                         pop_amount += (size + 3U) & ~3U;
1882                                 }
1883
1884                                 if (size < 4) load_mode = mode_Iu;
1885                         }
1886
1887                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1888                 }
1889         }
1890
1891         be_abi_call_set_pop(abi, pop_amount);
1892
1893         /* set return registers */
1894         n = get_method_n_ress(method_type);
1895
1896         assert(n <= 2 && "more than two results not supported");
1897
1898         /* In case of 64bit returns, we will have two 32bit values */
1899         if (n == 2) {
1900                 tp   = get_method_res_type(method_type, 0);
1901                 mode = get_type_mode(tp);
1902
1903                 assert(!mode_is_float(mode) && "two FP results not supported");
1904
1905                 tp   = get_method_res_type(method_type, 1);
1906                 mode = get_type_mode(tp);
1907
1908                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1909
1910                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX], ABI_CONTEXT_BOTH);
1911                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX], ABI_CONTEXT_BOTH);
1912         }
1913         else if (n == 1) {
1914                 const arch_register_t *reg;
1915
1916                 tp   = get_method_res_type(method_type, 0);
1917                 assert(is_atomic_type(tp));
1918                 mode = get_type_mode(tp);
1919
1920                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1921
1922                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1923         }
1924 }
1925
1926 static int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1927 {
1928         (void) block_env;
1929
1930         if (!is_ia32_irn(irn)) {
1931                 return -1;
1932         }
1933
1934         if (is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1935             || is_ia32_ChangeCW(irn) || is_ia32_Immediate(irn))
1936                 return 0;
1937
1938         return 1;
1939 }
1940
1941 /**
1942  * Initializes the code generator interface.
1943  */
1944 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1945 {
1946         (void) self;
1947         return &ia32_code_gen_if;
1948 }
1949
1950 /**
1951  * Returns the estimated execution time of an ia32 irn.
1952  */
1953 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn)
1954 {
1955         (void) env;
1956         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
1957 }
1958
1959 list_sched_selector_t ia32_sched_selector;
1960
1961 /**
1962  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1963  */
1964 static const list_sched_selector_t *ia32_get_list_sched_selector(
1965                 const void *self, list_sched_selector_t *selector)
1966 {
1967         (void) self;
1968         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1969         ia32_sched_selector.exectime              = ia32_sched_exectime;
1970         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1971         return &ia32_sched_selector;
1972 }
1973
1974 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1975 {
1976         (void) self;
1977         return NULL;
1978 }
1979
1980 /**
1981  * Returns the necessary byte alignment for storing a register of given class.
1982  */
1983 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1984 {
1985         ir_mode *mode = arch_register_class_mode(cls);
1986         int bytes     = get_mode_size_bytes(mode);
1987
1988         if (mode_is_float(mode) && bytes > 8)
1989                 return 16;
1990         return bytes;
1991 }
1992
1993 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1994                 const ir_node *irn)
1995 {
1996         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1997                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1998                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1999                 NULL,
2000         };
2001         static const be_execution_unit_t *_allowed_units_GP[] = {
2002                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2003                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2004                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2005                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2006                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2007                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2008                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2009                 NULL,
2010         };
2011         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2012                 &be_machine_execution_units_DUMMY[0],
2013                 NULL,
2014         };
2015         static const be_execution_unit_t **_units_callret[] = {
2016                 _allowed_units_BRANCH,
2017                 NULL
2018         };
2019         static const be_execution_unit_t **_units_other[] = {
2020                 _allowed_units_GP,
2021                 NULL
2022         };
2023         static const be_execution_unit_t **_units_dummy[] = {
2024                 _allowed_units_DUMMY,
2025                 NULL
2026         };
2027         const be_execution_unit_t ***ret;
2028
2029         if (is_ia32_irn(irn)) {
2030                 ret = get_ia32_exec_units(irn);
2031         } else if (is_be_node(irn)) {
2032                 if (be_is_Return(irn)) {
2033                         ret = _units_callret;
2034                 } else if (be_is_Barrier(irn)) {
2035                         ret = _units_dummy;
2036                 } else {
2037                         ret = _units_other;
2038                 }
2039         }
2040         else {
2041                 ret = _units_dummy;
2042         }
2043
2044         return ret;
2045 }
2046
2047 /**
2048  * Return the abstract ia32 machine.
2049  */
2050 static const be_machine_t *ia32_get_machine(const void *self)
2051 {
2052         const ia32_isa_t *isa = self;
2053         return isa->cpu;
2054 }
2055
2056 /**
2057  * Return irp irgs in the desired order.
2058  */
2059 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2060 {
2061         (void) self;
2062         (void) irg_list;
2063         return NULL;
2064 }
2065
2066 static void ia32_mark_remat(ir_node *node)
2067 {
2068         if (is_ia32_irn(node)) {
2069                 set_ia32_is_remat(node);
2070         }
2071 }
2072
2073 /**
2074  * Check if Mux(sel, t, f) would represent an Abs (or -Abs).
2075  */
2076 static bool mux_is_abs(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2077 {
2078         ir_node *cmp_left;
2079         ir_node *cmp_right;
2080         ir_node *cmp;
2081         pn_Cmp  pnc;
2082
2083         if (!is_Proj(sel))
2084                 return false;
2085         cmp = get_Proj_pred(sel);
2086         if (!is_Cmp(cmp))
2087                 return false;
2088
2089         /* must be <, <=, >=, > */
2090         pnc = get_Proj_proj(sel);
2091         switch (pnc) {
2092         case pn_Cmp_Ge:
2093         case pn_Cmp_Gt:
2094         case pn_Cmp_Le:
2095         case pn_Cmp_Lt:
2096         case pn_Cmp_Uge:
2097         case pn_Cmp_Ug:
2098         case pn_Cmp_Ul:
2099         case pn_Cmp_Ule:
2100                 break;
2101         default:
2102                 return false;
2103         }
2104
2105         if (!is_negated_value(mux_true, mux_false))
2106                 return false;
2107
2108         /* must be x cmp 0 */
2109         cmp_right = get_Cmp_right(cmp);
2110         if (!is_Const(cmp_right) || !is_Const_null(cmp_right))
2111                 return 0;
2112
2113         cmp_left = get_Cmp_left(cmp);
2114         if (cmp_left != mux_true && cmp_left != mux_false)
2115                 return false;
2116
2117         return true;
2118 }
2119
2120 /**
2121  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
2122  */
2123 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
2124                                  ir_node *mux_false)
2125 {
2126         ir_node *cmp_l;
2127         ir_node *cmp_r;
2128         ir_node *cmp;
2129         pn_Cmp  pnc;
2130
2131         if (!is_Proj(sel))
2132                 return false;
2133         cmp = get_Proj_pred(sel);
2134         if (!is_Cmp(cmp))
2135                 return false;
2136
2137         cmp_l = get_Cmp_left(cmp);
2138         cmp_r = get_Cmp_right(cmp);
2139         if (!mode_is_float(get_irn_mode(cmp_l)))
2140                 return false;
2141
2142         /* check for min/max. They're defined as (C-Semantik):
2143          *  min(a, b) = a < b ? a : b
2144          *  or min(a, b) = a <= b ? a : b
2145          *  max(a, b) = a > b ? a : b
2146          *  or max(a, b) = a >= b ? a : b
2147          * (Note we only handle float min/max here)
2148          */
2149         pnc = get_Proj_proj(sel);
2150         switch (pnc) {
2151         case pn_Cmp_Ge:
2152         case pn_Cmp_Gt:
2153                 /* this is a max */
2154                 if (cmp_l == mux_true && cmp_r == mux_false)
2155                         return true;
2156                 break;
2157         case pn_Cmp_Le:
2158         case pn_Cmp_Lt:
2159                 /* this is a min */
2160                 if (cmp_l == mux_true && cmp_r == mux_false)
2161                         return true;
2162                 break;
2163         case pn_Cmp_Uge:
2164         case pn_Cmp_Ug:
2165                 /* this is a min */
2166                 if (cmp_l == mux_false && cmp_r == mux_true)
2167                         return true;
2168                 break;
2169         case pn_Cmp_Ule:
2170         case pn_Cmp_Ul:
2171                 /* this is a max */
2172                 if (cmp_l == mux_false && cmp_r == mux_true)
2173                         return true;
2174                 break;
2175
2176         default:
2177                 break;
2178         }
2179
2180         return false;
2181 }
2182
2183 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2184 {
2185         ir_mode *mode = get_irn_mode(mux_true);
2186         (void) sel;
2187
2188         if (!mode_is_int(mode) && !mode_is_reference(mode)
2189                         && mode != mode_b)
2190                 return false;
2191
2192         if (is_Const(mux_true) && is_Const(mux_false)) {
2193                 /* we can create a set plus up two 3 instructions for any combination of constants */
2194                 return true;
2195         }
2196
2197         return false;
2198 }
2199
2200 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
2201                                      ir_node *mux_false)
2202 {
2203         (void) sel;
2204
2205         if (!mode_is_float(get_irn_mode(mux_true)))
2206                 return false;
2207
2208         return is_Const(mux_true) && is_Const(mux_false);
2209 }
2210
2211 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2212 {
2213         ir_node *cmp;
2214         ir_node *cmp_left;
2215         ir_node *cmp_right;
2216         ir_mode *mode;
2217         long     pn;
2218
2219         if (!is_Proj(sel))
2220                 return false;
2221
2222         cmp = get_Proj_pred(sel);
2223         if (!is_Cmp(cmp))
2224                 return false;
2225
2226         mode = get_irn_mode(mux_true);
2227         if (mode_is_signed(mode) || mode_is_float(mode))
2228                 return false;
2229
2230         pn        = get_Proj_proj(sel);
2231         cmp_left  = get_Cmp_left(cmp);
2232         cmp_right = get_Cmp_right(cmp);
2233         if ((pn & pn_Cmp_Gt) &&
2234                 is_Const(mux_false) && is_Const_null(mux_false) && is_Sub(mux_true) &&
2235                 get_Sub_left(mux_true) == cmp_left &&
2236                 get_Sub_right(mux_true) == cmp_right) {
2237                 /* Mux(a >=u b, a - b, 0) unsigned Doz */
2238                 return true;
2239         }
2240         if ((pn & pn_Cmp_Lt) &&
2241                 is_Const(mux_true) && is_Const_null(mux_true) && is_Sub(mux_false) &&
2242                 get_Sub_left(mux_false) == cmp_left &&
2243                 get_Sub_right(mux_false) == cmp_right) {
2244                 /* Mux(a <=u b, 0, a - b) unsigned Doz */
2245                 return true;
2246         }
2247
2248         return false;
2249 }
2250
2251 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
2252                                ir_node *mux_true)
2253 {
2254         ir_mode *mode;
2255
2256         /* we can handle Abs for all modes and compares */
2257         if (mux_is_abs(sel, mux_true, mux_false))
2258                 return true;
2259         /* we can handle Set for all modes and compares */
2260         if (mux_is_set(sel, mux_true, mux_false))
2261                 return true;
2262         /* SSE has own min/max operations */
2263         if (ia32_cg_config.use_sse2
2264                         && mux_is_float_min_max(sel, mux_true, mux_false))
2265                 return true;
2266         /* we can handle Mux(?, Const[f], Const[f]) */
2267         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
2268 #ifdef FIRM_GRGEN_BE
2269                 /* well, some code selectors can't handle it */
2270                 if (be_transformer != TRANSFORMER_PBQP
2271                                 || be_transformer != TRANSFORMER_RAND)
2272                         return true;
2273 #else
2274                 return true;
2275 #endif
2276         }
2277
2278         /* no support for 64bit inputs to cmov */
2279         mode = get_irn_mode(mux_true);
2280         if (get_mode_size_bits(mode) > 32)
2281                 return false;
2282         /* we can't handle MuxF yet */
2283         if (mode_is_float(mode))
2284                 return false;
2285
2286         if (mux_is_doz(sel, mux_true, mux_false))
2287                 return true;
2288
2289         /* Check Cmp before the node */
2290         if (is_Proj(sel)) {
2291                 ir_node *cmp = get_Proj_pred(sel);
2292                 if (is_Cmp(cmp)) {
2293                         ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(cmp));
2294
2295                         /* we can't handle 64bit compares */
2296                         if (get_mode_size_bits(cmp_mode) > 32)
2297                                 return false;
2298
2299                         /* we can't handle float compares */
2300                         if (mode_is_float(cmp_mode))
2301                                 return false;
2302                 }
2303         }
2304
2305         /* did we disable cmov generation? */
2306         if (!ia32_cg_config.use_cmov)
2307                 return false;
2308
2309         /* we can use a cmov */
2310         return true;
2311 }
2312
2313 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2314 {
2315         (void) c;
2316
2317         /* we already added all our simple flags to the flags modifier list in
2318          * init, so this flag we don't know. */
2319         return ASM_CONSTRAINT_FLAG_INVALID;
2320 }
2321
2322 static int ia32_is_valid_clobber(const char *clobber)
2323 {
2324         return ia32_get_clobber_register(clobber) != NULL;
2325 }
2326
2327 /**
2328  * Create the trampoline code.
2329  */
2330 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2331 {
2332         ir_node  *st, *p = trampoline;
2333         ir_mode *mode    = get_irn_mode(p);
2334
2335         /* mov  ecx,<env> */
2336         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xb9), 0);
2337         mem = new_r_Proj(st, mode_M, pn_Store_M);
2338         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2339         st  = new_r_Store(block, mem, p, env, 0);
2340         mem = new_r_Proj(st, mode_M, pn_Store_M);
2341         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2342         /* jmp  <callee> */
2343         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xe9), 0);
2344         mem = new_r_Proj(st, mode_M, pn_Store_M);
2345         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2346         st  = new_r_Store(block, mem, p, callee, 0);
2347         mem = new_r_Proj(st, mode_M, pn_Store_M);
2348         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2349
2350         return mem;
2351 }
2352
2353 /**
2354  * Returns the libFirm configuration parameter for this backend.
2355  */
2356 static const backend_params *ia32_get_libfirm_params(void)
2357 {
2358         static const ir_settings_if_conv_t ifconv = {
2359                 4,                    /* maxdepth, doesn't matter for Mux-conversion */
2360                 ia32_is_mux_allowed   /* allows or disallows Mux creation for given selector */
2361         };
2362         static const ir_settings_arch_dep_t ad = {
2363                 1,                   /* also use subs */
2364                 4,                   /* maximum shifts */
2365                 31,                  /* maximum shift amount */
2366                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2367
2368                 1,  /* allow Mulhs */
2369                 1,  /* allow Mulus */
2370                 32, /* Mulh allowed up to 32 bit */
2371         };
2372         static backend_params p = {
2373                 1,     /* need dword lowering */
2374                 1,     /* support inline assembly */
2375                 NULL,  /* will be set later */
2376                 ia32_create_intrinsic_fkt,
2377                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2378                 NULL,  /* ifconv info will be set below */
2379                 NULL,  /* float arithmetic mode, will be set below */
2380                 12,    /* size of trampoline code */
2381                 4,     /* alignment of trampoline code */
2382                 ia32_create_trampoline_fkt,
2383                 4      /* alignment of stack parameter */
2384         };
2385
2386         ia32_setup_cg_config();
2387
2388         /* doesn't really belong here, but this is the earliest place the backend
2389          * is called... */
2390         init_asm_constraints();
2391
2392         p.dep_param    = &ad;
2393         p.if_conv_info = &ifconv;
2394         if (! ia32_cg_config.use_sse2)
2395                 p.mode_float_arithmetic = mode_E;
2396         return &p;
2397 }
2398
2399 static const lc_opt_enum_int_items_t gas_items[] = {
2400         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2401         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2402         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2403         { NULL,    0 }
2404 };
2405
2406 static lc_opt_enum_int_var_t gas_var = {
2407         (int*) &be_gas_object_file_format, gas_items
2408 };
2409
2410 #ifdef FIRM_GRGEN_BE
2411 static const lc_opt_enum_int_items_t transformer_items[] = {
2412         { "default", TRANSFORMER_DEFAULT },
2413         { "pbqp",    TRANSFORMER_PBQP    },
2414         { "random",  TRANSFORMER_RAND    },
2415         { NULL,      0                   }
2416 };
2417
2418 static lc_opt_enum_int_var_t transformer_var = {
2419         (int*)&be_transformer, transformer_items
2420 };
2421 #endif
2422
2423 static const lc_opt_table_entry_t ia32_options[] = {
2424         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2425 #ifdef FIRM_GRGEN_BE
2426         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2427 #endif
2428         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2429                        &ia32_isa_template.base.stack_alignment),
2430         LC_OPT_LAST
2431 };
2432
2433 const arch_isa_if_t ia32_isa_if = {
2434         ia32_init,
2435         ia32_done,
2436         ia32_handle_intrinsics,
2437         ia32_get_n_reg_class,
2438         ia32_get_reg_class,
2439         ia32_get_reg_class_for_mode,
2440         ia32_get_call_abi,
2441         ia32_get_code_generator_if,
2442         ia32_get_list_sched_selector,
2443         ia32_get_ilp_sched_selector,
2444         ia32_get_reg_class_alignment,
2445         ia32_get_libfirm_params,
2446         ia32_get_allowed_execution_units,
2447         ia32_get_machine,
2448         ia32_get_irg_list,
2449         ia32_mark_remat,
2450         ia32_parse_asm_constraint,
2451         ia32_is_valid_clobber
2452 };
2453
2454 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);
2455 void be_init_arch_ia32(void)
2456 {
2457         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2458         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2459
2460         lc_opt_add_table(ia32_grp, ia32_options);
2461         be_register_isa_if("ia32", &ia32_isa_if);
2462
2463         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2464
2465         ia32_init_emitter();
2466         ia32_init_finish();
2467         ia32_init_optimize();
2468         ia32_init_transform();
2469         ia32_init_x87();
2470         ia32_init_architecture();
2471 }