nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irflag.h"
  43 #include "irgmod.h"
  44 #include "irgopt.h"
  45 #include "irbitset.h"
  46 #include "irgopt.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54 #include "instrument.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg_t.h"
  58 #include "../benode_t.h"
  59 #include "../belower.h"
  60 #include "../besched_t.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../beilpsched.h"
  68 #include "../bespillslots.h"
  69 #include "../bemodule.h"
  70 #include "../begnuas.h"
  71 #include "../bestate.h"
  72 #include "../beflags.h"
  73 #include "../betranshlp.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_map_regs.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_util.h"
  89 #include "ia32_fpu.h"
  90 #include "ia32_architecture.h"
  91
  92 #ifdef FIRM_GRGEN_BE
  93 #include "ia32_pbqp_transform.h"
  94 #endif
  95
  96 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  97
  98 /* TODO: ugly */
  99 static set *cur_reg_set = NULL;
 100
 101 ir_mode         *mode_fpcw       = NULL;
 102 ia32_code_gen_t *ia32_current_cg = NULL;
 103
 104 /**
 105  * The environment for the intrinsic mapping.
 106  */
 107 static ia32_intrinsic_env_t intrinsic_env = {
 108         NULL,    /* the isa */
 109         NULL,    /* the irg, these entities belong to */
 110         NULL,    /* entity for first div operand (move into FPU) */
 111         NULL,    /* entity for second div operand (move into FPU) */
 112         NULL,    /* entity for converts ll -> d */
 113         NULL,    /* entity for converts d -> ll */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118         NULL,    /* bias value for conversion from float to unsigned 64 */
 119 };
 120
 121
 122 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 123
 124 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 125                                     create_const_node_func func,
 126                                     const arch_register_t* reg)
 127 {
 128         ir_node *block, *res;
 129
 130         if(*place != NULL)
 131                 return *place;
 132
 133         block = get_irg_start_block(cg->irg);
 134         res = func(NULL, cg->irg, block);
 135         arch_set_irn_register(cg->arch_env, res, reg);
 136         *place = res;
 137
 138         add_irn_dep(get_irg_end(cg->irg), res);
 139         /* add_irn_dep(get_irg_start(cg->irg), res); */
 140
 141         return res;
 142 }
 143
 144 /* Creates the unique per irg GP NoReg node. */
 145 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 147                             &ia32_gp_regs[REG_GP_NOREG]);
 148 }
 149
 150 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 151         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 152                             &ia32_vfp_regs[REG_VFP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 157                             &ia32_xmm_regs[REG_XMM_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 162                             &ia32_gp_regs[REG_GP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 167                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 172                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 173 }
 174
 175 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 176         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 177                         &ia32_fp_cw_regs[REG_FPCW]);
 178 }
 179
 180
 181 /**
 182  * Returns the admissible noreg register node for input register pos of node irn.
 183  */
 184 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 185 {
 186         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 187
 188         assert(req != NULL && "Missing register requirements");
 189         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 190                 return ia32_new_NoReg_gp(cg);
 191
 192         if (ia32_cg_config.use_sse2) {
 193                 return ia32_new_NoReg_xmm(cg);
 194         } else {
 195                 return ia32_new_NoReg_vfp(cg);
 196         }
 197 }
 198
 199 /**************************************************
 200  *                         _ _              _  __
 201  *                        | | |            (_)/ _|
 202  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 203  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 204  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 205  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 206  *            __/ |
 207  *           |___/
 208  **************************************************/
 209
 210 /**
 211  * Return register requirements for an ia32 node.
 212  * If the node returns a tuple (mode_T) then the proj's
 213  * will be asked for this information.
 214  */
 215 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 216                                                                                                            int pos)
 217 {
 218         ir_mode *mode = get_irn_mode(node);
 219         long    node_pos;
 220
 221         if (mode == mode_X || is_Block(node)) {
 222                 return arch_no_register_req;
 223         }
 224
 225         if (mode == mode_T && pos < 0) {
 226                 return arch_no_register_req;
 227         }
 228
 229         node_pos = pos == -1 ? 0 : pos;
 230         if (is_Proj(node)) {
 231                 if (mode == mode_M || pos >= 0) {
 232                         return arch_no_register_req;
 233                 }
 234
 235                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 236                 node     = skip_Proj_const(node);
 237         }
 238
 239         if (is_ia32_irn(node)) {
 240                 const arch_register_req_t *req;
 241                 if (pos >= 0)
 242                         req = get_ia32_in_req(node, pos);
 243                 else
 244                         req = get_ia32_out_req(node, node_pos);
 245
 246                 assert(req != NULL);
 247
 248                 return req;
 249         }
 250
 251         /* unknowns should be transformed already */
 252         assert(!is_Unknown(node));
 253         return arch_no_register_req;
 254 }
 255
 256 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 257 {
 258         int    pos = 0;
 259
 260         if (get_irn_mode(irn) == mode_X) {
 261                 return;
 262         }
 263
 264         if (is_Proj(irn)) {
 265                 pos = get_Proj_proj(irn);
 266                 irn = skip_Proj(irn);
 267         }
 268
 269         if (is_ia32_irn(irn)) {
 270                 const arch_register_t **slots;
 271
 272                 slots      = get_ia32_slots(irn);
 273                 slots[pos] = reg;
 274         } else {
 275                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 276         }
 277 }
 278
 279 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 280 {
 281         int pos = 0;
 282         const arch_register_t *reg = NULL;
 283
 284         if (is_Proj(irn)) {
 285
 286                 if (get_irn_mode(irn) == mode_X) {
 287                         return NULL;
 288                 }
 289
 290                 pos = get_Proj_proj(irn);
 291                 irn = skip_Proj_const(irn);
 292         }
 293
 294         if (is_ia32_irn(irn)) {
 295                 const arch_register_t **slots;
 296                 slots = get_ia32_slots(irn);
 297                 assert(pos < get_ia32_n_res(irn));
 298                 reg   = slots[pos];
 299         } else {
 300                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 301         }
 302
 303         return reg;
 304 }
 305
 306 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 307         arch_irn_class_t classification = arch_irn_class_normal;
 308
 309         irn = skip_Proj_const(irn);
 310
 311         if (is_cfop(irn))
 312                 classification |= arch_irn_class_branch;
 313
 314         if (! is_ia32_irn(irn))
 315                 return classification & ~arch_irn_class_normal;
 316
 317         if (is_ia32_Ld(irn))
 318                 classification |= arch_irn_class_load;
 319
 320         if (is_ia32_St(irn))
 321                 classification |= arch_irn_class_store;
 322
 323         if (is_ia32_is_reload(irn))
 324                 classification |= arch_irn_class_reload;
 325
 326         if (is_ia32_is_spill(irn))
 327                 classification |= arch_irn_class_spill;
 328
 329         if (is_ia32_is_remat(irn))
 330                 classification |= arch_irn_class_remat;
 331
 332         return classification;
 333 }
 334
 335 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 336         arch_irn_flags_t flags = arch_irn_flags_none;
 337
 338         if (is_Unknown(irn))
 339                 return arch_irn_flags_ignore;
 340
 341         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 342                 ir_node *pred = get_Proj_pred(irn);
 343
 344                 if(is_ia32_irn(pred)) {
 345                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 346                 }
 347
 348                 irn = pred;
 349         }
 350
 351         if (is_ia32_irn(irn)) {
 352                 flags |= get_ia32_flags(irn);
 353         }
 354
 355         return flags;
 356 }
 357
 358 /**
 359  * The IA32 ABI callback object.
 360  */
 361 typedef struct {
 362         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 363         const arch_env_t *aenv;          /**< The architecture environment. */
 364         ir_graph *irg;                   /**< The associated graph. */
 365 } ia32_abi_env_t;
 366
 367 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 368         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 369 }
 370
 371 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 372         set_ia32_frame_ent(irn, ent);
 373 }
 374
 375 static void ia32_set_frame_offset(ir_node *irn, int bias)
 376 {
 377         if (get_ia32_frame_ent(irn) == NULL)
 378                 return;
 379
 380         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 381                 ia32_code_gen_t *cg = ia32_current_cg;
 382                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 383                 if (omit_fp) {
 384                         /* Pop nodes modify the stack pointer before calculating the
 385                          * destination address, so fix this here
 386                          */
 387                         bias -= 4;
 388                 }
 389         }
 390         add_ia32_am_offs_int(irn, bias);
 391 }
 392
 393 static int ia32_get_sp_bias(const ir_node *node)
 394 {
 395         if (is_ia32_Call(node))
 396                 return -(int)get_ia32_call_attr_const(node)->pop;
 397
 398         if (is_ia32_Push(node))
 399                 return 4;
 400
 401         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 402                 return -4;
 403
 404         return 0;
 405 }
 406
 407 /**
 408  * Put all registers which are saved by the prologue/epilogue in a set.
 409  *
 410  * @param self  The callback object.
 411  * @param s     The result set.
 412  */
 413 static void ia32_abi_dont_save_regs(void *self, pset *s)
 414 {
 415         ia32_abi_env_t *env = self;
 416         if(env->flags.try_omit_fp)
 417                 pset_insert_ptr(s, env->aenv->bp);
 418 }
 419
 420 /**
 421  * Generate the routine prologue.
 422  *
 423  * @param self       The callback object.
 424  * @param mem        A pointer to the mem node. Update this if you define new memory.
 425  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 426  * @param stack_bias Points to the current stack bias, can be modified if needed.
 427  *
 428  * @return           The register which shall be used as a stack frame base.
 429  *
 430  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 431  */
 432 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 433 {
 434         ia32_abi_env_t   *env      = self;
 435         ia32_code_gen_t  *cg       = ia32_current_cg;
 436         const arch_env_t *arch_env = env->aenv;
 437
 438         if (! env->flags.try_omit_fp) {
 439                 ir_graph *irg     =env->irg;
 440                 ir_node  *bl      = get_irg_start_block(irg);
 441                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 442                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 443                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 444                 ir_node  *push;
 445
 446                 /* ALL nodes representing bp must be set to ignore. */
 447                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 448
 449                 /* push ebp */
 450                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 451                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 452                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 453
 454                 /* the push must have SP out register */
 455                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 456                 set_ia32_flags(push, arch_irn_flags_ignore);
 457
 458                 /* this modifies the stack bias, because we pushed 32bit */
 459                 *stack_bias -= 4;
 460
 461                 /* move esp to ebp */
 462                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 463                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 464                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 465                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 466
 467                 /* beware: the copy must be done before any other sp use */
 468                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 469                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 470                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 471                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 472
 473                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 474                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 475
 476                 return arch_env->bp;
 477         }
 478
 479         return arch_env->sp;
 480 }
 481
 482 /**
 483  * Generate the routine epilogue.
 484  * @param self    The callback object.
 485  * @param bl      The block for the epilog
 486  * @param mem     A pointer to the mem node. Update this if you define new memory.
 487  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 488  * @return        The register which shall be used as a stack frame base.
 489  *
 490  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 491  */
 492 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 493 {
 494         ia32_abi_env_t   *env      = self;
 495         const arch_env_t *arch_env = env->aenv;
 496         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 497         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 498         ir_graph         *irg      = env->irg;
 499
 500         if (env->flags.try_omit_fp) {
 501                 /* simply remove the stack frame here */
 502                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 503         } else {
 504                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 505
 506                 if (ia32_cg_config.use_leave) {
 507                         ir_node *leave;
 508
 509                         /* leave */
 510                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 511                         set_ia32_flags(leave, arch_irn_flags_ignore);
 512                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 513                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 514                 } else {
 515                         ir_node *pop;
 516
 517                         /* the old SP is not needed anymore (kill the proj) */
 518                         assert(is_Proj(curr_sp));
 519                         kill_node(curr_sp);
 520
 521                         /* copy ebp to esp */
 522                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 523                         arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 524                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 525
 526                         /* pop ebp */
 527                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 528                         set_ia32_flags(pop, arch_irn_flags_ignore);
 529                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 530                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 531
 532                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 533                 }
 534                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 535                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 536         }
 537
 538         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 539         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 540 }
 541
 542 /**
 543  * Initialize the callback object.
 544  * @param call The call object.
 545  * @param aenv The architecture environment.
 546  * @param irg  The graph with the method.
 547  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 548  */
 549 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 550 {
 551         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 552         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 553         env->flags = fl.bits;
 554         env->irg   = irg;
 555         env->aenv  = aenv;
 556         return env;
 557 }
 558
 559 /**
 560  * Destroy the callback object.
 561  * @param self The callback object.
 562  */
 563 static void ia32_abi_done(void *self) {
 564         free(self);
 565 }
 566
 567 /**
 568  * Produces the type which sits between the stack args and the locals on the stack.
 569  * it will contain the return address and space to store the old base pointer.
 570  * @return The Firm type modeling the ABI between type.
 571  */
 572 static ir_type *ia32_abi_get_between_type(void *self)
 573 {
 574 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 575         static ir_type *omit_fp_between_type = NULL;
 576         static ir_type *between_type         = NULL;
 577
 578         ia32_abi_env_t *env = self;
 579
 580         if (! between_type) {
 581                 ir_entity *old_bp_ent;
 582                 ir_entity *ret_addr_ent;
 583                 ir_entity *omit_fp_ret_addr_ent;
 584
 585                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 586                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 587
 588                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 589                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 590                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 591
 592                 set_entity_offset(old_bp_ent, 0);
 593                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 594                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 595                 set_type_state(between_type, layout_fixed);
 596
 597                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 598                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 599
 600                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 601                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 602                 set_type_state(omit_fp_between_type, layout_fixed);
 603         }
 604
 605         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 606 #undef IDENT
 607 }
 608
 609 /**
 610  * Get the estimated cycle count for @p irn.
 611  *
 612  * @param self The this pointer.
 613  * @param irn  The node.
 614  *
 615  * @return     The estimated cycle count for this operation
 616  */
 617 static int ia32_get_op_estimated_cost(const ir_node *irn)
 618 {
 619         int            cost;
 620         ia32_op_type_t op_tp;
 621
 622         if (is_Proj(irn))
 623                 return 0;
 624         if (!is_ia32_irn(irn))
 625                 return 0;
 626
 627         assert(is_ia32_irn(irn));
 628
 629         cost  = get_ia32_latency(irn);
 630         op_tp = get_ia32_op_type(irn);
 631
 632         if (is_ia32_CopyB(irn)) {
 633                 cost = 250;
 634         }
 635         else if (is_ia32_CopyB_i(irn)) {
 636                 int size = get_ia32_copyb_size(irn);
 637                 cost     = 20 + (int)ceil((4/3) * size);
 638         }
 639         /* in case of address mode operations add additional cycles */
 640         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 641                 /*
 642                         In case of stack access and access to fixed addresses add 5 cycles
 643                         (we assume they are in cache), other memory operations cost 20
 644                         cycles.
 645                 */
 646                 if (is_ia32_use_frame(irn) || (
 647                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 648                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 649                     )) {
 650                         cost += 5;
 651                 } else {
 652                         cost += 20;
 653                 }
 654         }
 655
 656         return cost;
 657 }
 658
 659 /**
 660  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 661  *
 662  * @param irn       The original operation
 663  * @param i         Index of the argument we want the inverse operation to yield
 664  * @param inverse   struct to be filled with the resulting inverse op
 665  * @param obstack   The obstack to use for allocation of the returned nodes array
 666  * @return          The inverse operation or NULL if operation invertible
 667  */
 668 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 669         ir_graph *irg;
 670         ir_mode  *mode;
 671         ir_mode  *irn_mode;
 672         ir_node  *block, *noreg, *nomem;
 673         dbg_info *dbg;
 674
 675         /* we cannot invert non-ia32 irns */
 676         if (! is_ia32_irn(irn))
 677                 return NULL;
 678
 679         /* operand must always be a real operand (not base, index or mem) */
 680         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 681                 return NULL;
 682
 683         /* we don't invert address mode operations */
 684         if (get_ia32_op_type(irn) != ia32_Normal)
 685                 return NULL;
 686
 687         /* TODO: adjust for new immediates... */
 688         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 689                    irn);
 690         return NULL;
 691
 692         irg      = get_irn_irg(irn);
 693         block    = get_nodes_block(irn);
 694         mode     = get_irn_mode(irn);
 695         irn_mode = get_irn_mode(irn);
 696         noreg    = get_irn_n(irn, 0);
 697         nomem    = new_r_NoMem(irg);
 698         dbg      = get_irn_dbg_info(irn);
 699
 700         /* initialize structure */
 701         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 702         inverse->costs = 0;
 703         inverse->n     = 1;
 704
 705         switch (get_ia32_irn_opcode(irn)) {
 706                 case iro_ia32_Add:
 707 #if 0
 708                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 709                                 /* we have an add with a const here */
 710                                 /* invers == add with negated const */
 711                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 712                                 inverse->costs   += 1;
 713                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 714                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 715                                 set_ia32_commutative(inverse->nodes[0]);
 716                         }
 717                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 718                                 /* we have an add with a symconst here */
 719                                 /* invers == sub with const */
 720                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 721                                 inverse->costs   += 2;
 722                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 723                         }
 724                         else {
 725                                 /* normal add: inverse == sub */
 726                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 727                                 inverse->costs   += 2;
 728                         }
 729 #endif
 730                         break;
 731                 case iro_ia32_Sub:
 732 #if 0
 733                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 734                                 /* we have a sub with a const/symconst here */
 735                                 /* invers == add with this const */
 736                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 737                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 738                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 739                         }
 740                         else {
 741                                 /* normal sub */
 742                                 if (i == n_ia32_binary_left) {
 743                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 744                                 }
 745                                 else {
 746                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 747                                 }
 748                                 inverse->costs += 1;
 749                         }
 750 #endif
 751                         break;
 752                 case iro_ia32_Xor:
 753 #if 0
 754                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 755                                 /* xor with const: inverse = xor */
 756                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 757                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 758                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 759                         }
 760                         else {
 761                                 /* normal xor */
 762                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 763                                 inverse->costs   += 1;
 764                         }
 765 #endif
 766                         break;
 767                 case iro_ia32_Not: {
 768                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 769                         inverse->costs   += 1;
 770                         break;
 771                 }
 772                 case iro_ia32_Neg: {
 773                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 774                         inverse->costs   += 1;
 775                         break;
 776                 }
 777                 default:
 778                         /* inverse operation not supported */
 779                         return NULL;
 780         }
 781
 782         return inverse;
 783 }
 784
 785 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 786 {
 787         if(mode_is_float(mode))
 788                 return mode_D;
 789
 790         return mode_Iu;
 791 }
 792
 793 /**
 794  * Get the mode that should be used for spilling value node
 795  */
 796 static ir_mode *get_spill_mode(const ir_node *node)
 797 {
 798         ir_mode *mode = get_irn_mode(node);
 799         return get_spill_mode_mode(mode);
 800 }
 801
 802 /**
 803  * Checks whether an addressmode reload for a node with mode mode is compatible
 804  * with a spillslot of mode spill_mode
 805  */
 806 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 807 {
 808         return !mode_is_float(mode) || mode == spillmode;
 809 }
 810
 811 /**
 812  * Check if irn can load its operand at position i from memory (source addressmode).
 813  * @param irn    The irn to be checked
 814  * @param i      The operands position
 815  * @return Non-Zero if operand can be loaded
 816  */
 817 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 818 {
 819         ir_node       *op        = get_irn_n(irn, i);
 820         const ir_mode *mode      = get_irn_mode(op);
 821         const ir_mode *spillmode = get_spill_mode(op);
 822
 823         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 824             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 825             !ia32_is_spillmode_compatible(mode, spillmode) ||
 826             is_ia32_use_frame(irn))                            /* must not already use frame */
 827                 return 0;
 828
 829         switch (get_ia32_am_support(irn)) {
 830                 case ia32_am_none:
 831                         return 0;
 832
 833                 case ia32_am_unary:
 834                         if (i != n_ia32_unary_op)
 835                                 return 0;
 836                         break;
 837
 838                 case ia32_am_binary:
 839                         switch (i) {
 840                                 case n_ia32_binary_left: {
 841                                         const arch_register_req_t *req;
 842                                         if (!is_ia32_commutative(irn))
 843                                                 return 0;
 844
 845                                         /* we can't swap left/right for limited registers
 846                                          * (As this (currently) breaks constraint handling copies)
 847                                          */
 848                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 849                                         if (req->type & arch_register_req_type_limited)
 850                                                 return 0;
 851                                         break;
 852                                 }
 853
 854                                 case n_ia32_binary_right:
 855                                         break;
 856
 857                                 default:
 858                                         return 0;
 859                         }
 860                         break;
 861
 862                 default:
 863                         panic("Unknown AM type");
 864         }
 865
 866         /* HACK: must not already use "real" memory.
 867          * This can happen for Call and Div */
 868         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 869                 return 0;
 870
 871         return 1;
 872 }
 873
 874 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 875                                         unsigned int i)
 876 {
 877         ir_mode *load_mode;
 878         ir_mode *dest_op_mode;
 879
 880         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 881
 882         set_ia32_op_type(irn, ia32_AddrModeS);
 883
 884         load_mode    = get_irn_mode(get_irn_n(irn, i));
 885         dest_op_mode = get_ia32_ls_mode(irn);
 886         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 887                 set_ia32_ls_mode(irn, load_mode);
 888         }
 889         set_ia32_use_frame(irn);
 890         set_ia32_need_stackent(irn);
 891
 892         if (i == n_ia32_binary_left                    &&
 893             get_ia32_am_support(irn) == ia32_am_binary &&
 894             /* immediates are only allowed on the right side */
 895             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 896                 ia32_swap_left_right(irn);
 897                 i = n_ia32_binary_right;
 898         }
 899
 900         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 901
 902         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 903         set_irn_n(irn, n_ia32_mem,  spill);
 904         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 905         set_ia32_is_reload(irn);
 906 }
 907
 908 static const be_abi_callbacks_t ia32_abi_callbacks = {
 909         ia32_abi_init,
 910         ia32_abi_done,
 911         ia32_abi_get_between_type,
 912         ia32_abi_dont_save_regs,
 913         ia32_abi_prologue,
 914         ia32_abi_epilogue
 915 };
 916
 917 /* fill register allocator interface */
 918
 919 static const arch_irn_ops_t ia32_irn_ops = {
 920         ia32_get_irn_reg_req,
 921         ia32_set_irn_reg,
 922         ia32_get_irn_reg,
 923         ia32_classify,
 924         ia32_get_flags,
 925         ia32_get_frame_entity,
 926         ia32_set_frame_entity,
 927         ia32_set_frame_offset,
 928         ia32_get_sp_bias,
 929         ia32_get_inverse,
 930         ia32_get_op_estimated_cost,
 931         ia32_possible_memory_operand,
 932         ia32_perform_memory_operand,
 933 };
 934
 935 /**************************************************
 936  *                _                         _  __
 937  *               | |                       (_)/ _|
 938  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 939  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 940  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 941  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 942  *                        __/ |
 943  *                       |___/
 944  **************************************************/
 945
 946 static ir_entity *mcount = NULL;
 947
 948 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 949
 950 static void ia32_before_abi(void *self) {
 951         lower_mode_b_config_t lower_mode_b_config = {
 952                 mode_Iu,  /* lowered mode */
 953                 mode_Bu,  /* preferred mode for set */
 954                 0,        /* don't lower direct compares */
 955         };
 956         ia32_code_gen_t *cg = self;
 957
 958         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 959         if (cg->dump)
 960                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 961         if (cg->gprof) {
 962                 if (mcount == NULL) {
 963                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 964                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 965                         /* FIXME: enter the right ld_ident here */
 966                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 967                         set_entity_visibility(mcount, visibility_external_allocated);
 968                 }
 969                 instrument_initcall(cg->irg, mcount);
 970         }
 971 }
 972
 973 transformer_t be_transformer = TRANSFORMER_DEFAULT;
 974
 975 /**
 976  * Transforms the standard firm graph into
 977  * an ia32 firm graph
 978  */
 979 static void ia32_prepare_graph(void *self) {
 980         ia32_code_gen_t *cg = self;
 981
 982         /* do local optimizations */
 983         optimize_graph_df(cg->irg);
 984
 985         /* TODO: we often have dead code reachable through out-edges here. So for
 986          * now we rebuild edges (as we need correct user count for code selection)
 987          */
 988 #if 1
 989         edges_deactivate(cg->irg);
 990         edges_activate(cg->irg);
 991 #endif
 992
 993         if (cg->dump)
 994                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 995
 996         switch (be_transformer) {
 997                 case TRANSFORMER_DEFAULT:
 998                         /* transform remaining nodes into assembler instructions */
 999                         ia32_transform_graph(cg);
1000                         break;
1001
1002 #ifdef FIRM_GRGEN_BE
1003                 case TRANSFORMER_PBQP:
1004                 case TRANSFORMER_RAND:
1005                         /* transform nodes into assembler instructions by PBQP magic */
1006                         ia32_transform_graph_by_pbqp(cg);
1007                         break;
1008 #endif
1009
1010                 default: panic("invalid transformer");
1011         }
1012
1013         /* do local optimizations (mainly CSE) */
1014         optimize_graph_df(cg->irg);
1015
1016         if (cg->dump)
1017                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
1018
1019         /* optimize address mode */
1020         ia32_optimize_graph(cg);
1021
1022         if (cg->dump)
1023                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
1024
1025         /* do code placement, to optimize the position of constants */
1026         place_code(cg->irg);
1027
1028         if (cg->dump)
1029                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1030 }
1031
1032 /**
1033  * Dummy functions for hooks we don't need but which must be filled.
1034  */
1035 static void ia32_before_sched(void *self) {
1036         (void) self;
1037 }
1038
1039 ir_node *turn_back_am(ir_node *node)
1040 {
1041         ir_graph *irg   = current_ir_graph;
1042         dbg_info *dbgi  = get_irn_dbg_info(node);
1043         ir_node  *block = get_nodes_block(node);
1044         ir_node  *base  = get_irn_n(node, n_ia32_base);
1045         ir_node  *index = get_irn_n(node, n_ia32_index);
1046         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1047         ir_node  *noreg;
1048
1049         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1050         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1051
1052         ia32_copy_am_attrs(load, node);
1053         if (is_ia32_is_reload(node))
1054                 set_ia32_is_reload(load);
1055         set_irn_n(node, n_ia32_mem, new_NoMem());
1056
1057         switch (get_ia32_am_support(node)) {
1058                 case ia32_am_unary:
1059                         set_irn_n(node, n_ia32_unary_op, load_res);
1060                         break;
1061
1062                 case ia32_am_binary:
1063                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
1064                                 set_irn_n(node, n_ia32_binary_left, load_res);
1065                         } else {
1066                                 set_irn_n(node, n_ia32_binary_right, load_res);
1067                         }
1068                         break;
1069
1070                 default:
1071                         panic("Unknown AM type");
1072         }
1073         noreg = ia32_new_NoReg_gp(ia32_current_cg);
1074         set_irn_n(node, n_ia32_base,  noreg);
1075         set_irn_n(node, n_ia32_index, noreg);
1076         set_ia32_am_offs_int(node, 0);
1077         set_ia32_am_sc(node, NULL);
1078         set_ia32_am_scale(node, 0);
1079         clear_ia32_am_sc_sign(node);
1080
1081         /* rewire mem-proj */
1082         if (get_irn_mode(node) == mode_T) {
1083                 const ir_edge_t *edge;
1084                 foreach_out_edge(node, edge) {
1085                         ir_node *out = get_edge_src_irn(edge);
1086                         if (get_irn_mode(out) == mode_M) {
1087                                 set_Proj_pred(out, load);
1088                                 set_Proj_proj(out, pn_ia32_Load_M);
1089                                 break;
1090                         }
1091                 }
1092         }
1093
1094         set_ia32_op_type(node, ia32_Normal);
1095         if (sched_is_scheduled(node))
1096                 sched_add_before(node, load);
1097
1098         return load_res;
1099 }
1100
1101 static ir_node *flags_remat(ir_node *node, ir_node *after)
1102 {
1103         /* we should turn back source address mode when rematerializing nodes */
1104         ia32_op_type_t type;
1105         ir_node        *block;
1106         ir_node        *copy;
1107
1108         if (is_Block(after)) {
1109                 block = after;
1110         } else {
1111                 block = get_nodes_block(after);
1112         }
1113
1114         type = get_ia32_op_type(node);
1115         switch (type) {
1116                 case ia32_AddrModeS:
1117                         turn_back_am(node);
1118                         break;
1119
1120                 case ia32_AddrModeD:
1121                         /* TODO implement this later... */
1122                         panic("found DestAM with flag user %+F this should not happen", node);
1123                         break;
1124
1125                 default: assert(type == ia32_Normal); break;
1126         }
1127
1128         copy = exact_copy(node);
1129         set_nodes_block(copy, block);
1130         sched_add_after(after, copy);
1131
1132         return copy;
1133 }
1134
1135 /**
1136  * Called before the register allocator.
1137  */
1138 static void ia32_before_ra(void *self) {
1139         ia32_code_gen_t *cg = self;
1140
1141         /* setup fpu rounding modes */
1142         ia32_setup_fpu_mode(cg);
1143
1144         /* fixup flags */
1145         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1146                            &flags_remat);
1147
1148         ia32_add_missing_keeps(cg);
1149 }
1150
1151
1152 /**
1153  * Transforms a be_Reload into a ia32 Load.
1154  */
1155 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1156         ir_graph *irg        = get_irn_irg(node);
1157         dbg_info *dbg        = get_irn_dbg_info(node);
1158         ir_node *block       = get_nodes_block(node);
1159         ir_entity *ent       = be_get_frame_entity(node);
1160         ir_mode *mode        = get_irn_mode(node);
1161         ir_mode *spillmode   = get_spill_mode(node);
1162         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1163         ir_node *sched_point = NULL;
1164         ir_node *ptr         = get_irg_frame(irg);
1165         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1166         ir_node *new_op, *proj;
1167         const arch_register_t *reg;
1168
1169         if (sched_is_scheduled(node)) {
1170                 sched_point = sched_prev(node);
1171         }
1172
1173         if (mode_is_float(spillmode)) {
1174                 if (ia32_cg_config.use_sse2)
1175                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1176                 else
1177                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1178         }
1179         else if (get_mode_size_bits(spillmode) == 128) {
1180                 /* Reload 128 bit SSE registers */
1181                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1182         }
1183         else
1184                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1185
1186         set_ia32_op_type(new_op, ia32_AddrModeS);
1187         set_ia32_ls_mode(new_op, spillmode);
1188         set_ia32_frame_ent(new_op, ent);
1189         set_ia32_use_frame(new_op);
1190         set_ia32_is_reload(new_op);
1191
1192         DBG_OPT_RELOAD2LD(node, new_op);
1193
1194         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1195
1196         if (sched_point) {
1197                 sched_add_after(sched_point, new_op);
1198                 sched_remove(node);
1199         }
1200
1201         /* copy the register from the old node to the new Load */
1202         reg = arch_get_irn_register(cg->arch_env, node);
1203         arch_set_irn_register(cg->arch_env, new_op, reg);
1204
1205         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1206
1207         exchange(node, proj);
1208 }
1209
1210 /**
1211  * Transforms a be_Spill node into a ia32 Store.
1212  */
1213 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1214         ir_graph *irg  = get_irn_irg(node);
1215         dbg_info *dbg  = get_irn_dbg_info(node);
1216         ir_node *block = get_nodes_block(node);
1217         ir_entity *ent = be_get_frame_entity(node);
1218         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1219         ir_mode *mode  = get_spill_mode(spillval);
1220         ir_node *noreg = ia32_new_NoReg_gp(cg);
1221         ir_node *nomem = new_rd_NoMem(irg);
1222         ir_node *ptr   = get_irg_frame(irg);
1223         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1224         ir_node *store;
1225         ir_node *sched_point = NULL;
1226
1227         if (sched_is_scheduled(node)) {
1228                 sched_point = sched_prev(node);
1229         }
1230
1231         /* No need to spill unknown values... */
1232         if(is_ia32_Unknown_GP(val) ||
1233                 is_ia32_Unknown_VFP(val) ||
1234                 is_ia32_Unknown_XMM(val)) {
1235                 store = nomem;
1236                 if(sched_point)
1237                         sched_remove(node);
1238
1239                 exchange(node, store);
1240                 return;
1241         }
1242
1243         if (mode_is_float(mode)) {
1244                 if (ia32_cg_config.use_sse2)
1245                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1246                 else
1247                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1248         } else if (get_mode_size_bits(mode) == 128) {
1249                 /* Spill 128 bit SSE registers */
1250                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1251         } else if (get_mode_size_bits(mode) == 8) {
1252                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1253         } else {
1254                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1255         }
1256
1257         set_ia32_op_type(store, ia32_AddrModeD);
1258         set_ia32_ls_mode(store, mode);
1259         set_ia32_frame_ent(store, ent);
1260         set_ia32_use_frame(store);
1261         set_ia32_is_spill(store);
1262         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1263         DBG_OPT_SPILL2ST(node, store);
1264
1265         if (sched_point) {
1266                 sched_add_after(sched_point, store);
1267                 sched_remove(node);
1268         }
1269
1270         exchange(node, store);
1271 }
1272
1273 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1274         ir_graph *irg = get_irn_irg(node);
1275         dbg_info *dbg = get_irn_dbg_info(node);
1276         ir_node *block = get_nodes_block(node);
1277         ir_node *noreg = ia32_new_NoReg_gp(cg);
1278         ir_node *frame = get_irg_frame(irg);
1279
1280         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1281
1282         set_ia32_frame_ent(push, ent);
1283         set_ia32_use_frame(push);
1284         set_ia32_op_type(push, ia32_AddrModeS);
1285         set_ia32_ls_mode(push, mode_Is);
1286         set_ia32_is_spill(push);
1287
1288         sched_add_before(schedpoint, push);
1289         return push;
1290 }
1291
1292 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1293         ir_graph *irg = get_irn_irg(node);
1294         dbg_info *dbg = get_irn_dbg_info(node);
1295         ir_node *block = get_nodes_block(node);
1296         ir_node *noreg = ia32_new_NoReg_gp(cg);
1297         ir_node *frame = get_irg_frame(irg);
1298
1299         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1300
1301         set_ia32_frame_ent(pop, ent);
1302         set_ia32_use_frame(pop);
1303         set_ia32_op_type(pop, ia32_AddrModeD);
1304         set_ia32_ls_mode(pop, mode_Is);
1305         set_ia32_is_reload(pop);
1306
1307         sched_add_before(schedpoint, pop);
1308
1309         return pop;
1310 }
1311
1312 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1313         ir_graph *irg = get_irn_irg(node);
1314         dbg_info *dbg = get_irn_dbg_info(node);
1315         ir_node *block = get_nodes_block(node);
1316         ir_mode *spmode = mode_Iu;
1317         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1318         ir_node *sp;
1319
1320         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1321         arch_set_irn_register(cg->arch_env, sp, spreg);
1322
1323         return sp;
1324 }
1325
1326 /**
1327  * Transform MemPerm, currently we do this the ugly way and produce
1328  * push/pop into/from memory cascades. This is possible without using
1329  * any registers.
1330  */
1331 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1332         ir_graph *irg = get_irn_irg(node);
1333         ir_node *block = get_nodes_block(node);
1334         ir_node *in[1];
1335         ir_node *keep;
1336         int i, arity;
1337         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1338         const ir_edge_t *edge;
1339         const ir_edge_t *next;
1340         ir_node **pops;
1341
1342         arity = be_get_MemPerm_entity_arity(node);
1343         pops = alloca(arity * sizeof(pops[0]));
1344
1345         /* create Pushs */
1346         for(i = 0; i < arity; ++i) {
1347                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1348                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1349                 ir_type *enttype = get_entity_type(inent);
1350                 unsigned entsize = get_type_size_bytes(enttype);
1351                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1352                 ir_node *mem = get_irn_n(node, i + 1);
1353                 ir_node *push;
1354
1355                 /* work around cases where entities have different sizes */
1356                 if(entsize2 < entsize)
1357                         entsize = entsize2;
1358                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1359
1360                 push = create_push(cg, node, node, sp, mem, inent);
1361                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1362                 if(entsize == 8) {
1363                         /* add another push after the first one */
1364                         push = create_push(cg, node, node, sp, mem, inent);
1365                         add_ia32_am_offs_int(push, 4);
1366                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1367                 }
1368
1369                 set_irn_n(node, i, new_Bad());
1370         }
1371
1372         /* create pops */
1373         for(i = arity - 1; i >= 0; --i) {
1374                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1375                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1376                 ir_type *enttype = get_entity_type(outent);
1377                 unsigned entsize = get_type_size_bytes(enttype);
1378                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1379                 ir_node *pop;
1380
1381                 /* work around cases where entities have different sizes */
1382                 if(entsize2 < entsize)
1383                         entsize = entsize2;
1384                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1385
1386                 pop = create_pop(cg, node, node, sp, outent);
1387                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1388                 if(entsize == 8) {
1389                         add_ia32_am_offs_int(pop, 4);
1390
1391                         /* add another pop after the first one */
1392                         pop = create_pop(cg, node, node, sp, outent);
1393                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1394                 }
1395
1396                 pops[i] = pop;
1397         }
1398
1399         in[0] = sp;
1400         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1401         sched_add_before(node, keep);
1402
1403         /* exchange memprojs */
1404         foreach_out_edge_safe(node, edge, next) {
1405                 ir_node *proj = get_edge_src_irn(edge);
1406                 int p = get_Proj_proj(proj);
1407
1408                 assert(p < arity);
1409
1410                 set_Proj_pred(proj, pops[p]);
1411                 set_Proj_proj(proj, pn_ia32_Pop_M);
1412         }
1413
1414         /* remove memperm */
1415         arity = get_irn_arity(node);
1416         for(i = 0; i < arity; ++i) {
1417                 set_irn_n(node, i, new_Bad());
1418         }
1419         sched_remove(node);
1420 }
1421
1422 /**
1423  * Block-Walker: Calls the transform functions Spill and Reload.
1424  */
1425 static void ia32_after_ra_walker(ir_node *block, void *env) {
1426         ir_node *node, *prev;
1427         ia32_code_gen_t *cg = env;
1428
1429         /* beware: the schedule is changed here */
1430         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1431                 prev = sched_prev(node);
1432
1433                 if (be_is_Reload(node)) {
1434                         transform_to_Load(cg, node);
1435                 } else if (be_is_Spill(node)) {
1436                         transform_to_Store(cg, node);
1437                 } else if (be_is_MemPerm(node)) {
1438                         transform_MemPerm(cg, node);
1439                 }
1440         }
1441 }
1442
1443 /**
1444  * Collects nodes that need frame entities assigned.
1445  */
1446 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1447 {
1448         be_fec_env_t *env = data;
1449
1450         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1451                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1452                 int align = get_mode_size_bytes(mode);
1453                 be_node_needs_frame_entity(env, node, mode, align);
1454         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1455                   && is_ia32_use_frame(node)) {
1456                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1457                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1458                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1459                         int                align;
1460
1461                         if (is_ia32_is_reload(node)) {
1462                                 mode = get_spill_mode_mode(mode);
1463                         }
1464
1465                         if(attr->data.need_64bit_stackent) {
1466                                 mode = mode_Ls;
1467                         }
1468                         if(attr->data.need_32bit_stackent) {
1469                                 mode = mode_Is;
1470                         }
1471                         align = get_mode_size_bytes(mode);
1472                         be_node_needs_frame_entity(env, node, mode, align);
1473                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1474                            || is_ia32_vfld(node)) {
1475                         const ir_mode *mode  = get_ia32_ls_mode(node);
1476                         int            align = 4;
1477                         be_node_needs_frame_entity(env, node, mode, align);
1478                 } else if(is_ia32_FldCW(node)) {
1479                         /* although 2 byte would be enough 4 byte performs best */
1480                         const ir_mode *mode  = mode_Iu;
1481                         int            align = 4;
1482                         be_node_needs_frame_entity(env, node, mode, align);
1483                 } else {
1484 #ifndef NDEBUG
1485                         assert(is_ia32_St(node) ||
1486                                    is_ia32_xStoreSimple(node) ||
1487                                    is_ia32_vfst(node) ||
1488                                    is_ia32_vfist(node) ||
1489                                    is_ia32_vfisttp(node) ||
1490                                is_ia32_FnstCW(node));
1491 #endif
1492                 }
1493         }
1494 }
1495
1496 /**
1497  * We transform Spill and Reload here. This needs to be done before
1498  * stack biasing otherwise we would miss the corrected offset for these nodes.
1499  */
1500 static void ia32_after_ra(void *self) {
1501         ia32_code_gen_t *cg = self;
1502         ir_graph *irg = cg->irg;
1503         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1504
1505         /* create and coalesce frame entities */
1506         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1507         be_assign_entities(fec_env);
1508         be_free_frame_entity_coalescer(fec_env);
1509
1510         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1511 }
1512
1513 /**
1514  * Last touchups for the graph before emit: x87 simulation to replace the
1515  * virtual with real x87 instructions, creating a block schedule and peephole
1516  * optimisations.
1517  */
1518 static void ia32_finish(void *self) {
1519         ia32_code_gen_t *cg = self;
1520         ir_graph        *irg = cg->irg;
1521
1522         ia32_finish_irg(irg, cg);
1523
1524         /* we might have to rewrite x87 virtual registers */
1525         if (cg->do_x87_sim) {
1526                 x87_simulate_graph(cg->arch_env, cg->birg);
1527         }
1528
1529         /* do peephole optimisations */
1530         ia32_peephole_optimization(cg);
1531
1532         /* create block schedule, this also removes empty blocks which might
1533          * produce critical edges */
1534         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1535 }
1536
1537 /**
1538  * Emits the code, closes the output file and frees
1539  * the code generator interface.
1540  */
1541 static void ia32_codegen(void *self) {
1542         ia32_code_gen_t *cg = self;
1543         ir_graph        *irg = cg->irg;
1544
1545         ia32_gen_routine(cg, irg);
1546
1547         cur_reg_set = NULL;
1548
1549         /* remove it from the isa */
1550         cg->isa->cg = NULL;
1551
1552         assert(ia32_current_cg == cg);
1553         ia32_current_cg = NULL;
1554
1555         /* de-allocate code generator */
1556         del_set(cg->reg_set);
1557         free(cg);
1558 }
1559
1560 /**
1561  * Returns the node representing the PIC base.
1562  */
1563 static ir_node *ia32_get_pic_base(void *self) {
1564         ir_node         *block;
1565         ia32_code_gen_t *cg      = self;
1566         ir_node         *get_eip = cg->get_eip;
1567         if (get_eip != NULL)
1568                 return get_eip;
1569
1570         block       = get_irg_start_block(cg->irg);
1571         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1572         cg->get_eip = get_eip;
1573
1574         be_dep_on_frame(get_eip);
1575         return get_eip;
1576 }
1577
1578 static void *ia32_cg_init(be_irg_t *birg);
1579
1580 static const arch_code_generator_if_t ia32_code_gen_if = {
1581         ia32_cg_init,
1582         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1583         ia32_before_abi,     /* before abi introduce hook */
1584         ia32_prepare_graph,
1585         NULL,                /* spill */
1586         ia32_before_sched,   /* before scheduling hook */
1587         ia32_before_ra,      /* before register allocation hook */
1588         ia32_after_ra,       /* after register allocation hook */
1589         ia32_finish,         /* called before codegen */
1590         ia32_codegen         /* emit && done */
1591 };
1592
1593 /**
1594  * Initializes a IA32 code generator.
1595  */
1596 static void *ia32_cg_init(be_irg_t *birg) {
1597         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1598         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1599
1600         cg->impl      = &ia32_code_gen_if;
1601         cg->irg       = birg->irg;
1602         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1603         cg->isa       = isa;
1604         cg->arch_env  = birg->main_env->arch_env;
1605         cg->birg      = birg;
1606         cg->blk_sched = NULL;
1607         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1608         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1609
1610         if (cg->gprof) {
1611                 /* Linux gprof implementation needs base pointer */
1612                 birg->main_env->options->omit_fp = 0;
1613         }
1614
1615         /* enter it */
1616         isa->cg = cg;
1617
1618 #ifndef NDEBUG
1619         if (isa->name_obst) {
1620                 obstack_free(isa->name_obst, NULL);
1621                 obstack_init(isa->name_obst);
1622         }
1623 #endif /* NDEBUG */
1624
1625         cur_reg_set = cg->reg_set;
1626
1627         assert(ia32_current_cg == NULL);
1628         ia32_current_cg = cg;
1629
1630         return (arch_code_generator_t *)cg;
1631 }
1632
1633
1634
1635 /*****************************************************************
1636  *  ____             _                  _   _____  _____
1637  * |  _ \           | |                | | |_   _|/ ____|  /\
1638  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1639  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1640  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1641  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1642  *
1643  *****************************************************************/
1644
1645 /**
1646  * Set output modes for GCC
1647  */
1648 static const tarval_mode_info mo_integer = {
1649         TVO_HEX,
1650         "0x",
1651         NULL,
1652 };
1653
1654 /*
1655  * set the tarval output mode of all integer modes to decimal
1656  */
1657 static void set_tarval_output_modes(void)
1658 {
1659         int i;
1660
1661         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1662                 ir_mode *mode = get_irp_mode(i);
1663
1664                 if (mode_is_int(mode))
1665                         set_tarval_mode_output_option(mode, &mo_integer);
1666         }
1667 }
1668
1669 const arch_isa_if_t ia32_isa_if;
1670
1671 /**
1672  * The template that generates a new ISA object.
1673  * Note that this template can be changed by command line
1674  * arguments.
1675  */
1676 static ia32_isa_t ia32_isa_template = {
1677         {
1678                 &ia32_isa_if,            /* isa interface implementation */
1679                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1680                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1681                 -1,                      /* stack direction */
1682                 2,                       /* power of two stack alignment, 2^2 == 4 */
1683                 NULL,                    /* main environment */
1684                 7,                       /* costs for a spill instruction */
1685                 5,                       /* costs for a reload instruction */
1686         },
1687         NULL,                    /* 16bit register names */
1688         NULL,                    /* 8bit register names */
1689         NULL,                    /* 8bit register names high */
1690         NULL,                    /* types */
1691         NULL,                    /* tv_ents */
1692         NULL,                    /* current code generator */
1693         NULL,                    /* abstract machine */
1694 #ifndef NDEBUG
1695         NULL,                    /* name obstack */
1696 #endif
1697 };
1698
1699 static void init_asm_constraints(void)
1700 {
1701         be_init_default_asm_constraint_flags();
1702
1703         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1704         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1705         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1706         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1707         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1708         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1709         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1710         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1711         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1712         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1713         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1714         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1715         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1716         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1717         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1718         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1719         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1720         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1721         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1722         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1723
1724         /* no support for autodecrement/autoincrement */
1725         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1726         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1727         /* no float consts */
1728         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1729         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1730         /* makes no sense on x86 */
1731         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1732         /* no support for sse consts yet */
1733         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1734         /* no support for x87 consts yet */
1735         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1736         /* no support for mmx registers yet */
1737         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1738         /* not available in 32bit mode */
1739         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1740         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1741
1742         /* no code yet to determine register class needed... */
1743         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1744 }
1745
1746 /**
1747  * Initializes the backend ISA.
1748  */
1749 static arch_env_t *ia32_init(FILE *file_handle) {
1750         static int inited = 0;
1751         ia32_isa_t *isa;
1752         int        i, n;
1753
1754         if (inited)
1755                 return NULL;
1756         inited = 1;
1757
1758         set_tarval_output_modes();
1759
1760         isa = XMALLOC(ia32_isa_t);
1761         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1762
1763         if(mode_fpcw == NULL) {
1764                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1765         }
1766
1767         ia32_register_init();
1768         ia32_create_opcodes(&ia32_irn_ops);
1769
1770         be_emit_init(file_handle);
1771         isa->regs_16bit     = pmap_create();
1772         isa->regs_8bit      = pmap_create();
1773         isa->regs_8bit_high = pmap_create();
1774         isa->types          = pmap_create();
1775         isa->tv_ent         = pmap_create();
1776         isa->cpu            = ia32_init_machine_description();
1777
1778         ia32_build_16bit_reg_map(isa->regs_16bit);
1779         ia32_build_8bit_reg_map(isa->regs_8bit);
1780         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1781
1782 #ifndef NDEBUG
1783         isa->name_obst = XMALLOC(struct obstack);
1784         obstack_init(isa->name_obst);
1785 #endif /* NDEBUG */
1786
1787         /* enter the ISA object into the intrinsic environment */
1788         intrinsic_env.isa = isa;
1789         ia32_handle_intrinsics();
1790
1791         /* emit asm includes */
1792         n = get_irp_n_asms();
1793         for (i = 0; i < n; ++i) {
1794                 be_emit_cstring("#APP\n");
1795                 be_emit_ident(get_irp_asm(i));
1796                 be_emit_cstring("\n#NO_APP\n");
1797         }
1798
1799         /* needed for the debug support */
1800         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1801         be_emit_cstring(".Ltext0:\n");
1802         be_emit_write_line();
1803
1804         /* we mark referenced global entities, so we can only emit those which
1805          * are actually referenced. (Note: you mustn't use the type visited flag
1806          * elsewhere in the backend)
1807          */
1808         inc_master_type_visited();
1809
1810         return &isa->arch_env;
1811 }
1812
1813
1814
1815 /**
1816  * Closes the output file and frees the ISA structure.
1817  */
1818 static void ia32_done(void *self) {
1819         ia32_isa_t *isa = self;
1820
1821         /* emit now all global declarations */
1822         be_gas_emit_decls(isa->arch_env.main_env, 1);
1823
1824         pmap_destroy(isa->regs_16bit);
1825         pmap_destroy(isa->regs_8bit);
1826         pmap_destroy(isa->regs_8bit_high);
1827         pmap_destroy(isa->tv_ent);
1828         pmap_destroy(isa->types);
1829
1830 #ifndef NDEBUG
1831         obstack_free(isa->name_obst, NULL);
1832 #endif /* NDEBUG */
1833
1834         be_emit_exit();
1835
1836         free(self);
1837 }
1838
1839
1840 /**
1841  * Return the number of register classes for this architecture.
1842  * We report always these:
1843  *  - the general purpose registers
1844  *  - the SSE floating point register set
1845  *  - the virtual floating point registers
1846  *  - the SSE vector register set
1847  */
1848 static unsigned ia32_get_n_reg_class(const void *self) {
1849         (void) self;
1850         return N_CLASSES;
1851 }
1852
1853 /**
1854  * Return the register class for index i.
1855  */
1856 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1857                                                        unsigned i)
1858 {
1859         (void) self;
1860         assert(i < N_CLASSES);
1861         return &ia32_reg_classes[i];
1862 }
1863
1864 /**
1865  * Get the register class which shall be used to store a value of a given mode.
1866  * @param self The this pointer.
1867  * @param mode The mode in question.
1868  * @return A register class which can hold values of the given mode.
1869  */
1870 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1871                 const ir_mode *mode)
1872 {
1873         (void) self;
1874
1875         if (mode_is_float(mode)) {
1876                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1877         }
1878         else
1879                 return &ia32_reg_classes[CLASS_ia32_gp];
1880 }
1881
1882 /**
1883  * Get the ABI restrictions for procedure calls.
1884  * @param self        The this pointer.
1885  * @param method_type The type of the method (procedure) in question.
1886  * @param abi         The abi object to be modified
1887  */
1888 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1889                               be_abi_call_t *abi)
1890 {
1891         ir_type  *tp;
1892         ir_mode  *mode;
1893         unsigned  cc;
1894         int       n, i, regnum;
1895         int                 pop_amount = 0;
1896         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1897
1898         (void) self;
1899
1900         /* set abi flags for calls */
1901         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1902         call_flags.bits.store_args_sequential = 0;
1903         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1904         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1905         call_flags.bits.call_has_imm          = 0;  /* No call immediates, we handle this by ourselves */
1906
1907         /* set parameter passing style */
1908         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1909
1910         if (get_method_variadicity(method_type) == variadicity_variadic) {
1911                 /* pass all parameters of a variadic function on the stack */
1912                 cc = cc_cdecl_set;
1913         } else {
1914                 cc = get_method_calling_convention(method_type);
1915                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1916                     ia32_cg_config.optimize_cc) {
1917                         /* set the calling conventions to register parameter */
1918                         cc = (cc & ~cc_bits) | cc_reg_param;
1919                 }
1920         }
1921
1922         /* we have to pop the shadow parameter ourself for compound calls */
1923         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1924                         && !(cc & cc_reg_param)) {
1925                 pop_amount += get_mode_size_bytes(mode_P_data);
1926         }
1927
1928         n = get_method_n_params(method_type);
1929         for (i = regnum = 0; i < n; i++) {
1930                 ir_mode               *mode;
1931                 const arch_register_t *reg = NULL;
1932
1933                 tp   = get_method_param_type(method_type, i);
1934                 mode = get_type_mode(tp);
1935                 if (mode != NULL) {
1936                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1937                 }
1938                 if (reg != NULL) {
1939                         be_abi_call_param_reg(abi, i, reg);
1940                         ++regnum;
1941                 } else {
1942                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1943                          * movl has a shorter opcode than mov[sz][bw]l */
1944                         ir_mode *load_mode = mode;
1945
1946                         if (mode != NULL) {
1947                                 unsigned size = get_mode_size_bytes(mode);
1948
1949                                 if (cc & cc_callee_clear_stk) {
1950                                         pop_amount += (size + 3U) & ~3U;
1951                                 }
1952
1953                                 if (size < 4) load_mode = mode_Iu;
1954                         }
1955
1956                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1957                 }
1958         }
1959
1960         be_abi_call_set_pop(abi, pop_amount);
1961
1962         /* set return registers */
1963         n = get_method_n_ress(method_type);
1964
1965         assert(n <= 2 && "more than two results not supported");
1966
1967         /* In case of 64bit returns, we will have two 32bit values */
1968         if (n == 2) {
1969                 tp   = get_method_res_type(method_type, 0);
1970                 mode = get_type_mode(tp);
1971
1972                 assert(!mode_is_float(mode) && "two FP results not supported");
1973
1974                 tp   = get_method_res_type(method_type, 1);
1975                 mode = get_type_mode(tp);
1976
1977                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1978
1979                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1980                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1981         }
1982         else if (n == 1) {
1983                 const arch_register_t *reg;
1984
1985                 tp   = get_method_res_type(method_type, 0);
1986                 assert(is_atomic_type(tp));
1987                 mode = get_type_mode(tp);
1988
1989                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1990
1991                 be_abi_call_res_reg(abi, 0, reg);
1992         }
1993 }
1994
1995 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1996 {
1997         (void) block_env;
1998
1999         if(!is_ia32_irn(irn)) {
2000                 return -1;
2001         }
2002
2003         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
2004                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
2005                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
2006                 || is_ia32_Immediate(irn))
2007                 return 0;
2008
2009         return 1;
2010 }
2011
2012 /**
2013  * Initializes the code generator interface.
2014  */
2015 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
2016 {
2017         (void) self;
2018         return &ia32_code_gen_if;
2019 }
2020
2021 /**
2022  * Returns the estimated execution time of an ia32 irn.
2023  */
2024 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2025         (void) env;
2026         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2027 }
2028
2029 list_sched_selector_t ia32_sched_selector;
2030
2031 /**
2032  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2033  */
2034 static const list_sched_selector_t *ia32_get_list_sched_selector(
2035                 const void *self, list_sched_selector_t *selector)
2036 {
2037         (void) self;
2038         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2039         ia32_sched_selector.exectime              = ia32_sched_exectime;
2040         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2041         return &ia32_sched_selector;
2042 }
2043
2044 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2045 {
2046         (void) self;
2047         return NULL;
2048 }
2049
2050 /**
2051  * Returns the necessary byte alignment for storing a register of given class.
2052  */
2053 static int ia32_get_reg_class_alignment(const void *self,
2054                                         const arch_register_class_t *cls)
2055 {
2056         ir_mode *mode = arch_register_class_mode(cls);
2057         int bytes     = get_mode_size_bytes(mode);
2058         (void) self;
2059
2060         if (mode_is_float(mode) && bytes > 8)
2061                 return 16;
2062         return bytes;
2063 }
2064
2065 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2066                 const void *self, const ir_node *irn)
2067 {
2068         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2069                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2070                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2071                 NULL,
2072         };
2073         static const be_execution_unit_t *_allowed_units_GP[] = {
2074                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2075                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2076                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2077                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2078                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2079                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2080                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2081                 NULL,
2082         };
2083         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2084                 &be_machine_execution_units_DUMMY[0],
2085                 NULL,
2086         };
2087         static const be_execution_unit_t **_units_callret[] = {
2088                 _allowed_units_BRANCH,
2089                 NULL
2090         };
2091         static const be_execution_unit_t **_units_other[] = {
2092                 _allowed_units_GP,
2093                 NULL
2094         };
2095         static const be_execution_unit_t **_units_dummy[] = {
2096                 _allowed_units_DUMMY,
2097                 NULL
2098         };
2099         const be_execution_unit_t ***ret;
2100         (void) self;
2101
2102         if (is_ia32_irn(irn)) {
2103                 ret = get_ia32_exec_units(irn);
2104         } else if (is_be_node(irn)) {
2105                 if (be_is_Return(irn)) {
2106                         ret = _units_callret;
2107                 } else if (be_is_Barrier(irn)) {
2108                         ret = _units_dummy;
2109                 } else {
2110                         ret = _units_other;
2111                 }
2112         }
2113         else {
2114                 ret = _units_dummy;
2115         }
2116
2117         return ret;
2118 }
2119
2120 /**
2121  * Return the abstract ia32 machine.
2122  */
2123 static const be_machine_t *ia32_get_machine(const void *self) {
2124         const ia32_isa_t *isa = self;
2125         return isa->cpu;
2126 }
2127
2128 /**
2129  * Return irp irgs in the desired order.
2130  */
2131 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2132 {
2133         (void) self;
2134         (void) irg_list;
2135         return NULL;
2136 }
2137
2138 static void ia32_mark_remat(const void *self, ir_node *node) {
2139         (void) self;
2140         if (is_ia32_irn(node)) {
2141                 set_ia32_is_remat(node);
2142         }
2143 }
2144
2145 /**
2146  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2147  * @return 1 if allowed, 0 otherwise
2148  */
2149 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2150 {
2151         ir_node *phi;
2152         ir_node *cmp = NULL;
2153
2154         /* we can't handle psis with 64bit compares yet */
2155         if (is_Proj(sel)) {
2156                 cmp = get_Proj_pred(sel);
2157                 if (is_Cmp(cmp)) {
2158                         ir_node *left     = get_Cmp_left(cmp);
2159                         ir_mode *cmp_mode = get_irn_mode(left);
2160                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2161                                 return 0;
2162                 } else {
2163                         cmp = NULL;
2164                 }
2165         }
2166
2167         if (ia32_cg_config.use_cmov) {
2168                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2169                         pn_Cmp pn   = get_Proj_proj(sel);
2170                         ir_node *cl = get_Cmp_left(cmp);
2171                         ir_node *cr = get_Cmp_right(cmp);
2172
2173                         /* check the Phi nodes: no 64bit and no floating point cmov */
2174                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2175                                 ir_mode *mode = get_irn_mode(phi);
2176
2177                                 if (mode_is_float(mode)) {
2178                                         /* check for Min, Max */
2179                                         ir_node *t = get_Phi_pred(phi, i);
2180                                         ir_node *f = get_Phi_pred(phi, j);
2181                                         int res    = 0;
2182
2183                                         /* SSE2 supports Min & Max */
2184                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2185                                                 if (cl == t && cr == f) {
2186                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2187                                                         res = 1;
2188                                                 } else if (cl == f && cr == t) {
2189                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2190                                                         res = 1;
2191                                                 }
2192                                         }
2193                                         if (! res)
2194                                                 return 0;
2195
2196                                 } else if (get_mode_size_bits(mode) > 32)
2197                                         return 0;
2198                         }
2199                 } else {
2200                         /* check the Phi nodes: no 64bit and no floating point cmov */
2201                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2202                                 ir_mode *mode = get_irn_mode(phi);
2203
2204                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2205                                         return 0;
2206                         }
2207                 }
2208
2209                 return 1;
2210         } else {
2211                 ir_node *cl, *cr;
2212                 pn_Cmp  pn;
2213
2214                 /* No cmov, only some special cases */
2215                 if (cmp == NULL)
2216                         return 0;
2217
2218                 /* Now some supported cases here */
2219                 pn = get_Proj_proj(sel);
2220                 cl = get_Cmp_left(cmp);
2221                 cr = get_Cmp_right(cmp);
2222
2223                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2224                         ir_mode *mode = get_irn_mode(phi);
2225                         int res = 0;
2226                         ir_node *t, *f;
2227
2228                         t = get_Phi_pred(phi, i);
2229                         f = get_Phi_pred(phi, j);
2230
2231                         /* no floating point and no 64bit yet */
2232                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2233                                 return 0;
2234
2235                         if (is_Const(t) && is_Const(f)) {
2236                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2237                                         /* always support Psi(x, C1, C2) */
2238                                         res = 1;
2239                                 }
2240                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2241                                 if (0) {
2242 #if 0
2243                                 } else if (cl == t && cr == f) {
2244                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2245                                         res = 1;
2246                                 } else if (cl == f && cr == t) {
2247                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2248                                         res = 1;
2249 #endif
2250                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2251                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2252                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2253                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2254                                         res = 1;
2255                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2256                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2257                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2258                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2259                                         res = 1;
2260                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2261                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2262                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2263                                                 res = 1;
2264                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2265                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2266                                                 res = 1;
2267                                         }
2268                                 }
2269                         }
2270                         if (! res)
2271                                 return 0;
2272                 }
2273                 /* all checks passed */
2274                 return 1;
2275         }
2276         return 0;
2277 }
2278
2279 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2280 {
2281         (void) self;
2282         (void) c;
2283
2284         /* we already added all our simple flags to the flags modifier list in
2285          * init, so this flag we don't know. */
2286         return ASM_CONSTRAINT_FLAG_INVALID;
2287 }
2288
2289 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2290 {
2291         (void) self;
2292
2293         return ia32_get_clobber_register(clobber) != NULL;
2294 }
2295
2296 /**
2297  * Returns the libFirm configuration parameter for this backend.
2298  */
2299 static const backend_params *ia32_get_libfirm_params(void) {
2300         static const ir_settings_if_conv_t ifconv = {
2301                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2302                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2303         };
2304         static const ir_settings_arch_dep_t ad = {
2305                 1,                   /* also use subs */
2306                 4,                   /* maximum shifts */
2307                 31,                  /* maximum shift amount */
2308                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2309
2310                 1,  /* allow Mulhs */
2311                 1,  /* allow Mulus */
2312                 32  /* Mulh allowed up to 32 bit */
2313         };
2314         static backend_params p = {
2315                 1,     /* need dword lowering */
2316                 1,     /* support inline assembly */
2317                 0,     /* no immediate floating point mode. */
2318                 NULL,  /* no additional opcodes */
2319                 NULL,  /* will be set later */
2320                 ia32_create_intrinsic_fkt,
2321                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2322                 NULL,  /* will be set below */
2323                 NULL   /* will be set below */
2324         };
2325
2326         ia32_setup_cg_config();
2327
2328         /* doesn't really belong here, but this is the earliest place the backend
2329          * is called... */
2330         init_asm_constraints();
2331
2332         p.dep_param    = &ad;
2333         p.if_conv_info = &ifconv;
2334         return &p;
2335 }
2336
2337 static const lc_opt_enum_int_items_t gas_items[] = {
2338         { "elf",     GAS_FLAVOUR_ELF },
2339         { "mingw",   GAS_FLAVOUR_MINGW  },
2340         { "yasm",    GAS_FLAVOUR_YASM   },
2341         { "macho",   GAS_FLAVOUR_MACH_O },
2342         { NULL,      0 }
2343 };
2344
2345 static lc_opt_enum_int_var_t gas_var = {
2346         (int*) &be_gas_flavour, gas_items
2347 };
2348
2349 static const lc_opt_enum_int_items_t transformer_items[] = {
2350         { "default", TRANSFORMER_DEFAULT },
2351 #ifdef FIRM_GRGEN_BE
2352         { "pbqp",    TRANSFORMER_PBQP    },
2353         { "random",  TRANSFORMER_RAND    },
2354 #endif
2355         { NULL,      0                   }
2356 };
2357
2358 static lc_opt_enum_int_var_t transformer_var = {
2359         (int*)&be_transformer, transformer_items
2360 };
2361
2362 static const lc_opt_table_entry_t ia32_options[] = {
2363         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2364         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2365         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2366                        &ia32_isa_template.arch_env.stack_alignment),
2367         LC_OPT_LAST
2368 };
2369
2370 const arch_isa_if_t ia32_isa_if = {
2371         ia32_init,
2372         ia32_done,
2373         ia32_get_n_reg_class,
2374         ia32_get_reg_class,
2375         ia32_get_reg_class_for_mode,
2376         ia32_get_call_abi,
2377         ia32_get_code_generator_if,
2378         ia32_get_list_sched_selector,
2379         ia32_get_ilp_sched_selector,
2380         ia32_get_reg_class_alignment,
2381         ia32_get_libfirm_params,
2382         ia32_get_allowed_execution_units,
2383         ia32_get_machine,
2384         ia32_get_irg_list,
2385         ia32_mark_remat,
2386         ia32_parse_asm_constraint,
2387         ia32_is_valid_clobber
2388 };
2389
2390 void ia32_init_emitter(void);
2391 void ia32_init_finish(void);
2392 void ia32_init_optimize(void);
2393 void ia32_init_transform(void);
2394 void ia32_init_x87(void);
2395
2396 void be_init_arch_ia32(void)
2397 {
2398         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2399         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2400
2401         lc_opt_add_table(ia32_grp, ia32_options);
2402         be_register_isa_if("ia32", &ia32_isa_if);
2403
2404         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2405
2406         ia32_init_emitter();
2407         ia32_init_finish();
2408         ia32_init_optimize();
2409         ia32_init_transform();
2410         ia32_init_x87();
2411         ia32_init_architecture();
2412 }
2413
2414 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);