nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54 #include "lower_dw.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg.h"
  58 #include "../benode.h"
  59 #include "../belower.h"
  60 #include "../besched.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../bespillslots.h"
  68 #include "../bemodule.h"
  69 #include "../begnuas.h"
  70 #include "../bestate.h"
  71 #include "../beflags.h"
  72 #include "../betranshlp.h"
  73 #include "../belistsched.h"
  74 #include "../beabihelper.h"
  75
  76 #include "bearch_ia32_t.h"
  77
  78 #include "ia32_new_nodes.h"
  79 #include "gen_ia32_regalloc_if.h"
  80 #include "gen_ia32_machine.h"
  81 #include "ia32_common_transform.h"
  82 #include "ia32_transform.h"
  83 #include "ia32_emitter.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93
  94 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  95 #endif
  96
  97 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  98
  99 ir_mode         *ia32_mode_fpcw       = NULL;
 100
 101 /** The current omit-fp state */
 102 static ir_type *omit_fp_between_type   = NULL;
 103 static ir_type *between_type           = NULL;
 104 static ir_entity *old_bp_ent           = NULL;
 105 static ir_entity *ret_addr_ent         = NULL;
 106 static ir_entity *omit_fp_ret_addr_ent = NULL;
 107
 108 /**
 109  * The environment for the intrinsic mapping.
 110  */
 111 static ia32_intrinsic_env_t intrinsic_env = {
 112         NULL,    /* the isa */
 113         NULL,    /* the irg, these entities belong to */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118 };
 119
 120
 121 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 122
 123 /**
 124  * Used to create per-graph unique pseudo nodes.
 125  */
 126 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 127                                     create_const_node_func func,
 128                                     const arch_register_t* reg)
 129 {
 130         ir_node *block, *res;
 131
 132         if (*place != NULL)
 133                 return *place;
 134
 135         block = get_irg_start_block(irg);
 136         res = func(NULL, block);
 137         arch_set_irn_register(res, reg);
 138         *place = res;
 139
 140         return res;
 141 }
 142
 143 /* Creates the unique per irg GP NoReg node. */
 144 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 145 {
 146         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 147         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 148                             &ia32_registers[REG_GP_NOREG]);
 149 }
 150
 151 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 152 {
 153         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 154         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 155                             &ia32_registers[REG_VFP_NOREG]);
 156 }
 157
 158 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 159 {
 160         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 161         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 162                             &ia32_registers[REG_XMM_NOREG]);
 163 }
 164
 165 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 166 {
 167         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 168         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 169                         &ia32_registers[REG_FPCW]);
 170 }
 171
 172
 173 /**
 174  * Returns the admissible noreg register node for input register pos of node irn.
 175  */
 176 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 177 {
 178         ir_graph                  *irg = get_irn_irg(irn);
 179         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 180
 181         assert(req != NULL && "Missing register requirements");
 182         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 183                 return ia32_new_NoReg_gp(irg);
 184
 185         if (ia32_cg_config.use_sse2) {
 186                 return ia32_new_NoReg_xmm(irg);
 187         } else {
 188                 return ia32_new_NoReg_vfp(irg);
 189         }
 190 }
 191
 192 static arch_irn_class_t ia32_classify(const ir_node *irn)
 193 {
 194         arch_irn_class_t classification = arch_irn_class_none;
 195
 196         assert(is_ia32_irn(irn));
 197
 198         if (is_ia32_is_reload(irn))
 199                 classification |= arch_irn_class_reload;
 200
 201         if (is_ia32_is_spill(irn))
 202                 classification |= arch_irn_class_spill;
 203
 204         if (is_ia32_is_remat(irn))
 205                 classification |= arch_irn_class_remat;
 206
 207         return classification;
 208 }
 209
 210 /**
 211  * The IA32 ABI callback object.
 212  */
 213 typedef struct {
 214         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 215         ir_graph *irg;                   /**< The associated graph. */
 216 } ia32_abi_env_t;
 217
 218 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 219 {
 220         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 221 }
 222
 223 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 224 {
 225         if (is_be_node(node))
 226                 be_node_set_frame_entity(node, entity);
 227         else
 228                 set_ia32_frame_ent(node, entity);
 229 }
 230
 231 static void ia32_set_frame_offset(ir_node *irn, int bias)
 232 {
 233         if (get_ia32_frame_ent(irn) == NULL)
 234                 return;
 235
 236         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 237                 ir_graph          *irg     = get_irn_irg(irn);
 238                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 239                 if (layout->sp_relative) {
 240                         /* Pop nodes modify the stack pointer before calculating the
 241                          * destination address, so fix this here
 242                          */
 243                         bias -= 4;
 244                 }
 245         }
 246         add_ia32_am_offs_int(irn, bias);
 247 }
 248
 249 static int ia32_get_sp_bias(const ir_node *node)
 250 {
 251         if (is_ia32_Call(node))
 252                 return -(int)get_ia32_call_attr_const(node)->pop;
 253
 254         if (is_ia32_Push(node))
 255                 return 4;
 256
 257         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 258                 return -4;
 259
 260         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 261                 return SP_BIAS_RESET;
 262         }
 263
 264         return 0;
 265 }
 266
 267 /**
 268  * Build the between type and entities if not already build.
 269  */
 270 static void ia32_build_between_type(void)
 271 {
 272 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 273         if (! between_type) {
 274                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 275                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 276
 277                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 278                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 279                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 280
 281                 set_entity_offset(old_bp_ent, 0);
 282                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 283                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 284                 set_type_state(between_type, layout_fixed);
 285
 286                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 287                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 288
 289                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 290                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 291                 set_type_state(omit_fp_between_type, layout_fixed);
 292         }
 293 #undef IDENT
 294 }
 295
 296 /**
 297  * Produces the type which sits between the stack args and the locals on the stack.
 298  * it will contain the return address and space to store the old base pointer.
 299  * @return The Firm type modeling the ABI between type.
 300  */
 301 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 302 {
 303         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 304         ia32_build_between_type();
 305         return layout->sp_relative ? omit_fp_between_type : between_type;
 306 }
 307
 308 /**
 309  * Return the stack entity that contains the return address.
 310  */
 311 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 312 {
 313         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 314         ia32_build_between_type();
 315         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 316 }
 317
 318 /**
 319  * Return the stack entity that contains the frame address.
 320  */
 321 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 322 {
 323         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 324         ia32_build_between_type();
 325         return layout->sp_relative ? NULL : old_bp_ent;
 326 }
 327
 328 /**
 329  * Get the estimated cycle count for @p irn.
 330  *
 331  * @param self The this pointer.
 332  * @param irn  The node.
 333  *
 334  * @return     The estimated cycle count for this operation
 335  */
 336 static int ia32_get_op_estimated_cost(const ir_node *irn)
 337 {
 338         int            cost;
 339         ia32_op_type_t op_tp;
 340
 341         if (is_Proj(irn))
 342                 return 0;
 343         if (!is_ia32_irn(irn))
 344                 return 0;
 345
 346         assert(is_ia32_irn(irn));
 347
 348         cost  = get_ia32_latency(irn);
 349         op_tp = get_ia32_op_type(irn);
 350
 351         if (is_ia32_CopyB(irn)) {
 352                 cost = 250;
 353         }
 354         else if (is_ia32_CopyB_i(irn)) {
 355                 int size = get_ia32_copyb_size(irn);
 356                 cost     = 20 + (int)ceil((4/3) * size);
 357         }
 358         /* in case of address mode operations add additional cycles */
 359         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 360                 /*
 361                         In case of stack access and access to fixed addresses add 5 cycles
 362                         (we assume they are in cache), other memory operations cost 20
 363                         cycles.
 364                 */
 365                 if (is_ia32_use_frame(irn) || (
 366                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 367                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 368                     )) {
 369                         cost += 5;
 370                 } else {
 371                         cost += 20;
 372                 }
 373         }
 374
 375         return cost;
 376 }
 377
 378 /**
 379  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 380  *
 381  * @param irn       The original operation
 382  * @param i         Index of the argument we want the inverse operation to yield
 383  * @param inverse   struct to be filled with the resulting inverse op
 384  * @param obstack   The obstack to use for allocation of the returned nodes array
 385  * @return          The inverse operation or NULL if operation invertible
 386  */
 387 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 388 {
 389         (void) irn;
 390         (void) i;
 391         (void) inverse;
 392         (void) obst;
 393         return NULL;
 394
 395 #if 0
 396         ir_mode  *mode;
 397         ir_mode  *irn_mode;
 398         ir_node  *block, *noreg, *nomem;
 399         dbg_info *dbg;
 400
 401         /* we cannot invert non-ia32 irns */
 402         if (! is_ia32_irn(irn))
 403                 return NULL;
 404
 405         /* operand must always be a real operand (not base, index or mem) */
 406         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 407                 return NULL;
 408
 409         /* we don't invert address mode operations */
 410         if (get_ia32_op_type(irn) != ia32_Normal)
 411                 return NULL;
 412
 413         /* TODO: adjust for new immediates... */
 414         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 415                    irn);
 416         return NULL;
 417
 418         block    = get_nodes_block(irn);
 419         mode     = get_irn_mode(irn);
 420         irn_mode = get_irn_mode(irn);
 421         noreg    = get_irn_n(irn, 0);
 422         nomem    = get_irg_no_mem(irg);
 423         dbg      = get_irn_dbg_info(irn);
 424
 425         /* initialize structure */
 426         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 427         inverse->costs = 0;
 428         inverse->n     = 1;
 429
 430         switch (get_ia32_irn_opcode(irn)) {
 431                 case iro_ia32_Add:
 432                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 433                                 /* we have an add with a const here */
 434                                 /* invers == add with negated const */
 435                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 436                                 inverse->costs   += 1;
 437                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 438                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 439                                 set_ia32_commutative(inverse->nodes[0]);
 440                         }
 441                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 442                                 /* we have an add with a symconst here */
 443                                 /* invers == sub with const */
 444                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 445                                 inverse->costs   += 2;
 446                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 447                         }
 448                         else {
 449                                 /* normal add: inverse == sub */
 450                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 451                                 inverse->costs   += 2;
 452                         }
 453                         break;
 454                 case iro_ia32_Sub:
 455                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 456                                 /* we have a sub with a const/symconst here */
 457                                 /* invers == add with this const */
 458                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 459                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 460                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 461                         }
 462                         else {
 463                                 /* normal sub */
 464                                 if (i == n_ia32_binary_left) {
 465                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 466                                 }
 467                                 else {
 468                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 469                                 }
 470                                 inverse->costs += 1;
 471                         }
 472                         break;
 473                 case iro_ia32_Xor:
 474                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 475                                 /* xor with const: inverse = xor */
 476                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 477                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 478                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 479                         }
 480                         else {
 481                                 /* normal xor */
 482                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 483                                 inverse->costs   += 1;
 484                         }
 485                         break;
 486                 case iro_ia32_Not: {
 487                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 488                         inverse->costs   += 1;
 489                         break;
 490                 }
 491                 case iro_ia32_Neg: {
 492                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 493                         inverse->costs   += 1;
 494                         break;
 495                 }
 496                 default:
 497                         /* inverse operation not supported */
 498                         return NULL;
 499         }
 500
 501         return inverse;
 502 #endif
 503 }
 504
 505 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 506 {
 507         if (mode_is_float(mode))
 508                 return mode_D;
 509
 510         return mode_Iu;
 511 }
 512
 513 /**
 514  * Get the mode that should be used for spilling value node
 515  */
 516 static ir_mode *get_spill_mode(const ir_node *node)
 517 {
 518         ir_mode *mode = get_irn_mode(node);
 519         return get_spill_mode_mode(mode);
 520 }
 521
 522 /**
 523  * Checks whether an addressmode reload for a node with mode mode is compatible
 524  * with a spillslot of mode spill_mode
 525  */
 526 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 527 {
 528         return !mode_is_float(mode) || mode == spillmode;
 529 }
 530
 531 /**
 532  * Check if irn can load its operand at position i from memory (source addressmode).
 533  * @param irn    The irn to be checked
 534  * @param i      The operands position
 535  * @return Non-Zero if operand can be loaded
 536  */
 537 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 538 {
 539         ir_node       *op        = get_irn_n(irn, i);
 540         const ir_mode *mode      = get_irn_mode(op);
 541         const ir_mode *spillmode = get_spill_mode(op);
 542
 543         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 544             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 545             !ia32_is_spillmode_compatible(mode, spillmode) ||
 546             is_ia32_use_frame(irn))                            /* must not already use frame */
 547                 return 0;
 548
 549         switch (get_ia32_am_support(irn)) {
 550                 case ia32_am_none:
 551                         return 0;
 552
 553                 case ia32_am_unary:
 554                         if (i != n_ia32_unary_op)
 555                                 return 0;
 556                         break;
 557
 558                 case ia32_am_binary:
 559                         switch (i) {
 560                                 case n_ia32_binary_left: {
 561                                         const arch_register_req_t *req;
 562                                         if (!is_ia32_commutative(irn))
 563                                                 return 0;
 564
 565                                         /* we can't swap left/right for limited registers
 566                                          * (As this (currently) breaks constraint handling copies)
 567                                          */
 568                                         req = arch_get_in_register_req(irn, n_ia32_binary_left);
 569                                         if (req->type & arch_register_req_type_limited)
 570                                                 return 0;
 571                                         break;
 572                                 }
 573
 574                                 case n_ia32_binary_right:
 575                                         break;
 576
 577                                 default:
 578                                         return 0;
 579                         }
 580                         break;
 581
 582                 default:
 583                         panic("Unknown AM type");
 584         }
 585
 586         /* HACK: must not already use "real" memory.
 587          * This can happen for Call and Div */
 588         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 589                 return 0;
 590
 591         return 1;
 592 }
 593
 594 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 595                                         unsigned int i)
 596 {
 597         ir_mode *load_mode;
 598         ir_mode *dest_op_mode;
 599
 600         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 601
 602         set_ia32_op_type(irn, ia32_AddrModeS);
 603
 604         load_mode    = get_irn_mode(get_irn_n(irn, i));
 605         dest_op_mode = get_ia32_ls_mode(irn);
 606         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 607                 set_ia32_ls_mode(irn, load_mode);
 608         }
 609         set_ia32_use_frame(irn);
 610         set_ia32_need_stackent(irn);
 611
 612         if (i == n_ia32_binary_left                    &&
 613             get_ia32_am_support(irn) == ia32_am_binary &&
 614             /* immediates are only allowed on the right side */
 615             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 616                 ia32_swap_left_right(irn);
 617                 i = n_ia32_binary_right;
 618         }
 619
 620         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 621
 622         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 623         set_irn_n(irn, n_ia32_mem,  spill);
 624         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 625         set_ia32_is_reload(irn);
 626 }
 627
 628 static const be_abi_callbacks_t ia32_abi_callbacks = {
 629         ia32_abi_get_between_type,
 630 };
 631
 632 /* register allocator interface */
 633 static const arch_irn_ops_t ia32_irn_ops = {
 634         ia32_classify,
 635         ia32_get_frame_entity,
 636         ia32_set_frame_offset,
 637         ia32_get_sp_bias,
 638         ia32_get_inverse,
 639         ia32_get_op_estimated_cost,
 640         ia32_possible_memory_operand,
 641         ia32_perform_memory_operand,
 642 };
 643
 644 static ir_entity *mcount = NULL;
 645 static int gprof = 0;
 646
 647 static void ia32_before_abi(ir_graph *irg)
 648 {
 649         if (gprof) {
 650                 if (mcount == NULL) {
 651                         ir_type *tp = new_type_method(0, 0);
 652                         ident   *id = new_id_from_str("mcount");
 653                         mcount = new_entity(get_glob_type(), id, tp);
 654                         /* FIXME: enter the right ld_ident here */
 655                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 656                         set_entity_visibility(mcount, ir_visibility_external);
 657                 }
 658                 instrument_initcall(irg, mcount);
 659         }
 660 }
 661
 662 /**
 663  * Transforms the standard firm graph into
 664  * an ia32 firm graph
 665  */
 666 static void ia32_prepare_graph(ir_graph *irg)
 667 {
 668         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 669
 670 #ifdef FIRM_GRGEN_BE
 671         switch (be_transformer) {
 672         case TRANSFORMER_DEFAULT:
 673                 /* transform remaining nodes into assembler instructions */
 674                 ia32_transform_graph(irg);
 675                 break;
 676
 677         case TRANSFORMER_PBQP:
 678         case TRANSFORMER_RAND:
 679                 /* transform nodes into assembler instructions by PBQP magic */
 680                 ia32_transform_graph_by_pbqp(irg);
 681                 break;
 682
 683         default:
 684                 panic("invalid transformer");
 685         }
 686 #else
 687         ia32_transform_graph(irg);
 688 #endif
 689
 690         /* do local optimizations (mainly CSE) */
 691         optimize_graph_df(irg);
 692
 693         if (irg_data->dump)
 694                 dump_ir_graph(irg, "transformed");
 695
 696         /* optimize address mode */
 697         ia32_optimize_graph(irg);
 698
 699         /* do code placement, to optimize the position of constants */
 700         place_code(irg);
 701
 702         if (irg_data->dump)
 703                 dump_ir_graph(irg, "place");
 704 }
 705
 706 ir_node *ia32_turn_back_am(ir_node *node)
 707 {
 708         dbg_info *dbgi  = get_irn_dbg_info(node);
 709         ir_graph *irg   = get_irn_irg(node);
 710         ir_node  *block = get_nodes_block(node);
 711         ir_node  *base  = get_irn_n(node, n_ia32_base);
 712         ir_node  *index = get_irn_n(node, n_ia32_index);
 713         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 714         ir_node  *noreg;
 715
 716         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 717         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 718
 719         ia32_copy_am_attrs(load, node);
 720         if (is_ia32_is_reload(node))
 721                 set_ia32_is_reload(load);
 722         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 723
 724         switch (get_ia32_am_support(node)) {
 725                 case ia32_am_unary:
 726                         set_irn_n(node, n_ia32_unary_op, load_res);
 727                         break;
 728
 729                 case ia32_am_binary:
 730                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 731                                 set_irn_n(node, n_ia32_binary_left, load_res);
 732                         } else {
 733                                 set_irn_n(node, n_ia32_binary_right, load_res);
 734                         }
 735                         break;
 736
 737                 default:
 738                         panic("Unknown AM type");
 739         }
 740         noreg = ia32_new_NoReg_gp(current_ir_graph);
 741         set_irn_n(node, n_ia32_base,  noreg);
 742         set_irn_n(node, n_ia32_index, noreg);
 743         set_ia32_am_offs_int(node, 0);
 744         set_ia32_am_sc(node, NULL);
 745         set_ia32_am_scale(node, 0);
 746         clear_ia32_am_sc_sign(node);
 747
 748         /* rewire mem-proj */
 749         if (get_irn_mode(node) == mode_T) {
 750                 const ir_edge_t *edge;
 751                 foreach_out_edge(node, edge) {
 752                         ir_node *out = get_edge_src_irn(edge);
 753                         if (get_irn_mode(out) == mode_M) {
 754                                 set_Proj_pred(out, load);
 755                                 set_Proj_proj(out, pn_ia32_Load_M);
 756                                 break;
 757                         }
 758                 }
 759         }
 760
 761         set_ia32_op_type(node, ia32_Normal);
 762         if (sched_is_scheduled(node))
 763                 sched_add_before(node, load);
 764
 765         return load_res;
 766 }
 767
 768 static ir_node *flags_remat(ir_node *node, ir_node *after)
 769 {
 770         /* we should turn back source address mode when rematerializing nodes */
 771         ia32_op_type_t type;
 772         ir_node        *block;
 773         ir_node        *copy;
 774
 775         if (is_Block(after)) {
 776                 block = after;
 777         } else {
 778                 block = get_nodes_block(after);
 779         }
 780
 781         type = get_ia32_op_type(node);
 782         switch (type) {
 783                 case ia32_AddrModeS:
 784                         ia32_turn_back_am(node);
 785                         break;
 786
 787                 case ia32_AddrModeD:
 788                         /* TODO implement this later... */
 789                         panic("found DestAM with flag user %+F this should not happen", node);
 790                         break;
 791
 792                 default: assert(type == ia32_Normal); break;
 793         }
 794
 795         copy = exact_copy(node);
 796         set_nodes_block(copy, block);
 797         sched_add_after(after, copy);
 798
 799         return copy;
 800 }
 801
 802 /**
 803  * Called before the register allocator.
 804  */
 805 static void ia32_before_ra(ir_graph *irg)
 806 {
 807         /* setup fpu rounding modes */
 808         ia32_setup_fpu_mode(irg);
 809
 810         /* fixup flags */
 811         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 812                            &flags_remat, NULL);
 813
 814         be_add_missing_keeps(irg);
 815 }
 816
 817
 818 /**
 819  * Transforms a be_Reload into a ia32 Load.
 820  */
 821 static void transform_to_Load(ir_node *node)
 822 {
 823         ir_graph *irg        = get_irn_irg(node);
 824         dbg_info *dbg        = get_irn_dbg_info(node);
 825         ir_node *block       = get_nodes_block(node);
 826         ir_entity *ent       = be_get_frame_entity(node);
 827         ir_mode *mode        = get_irn_mode(node);
 828         ir_mode *spillmode   = get_spill_mode(node);
 829         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 830         ir_node *sched_point = NULL;
 831         ir_node *ptr         = get_irg_frame(irg);
 832         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 833         ir_node *new_op, *proj;
 834         const arch_register_t *reg;
 835
 836         if (sched_is_scheduled(node)) {
 837                 sched_point = sched_prev(node);
 838         }
 839
 840         if (mode_is_float(spillmode)) {
 841                 if (ia32_cg_config.use_sse2)
 842                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
 843                 else
 844                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
 845         }
 846         else if (get_mode_size_bits(spillmode) == 128) {
 847                 /* Reload 128 bit SSE registers */
 848                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
 849         }
 850         else
 851                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
 852
 853         set_ia32_op_type(new_op, ia32_AddrModeS);
 854         set_ia32_ls_mode(new_op, spillmode);
 855         set_ia32_frame_ent(new_op, ent);
 856         set_ia32_use_frame(new_op);
 857         set_ia32_is_reload(new_op);
 858
 859         DBG_OPT_RELOAD2LD(node, new_op);
 860
 861         proj = new_rd_Proj(dbg, new_op, mode, pn_ia32_Load_res);
 862
 863         if (sched_point) {
 864                 sched_add_after(sched_point, new_op);
 865                 sched_remove(node);
 866         }
 867
 868         /* copy the register from the old node to the new Load */
 869         reg = arch_get_irn_register(node);
 870         arch_set_irn_register(proj, reg);
 871
 872         SET_IA32_ORIG_NODE(new_op, node);
 873
 874         exchange(node, proj);
 875 }
 876
 877 /**
 878  * Transforms a be_Spill node into a ia32 Store.
 879  */
 880 static void transform_to_Store(ir_node *node)
 881 {
 882         ir_graph *irg  = get_irn_irg(node);
 883         dbg_info *dbg  = get_irn_dbg_info(node);
 884         ir_node *block = get_nodes_block(node);
 885         ir_entity *ent = be_get_frame_entity(node);
 886         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 887         ir_mode *mode  = get_spill_mode(spillval);
 888         ir_node *noreg = ia32_new_NoReg_gp(irg);
 889         ir_node *nomem = get_irg_no_mem(irg);
 890         ir_node *ptr   = get_irg_frame(irg);
 891         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 892         ir_node *store;
 893         ir_node *sched_point = NULL;
 894
 895         if (sched_is_scheduled(node)) {
 896                 sched_point = sched_prev(node);
 897         }
 898
 899         if (mode_is_float(mode)) {
 900                 if (ia32_cg_config.use_sse2)
 901                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
 902                 else
 903                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
 904         } else if (get_mode_size_bits(mode) == 128) {
 905                 /* Spill 128 bit SSE registers */
 906                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
 907         } else if (get_mode_size_bits(mode) == 8) {
 908                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
 909         } else {
 910                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
 911         }
 912
 913         set_ia32_op_type(store, ia32_AddrModeD);
 914         set_ia32_ls_mode(store, mode);
 915         set_ia32_frame_ent(store, ent);
 916         set_ia32_use_frame(store);
 917         set_ia32_is_spill(store);
 918         SET_IA32_ORIG_NODE(store, node);
 919         DBG_OPT_SPILL2ST(node, store);
 920
 921         if (sched_point) {
 922                 sched_add_after(sched_point, store);
 923                 sched_remove(node);
 924         }
 925
 926         exchange(node, store);
 927 }
 928
 929 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 930 {
 931         dbg_info *dbg = get_irn_dbg_info(node);
 932         ir_node *block = get_nodes_block(node);
 933         ir_graph *irg = get_irn_irg(node);
 934         ir_node *noreg = ia32_new_NoReg_gp(irg);
 935         ir_node *frame = get_irg_frame(irg);
 936
 937         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
 938
 939         set_ia32_frame_ent(push, ent);
 940         set_ia32_use_frame(push);
 941         set_ia32_op_type(push, ia32_AddrModeS);
 942         set_ia32_ls_mode(push, mode_Is);
 943         set_ia32_is_spill(push);
 944
 945         sched_add_before(schedpoint, push);
 946         return push;
 947 }
 948
 949 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 950 {
 951         dbg_info *dbg   = get_irn_dbg_info(node);
 952         ir_node  *block = get_nodes_block(node);
 953         ir_graph *irg   = get_irn_irg(node);
 954         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 955         ir_node  *frame = get_irg_frame(irg);
 956
 957         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg,
 958                                           get_irg_no_mem(irg), sp);
 959
 960         set_ia32_frame_ent(pop, ent);
 961         set_ia32_use_frame(pop);
 962         set_ia32_op_type(pop, ia32_AddrModeD);
 963         set_ia32_ls_mode(pop, mode_Is);
 964         set_ia32_is_reload(pop);
 965
 966         sched_add_before(schedpoint, pop);
 967
 968         return pop;
 969 }
 970
 971 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 972 {
 973         dbg_info *dbg = get_irn_dbg_info(node);
 974         ir_mode *spmode = mode_Iu;
 975         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 976         ir_node *sp;
 977
 978         sp = new_rd_Proj(dbg, pred, spmode, pos);
 979         arch_set_irn_register(sp, spreg);
 980
 981         return sp;
 982 }
 983
 984 /**
 985  * Transform MemPerm, currently we do this the ugly way and produce
 986  * push/pop into/from memory cascades. This is possible without using
 987  * any registers.
 988  */
 989 static void transform_MemPerm(ir_node *node)
 990 {
 991         ir_node         *block = get_nodes_block(node);
 992         ir_graph        *irg   = get_irn_irg(node);
 993         ir_node         *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
 994         int              arity = be_get_MemPerm_entity_arity(node);
 995         ir_node        **pops  = ALLOCAN(ir_node*, arity);
 996         ir_node         *in[1];
 997         ir_node         *keep;
 998         int              i;
 999         const ir_edge_t *edge;
1000         const ir_edge_t *next;
1001
1002         /* create Pushs */
1003         for (i = 0; i < arity; ++i) {
1004                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1005                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1006                 ir_type *enttype = get_entity_type(inent);
1007                 unsigned entsize = get_type_size_bytes(enttype);
1008                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1009                 ir_node *mem = get_irn_n(node, i + 1);
1010                 ir_node *push;
1011
1012                 /* work around cases where entities have different sizes */
1013                 if (entsize2 < entsize)
1014                         entsize = entsize2;
1015                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1016
1017                 push = create_push(node, node, sp, mem, inent);
1018                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1019                 if (entsize == 8) {
1020                         /* add another push after the first one */
1021                         push = create_push(node, node, sp, mem, inent);
1022                         add_ia32_am_offs_int(push, 4);
1023                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1024                 }
1025
1026                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
1027         }
1028
1029         /* create pops */
1030         for (i = arity - 1; i >= 0; --i) {
1031                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1032                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1033                 ir_type *enttype = get_entity_type(outent);
1034                 unsigned entsize = get_type_size_bytes(enttype);
1035                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1036                 ir_node *pop;
1037
1038                 /* work around cases where entities have different sizes */
1039                 if (entsize2 < entsize)
1040                         entsize = entsize2;
1041                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1042
1043                 pop = create_pop(node, node, sp, outent);
1044                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1045                 if (entsize == 8) {
1046                         add_ia32_am_offs_int(pop, 4);
1047
1048                         /* add another pop after the first one */
1049                         pop = create_pop(node, node, sp, outent);
1050                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1051                 }
1052
1053                 pops[i] = pop;
1054         }
1055
1056         in[0] = sp;
1057         keep  = be_new_Keep(block, 1, in);
1058         sched_add_before(node, keep);
1059
1060         /* exchange memprojs */
1061         foreach_out_edge_safe(node, edge, next) {
1062                 ir_node *proj = get_edge_src_irn(edge);
1063                 int p = get_Proj_proj(proj);
1064
1065                 assert(p < arity);
1066
1067                 set_Proj_pred(proj, pops[p]);
1068                 set_Proj_proj(proj, pn_ia32_Pop_M);
1069         }
1070
1071         /* remove memperm */
1072         sched_remove(node);
1073         kill_node(node);
1074 }
1075
1076 /**
1077  * Block-Walker: Calls the transform functions Spill and Reload.
1078  */
1079 static void ia32_after_ra_walker(ir_node *block, void *env)
1080 {
1081         ir_node *node, *prev;
1082         (void) env;
1083
1084         /* beware: the schedule is changed here */
1085         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1086                 prev = sched_prev(node);
1087
1088                 if (be_is_Reload(node)) {
1089                         transform_to_Load(node);
1090                 } else if (be_is_Spill(node)) {
1091                         transform_to_Store(node);
1092                 } else if (be_is_MemPerm(node)) {
1093                         transform_MemPerm(node);
1094                 }
1095         }
1096 }
1097
1098 /**
1099  * Collects nodes that need frame entities assigned.
1100  */
1101 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1102 {
1103         be_fec_env_t  *env = (be_fec_env_t*)data;
1104         const ir_mode *mode;
1105         int            align;
1106
1107         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1108                 mode  = get_spill_mode_mode(get_irn_mode(node));
1109                 align = get_mode_size_bytes(mode);
1110         } else if (is_ia32_irn(node)         &&
1111                         get_ia32_frame_ent(node) == NULL &&
1112                         is_ia32_use_frame(node)) {
1113                 if (is_ia32_need_stackent(node))
1114                         goto need_stackent;
1115
1116                 switch (get_ia32_irn_opcode(node)) {
1117 need_stackent:
1118                         case iro_ia32_Load: {
1119                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1120
1121                                 if (attr->data.need_32bit_stackent) {
1122                                         mode = mode_Is;
1123                                 } else if (attr->data.need_64bit_stackent) {
1124                                         mode = mode_Ls;
1125                                 } else {
1126                                         mode = get_ia32_ls_mode(node);
1127                                         if (is_ia32_is_reload(node))
1128                                                 mode = get_spill_mode_mode(mode);
1129                                 }
1130                                 align = get_mode_size_bytes(mode);
1131                                 break;
1132                         }
1133
1134                         case iro_ia32_vfild:
1135                         case iro_ia32_vfld:
1136                         case iro_ia32_xLoad: {
1137                                 mode  = get_ia32_ls_mode(node);
1138                                 align = 4;
1139                                 break;
1140                         }
1141
1142                         case iro_ia32_FldCW: {
1143                                 /* although 2 byte would be enough 4 byte performs best */
1144                                 mode  = mode_Iu;
1145                                 align = 4;
1146                                 break;
1147                         }
1148
1149                         default:
1150 #ifndef NDEBUG
1151                                 panic("unexpected frame user while collection frame entity nodes");
1152
1153                         case iro_ia32_FnstCW:
1154                         case iro_ia32_Store8Bit:
1155                         case iro_ia32_Store:
1156                         case iro_ia32_fst:
1157                         case iro_ia32_fstp:
1158                         case iro_ia32_vfist:
1159                         case iro_ia32_vfisttp:
1160                         case iro_ia32_vfst:
1161                         case iro_ia32_xStore:
1162                         case iro_ia32_xStoreSimple:
1163 #endif
1164                                 return;
1165                 }
1166         } else {
1167                 return;
1168         }
1169         be_node_needs_frame_entity(env, node, mode, align);
1170 }
1171
1172 static int determine_ebp_input(ir_node *ret)
1173 {
1174         const arch_register_t *bp = &ia32_registers[REG_EBP];
1175         int   arity               = get_irn_arity(ret);
1176         int   i;
1177
1178         for (i = 0; i < arity; ++i) {
1179                 ir_node *input = get_irn_n(ret, i);
1180                 if (arch_get_irn_register(input) == bp)
1181                         return i;
1182         }
1183         panic("no ebp input found at %+F", ret);
1184 }
1185
1186 static void introduce_epilog(ir_node *ret)
1187 {
1188         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1189         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1190         ir_graph              *irg        = get_irn_irg(ret);
1191         ir_type               *frame_type = get_irg_frame_type(irg);
1192         unsigned               frame_size = get_type_size_bytes(frame_type);
1193         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1194         ir_node               *block      = get_nodes_block(ret);
1195         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1196         ir_node               *curr_sp    = first_sp;
1197         ir_mode               *mode_gp    = mode_Iu;
1198
1199         if (!layout->sp_relative) {
1200                 int      n_ebp   = determine_ebp_input(ret);
1201                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1202                 if (ia32_cg_config.use_leave) {
1203                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1204                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1205                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1206                         arch_set_irn_register(curr_bp, bp);
1207                         arch_set_irn_register(curr_sp, sp);
1208                         sched_add_before(ret, leave);
1209                 } else {
1210                         ir_node *pop;
1211                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1212                         /* copy ebp to esp */
1213                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1214                         arch_set_irn_register(curr_sp, sp);
1215                         sched_add_before(ret, curr_sp);
1216
1217                         /* pop ebp */
1218                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1219                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1220                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1221                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1222                         arch_set_irn_register(curr_bp, bp);
1223                         arch_set_irn_register(curr_sp, sp);
1224                         sched_add_before(ret, pop);
1225
1226                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1227                 }
1228                 set_irn_n(ret, n_ebp, curr_bp);
1229         } else {
1230                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1231                 sched_add_before(ret, incsp);
1232                 curr_sp = incsp;
1233         }
1234         set_irn_n(ret, n_be_Return_sp, curr_sp);
1235
1236         /* keep verifier happy... */
1237         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1238                 kill_node(first_sp);
1239         }
1240 }
1241
1242 /**
1243  * put the Prolog code at the beginning, epilog code before each return
1244  */
1245 static void introduce_prolog_epilog(ir_graph *irg)
1246 {
1247         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1248         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1249         ir_node               *start      = get_irg_start(irg);
1250         ir_node               *block      = get_nodes_block(start);
1251         ir_type               *frame_type = get_irg_frame_type(irg);
1252         unsigned               frame_size = get_type_size_bytes(frame_type);
1253         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1254         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1255         ir_node               *curr_sp    = initial_sp;
1256         ir_mode               *mode_gp    = mode_Iu;
1257
1258         if (!layout->sp_relative) {
1259                 /* push ebp */
1260                 ir_node *mem        = get_irg_initial_mem(irg);
1261                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1262                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1263                 ir_node *curr_bp    = initial_bp;
1264                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, curr_bp, curr_sp);
1265                 ir_node *incsp;
1266
1267                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1268                 mem     = new_r_Proj(push, mode_M, pn_ia32_Push_M);
1269                 arch_set_irn_register(curr_sp, sp);
1270                 sched_add_after(start, push);
1271
1272                 /* move esp to ebp */
1273                 curr_bp = be_new_Copy(bp->reg_class, block, curr_sp);
1274                 sched_add_after(push, curr_bp);
1275                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1276                 curr_sp = be_new_CopyKeep_single(sp->reg_class, block, curr_sp, curr_bp, mode_gp);
1277                 sched_add_after(curr_bp, curr_sp);
1278                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1279                 edges_reroute(initial_bp, curr_bp);
1280                 set_irn_n(push, n_ia32_Push_val, initial_bp);
1281
1282                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1283                 edges_reroute(initial_sp, incsp);
1284                 set_irn_n(push, n_ia32_Push_stack, initial_sp);
1285                 sched_add_after(curr_sp, incsp);
1286
1287                 layout->initial_bias = -4;
1288         } else {
1289                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1290                 edges_reroute(initial_sp, incsp);
1291                 be_set_IncSP_pred(incsp, curr_sp);
1292                 sched_add_after(start, incsp);
1293         }
1294
1295         /* introduce epilog for every return node */
1296         {
1297                 ir_node *end_block = get_irg_end_block(irg);
1298                 int      arity     = get_irn_arity(end_block);
1299                 int      i;
1300
1301                 for (i = 0; i < arity; ++i) {
1302                         ir_node *ret = get_irn_n(end_block, i);
1303                         assert(be_is_Return(ret));
1304                         introduce_epilog(ret);
1305                 }
1306         }
1307 }
1308
1309 /**
1310  * We transform Spill and Reload here. This needs to be done before
1311  * stack biasing otherwise we would miss the corrected offset for these nodes.
1312  */
1313 static void ia32_after_ra(ir_graph *irg)
1314 {
1315         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1316         bool               at_begin     = stack_layout->sp_relative ? true : false;
1317         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1318
1319         /* create and coalesce frame entities */
1320         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1321         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1322         be_free_frame_entity_coalescer(fec_env);
1323
1324         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1325
1326         introduce_prolog_epilog(irg);
1327 }
1328
1329 /**
1330  * Last touchups for the graph before emit: x87 simulation to replace the
1331  * virtual with real x87 instructions, creating a block schedule and peephole
1332  * optimisations.
1333  */
1334 static void ia32_finish(ir_graph *irg)
1335 {
1336         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1337
1338         ia32_finish_irg(irg);
1339
1340         /* we might have to rewrite x87 virtual registers */
1341         if (irg_data->do_x87_sim) {
1342                 ia32_x87_simulate_graph(irg);
1343         }
1344
1345         /* do peephole optimisations */
1346         ia32_peephole_optimization(irg);
1347
1348         /* create block schedule, this also removes empty blocks which might
1349          * produce critical edges */
1350         irg_data->blk_sched = be_create_block_schedule(irg);
1351 }
1352
1353 /**
1354  * Emits the code, closes the output file and frees
1355  * the code generator interface.
1356  */
1357 static void ia32_emit(ir_graph *irg)
1358 {
1359         if (ia32_cg_config.emit_machcode) {
1360                 ia32_gen_binary_routine(irg);
1361         } else {
1362                 ia32_gen_routine(irg);
1363         }
1364 }
1365
1366 /**
1367  * Returns the node representing the PIC base.
1368  */
1369 static ir_node *ia32_get_pic_base(ir_graph *irg)
1370 {
1371         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1372         ir_node         *block;
1373         ir_node         *get_eip = irg_data->get_eip;
1374         if (get_eip != NULL)
1375                 return get_eip;
1376
1377         block             = get_irg_start_block(irg);
1378         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1379         irg_data->get_eip = get_eip;
1380
1381         return get_eip;
1382 }
1383
1384 /**
1385  * Initializes a IA32 code generator.
1386  */
1387 static void ia32_init_graph(ir_graph *irg)
1388 {
1389         struct obstack  *obst     = be_get_be_obst(irg);
1390         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1391
1392         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1393
1394         if (gprof) {
1395                 /* Linux gprof implementation needs base pointer */
1396                 be_get_irg_options(irg)->omit_fp = 0;
1397         }
1398
1399         be_birg_from_irg(irg)->isa_link = irg_data;
1400 }
1401
1402
1403 /**
1404  * Set output modes for GCC
1405  */
1406 static const tarval_mode_info mo_integer = {
1407         TVO_HEX,
1408         "0x",
1409         NULL,
1410 };
1411
1412 /*
1413  * set the tarval output mode of all integer modes to decimal
1414  */
1415 static void set_tarval_output_modes(void)
1416 {
1417         size_t i;
1418
1419         for (i = get_irp_n_modes(); i > 0;) {
1420                 ir_mode *mode = get_irp_mode(--i);
1421
1422                 if (mode_is_int(mode))
1423                         set_tarval_mode_output_option(mode, &mo_integer);
1424         }
1425 }
1426
1427 extern const arch_isa_if_t ia32_isa_if;
1428
1429 /**
1430  * The template that generates a new ISA object.
1431  * Note that this template can be changed by command line
1432  * arguments.
1433  */
1434 static ia32_isa_t ia32_isa_template = {
1435         {
1436                 &ia32_isa_if,            /* isa interface implementation */
1437                 N_IA32_REGISTERS,
1438                 ia32_registers,
1439                 N_IA32_CLASSES,
1440                 ia32_reg_classes,
1441                 &ia32_registers[REG_ESP],  /* stack pointer register */
1442                 &ia32_registers[REG_EBP],  /* base pointer register */
1443                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1444                 2,                       /* power of two stack alignment, 2^2 == 4 */
1445                 NULL,                    /* main environment */
1446                 7,                       /* costs for a spill instruction */
1447                 5,                       /* costs for a reload instruction */
1448                 false,                   /* no custom abi handling */
1449         },
1450         NULL,                    /* types */
1451         NULL,                    /* tv_ents */
1452         NULL,                    /* abstract machine */
1453 };
1454
1455 static void init_asm_constraints(void)
1456 {
1457         be_init_default_asm_constraint_flags();
1458
1459         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1460         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1461         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1462         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1463         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1464         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1465         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1466         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1467         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1468         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1469         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1470         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1471         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1472         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1473         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1474         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1475         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1476         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1477         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1478         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1479
1480         /* no support for autodecrement/autoincrement */
1481         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1482         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1483         /* no float consts */
1484         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1485         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1486         /* makes no sense on x86 */
1487         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1488         /* no support for sse consts yet */
1489         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1490         /* no support for x87 consts yet */
1491         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1492         /* no support for mmx registers yet */
1493         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1494         /* not available in 32bit mode */
1495         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1496         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1497
1498         /* no code yet to determine register class needed... */
1499         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1500 }
1501
1502 /**
1503  * Initializes the backend ISA.
1504  */
1505 static arch_env_t *ia32_init(FILE *file_handle)
1506 {
1507         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1508
1509         set_tarval_output_modes();
1510
1511         *isa = ia32_isa_template;
1512
1513         if (ia32_mode_fpcw == NULL) {
1514                 ia32_mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1515         }
1516
1517         ia32_register_init();
1518         ia32_create_opcodes(&ia32_irn_ops);
1519
1520         be_emit_init(file_handle);
1521         isa->types          = pmap_create();
1522         isa->tv_ent         = pmap_create();
1523         isa->cpu            = ia32_init_machine_description();
1524
1525         /* enter the ISA object into the intrinsic environment */
1526         intrinsic_env.isa = isa;
1527
1528         return &isa->base;
1529 }
1530
1531
1532
1533 /**
1534  * Closes the output file and frees the ISA structure.
1535  */
1536 static void ia32_done(void *self)
1537 {
1538         ia32_isa_t *isa = (ia32_isa_t*)self;
1539
1540         /* emit now all global declarations */
1541         be_gas_emit_decls(isa->base.main_env);
1542
1543         pmap_destroy(isa->tv_ent);
1544         pmap_destroy(isa->types);
1545
1546         be_emit_exit();
1547
1548         free(self);
1549 }
1550
1551
1552 /**
1553  * Get the register class which shall be used to store a value of a given mode.
1554  * @param self The this pointer.
1555  * @param mode The mode in question.
1556  * @return A register class which can hold values of the given mode.
1557  */
1558 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1559 {
1560         if (mode_is_float(mode)) {
1561                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1562         }
1563         else
1564                 return &ia32_reg_classes[CLASS_ia32_gp];
1565 }
1566
1567 /**
1568  * Returns the register for parameter nr.
1569  */
1570 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1571                                                     const ir_mode *mode)
1572 {
1573         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1574                 &ia32_registers[REG_ECX],
1575                 &ia32_registers[REG_EDX],
1576                 NULL
1577         };
1578         static const unsigned MAXNUM_GPREG_ARGS = 3;
1579
1580         static const arch_register_t *gpreg_param_reg_regparam[] = {
1581                 &ia32_registers[REG_EAX],
1582                 &ia32_registers[REG_EDX],
1583                 &ia32_registers[REG_ECX]
1584         };
1585
1586         static const arch_register_t *gpreg_param_reg_this[] = {
1587                 &ia32_registers[REG_ECX],
1588                 NULL,
1589                 NULL
1590         };
1591
1592         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1593                 &ia32_registers[REG_XMM0],
1594                 &ia32_registers[REG_XMM1],
1595                 &ia32_registers[REG_XMM2],
1596                 &ia32_registers[REG_XMM3],
1597                 &ia32_registers[REG_XMM4],
1598                 &ia32_registers[REG_XMM5],
1599                 &ia32_registers[REG_XMM6],
1600                 &ia32_registers[REG_XMM7]
1601         };
1602
1603         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1604                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1605         };
1606         static const unsigned MAXNUM_SSE_ARGS = 8;
1607
1608         if ((cc & cc_this_call) && nr == 0)
1609                 return gpreg_param_reg_this[0];
1610
1611         if (! (cc & cc_reg_param))
1612                 return NULL;
1613
1614         if (mode_is_float(mode)) {
1615                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1616                         return NULL;
1617                 if (nr >= MAXNUM_SSE_ARGS)
1618                         return NULL;
1619
1620                 if (cc & cc_this_call) {
1621                         return fpreg_sse_param_reg_this[nr];
1622                 }
1623                 return fpreg_sse_param_reg_std[nr];
1624         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1625                 unsigned num_regparam;
1626
1627                 if (get_mode_size_bits(mode) > 32)
1628                         return NULL;
1629
1630                 if (nr >= MAXNUM_GPREG_ARGS)
1631                         return NULL;
1632
1633                 if (cc & cc_this_call) {
1634                         return gpreg_param_reg_this[nr];
1635                 }
1636                 num_regparam = cc & ~cc_bits;
1637                 if (num_regparam == 0) {
1638                         /* default fastcall */
1639                         return gpreg_param_reg_fastcall[nr];
1640                 }
1641                 if (nr < num_regparam)
1642                         return gpreg_param_reg_regparam[nr];
1643                 return NULL;
1644         }
1645
1646         panic("unknown argument mode");
1647 }
1648
1649 /**
1650  * Get the ABI restrictions for procedure calls.
1651  * @param self        The this pointer.
1652  * @param method_type The type of the method (procedure) in question.
1653  * @param abi         The abi object to be modified
1654  */
1655 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1656                               be_abi_call_t *abi)
1657 {
1658         ir_type  *tp;
1659         ir_mode  *mode;
1660         unsigned  cc;
1661         int       n, i, regnum;
1662         int                 pop_amount = 0;
1663         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1664
1665         (void) self;
1666
1667         /* set abi flags for calls */
1668         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1669         call_flags.bits.store_args_sequential = 0;
1670         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1671         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1672         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1673
1674         /* set parameter passing style */
1675         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1676
1677         cc = get_method_calling_convention(method_type);
1678         if (get_method_variadicity(method_type) == variadicity_variadic) {
1679                 /* pass all parameters of a variadic function on the stack */
1680                 cc = cc_cdecl_set | (cc & cc_this_call);
1681         } else {
1682                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1683                     ia32_cg_config.optimize_cc) {
1684                         /* set the fast calling conventions (allowing up to 3) */
1685                         cc = SET_FASTCALL(cc) | 3;
1686                 }
1687         }
1688
1689         /* we have to pop the shadow parameter ourself for compound calls */
1690         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1691                         && !(cc & cc_reg_param)) {
1692                 pop_amount += get_mode_size_bytes(mode_P_data);
1693         }
1694
1695         n = get_method_n_params(method_type);
1696         for (i = regnum = 0; i < n; i++) {
1697                 ir_mode               *mode;
1698                 const arch_register_t *reg = NULL;
1699
1700                 tp   = get_method_param_type(method_type, i);
1701                 mode = get_type_mode(tp);
1702                 if (mode != NULL) {
1703                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1704                 }
1705                 if (reg != NULL) {
1706                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1707                         ++regnum;
1708                 } else {
1709                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1710                          * movl has a shorter opcode than mov[sz][bw]l */
1711                         ir_mode *load_mode = mode;
1712
1713                         if (mode != NULL) {
1714                                 unsigned size = get_mode_size_bytes(mode);
1715
1716                                 if (cc & cc_callee_clear_stk) {
1717                                         pop_amount += (size + 3U) & ~3U;
1718                                 }
1719
1720                                 if (size < 4) load_mode = mode_Iu;
1721                         }
1722
1723                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1724                 }
1725         }
1726
1727         be_abi_call_set_pop(abi, pop_amount);
1728
1729         /* set return registers */
1730         n = get_method_n_ress(method_type);
1731
1732         assert(n <= 2 && "more than two results not supported");
1733
1734         /* In case of 64bit returns, we will have two 32bit values */
1735         if (n == 2) {
1736                 tp   = get_method_res_type(method_type, 0);
1737                 mode = get_type_mode(tp);
1738
1739                 assert(!mode_is_float(mode) && "two FP results not supported");
1740
1741                 tp   = get_method_res_type(method_type, 1);
1742                 mode = get_type_mode(tp);
1743
1744                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1745
1746                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1747                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1748         }
1749         else if (n == 1) {
1750                 const arch_register_t *reg;
1751
1752                 tp   = get_method_res_type(method_type, 0);
1753                 assert(is_atomic_type(tp));
1754                 mode = get_type_mode(tp);
1755
1756                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1757
1758                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1759         }
1760 }
1761
1762 /**
1763  * Returns the necessary byte alignment for storing a register of given class.
1764  */
1765 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1766 {
1767         ir_mode *mode = arch_register_class_mode(cls);
1768         int bytes     = get_mode_size_bytes(mode);
1769
1770         if (mode_is_float(mode) && bytes > 8)
1771                 return 16;
1772         return bytes;
1773 }
1774
1775 /**
1776  * Return irp irgs in the desired order.
1777  */
1778 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1779 {
1780         (void) self;
1781         (void) irg_list;
1782         return NULL;
1783 }
1784
1785 static void ia32_mark_remat(ir_node *node)
1786 {
1787         if (is_ia32_irn(node)) {
1788                 set_ia32_is_remat(node);
1789         }
1790 }
1791
1792 /**
1793  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1794  */
1795 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1796                                  ir_node *mux_false)
1797 {
1798         ir_node    *cmp_l;
1799         ir_node    *cmp_r;
1800         ir_relation relation;
1801
1802         if (!is_Cmp(sel))
1803                 return false;
1804
1805         cmp_l = get_Cmp_left(sel);
1806         cmp_r = get_Cmp_right(sel);
1807         if (!mode_is_float(get_irn_mode(cmp_l)))
1808                 return false;
1809
1810         /* check for min/max. They're defined as (C-Semantik):
1811          *  min(a, b) = a < b ? a : b
1812          *  or min(a, b) = a <= b ? a : b
1813          *  max(a, b) = a > b ? a : b
1814          *  or max(a, b) = a >= b ? a : b
1815          * (Note we only handle float min/max here)
1816          */
1817         relation = get_Cmp_relation(sel);
1818         switch (relation) {
1819         case ir_relation_greater_equal:
1820         case ir_relation_greater:
1821                 /* this is a max */
1822                 if (cmp_l == mux_true && cmp_r == mux_false)
1823                         return true;
1824                 break;
1825         case ir_relation_less_equal:
1826         case ir_relation_less:
1827                 /* this is a min */
1828                 if (cmp_l == mux_true && cmp_r == mux_false)
1829                         return true;
1830                 break;
1831         case ir_relation_unordered_greater_equal:
1832         case ir_relation_unordered_greater:
1833                 /* this is a min */
1834                 if (cmp_l == mux_false && cmp_r == mux_true)
1835                         return true;
1836                 break;
1837         case ir_relation_unordered_less_equal:
1838         case ir_relation_unordered_less:
1839                 /* this is a max */
1840                 if (cmp_l == mux_false && cmp_r == mux_true)
1841                         return true;
1842                 break;
1843
1844         default:
1845                 break;
1846         }
1847
1848         return false;
1849 }
1850
1851 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1852 {
1853         ir_mode *mode = get_irn_mode(mux_true);
1854         (void) sel;
1855
1856         if (!mode_is_int(mode) && !mode_is_reference(mode)
1857                         && mode != mode_b)
1858                 return false;
1859
1860         if (is_Const(mux_true) && is_Const(mux_false)) {
1861                 /* we can create a set plus up two 3 instructions for any combination
1862                  * of constants */
1863                 return true;
1864         }
1865
1866         return false;
1867 }
1868
1869 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1870                                      ir_node *mux_false)
1871 {
1872         (void) sel;
1873
1874         if (!mode_is_float(get_irn_mode(mux_true)))
1875                 return false;
1876
1877         return is_Const(mux_true) && is_Const(mux_false);
1878 }
1879
1880 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1881 {
1882         ir_node    *cmp_left;
1883         ir_node    *cmp_right;
1884         ir_node    *sub_left;
1885         ir_node    *sub_right;
1886         ir_mode    *mode;
1887         ir_relation relation;
1888
1889         if (!is_Cmp(sel))
1890                 return false;
1891
1892         mode = get_irn_mode(mux_true);
1893         if (mode_is_signed(mode) || mode_is_float(mode))
1894                 return false;
1895
1896         relation  = get_Cmp_relation(sel);
1897         cmp_left  = get_Cmp_left(sel);
1898         cmp_right = get_Cmp_right(sel);
1899
1900         /* "move" zero constant to false input */
1901         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1902                 ir_node *tmp = mux_false;
1903                 mux_false = mux_true;
1904                 mux_true  = tmp;
1905                 relation = get_negated_relation(relation);
1906         }
1907         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1908                 return false;
1909         if (!is_Sub(mux_true))
1910                 return false;
1911         sub_left  = get_Sub_left(mux_true);
1912         sub_right = get_Sub_right(mux_true);
1913
1914         /* Mux(a >=u b, 0, a-b) */
1915         if ((relation & ir_relation_greater)
1916                         && sub_left == cmp_left && sub_right == cmp_right)
1917                 return true;
1918         /* Mux(a <=u b, 0, b-a) */
1919         if ((relation & ir_relation_less)
1920                         && sub_left == cmp_right && sub_right == cmp_left)
1921                 return true;
1922
1923         return false;
1924 }
1925
1926 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1927                                ir_node *mux_true)
1928 {
1929         ir_mode *mode;
1930
1931         /* we can handle Set for all modes and compares */
1932         if (mux_is_set(sel, mux_true, mux_false))
1933                 return true;
1934         /* SSE has own min/max operations */
1935         if (ia32_cg_config.use_sse2
1936                         && mux_is_float_min_max(sel, mux_true, mux_false))
1937                 return true;
1938         /* we can handle Mux(?, Const[f], Const[f]) */
1939         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1940 #ifdef FIRM_GRGEN_BE
1941                 /* well, some code selectors can't handle it */
1942                 if (be_transformer != TRANSFORMER_PBQP
1943                                 || be_transformer != TRANSFORMER_RAND)
1944                         return true;
1945 #else
1946                 return true;
1947 #endif
1948         }
1949
1950         /* no support for 64bit inputs to cmov */
1951         mode = get_irn_mode(mux_true);
1952         if (get_mode_size_bits(mode) > 32)
1953                 return false;
1954         /* we can handle Abs for all modes and compares (except 64bit) */
1955         if (ir_mux_is_abs(sel, mux_true, mux_false) != 0)
1956                 return true;
1957         /* we can't handle MuxF yet */
1958         if (mode_is_float(mode))
1959                 return false;
1960
1961         if (mux_is_doz(sel, mux_true, mux_false))
1962                 return true;
1963
1964         /* Check Cmp before the node */
1965         if (is_Cmp(sel)) {
1966                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1967
1968                 /* we can't handle 64bit compares */
1969                 if (get_mode_size_bits(cmp_mode) > 32)
1970                         return false;
1971
1972                 /* we can't handle float compares */
1973                 if (mode_is_float(cmp_mode))
1974                         return false;
1975         }
1976
1977         /* did we disable cmov generation? */
1978         if (!ia32_cg_config.use_cmov)
1979                 return false;
1980
1981         /* we can use a cmov */
1982         return true;
1983 }
1984
1985 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
1986 {
1987         (void) c;
1988
1989         /* we already added all our simple flags to the flags modifier list in
1990          * init, so this flag we don't know. */
1991         return ASM_CONSTRAINT_FLAG_INVALID;
1992 }
1993
1994 static int ia32_is_valid_clobber(const char *clobber)
1995 {
1996         return ia32_get_clobber_register(clobber) != NULL;
1997 }
1998
1999 static ir_node *ia32_create_set(ir_node *cond)
2000 {
2001         /* ia32-set function produces 8-bit results which have to be converted */
2002         ir_node *set   = ir_create_mux_set(cond, mode_Bu);
2003         ir_node *block = get_nodes_block(set);
2004         return new_r_Conv(block, set, mode_Iu);
2005 }
2006
2007 static void ia32_lower_for_target(void)
2008 {
2009         size_t i, n_irgs = get_irp_n_irgs();
2010         lower_mode_b_config_t lower_mode_b_config = {
2011                 mode_Iu,  /* lowered mode */
2012                 ia32_create_set,
2013                 0,        /* don't lower direct compares */
2014         };
2015         lower_params_t params = {
2016                 4,                                     /* def_ptr_alignment */
2017                 LF_COMPOUND_RETURN | LF_RETURN_HIDDEN, /* flags */
2018                 ADD_HIDDEN_ALWAYS_IN_FRONT,            /* hidden_params */
2019                 NULL,                                  /* find pointer type */
2020                 NULL,                                  /* ret_compound_in_regs */
2021         };
2022
2023         /* perform doubleword lowering */
2024         lwrdw_param_t lower_dw_params = {
2025                 1,  /* little endian */
2026                 64, /* doubleword size */
2027                 ia32_create_intrinsic_fkt,
2028                 &intrinsic_env,
2029         };
2030
2031         /* lower compound param handling */
2032         lower_calls_with_compounds(&params);
2033
2034         ir_prepare_dw_lowering(&lower_dw_params);
2035         ir_lower_dw_ops();
2036
2037         for (i = 0; i < n_irgs; ++i) {
2038                 ir_graph *irg = get_irp_irg(i);
2039                 /* lower for mode_b stuff */
2040                 ir_lower_mode_b(irg, &lower_mode_b_config);
2041                 /* break up switches with wide ranges */
2042                 lower_switch(irg, 256, true);
2043         }
2044 }
2045
2046 /**
2047  * Create the trampoline code.
2048  */
2049 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2050 {
2051         ir_graph *irg  = get_irn_irg(block);
2052         ir_node  *p    = trampoline;
2053         ir_mode  *mode = get_irn_mode(p);
2054         ir_node  *st;
2055
2056         /* mov  ecx,<env> */
2057         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2058         mem = new_r_Proj(st, mode_M, pn_Store_M);
2059         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2060         st  = new_r_Store(block, mem, p, env, cons_none);
2061         mem = new_r_Proj(st, mode_M, pn_Store_M);
2062         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2063         /* jmp  <callee> */
2064         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2065         mem = new_r_Proj(st, mode_M, pn_Store_M);
2066         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2067         st  = new_r_Store(block, mem, p, callee, cons_none);
2068         mem = new_r_Proj(st, mode_M, pn_Store_M);
2069         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2070
2071         return mem;
2072 }
2073
2074 /**
2075  * Returns the libFirm configuration parameter for this backend.
2076  */
2077 static const backend_params *ia32_get_libfirm_params(void)
2078 {
2079         static const ir_settings_arch_dep_t ad = {
2080                 1,                   /* also use subs */
2081                 4,                   /* maximum shifts */
2082                 63,                  /* maximum shift amount */
2083                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2084
2085                 1,  /* allow Mulhs */
2086                 1,  /* allow Mulus */
2087                 32, /* Mulh allowed up to 32 bit */
2088         };
2089         static backend_params p = {
2090                 1,     /* support inline assembly */
2091                 1,     /* support Rotl nodes */
2092                 0,     /* little endian */
2093                 NULL,  /* will be set later */
2094                 ia32_is_mux_allowed,
2095                 NULL,  /* float arithmetic mode, will be set below */
2096                 12,    /* size of trampoline code */
2097                 4,     /* alignment of trampoline code */
2098                 ia32_create_trampoline_fkt,
2099                 4      /* alignment of stack parameter */
2100         };
2101
2102         ia32_setup_cg_config();
2103
2104         /* doesn't really belong here, but this is the earliest place the backend
2105          * is called... */
2106         init_asm_constraints();
2107
2108         p.dep_param    = &ad;
2109         if (! ia32_cg_config.use_sse2)
2110                 p.mode_float_arithmetic = mode_E;
2111         return &p;
2112 }
2113
2114 static const lc_opt_enum_int_items_t gas_items[] = {
2115         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2116         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2117         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2118         { NULL,    0 }
2119 };
2120
2121 static lc_opt_enum_int_var_t gas_var = {
2122         (int*) &be_gas_object_file_format, gas_items
2123 };
2124
2125 #ifdef FIRM_GRGEN_BE
2126 static const lc_opt_enum_int_items_t transformer_items[] = {
2127         { "default", TRANSFORMER_DEFAULT },
2128         { "pbqp",    TRANSFORMER_PBQP    },
2129         { "random",  TRANSFORMER_RAND    },
2130         { NULL,      0                   }
2131 };
2132
2133 static lc_opt_enum_int_var_t transformer_var = {
2134         (int*)&be_transformer, transformer_items
2135 };
2136 #endif
2137
2138 static const lc_opt_table_entry_t ia32_options[] = {
2139         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2140 #ifdef FIRM_GRGEN_BE
2141         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2142 #endif
2143         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2144                         &ia32_isa_template.base.stack_alignment),
2145         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2146         LC_OPT_LAST
2147 };
2148
2149 const arch_isa_if_t ia32_isa_if = {
2150         ia32_init,
2151         ia32_lower_for_target,
2152         ia32_done,
2153         ia32_handle_intrinsics,
2154         ia32_get_reg_class_for_mode,
2155         ia32_get_call_abi,
2156         ia32_get_reg_class_alignment,
2157         ia32_get_libfirm_params,
2158         ia32_get_irg_list,
2159         ia32_mark_remat,
2160         ia32_parse_asm_constraint,
2161         ia32_is_valid_clobber,
2162
2163         ia32_init_graph,
2164         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2165         ia32_before_abi,     /* before abi introduce hook */
2166         ia32_prepare_graph,
2167         ia32_before_ra,      /* before register allocation hook */
2168         ia32_after_ra,       /* after register allocation hook */
2169         ia32_finish,         /* called before codegen */
2170         ia32_emit,           /* emit && done */
2171 };
2172
2173 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2174 void be_init_arch_ia32(void)
2175 {
2176         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2177         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2178
2179         lc_opt_add_table(ia32_grp, ia32_options);
2180         be_register_isa_if("ia32", &ia32_isa_if);
2181
2182         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2183
2184         ia32_init_emitter();
2185         ia32_init_finish();
2186         ia32_init_optimize();
2187         ia32_init_transform();
2188         ia32_init_x87();
2189         ia32_init_architecture();
2190 }