nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <libcore/lc_opts.h>
  31 #include <libcore/lc_opts_enum.h>
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irgmod.h"
  43 #include "irgopt.h"
  44 #include "irbitset.h"
  45 #include "irgopt.h"
  46 #include "pdeq.h"
  47 #include "pset.h"
  48 #include "debug.h"
  49 #include "error.h"
  50 #include "xmalloc.h"
  51 #include "irtools.h"
  52
  53 #include "../beabi.h"
  54 #include "../beirg_t.h"
  55 #include "../benode_t.h"
  56 #include "../belower.h"
  57 #include "../besched_t.h"
  58 #include "be.h"
  59 #include "../be_t.h"
  60 #include "../beirgmod.h"
  61 #include "../be_dbgout.h"
  62 #include "../beblocksched.h"
  63 #include "../bemachine.h"
  64 #include "../beilpsched.h"
  65 #include "../bespillslots.h"
  66 #include "../bemodule.h"
  67 #include "../begnuas.h"
  68 #include "../bestate.h"
  69 #include "../beflags.h"
  70
  71 #include "bearch_ia32_t.h"
  72
  73 #include "ia32_new_nodes.h"
  74 #include "gen_ia32_regalloc_if.h"
  75 #include "gen_ia32_machine.h"
  76 #include "ia32_transform.h"
  77 #include "ia32_emitter.h"
  78 #include "ia32_map_regs.h"
  79 #include "ia32_optimize.h"
  80 #include "ia32_x87.h"
  81 #include "ia32_dbg_stat.h"
  82 #include "ia32_finish.h"
  83 #include "ia32_util.h"
  84 #include "ia32_fpu.h"
  85
  86 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  87
  88 /* TODO: ugly */
  89 static set *cur_reg_set = NULL;
  90
  91 ir_mode         *mode_fpcw       = NULL;
  92 ia32_code_gen_t *ia32_current_cg = NULL;
  93
  94 /**
  95  * The environment for the intrinsic mapping.
  96  */
  97 static ia32_intrinsic_env_t intrinsic_env = {
  98         NULL,    /* the isa */
  99         NULL,    /* the irg, these entities belong to */
 100         NULL,    /* entity for first div operand (move into FPU) */
 101         NULL,    /* entity for second div operand (move into FPU) */
 102         NULL,    /* entity for converts ll -> d */
 103         NULL,    /* entity for converts d -> ll */
 104         NULL,    /* entity for __divdi3 library call */
 105         NULL,    /* entity for __moddi3 library call */
 106         NULL,    /* entity for __udivdi3 library call */
 107         NULL,    /* entity for __umoddi3 library call */
 108         NULL,    /* bias value for conversion from float to unsigned 64 */
 109 };
 110
 111
 112 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 113
 114 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 115                                     create_const_node_func func,
 116                                     const arch_register_t* reg)
 117 {
 118         ir_node *block, *res;
 119
 120         if(*place != NULL)
 121                 return *place;
 122
 123         block = get_irg_start_block(cg->irg);
 124         res = func(NULL, cg->irg, block);
 125         arch_set_irn_register(cg->arch_env, res, reg);
 126         *place = res;
 127
 128         add_irn_dep(get_irg_end(cg->irg), res);
 129         /* add_irn_dep(get_irg_start(cg->irg), res); */
 130
 131         return res;
 132 }
 133
 134 /* Creates the unique per irg GP NoReg node. */
 135 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 136         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 137                             &ia32_gp_regs[REG_GP_NOREG]);
 138 }
 139
 140 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 141         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 142                             &ia32_vfp_regs[REG_VFP_NOREG]);
 143 }
 144
 145 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 147                             &ia32_xmm_regs[REG_XMM_NOREG]);
 148 }
 149
 150 /* Creates the unique per irg FP NoReg node. */
 151 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
 152         return USE_SSE2(cg) ? ia32_new_NoReg_xmm(cg) : ia32_new_NoReg_vfp(cg);
 153 }
 154
 155 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 157                             &ia32_gp_regs[REG_GP_UKNWN]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 162                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 167                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 172                         &ia32_fp_cw_regs[REG_FPCW]);
 173 }
 174
 175
 176 /**
 177  * Returns gp_noreg or fp_noreg, depending in input requirements.
 178  */
 179 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 180         const arch_register_req_t *req;
 181
 182         req = arch_get_register_req(cg->arch_env, irn, pos);
 183         assert(req != NULL && "Missing register requirements");
 184         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 185                 return ia32_new_NoReg_gp(cg);
 186
 187         return ia32_new_NoReg_fp(cg);
 188 }
 189
 190 /**************************************************
 191  *                         _ _              _  __
 192  *                        | | |            (_)/ _|
 193  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 194  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 195  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 196  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 197  *            __/ |
 198  *           |___/
 199  **************************************************/
 200
 201 /**
 202  * Return register requirements for an ia32 node.
 203  * If the node returns a tuple (mode_T) then the proj's
 204  * will be asked for this information.
 205  */
 206 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self,
 207                                                        const ir_node *node,
 208                                                                                                            int pos)
 209 {
 210         long node_pos = pos == -1 ? 0 : pos;
 211         ir_mode *mode     = is_Block(node) ? NULL : get_irn_mode(node);
 212         (void) self;
 213
 214         if (is_Block(node) || mode == mode_X) {
 215                 return arch_no_register_req;
 216         }
 217
 218         if (mode == mode_T && pos < 0) {
 219                 return arch_no_register_req;
 220         }
 221
 222         if (is_Proj(node)) {
 223                 if(mode == mode_M)
 224                         return arch_no_register_req;
 225
 226                 if(pos >= 0) {
 227                         return arch_no_register_req;
 228                 }
 229
 230                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 231                 node     = skip_Proj_const(node);
 232         }
 233
 234         if (is_ia32_irn(node)) {
 235                 const arch_register_req_t *req;
 236                 if(pos >= 0)
 237                         req = get_ia32_in_req(node, pos);
 238                 else
 239                         req = get_ia32_out_req(node, node_pos);
 240
 241                 assert(req != NULL);
 242
 243                 return req;
 244         }
 245
 246         /* unknowns should be transformed already */
 247         assert(!is_Unknown(node));
 248
 249         return arch_no_register_req;
 250 }
 251
 252 static void ia32_set_irn_reg(const void *self, ir_node *irn,
 253                              const arch_register_t *reg)
 254 {
 255         int                   pos = 0;
 256         (void) self;
 257
 258         if (get_irn_mode(irn) == mode_X) {
 259                 return;
 260         }
 261
 262         if (is_Proj(irn)) {
 263                 pos = get_Proj_proj(irn);
 264                 irn = skip_Proj(irn);
 265         }
 266
 267         if (is_ia32_irn(irn)) {
 268                 const arch_register_t **slots;
 269
 270                 slots      = get_ia32_slots(irn);
 271                 slots[pos] = reg;
 272         } else {
 273                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 274         }
 275 }
 276
 277 static const arch_register_t *ia32_get_irn_reg(const void *self,
 278                                                const ir_node *irn)
 279 {
 280         int pos = 0;
 281         const arch_register_t *reg = NULL;
 282         (void) self;
 283
 284         if (is_Proj(irn)) {
 285
 286                 if (get_irn_mode(irn) == mode_X) {
 287                         return NULL;
 288                 }
 289
 290                 pos = get_Proj_proj(irn);
 291                 irn = skip_Proj_const(irn);
 292         }
 293
 294         if (is_ia32_irn(irn)) {
 295                 const arch_register_t **slots;
 296                 slots = get_ia32_slots(irn);
 297                 reg   = slots[pos];
 298         } else {
 299                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 300         }
 301
 302         return reg;
 303 }
 304
 305 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 306         arch_irn_class_t classification = arch_irn_class_normal;
 307         (void) self;
 308
 309         irn = skip_Proj_const(irn);
 310
 311         if (is_cfop(irn))
 312                 classification |= arch_irn_class_branch;
 313
 314         if (! is_ia32_irn(irn))
 315                 return classification & ~arch_irn_class_normal;
 316
 317         if (is_ia32_Ld(irn))
 318                 classification |= arch_irn_class_load;
 319
 320         if (is_ia32_St(irn))
 321                 classification |= arch_irn_class_store;
 322
 323         if (is_ia32_need_stackent(irn))
 324                 classification |= arch_irn_class_reload;
 325
 326         return classification;
 327 }
 328
 329 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 330         arch_irn_flags_t flags = arch_irn_flags_none;
 331         (void) self;
 332
 333         if (is_Unknown(irn))
 334                 return arch_irn_flags_ignore;
 335
 336         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 337                 ir_node *pred = get_Proj_pred(irn);
 338
 339                 if(is_ia32_irn(pred)) {
 340                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 341                 }
 342
 343                 irn = pred;
 344         }
 345
 346         if (is_ia32_irn(irn)) {
 347                 flags |= get_ia32_flags(irn);
 348         }
 349
 350         return flags;
 351 }
 352
 353 /**
 354  * The IA32 ABI callback object.
 355  */
 356 typedef struct {
 357         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 358         const arch_isa_t *isa;           /**< The ISA handle. */
 359         const arch_env_t *aenv;          /**< The architecture environment. */
 360         ir_graph *irg;                   /**< The associated graph. */
 361 } ia32_abi_env_t;
 362
 363 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 364         (void) self;
 365         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 366 }
 367
 368 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 369         (void) self;
 370         set_ia32_frame_ent(irn, ent);
 371 }
 372
 373 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias) {
 374         const ia32_irn_ops_t *ops = self;
 375
 376         if (get_ia32_frame_ent(irn)) {
 377                 if (is_ia32_Pop(irn)) {
 378                         int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 379                         if (omit_fp) {
 380                                 /* Pop nodes modify the stack pointer before calculating the destination
 381                                  * address, so fix this here
 382                                  */
 383                                 bias -= 4;
 384                         }
 385                 }
 386
 387                 add_ia32_am_offs_int(irn, bias);
 388         }
 389 }
 390
 391 static int ia32_get_sp_bias(const void *self, const ir_node *node)
 392 {
 393         (void) self;
 394
 395         if (is_ia32_Push(node))
 396                 return 4;
 397
 398         if (is_ia32_Pop(node))
 399                 return -4;
 400
 401         return 0;
 402 }
 403
 404 /**
 405  * Put all registers which are saved by the prologue/epilogue in a set.
 406  *
 407  * @param self  The callback object.
 408  * @param s     The result set.
 409  */
 410 static void ia32_abi_dont_save_regs(void *self, pset *s)
 411 {
 412         ia32_abi_env_t *env = self;
 413         if(env->flags.try_omit_fp)
 414                 pset_insert_ptr(s, env->isa->bp);
 415 }
 416
 417 /**
 418  * Generate the routine prologue.
 419  *
 420  * @param self    The callback object.
 421  * @param mem     A pointer to the mem node. Update this if you define new memory.
 422  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 423  *
 424  * @return        The register which shall be used as a stack frame base.
 425  *
 426  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 427  */
 428 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 429 {
 430         ia32_abi_env_t *env = self;
 431         const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 432         ia32_code_gen_t *cg = isa->cg;
 433
 434         if (! env->flags.try_omit_fp) {
 435                 ir_node *bl      = get_irg_start_block(env->irg);
 436                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 437                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 438                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 439                 ir_node *push;
 440
 441                 /* ALL nodes representing bp must be set to ignore. */
 442                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 443
 444                 /* push ebp */
 445                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 446                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 447                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 448
 449                 /* the push must have SP out register */
 450                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 451                 set_ia32_flags(push, arch_irn_flags_ignore);
 452
 453                 /* move esp to ebp */
 454                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 455                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 456                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 457                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 458
 459                 /* beware: the copy must be done before any other sp use */
 460                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 461                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 462                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 463                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 464
 465                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 466                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 467
 468                 return env->isa->bp;
 469         }
 470
 471         return env->isa->sp;
 472 }
 473
 474 /**
 475  * Generate the routine epilogue.
 476  * @param self    The callback object.
 477  * @param bl      The block for the epilog
 478  * @param mem     A pointer to the mem node. Update this if you define new memory.
 479  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 480  * @return        The register which shall be used as a stack frame base.
 481  *
 482  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 483  */
 484 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 485 {
 486         ia32_abi_env_t *env     = self;
 487         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 488         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 489
 490         if (env->flags.try_omit_fp) {
 491                 /* simply remove the stack frame here */
 492                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 493                 add_irn_dep(curr_sp, *mem);
 494         } else {
 495                 const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 496                 ia32_code_gen_t *cg = isa->cg;
 497                 ir_mode          *mode_bp = env->isa->bp->reg_class->mode;
 498
 499                 /* gcc always emits a leave at the end of a routine */
 500                 if (1 || ARCH_AMD(isa->opt_arch)) {
 501                         ir_node *leave;
 502
 503                         /* leave */
 504                         leave   = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, curr_bp);
 505                         set_ia32_flags(leave, arch_irn_flags_ignore);
 506                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 507                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 508                 } else {
 509                         ir_node *noreg = ia32_new_NoReg_gp(cg);
 510                         ir_node *pop;
 511
 512                         /* copy ebp to esp */
 513                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 514
 515                         /* pop ebp */
 516                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, noreg, noreg, *mem, curr_sp);
 517                         set_ia32_flags(pop, arch_irn_flags_ignore);
 518                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 519                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 520
 521                         *mem = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 522                 }
 523                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 524                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 525         }
 526
 527         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 528         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 529 }
 530
 531 /**
 532  * Initialize the callback object.
 533  * @param call The call object.
 534  * @param aenv The architecture environment.
 535  * @param irg  The graph with the method.
 536  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 537  */
 538 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 539 {
 540         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 541         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 542         env->flags = fl.bits;
 543         env->irg   = irg;
 544         env->aenv  = aenv;
 545         env->isa   = aenv->isa;
 546         return env;
 547 }
 548
 549 /**
 550  * Destroy the callback object.
 551  * @param self The callback object.
 552  */
 553 static void ia32_abi_done(void *self) {
 554         free(self);
 555 }
 556
 557 /**
 558  * Produces the type which sits between the stack args and the locals on the stack.
 559  * it will contain the return address and space to store the old base pointer.
 560  * @return The Firm type modeling the ABI between type.
 561  */
 562 static ir_type *ia32_abi_get_between_type(void *self)
 563 {
 564 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 565         static ir_type *omit_fp_between_type = NULL;
 566         static ir_type *between_type         = NULL;
 567
 568         ia32_abi_env_t *env = self;
 569
 570         if (! between_type) {
 571                 ir_entity *old_bp_ent;
 572                 ir_entity *ret_addr_ent;
 573                 ir_entity *omit_fp_ret_addr_ent;
 574
 575                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 576                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 577
 578                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 579                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 580                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 581
 582                 set_entity_offset(old_bp_ent, 0);
 583                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 584                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 585                 set_type_state(between_type, layout_fixed);
 586
 587                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 588                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 589
 590                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 591                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 592                 set_type_state(omit_fp_between_type, layout_fixed);
 593         }
 594
 595         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 596 #undef IDENT
 597 }
 598
 599 /**
 600  * Get the estimated cycle count for @p irn.
 601  *
 602  * @param self The this pointer.
 603  * @param irn  The node.
 604  *
 605  * @return     The estimated cycle count for this operation
 606  */
 607 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 608 {
 609         int cost;
 610         ia32_op_type_t op_tp;
 611         const ia32_irn_ops_t *ops = self;
 612
 613         if (is_Proj(irn))
 614                 return 0;
 615         if (!is_ia32_irn(irn))
 616                 return 0;
 617
 618         assert(is_ia32_irn(irn));
 619
 620         cost  = get_ia32_latency(irn);
 621         op_tp = get_ia32_op_type(irn);
 622
 623         if (is_ia32_CopyB(irn)) {
 624                 cost = 250;
 625                 if (ARCH_INTEL(ops->cg->arch))
 626                         cost += 150;
 627         }
 628         else if (is_ia32_CopyB_i(irn)) {
 629                 int size = get_ia32_pncode(irn);
 630                 cost     = 20 + (int)ceil((4/3) * size);
 631                 if (ARCH_INTEL(ops->cg->arch))
 632                         cost += 150;
 633         }
 634         /* in case of address mode operations add additional cycles */
 635         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 636                 /*
 637                         In case of stack access and access to fixed addresses add 5 cycles
 638                         (we assume they are in cache), other memory operations cost 20
 639                         cycles.
 640                 */
 641                 if(is_ia32_use_frame(irn) ||
 642                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 643                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 644                         cost += 5;
 645                 } else {
 646                         cost += 20;
 647                 }
 648         }
 649
 650         return cost;
 651 }
 652
 653 /**
 654  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 655  *
 656  * @param irn       The original operation
 657  * @param i         Index of the argument we want the inverse operation to yield
 658  * @param inverse   struct to be filled with the resulting inverse op
 659  * @param obstack   The obstack to use for allocation of the returned nodes array
 660  * @return          The inverse operation or NULL if operation invertible
 661  */
 662 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 663         ir_graph *irg;
 664         ir_mode  *mode;
 665         ir_mode  *irn_mode;
 666         ir_node  *block, *noreg, *nomem;
 667         dbg_info *dbg;
 668         (void) self;
 669
 670         /* we cannot invert non-ia32 irns */
 671         if (! is_ia32_irn(irn))
 672                 return NULL;
 673
 674         /* operand must always be a real operand (not base, index or mem) */
 675         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 676                 return NULL;
 677
 678         /* we don't invert address mode operations */
 679         if (get_ia32_op_type(irn) != ia32_Normal)
 680                 return NULL;
 681
 682         /* TODO: adjust for new immediates... */
 683         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 684                    irn);
 685         return NULL;
 686
 687         irg      = get_irn_irg(irn);
 688         block    = get_nodes_block(irn);
 689         mode     = get_irn_mode(irn);
 690         irn_mode = get_irn_mode(irn);
 691         noreg    = get_irn_n(irn, 0);
 692         nomem    = new_r_NoMem(irg);
 693         dbg      = get_irn_dbg_info(irn);
 694
 695         /* initialize structure */
 696         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 697         inverse->costs = 0;
 698         inverse->n     = 1;
 699
 700         switch (get_ia32_irn_opcode(irn)) {
 701                 case iro_ia32_Add:
 702 #if 0
 703                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 704                                 /* we have an add with a const here */
 705                                 /* invers == add with negated const */
 706                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 707                                 inverse->costs   += 1;
 708                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 709                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 710                                 set_ia32_commutative(inverse->nodes[0]);
 711                         }
 712                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 713                                 /* we have an add with a symconst here */
 714                                 /* invers == sub with const */
 715                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 716                                 inverse->costs   += 2;
 717                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 718                         }
 719                         else {
 720                                 /* normal add: inverse == sub */
 721                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 722                                 inverse->costs   += 2;
 723                         }
 724 #endif
 725                         break;
 726                 case iro_ia32_Sub:
 727 #if 0
 728                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 729                                 /* we have a sub with a const/symconst here */
 730                                 /* invers == add with this const */
 731                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 732                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 733                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 734                         }
 735                         else {
 736                                 /* normal sub */
 737                                 if (i == n_ia32_binary_left) {
 738                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 739                                 }
 740                                 else {
 741                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 742                                 }
 743                                 inverse->costs += 1;
 744                         }
 745 #endif
 746                         break;
 747                 case iro_ia32_Xor:
 748 #if 0
 749                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 750                                 /* xor with const: inverse = xor */
 751                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 752                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 753                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 754                         }
 755                         else {
 756                                 /* normal xor */
 757                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 758                                 inverse->costs   += 1;
 759                         }
 760 #endif
 761                         break;
 762                 case iro_ia32_Not: {
 763                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 764                         inverse->costs   += 1;
 765                         break;
 766                 }
 767                 case iro_ia32_Neg: {
 768                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 769                         inverse->costs   += 1;
 770                         break;
 771                 }
 772                 default:
 773                         /* inverse operation not supported */
 774                         return NULL;
 775         }
 776
 777         return inverse;
 778 }
 779
 780 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 781 {
 782         if(mode_is_float(mode))
 783                 return mode_D;
 784
 785         return mode_Iu;
 786 }
 787
 788 /**
 789  * Get the mode that should be used for spilling value node
 790  */
 791 static ir_mode *get_spill_mode(const ir_node *node)
 792 {
 793         ir_mode *mode = get_irn_mode(node);
 794         return get_spill_mode_mode(mode);
 795 }
 796
 797 /**
 798  * Checks whether an addressmode reload for a node with mode mode is compatible
 799  * with a spillslot of mode spill_mode
 800  */
 801 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 802 {
 803         if(mode_is_float(mode)) {
 804                 return mode == spillmode;
 805         } else {
 806                 return 1;
 807         }
 808 }
 809
 810 /**
 811  * Check if irn can load it's operand at position i from memory (source addressmode).
 812  * @param self   Pointer to irn ops itself
 813  * @param irn    The irn to be checked
 814  * @param i      The operands position
 815  * @return Non-Zero if operand can be loaded
 816  */
 817 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 818         ir_node *op = get_irn_n(irn, i);
 819         const ir_mode *mode = get_irn_mode(op);
 820         const ir_mode *spillmode = get_spill_mode(op);
 821         (void) self;
 822
 823         if (! is_ia32_irn(irn)                                  ||  /* must be an ia32 irn */
 824                 get_ia32_am_arity(irn) != 2                           ||  /* must be a binary operation TODO is this necessary? */
 825                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 826                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 827                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 828                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 829                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 830                 return 0;
 831
 832         if (i == n_ia32_binary_left) {
 833                 const arch_register_req_t *req;
 834                 if(!is_ia32_commutative(irn))
 835                         return 0;
 836                 /* we can't swap left/right for limited registers
 837                  * (As this (currently) breaks constraint handling copies)
 838                  */
 839                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 840                 if(req->type & arch_register_req_type_limited) {
 841                         return 0;
 842                 }
 843         }
 844
 845         return 1;
 846 }
 847
 848 static void ia32_perform_memory_operand(const void *self, ir_node *irn,
 849                                         ir_node *spill, unsigned int i)
 850 {
 851         const ia32_irn_ops_t *ops = self;
 852         ia32_code_gen_t      *cg  = ops->cg;
 853
 854         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 855
 856         if (i == n_ia32_binary_left) {
 857                 ia32_swap_left_right(irn);
 858         }
 859
 860         set_ia32_op_type(irn, ia32_AddrModeS);
 861         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 862         set_ia32_use_frame(irn);
 863         set_ia32_need_stackent(irn);
 864
 865         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 866         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 867         set_irn_n(irn, n_ia32_mem, spill);
 868
 869         /* immediates are only allowed on the right side */
 870         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 871                 ia32_swap_left_right(irn);
 872         }
 873 }
 874
 875 static const be_abi_callbacks_t ia32_abi_callbacks = {
 876         ia32_abi_init,
 877         ia32_abi_done,
 878         ia32_abi_get_between_type,
 879         ia32_abi_dont_save_regs,
 880         ia32_abi_prologue,
 881         ia32_abi_epilogue
 882 };
 883
 884 /* fill register allocator interface */
 885
 886 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 887         ia32_get_irn_reg_req,
 888         ia32_set_irn_reg,
 889         ia32_get_irn_reg,
 890         ia32_classify,
 891         ia32_get_flags,
 892         ia32_get_frame_entity,
 893         ia32_set_frame_entity,
 894         ia32_set_frame_offset,
 895         ia32_get_sp_bias,
 896         ia32_get_inverse,
 897         ia32_get_op_estimated_cost,
 898         ia32_possible_memory_operand,
 899         ia32_perform_memory_operand,
 900 };
 901
 902 ia32_irn_ops_t ia32_irn_ops = {
 903         &ia32_irn_ops_if,
 904         NULL
 905 };
 906
 907
 908
 909 /**************************************************
 910  *                _                         _  __
 911  *               | |                       (_)/ _|
 912  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 913  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 914  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 915  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 916  *                        __/ |
 917  *                       |___/
 918  **************************************************/
 919
 920 static void ia32_before_abi(void *self) {
 921         ia32_code_gen_t *cg = self;
 922
 923         ir_lower_mode_b(cg->irg, mode_Iu, 0);
 924         if(cg->dump)
 925                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 926 }
 927
 928 /**
 929  * Transforms the standard firm graph into
 930  * an ia32 firm graph
 931  */
 932 static void ia32_prepare_graph(void *self) {
 933         ia32_code_gen_t *cg = self;
 934
 935         /* do local optimisations */
 936         optimize_graph_df(cg->irg);
 937
 938         /* TODO: we often have dead code reachable through out-edges here. So for
 939          * now we rebuild edges (as we need correct user count for code selection)
 940          */
 941 #if 1
 942         edges_deactivate(cg->irg);
 943         edges_activate(cg->irg);
 944 #endif
 945
 946         if(cg->dump)
 947                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 948
 949         /* transform nodes into assembler instructions */
 950         ia32_transform_graph(cg);
 951
 952         /* do local optimisations (mainly CSE) */
 953         optimize_graph_df(cg->irg);
 954
 955         if (cg->dump)
 956                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 957
 958         /* optimize address mode */
 959         ia32_optimize_graph(cg);
 960
 961         if (cg->dump)
 962                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 963
 964         /* do code placement, (optimize position of constants and argument loads) */
 965         place_code(cg->irg);
 966
 967         if (cg->dump)
 968                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 969 }
 970
 971 /**
 972  * Dummy functions for hooks we don't need but which must be filled.
 973  */
 974 static void ia32_before_sched(void *self) {
 975         (void) self;
 976 }
 977
 978 static void turn_back_am(ir_node *node)
 979 {
 980         ir_graph *irg   = current_ir_graph;
 981         dbg_info *dbgi  = get_irn_dbg_info(node);
 982         ir_node  *block = get_nodes_block(node);
 983         ir_node  *base  = get_irn_n(node, n_ia32_base);
 984         ir_node  *index = get_irn_n(node, n_ia32_index);
 985         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 986         ir_node  *load;
 987         ir_node  *load_res;
 988         ir_node  *mem_proj;
 989         const ir_edge_t *edge;
 990
 991         ir_fprintf(stderr, "truning back AM in %+F\n", node);
 992
 993         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
 994         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
 995
 996         ia32_copy_am_attrs(load, node);
 997         set_irn_n(node, n_ia32_mem, new_NoMem());
 998
 999         if(get_ia32_am_arity(node) == ia32_am_unary) {
1000                 set_irn_n(node, n_ia32_unary_op, load_res);
1001         } else if(get_ia32_am_arity(node) == ia32_am_binary) {
1002                 set_irn_n(node, n_ia32_binary_right, load_res);
1003         } else if(get_ia32_am_arity(node) == ia32_am_ternary) {
1004                 set_irn_n(node, n_ia32_binary_right, load_res);
1005         }
1006
1007         /* rewire mem-proj */
1008         if(get_irn_mode(node) == mode_T) {
1009                 mem_proj = NULL;
1010                 foreach_out_edge(node, edge) {
1011                         ir_node *out = get_edge_src_irn(edge);
1012                         if(get_Proj_proj(out) == pn_ia32_mem) {
1013                                 mem_proj = out;
1014                                 break;
1015                         }
1016                 }
1017
1018                 if(mem_proj != NULL) {
1019                         set_Proj_pred(mem_proj, load);
1020                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
1021                 }
1022         }
1023
1024         set_ia32_op_type(node, ia32_Normal);
1025         if(sched_is_scheduled(node))
1026                 sched_add_before(node, load);
1027 }
1028
1029 static ir_node *flags_remat(ir_node *node, ir_node *after)
1030 {
1031         /* we should turn back source address mode when rematerializing nodes */
1032         ia32_op_type_t type = get_ia32_op_type(node);
1033         ir_node        *copy;
1034
1035         if (type == ia32_AddrModeS) {
1036                 turn_back_am(node);
1037         } else if (type == ia32_AddrModeD) {
1038                 /* TODO implement this later... */
1039                 panic("found DestAM with flag user %+F this should not happen", node);
1040         } else {
1041                 assert(type == ia32_Normal);
1042         }
1043
1044         copy = exact_copy(node);
1045         sched_add_after(after, copy);
1046
1047         return copy;
1048 }
1049
1050 /**
1051  * Called before the register allocator.
1052  * Calculate a block schedule here. We need it for the x87
1053  * simulator and the emitter.
1054  */
1055 static void ia32_before_ra(void *self) {
1056         ia32_code_gen_t *cg = self;
1057
1058         /* setup fpu rounding modes */
1059         ia32_setup_fpu_mode(cg);
1060
1061         /* fixup flags */
1062         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1063                            &flags_remat);
1064
1065         ia32_add_missing_keeps(cg);
1066 }
1067
1068
1069 /**
1070  * Transforms a be_Reload into a ia32 Load.
1071  */
1072 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1073         ir_graph *irg        = get_irn_irg(node);
1074         dbg_info *dbg        = get_irn_dbg_info(node);
1075         ir_node *block       = get_nodes_block(node);
1076         ir_entity *ent       = be_get_frame_entity(node);
1077         ir_mode *mode        = get_irn_mode(node);
1078         ir_mode *spillmode   = get_spill_mode(node);
1079         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1080         ir_node *sched_point = NULL;
1081         ir_node *ptr         = get_irg_frame(irg);
1082         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1083         ir_node *new_op, *proj;
1084         const arch_register_t *reg;
1085
1086         if (sched_is_scheduled(node)) {
1087                 sched_point = sched_prev(node);
1088         }
1089
1090         if (mode_is_float(spillmode)) {
1091                 if (USE_SSE2(cg))
1092                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1093                 else
1094                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1095         }
1096         else if (get_mode_size_bits(spillmode) == 128) {
1097                 // Reload 128 bit sse registers
1098                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1099         }
1100         else
1101                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1102
1103         set_ia32_op_type(new_op, ia32_AddrModeS);
1104         set_ia32_ls_mode(new_op, spillmode);
1105         set_ia32_frame_ent(new_op, ent);
1106         set_ia32_use_frame(new_op);
1107
1108         DBG_OPT_RELOAD2LD(node, new_op);
1109
1110         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1111
1112         if (sched_point) {
1113                 sched_add_after(sched_point, new_op);
1114                 sched_remove(node);
1115         }
1116
1117         /* copy the register from the old node to the new Load */
1118         reg = arch_get_irn_register(cg->arch_env, node);
1119         arch_set_irn_register(cg->arch_env, new_op, reg);
1120
1121         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1122
1123         exchange(node, proj);
1124 }
1125
1126 /**
1127  * Transforms a be_Spill node into a ia32 Store.
1128  */
1129 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1130         ir_graph *irg  = get_irn_irg(node);
1131         dbg_info *dbg  = get_irn_dbg_info(node);
1132         ir_node *block = get_nodes_block(node);
1133         ir_entity *ent = be_get_frame_entity(node);
1134         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1135         ir_mode *mode  = get_spill_mode(spillval);
1136         ir_node *noreg = ia32_new_NoReg_gp(cg);
1137         ir_node *nomem = new_rd_NoMem(irg);
1138         ir_node *ptr   = get_irg_frame(irg);
1139         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1140         ir_node *store;
1141         ir_node *sched_point = NULL;
1142
1143         if (sched_is_scheduled(node)) {
1144                 sched_point = sched_prev(node);
1145         }
1146
1147         /* No need to spill unknown values... */
1148         if(is_ia32_Unknown_GP(val) ||
1149                 is_ia32_Unknown_VFP(val) ||
1150                 is_ia32_Unknown_XMM(val)) {
1151                 store = nomem;
1152                 if(sched_point)
1153                         sched_remove(node);
1154
1155                 exchange(node, store);
1156                 return;
1157         }
1158
1159         if (mode_is_float(mode)) {
1160                 if (USE_SSE2(cg))
1161                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1162                 else
1163                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1164         } else if (get_mode_size_bits(mode) == 128) {
1165                 // Spill 128 bit SSE registers
1166                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1167         } else if (get_mode_size_bits(mode) == 8) {
1168                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1169         } else {
1170                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1171         }
1172
1173         set_ia32_op_type(store, ia32_AddrModeD);
1174         set_ia32_ls_mode(store, mode);
1175         set_ia32_frame_ent(store, ent);
1176         set_ia32_use_frame(store);
1177         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1178         DBG_OPT_SPILL2ST(node, store);
1179
1180         if (sched_point) {
1181                 sched_add_after(sched_point, store);
1182                 sched_remove(node);
1183         }
1184
1185         exchange(node, store);
1186 }
1187
1188 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1189         ir_graph *irg = get_irn_irg(node);
1190         dbg_info *dbg = get_irn_dbg_info(node);
1191         ir_node *block = get_nodes_block(node);
1192         ir_node *noreg = ia32_new_NoReg_gp(cg);
1193         ir_node *frame = get_irg_frame(irg);
1194
1195         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1196
1197         set_ia32_frame_ent(push, ent);
1198         set_ia32_use_frame(push);
1199         set_ia32_op_type(push, ia32_AddrModeS);
1200         set_ia32_ls_mode(push, mode_Is);
1201
1202         sched_add_before(schedpoint, push);
1203         return push;
1204 }
1205
1206 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1207         ir_graph *irg = get_irn_irg(node);
1208         dbg_info *dbg = get_irn_dbg_info(node);
1209         ir_node *block = get_nodes_block(node);
1210         ir_node *noreg = ia32_new_NoReg_gp(cg);
1211         ir_node *frame = get_irg_frame(irg);
1212
1213         ir_node *pop = new_rd_ia32_Pop(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1214
1215         set_ia32_frame_ent(pop, ent);
1216         set_ia32_use_frame(pop);
1217         set_ia32_op_type(pop, ia32_AddrModeD);
1218         set_ia32_ls_mode(pop, mode_Is);
1219
1220         sched_add_before(schedpoint, pop);
1221
1222         return pop;
1223 }
1224
1225 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1226         ir_graph *irg = get_irn_irg(node);
1227         dbg_info *dbg = get_irn_dbg_info(node);
1228         ir_node *block = get_nodes_block(node);
1229         ir_mode *spmode = mode_Iu;
1230         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1231         ir_node *sp;
1232
1233         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1234         arch_set_irn_register(cg->arch_env, sp, spreg);
1235
1236         return sp;
1237 }
1238
1239 /**
1240  * Transform memperm, currently we do this the ugly way and produce
1241  * push/pop into/from memory cascades. This is possible without using
1242  * any registers.
1243  */
1244 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1245         ir_graph *irg = get_irn_irg(node);
1246         ir_node *block = get_nodes_block(node);
1247         ir_node *in[1];
1248         ir_node *keep;
1249         int i, arity;
1250         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1251         const ir_edge_t *edge;
1252         const ir_edge_t *next;
1253         ir_node **pops;
1254
1255         arity = be_get_MemPerm_entity_arity(node);
1256         pops = alloca(arity * sizeof(pops[0]));
1257
1258         // create pushs
1259         for(i = 0; i < arity; ++i) {
1260                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1261                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1262                 ir_type *enttype = get_entity_type(inent);
1263                 int entbits = get_type_size_bits(enttype);
1264                 int entbits2 = get_type_size_bits(get_entity_type(outent));
1265                 ir_node *mem = get_irn_n(node, i + 1);
1266                 ir_node *push;
1267
1268                 /* work around cases where entities have different sizes */
1269                 if(entbits2 < entbits)
1270                         entbits = entbits2;
1271                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1272
1273                 push = create_push(cg, node, node, sp, mem, inent);
1274                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1275                 if(entbits == 64) {
1276                         // add another push after the first one
1277                         push = create_push(cg, node, node, sp, mem, inent);
1278                         add_ia32_am_offs_int(push, 4);
1279                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1280                 }
1281
1282                 set_irn_n(node, i, new_Bad());
1283         }
1284
1285         // create pops
1286         for(i = arity - 1; i >= 0; --i) {
1287                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1288                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1289                 ir_type *enttype = get_entity_type(outent);
1290                 int entbits = get_type_size_bits(enttype);
1291                 int entbits2 = get_type_size_bits(get_entity_type(inent));
1292                 ir_node *pop;
1293
1294                 /* work around cases where entities have different sizes */
1295                 if(entbits2 < entbits)
1296                         entbits = entbits2;
1297                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1298
1299                 pop = create_pop(cg, node, node, sp, outent);
1300                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1301                 if(entbits == 64) {
1302                         add_ia32_am_offs_int(pop, 4);
1303
1304                         // add another pop after the first one
1305                         pop = create_pop(cg, node, node, sp, outent);
1306                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1307                 }
1308
1309                 pops[i] = pop;
1310         }
1311
1312         in[0] = sp;
1313         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1314         sched_add_before(node, keep);
1315
1316         // exchange memprojs
1317         foreach_out_edge_safe(node, edge, next) {
1318                 ir_node *proj = get_edge_src_irn(edge);
1319                 int p = get_Proj_proj(proj);
1320
1321                 assert(p < arity);
1322
1323                 set_Proj_pred(proj, pops[p]);
1324                 set_Proj_proj(proj, pn_ia32_Pop_M);
1325         }
1326
1327         // remove memperm
1328         arity = get_irn_arity(node);
1329         for(i = 0; i < arity; ++i) {
1330                 set_irn_n(node, i, new_Bad());
1331         }
1332         sched_remove(node);
1333 }
1334
1335 /**
1336  * Block-Walker: Calls the transform functions Spill and Reload.
1337  */
1338 static void ia32_after_ra_walker(ir_node *block, void *env) {
1339         ir_node *node, *prev;
1340         ia32_code_gen_t *cg = env;
1341
1342         /* beware: the schedule is changed here */
1343         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1344                 prev = sched_prev(node);
1345
1346                 if (be_is_Reload(node)) {
1347                         transform_to_Load(cg, node);
1348                 } else if (be_is_Spill(node)) {
1349                         transform_to_Store(cg, node);
1350                 } else if(be_is_MemPerm(node)) {
1351                         transform_MemPerm(cg, node);
1352                 }
1353         }
1354 }
1355
1356 /**
1357  * Collects nodes that need frame entities assigned.
1358  */
1359 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1360 {
1361         be_fec_env_t *env = data;
1362
1363         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1364                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1365                 int align = get_mode_size_bytes(mode);
1366                 be_node_needs_frame_entity(env, node, mode, align);
1367         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1368                   && is_ia32_use_frame(node)) {
1369                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1370                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1371                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1372                         int                align = get_mode_size_bytes(mode);
1373
1374                         if(attr->data.need_64bit_stackent) {
1375                                 mode = mode_Ls;
1376                         }
1377                         if(attr->data.need_32bit_stackent) {
1378                                 mode = mode_Is;
1379                         }
1380                         be_node_needs_frame_entity(env, node, mode, align);
1381                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1382                            || is_ia32_vfld(node)) {
1383                         const ir_mode *mode = get_ia32_ls_mode(node);
1384                         int align = 4;
1385                         be_node_needs_frame_entity(env, node, mode, align);
1386                 } else if(is_ia32_FldCW(node)) {
1387                         const ir_mode *mode = ia32_reg_classes[CLASS_ia32_fp_cw].mode;
1388                         int align = 4;
1389                         be_node_needs_frame_entity(env, node, mode, align);
1390                 } else {
1391 #ifndef NDEBUG
1392                         assert(is_ia32_St(node) ||
1393                                    is_ia32_xStoreSimple(node) ||
1394                                    is_ia32_vfst(node) ||
1395                                    is_ia32_vfist(node) ||
1396                                is_ia32_FnstCW(node));
1397 #endif
1398                 }
1399         }
1400 }
1401
1402 /**
1403  * We transform Spill and Reload here. This needs to be done before
1404  * stack biasing otherwise we would miss the corrected offset for these nodes.
1405  */
1406 static void ia32_after_ra(void *self) {
1407         ia32_code_gen_t *cg = self;
1408         ir_graph *irg = cg->irg;
1409         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1410
1411         /* create and coalesce frame entities */
1412         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1413         be_assign_entities(fec_env);
1414         be_free_frame_entity_coalescer(fec_env);
1415
1416         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1417 }
1418
1419 /**
1420  * Last touchups for the graph before emit: x87 simulation to replace the
1421  * virtual with real x87 instructions, creating a block schedule and peephole
1422  * optimisations.
1423  */
1424 static void ia32_finish(void *self) {
1425         ia32_code_gen_t *cg = self;
1426         ir_graph        *irg = cg->irg;
1427
1428         ia32_finish_irg(irg, cg);
1429
1430         /* we might have to rewrite x87 virtual registers */
1431         if (cg->do_x87_sim) {
1432                 x87_simulate_graph(cg->arch_env, cg->birg);
1433         }
1434
1435         /* create block schedule, this also removes empty blocks which might
1436          * produce critical edges */
1437         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1438
1439         /* do peephole optimisations */
1440         ia32_peephole_optimization(irg, cg);
1441 }
1442
1443 /**
1444  * Emits the code, closes the output file and frees
1445  * the code generator interface.
1446  */
1447 static void ia32_codegen(void *self) {
1448         ia32_code_gen_t *cg = self;
1449         ir_graph        *irg = cg->irg;
1450
1451         ia32_gen_routine(cg, irg);
1452
1453         cur_reg_set = NULL;
1454
1455         /* remove it from the isa */
1456         cg->isa->cg = NULL;
1457
1458         assert(ia32_current_cg == cg);
1459         ia32_current_cg = NULL;
1460
1461         /* de-allocate code generator */
1462         del_set(cg->reg_set);
1463         free(cg);
1464 }
1465
1466 static void *ia32_cg_init(be_irg_t *birg);
1467
1468 static const arch_code_generator_if_t ia32_code_gen_if = {
1469         ia32_cg_init,
1470         ia32_before_abi,     /* before abi introduce hook */
1471         ia32_prepare_graph,
1472         NULL,                /* spill */
1473         ia32_before_sched,   /* before scheduling hook */
1474         ia32_before_ra,      /* before register allocation hook */
1475         ia32_after_ra,       /* after register allocation hook */
1476         ia32_finish,         /* called before codegen */
1477         ia32_codegen         /* emit && done */
1478 };
1479
1480 /**
1481  * Initializes a IA32 code generator.
1482  */
1483 static void *ia32_cg_init(be_irg_t *birg) {
1484         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1485         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1486
1487         cg->impl      = &ia32_code_gen_if;
1488         cg->irg       = birg->irg;
1489         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1490         cg->arch_env  = birg->main_env->arch_env;
1491         cg->isa       = isa;
1492         cg->birg      = birg;
1493         cg->blk_sched = NULL;
1494         cg->fp_kind   = isa->fp_kind;
1495         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1496
1497         /* copy optimizations from isa for easier access */
1498         cg->opt      = isa->opt;
1499         cg->arch     = isa->arch;
1500         cg->opt_arch = isa->opt_arch;
1501
1502         /* enter it */
1503         isa->cg = cg;
1504
1505 #ifndef NDEBUG
1506         if (isa->name_obst) {
1507                 obstack_free(isa->name_obst, NULL);
1508                 obstack_init(isa->name_obst);
1509         }
1510 #endif /* NDEBUG */
1511
1512         cur_reg_set = cg->reg_set;
1513
1514         ia32_irn_ops.cg = cg;
1515
1516         assert(ia32_current_cg == NULL);
1517         ia32_current_cg = cg;
1518
1519         return (arch_code_generator_t *)cg;
1520 }
1521
1522
1523
1524 /*****************************************************************
1525  *  ____             _                  _   _____  _____
1526  * |  _ \           | |                | | |_   _|/ ____|  /\
1527  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1528  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1529  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1530  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1531  *
1532  *****************************************************************/
1533
1534 /**
1535  * Set output modes for GCC
1536  */
1537 static const tarval_mode_info mo_integer = {
1538         TVO_HEX,
1539         "0x",
1540         NULL,
1541 };
1542
1543 /*
1544  * set the tarval output mode of all integer modes to decimal
1545  */
1546 static void set_tarval_output_modes(void)
1547 {
1548         int i;
1549
1550         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1551                 ir_mode *mode = get_irp_mode(i);
1552
1553                 if (mode_is_int(mode))
1554                         set_tarval_mode_output_option(mode, &mo_integer);
1555         }
1556 }
1557
1558 const arch_isa_if_t ia32_isa_if;
1559
1560 /**
1561  * The template that generates a new ISA object.
1562  * Note that this template can be changed by command line
1563  * arguments.
1564  */
1565 static ia32_isa_t ia32_isa_template = {
1566         {
1567                 &ia32_isa_if,            /* isa interface implementation */
1568                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1569                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1570                 -1,                      /* stack direction */
1571                 NULL,                    /* main environment */
1572                 7,                       /* costs for a spill instruction */
1573                 5,                       /* costs for a reload instruction */
1574         },
1575         NULL_EMITTER,                /* emitter environment */
1576         NULL,                    /* 16bit register names */
1577         NULL,                    /* 8bit register names */
1578         NULL,                    /* 8bit register names high */
1579         NULL,                    /* types */
1580         NULL,                    /* tv_ents */
1581         (0                 |
1582         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on */
1583         IA32_OPT_DOAM      |     /* optimize address mode                            default: on */
1584         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on */
1585         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on */
1586         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on */
1587         IA32_OPT_PUSHARGS),      /* create pushs for function argument passing,      default: on */
1588         arch_pentium_4,          /* instruction architecture */
1589         arch_pentium_4,          /* optimize for architecture */
1590         fp_x87,                  /* floating point mode */
1591         NULL,                    /* current code generator */
1592 #ifndef NDEBUG
1593         NULL,                    /* name obstack */
1594         0                        /* name obst size */
1595 #endif
1596 };
1597
1598 static void set_arch_costs(enum cpu_support arch);
1599
1600 /**
1601  * Initializes the backend ISA.
1602  */
1603 static void *ia32_init(FILE *file_handle) {
1604         static int inited = 0;
1605         ia32_isa_t *isa;
1606
1607         if (inited)
1608                 return NULL;
1609         inited = 1;
1610
1611         set_tarval_output_modes();
1612
1613         isa = xmalloc(sizeof(*isa));
1614         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1615
1616         if(mode_fpcw == NULL) {
1617                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1618         }
1619
1620         ia32_register_init();
1621         ia32_create_opcodes();
1622
1623         set_arch_costs(isa->opt_arch);
1624
1625         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1626             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1627                 /* no SSE2 for these cpu's */
1628                 isa->fp_kind = fp_x87;
1629
1630         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1631                 /* Pentium 4 don't like inc and dec instructions */
1632                 isa->opt &= ~IA32_OPT_INCDEC;
1633         }
1634
1635         be_emit_init_env(&isa->emit, file_handle);
1636         isa->regs_16bit     = pmap_create();
1637         isa->regs_8bit      = pmap_create();
1638         isa->regs_8bit_high = pmap_create();
1639         isa->types          = pmap_create();
1640         isa->tv_ent         = pmap_create();
1641         isa->cpu            = ia32_init_machine_description();
1642
1643         ia32_build_16bit_reg_map(isa->regs_16bit);
1644         ia32_build_8bit_reg_map(isa->regs_8bit);
1645         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1646
1647 #ifndef NDEBUG
1648         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1649         obstack_init(isa->name_obst);
1650 #endif /* NDEBUG */
1651
1652         /* enter the ISA object into the intrinsic environment */
1653         intrinsic_env.isa = isa;
1654         ia32_handle_intrinsics();
1655
1656         /* needed for the debug support */
1657         be_gas_emit_switch_section(&isa->emit, GAS_SECTION_TEXT);
1658         be_emit_cstring(&isa->emit, ".Ltext0:\n");
1659         be_emit_write_line(&isa->emit);
1660
1661         /* we mark referenced global entities, so we can only emit those which
1662          * are actually referenced. (Note: you mustn't use the type visited flag
1663          * elsewhere in the backend)
1664          */
1665         inc_master_type_visited();
1666
1667         return isa;
1668 }
1669
1670
1671
1672 /**
1673  * Closes the output file and frees the ISA structure.
1674  */
1675 static void ia32_done(void *self) {
1676         ia32_isa_t *isa = self;
1677
1678         /* emit now all global declarations */
1679         be_gas_emit_decls(&isa->emit, isa->arch_isa.main_env, 1);
1680
1681         pmap_destroy(isa->regs_16bit);
1682         pmap_destroy(isa->regs_8bit);
1683         pmap_destroy(isa->regs_8bit_high);
1684         pmap_destroy(isa->tv_ent);
1685         pmap_destroy(isa->types);
1686
1687 #ifndef NDEBUG
1688         obstack_free(isa->name_obst, NULL);
1689 #endif /* NDEBUG */
1690
1691         be_emit_destroy_env(&isa->emit);
1692
1693         free(self);
1694 }
1695
1696
1697 /**
1698  * Return the number of register classes for this architecture.
1699  * We report always these:
1700  *  - the general purpose registers
1701  *  - the SSE floating point register set
1702  *  - the virtual floating point registers
1703  *  - the SSE vector register set
1704  */
1705 static int ia32_get_n_reg_class(const void *self) {
1706         (void) self;
1707         return N_CLASSES;
1708 }
1709
1710 /**
1711  * Return the register class for index i.
1712  */
1713 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i)
1714 {
1715         (void) self;
1716         assert(i >= 0 && i < N_CLASSES);
1717         return &ia32_reg_classes[i];
1718 }
1719
1720 /**
1721  * Get the register class which shall be used to store a value of a given mode.
1722  * @param self The this pointer.
1723  * @param mode The mode in question.
1724  * @return A register class which can hold values of the given mode.
1725  */
1726 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1727         const ia32_isa_t *isa = self;
1728         if (mode_is_float(mode)) {
1729                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1730         }
1731         else
1732                 return &ia32_reg_classes[CLASS_ia32_gp];
1733 }
1734
1735 /**
1736  * Get the ABI restrictions for procedure calls.
1737  * @param self        The this pointer.
1738  * @param method_type The type of the method (procedure) in question.
1739  * @param abi         The abi object to be modified
1740  */
1741 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1742         const ia32_isa_t *isa = self;
1743         ir_type  *tp;
1744         ir_mode  *mode;
1745         unsigned  cc;
1746         int       n, i, regnum;
1747         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1748
1749         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1750
1751         /* set abi flags for calls */
1752         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1753         call_flags.bits.store_args_sequential = use_push;
1754         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1755         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1756         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1757
1758         /* set parameter passing style */
1759         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1760
1761         if (get_method_variadicity(method_type) == variadicity_variadic) {
1762                 /* pass all parameters of a variadic function on the stack */
1763                 cc = cc_cdecl_set;
1764         } else {
1765                 cc = get_method_calling_convention(method_type);
1766                 if (get_method_additional_properties(method_type) & mtp_property_private) {
1767                         /* set the calling conventions to register parameter */
1768                         cc = (cc & ~cc_bits) | cc_reg_param;
1769                 }
1770         }
1771         n = get_method_n_params(method_type);
1772         for (i = regnum = 0; i < n; i++) {
1773                 const ir_mode         *mode;
1774                 const arch_register_t *reg = NULL;
1775
1776                 tp   = get_method_param_type(method_type, i);
1777                 mode = get_type_mode(tp);
1778                 if (mode != NULL) {
1779                         reg  = ia32_get_RegParam_reg(isa->cg, cc, regnum, mode);
1780                 }
1781                 if (reg != NULL) {
1782                         be_abi_call_param_reg(abi, i, reg);
1783                         ++regnum;
1784                 } else {
1785                         be_abi_call_param_stack(abi, i, 4, 0, 0);
1786                 }
1787         }
1788
1789         /* set return registers */
1790         n = get_method_n_ress(method_type);
1791
1792         assert(n <= 2 && "more than two results not supported");
1793
1794         /* In case of 64bit returns, we will have two 32bit values */
1795         if (n == 2) {
1796                 tp   = get_method_res_type(method_type, 0);
1797                 mode = get_type_mode(tp);
1798
1799                 assert(!mode_is_float(mode) && "two FP results not supported");
1800
1801                 tp   = get_method_res_type(method_type, 1);
1802                 mode = get_type_mode(tp);
1803
1804                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1805
1806                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1807                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1808         }
1809         else if (n == 1) {
1810                 const arch_register_t *reg;
1811
1812                 tp   = get_method_res_type(method_type, 0);
1813                 assert(is_atomic_type(tp));
1814                 mode = get_type_mode(tp);
1815
1816                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1817
1818                 be_abi_call_res_reg(abi, 0, reg);
1819         }
1820 }
1821
1822
1823 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self,
1824                                     const ir_node *irn)
1825 {
1826         (void) self;
1827         (void) irn;
1828         return &ia32_irn_ops;
1829 }
1830
1831 const arch_irn_handler_t ia32_irn_handler = {
1832         ia32_get_irn_ops
1833 };
1834
1835 const arch_irn_handler_t *ia32_get_irn_handler(const void *self)
1836 {
1837         (void) self;
1838         return &ia32_irn_handler;
1839 }
1840
1841 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1842 {
1843         (void) block_env;
1844
1845         if(!is_ia32_irn(irn)) {
1846                 return -1;
1847         }
1848
1849         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1850                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1851                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1852                 || is_ia32_Immediate(irn))
1853                 return 0;
1854
1855         return 1;
1856 }
1857
1858 /**
1859  * Initializes the code generator interface.
1860  */
1861 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1862 {
1863         (void) self;
1864         return &ia32_code_gen_if;
1865 }
1866
1867 /**
1868  * Returns the estimated execution time of an ia32 irn.
1869  */
1870 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1871         const arch_env_t *arch_env = env;
1872         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1873 }
1874
1875 list_sched_selector_t ia32_sched_selector;
1876
1877 /**
1878  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1879  */
1880 static const list_sched_selector_t *ia32_get_list_sched_selector(
1881                 const void *self, list_sched_selector_t *selector)
1882 {
1883         (void) self;
1884         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1885         ia32_sched_selector.exectime              = ia32_sched_exectime;
1886         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1887         return &ia32_sched_selector;
1888 }
1889
1890 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1891 {
1892         (void) self;
1893         return NULL;
1894 }
1895
1896 /**
1897  * Returns the necessary byte alignment for storing a register of given class.
1898  */
1899 static int ia32_get_reg_class_alignment(const void *self,
1900                                         const arch_register_class_t *cls)
1901 {
1902         ir_mode *mode = arch_register_class_mode(cls);
1903         int bytes     = get_mode_size_bytes(mode);
1904         (void) self;
1905
1906         if (mode_is_float(mode) && bytes > 8)
1907                 return 16;
1908         return bytes;
1909 }
1910
1911 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1912                 const void *self, const ir_node *irn)
1913 {
1914         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1915                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1916                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1917                 NULL,
1918         };
1919         static const be_execution_unit_t *_allowed_units_GP[] = {
1920                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1921                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1922                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1923                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1924                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1925                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1926                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1927                 NULL,
1928         };
1929         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1930                 &be_machine_execution_units_DUMMY[0],
1931                 NULL,
1932         };
1933         static const be_execution_unit_t **_units_callret[] = {
1934                 _allowed_units_BRANCH,
1935                 NULL
1936         };
1937         static const be_execution_unit_t **_units_other[] = {
1938                 _allowed_units_GP,
1939                 NULL
1940         };
1941         static const be_execution_unit_t **_units_dummy[] = {
1942                 _allowed_units_DUMMY,
1943                 NULL
1944         };
1945         const be_execution_unit_t ***ret;
1946         (void) self;
1947
1948         if (is_ia32_irn(irn)) {
1949                 ret = get_ia32_exec_units(irn);
1950         }
1951         else if (is_be_node(irn)) {
1952                 if (be_is_Call(irn) || be_is_Return(irn)) {
1953                         ret = _units_callret;
1954                 }
1955                 else if (be_is_Barrier(irn)) {
1956                         ret = _units_dummy;
1957                 }
1958                 else {
1959                          ret = _units_other;
1960                 }
1961         }
1962         else {
1963                 ret = _units_dummy;
1964         }
1965
1966         return ret;
1967 }
1968
1969 /**
1970  * Return the abstract ia32 machine.
1971  */
1972 static const be_machine_t *ia32_get_machine(const void *self) {
1973         const ia32_isa_t *isa = self;
1974         return isa->cpu;
1975 }
1976
1977 /**
1978  * Return irp irgs in the desired order.
1979  */
1980 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1981 {
1982         (void) self;
1983         (void) irg_list;
1984         return NULL;
1985 }
1986
1987 /**
1988  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1989  * @return 1 if allowed, 0 otherwise
1990  */
1991 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
1992 {
1993         ir_node *phi;
1994
1995         (void)sel;
1996         (void)i;
1997         (void)j;
1998
1999 #if 1
2000         if(is_Proj(sel)) {
2001                 ir_node *pred = get_Proj_pred(sel);
2002                 if(is_Cmp(pred)) {
2003                         ir_node *left     = get_Cmp_left(pred);
2004                         ir_mode *cmp_mode = get_irn_mode(left);
2005                         if(mode_is_float(cmp_mode))
2006                                 return 0;
2007                 }
2008         }
2009 #endif
2010
2011         /* check the Phi nodes */
2012         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
2013                 ir_mode *mode = get_irn_mode(phi);
2014
2015                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2016                         return 0;
2017         }
2018
2019         return 1;
2020 }
2021
2022 typedef struct insn_const {
2023         int add_cost;       /**< cost of an add instruction */
2024         int lea_cost;       /**< cost of a lea instruction */
2025         int const_shf_cost; /**< cost of a constant shift instruction */
2026         int cost_mul_start; /**< starting cost of a multiply instruction */
2027         int cost_mul_bit;   /**< cost of multiply for every set bit */
2028 } insn_const;
2029
2030 /* costs for the i386 */
2031 static const insn_const i386_cost = {
2032         1,   /* cost of an add instruction */
2033         1,   /* cost of a lea instruction */
2034         2,   /* cost of a constant shift instruction */
2035         6,   /* starting cost of a multiply instruction */
2036         1    /* cost of multiply for every set bit */
2037 };
2038
2039 /* costs for the i486 */
2040 static const insn_const i486_cost = {
2041         1,   /* cost of an add instruction */
2042         1,   /* cost of a lea instruction */
2043         2,   /* cost of a constant shift instruction */
2044         12,  /* starting cost of a multiply instruction */
2045         1    /* cost of multiply for every set bit */
2046 };
2047
2048 /* costs for the Pentium */
2049 static const insn_const pentium_cost = {
2050         1,   /* cost of an add instruction */
2051         1,   /* cost of a lea instruction */
2052         1,   /* cost of a constant shift instruction */
2053         11,  /* starting cost of a multiply instruction */
2054         0    /* cost of multiply for every set bit */
2055 };
2056
2057 /* costs for the Pentium Pro */
2058 static const insn_const pentiumpro_cost = {
2059         1,   /* cost of an add instruction */
2060         1,   /* cost of a lea instruction */
2061         1,   /* cost of a constant shift instruction */
2062         4,   /* starting cost of a multiply instruction */
2063         0    /* cost of multiply for every set bit */
2064 };
2065
2066 /* costs for the K6 */
2067 static const insn_const k6_cost = {
2068         1,   /* cost of an add instruction */
2069         2,   /* cost of a lea instruction */
2070         1,   /* cost of a constant shift instruction */
2071         3,   /* starting cost of a multiply instruction */
2072         0    /* cost of multiply for every set bit */
2073 };
2074
2075 /* costs for the Athlon */
2076 static const insn_const athlon_cost = {
2077         1,   /* cost of an add instruction */
2078         2,   /* cost of a lea instruction */
2079         1,   /* cost of a constant shift instruction */
2080         5,   /* starting cost of a multiply instruction */
2081         0    /* cost of multiply for every set bit */
2082 };
2083
2084 /* costs for the Pentium 4 */
2085 static const insn_const pentium4_cost = {
2086         1,   /* cost of an add instruction */
2087         3,   /* cost of a lea instruction */
2088         4,   /* cost of a constant shift instruction */
2089         15,  /* starting cost of a multiply instruction */
2090         0    /* cost of multiply for every set bit */
2091 };
2092
2093 /* costs for the Core */
2094 static const insn_const core_cost = {
2095         1,   /* cost of an add instruction */
2096         1,   /* cost of a lea instruction */
2097         1,   /* cost of a constant shift instruction */
2098         10,  /* starting cost of a multiply instruction */
2099         0    /* cost of multiply for every set bit */
2100 };
2101
2102 /* costs for the generic */
2103 static const insn_const generic_cost = {
2104         1,   /* cost of an add instruction */
2105         2,   /* cost of a lea instruction */
2106         1,   /* cost of a constant shift instruction */
2107         4,   /* starting cost of a multiply instruction */
2108         0    /* cost of multiply for every set bit */
2109 };
2110
2111 static const insn_const *arch_costs = &generic_cost;
2112
2113 static void set_arch_costs(enum cpu_support arch) {
2114         switch (arch) {
2115         case arch_i386:
2116                 arch_costs = &i386_cost;
2117                 break;
2118         case arch_i486:
2119                 arch_costs = &i486_cost;
2120                 break;
2121         case arch_pentium:
2122         case arch_pentium_mmx:
2123                 arch_costs = &pentium_cost;
2124                 break;
2125         case arch_pentium_pro:
2126         case arch_pentium_2:
2127         case arch_pentium_3:
2128                 arch_costs = &pentiumpro_cost;
2129                 break;
2130         case arch_pentium_4:
2131                 arch_costs = &pentium4_cost;
2132                 break;
2133         case arch_pentium_m:
2134                 arch_costs = &pentiumpro_cost;
2135                 break;
2136         case arch_core:
2137                 arch_costs = &core_cost;
2138                 break;
2139         case arch_k6:
2140                 arch_costs = &k6_cost;
2141                 break;
2142         case arch_athlon:
2143         case arch_athlon_64:
2144         case arch_opteron:
2145                 arch_costs = &athlon_cost;
2146                 break;
2147         case arch_generic:
2148         default:
2149                 arch_costs = &generic_cost;
2150         }
2151 }
2152
2153 /**
2154  * Evaluate a given simple instruction.
2155  */
2156 static int ia32_evaluate_insn(insn_kind kind, tarval *tv) {
2157         int cost;
2158
2159         switch (kind) {
2160         case MUL:
2161                 cost =  arch_costs->cost_mul_start;
2162                 if (arch_costs->cost_mul_bit > 0) {
2163                         char *bitstr = get_tarval_bitpattern(tv);
2164                         int i;
2165
2166                         for (i = 0; bitstr[i] != '\0'; ++i) {
2167                                 if (bitstr[i] == '1') {
2168                                         cost += arch_costs->cost_mul_bit;
2169                                 }
2170                         }
2171                         free(bitstr);
2172                 }
2173                 return cost;
2174         case LEA:
2175                 return arch_costs->lea_cost;
2176         case ADD:
2177         case SUB:
2178                 return arch_costs->add_cost;
2179         case SHIFT:
2180                 return arch_costs->const_shf_cost;
2181         case ZERO:
2182                 return arch_costs->add_cost;
2183         default:
2184                 return 1;
2185         }
2186 }
2187
2188 /**
2189  * Returns the libFirm configuration parameter for this backend.
2190  */
2191 static const backend_params *ia32_get_libfirm_params(void) {
2192         static const ir_settings_if_conv_t ifconv = {
2193                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2194                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2195         };
2196         static const ir_settings_arch_dep_t ad = {
2197                 1,                   /* also use subs */
2198                 4,                   /* maximum shifts */
2199                 31,                  /* maximum shift amount */
2200                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2201
2202                 1,  /* allow Mulhs */
2203                 1,  /* allow Mulus */
2204                 32  /* Mulh allowed up to 32 bit */
2205         };
2206         static backend_params p = {
2207                 1,     /* need dword lowering */
2208                 1,     /* support inline assembly */
2209                 NULL,  /* no additional opcodes */
2210                 NULL,  /* will be set later */
2211                 ia32_create_intrinsic_fkt,
2212                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2213                 NULL,  /* will be set below */
2214         };
2215
2216         p.dep_param    = &ad;
2217         p.if_conv_info = &ifconv;
2218         return &p;
2219 }
2220
2221 /* instruction set architectures. */
2222 static const lc_opt_enum_int_items_t arch_items[] = {
2223         { "386",        arch_i386, },
2224         { "486",        arch_i486, },
2225         { "pentium",    arch_pentium, },
2226         { "586",        arch_pentium, },
2227         { "pentiumpro", arch_pentium_pro, },
2228         { "686",        arch_pentium_pro, },
2229         { "pentiummmx", arch_pentium_mmx, },
2230         { "pentium2",   arch_pentium_2, },
2231         { "p2",         arch_pentium_2, },
2232         { "pentium3",   arch_pentium_3, },
2233         { "p3",         arch_pentium_3, },
2234         { "pentium4",   arch_pentium_4, },
2235         { "p4",         arch_pentium_4, },
2236         { "pentiumm",   arch_pentium_m, },
2237         { "pm",         arch_pentium_m, },
2238         { "core",       arch_core, },
2239         { "k6",         arch_k6, },
2240         { "athlon",     arch_athlon, },
2241         { "athlon64",   arch_athlon_64, },
2242         { "opteron",    arch_opteron, },
2243         { "generic",    arch_generic, },
2244         { NULL,         0 }
2245 };
2246
2247 static lc_opt_enum_int_var_t arch_var = {
2248         &ia32_isa_template.arch, arch_items
2249 };
2250
2251 static lc_opt_enum_int_var_t opt_arch_var = {
2252         &ia32_isa_template.opt_arch, arch_items
2253 };
2254
2255 static const lc_opt_enum_int_items_t fp_unit_items[] = {
2256         { "x87" ,    fp_x87 },
2257         { "sse2",    fp_sse2 },
2258         { NULL,      0 }
2259 };
2260
2261 static lc_opt_enum_int_var_t fp_unit_var = {
2262         &ia32_isa_template.fp_kind, fp_unit_items
2263 };
2264
2265 static const lc_opt_enum_int_items_t gas_items[] = {
2266         { "normal",  GAS_FLAVOUR_NORMAL },
2267         { "mingw",   GAS_FLAVOUR_MINGW  },
2268         { NULL,      0 }
2269 };
2270
2271 static lc_opt_enum_int_var_t gas_var = {
2272         (int*) &be_gas_flavour, gas_items
2273 };
2274
2275 static const lc_opt_table_entry_t ia32_options[] = {
2276         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
2277         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
2278         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
2279         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
2280         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
2281         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
2282         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
2283         LC_OPT_ENT_NEGBIT("nopushargs",  "do not create pushs for function arguments", &ia32_isa_template.opt, IA32_OPT_PUSHARGS),
2284         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
2285         LC_OPT_LAST
2286 };
2287
2288 const arch_isa_if_t ia32_isa_if = {
2289         ia32_init,
2290         ia32_done,
2291         ia32_get_n_reg_class,
2292         ia32_get_reg_class,
2293         ia32_get_reg_class_for_mode,
2294         ia32_get_call_abi,
2295         ia32_get_irn_handler,
2296         ia32_get_code_generator_if,
2297         ia32_get_list_sched_selector,
2298         ia32_get_ilp_sched_selector,
2299         ia32_get_reg_class_alignment,
2300         ia32_get_libfirm_params,
2301         ia32_get_allowed_execution_units,
2302         ia32_get_machine,
2303         ia32_get_irg_list,
2304 };
2305
2306 void ia32_init_emitter(void);
2307 void ia32_init_finish(void);
2308 void ia32_init_optimize(void);
2309 void ia32_init_transform(void);
2310 void ia32_init_x87(void);
2311
2312 void be_init_arch_ia32(void)
2313 {
2314         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
2315         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2316
2317         lc_opt_add_table(ia32_grp, ia32_options);
2318         be_register_isa_if("ia32", &ia32_isa_if);
2319
2320         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2321
2322         ia32_init_emitter();
2323         ia32_init_finish();
2324         ia32_init_optimize();
2325         ia32_init_transform();
2326         ia32_init_x87();
2327 }
2328
2329 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);