nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53
  54 #include "../beabi.h"
  55 #include "../beirg.h"
  56 #include "../benode.h"
  57 #include "../belower.h"
  58 #include "../besched.h"
  59 #include "be.h"
  60 #include "../be_t.h"
  61 #include "../beirgmod.h"
  62 #include "../be_dbgout.h"
  63 #include "../beblocksched.h"
  64 #include "../bemachine.h"
  65 #include "../beilpsched.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72 #include "../belistsched.h"
  73
  74 #include "bearch_ia32_t.h"
  75
  76 #include "ia32_new_nodes.h"
  77 #include "gen_ia32_regalloc_if.h"
  78 #include "gen_ia32_machine.h"
  79 #include "ia32_common_transform.h"
  80 #include "ia32_transform.h"
  81 #include "ia32_emitter.h"
  82 #include "ia32_map_regs.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_util.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93
  94 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  95 #endif
  96
  97 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  98
  99 /* TODO: ugly */
 100 static set *cur_reg_set = NULL;
 101
 102 ir_mode         *mode_fpcw       = NULL;
 103 ia32_code_gen_t *ia32_current_cg = NULL;
 104
 105 /** The current omit-fp state */
 106 static unsigned ia32_curr_fp_ommitted  = 0;
 107 static ir_type *omit_fp_between_type   = NULL;
 108 static ir_type *between_type           = NULL;
 109 static ir_entity *old_bp_ent           = NULL;
 110 static ir_entity *ret_addr_ent         = NULL;
 111 static ir_entity *omit_fp_ret_addr_ent = NULL;
 112
 113 /**
 114  * The environment for the intrinsic mapping.
 115  */
 116 static ia32_intrinsic_env_t intrinsic_env = {
 117         NULL,    /* the isa */
 118         NULL,    /* the irg, these entities belong to */
 119         NULL,    /* entity for __divdi3 library call */
 120         NULL,    /* entity for __moddi3 library call */
 121         NULL,    /* entity for __udivdi3 library call */
 122         NULL,    /* entity for __umoddi3 library call */
 123 };
 124
 125
 126 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 127
 128 /**
 129  * Used to create per-graph unique pseudo nodes.
 130  */
 131 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 132                                     create_const_node_func func,
 133                                     const arch_register_t* reg)
 134 {
 135         ir_node *block, *res;
 136
 137         if(*place != NULL)
 138                 return *place;
 139
 140         block = get_irg_start_block(cg->irg);
 141         res = func(NULL, block);
 142         arch_set_irn_register(res, reg);
 143         *place = res;
 144
 145         return res;
 146 }
 147
 148 /* Creates the unique per irg GP NoReg node. */
 149 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg)
 150 {
 151         return create_const(cg, &cg->noreg_gp, new_bd_ia32_NoReg_GP,
 152                             &ia32_gp_regs[REG_GP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg)
 156 {
 157         return create_const(cg, &cg->noreg_vfp, new_bd_ia32_NoReg_VFP,
 158                             &ia32_vfp_regs[REG_VFP_NOREG]);
 159 }
 160
 161 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg)
 162 {
 163         return create_const(cg, &cg->noreg_xmm, new_bd_ia32_NoReg_XMM,
 164                             &ia32_xmm_regs[REG_XMM_NOREG]);
 165 }
 166
 167 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg)
 168 {
 169         return create_const(cg, &cg->unknown_gp, new_bd_ia32_Unknown_GP,
 170                             &ia32_gp_regs[REG_GP_UKNWN]);
 171 }
 172
 173 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg)
 174 {
 175         return create_const(cg, &cg->unknown_vfp, new_bd_ia32_Unknown_VFP,
 176                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 177 }
 178
 179 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg)
 180 {
 181         return create_const(cg, &cg->unknown_xmm, new_bd_ia32_Unknown_XMM,
 182                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 183 }
 184
 185 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg)
 186 {
 187         return create_const(cg, &cg->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 188                         &ia32_fp_cw_regs[REG_FPCW]);
 189 }
 190
 191
 192 /**
 193  * Returns the admissible noreg register node for input register pos of node irn.
 194  */
 195 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 196 {
 197         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 198
 199         assert(req != NULL && "Missing register requirements");
 200         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 201                 return ia32_new_NoReg_gp(cg);
 202
 203         if (ia32_cg_config.use_sse2) {
 204                 return ia32_new_NoReg_xmm(cg);
 205         } else {
 206                 return ia32_new_NoReg_vfp(cg);
 207         }
 208 }
 209
 210 /**************************************************
 211  *                         _ _              _  __
 212  *                        | | |            (_)/ _|
 213  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 214  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 215  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 216  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 217  *            __/ |
 218  *           |___/
 219  **************************************************/
 220
 221 static const arch_register_req_t *get_ia32_SwitchJmp_out_req(
 222                 const ir_node *node, int pos)
 223 {
 224         (void) node;
 225         (void) pos;
 226         return arch_no_register_req;
 227 }
 228
 229 static arch_irn_class_t ia32_classify(const ir_node *irn)
 230 {
 231         arch_irn_class_t classification = 0;
 232
 233         assert(is_ia32_irn(irn));
 234
 235         if (is_ia32_is_reload(irn))
 236                 classification |= arch_irn_class_reload;
 237
 238         if (is_ia32_is_spill(irn))
 239                 classification |= arch_irn_class_spill;
 240
 241         if (is_ia32_is_remat(irn))
 242                 classification |= arch_irn_class_remat;
 243
 244         return classification;
 245 }
 246
 247 /**
 248  * The IA32 ABI callback object.
 249  */
 250 typedef struct {
 251         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 252         const arch_env_t *aenv;          /**< The architecture environment. */
 253         ir_graph *irg;                   /**< The associated graph. */
 254 } ia32_abi_env_t;
 255
 256 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 257 {
 258         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 259 }
 260
 261 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent)
 262 {
 263         set_ia32_frame_ent(irn, ent);
 264 }
 265
 266 static void ia32_set_frame_offset(ir_node *irn, int bias)
 267 {
 268         if (get_ia32_frame_ent(irn) == NULL)
 269                 return;
 270
 271         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 272                 ia32_code_gen_t *cg = ia32_current_cg;
 273                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 274                 if (omit_fp) {
 275                         /* Pop nodes modify the stack pointer before calculating the
 276                          * destination address, so fix this here
 277                          */
 278                         bias -= 4;
 279                 }
 280         }
 281         add_ia32_am_offs_int(irn, bias);
 282 }
 283
 284 static int ia32_get_sp_bias(const ir_node *node)
 285 {
 286         if (is_ia32_Call(node))
 287                 return -(int)get_ia32_call_attr_const(node)->pop;
 288
 289         if (is_ia32_Push(node))
 290                 return 4;
 291
 292         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 293                 return -4;
 294
 295         return 0;
 296 }
 297
 298 /**
 299  * Generate the routine prologue.
 300  *
 301  * @param self       The callback object.
 302  * @param mem        A pointer to the mem node. Update this if you define new memory.
 303  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 304  * @param stack_bias Points to the current stack bias, can be modified if needed.
 305  *
 306  * @return           The register which shall be used as a stack frame base.
 307  *
 308  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 309  */
 310 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 311 {
 312         ia32_abi_env_t   *env      = self;
 313         ia32_code_gen_t  *cg       = ia32_current_cg;
 314         const arch_env_t *arch_env = env->aenv;
 315
 316         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 317         if (! env->flags.try_omit_fp) {
 318                 ir_node  *bl      = get_irg_start_block(env->irg);
 319                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 320                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 321                 ir_node  *noreg   = ia32_new_NoReg_gp(cg);
 322                 ir_node  *push;
 323
 324                 /* mark bp register as ignore */
 325                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 326                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 327
 328                 /* push ebp */
 329                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 330                 curr_sp = new_r_Proj(bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 331                 *mem    = new_r_Proj(bl, push, mode_M, pn_ia32_Push_M);
 332
 333                 /* the push must have SP out register */
 334                 arch_set_irn_register(curr_sp, arch_env->sp);
 335
 336                 /* this modifies the stack bias, because we pushed 32bit */
 337                 *stack_bias -= 4;
 338
 339                 /* move esp to ebp */
 340                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 341                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 342                                              arch_register_req_type_ignore);
 343
 344                 /* beware: the copy must be done before any other sp use */
 345                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 346                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 347                                                      arch_register_req_type_produces_sp);
 348
 349                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 350                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 351
 352                 return arch_env->bp;
 353         }
 354
 355         return arch_env->sp;
 356 }
 357
 358 /**
 359  * Generate the routine epilogue.
 360  * @param self    The callback object.
 361  * @param bl      The block for the epilog
 362  * @param mem     A pointer to the mem node. Update this if you define new memory.
 363  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 364  * @return        The register which shall be used as a stack frame base.
 365  *
 366  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 367  */
 368 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 369 {
 370         ia32_abi_env_t   *env      = self;
 371         const arch_env_t *arch_env = env->aenv;
 372         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 373         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 374
 375         if (env->flags.try_omit_fp) {
 376                 /* simply remove the stack frame here */
 377                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 378         } else {
 379                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 380
 381                 if (ia32_cg_config.use_leave) {
 382                         ir_node *leave;
 383
 384                         /* leave */
 385                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 386                         curr_bp = new_r_Proj(bl, leave, mode_bp, pn_ia32_Leave_frame);
 387                         curr_sp = new_r_Proj(bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 388                 } else {
 389                         ir_node *pop;
 390
 391                         /* the old SP is not needed anymore (kill the proj) */
 392                         assert(is_Proj(curr_sp));
 393                         kill_node(curr_sp);
 394
 395                         /* copy ebp to esp */
 396                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 397                         arch_set_irn_register(curr_sp, arch_env->sp);
 398                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 399                                                          arch_register_req_type_ignore);
 400
 401                         /* pop ebp */
 402                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 403                         curr_bp = new_r_Proj(bl, pop, mode_bp, pn_ia32_Pop_res);
 404                         curr_sp = new_r_Proj(bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 405
 406                         *mem = new_r_Proj(bl, pop, mode_M, pn_ia32_Pop_M);
 407                 }
 408                 arch_set_irn_register(curr_sp, arch_env->sp);
 409                 arch_set_irn_register(curr_bp, arch_env->bp);
 410         }
 411
 412         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 413         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 414 }
 415
 416 /**
 417  * Initialize the callback object.
 418  * @param call The call object.
 419  * @param aenv The architecture environment.
 420  * @param irg  The graph with the method.
 421  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 422  */
 423 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 424 {
 425         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 426         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 427         env->flags = fl.bits;
 428         env->irg   = irg;
 429         env->aenv  = aenv;
 430         return env;
 431 }
 432
 433 /**
 434  * Destroy the callback object.
 435  * @param self The callback object.
 436  */
 437 static void ia32_abi_done(void *self)
 438 {
 439         free(self);
 440 }
 441
 442 /**
 443  * Build the between type and entities if not already build.
 444  */
 445 static void ia32_build_between_type(void)
 446 {
 447 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 448         if (! between_type) {
 449                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 450                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 451
 452                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 453                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 454                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 455
 456                 set_entity_offset(old_bp_ent, 0);
 457                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 458                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 459                 set_type_state(between_type, layout_fixed);
 460
 461                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 462                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 463
 464                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 465                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 466                 set_type_state(omit_fp_between_type, layout_fixed);
 467         }
 468 #undef IDENT
 469 }
 470
 471 /**
 472  * Produces the type which sits between the stack args and the locals on the stack.
 473  * it will contain the return address and space to store the old base pointer.
 474  * @return The Firm type modeling the ABI between type.
 475  */
 476 static ir_type *ia32_abi_get_between_type(void *self)
 477 {
 478         ia32_abi_env_t *env = self;
 479
 480         ia32_build_between_type();
 481         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 482 }
 483
 484 /**
 485  * Return the stack entity that contains the return address.
 486  */
 487 ir_entity *ia32_get_return_address_entity(void)
 488 {
 489         ia32_build_between_type();
 490         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 491 }
 492
 493 /**
 494  * Return the stack entity that contains the frame address.
 495  */
 496 ir_entity *ia32_get_frame_address_entity(void)
 497 {
 498         ia32_build_between_type();
 499         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 500 }
 501
 502 /**
 503  * Get the estimated cycle count for @p irn.
 504  *
 505  * @param self The this pointer.
 506  * @param irn  The node.
 507  *
 508  * @return     The estimated cycle count for this operation
 509  */
 510 static int ia32_get_op_estimated_cost(const ir_node *irn)
 511 {
 512         int            cost;
 513         ia32_op_type_t op_tp;
 514
 515         if (is_Proj(irn))
 516                 return 0;
 517         if (!is_ia32_irn(irn))
 518                 return 0;
 519
 520         assert(is_ia32_irn(irn));
 521
 522         cost  = get_ia32_latency(irn);
 523         op_tp = get_ia32_op_type(irn);
 524
 525         if (is_ia32_CopyB(irn)) {
 526                 cost = 250;
 527         }
 528         else if (is_ia32_CopyB_i(irn)) {
 529                 int size = get_ia32_copyb_size(irn);
 530                 cost     = 20 + (int)ceil((4/3) * size);
 531         }
 532         /* in case of address mode operations add additional cycles */
 533         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 534                 /*
 535                         In case of stack access and access to fixed addresses add 5 cycles
 536                         (we assume they are in cache), other memory operations cost 20
 537                         cycles.
 538                 */
 539                 if (is_ia32_use_frame(irn) || (
 540                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 541                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 542                     )) {
 543                         cost += 5;
 544                 } else {
 545                         cost += 20;
 546                 }
 547         }
 548
 549         return cost;
 550 }
 551
 552 /**
 553  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 554  *
 555  * @param irn       The original operation
 556  * @param i         Index of the argument we want the inverse operation to yield
 557  * @param inverse   struct to be filled with the resulting inverse op
 558  * @param obstack   The obstack to use for allocation of the returned nodes array
 559  * @return          The inverse operation or NULL if operation invertible
 560  */
 561 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 562 {
 563         ir_mode  *mode;
 564         ir_mode  *irn_mode;
 565         ir_node  *block, *noreg, *nomem;
 566         dbg_info *dbg;
 567
 568         /* we cannot invert non-ia32 irns */
 569         if (! is_ia32_irn(irn))
 570                 return NULL;
 571
 572         /* operand must always be a real operand (not base, index or mem) */
 573         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 574                 return NULL;
 575
 576         /* we don't invert address mode operations */
 577         if (get_ia32_op_type(irn) != ia32_Normal)
 578                 return NULL;
 579
 580         /* TODO: adjust for new immediates... */
 581         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 582                    irn);
 583         return NULL;
 584
 585         block    = get_nodes_block(irn);
 586         mode     = get_irn_mode(irn);
 587         irn_mode = get_irn_mode(irn);
 588         noreg    = get_irn_n(irn, 0);
 589         nomem    = new_NoMem();
 590         dbg      = get_irn_dbg_info(irn);
 591
 592         /* initialize structure */
 593         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 594         inverse->costs = 0;
 595         inverse->n     = 1;
 596
 597         switch (get_ia32_irn_opcode(irn)) {
 598                 case iro_ia32_Add:
 599 #if 0
 600                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 601                                 /* we have an add with a const here */
 602                                 /* invers == add with negated const */
 603                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 604                                 inverse->costs   += 1;
 605                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 606                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 607                                 set_ia32_commutative(inverse->nodes[0]);
 608                         }
 609                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 610                                 /* we have an add with a symconst here */
 611                                 /* invers == sub with const */
 612                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 613                                 inverse->costs   += 2;
 614                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 615                         }
 616                         else {
 617                                 /* normal add: inverse == sub */
 618                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 619                                 inverse->costs   += 2;
 620                         }
 621 #endif
 622                         break;
 623                 case iro_ia32_Sub:
 624 #if 0
 625                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 626                                 /* we have a sub with a const/symconst here */
 627                                 /* invers == add with this const */
 628                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 629                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 630                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 631                         }
 632                         else {
 633                                 /* normal sub */
 634                                 if (i == n_ia32_binary_left) {
 635                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 636                                 }
 637                                 else {
 638                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 639                                 }
 640                                 inverse->costs += 1;
 641                         }
 642 #endif
 643                         break;
 644                 case iro_ia32_Xor:
 645 #if 0
 646                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 647                                 /* xor with const: inverse = xor */
 648                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 649                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 650                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 651                         }
 652                         else {
 653                                 /* normal xor */
 654                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 655                                 inverse->costs   += 1;
 656                         }
 657 #endif
 658                         break;
 659                 case iro_ia32_Not: {
 660                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 661                         inverse->costs   += 1;
 662                         break;
 663                 }
 664                 case iro_ia32_Neg: {
 665                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 666                         inverse->costs   += 1;
 667                         break;
 668                 }
 669                 default:
 670                         /* inverse operation not supported */
 671                         return NULL;
 672         }
 673
 674         return inverse;
 675 }
 676
 677 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 678 {
 679         if(mode_is_float(mode))
 680                 return mode_D;
 681
 682         return mode_Iu;
 683 }
 684
 685 /**
 686  * Get the mode that should be used for spilling value node
 687  */
 688 static ir_mode *get_spill_mode(const ir_node *node)
 689 {
 690         ir_mode *mode = get_irn_mode(node);
 691         return get_spill_mode_mode(mode);
 692 }
 693
 694 /**
 695  * Checks whether an addressmode reload for a node with mode mode is compatible
 696  * with a spillslot of mode spill_mode
 697  */
 698 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 699 {
 700         return !mode_is_float(mode) || mode == spillmode;
 701 }
 702
 703 /**
 704  * Check if irn can load its operand at position i from memory (source addressmode).
 705  * @param irn    The irn to be checked
 706  * @param i      The operands position
 707  * @return Non-Zero if operand can be loaded
 708  */
 709 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 710 {
 711         ir_node       *op        = get_irn_n(irn, i);
 712         const ir_mode *mode      = get_irn_mode(op);
 713         const ir_mode *spillmode = get_spill_mode(op);
 714
 715         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 716             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 717             !ia32_is_spillmode_compatible(mode, spillmode) ||
 718             is_ia32_use_frame(irn))                            /* must not already use frame */
 719                 return 0;
 720
 721         switch (get_ia32_am_support(irn)) {
 722                 case ia32_am_none:
 723                         return 0;
 724
 725                 case ia32_am_unary:
 726                         if (i != n_ia32_unary_op)
 727                                 return 0;
 728                         break;
 729
 730                 case ia32_am_binary:
 731                         switch (i) {
 732                                 case n_ia32_binary_left: {
 733                                         const arch_register_req_t *req;
 734                                         if (!is_ia32_commutative(irn))
 735                                                 return 0;
 736
 737                                         /* we can't swap left/right for limited registers
 738                                          * (As this (currently) breaks constraint handling copies)
 739                                          */
 740                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 741                                         if (req->type & arch_register_req_type_limited)
 742                                                 return 0;
 743                                         break;
 744                                 }
 745
 746                                 case n_ia32_binary_right:
 747                                         break;
 748
 749                                 default:
 750                                         return 0;
 751                         }
 752                         break;
 753
 754                 default:
 755                         panic("Unknown AM type");
 756         }
 757
 758         /* HACK: must not already use "real" memory.
 759          * This can happen for Call and Div */
 760         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 761                 return 0;
 762
 763         return 1;
 764 }
 765
 766 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 767                                         unsigned int i)
 768 {
 769         ir_mode *load_mode;
 770         ir_mode *dest_op_mode;
 771
 772         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 773
 774         set_ia32_op_type(irn, ia32_AddrModeS);
 775
 776         load_mode    = get_irn_mode(get_irn_n(irn, i));
 777         dest_op_mode = get_ia32_ls_mode(irn);
 778         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 779                 set_ia32_ls_mode(irn, load_mode);
 780         }
 781         set_ia32_use_frame(irn);
 782         set_ia32_need_stackent(irn);
 783
 784         if (i == n_ia32_binary_left                    &&
 785             get_ia32_am_support(irn) == ia32_am_binary &&
 786             /* immediates are only allowed on the right side */
 787             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 788                 ia32_swap_left_right(irn);
 789                 i = n_ia32_binary_right;
 790         }
 791
 792         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 793
 794         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 795         set_irn_n(irn, n_ia32_mem,  spill);
 796         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 797         set_ia32_is_reload(irn);
 798 }
 799
 800 static const be_abi_callbacks_t ia32_abi_callbacks = {
 801         ia32_abi_init,
 802         ia32_abi_done,
 803         ia32_abi_get_between_type,
 804         ia32_abi_prologue,
 805         ia32_abi_epilogue
 806 };
 807
 808 /* register allocator interface */
 809 static const arch_irn_ops_t ia32_irn_ops = {
 810         get_ia32_in_req,
 811         get_ia32_out_req,
 812         ia32_classify,
 813         ia32_get_frame_entity,
 814         ia32_set_frame_entity,
 815         ia32_set_frame_offset,
 816         ia32_get_sp_bias,
 817         ia32_get_inverse,
 818         ia32_get_op_estimated_cost,
 819         ia32_possible_memory_operand,
 820         ia32_perform_memory_operand,
 821 };
 822
 823 /* special register allocator interface for SwitchJmp
 824    as it possibly has a WIDE range of Proj numbers.
 825    We don't want to allocate output for register constraints for
 826    all these. */
 827 static const arch_irn_ops_t ia32_SwitchJmp_irn_ops = {
 828         /* Note: we also use SwitchJmp_out_req for the inputs too:
 829            This is because the bearch API has a conceptual problem at the moment.
 830            Querying for negative proj numbers which can happen for switchs
 831            isn't possible and will result in inputs getting queried */
 832         get_ia32_SwitchJmp_out_req,
 833         get_ia32_SwitchJmp_out_req,
 834         ia32_classify,
 835         ia32_get_frame_entity,
 836         ia32_set_frame_entity,
 837         ia32_set_frame_offset,
 838         ia32_get_sp_bias,
 839         ia32_get_inverse,
 840         ia32_get_op_estimated_cost,
 841         ia32_possible_memory_operand,
 842         ia32_perform_memory_operand,
 843 };
 844
 845 /**************************************************
 846  *                _                         _  __
 847  *               | |                       (_)/ _|
 848  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 849  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 850  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 851  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 852  *                        __/ |
 853  *                       |___/
 854  **************************************************/
 855
 856 static ir_entity *mcount = NULL;
 857
 858 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 859
 860 static void ia32_before_abi(void *self)
 861 {
 862         lower_mode_b_config_t lower_mode_b_config = {
 863                 mode_Iu,  /* lowered mode */
 864                 mode_Bu,  /* preferred mode for set */
 865                 0,        /* don't lower direct compares */
 866         };
 867         ia32_code_gen_t *cg = self;
 868
 869         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 870         if (cg->dump)
 871                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 872         if (cg->gprof) {
 873                 if (mcount == NULL) {
 874                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 875                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 876                         /* FIXME: enter the right ld_ident here */
 877                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 878                         set_entity_visibility(mcount, visibility_external_allocated);
 879                 }
 880                 instrument_initcall(cg->irg, mcount);
 881         }
 882 }
 883
 884 /**
 885  * Transforms the standard firm graph into
 886  * an ia32 firm graph
 887  */
 888 static void ia32_prepare_graph(void *self)
 889 {
 890         ia32_code_gen_t *cg  = self;
 891         ir_graph        *irg = cg->irg;
 892
 893         switch (be_transformer) {
 894         case TRANSFORMER_DEFAULT:
 895                 /* transform remaining nodes into assembler instructions */
 896                 ia32_transform_graph(cg);
 897                 break;
 898
 899 #ifdef FIRM_GRGEN_BE
 900         case TRANSFORMER_PBQP:
 901         case TRANSFORMER_RAND:
 902                 /* transform nodes into assembler instructions by PBQP magic */
 903                 ia32_transform_graph_by_pbqp(cg);
 904                 break;
 905 #endif
 906
 907         default:
 908                 panic("invalid transformer");
 909         }
 910
 911         /* do local optimizations (mainly CSE) */
 912         optimize_graph_df(cg->irg);
 913
 914         if (cg->dump)
 915                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 916
 917         /* optimize address mode */
 918         ia32_optimize_graph(cg);
 919
 920         /* do code placement, to optimize the position of constants */
 921         place_code(cg->irg);
 922
 923         if (cg->dump)
 924                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 925 }
 926
 927 ir_node *turn_back_am(ir_node *node)
 928 {
 929         dbg_info *dbgi  = get_irn_dbg_info(node);
 930         ir_node  *block = get_nodes_block(node);
 931         ir_node  *base  = get_irn_n(node, n_ia32_base);
 932         ir_node  *index = get_irn_n(node, n_ia32_index);
 933         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 934         ir_node  *noreg;
 935
 936         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 937         ir_node  *load_res = new_rd_Proj(dbgi, block, load, mode_Iu, pn_ia32_Load_res);
 938
 939         ia32_copy_am_attrs(load, node);
 940         if (is_ia32_is_reload(node))
 941                 set_ia32_is_reload(load);
 942         set_irn_n(node, n_ia32_mem, new_NoMem());
 943
 944         switch (get_ia32_am_support(node)) {
 945                 case ia32_am_unary:
 946                         set_irn_n(node, n_ia32_unary_op, load_res);
 947                         break;
 948
 949                 case ia32_am_binary:
 950                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 951                                 set_irn_n(node, n_ia32_binary_left, load_res);
 952                         } else {
 953                                 set_irn_n(node, n_ia32_binary_right, load_res);
 954                         }
 955                         break;
 956
 957                 default:
 958                         panic("Unknown AM type");
 959         }
 960         noreg = ia32_new_NoReg_gp(ia32_current_cg);
 961         set_irn_n(node, n_ia32_base,  noreg);
 962         set_irn_n(node, n_ia32_index, noreg);
 963         set_ia32_am_offs_int(node, 0);
 964         set_ia32_am_sc(node, NULL);
 965         set_ia32_am_scale(node, 0);
 966         clear_ia32_am_sc_sign(node);
 967
 968         /* rewire mem-proj */
 969         if (get_irn_mode(node) == mode_T) {
 970                 const ir_edge_t *edge;
 971                 foreach_out_edge(node, edge) {
 972                         ir_node *out = get_edge_src_irn(edge);
 973                         if (get_irn_mode(out) == mode_M) {
 974                                 set_Proj_pred(out, load);
 975                                 set_Proj_proj(out, pn_ia32_Load_M);
 976                                 break;
 977                         }
 978                 }
 979         }
 980
 981         set_ia32_op_type(node, ia32_Normal);
 982         if (sched_is_scheduled(node))
 983                 sched_add_before(node, load);
 984
 985         return load_res;
 986 }
 987
 988 static ir_node *flags_remat(ir_node *node, ir_node *after)
 989 {
 990         /* we should turn back source address mode when rematerializing nodes */
 991         ia32_op_type_t type;
 992         ir_node        *block;
 993         ir_node        *copy;
 994
 995         if (is_Block(after)) {
 996                 block = after;
 997         } else {
 998                 block = get_nodes_block(after);
 999         }
1000
1001         type = get_ia32_op_type(node);
1002         switch (type) {
1003                 case ia32_AddrModeS:
1004                         turn_back_am(node);
1005                         break;
1006
1007                 case ia32_AddrModeD:
1008                         /* TODO implement this later... */
1009                         panic("found DestAM with flag user %+F this should not happen", node);
1010                         break;
1011
1012                 default: assert(type == ia32_Normal); break;
1013         }
1014
1015         copy = exact_copy(node);
1016         set_nodes_block(copy, block);
1017         sched_add_after(after, copy);
1018
1019         return copy;
1020 }
1021
1022 /**
1023  * Called before the register allocator.
1024  */
1025 static void ia32_before_ra(void *self)
1026 {
1027         ia32_code_gen_t *cg = self;
1028
1029         /* setup fpu rounding modes */
1030         ia32_setup_fpu_mode(cg);
1031
1032         /* fixup flags */
1033         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1034                            &flags_remat);
1035
1036         ia32_add_missing_keeps(cg);
1037 }
1038
1039
1040 /**
1041  * Transforms a be_Reload into a ia32 Load.
1042  */
1043 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node)
1044 {
1045         ir_graph *irg        = get_irn_irg(node);
1046         dbg_info *dbg        = get_irn_dbg_info(node);
1047         ir_node *block       = get_nodes_block(node);
1048         ir_entity *ent       = be_get_frame_entity(node);
1049         ir_mode *mode        = get_irn_mode(node);
1050         ir_mode *spillmode   = get_spill_mode(node);
1051         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1052         ir_node *sched_point = NULL;
1053         ir_node *ptr         = get_irg_frame(irg);
1054         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1055         ir_node *new_op, *proj;
1056         const arch_register_t *reg;
1057
1058         if (sched_is_scheduled(node)) {
1059                 sched_point = sched_prev(node);
1060         }
1061
1062         if (mode_is_float(spillmode)) {
1063                 if (ia32_cg_config.use_sse2)
1064                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
1065                 else
1066                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
1067         }
1068         else if (get_mode_size_bits(spillmode) == 128) {
1069                 /* Reload 128 bit SSE registers */
1070                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
1071         }
1072         else
1073                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1074
1075         set_ia32_op_type(new_op, ia32_AddrModeS);
1076         set_ia32_ls_mode(new_op, spillmode);
1077         set_ia32_frame_ent(new_op, ent);
1078         set_ia32_use_frame(new_op);
1079         set_ia32_is_reload(new_op);
1080
1081         DBG_OPT_RELOAD2LD(node, new_op);
1082
1083         proj = new_rd_Proj(dbg, block, new_op, mode, pn_ia32_Load_res);
1084
1085         if (sched_point) {
1086                 sched_add_after(sched_point, new_op);
1087                 sched_remove(node);
1088         }
1089
1090         /* copy the register from the old node to the new Load */
1091         reg = arch_get_irn_register(node);
1092         arch_set_irn_register(proj, reg);
1093
1094         SET_IA32_ORIG_NODE(new_op, node);
1095
1096         exchange(node, proj);
1097 }
1098
1099 /**
1100  * Transforms a be_Spill node into a ia32 Store.
1101  */
1102 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node)
1103 {
1104         ir_graph *irg  = get_irn_irg(node);
1105         dbg_info *dbg  = get_irn_dbg_info(node);
1106         ir_node *block = get_nodes_block(node);
1107         ir_entity *ent = be_get_frame_entity(node);
1108         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1109         ir_mode *mode  = get_spill_mode(spillval);
1110         ir_node *noreg = ia32_new_NoReg_gp(cg);
1111         ir_node *nomem = new_NoMem();
1112         ir_node *ptr   = get_irg_frame(irg);
1113         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1114         ir_node *store;
1115         ir_node *sched_point = NULL;
1116
1117         if (sched_is_scheduled(node)) {
1118                 sched_point = sched_prev(node);
1119         }
1120
1121         /* No need to spill unknown values... */
1122         if(is_ia32_Unknown_GP(val) ||
1123                 is_ia32_Unknown_VFP(val) ||
1124                 is_ia32_Unknown_XMM(val)) {
1125                 store = nomem;
1126                 if(sched_point)
1127                         sched_remove(node);
1128
1129                 exchange(node, store);
1130                 return;
1131         }
1132
1133         if (mode_is_float(mode)) {
1134                 if (ia32_cg_config.use_sse2)
1135                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1136                 else
1137                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1138         } else if (get_mode_size_bits(mode) == 128) {
1139                 /* Spill 128 bit SSE registers */
1140                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1141         } else if (get_mode_size_bits(mode) == 8) {
1142                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1143         } else {
1144                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1145         }
1146
1147         set_ia32_op_type(store, ia32_AddrModeD);
1148         set_ia32_ls_mode(store, mode);
1149         set_ia32_frame_ent(store, ent);
1150         set_ia32_use_frame(store);
1151         set_ia32_is_spill(store);
1152         SET_IA32_ORIG_NODE(store, node);
1153         DBG_OPT_SPILL2ST(node, store);
1154
1155         if (sched_point) {
1156                 sched_add_after(sched_point, store);
1157                 sched_remove(node);
1158         }
1159
1160         exchange(node, store);
1161 }
1162
1163 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1164 {
1165         dbg_info *dbg = get_irn_dbg_info(node);
1166         ir_node *block = get_nodes_block(node);
1167         ir_node *noreg = ia32_new_NoReg_gp(cg);
1168         ir_graph *irg = get_irn_irg(node);
1169         ir_node *frame = get_irg_frame(irg);
1170
1171         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1172
1173         set_ia32_frame_ent(push, ent);
1174         set_ia32_use_frame(push);
1175         set_ia32_op_type(push, ia32_AddrModeS);
1176         set_ia32_ls_mode(push, mode_Is);
1177         set_ia32_is_spill(push);
1178
1179         sched_add_before(schedpoint, push);
1180         return push;
1181 }
1182
1183 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1184 {
1185         dbg_info *dbg = get_irn_dbg_info(node);
1186         ir_node *block = get_nodes_block(node);
1187         ir_node *noreg = ia32_new_NoReg_gp(cg);
1188         ir_graph *irg  = get_irn_irg(node);
1189         ir_node *frame = get_irg_frame(irg);
1190
1191         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_NoMem(), sp);
1192
1193         set_ia32_frame_ent(pop, ent);
1194         set_ia32_use_frame(pop);
1195         set_ia32_op_type(pop, ia32_AddrModeD);
1196         set_ia32_ls_mode(pop, mode_Is);
1197         set_ia32_is_reload(pop);
1198
1199         sched_add_before(schedpoint, pop);
1200
1201         return pop;
1202 }
1203
1204 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1205 {
1206         dbg_info *dbg = get_irn_dbg_info(node);
1207         ir_node *block = get_nodes_block(node);
1208         ir_mode *spmode = mode_Iu;
1209         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1210         ir_node *sp;
1211
1212         sp = new_rd_Proj(dbg, block, pred, spmode, pos);
1213         arch_set_irn_register(sp, spreg);
1214
1215         return sp;
1216 }
1217
1218 /**
1219  * Transform MemPerm, currently we do this the ugly way and produce
1220  * push/pop into/from memory cascades. This is possible without using
1221  * any registers.
1222  */
1223 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1224 {
1225         ir_node         *block = get_nodes_block(node);
1226         ir_node         *sp    = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1227         int              arity = be_get_MemPerm_entity_arity(node);
1228         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1229         ir_node         *in[1];
1230         ir_node         *keep;
1231         int              i;
1232         const ir_edge_t *edge;
1233         const ir_edge_t *next;
1234
1235         /* create Pushs */
1236         for(i = 0; i < arity; ++i) {
1237                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1238                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1239                 ir_type *enttype = get_entity_type(inent);
1240                 unsigned entsize = get_type_size_bytes(enttype);
1241                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1242                 ir_node *mem = get_irn_n(node, i + 1);
1243                 ir_node *push;
1244
1245                 /* work around cases where entities have different sizes */
1246                 if(entsize2 < entsize)
1247                         entsize = entsize2;
1248                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1249
1250                 push = create_push(cg, node, node, sp, mem, inent);
1251                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1252                 if(entsize == 8) {
1253                         /* add another push after the first one */
1254                         push = create_push(cg, node, node, sp, mem, inent);
1255                         add_ia32_am_offs_int(push, 4);
1256                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1257                 }
1258
1259                 set_irn_n(node, i, new_Bad());
1260         }
1261
1262         /* create pops */
1263         for(i = arity - 1; i >= 0; --i) {
1264                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1265                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1266                 ir_type *enttype = get_entity_type(outent);
1267                 unsigned entsize = get_type_size_bytes(enttype);
1268                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1269                 ir_node *pop;
1270
1271                 /* work around cases where entities have different sizes */
1272                 if(entsize2 < entsize)
1273                         entsize = entsize2;
1274                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1275
1276                 pop = create_pop(cg, node, node, sp, outent);
1277                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1278                 if(entsize == 8) {
1279                         add_ia32_am_offs_int(pop, 4);
1280
1281                         /* add another pop after the first one */
1282                         pop = create_pop(cg, node, node, sp, outent);
1283                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1284                 }
1285
1286                 pops[i] = pop;
1287         }
1288
1289         in[0] = sp;
1290         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], block, 1, in);
1291         sched_add_before(node, keep);
1292
1293         /* exchange memprojs */
1294         foreach_out_edge_safe(node, edge, next) {
1295                 ir_node *proj = get_edge_src_irn(edge);
1296                 int p = get_Proj_proj(proj);
1297
1298                 assert(p < arity);
1299
1300                 set_Proj_pred(proj, pops[p]);
1301                 set_Proj_proj(proj, pn_ia32_Pop_M);
1302         }
1303
1304         /* remove memperm */
1305         arity = get_irn_arity(node);
1306         for(i = 0; i < arity; ++i) {
1307                 set_irn_n(node, i, new_Bad());
1308         }
1309         sched_remove(node);
1310 }
1311
1312 /**
1313  * Block-Walker: Calls the transform functions Spill and Reload.
1314  */
1315 static void ia32_after_ra_walker(ir_node *block, void *env)
1316 {
1317         ir_node *node, *prev;
1318         ia32_code_gen_t *cg = env;
1319
1320         /* beware: the schedule is changed here */
1321         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1322                 prev = sched_prev(node);
1323
1324                 if (be_is_Reload(node)) {
1325                         transform_to_Load(cg, node);
1326                 } else if (be_is_Spill(node)) {
1327                         transform_to_Store(cg, node);
1328                 } else if (be_is_MemPerm(node)) {
1329                         transform_MemPerm(cg, node);
1330                 }
1331         }
1332 }
1333
1334 /**
1335  * Collects nodes that need frame entities assigned.
1336  */
1337 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1338 {
1339         be_fec_env_t  *env = data;
1340         const ir_mode *mode;
1341         int            align;
1342
1343         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1344                 mode  = get_spill_mode_mode(get_irn_mode(node));
1345                 align = get_mode_size_bytes(mode);
1346         } else if (is_ia32_irn(node)         &&
1347                         get_ia32_frame_ent(node) == NULL &&
1348                         is_ia32_use_frame(node)) {
1349                 if (is_ia32_need_stackent(node))
1350                         goto need_stackent;
1351
1352                 switch (get_ia32_irn_opcode(node)) {
1353 need_stackent:
1354                         case iro_ia32_Load: {
1355                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1356
1357                                 if (attr->data.need_32bit_stackent) {
1358                                         mode = mode_Is;
1359                                 } else if (attr->data.need_64bit_stackent) {
1360                                         mode = mode_Ls;
1361                                 } else {
1362                                         mode = get_ia32_ls_mode(node);
1363                                         if (is_ia32_is_reload(node))
1364                                                 mode = get_spill_mode_mode(mode);
1365                                 }
1366                                 align = get_mode_size_bytes(mode);
1367                                 break;
1368                         }
1369
1370                         case iro_ia32_vfild:
1371                         case iro_ia32_vfld:
1372                         case iro_ia32_xLoad: {
1373                                 mode  = get_ia32_ls_mode(node);
1374                                 align = 4;
1375                                 break;
1376                         }
1377
1378                         case iro_ia32_FldCW: {
1379                                 /* although 2 byte would be enough 4 byte performs best */
1380                                 mode  = mode_Iu;
1381                                 align = 4;
1382                                 break;
1383                         }
1384
1385                         default:
1386 #ifndef NDEBUG
1387                                 panic("unexpected frame user while collection frame entity nodes");
1388
1389                         case iro_ia32_FnstCW:
1390                         case iro_ia32_Store8Bit:
1391                         case iro_ia32_Store:
1392                         case iro_ia32_fst:
1393                         case iro_ia32_fstp:
1394                         case iro_ia32_vfist:
1395                         case iro_ia32_vfisttp:
1396                         case iro_ia32_vfst:
1397                         case iro_ia32_xStore:
1398                         case iro_ia32_xStoreSimple:
1399 #endif
1400                                 return;
1401                 }
1402         } else {
1403                 return;
1404         }
1405         be_node_needs_frame_entity(env, node, mode, align);
1406 }
1407
1408 /**
1409  * We transform Spill and Reload here. This needs to be done before
1410  * stack biasing otherwise we would miss the corrected offset for these nodes.
1411  */
1412 static void ia32_after_ra(void *self)
1413 {
1414         ia32_code_gen_t *cg = self;
1415         ir_graph *irg = cg->irg;
1416         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1417
1418         /* create and coalesce frame entities */
1419         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1420         be_assign_entities(fec_env);
1421         be_free_frame_entity_coalescer(fec_env);
1422
1423         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1424 }
1425
1426 /**
1427  * Last touchups for the graph before emit: x87 simulation to replace the
1428  * virtual with real x87 instructions, creating a block schedule and peephole
1429  * optimisations.
1430  */
1431 static void ia32_finish(void *self)
1432 {
1433         ia32_code_gen_t *cg = self;
1434         ir_graph        *irg = cg->irg;
1435
1436         ia32_finish_irg(irg, cg);
1437
1438         /* we might have to rewrite x87 virtual registers */
1439         if (cg->do_x87_sim) {
1440                 x87_simulate_graph(cg->birg);
1441         }
1442
1443         /* do peephole optimisations */
1444         ia32_peephole_optimization(cg);
1445
1446         /* create block schedule, this also removes empty blocks which might
1447          * produce critical edges */
1448         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1449 }
1450
1451 /**
1452  * Emits the code, closes the output file and frees
1453  * the code generator interface.
1454  */
1455 static void ia32_codegen(void *self)
1456 {
1457         ia32_code_gen_t *cg = self;
1458         ir_graph        *irg = cg->irg;
1459
1460         ia32_gen_routine(cg, irg);
1461
1462         cur_reg_set = NULL;
1463
1464         /* remove it from the isa */
1465         cg->isa->cg = NULL;
1466
1467         assert(ia32_current_cg == cg);
1468         ia32_current_cg = NULL;
1469
1470         /* de-allocate code generator */
1471         del_set(cg->reg_set);
1472         free(cg);
1473 }
1474
1475 /**
1476  * Returns the node representing the PIC base.
1477  */
1478 static ir_node *ia32_get_pic_base(void *self)
1479 {
1480         ir_node         *block;
1481         ia32_code_gen_t *cg      = self;
1482         ir_node         *get_eip = cg->get_eip;
1483         if (get_eip != NULL)
1484                 return get_eip;
1485
1486         block       = get_irg_start_block(cg->irg);
1487         get_eip     = new_bd_ia32_GetEIP(NULL, block);
1488         cg->get_eip = get_eip;
1489
1490         be_dep_on_frame(get_eip);
1491         return get_eip;
1492 }
1493
1494 static void *ia32_cg_init(be_irg_t *birg);
1495
1496 static const arch_code_generator_if_t ia32_code_gen_if = {
1497         ia32_cg_init,
1498         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1499         ia32_before_abi,     /* before abi introduce hook */
1500         ia32_prepare_graph,
1501         NULL,                /* spill */
1502         ia32_before_ra,      /* before register allocation hook */
1503         ia32_after_ra,       /* after register allocation hook */
1504         ia32_finish,         /* called before codegen */
1505         ia32_codegen         /* emit && done */
1506 };
1507
1508 /**
1509  * Initializes a IA32 code generator.
1510  */
1511 static void *ia32_cg_init(be_irg_t *birg)
1512 {
1513         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1514         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1515
1516         cg->impl      = &ia32_code_gen_if;
1517         cg->irg       = birg->irg;
1518         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1519         cg->isa       = isa;
1520         cg->birg      = birg;
1521         cg->blk_sched = NULL;
1522         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1523         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1524
1525         if (cg->gprof) {
1526                 /* Linux gprof implementation needs base pointer */
1527                 birg->main_env->options->omit_fp = 0;
1528         }
1529
1530         /* enter it */
1531         isa->cg = cg;
1532
1533 #ifndef NDEBUG
1534         if (isa->name_obst) {
1535                 obstack_free(isa->name_obst, NULL);
1536                 obstack_init(isa->name_obst);
1537         }
1538 #endif /* NDEBUG */
1539
1540         cur_reg_set = cg->reg_set;
1541
1542         assert(ia32_current_cg == NULL);
1543         ia32_current_cg = cg;
1544
1545         return (arch_code_generator_t *)cg;
1546 }
1547
1548
1549
1550 /*****************************************************************
1551  *  ____             _                  _   _____  _____
1552  * |  _ \           | |                | | |_   _|/ ____|  /\
1553  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1554  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1555  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1556  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1557  *
1558  *****************************************************************/
1559
1560 /**
1561  * Set output modes for GCC
1562  */
1563 static const tarval_mode_info mo_integer = {
1564         TVO_HEX,
1565         "0x",
1566         NULL,
1567 };
1568
1569 /*
1570  * set the tarval output mode of all integer modes to decimal
1571  */
1572 static void set_tarval_output_modes(void)
1573 {
1574         int i;
1575
1576         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1577                 ir_mode *mode = get_irp_mode(i);
1578
1579                 if (mode_is_int(mode))
1580                         set_tarval_mode_output_option(mode, &mo_integer);
1581         }
1582 }
1583
1584 const arch_isa_if_t ia32_isa_if;
1585
1586 /**
1587  * The template that generates a new ISA object.
1588  * Note that this template can be changed by command line
1589  * arguments.
1590  */
1591 static ia32_isa_t ia32_isa_template = {
1592         {
1593                 &ia32_isa_if,            /* isa interface implementation */
1594                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1595                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1596                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1597                 -1,                      /* stack direction */
1598                 2,                       /* power of two stack alignment, 2^2 == 4 */
1599                 NULL,                    /* main environment */
1600                 7,                       /* costs for a spill instruction */
1601                 5,                       /* costs for a reload instruction */
1602         },
1603         NULL,                    /* 16bit register names */
1604         NULL,                    /* 8bit register names */
1605         NULL,                    /* 8bit register names high */
1606         NULL,                    /* types */
1607         NULL,                    /* tv_ents */
1608         NULL,                    /* current code generator */
1609         NULL,                    /* abstract machine */
1610 #ifndef NDEBUG
1611         NULL,                    /* name obstack */
1612 #endif
1613 };
1614
1615 static void init_asm_constraints(void)
1616 {
1617         be_init_default_asm_constraint_flags();
1618
1619         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1620         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1621         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1622         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1623         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1624         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1625         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1626         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1627         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1628         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1629         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1630         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1631         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1632         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1633         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1634         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1635         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1636         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1637         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1638         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1639
1640         /* no support for autodecrement/autoincrement */
1641         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1642         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1643         /* no float consts */
1644         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1645         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1646         /* makes no sense on x86 */
1647         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1648         /* no support for sse consts yet */
1649         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1650         /* no support for x87 consts yet */
1651         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1652         /* no support for mmx registers yet */
1653         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1654         /* not available in 32bit mode */
1655         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1656         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1657
1658         /* no code yet to determine register class needed... */
1659         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1660 }
1661
1662 /**
1663  * Initializes the backend ISA.
1664  */
1665 static arch_env_t *ia32_init(FILE *file_handle)
1666 {
1667         static int inited = 0;
1668         ia32_isa_t *isa;
1669         int        i, n;
1670
1671         if (inited)
1672                 return NULL;
1673         inited = 1;
1674
1675         set_tarval_output_modes();
1676
1677         isa = XMALLOC(ia32_isa_t);
1678         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1679
1680         if(mode_fpcw == NULL) {
1681                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1682         }
1683
1684         ia32_register_init();
1685         ia32_create_opcodes(&ia32_irn_ops);
1686         /* special handling for SwitchJmp */
1687         op_ia32_SwitchJmp->ops.be_ops = &ia32_SwitchJmp_irn_ops;
1688
1689         be_emit_init(file_handle);
1690         isa->regs_16bit     = pmap_create();
1691         isa->regs_8bit      = pmap_create();
1692         isa->regs_8bit_high = pmap_create();
1693         isa->types          = pmap_create();
1694         isa->tv_ent         = pmap_create();
1695         isa->cpu            = ia32_init_machine_description();
1696
1697         ia32_build_16bit_reg_map(isa->regs_16bit);
1698         ia32_build_8bit_reg_map(isa->regs_8bit);
1699         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1700
1701 #ifndef NDEBUG
1702         isa->name_obst = XMALLOC(struct obstack);
1703         obstack_init(isa->name_obst);
1704 #endif /* NDEBUG */
1705
1706         /* enter the ISA object into the intrinsic environment */
1707         intrinsic_env.isa = isa;
1708
1709         /* emit asm includes */
1710         n = get_irp_n_asms();
1711         for (i = 0; i < n; ++i) {
1712                 be_emit_cstring("#APP\n");
1713                 be_emit_ident(get_irp_asm(i));
1714                 be_emit_cstring("\n#NO_APP\n");
1715         }
1716
1717         /* needed for the debug support */
1718         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1719         be_emit_cstring(".Ltext0:\n");
1720         be_emit_write_line();
1721
1722         /* we mark referenced global entities, so we can only emit those which
1723          * are actually referenced. (Note: you mustn't use the type visited flag
1724          * elsewhere in the backend)
1725          */
1726         inc_master_type_visited();
1727
1728         return &isa->arch_env;
1729 }
1730
1731
1732
1733 /**
1734  * Closes the output file and frees the ISA structure.
1735  */
1736 static void ia32_done(void *self)
1737 {
1738         ia32_isa_t *isa = self;
1739
1740         /* emit now all global declarations */
1741         be_gas_emit_decls(isa->arch_env.main_env, 1);
1742
1743         pmap_destroy(isa->regs_16bit);
1744         pmap_destroy(isa->regs_8bit);
1745         pmap_destroy(isa->regs_8bit_high);
1746         pmap_destroy(isa->tv_ent);
1747         pmap_destroy(isa->types);
1748
1749 #ifndef NDEBUG
1750         obstack_free(isa->name_obst, NULL);
1751 #endif /* NDEBUG */
1752
1753         be_emit_exit();
1754
1755         free(self);
1756 }
1757
1758
1759 /**
1760  * Return the number of register classes for this architecture.
1761  * We report always these:
1762  *  - the general purpose registers
1763  *  - the SSE floating point register set
1764  *  - the virtual floating point registers
1765  *  - the SSE vector register set
1766  */
1767 static unsigned ia32_get_n_reg_class(const void *self)
1768 {
1769         (void) self;
1770         return N_CLASSES;
1771 }
1772
1773 /**
1774  * Return the register class for index i.
1775  */
1776 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1777                                                        unsigned i)
1778 {
1779         (void) self;
1780         assert(i < N_CLASSES);
1781         return &ia32_reg_classes[i];
1782 }
1783
1784 /**
1785  * Get the register class which shall be used to store a value of a given mode.
1786  * @param self The this pointer.
1787  * @param mode The mode in question.
1788  * @return A register class which can hold values of the given mode.
1789  */
1790 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1791                 const ir_mode *mode)
1792 {
1793         (void) self;
1794
1795         if (mode_is_float(mode)) {
1796                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1797         }
1798         else
1799                 return &ia32_reg_classes[CLASS_ia32_gp];
1800 }
1801
1802 /**
1803  * Get the ABI restrictions for procedure calls.
1804  * @param self        The this pointer.
1805  * @param method_type The type of the method (procedure) in question.
1806  * @param abi         The abi object to be modified
1807  */
1808 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1809                               be_abi_call_t *abi)
1810 {
1811         ir_type  *tp;
1812         ir_mode  *mode;
1813         unsigned  cc;
1814         int       n, i, regnum;
1815         int                 pop_amount = 0;
1816         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1817
1818         (void) self;
1819
1820         /* set abi flags for calls */
1821         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1822         call_flags.bits.store_args_sequential = 0;
1823         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1824         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1825         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1826
1827         /* set parameter passing style */
1828         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1829
1830         cc = get_method_calling_convention(method_type);
1831         if (get_method_variadicity(method_type) == variadicity_variadic) {
1832                 /* pass all parameters of a variadic function on the stack */
1833                 cc = cc_cdecl_set | (cc & cc_this_call);
1834         } else {
1835                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1836                     ia32_cg_config.optimize_cc) {
1837                         /* set the fast calling conventions (allowing up to 3) */
1838                         cc = SET_FASTCALL(cc) | 3;
1839                 }
1840         }
1841
1842         /* we have to pop the shadow parameter ourself for compound calls */
1843         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1844                         && !(cc & cc_reg_param)) {
1845                 pop_amount += get_mode_size_bytes(mode_P_data);
1846         }
1847
1848         n = get_method_n_params(method_type);
1849         for (i = regnum = 0; i < n; i++) {
1850                 ir_mode               *mode;
1851                 const arch_register_t *reg = NULL;
1852
1853                 tp   = get_method_param_type(method_type, i);
1854                 mode = get_type_mode(tp);
1855                 if (mode != NULL) {
1856                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1857                 }
1858                 if (reg != NULL) {
1859                         be_abi_call_param_reg(abi, i, reg);
1860                         ++regnum;
1861                 } else {
1862                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1863                          * movl has a shorter opcode than mov[sz][bw]l */
1864                         ir_mode *load_mode = mode;
1865
1866                         if (mode != NULL) {
1867                                 unsigned size = get_mode_size_bytes(mode);
1868
1869                                 if (cc & cc_callee_clear_stk) {
1870                                         pop_amount += (size + 3U) & ~3U;
1871                                 }
1872
1873                                 if (size < 4) load_mode = mode_Iu;
1874                         }
1875
1876                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1877                 }
1878         }
1879
1880         be_abi_call_set_pop(abi, pop_amount);
1881
1882         /* set return registers */
1883         n = get_method_n_ress(method_type);
1884
1885         assert(n <= 2 && "more than two results not supported");
1886
1887         /* In case of 64bit returns, we will have two 32bit values */
1888         if (n == 2) {
1889                 tp   = get_method_res_type(method_type, 0);
1890                 mode = get_type_mode(tp);
1891
1892                 assert(!mode_is_float(mode) && "two FP results not supported");
1893
1894                 tp   = get_method_res_type(method_type, 1);
1895                 mode = get_type_mode(tp);
1896
1897                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1898
1899                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1900                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1901         }
1902         else if (n == 1) {
1903                 const arch_register_t *reg;
1904
1905                 tp   = get_method_res_type(method_type, 0);
1906                 assert(is_atomic_type(tp));
1907                 mode = get_type_mode(tp);
1908
1909                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1910
1911                 be_abi_call_res_reg(abi, 0, reg);
1912         }
1913 }
1914
1915 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1916 {
1917         (void) block_env;
1918
1919         if(!is_ia32_irn(irn)) {
1920                 return -1;
1921         }
1922
1923         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1924                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1925                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1926                 || is_ia32_Immediate(irn))
1927                 return 0;
1928
1929         return 1;
1930 }
1931
1932 /**
1933  * Initializes the code generator interface.
1934  */
1935 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1936 {
1937         (void) self;
1938         return &ia32_code_gen_if;
1939 }
1940
1941 /**
1942  * Returns the estimated execution time of an ia32 irn.
1943  */
1944 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn)
1945 {
1946         (void) env;
1947         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
1948 }
1949
1950 list_sched_selector_t ia32_sched_selector;
1951
1952 /**
1953  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1954  */
1955 static const list_sched_selector_t *ia32_get_list_sched_selector(
1956                 const void *self, list_sched_selector_t *selector)
1957 {
1958         (void) self;
1959         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1960         ia32_sched_selector.exectime              = ia32_sched_exectime;
1961         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1962         return &ia32_sched_selector;
1963 }
1964
1965 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1966 {
1967         (void) self;
1968         return NULL;
1969 }
1970
1971 /**
1972  * Returns the necessary byte alignment for storing a register of given class.
1973  */
1974 static int ia32_get_reg_class_alignment(const void *self,
1975                                         const arch_register_class_t *cls)
1976 {
1977         ir_mode *mode = arch_register_class_mode(cls);
1978         int bytes     = get_mode_size_bytes(mode);
1979         (void) self;
1980
1981         if (mode_is_float(mode) && bytes > 8)
1982                 return 16;
1983         return bytes;
1984 }
1985
1986 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1987                 const void *self, const ir_node *irn)
1988 {
1989         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1990                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1991                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1992                 NULL,
1993         };
1994         static const be_execution_unit_t *_allowed_units_GP[] = {
1995                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1996                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1997                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1998                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1999                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2000                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2001                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2002                 NULL,
2003         };
2004         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2005                 &be_machine_execution_units_DUMMY[0],
2006                 NULL,
2007         };
2008         static const be_execution_unit_t **_units_callret[] = {
2009                 _allowed_units_BRANCH,
2010                 NULL
2011         };
2012         static const be_execution_unit_t **_units_other[] = {
2013                 _allowed_units_GP,
2014                 NULL
2015         };
2016         static const be_execution_unit_t **_units_dummy[] = {
2017                 _allowed_units_DUMMY,
2018                 NULL
2019         };
2020         const be_execution_unit_t ***ret;
2021         (void) self;
2022
2023         if (is_ia32_irn(irn)) {
2024                 ret = get_ia32_exec_units(irn);
2025         } else if (is_be_node(irn)) {
2026                 if (be_is_Return(irn)) {
2027                         ret = _units_callret;
2028                 } else if (be_is_Barrier(irn)) {
2029                         ret = _units_dummy;
2030                 } else {
2031                         ret = _units_other;
2032                 }
2033         }
2034         else {
2035                 ret = _units_dummy;
2036         }
2037
2038         return ret;
2039 }
2040
2041 /**
2042  * Return the abstract ia32 machine.
2043  */
2044 static const be_machine_t *ia32_get_machine(const void *self)
2045 {
2046         const ia32_isa_t *isa = self;
2047         return isa->cpu;
2048 }
2049
2050 /**
2051  * Return irp irgs in the desired order.
2052  */
2053 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2054 {
2055         (void) self;
2056         (void) irg_list;
2057         return NULL;
2058 }
2059
2060 static void ia32_mark_remat(const void *self, ir_node *node)
2061 {
2062         (void) self;
2063         if (is_ia32_irn(node)) {
2064                 set_ia32_is_remat(node);
2065         }
2066 }
2067
2068 /**
2069  * Check for Abs or -Abs.
2070  */
2071 static int psi_is_Abs_or_Nabs(ir_node *cmp, ir_node *sel, ir_node *t, ir_node *f)
2072 {
2073         ir_node *l, *r;
2074         pn_Cmp  pnc;
2075
2076         if (cmp == NULL)
2077                 return 0;
2078
2079         /* must be <, <=, >=, > */
2080         pnc = get_Proj_proj(sel);
2081         if (pnc != pn_Cmp_Ge && pnc != pn_Cmp_Gt &&
2082                 pnc != pn_Cmp_Le && pnc != pn_Cmp_Lt)
2083                 return 0;
2084
2085         l = get_Cmp_left(cmp);
2086         r = get_Cmp_right(cmp);
2087
2088         /* must be x cmp 0 */
2089         if ((l != t && l != f) || !is_Const(r) || !is_Const_null(r))
2090                 return 0;
2091
2092         if ((!is_Minus(t) || get_Minus_op(t) != f) &&
2093                 (!is_Minus(f) || get_Minus_op(f) != t))
2094                 return 0;
2095         return 1;
2096 }
2097
2098 /**
2099  * Check for Abs only
2100  */
2101 static int psi_is_Abs(ir_node *cmp, ir_node *sel, ir_node *t, ir_node *f)
2102 {
2103         ir_node *l, *r;
2104         pn_Cmp  pnc;
2105
2106         if (cmp == NULL)
2107                 return 0;
2108
2109         /* must be <, <=, >=, > */
2110         pnc = get_Proj_proj(sel);
2111         if (pnc != pn_Cmp_Ge && pnc != pn_Cmp_Gt &&
2112                 pnc != pn_Cmp_Le && pnc != pn_Cmp_Lt)
2113                 return 0;
2114
2115         l = get_Cmp_left(cmp);
2116         r = get_Cmp_right(cmp);
2117
2118         /* must be x cmp 0 */
2119         if ((l != t && l != f) || !is_Const(r) || !is_Const_null(r))
2120                 return 0;
2121
2122         if ((!is_Minus(t) || get_Minus_op(t) != f) &&
2123                 (!is_Minus(f) || get_Minus_op(f) != t))
2124                 return 0;
2125
2126         if (pnc & pn_Cmp_Gt) {
2127                 /* x >= 0 ? -x : x is NABS */
2128                 if (is_Minus(t))
2129                         return 0;
2130         } else {
2131                 /* x < 0 ? x : -x is NABS */
2132                 if (is_Minus(f))
2133                         return 0;
2134         }
2135         return 1;
2136 }
2137
2138
2139 /**
2140  * Allows or disallows the creation of Mux nodes for the given Phi nodes.
2141  *
2142  * @param sel        A selector of a Cond.
2143  * @param phi_list   List of Phi nodes about to be converted (linked via get_Phi_next() field)
2144  * @param i          First data predecessor involved in if conversion
2145  * @param j          Second data predecessor involved in if conversion
2146  *
2147  * @return 1 if allowed, 0 otherwise
2148  */
2149 static int ia32_is_mux_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2150 {
2151         ir_node *phi;
2152         ir_node *cmp;
2153         pn_Cmp  pn;
2154         ir_node *cl, *cr;
2155
2156         /* we can't handle Muxs with 64bit compares yet */
2157         if (is_Proj(sel)) {
2158                 cmp = get_Proj_pred(sel);
2159                 if (is_Cmp(cmp)) {
2160                         ir_node *left     = get_Cmp_left(cmp);
2161                         ir_mode *cmp_mode = get_irn_mode(left);
2162                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32) {
2163                                 /* 64bit Abs IS supported */
2164                                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2165                                         ir_node *t = get_Phi_pred(phi, i);
2166                                         ir_node *f = get_Phi_pred(phi, j);
2167
2168                                         if (! psi_is_Abs(cmp, sel, t, f))
2169                                                 return 0;
2170                                 }
2171                                 return 1;
2172                         }
2173                 } else {
2174                         /* we do not support nodes without Cmp yet */
2175                         return 0;
2176                 }
2177         } else {
2178                 /* we do not support nodes without Cmp yet */
2179                 return 0;
2180         }
2181
2182         pn = get_Proj_proj(sel);
2183         cl = get_Cmp_left(cmp);
2184         cr = get_Cmp_right(cmp);
2185
2186         if (ia32_cg_config.use_cmov) {
2187                 if (ia32_cg_config.use_sse2) {
2188                         /* check the Phi nodes: no 64bit and no floating point cmov */
2189                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2190                                 ir_mode *mode = get_irn_mode(phi);
2191
2192                                 if (mode_is_float(mode)) {
2193                                         /* check for Min, Max */
2194                                         ir_node *t = get_Phi_pred(phi, i);
2195                                         ir_node *f = get_Phi_pred(phi, j);
2196
2197                                         /* SSE2 supports Min & Max */
2198                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2199                                                 if (cl == t && cr == f) {
2200                                                         /* Mux(a <=/>= b, a, b) => MIN, MAX */
2201                                                         continue;
2202                                                 } else if (cl == f && cr == t) {
2203                                                         /* Mux(a <=/>= b, b, a) => MAX, MIN */
2204                                                         continue;
2205                                                 }
2206                                         }
2207                                         return 0;
2208                                 } else if (get_mode_size_bits(mode) > 32) {
2209                                         /* no 64bit cmov */
2210                                         return 0;
2211                                 }
2212                         }
2213                 } else {
2214                         /* check the Phi nodes: no 64bit and no floating point cmov */
2215                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2216                                 ir_mode *mode = get_irn_mode(phi);
2217
2218                                 if (mode_is_float(mode)) {
2219                                         ir_node *t = get_Phi_pred(phi, i);
2220                                         ir_node *f = get_Phi_pred(phi, j);
2221
2222                                         /* always support Mux(!float, C1, C2) */
2223                                         if (is_Const(t) && is_Const(f) && !mode_is_float(get_irn_mode(cl))) {
2224                                                 switch (be_transformer) {
2225                                                 case TRANSFORMER_DEFAULT:
2226                                                         /* always support Mux(!float, C1, C2) */
2227                                                         continue;
2228 #ifdef FIRM_GRGEN_BE
2229                                                 case TRANSFORMER_PBQP:
2230                                                 case TRANSFORMER_RAND:
2231                                                         /* no support for Mux(*, C1, C2) */
2232                                                         return 0;
2233 #endif
2234                                                 default:
2235                                                         panic("invalid transformer");
2236                                                 }
2237                                         }
2238                                         /* only abs or nabs supported */
2239                                         if (! psi_is_Abs_or_Nabs(cmp, sel, t, f))
2240                                                 return 0;
2241                                 } else if (get_mode_size_bits(mode) > 32)
2242                                         return 0;
2243                         }
2244                 }
2245
2246                 return 1;
2247         } else { /* No Cmov, only some special cases */
2248
2249                 /* Now some supported cases here */
2250                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2251                         ir_mode *mode = get_irn_mode(phi);
2252                         ir_node *t, *f;
2253
2254                         t = get_Phi_pred(phi, i);
2255                         f = get_Phi_pred(phi, j);
2256
2257                         if (mode_is_float(mode)) {
2258                                 /* always support Mux(!float, C1, C2) */
2259                                 if (is_Const(t) && is_Const(f) &&
2260                                                 !mode_is_float(get_irn_mode(cl))) {
2261                                         switch (be_transformer) {
2262                                                 case TRANSFORMER_DEFAULT:
2263                                                         /* always support Mux(!float, C1, C2) */
2264                                                         continue;
2265 #ifdef FIRM_GRGEN_BE
2266                                                 case TRANSFORMER_PBQP:
2267                                                 case TRANSFORMER_RAND:
2268                                                         /* no support for Mux(*, C1, C2) */
2269                                                         return 0;
2270 #endif
2271                                                 default:
2272                                                         panic("invalid transformer");
2273                                         }
2274                                 }
2275                                 /* only abs or nabs supported */
2276                                 if (! psi_is_Abs_or_Nabs(cmp, sel, t, f))
2277                                         return 0;
2278                         } else if (get_mode_size_bits(mode) > 32) {
2279                                 /* no 64bit yet */
2280                                 return 0;
2281                         }
2282
2283                         if (is_Const(t) && is_Const(f)) {
2284                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2285                                         /* always support Mux(x, C1, C2) */
2286                                         continue;
2287                                 }
2288                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2289 #if 0
2290                                 if (cl == t && cr == f) {
2291                                         /* Mux(a <=/>= b, a, b) => Min, Max */
2292                                         continue;
2293                                 }
2294                                 if (cl == f && cr == t) {
2295                                         /* Mux(a <=/>= b, b, a) => Max, Min */
2296                                         continue;
2297                                 }
2298 #endif
2299                                 if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2300                                     is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2301                                     get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2302                                         /* Mux(a >=u b, a - b, 0) unsigned Doz */
2303                                         continue;
2304                                 }
2305                                 if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2306                                     is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2307                                     get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2308                                         /* Mux(a <=u b, 0, a - b) unsigned Doz */
2309                                         continue;
2310                                 }
2311                                 if (is_Const(cr) && is_Const_null(cr)) {
2312                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2313                                                 /* Mux(a <=/>= 0 ? a : -a) Nabs/Abs */
2314                                                 continue;
2315                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2316                                                 /* Mux(a <=/>= 0 ? -a : a) Abs/Nabs */
2317                                                 continue;
2318                                         }
2319                                 }
2320                         }
2321                         return 0;
2322                 }
2323                 /* all checks passed */
2324                 return 1;
2325         }
2326         return 0;
2327 }
2328
2329 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2330 {
2331         (void) self;
2332         (void) c;
2333
2334         /* we already added all our simple flags to the flags modifier list in
2335          * init, so this flag we don't know. */
2336         return ASM_CONSTRAINT_FLAG_INVALID;
2337 }
2338
2339 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2340 {
2341         (void) self;
2342
2343         return ia32_get_clobber_register(clobber) != NULL;
2344 }
2345
2346 /**
2347  * Create the trampoline code.
2348  */
2349 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2350 {
2351         ir_node  *st, *p = trampoline;
2352         ir_mode *mode    = get_irn_mode(p);
2353
2354         /* mov  ecx,<env> */
2355         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xb9), 0);
2356         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2357         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2358         st  = new_r_Store(block, mem, p, env, 0);
2359         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2360         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2361         /* jmp  <callee> */
2362         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xe9), 0);
2363         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2364         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2365         st  = new_r_Store(block, mem, p, callee, 0);
2366         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2367         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2368
2369         return mem;
2370 }
2371
2372 /**
2373  * Returns the libFirm configuration parameter for this backend.
2374  */
2375 static const backend_params *ia32_get_libfirm_params(void)
2376 {
2377         static const ir_settings_if_conv_t ifconv = {
2378                 4,                    /* maxdepth, doesn't matter for Mux-conversion */
2379                 ia32_is_mux_allowed   /* allows or disallows Mux creation for given selector */
2380         };
2381         static const ir_settings_arch_dep_t ad = {
2382                 1,                   /* also use subs */
2383                 4,                   /* maximum shifts */
2384                 31,                  /* maximum shift amount */
2385                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2386
2387                 1,  /* allow Mulhs */
2388                 1,  /* allow Mulus */
2389                 32, /* Mulh allowed up to 32 bit */
2390         };
2391         static backend_params p = {
2392                 1,     /* need dword lowering */
2393                 1,     /* support inline assembly */
2394                 NULL,  /* will be set later */
2395                 ia32_create_intrinsic_fkt,
2396                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2397                 NULL,  /* ifconv info will be set below */
2398                 NULL,  /* float arithmetic mode, will be set below */
2399                 12,    /* size of trampoline code */
2400                 4,     /* alignment of trampoline code */
2401                 ia32_create_trampoline_fkt,
2402                 4      /* alignment of stack parameter */
2403         };
2404
2405         ia32_setup_cg_config();
2406
2407         /* doesn't really belong here, but this is the earliest place the backend
2408          * is called... */
2409         init_asm_constraints();
2410
2411         p.dep_param    = &ad;
2412         p.if_conv_info = &ifconv;
2413         if (! ia32_cg_config.use_sse2)
2414                 p.mode_float_arithmetic = mode_E;
2415         return &p;
2416 }
2417
2418 static const lc_opt_enum_int_items_t gas_items[] = {
2419         { "elf",     GAS_FLAVOUR_ELF },
2420         { "mingw",   GAS_FLAVOUR_MINGW  },
2421         { "yasm",    GAS_FLAVOUR_YASM   },
2422         { "macho",   GAS_FLAVOUR_MACH_O },
2423         { NULL,      0 }
2424 };
2425
2426 static lc_opt_enum_int_var_t gas_var = {
2427         (int*) &be_gas_flavour, gas_items
2428 };
2429
2430 #ifdef FIRM_GRGEN_BE
2431 static const lc_opt_enum_int_items_t transformer_items[] = {
2432         { "default", TRANSFORMER_DEFAULT },
2433         { "pbqp",    TRANSFORMER_PBQP    },
2434         { "random",  TRANSFORMER_RAND    },
2435         { NULL,      0                   }
2436 };
2437
2438 static lc_opt_enum_int_var_t transformer_var = {
2439         (int*)&be_transformer, transformer_items
2440 };
2441 #endif
2442
2443 static const lc_opt_table_entry_t ia32_options[] = {
2444         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2445 #ifdef FIRM_GRGEN_BE
2446         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2447 #endif
2448         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2449                        &ia32_isa_template.arch_env.stack_alignment),
2450         LC_OPT_LAST
2451 };
2452
2453 const arch_isa_if_t ia32_isa_if = {
2454         ia32_init,
2455         ia32_done,
2456         ia32_handle_intrinsics,
2457         ia32_get_n_reg_class,
2458         ia32_get_reg_class,
2459         ia32_get_reg_class_for_mode,
2460         ia32_get_call_abi,
2461         ia32_get_code_generator_if,
2462         ia32_get_list_sched_selector,
2463         ia32_get_ilp_sched_selector,
2464         ia32_get_reg_class_alignment,
2465         ia32_get_libfirm_params,
2466         ia32_get_allowed_execution_units,
2467         ia32_get_machine,
2468         ia32_get_irg_list,
2469         ia32_mark_remat,
2470         ia32_parse_asm_constraint,
2471         ia32_is_valid_clobber
2472 };
2473
2474 void be_init_arch_ia32(void)
2475 {
2476         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2477         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2478
2479         lc_opt_add_table(ia32_grp, ia32_options);
2480         be_register_isa_if("ia32", &ia32_isa_if);
2481
2482         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2483
2484         ia32_init_emitter();
2485         ia32_init_finish();
2486         ia32_init_optimize();
2487         ia32_init_transform();
2488         ia32_init_x87();
2489         ia32_init_architecture();
2490 }
2491
2492 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);