nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <libcore/lc_opts.h>
  31 #include <libcore/lc_opts_enum.h>
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irgmod.h"
  43 #include "irgopt.h"
  44 #include "irbitset.h"
  45 #include "irgopt.h"
  46 #include "pdeq.h"
  47 #include "pset.h"
  48 #include "debug.h"
  49 #include "error.h"
  50 #include "xmalloc.h"
  51 #include "irtools.h"
  52
  53 #include "../beabi.h"
  54 #include "../beirg_t.h"
  55 #include "../benode_t.h"
  56 #include "../belower.h"
  57 #include "../besched_t.h"
  58 #include "be.h"
  59 #include "../be_t.h"
  60 #include "../beirgmod.h"
  61 #include "../be_dbgout.h"
  62 #include "../beblocksched.h"
  63 #include "../bemachine.h"
  64 #include "../beilpsched.h"
  65 #include "../bespillslots.h"
  66 #include "../bemodule.h"
  67 #include "../begnuas.h"
  68 #include "../bestate.h"
  69 #include "../beflags.h"
  70
  71 #include "bearch_ia32_t.h"
  72
  73 #include "ia32_new_nodes.h"
  74 #include "gen_ia32_regalloc_if.h"
  75 #include "gen_ia32_machine.h"
  76 #include "ia32_transform.h"
  77 #include "ia32_emitter.h"
  78 #include "ia32_map_regs.h"
  79 #include "ia32_optimize.h"
  80 #include "ia32_x87.h"
  81 #include "ia32_dbg_stat.h"
  82 #include "ia32_finish.h"
  83 #include "ia32_util.h"
  84 #include "ia32_fpu.h"
  85 #include "ia32_architecture.h"
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /* TODO: ugly */
  90 static set *cur_reg_set = NULL;
  91
  92 ir_mode         *mode_fpcw       = NULL;
  93 ia32_code_gen_t *ia32_current_cg = NULL;
  94
  95 /**
  96  * The environment for the intrinsic mapping.
  97  */
  98 static ia32_intrinsic_env_t intrinsic_env = {
  99         NULL,    /* the isa */
 100         NULL,    /* the irg, these entities belong to */
 101         NULL,    /* entity for first div operand (move into FPU) */
 102         NULL,    /* entity for second div operand (move into FPU) */
 103         NULL,    /* entity for converts ll -> d */
 104         NULL,    /* entity for converts d -> ll */
 105         NULL,    /* entity for __divdi3 library call */
 106         NULL,    /* entity for __moddi3 library call */
 107         NULL,    /* entity for __udivdi3 library call */
 108         NULL,    /* entity for __umoddi3 library call */
 109         NULL,    /* bias value for conversion from float to unsigned 64 */
 110 };
 111
 112
 113 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 114
 115 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 116                                     create_const_node_func func,
 117                                     const arch_register_t* reg)
 118 {
 119         ir_node *block, *res;
 120
 121         if(*place != NULL)
 122                 return *place;
 123
 124         block = get_irg_start_block(cg->irg);
 125         res = func(NULL, cg->irg, block);
 126         arch_set_irn_register(cg->arch_env, res, reg);
 127         *place = res;
 128
 129         add_irn_dep(get_irg_end(cg->irg), res);
 130         /* add_irn_dep(get_irg_start(cg->irg), res); */
 131
 132         return res;
 133 }
 134
 135 /* Creates the unique per irg GP NoReg node. */
 136 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 137         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 138                             &ia32_gp_regs[REG_GP_NOREG]);
 139 }
 140
 141 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 142         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 143                             &ia32_vfp_regs[REG_VFP_NOREG]);
 144 }
 145
 146 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 147         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 148                             &ia32_xmm_regs[REG_XMM_NOREG]);
 149 }
 150
 151 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 152         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 153                             &ia32_gp_regs[REG_GP_UKNWN]);
 154 }
 155
 156 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 157         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 158                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 159 }
 160
 161 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 162         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 163                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 164 }
 165
 166 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 167         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 168                         &ia32_fp_cw_regs[REG_FPCW]);
 169 }
 170
 171
 172 /**
 173  * Returns gp_noreg or fp_noreg, depending in input requirements.
 174  */
 175 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 176         const arch_register_req_t *req;
 177
 178         req = arch_get_register_req(cg->arch_env, irn, pos);
 179         assert(req != NULL && "Missing register requirements");
 180         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 181                 return ia32_new_NoReg_gp(cg);
 182
 183         if (ia32_cg_config.use_sse2) {
 184                 return ia32_new_NoReg_xmm(cg);
 185         } else {
 186                 return ia32_new_NoReg_vfp(cg);
 187         }
 188 }
 189
 190 /**************************************************
 191  *                         _ _              _  __
 192  *                        | | |            (_)/ _|
 193  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 194  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 195  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 196  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 197  *            __/ |
 198  *           |___/
 199  **************************************************/
 200
 201 /**
 202  * Return register requirements for an ia32 node.
 203  * If the node returns a tuple (mode_T) then the proj's
 204  * will be asked for this information.
 205  */
 206 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self,
 207                                                        const ir_node *node,
 208                                                                                                            int pos)
 209 {
 210         long node_pos = pos == -1 ? 0 : pos;
 211         ir_mode *mode     = is_Block(node) ? NULL : get_irn_mode(node);
 212         (void) self;
 213
 214         if (is_Block(node) || mode == mode_X) {
 215                 return arch_no_register_req;
 216         }
 217
 218         if (mode == mode_T && pos < 0) {
 219                 return arch_no_register_req;
 220         }
 221
 222         if (is_Proj(node)) {
 223                 if(mode == mode_M)
 224                         return arch_no_register_req;
 225
 226                 if(pos >= 0) {
 227                         return arch_no_register_req;
 228                 }
 229
 230                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 231                 node     = skip_Proj_const(node);
 232         }
 233
 234         if (is_ia32_irn(node)) {
 235                 const arch_register_req_t *req;
 236                 if(pos >= 0)
 237                         req = get_ia32_in_req(node, pos);
 238                 else
 239                         req = get_ia32_out_req(node, node_pos);
 240
 241                 assert(req != NULL);
 242
 243                 return req;
 244         }
 245
 246         /* unknowns should be transformed already */
 247         assert(!is_Unknown(node));
 248
 249         return arch_no_register_req;
 250 }
 251
 252 static void ia32_set_irn_reg(const void *self, ir_node *irn,
 253                              const arch_register_t *reg)
 254 {
 255         int                   pos = 0;
 256         (void) self;
 257
 258         if (get_irn_mode(irn) == mode_X) {
 259                 return;
 260         }
 261
 262         if (is_Proj(irn)) {
 263                 pos = get_Proj_proj(irn);
 264                 irn = skip_Proj(irn);
 265         }
 266
 267         if (is_ia32_irn(irn)) {
 268                 const arch_register_t **slots;
 269
 270                 slots      = get_ia32_slots(irn);
 271                 slots[pos] = reg;
 272         } else {
 273                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 274         }
 275 }
 276
 277 static const arch_register_t *ia32_get_irn_reg(const void *self,
 278                                                const ir_node *irn)
 279 {
 280         int pos = 0;
 281         const arch_register_t *reg = NULL;
 282         (void) self;
 283
 284         if (is_Proj(irn)) {
 285
 286                 if (get_irn_mode(irn) == mode_X) {
 287                         return NULL;
 288                 }
 289
 290                 pos = get_Proj_proj(irn);
 291                 irn = skip_Proj_const(irn);
 292         }
 293
 294         if (is_ia32_irn(irn)) {
 295                 const arch_register_t **slots;
 296                 slots = get_ia32_slots(irn);
 297                 assert(pos < get_ia32_n_res(irn));
 298                 reg   = slots[pos];
 299         } else {
 300                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 301         }
 302
 303         return reg;
 304 }
 305
 306 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 307         arch_irn_class_t classification = arch_irn_class_normal;
 308         (void) self;
 309
 310         irn = skip_Proj_const(irn);
 311
 312         if (is_cfop(irn))
 313                 classification |= arch_irn_class_branch;
 314
 315         if (! is_ia32_irn(irn))
 316                 return classification & ~arch_irn_class_normal;
 317
 318         if (is_ia32_Ld(irn))
 319                 classification |= arch_irn_class_load;
 320
 321         if (is_ia32_St(irn))
 322                 classification |= arch_irn_class_store;
 323
 324         if (is_ia32_need_stackent(irn))
 325                 classification |= arch_irn_class_reload;
 326
 327         return classification;
 328 }
 329
 330 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 331         arch_irn_flags_t flags = arch_irn_flags_none;
 332         (void) self;
 333
 334         if (is_Unknown(irn))
 335                 return arch_irn_flags_ignore;
 336
 337         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 338                 ir_node *pred = get_Proj_pred(irn);
 339
 340                 if(is_ia32_irn(pred)) {
 341                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 342                 }
 343
 344                 irn = pred;
 345         }
 346
 347         if (is_ia32_irn(irn)) {
 348                 flags |= get_ia32_flags(irn);
 349         }
 350
 351         return flags;
 352 }
 353
 354 /**
 355  * The IA32 ABI callback object.
 356  */
 357 typedef struct {
 358         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 359         const arch_isa_t *isa;           /**< The ISA handle. */
 360         const arch_env_t *aenv;          /**< The architecture environment. */
 361         ir_graph *irg;                   /**< The associated graph. */
 362 } ia32_abi_env_t;
 363
 364 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 365         (void) self;
 366         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 367 }
 368
 369 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 370         (void) self;
 371         set_ia32_frame_ent(irn, ent);
 372 }
 373
 374 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias) {
 375         const ia32_irn_ops_t *ops = self;
 376
 377         if (get_ia32_frame_ent(irn)) {
 378                 if (is_ia32_Pop(irn)) {
 379                         int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 380                         if (omit_fp) {
 381                                 /* Pop nodes modify the stack pointer before calculating the destination
 382                                  * address, so fix this here
 383                                  */
 384                                 bias -= 4;
 385                         }
 386                 }
 387
 388                 add_ia32_am_offs_int(irn, bias);
 389         }
 390 }
 391
 392 static int ia32_get_sp_bias(const void *self, const ir_node *node)
 393 {
 394         (void) self;
 395
 396         if (is_ia32_Push(node))
 397                 return 4;
 398
 399         if (is_ia32_Pop(node))
 400                 return -4;
 401
 402         return 0;
 403 }
 404
 405 /**
 406  * Put all registers which are saved by the prologue/epilogue in a set.
 407  *
 408  * @param self  The callback object.
 409  * @param s     The result set.
 410  */
 411 static void ia32_abi_dont_save_regs(void *self, pset *s)
 412 {
 413         ia32_abi_env_t *env = self;
 414         if(env->flags.try_omit_fp)
 415                 pset_insert_ptr(s, env->isa->bp);
 416 }
 417
 418 /**
 419  * Generate the routine prologue.
 420  *
 421  * @param self    The callback object.
 422  * @param mem     A pointer to the mem node. Update this if you define new memory.
 423  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 424  *
 425  * @return        The register which shall be used as a stack frame base.
 426  *
 427  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 428  */
 429 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 430 {
 431         ia32_abi_env_t *env = self;
 432         const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 433         ia32_code_gen_t *cg = isa->cg;
 434
 435         if (! env->flags.try_omit_fp) {
 436                 ir_node *bl      = get_irg_start_block(env->irg);
 437                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 438                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 439                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 440                 ir_node *push;
 441
 442                 /* ALL nodes representing bp must be set to ignore. */
 443                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 444
 445                 /* push ebp */
 446                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, *mem, curr_sp, curr_bp);
 447                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 448                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 449
 450                 /* the push must have SP out register */
 451                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 452                 set_ia32_flags(push, arch_irn_flags_ignore);
 453
 454                 /* move esp to ebp */
 455                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 456                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 457                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 458                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 459
 460                 /* beware: the copy must be done before any other sp use */
 461                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 462                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 463                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 464                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 465
 466                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 467                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 468
 469                 return env->isa->bp;
 470         }
 471
 472         return env->isa->sp;
 473 }
 474
 475 /**
 476  * Generate the routine epilogue.
 477  * @param self    The callback object.
 478  * @param bl      The block for the epilog
 479  * @param mem     A pointer to the mem node. Update this if you define new memory.
 480  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 481  * @return        The register which shall be used as a stack frame base.
 482  *
 483  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 484  */
 485 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 486 {
 487         ia32_abi_env_t *env     = self;
 488         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 489         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 490
 491         if (env->flags.try_omit_fp) {
 492                 /* simply remove the stack frame here */
 493                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 494                 add_irn_dep(curr_sp, *mem);
 495         } else {
 496                 const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 497                 ia32_code_gen_t *cg = isa->cg;
 498                 ir_mode         *mode_bp = env->isa->bp->reg_class->mode;
 499                 ir_graph        *irg     = current_ir_graph;
 500
 501                 if (ia32_cg_config.use_leave) {
 502                         ir_node *leave;
 503
 504                         /* leave */
 505                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_sp, curr_bp);
 506                         set_ia32_flags(leave, arch_irn_flags_ignore);
 507                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 508                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 509                 } else {
 510                         ir_node *noreg = ia32_new_NoReg_gp(cg);
 511                         ir_node *pop;
 512
 513                         /* the old SP is not needed anymore (kill the proj) */
 514                         assert(is_Proj(curr_sp));
 515                         be_kill_node(curr_sp);
 516
 517                         /* copy ebp to esp */
 518                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 519                         arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 520                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 521
 522                         /* pop ebp */
 523                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, noreg, noreg, *mem, curr_sp);
 524                         set_ia32_flags(pop, arch_irn_flags_ignore);
 525                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 526                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 527
 528                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 529                 }
 530                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 531                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 532         }
 533
 534         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 535         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 536 }
 537
 538 /**
 539  * Initialize the callback object.
 540  * @param call The call object.
 541  * @param aenv The architecture environment.
 542  * @param irg  The graph with the method.
 543  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 544  */
 545 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 546 {
 547         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 548         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 549         env->flags = fl.bits;
 550         env->irg   = irg;
 551         env->aenv  = aenv;
 552         env->isa   = aenv->isa;
 553         return env;
 554 }
 555
 556 /**
 557  * Destroy the callback object.
 558  * @param self The callback object.
 559  */
 560 static void ia32_abi_done(void *self) {
 561         free(self);
 562 }
 563
 564 /**
 565  * Produces the type which sits between the stack args and the locals on the stack.
 566  * it will contain the return address and space to store the old base pointer.
 567  * @return The Firm type modeling the ABI between type.
 568  */
 569 static ir_type *ia32_abi_get_between_type(void *self)
 570 {
 571 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 572         static ir_type *omit_fp_between_type = NULL;
 573         static ir_type *between_type         = NULL;
 574
 575         ia32_abi_env_t *env = self;
 576
 577         if (! between_type) {
 578                 ir_entity *old_bp_ent;
 579                 ir_entity *ret_addr_ent;
 580                 ir_entity *omit_fp_ret_addr_ent;
 581
 582                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 583                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 584
 585                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 586                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 587                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 588
 589                 set_entity_offset(old_bp_ent, 0);
 590                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 591                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 592                 set_type_state(between_type, layout_fixed);
 593
 594                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 595                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 596
 597                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 598                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 599                 set_type_state(omit_fp_between_type, layout_fixed);
 600         }
 601
 602         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 603 #undef IDENT
 604 }
 605
 606 /**
 607  * Get the estimated cycle count for @p irn.
 608  *
 609  * @param self The this pointer.
 610  * @param irn  The node.
 611  *
 612  * @return     The estimated cycle count for this operation
 613  */
 614 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 615 {
 616         int            cost;
 617         ia32_op_type_t op_tp;
 618         (void) self;
 619
 620         if (is_Proj(irn))
 621                 return 0;
 622         if (!is_ia32_irn(irn))
 623                 return 0;
 624
 625         assert(is_ia32_irn(irn));
 626
 627         cost  = get_ia32_latency(irn);
 628         op_tp = get_ia32_op_type(irn);
 629
 630         if (is_ia32_CopyB(irn)) {
 631                 cost = 250;
 632         }
 633         else if (is_ia32_CopyB_i(irn)) {
 634                 int size = get_ia32_copyb_size(irn);
 635                 cost     = 20 + (int)ceil((4/3) * size);
 636         }
 637         /* in case of address mode operations add additional cycles */
 638         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 639                 /*
 640                         In case of stack access and access to fixed addresses add 5 cycles
 641                         (we assume they are in cache), other memory operations cost 20
 642                         cycles.
 643                 */
 644                 if(is_ia32_use_frame(irn) ||
 645                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 646                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 647                         cost += 5;
 648                 } else {
 649                         cost += 20;
 650                 }
 651         }
 652
 653         return cost;
 654 }
 655
 656 /**
 657  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 658  *
 659  * @param irn       The original operation
 660  * @param i         Index of the argument we want the inverse operation to yield
 661  * @param inverse   struct to be filled with the resulting inverse op
 662  * @param obstack   The obstack to use for allocation of the returned nodes array
 663  * @return          The inverse operation or NULL if operation invertible
 664  */
 665 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 666         ir_graph *irg;
 667         ir_mode  *mode;
 668         ir_mode  *irn_mode;
 669         ir_node  *block, *noreg, *nomem;
 670         dbg_info *dbg;
 671         (void) self;
 672
 673         /* we cannot invert non-ia32 irns */
 674         if (! is_ia32_irn(irn))
 675                 return NULL;
 676
 677         /* operand must always be a real operand (not base, index or mem) */
 678         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 679                 return NULL;
 680
 681         /* we don't invert address mode operations */
 682         if (get_ia32_op_type(irn) != ia32_Normal)
 683                 return NULL;
 684
 685         /* TODO: adjust for new immediates... */
 686         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 687                    irn);
 688         return NULL;
 689
 690         irg      = get_irn_irg(irn);
 691         block    = get_nodes_block(irn);
 692         mode     = get_irn_mode(irn);
 693         irn_mode = get_irn_mode(irn);
 694         noreg    = get_irn_n(irn, 0);
 695         nomem    = new_r_NoMem(irg);
 696         dbg      = get_irn_dbg_info(irn);
 697
 698         /* initialize structure */
 699         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 700         inverse->costs = 0;
 701         inverse->n     = 1;
 702
 703         switch (get_ia32_irn_opcode(irn)) {
 704                 case iro_ia32_Add:
 705 #if 0
 706                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 707                                 /* we have an add with a const here */
 708                                 /* invers == add with negated const */
 709                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 710                                 inverse->costs   += 1;
 711                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 712                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 713                                 set_ia32_commutative(inverse->nodes[0]);
 714                         }
 715                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 716                                 /* we have an add with a symconst here */
 717                                 /* invers == sub with const */
 718                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 719                                 inverse->costs   += 2;
 720                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 721                         }
 722                         else {
 723                                 /* normal add: inverse == sub */
 724                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 725                                 inverse->costs   += 2;
 726                         }
 727 #endif
 728                         break;
 729                 case iro_ia32_Sub:
 730 #if 0
 731                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 732                                 /* we have a sub with a const/symconst here */
 733                                 /* invers == add with this const */
 734                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 735                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 736                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 737                         }
 738                         else {
 739                                 /* normal sub */
 740                                 if (i == n_ia32_binary_left) {
 741                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 742                                 }
 743                                 else {
 744                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 745                                 }
 746                                 inverse->costs += 1;
 747                         }
 748 #endif
 749                         break;
 750                 case iro_ia32_Xor:
 751 #if 0
 752                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 753                                 /* xor with const: inverse = xor */
 754                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 755                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 756                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 757                         }
 758                         else {
 759                                 /* normal xor */
 760                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 761                                 inverse->costs   += 1;
 762                         }
 763 #endif
 764                         break;
 765                 case iro_ia32_Not: {
 766                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 767                         inverse->costs   += 1;
 768                         break;
 769                 }
 770                 case iro_ia32_Neg: {
 771                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 772                         inverse->costs   += 1;
 773                         break;
 774                 }
 775                 default:
 776                         /* inverse operation not supported */
 777                         return NULL;
 778         }
 779
 780         return inverse;
 781 }
 782
 783 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 784 {
 785         if(mode_is_float(mode))
 786                 return mode_D;
 787
 788         return mode_Iu;
 789 }
 790
 791 /**
 792  * Get the mode that should be used for spilling value node
 793  */
 794 static ir_mode *get_spill_mode(const ir_node *node)
 795 {
 796         ir_mode *mode = get_irn_mode(node);
 797         return get_spill_mode_mode(mode);
 798 }
 799
 800 /**
 801  * Checks whether an addressmode reload for a node with mode mode is compatible
 802  * with a spillslot of mode spill_mode
 803  */
 804 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 805 {
 806         if(mode_is_float(mode)) {
 807                 return mode == spillmode;
 808         } else {
 809                 return 1;
 810         }
 811 }
 812
 813 /**
 814  * Check if irn can load it's operand at position i from memory (source addressmode).
 815  * @param self   Pointer to irn ops itself
 816  * @param irn    The irn to be checked
 817  * @param i      The operands position
 818  * @return Non-Zero if operand can be loaded
 819  */
 820 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 821         ir_node *op = get_irn_n(irn, i);
 822         const ir_mode *mode = get_irn_mode(op);
 823         const ir_mode *spillmode = get_spill_mode(op);
 824         (void) self;
 825
 826         if (! is_ia32_irn(irn)                                  ||  /* must be an ia32 irn */
 827                 get_ia32_am_arity(irn) != ia32_am_binary              ||  /* must be a binary operation TODO is this necessary? */
 828                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 829                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 830                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 831                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 832                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 833                 return 0;
 834
 835         if (i == n_ia32_binary_left) {
 836                 const arch_register_req_t *req;
 837                 if(!is_ia32_commutative(irn))
 838                         return 0;
 839                 /* we can't swap left/right for limited registers
 840                  * (As this (currently) breaks constraint handling copies)
 841                  */
 842                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 843                 if(req->type & arch_register_req_type_limited) {
 844                         return 0;
 845                 }
 846         }
 847
 848         return 1;
 849 }
 850
 851 static void ia32_perform_memory_operand(const void *self, ir_node *irn,
 852                                         ir_node *spill, unsigned int i)
 853 {
 854         const ia32_irn_ops_t *ops = self;
 855         ia32_code_gen_t      *cg  = ops->cg;
 856
 857         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 858
 859         if (i == n_ia32_binary_left) {
 860                 ia32_swap_left_right(irn);
 861         }
 862
 863         set_ia32_op_type(irn, ia32_AddrModeS);
 864         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 865         set_ia32_use_frame(irn);
 866         set_ia32_need_stackent(irn);
 867
 868         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 869         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 870         set_irn_n(irn, n_ia32_mem, spill);
 871
 872         /* immediates are only allowed on the right side */
 873         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 874                 ia32_swap_left_right(irn);
 875         }
 876 }
 877
 878 static const be_abi_callbacks_t ia32_abi_callbacks = {
 879         ia32_abi_init,
 880         ia32_abi_done,
 881         ia32_abi_get_between_type,
 882         ia32_abi_dont_save_regs,
 883         ia32_abi_prologue,
 884         ia32_abi_epilogue
 885 };
 886
 887 /* fill register allocator interface */
 888
 889 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 890         ia32_get_irn_reg_req,
 891         ia32_set_irn_reg,
 892         ia32_get_irn_reg,
 893         ia32_classify,
 894         ia32_get_flags,
 895         ia32_get_frame_entity,
 896         ia32_set_frame_entity,
 897         ia32_set_frame_offset,
 898         ia32_get_sp_bias,
 899         ia32_get_inverse,
 900         ia32_get_op_estimated_cost,
 901         ia32_possible_memory_operand,
 902         ia32_perform_memory_operand,
 903 };
 904
 905 static ia32_irn_ops_t ia32_irn_ops = {
 906         &ia32_irn_ops_if,
 907         NULL
 908 };
 909
 910
 911
 912 /**************************************************
 913  *                _                         _  __
 914  *               | |                       (_)/ _|
 915  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 916  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 917  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 918  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 919  *                        __/ |
 920  *                       |___/
 921  **************************************************/
 922
 923 static void ia32_before_abi(void *self) {
 924         lower_mode_b_config_t lower_mode_b_config = {
 925                 mode_Iu,  /* lowered mode */
 926                 mode_Bu,  /* prefered mode for set */
 927                 0,        /* don't lower direct compares */
 928         };
 929         ia32_code_gen_t *cg = self;
 930
 931         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 932         if(cg->dump)
 933                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 934 }
 935
 936 /**
 937  * Transforms the standard firm graph into
 938  * an ia32 firm graph
 939  */
 940 static void ia32_prepare_graph(void *self) {
 941         ia32_code_gen_t *cg = self;
 942
 943         /* do local optimisations */
 944         optimize_graph_df(cg->irg);
 945
 946         /* TODO: we often have dead code reachable through out-edges here. So for
 947          * now we rebuild edges (as we need correct user count for code selection)
 948          */
 949 #if 1
 950         edges_deactivate(cg->irg);
 951         edges_activate(cg->irg);
 952 #endif
 953
 954         if(cg->dump)
 955                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 956
 957         /* transform nodes into assembler instructions */
 958         ia32_transform_graph(cg);
 959
 960         /* do local optimisations (mainly CSE) */
 961         optimize_graph_df(cg->irg);
 962
 963         if (cg->dump)
 964                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 965
 966         /* optimize address mode */
 967         ia32_optimize_graph(cg);
 968
 969         if (cg->dump)
 970                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 971
 972         /* do code placement, to optimize the position of constants */
 973         place_code(cg->irg);
 974
 975         if (cg->dump)
 976                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 977 }
 978
 979 /**
 980  * Dummy functions for hooks we don't need but which must be filled.
 981  */
 982 static void ia32_before_sched(void *self) {
 983         (void) self;
 984 }
 985
 986 static void turn_back_am(ir_node *node)
 987 {
 988         ir_graph *irg   = current_ir_graph;
 989         dbg_info *dbgi  = get_irn_dbg_info(node);
 990         ir_node  *block = get_nodes_block(node);
 991         ir_node  *base  = get_irn_n(node, n_ia32_base);
 992         ir_node  *index = get_irn_n(node, n_ia32_index);
 993         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 994         ir_node  *noreg = ia32_new_NoReg_gp(ia32_current_cg);
 995         ir_node  *load;
 996         ir_node  *load_res;
 997         ir_node  *mem_proj;
 998         const ir_edge_t *edge;
 999
1000         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1001         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1002
1003         ia32_copy_am_attrs(load, node);
1004         set_irn_n(node, n_ia32_mem, new_NoMem());
1005
1006         switch (get_ia32_am_arity(node)) {
1007                 case ia32_am_unary:
1008                         set_irn_n(node, n_ia32_unary_op, load_res);
1009                         break;
1010
1011                 case ia32_am_binary:
1012                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_Cmp_right))) {
1013                                 assert(is_ia32_Cmp(node)  || is_ia32_Cmp8Bit(node) ||
1014                                        is_ia32_Test(node) || is_ia32_Test8Bit(node));
1015                                 set_irn_n(node, n_ia32_binary_left, load_res);
1016                         } else {
1017                                 set_irn_n(node, n_ia32_binary_right, load_res);
1018                         }
1019                         break;
1020
1021                 case ia32_am_ternary:
1022                         set_irn_n(node, n_ia32_binary_right, load_res);
1023                         break;
1024
1025                 default: break;
1026         }
1027         set_irn_n(node, n_ia32_base, noreg);
1028         set_irn_n(node, n_ia32_index, noreg);
1029         set_ia32_am_offs_int(node, 0);
1030         set_ia32_am_sc(node, NULL);
1031         set_ia32_am_scale(node, 0);
1032         clear_ia32_am_sc_sign(node);
1033
1034         /* rewire mem-proj */
1035         if(get_irn_mode(node) == mode_T) {
1036                 mem_proj = NULL;
1037                 foreach_out_edge(node, edge) {
1038                         ir_node *out = get_edge_src_irn(edge);
1039                         if(get_Proj_proj(out) == pn_ia32_mem) {
1040                                 mem_proj = out;
1041                                 break;
1042                         }
1043                 }
1044
1045                 if(mem_proj != NULL) {
1046                         set_Proj_pred(mem_proj, load);
1047                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
1048                 }
1049         }
1050
1051         set_ia32_op_type(node, ia32_Normal);
1052         if(sched_is_scheduled(node))
1053                 sched_add_before(node, load);
1054 }
1055
1056 static ir_node *flags_remat(ir_node *node, ir_node *after)
1057 {
1058         /* we should turn back source address mode when rematerializing nodes */
1059         ia32_op_type_t  type = get_ia32_op_type(node);
1060         ir_node        *block;
1061         ir_node        *copy;
1062
1063         if(is_Block(after)) {
1064                 block = after;
1065         } else {
1066                 block = get_nodes_block(after);
1067         }
1068
1069         switch (type) {
1070                 case ia32_AddrModeS: turn_back_am(node); break;
1071
1072                 case ia32_AddrModeD:
1073                         /* TODO implement this later... */
1074                         panic("found DestAM with flag user %+F this should not happen", node);
1075                         break;
1076
1077                 default: assert(type == ia32_Normal); break;
1078         }
1079
1080         copy = exact_copy(node);
1081         set_nodes_block(copy, block);
1082         sched_add_after(after, copy);
1083
1084         return copy;
1085 }
1086
1087 /**
1088  * Called before the register allocator.
1089  * Calculate a block schedule here. We need it for the x87
1090  * simulator and the emitter.
1091  */
1092 static void ia32_before_ra(void *self) {
1093         ia32_code_gen_t *cg = self;
1094
1095         /* setup fpu rounding modes */
1096         ia32_setup_fpu_mode(cg);
1097
1098         /* fixup flags */
1099         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1100                            &flags_remat);
1101
1102         ia32_add_missing_keeps(cg);
1103 }
1104
1105
1106 /**
1107  * Transforms a be_Reload into a ia32 Load.
1108  */
1109 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1110         ir_graph *irg        = get_irn_irg(node);
1111         dbg_info *dbg        = get_irn_dbg_info(node);
1112         ir_node *block       = get_nodes_block(node);
1113         ir_entity *ent       = be_get_frame_entity(node);
1114         ir_mode *mode        = get_irn_mode(node);
1115         ir_mode *spillmode   = get_spill_mode(node);
1116         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1117         ir_node *sched_point = NULL;
1118         ir_node *ptr         = get_irg_frame(irg);
1119         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1120         ir_node *new_op, *proj;
1121         const arch_register_t *reg;
1122
1123         if (sched_is_scheduled(node)) {
1124                 sched_point = sched_prev(node);
1125         }
1126
1127         if (mode_is_float(spillmode)) {
1128                 if (ia32_cg_config.use_sse2)
1129                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1130                 else
1131                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1132         }
1133         else if (get_mode_size_bits(spillmode) == 128) {
1134                 // Reload 128 bit sse registers
1135                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1136         }
1137         else
1138                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1139
1140         set_ia32_op_type(new_op, ia32_AddrModeS);
1141         set_ia32_ls_mode(new_op, spillmode);
1142         set_ia32_frame_ent(new_op, ent);
1143         set_ia32_use_frame(new_op);
1144
1145         DBG_OPT_RELOAD2LD(node, new_op);
1146
1147         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1148
1149         if (sched_point) {
1150                 sched_add_after(sched_point, new_op);
1151                 sched_remove(node);
1152         }
1153
1154         /* copy the register from the old node to the new Load */
1155         reg = arch_get_irn_register(cg->arch_env, node);
1156         arch_set_irn_register(cg->arch_env, new_op, reg);
1157
1158         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1159
1160         exchange(node, proj);
1161 }
1162
1163 /**
1164  * Transforms a be_Spill node into a ia32 Store.
1165  */
1166 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1167         ir_graph *irg  = get_irn_irg(node);
1168         dbg_info *dbg  = get_irn_dbg_info(node);
1169         ir_node *block = get_nodes_block(node);
1170         ir_entity *ent = be_get_frame_entity(node);
1171         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1172         ir_mode *mode  = get_spill_mode(spillval);
1173         ir_node *noreg = ia32_new_NoReg_gp(cg);
1174         ir_node *nomem = new_rd_NoMem(irg);
1175         ir_node *ptr   = get_irg_frame(irg);
1176         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1177         ir_node *store;
1178         ir_node *sched_point = NULL;
1179
1180         if (sched_is_scheduled(node)) {
1181                 sched_point = sched_prev(node);
1182         }
1183
1184         /* No need to spill unknown values... */
1185         if(is_ia32_Unknown_GP(val) ||
1186                 is_ia32_Unknown_VFP(val) ||
1187                 is_ia32_Unknown_XMM(val)) {
1188                 store = nomem;
1189                 if(sched_point)
1190                         sched_remove(node);
1191
1192                 exchange(node, store);
1193                 return;
1194         }
1195
1196         if (mode_is_float(mode)) {
1197                 if (ia32_cg_config.use_sse2)
1198                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1199                 else
1200                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1201         } else if (get_mode_size_bits(mode) == 128) {
1202                 // Spill 128 bit SSE registers
1203                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1204         } else if (get_mode_size_bits(mode) == 8) {
1205                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1206         } else {
1207                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1208         }
1209
1210         set_ia32_op_type(store, ia32_AddrModeD);
1211         set_ia32_ls_mode(store, mode);
1212         set_ia32_frame_ent(store, ent);
1213         set_ia32_use_frame(store);
1214         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1215         DBG_OPT_SPILL2ST(node, store);
1216
1217         if (sched_point) {
1218                 sched_add_after(sched_point, store);
1219                 sched_remove(node);
1220         }
1221
1222         exchange(node, store);
1223 }
1224
1225 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1226         ir_graph *irg = get_irn_irg(node);
1227         dbg_info *dbg = get_irn_dbg_info(node);
1228         ir_node *block = get_nodes_block(node);
1229         ir_node *noreg = ia32_new_NoReg_gp(cg);
1230         ir_node *frame = get_irg_frame(irg);
1231
1232         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, sp, noreg);
1233
1234         set_ia32_frame_ent(push, ent);
1235         set_ia32_use_frame(push);
1236         set_ia32_op_type(push, ia32_AddrModeS);
1237         set_ia32_ls_mode(push, mode_Is);
1238
1239         sched_add_before(schedpoint, push);
1240         return push;
1241 }
1242
1243 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1244         ir_graph *irg = get_irn_irg(node);
1245         dbg_info *dbg = get_irn_dbg_info(node);
1246         ir_node *block = get_nodes_block(node);
1247         ir_node *noreg = ia32_new_NoReg_gp(cg);
1248         ir_node *frame = get_irg_frame(irg);
1249
1250         ir_node *pop = new_rd_ia32_Pop(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1251
1252         set_ia32_frame_ent(pop, ent);
1253         set_ia32_use_frame(pop);
1254         set_ia32_op_type(pop, ia32_AddrModeD);
1255         set_ia32_ls_mode(pop, mode_Is);
1256
1257         sched_add_before(schedpoint, pop);
1258
1259         return pop;
1260 }
1261
1262 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1263         ir_graph *irg = get_irn_irg(node);
1264         dbg_info *dbg = get_irn_dbg_info(node);
1265         ir_node *block = get_nodes_block(node);
1266         ir_mode *spmode = mode_Iu;
1267         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1268         ir_node *sp;
1269
1270         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1271         arch_set_irn_register(cg->arch_env, sp, spreg);
1272
1273         return sp;
1274 }
1275
1276 /**
1277  * Transform memperm, currently we do this the ugly way and produce
1278  * push/pop into/from memory cascades. This is possible without using
1279  * any registers.
1280  */
1281 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1282         ir_graph *irg = get_irn_irg(node);
1283         ir_node *block = get_nodes_block(node);
1284         ir_node *in[1];
1285         ir_node *keep;
1286         int i, arity;
1287         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1288         const ir_edge_t *edge;
1289         const ir_edge_t *next;
1290         ir_node **pops;
1291
1292         arity = be_get_MemPerm_entity_arity(node);
1293         pops = alloca(arity * sizeof(pops[0]));
1294
1295         // create pushs
1296         for(i = 0; i < arity; ++i) {
1297                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1298                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1299                 ir_type *enttype = get_entity_type(inent);
1300                 int entbits = get_type_size_bits(enttype);
1301                 int entbits2 = get_type_size_bits(get_entity_type(outent));
1302                 ir_node *mem = get_irn_n(node, i + 1);
1303                 ir_node *push;
1304
1305                 /* work around cases where entities have different sizes */
1306                 if(entbits2 < entbits)
1307                         entbits = entbits2;
1308                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1309
1310                 push = create_push(cg, node, node, sp, mem, inent);
1311                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1312                 if(entbits == 64) {
1313                         // add another push after the first one
1314                         push = create_push(cg, node, node, sp, mem, inent);
1315                         add_ia32_am_offs_int(push, 4);
1316                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1317                 }
1318
1319                 set_irn_n(node, i, new_Bad());
1320         }
1321
1322         // create pops
1323         for(i = arity - 1; i >= 0; --i) {
1324                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1325                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1326                 ir_type *enttype = get_entity_type(outent);
1327                 int entbits = get_type_size_bits(enttype);
1328                 int entbits2 = get_type_size_bits(get_entity_type(inent));
1329                 ir_node *pop;
1330
1331                 /* work around cases where entities have different sizes */
1332                 if(entbits2 < entbits)
1333                         entbits = entbits2;
1334                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1335
1336                 pop = create_pop(cg, node, node, sp, outent);
1337                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1338                 if(entbits == 64) {
1339                         add_ia32_am_offs_int(pop, 4);
1340
1341                         // add another pop after the first one
1342                         pop = create_pop(cg, node, node, sp, outent);
1343                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1344                 }
1345
1346                 pops[i] = pop;
1347         }
1348
1349         in[0] = sp;
1350         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1351         sched_add_before(node, keep);
1352
1353         // exchange memprojs
1354         foreach_out_edge_safe(node, edge, next) {
1355                 ir_node *proj = get_edge_src_irn(edge);
1356                 int p = get_Proj_proj(proj);
1357
1358                 assert(p < arity);
1359
1360                 set_Proj_pred(proj, pops[p]);
1361                 set_Proj_proj(proj, pn_ia32_Pop_M);
1362         }
1363
1364         // remove memperm
1365         arity = get_irn_arity(node);
1366         for(i = 0; i < arity; ++i) {
1367                 set_irn_n(node, i, new_Bad());
1368         }
1369         sched_remove(node);
1370 }
1371
1372 /**
1373  * Block-Walker: Calls the transform functions Spill and Reload.
1374  */
1375 static void ia32_after_ra_walker(ir_node *block, void *env) {
1376         ir_node *node, *prev;
1377         ia32_code_gen_t *cg = env;
1378
1379         /* beware: the schedule is changed here */
1380         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1381                 prev = sched_prev(node);
1382
1383                 if (be_is_Reload(node)) {
1384                         transform_to_Load(cg, node);
1385                 } else if (be_is_Spill(node)) {
1386                         transform_to_Store(cg, node);
1387                 } else if(be_is_MemPerm(node)) {
1388                         transform_MemPerm(cg, node);
1389                 }
1390         }
1391 }
1392
1393 /**
1394  * Collects nodes that need frame entities assigned.
1395  */
1396 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1397 {
1398         be_fec_env_t *env = data;
1399
1400         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1401                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1402                 int align = get_mode_size_bytes(mode);
1403                 be_node_needs_frame_entity(env, node, mode, align);
1404         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1405                   && is_ia32_use_frame(node)) {
1406                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1407                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1408                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1409                         int                align = get_mode_size_bytes(mode);
1410
1411                         if(attr->data.need_64bit_stackent) {
1412                                 mode = mode_Ls;
1413                         }
1414                         if(attr->data.need_32bit_stackent) {
1415                                 mode = mode_Is;
1416                         }
1417                         be_node_needs_frame_entity(env, node, mode, align);
1418                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1419                            || is_ia32_vfld(node)) {
1420                         const ir_mode *mode  = get_ia32_ls_mode(node);
1421                         int            align = 4;
1422                         be_node_needs_frame_entity(env, node, mode, align);
1423                 } else if(is_ia32_FldCW(node)) {
1424                         /* although 2 byte would be enough 4 byte performs best */
1425                         const ir_mode *mode  = mode_Iu;
1426                         int            align = 4;
1427                         be_node_needs_frame_entity(env, node, mode, align);
1428                 } else {
1429 #ifndef NDEBUG
1430                         assert(is_ia32_St(node) ||
1431                                    is_ia32_xStoreSimple(node) ||
1432                                    is_ia32_vfst(node) ||
1433                                    is_ia32_vfist(node) ||
1434                                is_ia32_FnstCW(node));
1435 #endif
1436                 }
1437         }
1438 }
1439
1440 /**
1441  * We transform Spill and Reload here. This needs to be done before
1442  * stack biasing otherwise we would miss the corrected offset for these nodes.
1443  */
1444 static void ia32_after_ra(void *self) {
1445         ia32_code_gen_t *cg = self;
1446         ir_graph *irg = cg->irg;
1447         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1448
1449         /* create and coalesce frame entities */
1450         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1451         be_assign_entities(fec_env);
1452         be_free_frame_entity_coalescer(fec_env);
1453
1454         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1455 }
1456
1457 /**
1458  * Last touchups for the graph before emit: x87 simulation to replace the
1459  * virtual with real x87 instructions, creating a block schedule and peephole
1460  * optimisations.
1461  */
1462 static void ia32_finish(void *self) {
1463         ia32_code_gen_t *cg = self;
1464         ir_graph        *irg = cg->irg;
1465
1466         ia32_finish_irg(irg, cg);
1467
1468         /* we might have to rewrite x87 virtual registers */
1469         if (cg->do_x87_sim) {
1470                 x87_simulate_graph(cg->arch_env, cg->birg);
1471         }
1472
1473         /* do peephole optimisations */
1474         ia32_peephole_optimization(cg);
1475
1476         /* create block schedule, this also removes empty blocks which might
1477          * produce critical edges */
1478         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1479 }
1480
1481 /**
1482  * Emits the code, closes the output file and frees
1483  * the code generator interface.
1484  */
1485 static void ia32_codegen(void *self) {
1486         ia32_code_gen_t *cg = self;
1487         ir_graph        *irg = cg->irg;
1488
1489         ia32_gen_routine(cg, irg);
1490
1491         cur_reg_set = NULL;
1492
1493         /* remove it from the isa */
1494         cg->isa->cg = NULL;
1495
1496         assert(ia32_current_cg == cg);
1497         ia32_current_cg = NULL;
1498
1499         /* de-allocate code generator */
1500         del_set(cg->reg_set);
1501         free(cg);
1502 }
1503
1504 static void *ia32_cg_init(be_irg_t *birg);
1505
1506 static const arch_code_generator_if_t ia32_code_gen_if = {
1507         ia32_cg_init,
1508         ia32_before_abi,     /* before abi introduce hook */
1509         ia32_prepare_graph,
1510         NULL,                /* spill */
1511         ia32_before_sched,   /* before scheduling hook */
1512         ia32_before_ra,      /* before register allocation hook */
1513         ia32_after_ra,       /* after register allocation hook */
1514         ia32_finish,         /* called before codegen */
1515         ia32_codegen         /* emit && done */
1516 };
1517
1518 /**
1519  * Initializes a IA32 code generator.
1520  */
1521 static void *ia32_cg_init(be_irg_t *birg) {
1522         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1523         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1524
1525         cg->impl      = &ia32_code_gen_if;
1526         cg->irg       = birg->irg;
1527         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1528         cg->arch_env  = birg->main_env->arch_env;
1529         cg->isa       = isa;
1530         cg->birg      = birg;
1531         cg->blk_sched = NULL;
1532         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1533
1534         /* enter it */
1535         isa->cg = cg;
1536
1537 #ifndef NDEBUG
1538         if (isa->name_obst) {
1539                 obstack_free(isa->name_obst, NULL);
1540                 obstack_init(isa->name_obst);
1541         }
1542 #endif /* NDEBUG */
1543
1544         cur_reg_set = cg->reg_set;
1545
1546         ia32_irn_ops.cg = cg;
1547
1548         assert(ia32_current_cg == NULL);
1549         ia32_current_cg = cg;
1550
1551         return (arch_code_generator_t *)cg;
1552 }
1553
1554
1555
1556 /*****************************************************************
1557  *  ____             _                  _   _____  _____
1558  * |  _ \           | |                | | |_   _|/ ____|  /\
1559  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1560  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1561  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1562  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1563  *
1564  *****************************************************************/
1565
1566 /**
1567  * Set output modes for GCC
1568  */
1569 static const tarval_mode_info mo_integer = {
1570         TVO_HEX,
1571         "0x",
1572         NULL,
1573 };
1574
1575 /*
1576  * set the tarval output mode of all integer modes to decimal
1577  */
1578 static void set_tarval_output_modes(void)
1579 {
1580         int i;
1581
1582         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1583                 ir_mode *mode = get_irp_mode(i);
1584
1585                 if (mode_is_int(mode))
1586                         set_tarval_mode_output_option(mode, &mo_integer);
1587         }
1588 }
1589
1590 const arch_isa_if_t ia32_isa_if;
1591
1592 /**
1593  * The template that generates a new ISA object.
1594  * Note that this template can be changed by command line
1595  * arguments.
1596  */
1597 static ia32_isa_t ia32_isa_template = {
1598         {
1599                 &ia32_isa_if,            /* isa interface implementation */
1600                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1601                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1602                 -1,                      /* stack direction */
1603                 NULL,                    /* main environment */
1604                 7,                       /* costs for a spill instruction */
1605                 5,                       /* costs for a reload instruction */
1606         },
1607         NULL,                    /* 16bit register names */
1608         NULL,                    /* 8bit register names */
1609         NULL,                    /* 8bit register names high */
1610         NULL,                    /* types */
1611         NULL,                    /* tv_ents */
1612         NULL,                    /* current code generator */
1613         NULL,                    /* abstract machine */
1614 #ifndef NDEBUG
1615         NULL,                    /* name obstack */
1616 #endif
1617 };
1618
1619 /**
1620  * Initializes the backend ISA.
1621  */
1622 static void *ia32_init(FILE *file_handle) {
1623         static int inited = 0;
1624         ia32_isa_t *isa;
1625
1626         if (inited)
1627                 return NULL;
1628         inited = 1;
1629
1630         set_tarval_output_modes();
1631
1632         isa = xmalloc(sizeof(*isa));
1633         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1634
1635         if(mode_fpcw == NULL) {
1636                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1637         }
1638
1639         ia32_register_init();
1640         ia32_create_opcodes();
1641
1642         be_emit_init(file_handle);
1643         isa->regs_16bit     = pmap_create();
1644         isa->regs_8bit      = pmap_create();
1645         isa->regs_8bit_high = pmap_create();
1646         isa->types          = pmap_create();
1647         isa->tv_ent         = pmap_create();
1648         isa->cpu            = ia32_init_machine_description();
1649
1650         ia32_build_16bit_reg_map(isa->regs_16bit);
1651         ia32_build_8bit_reg_map(isa->regs_8bit);
1652         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1653
1654 #ifndef NDEBUG
1655         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1656         obstack_init(isa->name_obst);
1657 #endif /* NDEBUG */
1658
1659         /* enter the ISA object into the intrinsic environment */
1660         intrinsic_env.isa = isa;
1661         ia32_handle_intrinsics();
1662
1663         /* needed for the debug support */
1664         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1665         be_emit_cstring(".Ltext0:\n");
1666         be_emit_write_line();
1667
1668         /* we mark referenced global entities, so we can only emit those which
1669          * are actually referenced. (Note: you mustn't use the type visited flag
1670          * elsewhere in the backend)
1671          */
1672         inc_master_type_visited();
1673
1674         return isa;
1675 }
1676
1677
1678
1679 /**
1680  * Closes the output file and frees the ISA structure.
1681  */
1682 static void ia32_done(void *self) {
1683         ia32_isa_t *isa = self;
1684
1685         /* emit now all global declarations */
1686         be_gas_emit_decls(isa->arch_isa.main_env, 1);
1687
1688         pmap_destroy(isa->regs_16bit);
1689         pmap_destroy(isa->regs_8bit);
1690         pmap_destroy(isa->regs_8bit_high);
1691         pmap_destroy(isa->tv_ent);
1692         pmap_destroy(isa->types);
1693
1694 #ifndef NDEBUG
1695         obstack_free(isa->name_obst, NULL);
1696 #endif /* NDEBUG */
1697
1698         be_emit_exit();
1699
1700         free(self);
1701 }
1702
1703
1704 /**
1705  * Return the number of register classes for this architecture.
1706  * We report always these:
1707  *  - the general purpose registers
1708  *  - the SSE floating point register set
1709  *  - the virtual floating point registers
1710  *  - the SSE vector register set
1711  */
1712 static unsigned ia32_get_n_reg_class(const void *self) {
1713         (void) self;
1714         return N_CLASSES;
1715 }
1716
1717 /**
1718  * Return the register class for index i.
1719  */
1720 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1721                                                        unsigned i)
1722 {
1723         (void) self;
1724         assert(i < N_CLASSES);
1725         return &ia32_reg_classes[i];
1726 }
1727
1728 /**
1729  * Get the register class which shall be used to store a value of a given mode.
1730  * @param self The this pointer.
1731  * @param mode The mode in question.
1732  * @return A register class which can hold values of the given mode.
1733  */
1734 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1735                 const ir_mode *mode)
1736 {
1737         (void) self;
1738
1739         if (mode_is_float(mode)) {
1740                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1741         }
1742         else
1743                 return &ia32_reg_classes[CLASS_ia32_gp];
1744 }
1745
1746 /**
1747  * Get the ABI restrictions for procedure calls.
1748  * @param self        The this pointer.
1749  * @param method_type The type of the method (procedure) in question.
1750  * @param abi         The abi object to be modified
1751  */
1752 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1753                               be_abi_call_t *abi)
1754 {
1755         ir_type  *tp;
1756         ir_mode  *mode;
1757         unsigned  cc;
1758         int       n, i, regnum;
1759         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1760         (void) self;
1761
1762         /* set abi flags for calls */
1763         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1764         call_flags.bits.store_args_sequential = 0;
1765         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1766         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1767         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1768
1769         /* set parameter passing style */
1770         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1771
1772         if (get_method_variadicity(method_type) == variadicity_variadic) {
1773                 /* pass all parameters of a variadic function on the stack */
1774                 cc = cc_cdecl_set;
1775         } else {
1776                 cc = get_method_calling_convention(method_type);
1777                 if (get_method_additional_properties(method_type) & mtp_property_private
1778                                 && (ia32_cg_config.optimize_cc)) {
1779                         /* set the calling conventions to register parameter */
1780                         cc = (cc & ~cc_bits) | cc_reg_param;
1781                 }
1782         }
1783
1784         /* we have to pop the shadow parameter ourself for compound calls */
1785         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1786                         && !(cc & cc_reg_param)) {
1787                 be_abi_call_set_pop(abi, get_mode_size_bytes(mode_P_data));
1788         }
1789
1790         n = get_method_n_params(method_type);
1791         for (i = regnum = 0; i < n; i++) {
1792                 ir_mode               *mode;
1793                 const arch_register_t *reg = NULL;
1794
1795                 tp   = get_method_param_type(method_type, i);
1796                 mode = get_type_mode(tp);
1797                 if (mode != NULL) {
1798                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1799                 }
1800                 if (reg != NULL) {
1801                         be_abi_call_param_reg(abi, i, reg);
1802                         ++regnum;
1803                 } else {
1804                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1805                          * movl has a shorter opcode than mov[sz][bw]l */
1806                         ir_mode *load_mode = mode;
1807                         if (mode != NULL && get_mode_size_bytes(mode) < 4) load_mode = mode_Iu;
1808                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1809                 }
1810         }
1811
1812         /* set return registers */
1813         n = get_method_n_ress(method_type);
1814
1815         assert(n <= 2 && "more than two results not supported");
1816
1817         /* In case of 64bit returns, we will have two 32bit values */
1818         if (n == 2) {
1819                 tp   = get_method_res_type(method_type, 0);
1820                 mode = get_type_mode(tp);
1821
1822                 assert(!mode_is_float(mode) && "two FP results not supported");
1823
1824                 tp   = get_method_res_type(method_type, 1);
1825                 mode = get_type_mode(tp);
1826
1827                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1828
1829                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1830                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1831         }
1832         else if (n == 1) {
1833                 const arch_register_t *reg;
1834
1835                 tp   = get_method_res_type(method_type, 0);
1836                 assert(is_atomic_type(tp));
1837                 mode = get_type_mode(tp);
1838
1839                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1840
1841                 be_abi_call_res_reg(abi, 0, reg);
1842         }
1843 }
1844
1845
1846 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self,
1847                                     const ir_node *irn)
1848 {
1849         (void) self;
1850         (void) irn;
1851         return &ia32_irn_ops;
1852 }
1853
1854 const arch_irn_handler_t ia32_irn_handler = {
1855         ia32_get_irn_ops
1856 };
1857
1858 const arch_irn_handler_t *ia32_get_irn_handler(const void *self)
1859 {
1860         (void) self;
1861         return &ia32_irn_handler;
1862 }
1863
1864 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1865 {
1866         (void) block_env;
1867
1868         if(!is_ia32_irn(irn)) {
1869                 return -1;
1870         }
1871
1872         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1873                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1874                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1875                 || is_ia32_Immediate(irn))
1876                 return 0;
1877
1878         return 1;
1879 }
1880
1881 /**
1882  * Initializes the code generator interface.
1883  */
1884 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1885 {
1886         (void) self;
1887         return &ia32_code_gen_if;
1888 }
1889
1890 /**
1891  * Returns the estimated execution time of an ia32 irn.
1892  */
1893 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1894         const arch_env_t *arch_env = env;
1895         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1896 }
1897
1898 list_sched_selector_t ia32_sched_selector;
1899
1900 /**
1901  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1902  */
1903 static const list_sched_selector_t *ia32_get_list_sched_selector(
1904                 const void *self, list_sched_selector_t *selector)
1905 {
1906         (void) self;
1907         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1908         ia32_sched_selector.exectime              = ia32_sched_exectime;
1909         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1910         return &ia32_sched_selector;
1911 }
1912
1913 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1914 {
1915         (void) self;
1916         return NULL;
1917 }
1918
1919 /**
1920  * Returns the necessary byte alignment for storing a register of given class.
1921  */
1922 static int ia32_get_reg_class_alignment(const void *self,
1923                                         const arch_register_class_t *cls)
1924 {
1925         ir_mode *mode = arch_register_class_mode(cls);
1926         int bytes     = get_mode_size_bytes(mode);
1927         (void) self;
1928
1929         if (mode_is_float(mode) && bytes > 8)
1930                 return 16;
1931         return bytes;
1932 }
1933
1934 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1935                 const void *self, const ir_node *irn)
1936 {
1937         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1938                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1939                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1940                 NULL,
1941         };
1942         static const be_execution_unit_t *_allowed_units_GP[] = {
1943                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1944                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1945                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1946                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1947                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1948                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1949                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1950                 NULL,
1951         };
1952         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1953                 &be_machine_execution_units_DUMMY[0],
1954                 NULL,
1955         };
1956         static const be_execution_unit_t **_units_callret[] = {
1957                 _allowed_units_BRANCH,
1958                 NULL
1959         };
1960         static const be_execution_unit_t **_units_other[] = {
1961                 _allowed_units_GP,
1962                 NULL
1963         };
1964         static const be_execution_unit_t **_units_dummy[] = {
1965                 _allowed_units_DUMMY,
1966                 NULL
1967         };
1968         const be_execution_unit_t ***ret;
1969         (void) self;
1970
1971         if (is_ia32_irn(irn)) {
1972                 ret = get_ia32_exec_units(irn);
1973         }
1974         else if (is_be_node(irn)) {
1975                 if (be_is_Call(irn) || be_is_Return(irn)) {
1976                         ret = _units_callret;
1977                 }
1978                 else if (be_is_Barrier(irn)) {
1979                         ret = _units_dummy;
1980                 }
1981                 else {
1982                          ret = _units_other;
1983                 }
1984         }
1985         else {
1986                 ret = _units_dummy;
1987         }
1988
1989         return ret;
1990 }
1991
1992 /**
1993  * Return the abstract ia32 machine.
1994  */
1995 static const be_machine_t *ia32_get_machine(const void *self) {
1996         const ia32_isa_t *isa = self;
1997         return isa->cpu;
1998 }
1999
2000 /**
2001  * Return irp irgs in the desired order.
2002  */
2003 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2004 {
2005         (void) self;
2006         (void) irg_list;
2007         return NULL;
2008 }
2009
2010 /**
2011  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2012  * @return 1 if allowed, 0 otherwise
2013  */
2014 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2015 {
2016         ir_node *phi;
2017
2018         (void)sel;
2019         (void)i;
2020         (void)j;
2021
2022         if(!ia32_cg_config.use_cmov) {
2023                 /* TODO: we could still handle abs(x)... */
2024                 return 0;
2025         }
2026
2027         /* we can't handle psis with 64bit compares yet */
2028         if(is_Proj(sel)) {
2029                 ir_node *pred = get_Proj_pred(sel);
2030                 if(is_Cmp(pred)) {
2031                         ir_node *left     = get_Cmp_left(pred);
2032                         ir_mode *cmp_mode = get_irn_mode(left);
2033                         if(!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2034                                 return 0;
2035                 }
2036         }
2037
2038         /* check the Phi nodes */
2039         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
2040                 ir_mode *mode = get_irn_mode(phi);
2041
2042                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2043                         return 0;
2044         }
2045
2046         return 1;
2047 }
2048
2049 /**
2050  * Returns the libFirm configuration parameter for this backend.
2051  */
2052 static const backend_params *ia32_get_libfirm_params(void) {
2053         static const ir_settings_if_conv_t ifconv = {
2054                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2055                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2056         };
2057         static const ir_settings_arch_dep_t ad = {
2058                 1,                   /* also use subs */
2059                 4,                   /* maximum shifts */
2060                 31,                  /* maximum shift amount */
2061                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2062
2063                 1,  /* allow Mulhs */
2064                 1,  /* allow Mulus */
2065                 32  /* Mulh allowed up to 32 bit */
2066         };
2067         static backend_params p = {
2068                 1,     /* need dword lowering */
2069                 1,     /* support inline assembly */
2070                 NULL,  /* no additional opcodes */
2071                 NULL,  /* will be set later */
2072                 ia32_create_intrinsic_fkt,
2073                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2074                 NULL,  /* will be set below */
2075         };
2076
2077         ia32_setup_cg_config();
2078
2079         p.dep_param    = &ad;
2080         p.if_conv_info = &ifconv;
2081         return &p;
2082 }
2083
2084 static const lc_opt_enum_int_items_t gas_items[] = {
2085         { "normal",  GAS_FLAVOUR_NORMAL },
2086         { "mingw",   GAS_FLAVOUR_MINGW  },
2087         { NULL,      0 }
2088 };
2089
2090 static lc_opt_enum_int_var_t gas_var = {
2091         (int*) &be_gas_flavour, gas_items
2092 };
2093
2094 static const lc_opt_table_entry_t ia32_options[] = {
2095         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2096         LC_OPT_LAST
2097 };
2098
2099 const arch_isa_if_t ia32_isa_if = {
2100         ia32_init,
2101         ia32_done,
2102         ia32_get_n_reg_class,
2103         ia32_get_reg_class,
2104         ia32_get_reg_class_for_mode,
2105         ia32_get_call_abi,
2106         ia32_get_irn_handler,
2107         ia32_get_code_generator_if,
2108         ia32_get_list_sched_selector,
2109         ia32_get_ilp_sched_selector,
2110         ia32_get_reg_class_alignment,
2111         ia32_get_libfirm_params,
2112         ia32_get_allowed_execution_units,
2113         ia32_get_machine,
2114         ia32_get_irg_list,
2115 };
2116
2117 void ia32_init_emitter(void);
2118 void ia32_init_finish(void);
2119 void ia32_init_optimize(void);
2120 void ia32_init_transform(void);
2121 void ia32_init_x87(void);
2122
2123 void be_init_arch_ia32(void)
2124 {
2125         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2126         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2127
2128         lc_opt_add_table(ia32_grp, ia32_options);
2129         be_register_isa_if("ia32", &ia32_isa_if);
2130
2131         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2132
2133         ia32_init_emitter();
2134         ia32_init_finish();
2135         ia32_init_optimize();
2136         ia32_init_transform();
2137         ia32_init_x87();
2138         ia32_init_architecture();
2139 }
2140
2141 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);