nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53
  54 #include "../beabi.h"
  55 #include "../beirg_t.h"
  56 #include "../benode_t.h"
  57 #include "../belower.h"
  58 #include "../besched_t.h"
  59 #include "be.h"
  60 #include "../be_t.h"
  61 #include "../beirgmod.h"
  62 #include "../be_dbgout.h"
  63 #include "../beblocksched.h"
  64 #include "../bemachine.h"
  65 #include "../beilpsched.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72
  73 #include "bearch_ia32_t.h"
  74
  75 #include "ia32_new_nodes.h"
  76 #include "gen_ia32_regalloc_if.h"
  77 #include "gen_ia32_machine.h"
  78 #include "ia32_common_transform.h"
  79 #include "ia32_transform.h"
  80 #include "ia32_emitter.h"
  81 #include "ia32_map_regs.h"
  82 #include "ia32_optimize.h"
  83 #include "ia32_x87.h"
  84 #include "ia32_dbg_stat.h"
  85 #include "ia32_finish.h"
  86 #include "ia32_util.h"
  87 #include "ia32_fpu.h"
  88 #include "ia32_architecture.h"
  89
  90 #ifdef FIRM_GRGEN_BE
  91 #include "ia32_pbqp_transform.h"
  92
  93 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  94 #endif
  95
  96 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  97
  98 /* TODO: ugly */
  99 static set *cur_reg_set = NULL;
 100
 101 ir_mode         *mode_fpcw       = NULL;
 102 ia32_code_gen_t *ia32_current_cg = NULL;
 103
 104 /**
 105  * The environment for the intrinsic mapping.
 106  */
 107 static ia32_intrinsic_env_t intrinsic_env = {
 108         NULL,    /* the isa */
 109         NULL,    /* the irg, these entities belong to */
 110         NULL,    /* entity for first div operand (move into FPU) */
 111         NULL,    /* entity for second div operand (move into FPU) */
 112         NULL,    /* entity for converts ll -> d */
 113         NULL,    /* entity for converts d -> ll */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118         NULL,    /* bias value for conversion from float to unsigned 64 */
 119 };
 120
 121
 122 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 123
 124 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 125                                     create_const_node_func func,
 126                                     const arch_register_t* reg)
 127 {
 128         ir_node *block, *res;
 129
 130         if(*place != NULL)
 131                 return *place;
 132
 133         block = get_irg_start_block(cg->irg);
 134         res = func(NULL, cg->irg, block);
 135         arch_set_irn_register(res, reg);
 136         *place = res;
 137
 138         add_irn_dep(get_irg_end(cg->irg), res);
 139         /* add_irn_dep(get_irg_start(cg->irg), res); */
 140
 141         return res;
 142 }
 143
 144 /* Creates the unique per irg GP NoReg node. */
 145 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 147                             &ia32_gp_regs[REG_GP_NOREG]);
 148 }
 149
 150 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 151         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 152                             &ia32_vfp_regs[REG_VFP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 157                             &ia32_xmm_regs[REG_XMM_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 162                             &ia32_gp_regs[REG_GP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 167                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 172                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 173 }
 174
 175 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 176         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 177                         &ia32_fp_cw_regs[REG_FPCW]);
 178 }
 179
 180
 181 /**
 182  * Returns the admissible noreg register node for input register pos of node irn.
 183  */
 184 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 185 {
 186         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 187
 188         assert(req != NULL && "Missing register requirements");
 189         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 190                 return ia32_new_NoReg_gp(cg);
 191
 192         if (ia32_cg_config.use_sse2) {
 193                 return ia32_new_NoReg_xmm(cg);
 194         } else {
 195                 return ia32_new_NoReg_vfp(cg);
 196         }
 197 }
 198
 199 /**************************************************
 200  *                         _ _              _  __
 201  *                        | | |            (_)/ _|
 202  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 203  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 204  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 205  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 206  *            __/ |
 207  *           |___/
 208  **************************************************/
 209
 210 /**
 211  * Return register requirements for an ia32 node.
 212  * If the node returns a tuple (mode_T) then the proj's
 213  * will be asked for this information.
 214  */
 215 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 216                                                                                                            int pos)
 217 {
 218         ir_mode *mode = get_irn_mode(node);
 219         long    node_pos;
 220
 221         if (mode == mode_X || is_Block(node)) {
 222                 return arch_no_register_req;
 223         }
 224
 225         if (mode == mode_T && pos < 0) {
 226                 return arch_no_register_req;
 227         }
 228
 229         node_pos = pos == -1 ? 0 : pos;
 230         if (is_Proj(node)) {
 231                 if (mode == mode_M || pos >= 0) {
 232                         return arch_no_register_req;
 233                 }
 234
 235                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 236                 node     = skip_Proj_const(node);
 237         }
 238
 239         if (is_ia32_irn(node)) {
 240                 const arch_register_req_t *req;
 241                 if (pos >= 0)
 242                         req = get_ia32_in_req(node, pos);
 243                 else
 244                         req = get_ia32_out_req(node, node_pos);
 245
 246                 assert(req != NULL);
 247
 248                 return req;
 249         }
 250
 251         /* unknowns should be transformed already */
 252         return arch_no_register_req;
 253 }
 254
 255 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 256         arch_irn_class_t classification = 0;
 257
 258         irn = skip_Proj_const(irn);
 259
 260         if (is_cfop(irn))
 261                 classification |= arch_irn_class_branch;
 262
 263         if (! is_ia32_irn(irn))
 264                 return classification;
 265
 266         if (is_ia32_is_reload(irn))
 267                 classification |= arch_irn_class_reload;
 268
 269         if (is_ia32_is_spill(irn))
 270                 classification |= arch_irn_class_spill;
 271
 272         if (is_ia32_is_remat(irn))
 273                 classification |= arch_irn_class_remat;
 274
 275         return classification;
 276 }
 277
 278 /**
 279  * The IA32 ABI callback object.
 280  */
 281 typedef struct {
 282         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 283         const arch_env_t *aenv;          /**< The architecture environment. */
 284         ir_graph *irg;                   /**< The associated graph. */
 285 } ia32_abi_env_t;
 286
 287 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 288         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 289 }
 290
 291 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 292         set_ia32_frame_ent(irn, ent);
 293 }
 294
 295 static void ia32_set_frame_offset(ir_node *irn, int bias)
 296 {
 297         if (get_ia32_frame_ent(irn) == NULL)
 298                 return;
 299
 300         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 301                 ia32_code_gen_t *cg = ia32_current_cg;
 302                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 303                 if (omit_fp) {
 304                         /* Pop nodes modify the stack pointer before calculating the
 305                          * destination address, so fix this here
 306                          */
 307                         bias -= 4;
 308                 }
 309         }
 310         add_ia32_am_offs_int(irn, bias);
 311 }
 312
 313 static int ia32_get_sp_bias(const ir_node *node)
 314 {
 315         if (is_ia32_Call(node))
 316                 return -(int)get_ia32_call_attr_const(node)->pop;
 317
 318         if (is_ia32_Push(node))
 319                 return 4;
 320
 321         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 322                 return -4;
 323
 324         return 0;
 325 }
 326
 327 /**
 328  * Generate the routine prologue.
 329  *
 330  * @param self       The callback object.
 331  * @param mem        A pointer to the mem node. Update this if you define new memory.
 332  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 333  * @param stack_bias Points to the current stack bias, can be modified if needed.
 334  *
 335  * @return           The register which shall be used as a stack frame base.
 336  *
 337  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 338  */
 339 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 340 {
 341         ia32_abi_env_t   *env      = self;
 342         ia32_code_gen_t  *cg       = ia32_current_cg;
 343         const arch_env_t *arch_env = env->aenv;
 344
 345         if (! env->flags.try_omit_fp) {
 346                 ir_graph *irg     = env->irg;
 347                 ir_node  *bl      = get_irg_start_block(irg);
 348                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 349                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 350                 ir_node  *noreg   = ia32_new_NoReg_gp(cg);
 351                 ir_node  *push;
 352
 353                 /* mark bp register as ignore */
 354                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 355                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 356
 357                 /* push ebp */
 358                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 359                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 360                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 361
 362                 /* the push must have SP out register */
 363                 arch_set_irn_register(curr_sp, arch_env->sp);
 364
 365                 /* this modifies the stack bias, because we pushed 32bit */
 366                 *stack_bias -= 4;
 367
 368                 /* move esp to ebp */
 369                 curr_bp = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 370                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 371                                              arch_register_req_type_ignore);
 372
 373                 /* beware: the copy must be done before any other sp use */
 374                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 375                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 376                                                      arch_register_req_type_produces_sp);
 377
 378                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 379                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 380
 381                 return arch_env->bp;
 382         }
 383
 384         return arch_env->sp;
 385 }
 386
 387 /**
 388  * Generate the routine epilogue.
 389  * @param self    The callback object.
 390  * @param bl      The block for the epilog
 391  * @param mem     A pointer to the mem node. Update this if you define new memory.
 392  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 393  * @return        The register which shall be used as a stack frame base.
 394  *
 395  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 396  */
 397 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 398 {
 399         ia32_abi_env_t   *env      = self;
 400         const arch_env_t *arch_env = env->aenv;
 401         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 402         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 403         ir_graph         *irg      = env->irg;
 404
 405         if (env->flags.try_omit_fp) {
 406                 /* simply remove the stack frame here */
 407                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 408         } else {
 409                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 410
 411                 if (ia32_cg_config.use_leave) {
 412                         ir_node *leave;
 413
 414                         /* leave */
 415                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 416                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 417                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 418                 } else {
 419                         ir_node *pop;
 420
 421                         /* the old SP is not needed anymore (kill the proj) */
 422                         assert(is_Proj(curr_sp));
 423                         kill_node(curr_sp);
 424
 425                         /* copy ebp to esp */
 426                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 427                         arch_set_irn_register(curr_sp, arch_env->sp);
 428                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 429                                                          arch_register_req_type_ignore);
 430
 431                         /* pop ebp */
 432                         pop     = new_rd_ia32_PopEbp(NULL, env->irg, bl, *mem, curr_sp);
 433                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 434                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 435
 436                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 437                 }
 438                 arch_set_irn_register(curr_sp, arch_env->sp);
 439                 arch_set_irn_register(curr_bp, arch_env->bp);
 440         }
 441
 442         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 443         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 444 }
 445
 446 /**
 447  * Initialize the callback object.
 448  * @param call The call object.
 449  * @param aenv The architecture environment.
 450  * @param irg  The graph with the method.
 451  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 452  */
 453 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 454 {
 455         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 456         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 457         env->flags = fl.bits;
 458         env->irg   = irg;
 459         env->aenv  = aenv;
 460         return env;
 461 }
 462
 463 /**
 464  * Destroy the callback object.
 465  * @param self The callback object.
 466  */
 467 static void ia32_abi_done(void *self) {
 468         free(self);
 469 }
 470
 471 /**
 472  * Produces the type which sits between the stack args and the locals on the stack.
 473  * it will contain the return address and space to store the old base pointer.
 474  * @return The Firm type modeling the ABI between type.
 475  */
 476 static ir_type *ia32_abi_get_between_type(void *self)
 477 {
 478 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 479         static ir_type *omit_fp_between_type = NULL;
 480         static ir_type *between_type         = NULL;
 481
 482         ia32_abi_env_t *env = self;
 483
 484         if (! between_type) {
 485                 ir_entity *old_bp_ent;
 486                 ir_entity *ret_addr_ent;
 487                 ir_entity *omit_fp_ret_addr_ent;
 488
 489                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 490                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 491
 492                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 493                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 494                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 495
 496                 set_entity_offset(old_bp_ent, 0);
 497                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 498                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 499                 set_type_state(between_type, layout_fixed);
 500
 501                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 502                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 503
 504                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 505                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 506                 set_type_state(omit_fp_between_type, layout_fixed);
 507         }
 508
 509         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 510 #undef IDENT
 511 }
 512
 513 /**
 514  * Get the estimated cycle count for @p irn.
 515  *
 516  * @param self The this pointer.
 517  * @param irn  The node.
 518  *
 519  * @return     The estimated cycle count for this operation
 520  */
 521 static int ia32_get_op_estimated_cost(const ir_node *irn)
 522 {
 523         int            cost;
 524         ia32_op_type_t op_tp;
 525
 526         if (is_Proj(irn))
 527                 return 0;
 528         if (!is_ia32_irn(irn))
 529                 return 0;
 530
 531         assert(is_ia32_irn(irn));
 532
 533         cost  = get_ia32_latency(irn);
 534         op_tp = get_ia32_op_type(irn);
 535
 536         if (is_ia32_CopyB(irn)) {
 537                 cost = 250;
 538         }
 539         else if (is_ia32_CopyB_i(irn)) {
 540                 int size = get_ia32_copyb_size(irn);
 541                 cost     = 20 + (int)ceil((4/3) * size);
 542         }
 543         /* in case of address mode operations add additional cycles */
 544         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 545                 /*
 546                         In case of stack access and access to fixed addresses add 5 cycles
 547                         (we assume they are in cache), other memory operations cost 20
 548                         cycles.
 549                 */
 550                 if (is_ia32_use_frame(irn) || (
 551                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 552                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 553                     )) {
 554                         cost += 5;
 555                 } else {
 556                         cost += 20;
 557                 }
 558         }
 559
 560         return cost;
 561 }
 562
 563 /**
 564  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 565  *
 566  * @param irn       The original operation
 567  * @param i         Index of the argument we want the inverse operation to yield
 568  * @param inverse   struct to be filled with the resulting inverse op
 569  * @param obstack   The obstack to use for allocation of the returned nodes array
 570  * @return          The inverse operation or NULL if operation invertible
 571  */
 572 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 573         ir_graph *irg;
 574         ir_mode  *mode;
 575         ir_mode  *irn_mode;
 576         ir_node  *block, *noreg, *nomem;
 577         dbg_info *dbg;
 578
 579         /* we cannot invert non-ia32 irns */
 580         if (! is_ia32_irn(irn))
 581                 return NULL;
 582
 583         /* operand must always be a real operand (not base, index or mem) */
 584         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 585                 return NULL;
 586
 587         /* we don't invert address mode operations */
 588         if (get_ia32_op_type(irn) != ia32_Normal)
 589                 return NULL;
 590
 591         /* TODO: adjust for new immediates... */
 592         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 593                    irn);
 594         return NULL;
 595
 596         irg      = get_irn_irg(irn);
 597         block    = get_nodes_block(irn);
 598         mode     = get_irn_mode(irn);
 599         irn_mode = get_irn_mode(irn);
 600         noreg    = get_irn_n(irn, 0);
 601         nomem    = new_r_NoMem(irg);
 602         dbg      = get_irn_dbg_info(irn);
 603
 604         /* initialize structure */
 605         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 606         inverse->costs = 0;
 607         inverse->n     = 1;
 608
 609         switch (get_ia32_irn_opcode(irn)) {
 610                 case iro_ia32_Add:
 611 #if 0
 612                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 613                                 /* we have an add with a const here */
 614                                 /* invers == add with negated const */
 615                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 616                                 inverse->costs   += 1;
 617                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 618                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 619                                 set_ia32_commutative(inverse->nodes[0]);
 620                         }
 621                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 622                                 /* we have an add with a symconst here */
 623                                 /* invers == sub with const */
 624                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 625                                 inverse->costs   += 2;
 626                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 627                         }
 628                         else {
 629                                 /* normal add: inverse == sub */
 630                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 631                                 inverse->costs   += 2;
 632                         }
 633 #endif
 634                         break;
 635                 case iro_ia32_Sub:
 636 #if 0
 637                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 638                                 /* we have a sub with a const/symconst here */
 639                                 /* invers == add with this const */
 640                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 641                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 642                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 643                         }
 644                         else {
 645                                 /* normal sub */
 646                                 if (i == n_ia32_binary_left) {
 647                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 648                                 }
 649                                 else {
 650                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 651                                 }
 652                                 inverse->costs += 1;
 653                         }
 654 #endif
 655                         break;
 656                 case iro_ia32_Xor:
 657 #if 0
 658                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 659                                 /* xor with const: inverse = xor */
 660                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 661                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 662                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 663                         }
 664                         else {
 665                                 /* normal xor */
 666                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 667                                 inverse->costs   += 1;
 668                         }
 669 #endif
 670                         break;
 671                 case iro_ia32_Not: {
 672                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 673                         inverse->costs   += 1;
 674                         break;
 675                 }
 676                 case iro_ia32_Neg: {
 677                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 678                         inverse->costs   += 1;
 679                         break;
 680                 }
 681                 default:
 682                         /* inverse operation not supported */
 683                         return NULL;
 684         }
 685
 686         return inverse;
 687 }
 688
 689 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 690 {
 691         if(mode_is_float(mode))
 692                 return mode_D;
 693
 694         return mode_Iu;
 695 }
 696
 697 /**
 698  * Get the mode that should be used for spilling value node
 699  */
 700 static ir_mode *get_spill_mode(const ir_node *node)
 701 {
 702         ir_mode *mode = get_irn_mode(node);
 703         return get_spill_mode_mode(mode);
 704 }
 705
 706 /**
 707  * Checks whether an addressmode reload for a node with mode mode is compatible
 708  * with a spillslot of mode spill_mode
 709  */
 710 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 711 {
 712         return !mode_is_float(mode) || mode == spillmode;
 713 }
 714
 715 /**
 716  * Check if irn can load its operand at position i from memory (source addressmode).
 717  * @param irn    The irn to be checked
 718  * @param i      The operands position
 719  * @return Non-Zero if operand can be loaded
 720  */
 721 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 722 {
 723         ir_node       *op        = get_irn_n(irn, i);
 724         const ir_mode *mode      = get_irn_mode(op);
 725         const ir_mode *spillmode = get_spill_mode(op);
 726
 727         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 728             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 729             !ia32_is_spillmode_compatible(mode, spillmode) ||
 730             is_ia32_use_frame(irn))                            /* must not already use frame */
 731                 return 0;
 732
 733         switch (get_ia32_am_support(irn)) {
 734                 case ia32_am_none:
 735                         return 0;
 736
 737                 case ia32_am_unary:
 738                         if (i != n_ia32_unary_op)
 739                                 return 0;
 740                         break;
 741
 742                 case ia32_am_binary:
 743                         switch (i) {
 744                                 case n_ia32_binary_left: {
 745                                         const arch_register_req_t *req;
 746                                         if (!is_ia32_commutative(irn))
 747                                                 return 0;
 748
 749                                         /* we can't swap left/right for limited registers
 750                                          * (As this (currently) breaks constraint handling copies)
 751                                          */
 752                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 753                                         if (req->type & arch_register_req_type_limited)
 754                                                 return 0;
 755                                         break;
 756                                 }
 757
 758                                 case n_ia32_binary_right:
 759                                         break;
 760
 761                                 default:
 762                                         return 0;
 763                         }
 764                         break;
 765
 766                 default:
 767                         panic("Unknown AM type");
 768         }
 769
 770         /* HACK: must not already use "real" memory.
 771          * This can happen for Call and Div */
 772         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 773                 return 0;
 774
 775         return 1;
 776 }
 777
 778 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 779                                         unsigned int i)
 780 {
 781         ir_mode *load_mode;
 782         ir_mode *dest_op_mode;
 783
 784         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 785
 786         set_ia32_op_type(irn, ia32_AddrModeS);
 787
 788         load_mode    = get_irn_mode(get_irn_n(irn, i));
 789         dest_op_mode = get_ia32_ls_mode(irn);
 790         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 791                 set_ia32_ls_mode(irn, load_mode);
 792         }
 793         set_ia32_use_frame(irn);
 794         set_ia32_need_stackent(irn);
 795
 796         if (i == n_ia32_binary_left                    &&
 797             get_ia32_am_support(irn) == ia32_am_binary &&
 798             /* immediates are only allowed on the right side */
 799             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 800                 ia32_swap_left_right(irn);
 801                 i = n_ia32_binary_right;
 802         }
 803
 804         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 805
 806         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 807         set_irn_n(irn, n_ia32_mem,  spill);
 808         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 809         set_ia32_is_reload(irn);
 810 }
 811
 812 static const be_abi_callbacks_t ia32_abi_callbacks = {
 813         ia32_abi_init,
 814         ia32_abi_done,
 815         ia32_abi_get_between_type,
 816         ia32_abi_prologue,
 817         ia32_abi_epilogue
 818 };
 819
 820 /* fill register allocator interface */
 821
 822 static const arch_irn_ops_t ia32_irn_ops = {
 823         ia32_get_irn_reg_req,
 824         ia32_classify,
 825         ia32_get_frame_entity,
 826         ia32_set_frame_entity,
 827         ia32_set_frame_offset,
 828         ia32_get_sp_bias,
 829         ia32_get_inverse,
 830         ia32_get_op_estimated_cost,
 831         ia32_possible_memory_operand,
 832         ia32_perform_memory_operand,
 833 };
 834
 835 /**************************************************
 836  *                _                         _  __
 837  *               | |                       (_)/ _|
 838  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 839  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 840  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 841  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 842  *                        __/ |
 843  *                       |___/
 844  **************************************************/
 845
 846 static ir_entity *mcount = NULL;
 847
 848 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 849
 850 static void ia32_before_abi(void *self) {
 851         lower_mode_b_config_t lower_mode_b_config = {
 852                 mode_Iu,  /* lowered mode */
 853                 mode_Bu,  /* preferred mode for set */
 854                 0,        /* don't lower direct compares */
 855         };
 856         ia32_code_gen_t *cg = self;
 857
 858         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 859         if (cg->dump)
 860                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 861         if (cg->gprof) {
 862                 if (mcount == NULL) {
 863                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 864                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 865                         /* FIXME: enter the right ld_ident here */
 866                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 867                         set_entity_visibility(mcount, visibility_external_allocated);
 868                 }
 869                 instrument_initcall(cg->irg, mcount);
 870         }
 871 }
 872
 873 /**
 874  * Transforms the standard firm graph into
 875  * an ia32 firm graph
 876  */
 877 static void ia32_prepare_graph(void *self) {
 878         ia32_code_gen_t *cg = self;
 879
 880         /* do local optimizations */
 881         optimize_graph_df(cg->irg);
 882
 883         /* TODO: we often have dead code reachable through out-edges here. So for
 884          * now we rebuild edges (as we need correct user count for code selection)
 885          */
 886 #if 1
 887         edges_deactivate(cg->irg);
 888         edges_activate(cg->irg);
 889 #endif
 890
 891         if (cg->dump)
 892                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 893
 894         switch (be_transformer) {
 895         case TRANSFORMER_DEFAULT:
 896                 /* transform remaining nodes into assembler instructions */
 897                 ia32_transform_graph(cg);
 898                 break;
 899
 900 #ifdef FIRM_GRGEN_BE
 901         case TRANSFORMER_PBQP:
 902         case TRANSFORMER_RAND:
 903                 /* transform nodes into assembler instructions by PBQP magic */
 904                 ia32_transform_graph_by_pbqp(cg);
 905                 break;
 906 #endif
 907
 908         default:
 909                 panic("invalid transformer");
 910         }
 911
 912         /* do local optimizations (mainly CSE) */
 913         optimize_graph_df(cg->irg);
 914
 915         if (cg->dump)
 916                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 917
 918         /* optimize address mode */
 919         ia32_optimize_graph(cg);
 920
 921         /* do code placement, to optimize the position of constants */
 922         place_code(cg->irg);
 923
 924         if (cg->dump)
 925                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 926 }
 927
 928 ir_node *turn_back_am(ir_node *node)
 929 {
 930         ir_graph *irg   = current_ir_graph;
 931         dbg_info *dbgi  = get_irn_dbg_info(node);
 932         ir_node  *block = get_nodes_block(node);
 933         ir_node  *base  = get_irn_n(node, n_ia32_base);
 934         ir_node  *index = get_irn_n(node, n_ia32_index);
 935         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 936         ir_node  *noreg;
 937
 938         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
 939         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
 940
 941         ia32_copy_am_attrs(load, node);
 942         if (is_ia32_is_reload(node))
 943                 set_ia32_is_reload(load);
 944         set_irn_n(node, n_ia32_mem, new_NoMem());
 945
 946         switch (get_ia32_am_support(node)) {
 947                 case ia32_am_unary:
 948                         set_irn_n(node, n_ia32_unary_op, load_res);
 949                         break;
 950
 951                 case ia32_am_binary:
 952                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 953                                 set_irn_n(node, n_ia32_binary_left, load_res);
 954                         } else {
 955                                 set_irn_n(node, n_ia32_binary_right, load_res);
 956                         }
 957                         break;
 958
 959                 default:
 960                         panic("Unknown AM type");
 961         }
 962         noreg = ia32_new_NoReg_gp(ia32_current_cg);
 963         set_irn_n(node, n_ia32_base,  noreg);
 964         set_irn_n(node, n_ia32_index, noreg);
 965         set_ia32_am_offs_int(node, 0);
 966         set_ia32_am_sc(node, NULL);
 967         set_ia32_am_scale(node, 0);
 968         clear_ia32_am_sc_sign(node);
 969
 970         /* rewire mem-proj */
 971         if (get_irn_mode(node) == mode_T) {
 972                 const ir_edge_t *edge;
 973                 foreach_out_edge(node, edge) {
 974                         ir_node *out = get_edge_src_irn(edge);
 975                         if (get_irn_mode(out) == mode_M) {
 976                                 set_Proj_pred(out, load);
 977                                 set_Proj_proj(out, pn_ia32_Load_M);
 978                                 break;
 979                         }
 980                 }
 981         }
 982
 983         set_ia32_op_type(node, ia32_Normal);
 984         if (sched_is_scheduled(node))
 985                 sched_add_before(node, load);
 986
 987         return load_res;
 988 }
 989
 990 static ir_node *flags_remat(ir_node *node, ir_node *after)
 991 {
 992         /* we should turn back source address mode when rematerializing nodes */
 993         ia32_op_type_t type;
 994         ir_node        *block;
 995         ir_node        *copy;
 996
 997         if (is_Block(after)) {
 998                 block = after;
 999         } else {
1000                 block = get_nodes_block(after);
1001         }
1002
1003         type = get_ia32_op_type(node);
1004         switch (type) {
1005                 case ia32_AddrModeS:
1006                         turn_back_am(node);
1007                         break;
1008
1009                 case ia32_AddrModeD:
1010                         /* TODO implement this later... */
1011                         panic("found DestAM with flag user %+F this should not happen", node);
1012                         break;
1013
1014                 default: assert(type == ia32_Normal); break;
1015         }
1016
1017         copy = exact_copy(node);
1018         set_nodes_block(copy, block);
1019         sched_add_after(after, copy);
1020
1021         return copy;
1022 }
1023
1024 /**
1025  * Called before the register allocator.
1026  */
1027 static void ia32_before_ra(void *self) {
1028         ia32_code_gen_t *cg = self;
1029
1030         /* setup fpu rounding modes */
1031         ia32_setup_fpu_mode(cg);
1032
1033         /* fixup flags */
1034         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1035                            &flags_remat);
1036
1037         ia32_add_missing_keeps(cg);
1038 }
1039
1040
1041 /**
1042  * Transforms a be_Reload into a ia32 Load.
1043  */
1044 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1045         ir_graph *irg        = get_irn_irg(node);
1046         dbg_info *dbg        = get_irn_dbg_info(node);
1047         ir_node *block       = get_nodes_block(node);
1048         ir_entity *ent       = be_get_frame_entity(node);
1049         ir_mode *mode        = get_irn_mode(node);
1050         ir_mode *spillmode   = get_spill_mode(node);
1051         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1052         ir_node *sched_point = NULL;
1053         ir_node *ptr         = get_irg_frame(irg);
1054         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1055         ir_node *new_op, *proj;
1056         const arch_register_t *reg;
1057
1058         if (sched_is_scheduled(node)) {
1059                 sched_point = sched_prev(node);
1060         }
1061
1062         if (mode_is_float(spillmode)) {
1063                 if (ia32_cg_config.use_sse2)
1064                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1065                 else
1066                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1067         }
1068         else if (get_mode_size_bits(spillmode) == 128) {
1069                 /* Reload 128 bit SSE registers */
1070                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1071         }
1072         else
1073                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1074
1075         set_ia32_op_type(new_op, ia32_AddrModeS);
1076         set_ia32_ls_mode(new_op, spillmode);
1077         set_ia32_frame_ent(new_op, ent);
1078         set_ia32_use_frame(new_op);
1079         set_ia32_is_reload(new_op);
1080
1081         DBG_OPT_RELOAD2LD(node, new_op);
1082
1083         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1084
1085         if (sched_point) {
1086                 sched_add_after(sched_point, new_op);
1087                 sched_remove(node);
1088         }
1089
1090         /* copy the register from the old node to the new Load */
1091         reg = arch_get_irn_register(node);
1092         arch_set_irn_register(proj, reg);
1093
1094         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1095
1096         exchange(node, proj);
1097 }
1098
1099 /**
1100  * Transforms a be_Spill node into a ia32 Store.
1101  */
1102 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1103         ir_graph *irg  = get_irn_irg(node);
1104         dbg_info *dbg  = get_irn_dbg_info(node);
1105         ir_node *block = get_nodes_block(node);
1106         ir_entity *ent = be_get_frame_entity(node);
1107         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1108         ir_mode *mode  = get_spill_mode(spillval);
1109         ir_node *noreg = ia32_new_NoReg_gp(cg);
1110         ir_node *nomem = new_rd_NoMem(irg);
1111         ir_node *ptr   = get_irg_frame(irg);
1112         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1113         ir_node *store;
1114         ir_node *sched_point = NULL;
1115
1116         if (sched_is_scheduled(node)) {
1117                 sched_point = sched_prev(node);
1118         }
1119
1120         /* No need to spill unknown values... */
1121         if(is_ia32_Unknown_GP(val) ||
1122                 is_ia32_Unknown_VFP(val) ||
1123                 is_ia32_Unknown_XMM(val)) {
1124                 store = nomem;
1125                 if(sched_point)
1126                         sched_remove(node);
1127
1128                 exchange(node, store);
1129                 return;
1130         }
1131
1132         if (mode_is_float(mode)) {
1133                 if (ia32_cg_config.use_sse2)
1134                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1135                 else
1136                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1137         } else if (get_mode_size_bits(mode) == 128) {
1138                 /* Spill 128 bit SSE registers */
1139                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1140         } else if (get_mode_size_bits(mode) == 8) {
1141                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1142         } else {
1143                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1144         }
1145
1146         set_ia32_op_type(store, ia32_AddrModeD);
1147         set_ia32_ls_mode(store, mode);
1148         set_ia32_frame_ent(store, ent);
1149         set_ia32_use_frame(store);
1150         set_ia32_is_spill(store);
1151         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1152         DBG_OPT_SPILL2ST(node, store);
1153
1154         if (sched_point) {
1155                 sched_add_after(sched_point, store);
1156                 sched_remove(node);
1157         }
1158
1159         exchange(node, store);
1160 }
1161
1162 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1163         ir_graph *irg = get_irn_irg(node);
1164         dbg_info *dbg = get_irn_dbg_info(node);
1165         ir_node *block = get_nodes_block(node);
1166         ir_node *noreg = ia32_new_NoReg_gp(cg);
1167         ir_node *frame = get_irg_frame(irg);
1168
1169         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1170
1171         set_ia32_frame_ent(push, ent);
1172         set_ia32_use_frame(push);
1173         set_ia32_op_type(push, ia32_AddrModeS);
1174         set_ia32_ls_mode(push, mode_Is);
1175         set_ia32_is_spill(push);
1176
1177         sched_add_before(schedpoint, push);
1178         return push;
1179 }
1180
1181 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1182         ir_graph *irg = get_irn_irg(node);
1183         dbg_info *dbg = get_irn_dbg_info(node);
1184         ir_node *block = get_nodes_block(node);
1185         ir_node *noreg = ia32_new_NoReg_gp(cg);
1186         ir_node *frame = get_irg_frame(irg);
1187
1188         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1189
1190         set_ia32_frame_ent(pop, ent);
1191         set_ia32_use_frame(pop);
1192         set_ia32_op_type(pop, ia32_AddrModeD);
1193         set_ia32_ls_mode(pop, mode_Is);
1194         set_ia32_is_reload(pop);
1195
1196         sched_add_before(schedpoint, pop);
1197
1198         return pop;
1199 }
1200
1201 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1202 {
1203         ir_graph *irg = get_irn_irg(node);
1204         dbg_info *dbg = get_irn_dbg_info(node);
1205         ir_node *block = get_nodes_block(node);
1206         ir_mode *spmode = mode_Iu;
1207         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1208         ir_node *sp;
1209
1210         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1211         arch_set_irn_register(sp, spreg);
1212
1213         return sp;
1214 }
1215
1216 /**
1217  * Transform MemPerm, currently we do this the ugly way and produce
1218  * push/pop into/from memory cascades. This is possible without using
1219  * any registers.
1220  */
1221 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1222 {
1223         ir_graph        *irg   = get_irn_irg(node);
1224         ir_node         *block = get_nodes_block(node);
1225         ir_node         *sp    = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1226         int              arity = be_get_MemPerm_entity_arity(node);
1227         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1228         ir_node         *in[1];
1229         ir_node         *keep;
1230         int              i;
1231         const ir_edge_t *edge;
1232         const ir_edge_t *next;
1233
1234         /* create Pushs */
1235         for(i = 0; i < arity; ++i) {
1236                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1237                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1238                 ir_type *enttype = get_entity_type(inent);
1239                 unsigned entsize = get_type_size_bytes(enttype);
1240                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1241                 ir_node *mem = get_irn_n(node, i + 1);
1242                 ir_node *push;
1243
1244                 /* work around cases where entities have different sizes */
1245                 if(entsize2 < entsize)
1246                         entsize = entsize2;
1247                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1248
1249                 push = create_push(cg, node, node, sp, mem, inent);
1250                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1251                 if(entsize == 8) {
1252                         /* add another push after the first one */
1253                         push = create_push(cg, node, node, sp, mem, inent);
1254                         add_ia32_am_offs_int(push, 4);
1255                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1256                 }
1257
1258                 set_irn_n(node, i, new_Bad());
1259         }
1260
1261         /* create pops */
1262         for(i = arity - 1; i >= 0; --i) {
1263                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1264                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1265                 ir_type *enttype = get_entity_type(outent);
1266                 unsigned entsize = get_type_size_bytes(enttype);
1267                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1268                 ir_node *pop;
1269
1270                 /* work around cases where entities have different sizes */
1271                 if(entsize2 < entsize)
1272                         entsize = entsize2;
1273                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1274
1275                 pop = create_pop(cg, node, node, sp, outent);
1276                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1277                 if(entsize == 8) {
1278                         add_ia32_am_offs_int(pop, 4);
1279
1280                         /* add another pop after the first one */
1281                         pop = create_pop(cg, node, node, sp, outent);
1282                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1283                 }
1284
1285                 pops[i] = pop;
1286         }
1287
1288         in[0] = sp;
1289         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1290         sched_add_before(node, keep);
1291
1292         /* exchange memprojs */
1293         foreach_out_edge_safe(node, edge, next) {
1294                 ir_node *proj = get_edge_src_irn(edge);
1295                 int p = get_Proj_proj(proj);
1296
1297                 assert(p < arity);
1298
1299                 set_Proj_pred(proj, pops[p]);
1300                 set_Proj_proj(proj, pn_ia32_Pop_M);
1301         }
1302
1303         /* remove memperm */
1304         arity = get_irn_arity(node);
1305         for(i = 0; i < arity; ++i) {
1306                 set_irn_n(node, i, new_Bad());
1307         }
1308         sched_remove(node);
1309 }
1310
1311 /**
1312  * Block-Walker: Calls the transform functions Spill and Reload.
1313  */
1314 static void ia32_after_ra_walker(ir_node *block, void *env) {
1315         ir_node *node, *prev;
1316         ia32_code_gen_t *cg = env;
1317
1318         /* beware: the schedule is changed here */
1319         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1320                 prev = sched_prev(node);
1321
1322                 if (be_is_Reload(node)) {
1323                         transform_to_Load(cg, node);
1324                 } else if (be_is_Spill(node)) {
1325                         transform_to_Store(cg, node);
1326                 } else if (be_is_MemPerm(node)) {
1327                         transform_MemPerm(cg, node);
1328                 }
1329         }
1330 }
1331
1332 /**
1333  * Collects nodes that need frame entities assigned.
1334  */
1335 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1336 {
1337         be_fec_env_t  *env = data;
1338         const ir_mode *mode;
1339         int            align;
1340
1341         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1342                 mode  = get_spill_mode_mode(get_irn_mode(node));
1343                 align = get_mode_size_bytes(mode);
1344         } else if (is_ia32_irn(node)         &&
1345                         get_ia32_frame_ent(node) == NULL &&
1346                         is_ia32_use_frame(node)) {
1347                 if (is_ia32_need_stackent(node))
1348                         goto need_stackent;
1349
1350                 switch (get_ia32_irn_opcode(node)) {
1351 need_stackent:
1352                         case iro_ia32_Load: {
1353                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1354
1355                                 if (attr->data.need_32bit_stackent) {
1356                                         mode = mode_Is;
1357                                 } else if (attr->data.need_64bit_stackent) {
1358                                         mode = mode_Ls;
1359                                 } else {
1360                                         mode = get_ia32_ls_mode(node);
1361                                         if (is_ia32_is_reload(node))
1362                                                 mode = get_spill_mode_mode(mode);
1363                                 }
1364                                 align = get_mode_size_bytes(mode);
1365                                 break;
1366                         }
1367
1368                         case iro_ia32_vfild:
1369                         case iro_ia32_vfld:
1370                         case iro_ia32_xLoad: {
1371                                 mode  = get_ia32_ls_mode(node);
1372                                 align = 4;
1373                                 break;
1374                         }
1375
1376                         case iro_ia32_FldCW: {
1377                                 /* although 2 byte would be enough 4 byte performs best */
1378                                 mode  = mode_Iu;
1379                                 align = 4;
1380                                 break;
1381                         }
1382
1383                         default:
1384 #ifndef NDEBUG
1385                                 panic("unexpected frame user while collection frame entity nodes");
1386
1387                         case iro_ia32_FnstCW:
1388                         case iro_ia32_Store8Bit:
1389                         case iro_ia32_Store:
1390                         case iro_ia32_fst:
1391                         case iro_ia32_fstp:
1392                         case iro_ia32_vfist:
1393                         case iro_ia32_vfisttp:
1394                         case iro_ia32_vfst:
1395                         case iro_ia32_xStore:
1396                         case iro_ia32_xStoreSimple:
1397 #endif
1398                                 return;
1399                 }
1400         } else {
1401                 return;
1402         }
1403         be_node_needs_frame_entity(env, node, mode, align);
1404 }
1405
1406 /**
1407  * We transform Spill and Reload here. This needs to be done before
1408  * stack biasing otherwise we would miss the corrected offset for these nodes.
1409  */
1410 static void ia32_after_ra(void *self) {
1411         ia32_code_gen_t *cg = self;
1412         ir_graph *irg = cg->irg;
1413         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1414
1415         /* create and coalesce frame entities */
1416         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1417         be_assign_entities(fec_env);
1418         be_free_frame_entity_coalescer(fec_env);
1419
1420         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1421 }
1422
1423 /**
1424  * Last touchups for the graph before emit: x87 simulation to replace the
1425  * virtual with real x87 instructions, creating a block schedule and peephole
1426  * optimisations.
1427  */
1428 static void ia32_finish(void *self) {
1429         ia32_code_gen_t *cg = self;
1430         ir_graph        *irg = cg->irg;
1431
1432         ia32_finish_irg(irg, cg);
1433
1434         /* we might have to rewrite x87 virtual registers */
1435         if (cg->do_x87_sim) {
1436                 x87_simulate_graph(cg->birg);
1437         }
1438
1439         /* do peephole optimisations */
1440         ia32_peephole_optimization(cg);
1441
1442         /* create block schedule, this also removes empty blocks which might
1443          * produce critical edges */
1444         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1445 }
1446
1447 /**
1448  * Emits the code, closes the output file and frees
1449  * the code generator interface.
1450  */
1451 static void ia32_codegen(void *self) {
1452         ia32_code_gen_t *cg = self;
1453         ir_graph        *irg = cg->irg;
1454
1455         ia32_gen_routine(cg, irg);
1456
1457         cur_reg_set = NULL;
1458
1459         /* remove it from the isa */
1460         cg->isa->cg = NULL;
1461
1462         assert(ia32_current_cg == cg);
1463         ia32_current_cg = NULL;
1464
1465         /* de-allocate code generator */
1466         del_set(cg->reg_set);
1467         free(cg);
1468 }
1469
1470 /**
1471  * Returns the node representing the PIC base.
1472  */
1473 static ir_node *ia32_get_pic_base(void *self) {
1474         ir_node         *block;
1475         ia32_code_gen_t *cg      = self;
1476         ir_node         *get_eip = cg->get_eip;
1477         if (get_eip != NULL)
1478                 return get_eip;
1479
1480         block       = get_irg_start_block(cg->irg);
1481         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1482         cg->get_eip = get_eip;
1483
1484         be_dep_on_frame(get_eip);
1485         return get_eip;
1486 }
1487
1488 static void *ia32_cg_init(be_irg_t *birg);
1489
1490 static const arch_code_generator_if_t ia32_code_gen_if = {
1491         ia32_cg_init,
1492         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1493         ia32_before_abi,     /* before abi introduce hook */
1494         ia32_prepare_graph,
1495         NULL,                /* spill */
1496         ia32_before_ra,      /* before register allocation hook */
1497         ia32_after_ra,       /* after register allocation hook */
1498         ia32_finish,         /* called before codegen */
1499         ia32_codegen         /* emit && done */
1500 };
1501
1502 /**
1503  * Initializes a IA32 code generator.
1504  */
1505 static void *ia32_cg_init(be_irg_t *birg) {
1506         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1507         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1508
1509         cg->impl      = &ia32_code_gen_if;
1510         cg->irg       = birg->irg;
1511         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1512         cg->isa       = isa;
1513         cg->birg      = birg;
1514         cg->blk_sched = NULL;
1515         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1516         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1517
1518         if (cg->gprof) {
1519                 /* Linux gprof implementation needs base pointer */
1520                 birg->main_env->options->omit_fp = 0;
1521         }
1522
1523         /* enter it */
1524         isa->cg = cg;
1525
1526 #ifndef NDEBUG
1527         if (isa->name_obst) {
1528                 obstack_free(isa->name_obst, NULL);
1529                 obstack_init(isa->name_obst);
1530         }
1531 #endif /* NDEBUG */
1532
1533         cur_reg_set = cg->reg_set;
1534
1535         assert(ia32_current_cg == NULL);
1536         ia32_current_cg = cg;
1537
1538         return (arch_code_generator_t *)cg;
1539 }
1540
1541
1542
1543 /*****************************************************************
1544  *  ____             _                  _   _____  _____
1545  * |  _ \           | |                | | |_   _|/ ____|  /\
1546  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1547  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1548  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1549  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1550  *
1551  *****************************************************************/
1552
1553 /**
1554  * Set output modes for GCC
1555  */
1556 static const tarval_mode_info mo_integer = {
1557         TVO_HEX,
1558         "0x",
1559         NULL,
1560 };
1561
1562 /*
1563  * set the tarval output mode of all integer modes to decimal
1564  */
1565 static void set_tarval_output_modes(void)
1566 {
1567         int i;
1568
1569         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1570                 ir_mode *mode = get_irp_mode(i);
1571
1572                 if (mode_is_int(mode))
1573                         set_tarval_mode_output_option(mode, &mo_integer);
1574         }
1575 }
1576
1577 const arch_isa_if_t ia32_isa_if;
1578
1579 /**
1580  * The template that generates a new ISA object.
1581  * Note that this template can be changed by command line
1582  * arguments.
1583  */
1584 static ia32_isa_t ia32_isa_template = {
1585         {
1586                 &ia32_isa_if,            /* isa interface implementation */
1587                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1588                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1589                 -1,                      /* stack direction */
1590                 2,                       /* power of two stack alignment, 2^2 == 4 */
1591                 NULL,                    /* main environment */
1592                 7,                       /* costs for a spill instruction */
1593                 5,                       /* costs for a reload instruction */
1594         },
1595         NULL,                    /* 16bit register names */
1596         NULL,                    /* 8bit register names */
1597         NULL,                    /* 8bit register names high */
1598         NULL,                    /* types */
1599         NULL,                    /* tv_ents */
1600         NULL,                    /* current code generator */
1601         NULL,                    /* abstract machine */
1602 #ifndef NDEBUG
1603         NULL,                    /* name obstack */
1604 #endif
1605 };
1606
1607 static void init_asm_constraints(void)
1608 {
1609         be_init_default_asm_constraint_flags();
1610
1611         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1612         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1613         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1614         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1615         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1616         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1617         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1618         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1619         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1620         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1621         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1622         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1623         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1624         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1625         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1626         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1627         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1628         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1629         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1630         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1631
1632         /* no support for autodecrement/autoincrement */
1633         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1634         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1635         /* no float consts */
1636         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1637         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1638         /* makes no sense on x86 */
1639         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1640         /* no support for sse consts yet */
1641         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1642         /* no support for x87 consts yet */
1643         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1644         /* no support for mmx registers yet */
1645         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1646         /* not available in 32bit mode */
1647         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1648         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1649
1650         /* no code yet to determine register class needed... */
1651         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1652 }
1653
1654 /**
1655  * Initializes the backend ISA.
1656  */
1657 static arch_env_t *ia32_init(FILE *file_handle) {
1658         static int inited = 0;
1659         ia32_isa_t *isa;
1660         int        i, n;
1661
1662         if (inited)
1663                 return NULL;
1664         inited = 1;
1665
1666         set_tarval_output_modes();
1667
1668         isa = XMALLOC(ia32_isa_t);
1669         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1670
1671         if(mode_fpcw == NULL) {
1672                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1673         }
1674
1675         ia32_register_init();
1676         ia32_create_opcodes(&ia32_irn_ops);
1677
1678         be_emit_init(file_handle);
1679         isa->regs_16bit     = pmap_create();
1680         isa->regs_8bit      = pmap_create();
1681         isa->regs_8bit_high = pmap_create();
1682         isa->types          = pmap_create();
1683         isa->tv_ent         = pmap_create();
1684         isa->cpu            = ia32_init_machine_description();
1685
1686         ia32_build_16bit_reg_map(isa->regs_16bit);
1687         ia32_build_8bit_reg_map(isa->regs_8bit);
1688         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1689
1690 #ifndef NDEBUG
1691         isa->name_obst = XMALLOC(struct obstack);
1692         obstack_init(isa->name_obst);
1693 #endif /* NDEBUG */
1694
1695         /* enter the ISA object into the intrinsic environment */
1696         intrinsic_env.isa = isa;
1697
1698         /* emit asm includes */
1699         n = get_irp_n_asms();
1700         for (i = 0; i < n; ++i) {
1701                 be_emit_cstring("#APP\n");
1702                 be_emit_ident(get_irp_asm(i));
1703                 be_emit_cstring("\n#NO_APP\n");
1704         }
1705
1706         /* needed for the debug support */
1707         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1708         be_emit_cstring(".Ltext0:\n");
1709         be_emit_write_line();
1710
1711         /* we mark referenced global entities, so we can only emit those which
1712          * are actually referenced. (Note: you mustn't use the type visited flag
1713          * elsewhere in the backend)
1714          */
1715         inc_master_type_visited();
1716
1717         return &isa->arch_env;
1718 }
1719
1720
1721
1722 /**
1723  * Closes the output file and frees the ISA structure.
1724  */
1725 static void ia32_done(void *self) {
1726         ia32_isa_t *isa = self;
1727
1728         /* emit now all global declarations */
1729         be_gas_emit_decls(isa->arch_env.main_env, 1);
1730
1731         pmap_destroy(isa->regs_16bit);
1732         pmap_destroy(isa->regs_8bit);
1733         pmap_destroy(isa->regs_8bit_high);
1734         pmap_destroy(isa->tv_ent);
1735         pmap_destroy(isa->types);
1736
1737 #ifndef NDEBUG
1738         obstack_free(isa->name_obst, NULL);
1739 #endif /* NDEBUG */
1740
1741         be_emit_exit();
1742
1743         free(self);
1744 }
1745
1746
1747 /**
1748  * Return the number of register classes for this architecture.
1749  * We report always these:
1750  *  - the general purpose registers
1751  *  - the SSE floating point register set
1752  *  - the virtual floating point registers
1753  *  - the SSE vector register set
1754  */
1755 static unsigned ia32_get_n_reg_class(const void *self) {
1756         (void) self;
1757         return N_CLASSES;
1758 }
1759
1760 /**
1761  * Return the register class for index i.
1762  */
1763 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1764                                                        unsigned i)
1765 {
1766         (void) self;
1767         assert(i < N_CLASSES);
1768         return &ia32_reg_classes[i];
1769 }
1770
1771 /**
1772  * Get the register class which shall be used to store a value of a given mode.
1773  * @param self The this pointer.
1774  * @param mode The mode in question.
1775  * @return A register class which can hold values of the given mode.
1776  */
1777 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1778                 const ir_mode *mode)
1779 {
1780         (void) self;
1781
1782         if (mode_is_float(mode)) {
1783                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1784         }
1785         else
1786                 return &ia32_reg_classes[CLASS_ia32_gp];
1787 }
1788
1789 /**
1790  * Get the ABI restrictions for procedure calls.
1791  * @param self        The this pointer.
1792  * @param method_type The type of the method (procedure) in question.
1793  * @param abi         The abi object to be modified
1794  */
1795 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1796                               be_abi_call_t *abi)
1797 {
1798         ir_type  *tp;
1799         ir_mode  *mode;
1800         unsigned  cc;
1801         int       n, i, regnum;
1802         int                 pop_amount = 0;
1803         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1804
1805         (void) self;
1806
1807         /* set abi flags for calls */
1808         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1809         call_flags.bits.store_args_sequential = 0;
1810         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1811         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1812         call_flags.bits.call_has_imm          = 0;  /* No call immediates, we handle this by ourselves */
1813
1814         /* set parameter passing style */
1815         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1816
1817         if (get_method_variadicity(method_type) == variadicity_variadic) {
1818                 /* pass all parameters of a variadic function on the stack */
1819                 cc = cc_cdecl_set;
1820         } else {
1821                 cc = get_method_calling_convention(method_type);
1822                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1823                     ia32_cg_config.optimize_cc) {
1824                         /* set the calling conventions to register parameter */
1825                         cc = (cc & ~cc_bits) | cc_reg_param;
1826                 }
1827         }
1828
1829         /* we have to pop the shadow parameter ourself for compound calls */
1830         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1831                         && !(cc & cc_reg_param)) {
1832                 pop_amount += get_mode_size_bytes(mode_P_data);
1833         }
1834
1835         n = get_method_n_params(method_type);
1836         for (i = regnum = 0; i < n; i++) {
1837                 ir_mode               *mode;
1838                 const arch_register_t *reg = NULL;
1839
1840                 tp   = get_method_param_type(method_type, i);
1841                 mode = get_type_mode(tp);
1842                 if (mode != NULL) {
1843                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1844                 }
1845                 if (reg != NULL) {
1846                         be_abi_call_param_reg(abi, i, reg);
1847                         ++regnum;
1848                 } else {
1849                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1850                          * movl has a shorter opcode than mov[sz][bw]l */
1851                         ir_mode *load_mode = mode;
1852
1853                         if (mode != NULL) {
1854                                 unsigned size = get_mode_size_bytes(mode);
1855
1856                                 if (cc & cc_callee_clear_stk) {
1857                                         pop_amount += (size + 3U) & ~3U;
1858                                 }
1859
1860                                 if (size < 4) load_mode = mode_Iu;
1861                         }
1862
1863                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1864                 }
1865         }
1866
1867         be_abi_call_set_pop(abi, pop_amount);
1868
1869         /* set return registers */
1870         n = get_method_n_ress(method_type);
1871
1872         assert(n <= 2 && "more than two results not supported");
1873
1874         /* In case of 64bit returns, we will have two 32bit values */
1875         if (n == 2) {
1876                 tp   = get_method_res_type(method_type, 0);
1877                 mode = get_type_mode(tp);
1878
1879                 assert(!mode_is_float(mode) && "two FP results not supported");
1880
1881                 tp   = get_method_res_type(method_type, 1);
1882                 mode = get_type_mode(tp);
1883
1884                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1885
1886                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1887                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1888         }
1889         else if (n == 1) {
1890                 const arch_register_t *reg;
1891
1892                 tp   = get_method_res_type(method_type, 0);
1893                 assert(is_atomic_type(tp));
1894                 mode = get_type_mode(tp);
1895
1896                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1897
1898                 be_abi_call_res_reg(abi, 0, reg);
1899         }
1900 }
1901
1902 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1903 {
1904         (void) block_env;
1905
1906         if(!is_ia32_irn(irn)) {
1907                 return -1;
1908         }
1909
1910         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1911                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1912                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1913                 || is_ia32_Immediate(irn))
1914                 return 0;
1915
1916         return 1;
1917 }
1918
1919 /**
1920  * Initializes the code generator interface.
1921  */
1922 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1923 {
1924         (void) self;
1925         return &ia32_code_gen_if;
1926 }
1927
1928 /**
1929  * Returns the estimated execution time of an ia32 irn.
1930  */
1931 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1932         (void) env;
1933         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
1934 }
1935
1936 list_sched_selector_t ia32_sched_selector;
1937
1938 /**
1939  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1940  */
1941 static const list_sched_selector_t *ia32_get_list_sched_selector(
1942                 const void *self, list_sched_selector_t *selector)
1943 {
1944         (void) self;
1945         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1946         ia32_sched_selector.exectime              = ia32_sched_exectime;
1947         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1948         return &ia32_sched_selector;
1949 }
1950
1951 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1952 {
1953         (void) self;
1954         return NULL;
1955 }
1956
1957 /**
1958  * Returns the necessary byte alignment for storing a register of given class.
1959  */
1960 static int ia32_get_reg_class_alignment(const void *self,
1961                                         const arch_register_class_t *cls)
1962 {
1963         ir_mode *mode = arch_register_class_mode(cls);
1964         int bytes     = get_mode_size_bytes(mode);
1965         (void) self;
1966
1967         if (mode_is_float(mode) && bytes > 8)
1968                 return 16;
1969         return bytes;
1970 }
1971
1972 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1973                 const void *self, const ir_node *irn)
1974 {
1975         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1976                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1977                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1978                 NULL,
1979         };
1980         static const be_execution_unit_t *_allowed_units_GP[] = {
1981                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1982                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1983                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1984                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1985                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1986                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1987                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1988                 NULL,
1989         };
1990         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1991                 &be_machine_execution_units_DUMMY[0],
1992                 NULL,
1993         };
1994         static const be_execution_unit_t **_units_callret[] = {
1995                 _allowed_units_BRANCH,
1996                 NULL
1997         };
1998         static const be_execution_unit_t **_units_other[] = {
1999                 _allowed_units_GP,
2000                 NULL
2001         };
2002         static const be_execution_unit_t **_units_dummy[] = {
2003                 _allowed_units_DUMMY,
2004                 NULL
2005         };
2006         const be_execution_unit_t ***ret;
2007         (void) self;
2008
2009         if (is_ia32_irn(irn)) {
2010                 ret = get_ia32_exec_units(irn);
2011         } else if (is_be_node(irn)) {
2012                 if (be_is_Return(irn)) {
2013                         ret = _units_callret;
2014                 } else if (be_is_Barrier(irn)) {
2015                         ret = _units_dummy;
2016                 } else {
2017                         ret = _units_other;
2018                 }
2019         }
2020         else {
2021                 ret = _units_dummy;
2022         }
2023
2024         return ret;
2025 }
2026
2027 /**
2028  * Return the abstract ia32 machine.
2029  */
2030 static const be_machine_t *ia32_get_machine(const void *self) {
2031         const ia32_isa_t *isa = self;
2032         return isa->cpu;
2033 }
2034
2035 /**
2036  * Return irp irgs in the desired order.
2037  */
2038 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2039 {
2040         (void) self;
2041         (void) irg_list;
2042         return NULL;
2043 }
2044
2045 static void ia32_mark_remat(const void *self, ir_node *node) {
2046         (void) self;
2047         if (is_ia32_irn(node)) {
2048                 set_ia32_is_remat(node);
2049         }
2050 }
2051
2052 /**
2053  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2054  * @return 1 if allowed, 0 otherwise
2055  */
2056 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2057 {
2058         ir_node *phi;
2059         ir_node *cmp = NULL;
2060
2061         /* we can't handle psis with 64bit compares yet */
2062         if (is_Proj(sel)) {
2063                 cmp = get_Proj_pred(sel);
2064                 if (is_Cmp(cmp)) {
2065                         ir_node *left     = get_Cmp_left(cmp);
2066                         ir_mode *cmp_mode = get_irn_mode(left);
2067                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2068                                 return 0;
2069                 } else {
2070                         cmp = NULL;
2071                 }
2072         }
2073
2074         if (ia32_cg_config.use_cmov) {
2075                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2076                         pn_Cmp pn   = get_Proj_proj(sel);
2077                         ir_node *cl = get_Cmp_left(cmp);
2078                         ir_node *cr = get_Cmp_right(cmp);
2079
2080                         /* check the Phi nodes: no 64bit and no floating point cmov */
2081                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2082                                 ir_mode *mode = get_irn_mode(phi);
2083
2084                                 if (mode_is_float(mode)) {
2085                                         /* check for Min, Max */
2086                                         ir_node *t = get_Phi_pred(phi, i);
2087                                         ir_node *f = get_Phi_pred(phi, j);
2088                                         int res    = 0;
2089
2090                                         /* SSE2 supports Min & Max */
2091                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2092                                                 if (cl == t && cr == f) {
2093                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2094                                                         res = 1;
2095                                                 } else if (cl == f && cr == t) {
2096                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2097                                                         res = 1;
2098                                                 }
2099                                         }
2100                                         if (! res)
2101                                                 return 0;
2102
2103                                 } else if (get_mode_size_bits(mode) > 32)
2104                                         return 0;
2105                         }
2106                 } else {
2107                         /* check the Phi nodes: no 64bit and no floating point cmov */
2108                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2109                                 ir_mode *mode = get_irn_mode(phi);
2110
2111                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2112                                         return 0;
2113                         }
2114                 }
2115
2116                 return 1;
2117         } else {
2118                 ir_node *cl, *cr;
2119                 pn_Cmp  pn;
2120
2121                 /* No cmov, only some special cases */
2122                 if (cmp == NULL)
2123                         return 0;
2124
2125                 /* Now some supported cases here */
2126                 pn = get_Proj_proj(sel);
2127                 cl = get_Cmp_left(cmp);
2128                 cr = get_Cmp_right(cmp);
2129
2130                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2131                         ir_mode *mode = get_irn_mode(phi);
2132                         int res = 0;
2133                         ir_node *t, *f;
2134
2135                         t = get_Phi_pred(phi, i);
2136                         f = get_Phi_pred(phi, j);
2137
2138                         /* no floating point and no 64bit yet */
2139                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2140                                 return 0;
2141
2142                         if (is_Const(t) && is_Const(f)) {
2143                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2144                                         /* always support Psi(x, C1, C2) */
2145                                         res = 1;
2146                                 }
2147                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2148                                 if (0) {
2149 #if 0
2150                                 } else if (cl == t && cr == f) {
2151                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2152                                         res = 1;
2153                                 } else if (cl == f && cr == t) {
2154                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2155                                         res = 1;
2156 #endif
2157                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2158                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2159                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2160                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2161                                         res = 1;
2162                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2163                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2164                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2165                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2166                                         res = 1;
2167                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2168                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2169                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2170                                                 res = 1;
2171                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2172                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2173                                                 res = 1;
2174                                         }
2175                                 }
2176                         }
2177                         if (! res)
2178                                 return 0;
2179                 }
2180                 /* all checks passed */
2181                 return 1;
2182         }
2183         return 0;
2184 }
2185
2186 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2187 {
2188         (void) self;
2189         (void) c;
2190
2191         /* we already added all our simple flags to the flags modifier list in
2192          * init, so this flag we don't know. */
2193         return ASM_CONSTRAINT_FLAG_INVALID;
2194 }
2195
2196 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2197 {
2198         (void) self;
2199
2200         return ia32_get_clobber_register(clobber) != NULL;
2201 }
2202
2203 /**
2204  * Returns the libFirm configuration parameter for this backend.
2205  */
2206 static const backend_params *ia32_get_libfirm_params(void) {
2207         static const ir_settings_if_conv_t ifconv = {
2208                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2209                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2210         };
2211         static const ir_settings_arch_dep_t ad = {
2212                 1,                   /* also use subs */
2213                 4,                   /* maximum shifts */
2214                 31,                  /* maximum shift amount */
2215                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2216
2217                 1,  /* allow Mulhs */
2218                 1,  /* allow Mulus */
2219                 32  /* Mulh allowed up to 32 bit */
2220         };
2221         static backend_params p = {
2222                 1,     /* need dword lowering */
2223                 1,     /* support inline assembly */
2224                 0,     /* no immediate floating point mode. */
2225                 NULL,  /* no additional opcodes */
2226                 NULL,  /* will be set later */
2227                 ia32_create_intrinsic_fkt,
2228                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2229                 NULL,  /* will be set below */
2230                 NULL   /* will be set below */
2231         };
2232
2233         ia32_setup_cg_config();
2234
2235         /* doesn't really belong here, but this is the earliest place the backend
2236          * is called... */
2237         init_asm_constraints();
2238
2239         p.dep_param    = &ad;
2240         p.if_conv_info = &ifconv;
2241         return &p;
2242 }
2243
2244 static const lc_opt_enum_int_items_t gas_items[] = {
2245         { "elf",     GAS_FLAVOUR_ELF },
2246         { "mingw",   GAS_FLAVOUR_MINGW  },
2247         { "yasm",    GAS_FLAVOUR_YASM   },
2248         { "macho",   GAS_FLAVOUR_MACH_O },
2249         { NULL,      0 }
2250 };
2251
2252 static lc_opt_enum_int_var_t gas_var = {
2253         (int*) &be_gas_flavour, gas_items
2254 };
2255
2256 #ifdef FIRM_GRGEN_BE
2257 static const lc_opt_enum_int_items_t transformer_items[] = {
2258         { "default", TRANSFORMER_DEFAULT },
2259         { "pbqp",    TRANSFORMER_PBQP    },
2260         { "random",  TRANSFORMER_RAND    },
2261         { NULL,      0                   }
2262 };
2263
2264 static lc_opt_enum_int_var_t transformer_var = {
2265         (int*)&be_transformer, transformer_items
2266 };
2267 #endif
2268
2269 static const lc_opt_table_entry_t ia32_options[] = {
2270         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2271 #ifdef FIRM_GRGEN_BE
2272         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2273 #endif
2274         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2275                        &ia32_isa_template.arch_env.stack_alignment),
2276         LC_OPT_LAST
2277 };
2278
2279 const arch_isa_if_t ia32_isa_if = {
2280         ia32_init,
2281         ia32_done,
2282         ia32_handle_intrinsics,
2283         ia32_get_n_reg_class,
2284         ia32_get_reg_class,
2285         ia32_get_reg_class_for_mode,
2286         ia32_get_call_abi,
2287         ia32_get_code_generator_if,
2288         ia32_get_list_sched_selector,
2289         ia32_get_ilp_sched_selector,
2290         ia32_get_reg_class_alignment,
2291         ia32_get_libfirm_params,
2292         ia32_get_allowed_execution_units,
2293         ia32_get_machine,
2294         ia32_get_irg_list,
2295         ia32_mark_remat,
2296         ia32_parse_asm_constraint,
2297         ia32_is_valid_clobber
2298 };
2299
2300 void ia32_init_emitter(void);
2301 void ia32_init_finish(void);
2302 void ia32_init_optimize(void);
2303 void ia32_init_transform(void);
2304 void ia32_init_x87(void);
2305
2306 void be_init_arch_ia32(void)
2307 {
2308         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2309         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2310
2311         lc_opt_add_table(ia32_grp, ia32_options);
2312         be_register_isa_if("ia32", &ia32_isa_if);
2313
2314         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2315
2316         ia32_init_emitter();
2317         ia32_init_finish();
2318         ia32_init_optimize();
2319         ia32_init_transform();
2320         ia32_init_x87();
2321         ia32_init_architecture();
2322 }
2323
2324 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);