nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54 #include "lower_dw.h"
  55 #include "lower_calls.h"
  56 #include "lower_mode_b.h"
  57 #include "lower_softfloat.h"
  58
  59 #include "../beabi.h"
  60 #include "../beirg.h"
  61 #include "../benode.h"
  62 #include "../belower.h"
  63 #include "../besched.h"
  64 #include "be.h"
  65 #include "../be_t.h"
  66 #include "../beirgmod.h"
  67 #include "../be_dbgout.h"
  68 #include "../beblocksched.h"
  69 #include "../bemachine.h"
  70 #include "../bespillutil.h"
  71 #include "../bespillslots.h"
  72 #include "../bemodule.h"
  73 #include "../begnuas.h"
  74 #include "../bestate.h"
  75 #include "../beflags.h"
  76 #include "../betranshlp.h"
  77 #include "../belistsched.h"
  78 #include "../beabihelper.h"
  79 #include "../bestack.h"
  80
  81 #include "bearch_ia32_t.h"
  82
  83 #include "ia32_new_nodes.h"
  84 #include "gen_ia32_regalloc_if.h"
  85 #include "gen_ia32_machine.h"
  86 #include "ia32_common_transform.h"
  87 #include "ia32_transform.h"
  88 #include "ia32_emitter.h"
  89 #include "ia32_optimize.h"
  90 #include "ia32_x87.h"
  91 #include "ia32_dbg_stat.h"
  92 #include "ia32_finish.h"
  93 #include "ia32_fpu.h"
  94 #include "ia32_architecture.h"
  95
  96 #ifdef FIRM_GRGEN_BE
  97 #include "ia32_pbqp_transform.h"
  98
  99 transformer_t be_transformer = TRANSFORMER_DEFAULT;
 100 #endif
 101
 102 ir_mode *ia32_mode_fpcw = NULL;
 103
 104 /** The current omit-fp state */
 105 static ir_type *omit_fp_between_type   = NULL;
 106 static ir_type *between_type           = NULL;
 107 static ir_entity *old_bp_ent           = NULL;
 108 static ir_entity *ret_addr_ent         = NULL;
 109 static ir_entity *omit_fp_ret_addr_ent = NULL;
 110
 111 /**
 112  * The environment for the intrinsic mapping.
 113  */
 114 static ia32_intrinsic_env_t intrinsic_env = {
 115         NULL,    /* the isa */
 116         NULL,    /* the irg, these entities belong to */
 117         NULL,    /* entity for __divdi3 library call */
 118         NULL,    /* entity for __moddi3 library call */
 119         NULL,    /* entity for __udivdi3 library call */
 120         NULL,    /* entity for __umoddi3 library call */
 121 };
 122
 123
 124 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 125
 126 /**
 127  * Used to create per-graph unique pseudo nodes.
 128  */
 129 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 130                                     create_const_node_func func,
 131                                     const arch_register_t* reg)
 132 {
 133         ir_node *block, *res;
 134
 135         if (*place != NULL)
 136                 return *place;
 137
 138         block = get_irg_start_block(irg);
 139         res = func(NULL, block);
 140         arch_set_irn_register(res, reg);
 141         *place = res;
 142
 143         return res;
 144 }
 145
 146 /* Creates the unique per irg GP NoReg node. */
 147 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 148 {
 149         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 150         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 151                             &ia32_registers[REG_GP_NOREG]);
 152 }
 153
 154 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 155 {
 156         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 157         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 158                             &ia32_registers[REG_VFP_NOREG]);
 159 }
 160
 161 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 162 {
 163         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 164         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 165                             &ia32_registers[REG_XMM_NOREG]);
 166 }
 167
 168 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 169 {
 170         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 171         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 172                         &ia32_registers[REG_FPCW]);
 173 }
 174
 175
 176 /**
 177  * Returns the admissible noreg register node for input register pos of node irn.
 178  */
 179 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 180 {
 181         ir_graph                  *irg = get_irn_irg(irn);
 182         const arch_register_req_t *req = arch_get_irn_register_req_in(irn, pos);
 183
 184         assert(req != NULL && "Missing register requirements");
 185         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 186                 return ia32_new_NoReg_gp(irg);
 187
 188         if (ia32_cg_config.use_sse2) {
 189                 return ia32_new_NoReg_xmm(irg);
 190         } else {
 191                 return ia32_new_NoReg_vfp(irg);
 192         }
 193 }
 194
 195 static arch_irn_class_t ia32_classify(const ir_node *irn)
 196 {
 197         arch_irn_class_t classification = arch_irn_class_none;
 198
 199         assert(is_ia32_irn(irn));
 200
 201         if (is_ia32_is_reload(irn))
 202                 classification |= arch_irn_class_reload;
 203
 204         if (is_ia32_is_spill(irn))
 205                 classification |= arch_irn_class_spill;
 206
 207         if (is_ia32_is_remat(irn))
 208                 classification |= arch_irn_class_remat;
 209
 210         return classification;
 211 }
 212
 213 /**
 214  * The IA32 ABI callback object.
 215  */
 216 typedef struct {
 217         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 218         ir_graph *irg;                   /**< The associated graph. */
 219 } ia32_abi_env_t;
 220
 221 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 222 {
 223         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 224 }
 225
 226 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 227 {
 228         if (is_be_node(node))
 229                 be_node_set_frame_entity(node, entity);
 230         else
 231                 set_ia32_frame_ent(node, entity);
 232 }
 233
 234 static void ia32_set_frame_offset(ir_node *irn, int bias)
 235 {
 236         if (get_ia32_frame_ent(irn) == NULL)
 237                 return;
 238
 239         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 240                 ir_graph          *irg     = get_irn_irg(irn);
 241                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 242                 if (layout->sp_relative) {
 243                         /* Pop nodes modify the stack pointer before calculating the
 244                          * destination address, so fix this here
 245                          */
 246                         bias -= 4;
 247                 }
 248         }
 249         add_ia32_am_offs_int(irn, bias);
 250 }
 251
 252 static int ia32_get_sp_bias(const ir_node *node)
 253 {
 254         if (is_ia32_Call(node))
 255                 return -(int)get_ia32_call_attr_const(node)->pop;
 256
 257         if (is_ia32_Push(node))
 258                 return 4;
 259
 260         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 261                 return -4;
 262
 263         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 264                 return SP_BIAS_RESET;
 265         }
 266
 267         return 0;
 268 }
 269
 270 /**
 271  * Build the between type and entities if not already build.
 272  */
 273 static void ia32_build_between_type(void)
 274 {
 275 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 276         if (! between_type) {
 277                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 278                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 279
 280                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 281                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 282                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 283
 284                 set_entity_offset(old_bp_ent, 0);
 285                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 286                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 287                 set_type_state(between_type, layout_fixed);
 288
 289                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 290                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 291
 292                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 293                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 294                 set_type_state(omit_fp_between_type, layout_fixed);
 295         }
 296 #undef IDENT
 297 }
 298
 299 /**
 300  * Produces the type which sits between the stack args and the locals on the stack.
 301  * it will contain the return address and space to store the old base pointer.
 302  * @return The Firm type modeling the ABI between type.
 303  */
 304 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 305 {
 306         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 307         ia32_build_between_type();
 308         return layout->sp_relative ? omit_fp_between_type : between_type;
 309 }
 310
 311 /**
 312  * Return the stack entity that contains the return address.
 313  */
 314 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 315 {
 316         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 317         ia32_build_between_type();
 318         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 319 }
 320
 321 /**
 322  * Return the stack entity that contains the frame address.
 323  */
 324 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 325 {
 326         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 327         ia32_build_between_type();
 328         return layout->sp_relative ? NULL : old_bp_ent;
 329 }
 330
 331 /**
 332  * Get the estimated cycle count for @p irn.
 333  *
 334  * @param self The this pointer.
 335  * @param irn  The node.
 336  *
 337  * @return     The estimated cycle count for this operation
 338  */
 339 static int ia32_get_op_estimated_cost(const ir_node *irn)
 340 {
 341         int            cost;
 342         ia32_op_type_t op_tp;
 343
 344         if (is_Proj(irn))
 345                 return 0;
 346         if (!is_ia32_irn(irn))
 347                 return 0;
 348
 349         assert(is_ia32_irn(irn));
 350
 351         cost  = get_ia32_latency(irn);
 352         op_tp = get_ia32_op_type(irn);
 353
 354         if (is_ia32_CopyB(irn)) {
 355                 cost = 250;
 356         }
 357         else if (is_ia32_CopyB_i(irn)) {
 358                 int size = get_ia32_copyb_size(irn);
 359                 cost     = 20 + (int)ceil((4/3) * size);
 360         }
 361         /* in case of address mode operations add additional cycles */
 362         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 363                 /*
 364                         In case of stack access and access to fixed addresses add 5 cycles
 365                         (we assume they are in cache), other memory operations cost 20
 366                         cycles.
 367                 */
 368                 if (is_ia32_use_frame(irn) || (
 369                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 370                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 371                     )) {
 372                         cost += 5;
 373                 } else {
 374                         cost += 20;
 375                 }
 376         }
 377
 378         return cost;
 379 }
 380
 381 /**
 382  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 383  *
 384  * @param irn       The original operation
 385  * @param i         Index of the argument we want the inverse operation to yield
 386  * @param inverse   struct to be filled with the resulting inverse op
 387  * @param obstack   The obstack to use for allocation of the returned nodes array
 388  * @return          The inverse operation or NULL if operation invertible
 389  */
 390 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 391 {
 392         (void) irn;
 393         (void) i;
 394         (void) inverse;
 395         (void) obst;
 396         return NULL;
 397
 398 #if 0
 399         ir_mode  *mode;
 400         ir_mode  *irn_mode;
 401         ir_node  *block, *noreg, *nomem;
 402         dbg_info *dbgi;
 403
 404         /* we cannot invert non-ia32 irns */
 405         if (! is_ia32_irn(irn))
 406                 return NULL;
 407
 408         /* operand must always be a real operand (not base, index or mem) */
 409         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 410                 return NULL;
 411
 412         /* we don't invert address mode operations */
 413         if (get_ia32_op_type(irn) != ia32_Normal)
 414                 return NULL;
 415
 416         /* TODO: adjust for new immediates... */
 417         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 418                    irn);
 419         return NULL;
 420
 421         block    = get_nodes_block(irn);
 422         mode     = get_irn_mode(irn);
 423         irn_mode = get_irn_mode(irn);
 424         noreg    = get_irn_n(irn, 0);
 425         nomem    = get_irg_no_mem(irg);
 426         dbgi     = get_irn_dbg_info(irn);
 427
 428         /* initialize structure */
 429         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 430         inverse->costs = 0;
 431         inverse->n     = 1;
 432
 433         switch (get_ia32_irn_opcode(irn)) {
 434                 case iro_ia32_Add:
 435                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 436                                 /* we have an add with a const here */
 437                                 /* invers == add with negated const */
 438                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 439                                 inverse->costs   += 1;
 440                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 441                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 442                                 set_ia32_commutative(inverse->nodes[0]);
 443                         }
 444                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 445                                 /* we have an add with a symconst here */
 446                                 /* invers == sub with const */
 447                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 448                                 inverse->costs   += 2;
 449                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 450                         }
 451                         else {
 452                                 /* normal add: inverse == sub */
 453                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 454                                 inverse->costs   += 2;
 455                         }
 456                         break;
 457                 case iro_ia32_Sub:
 458                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 459                                 /* we have a sub with a const/symconst here */
 460                                 /* invers == add with this const */
 461                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 462                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 463                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 464                         }
 465                         else {
 466                                 /* normal sub */
 467                                 if (i == n_ia32_binary_left) {
 468                                         inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 469                                 }
 470                                 else {
 471                                         inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 472                                 }
 473                                 inverse->costs += 1;
 474                         }
 475                         break;
 476                 case iro_ia32_Xor:
 477                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 478                                 /* xor with const: inverse = xor */
 479                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 480                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 481                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 482                         }
 483                         else {
 484                                 /* normal xor */
 485                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 486                                 inverse->costs   += 1;
 487                         }
 488                         break;
 489                 case iro_ia32_Not: {
 490                         inverse->nodes[0] = new_bd_ia32_Not(dbgi, block, (ir_node*) irn);
 491                         inverse->costs   += 1;
 492                         break;
 493                 }
 494                 case iro_ia32_Neg: {
 495                         inverse->nodes[0] = new_bd_ia32_Neg(dbgi, block, (ir_node*) irn);
 496                         inverse->costs   += 1;
 497                         break;
 498                 }
 499                 default:
 500                         /* inverse operation not supported */
 501                         return NULL;
 502         }
 503
 504         return inverse;
 505 #endif
 506 }
 507
 508 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 509 {
 510         if (mode_is_float(mode))
 511                 return mode_D;
 512
 513         return mode_Iu;
 514 }
 515
 516 /**
 517  * Get the mode that should be used for spilling value node
 518  */
 519 static ir_mode *get_spill_mode(const ir_node *node)
 520 {
 521         ir_mode *mode = get_irn_mode(node);
 522         return get_spill_mode_mode(mode);
 523 }
 524
 525 /**
 526  * Checks whether an addressmode reload for a node with mode mode is compatible
 527  * with a spillslot of mode spill_mode
 528  */
 529 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 530 {
 531         return !mode_is_float(mode) || mode == spillmode;
 532 }
 533
 534 /**
 535  * Check if irn can load its operand at position i from memory (source addressmode).
 536  * @param irn    The irn to be checked
 537  * @param i      The operands position
 538  * @return Non-Zero if operand can be loaded
 539  */
 540 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 541 {
 542         ir_node       *op        = get_irn_n(irn, i);
 543         const ir_mode *mode      = get_irn_mode(op);
 544         const ir_mode *spillmode = get_spill_mode(op);
 545
 546         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 547             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 548             !ia32_is_spillmode_compatible(mode, spillmode) ||
 549             is_ia32_use_frame(irn))                            /* must not already use frame */
 550                 return 0;
 551
 552         switch (get_ia32_am_support(irn)) {
 553                 case ia32_am_none:
 554                         return 0;
 555
 556                 case ia32_am_unary:
 557                         if (i != n_ia32_unary_op)
 558                                 return 0;
 559                         break;
 560
 561                 case ia32_am_binary:
 562                         switch (i) {
 563                                 case n_ia32_binary_left: {
 564                                         const arch_register_req_t *req;
 565                                         if (!is_ia32_commutative(irn))
 566                                                 return 0;
 567
 568                                         /* we can't swap left/right for limited registers
 569                                          * (As this (currently) breaks constraint handling copies)
 570                                          */
 571                                         req = arch_get_irn_register_req_in(irn, n_ia32_binary_left);
 572                                         if (req->type & arch_register_req_type_limited)
 573                                                 return 0;
 574                                         break;
 575                                 }
 576
 577                                 case n_ia32_binary_right:
 578                                         break;
 579
 580                                 default:
 581                                         return 0;
 582                         }
 583                         break;
 584
 585                 default:
 586                         panic("Unknown AM type");
 587         }
 588
 589         /* HACK: must not already use "real" memory.
 590          * This can happen for Call and Div */
 591         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 592                 return 0;
 593
 594         return 1;
 595 }
 596
 597 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 598                                         unsigned int i)
 599 {
 600         ir_mode *load_mode;
 601         ir_mode *dest_op_mode;
 602
 603         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 604
 605         set_ia32_op_type(irn, ia32_AddrModeS);
 606
 607         load_mode    = get_irn_mode(get_irn_n(irn, i));
 608         dest_op_mode = get_ia32_ls_mode(irn);
 609         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 610                 set_ia32_ls_mode(irn, load_mode);
 611         }
 612         set_ia32_use_frame(irn);
 613         set_ia32_need_stackent(irn);
 614
 615         if (i == n_ia32_binary_left                    &&
 616             get_ia32_am_support(irn) == ia32_am_binary &&
 617             /* immediates are only allowed on the right side */
 618             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 619                 ia32_swap_left_right(irn);
 620                 i = n_ia32_binary_right;
 621         }
 622
 623         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 624
 625         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 626         set_irn_n(irn, n_ia32_mem,  spill);
 627         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 628         set_ia32_is_reload(irn);
 629 }
 630
 631 static const be_abi_callbacks_t ia32_abi_callbacks = {
 632         ia32_abi_get_between_type,
 633 };
 634
 635 /* register allocator interface */
 636 static const arch_irn_ops_t ia32_irn_ops = {
 637         ia32_classify,
 638         ia32_get_frame_entity,
 639         ia32_set_frame_offset,
 640         ia32_get_sp_bias,
 641         ia32_get_inverse,
 642         ia32_get_op_estimated_cost,
 643         ia32_possible_memory_operand,
 644         ia32_perform_memory_operand,
 645 };
 646
 647 static ir_entity *mcount = NULL;
 648 static int gprof = 0;
 649
 650 static void ia32_before_abi(ir_graph *irg)
 651 {
 652         if (gprof) {
 653                 if (mcount == NULL) {
 654                         ir_type *tp = new_type_method(0, 0);
 655                         ident   *id = new_id_from_str("mcount");
 656                         mcount = new_entity(get_glob_type(), id, tp);
 657                         /* FIXME: enter the right ld_ident here */
 658                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 659                         set_entity_visibility(mcount, ir_visibility_external);
 660                 }
 661                 instrument_initcall(irg, mcount);
 662         }
 663 }
 664
 665 /**
 666  * Transforms the standard firm graph into
 667  * an ia32 firm graph
 668  */
 669 static void ia32_prepare_graph(ir_graph *irg)
 670 {
 671         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 672
 673 #ifdef FIRM_GRGEN_BE
 674         switch (be_transformer) {
 675         case TRANSFORMER_DEFAULT:
 676                 /* transform remaining nodes into assembler instructions */
 677                 ia32_transform_graph(irg);
 678                 break;
 679
 680         case TRANSFORMER_PBQP:
 681         case TRANSFORMER_RAND:
 682                 /* transform nodes into assembler instructions by PBQP magic */
 683                 ia32_transform_graph_by_pbqp(irg);
 684                 break;
 685
 686         default:
 687                 panic("invalid transformer");
 688         }
 689 #else
 690         ia32_transform_graph(irg);
 691 #endif
 692
 693         /* do local optimizations (mainly CSE) */
 694         optimize_graph_df(irg);
 695
 696         if (irg_data->dump)
 697                 dump_ir_graph(irg, "transformed");
 698
 699         /* optimize address mode */
 700         ia32_optimize_graph(irg);
 701
 702         /* do code placement, to optimize the position of constants */
 703         place_code(irg);
 704
 705         if (irg_data->dump)
 706                 dump_ir_graph(irg, "place");
 707 }
 708
 709 ir_node *ia32_turn_back_am(ir_node *node)
 710 {
 711         dbg_info *dbgi  = get_irn_dbg_info(node);
 712         ir_graph *irg   = get_irn_irg(node);
 713         ir_node  *block = get_nodes_block(node);
 714         ir_node  *base  = get_irn_n(node, n_ia32_base);
 715         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 716         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 717         ir_node  *noreg;
 718
 719         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 720         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 721
 722         ia32_copy_am_attrs(load, node);
 723         if (is_ia32_is_reload(node))
 724                 set_ia32_is_reload(load);
 725         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 726
 727         switch (get_ia32_am_support(node)) {
 728                 case ia32_am_unary:
 729                         set_irn_n(node, n_ia32_unary_op, load_res);
 730                         break;
 731
 732                 case ia32_am_binary:
 733                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 734                                 set_irn_n(node, n_ia32_binary_left, load_res);
 735                         } else {
 736                                 set_irn_n(node, n_ia32_binary_right, load_res);
 737                         }
 738                         break;
 739
 740                 default:
 741                         panic("Unknown AM type");
 742         }
 743         noreg = ia32_new_NoReg_gp(current_ir_graph);
 744         set_irn_n(node, n_ia32_base,  noreg);
 745         set_irn_n(node, n_ia32_index, noreg);
 746         set_ia32_am_offs_int(node, 0);
 747         set_ia32_am_sc(node, NULL);
 748         set_ia32_am_scale(node, 0);
 749         clear_ia32_am_sc_sign(node);
 750
 751         /* rewire mem-proj */
 752         if (get_irn_mode(node) == mode_T) {
 753                 const ir_edge_t *edge;
 754                 foreach_out_edge(node, edge) {
 755                         ir_node *out = get_edge_src_irn(edge);
 756                         if (get_irn_mode(out) == mode_M) {
 757                                 set_Proj_pred(out, load);
 758                                 set_Proj_proj(out, pn_ia32_Load_M);
 759                                 break;
 760                         }
 761                 }
 762         }
 763
 764         set_ia32_op_type(node, ia32_Normal);
 765         if (sched_is_scheduled(node))
 766                 sched_add_before(node, load);
 767
 768         return load_res;
 769 }
 770
 771 static ir_node *flags_remat(ir_node *node, ir_node *after)
 772 {
 773         /* we should turn back source address mode when rematerializing nodes */
 774         ia32_op_type_t type;
 775         ir_node        *block;
 776         ir_node        *copy;
 777
 778         if (is_Block(after)) {
 779                 block = after;
 780         } else {
 781                 block = get_nodes_block(after);
 782         }
 783
 784         type = get_ia32_op_type(node);
 785         switch (type) {
 786                 case ia32_AddrModeS:
 787                         ia32_turn_back_am(node);
 788                         break;
 789
 790                 case ia32_AddrModeD:
 791                         /* TODO implement this later... */
 792                         panic("found DestAM with flag user %+F this should not happen", node);
 793
 794                 default: assert(type == ia32_Normal); break;
 795         }
 796
 797         copy = exact_copy(node);
 798         set_nodes_block(copy, block);
 799         sched_add_after(after, copy);
 800
 801         return copy;
 802 }
 803
 804 /**
 805  * Called before the register allocator.
 806  */
 807 static void ia32_before_ra(ir_graph *irg)
 808 {
 809         /* setup fpu rounding modes */
 810         ia32_setup_fpu_mode(irg);
 811
 812         /* fixup flags */
 813         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 814                            &flags_remat, NULL);
 815
 816         be_add_missing_keeps(irg);
 817 }
 818
 819
 820 /**
 821  * Transforms a be_Reload into a ia32 Load.
 822  */
 823 static void transform_to_Load(ir_node *node)
 824 {
 825         ir_graph *irg        = get_irn_irg(node);
 826         dbg_info *dbgi       = get_irn_dbg_info(node);
 827         ir_node *block       = get_nodes_block(node);
 828         ir_entity *ent       = be_get_frame_entity(node);
 829         ir_mode *mode        = get_irn_mode(node);
 830         ir_mode *spillmode   = get_spill_mode(node);
 831         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 832         ir_node *sched_point = NULL;
 833         ir_node *ptr         = get_irg_frame(irg);
 834         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 835         ir_node *new_op, *proj;
 836         const arch_register_t *reg;
 837
 838         if (sched_is_scheduled(node)) {
 839                 sched_point = sched_prev(node);
 840         }
 841
 842         if (mode_is_float(spillmode)) {
 843                 if (ia32_cg_config.use_sse2)
 844                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 845                 else
 846                         new_op = new_bd_ia32_vfld(dbgi, block, ptr, noreg, mem, spillmode);
 847         }
 848         else if (get_mode_size_bits(spillmode) == 128) {
 849                 /* Reload 128 bit SSE registers */
 850                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 851         }
 852         else
 853                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 854
 855         set_ia32_op_type(new_op, ia32_AddrModeS);
 856         set_ia32_ls_mode(new_op, spillmode);
 857         set_ia32_frame_ent(new_op, ent);
 858         set_ia32_use_frame(new_op);
 859         set_ia32_is_reload(new_op);
 860
 861         DBG_OPT_RELOAD2LD(node, new_op);
 862
 863         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 864
 865         if (sched_point) {
 866                 sched_add_after(sched_point, new_op);
 867                 sched_remove(node);
 868         }
 869
 870         /* copy the register from the old node to the new Load */
 871         reg = arch_get_irn_register(node);
 872         arch_set_irn_register(proj, reg);
 873
 874         SET_IA32_ORIG_NODE(new_op, node);
 875
 876         exchange(node, proj);
 877 }
 878
 879 /**
 880  * Transforms a be_Spill node into a ia32 Store.
 881  */
 882 static void transform_to_Store(ir_node *node)
 883 {
 884         ir_graph *irg  = get_irn_irg(node);
 885         dbg_info *dbgi = get_irn_dbg_info(node);
 886         ir_node *block = get_nodes_block(node);
 887         ir_entity *ent = be_get_frame_entity(node);
 888         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 889         ir_mode *mode  = get_spill_mode(spillval);
 890         ir_node *noreg = ia32_new_NoReg_gp(irg);
 891         ir_node *nomem = get_irg_no_mem(irg);
 892         ir_node *ptr   = get_irg_frame(irg);
 893         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 894         ir_node *res;
 895         ir_node *store;
 896         ir_node *sched_point = NULL;
 897
 898         if (sched_is_scheduled(node)) {
 899                 sched_point = sched_prev(node);
 900         }
 901
 902         if (mode_is_float(mode)) {
 903                 if (ia32_cg_config.use_sse2) {
 904                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 905                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 906                 } else {
 907                         store = new_bd_ia32_vfst(dbgi, block, ptr, noreg, nomem, val, mode);
 908                         res   = new_r_Proj(store, mode_M, pn_ia32_vfst_M);
 909                 }
 910         } else if (get_mode_size_bits(mode) == 128) {
 911                 /* Spill 128 bit SSE registers */
 912                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 913                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 914         } else if (get_mode_size_bits(mode) == 8) {
 915                 store = new_bd_ia32_Store8Bit(dbgi, block, ptr, noreg, nomem, val);
 916                 res   = new_r_Proj(store, mode_M, pn_ia32_Store8Bit_M);
 917         } else {
 918                 store = new_bd_ia32_Store(dbgi, block, ptr, noreg, nomem, val);
 919                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 920         }
 921
 922         set_ia32_op_type(store, ia32_AddrModeD);
 923         set_ia32_ls_mode(store, mode);
 924         set_ia32_frame_ent(store, ent);
 925         set_ia32_use_frame(store);
 926         set_ia32_is_spill(store);
 927         SET_IA32_ORIG_NODE(store, node);
 928         DBG_OPT_SPILL2ST(node, store);
 929
 930         if (sched_point) {
 931                 sched_add_after(sched_point, store);
 932                 sched_remove(node);
 933         }
 934
 935         exchange(node, res);
 936 }
 937
 938 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 939 {
 940         dbg_info *dbgi  = get_irn_dbg_info(node);
 941         ir_node  *block = get_nodes_block(node);
 942         ir_graph *irg   = get_irn_irg(node);
 943         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 944         ir_node  *frame = get_irg_frame(irg);
 945
 946         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 947
 948         set_ia32_frame_ent(push, ent);
 949         set_ia32_use_frame(push);
 950         set_ia32_op_type(push, ia32_AddrModeS);
 951         set_ia32_ls_mode(push, mode_Is);
 952         set_ia32_is_spill(push);
 953
 954         sched_add_before(schedpoint, push);
 955         return push;
 956 }
 957
 958 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 959 {
 960         dbg_info *dbgi  = get_irn_dbg_info(node);
 961         ir_node  *block = get_nodes_block(node);
 962         ir_graph *irg   = get_irn_irg(node);
 963         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 964         ir_node  *frame = get_irg_frame(irg);
 965
 966         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 967                                           get_irg_no_mem(irg), sp);
 968
 969         set_ia32_frame_ent(pop, ent);
 970         set_ia32_use_frame(pop);
 971         set_ia32_op_type(pop, ia32_AddrModeD);
 972         set_ia32_ls_mode(pop, mode_Is);
 973         set_ia32_is_reload(pop);
 974
 975         sched_add_before(schedpoint, pop);
 976
 977         return pop;
 978 }
 979
 980 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 981 {
 982         dbg_info *dbgi   = get_irn_dbg_info(node);
 983         ir_mode  *spmode = mode_Iu;
 984         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 985         ir_node *sp;
 986
 987         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 988         arch_set_irn_register(sp, spreg);
 989
 990         return sp;
 991 }
 992
 993 /**
 994  * Transform MemPerm, currently we do this the ugly way and produce
 995  * push/pop into/from memory cascades. This is possible without using
 996  * any registers.
 997  */
 998 static void transform_MemPerm(ir_node *node)
 999 {
1000         ir_node         *block = get_nodes_block(node);
1001         ir_graph        *irg   = get_irn_irg(node);
1002         ir_node         *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
1003         int              arity = be_get_MemPerm_entity_arity(node);
1004         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1005         ir_node         *in[1];
1006         ir_node         *keep;
1007         int              i;
1008         const ir_edge_t *edge;
1009         const ir_edge_t *next;
1010
1011         /* create Pushs */
1012         for (i = 0; i < arity; ++i) {
1013                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1014                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1015                 ir_type *enttype = get_entity_type(inent);
1016                 unsigned entsize = get_type_size_bytes(enttype);
1017                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1018                 ir_node *mem = get_irn_n(node, i + 1);
1019                 ir_node *push;
1020
1021                 /* work around cases where entities have different sizes */
1022                 if (entsize2 < entsize)
1023                         entsize = entsize2;
1024                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1025
1026                 push = create_push(node, node, sp, mem, inent);
1027                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1028                 if (entsize == 8) {
1029                         /* add another push after the first one */
1030                         push = create_push(node, node, sp, mem, inent);
1031                         add_ia32_am_offs_int(push, 4);
1032                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1033                 }
1034
1035                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
1036         }
1037
1038         /* create pops */
1039         for (i = arity - 1; i >= 0; --i) {
1040                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1041                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1042                 ir_type *enttype = get_entity_type(outent);
1043                 unsigned entsize = get_type_size_bytes(enttype);
1044                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1045                 ir_node *pop;
1046
1047                 /* work around cases where entities have different sizes */
1048                 if (entsize2 < entsize)
1049                         entsize = entsize2;
1050                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1051
1052                 pop = create_pop(node, node, sp, outent);
1053                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1054                 if (entsize == 8) {
1055                         add_ia32_am_offs_int(pop, 4);
1056
1057                         /* add another pop after the first one */
1058                         pop = create_pop(node, node, sp, outent);
1059                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1060                 }
1061
1062                 pops[i] = pop;
1063         }
1064
1065         in[0] = sp;
1066         keep  = be_new_Keep(block, 1, in);
1067         sched_add_before(node, keep);
1068
1069         /* exchange memprojs */
1070         foreach_out_edge_safe(node, edge, next) {
1071                 ir_node *proj = get_edge_src_irn(edge);
1072                 int p = get_Proj_proj(proj);
1073
1074                 assert(p < arity);
1075
1076                 set_Proj_pred(proj, pops[p]);
1077                 set_Proj_proj(proj, pn_ia32_Pop_M);
1078         }
1079
1080         /* remove memperm */
1081         sched_remove(node);
1082         kill_node(node);
1083 }
1084
1085 /**
1086  * Block-Walker: Calls the transform functions Spill and Reload.
1087  */
1088 static void ia32_after_ra_walker(ir_node *block, void *env)
1089 {
1090         ir_node *node, *prev;
1091         (void) env;
1092
1093         /* beware: the schedule is changed here */
1094         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1095                 prev = sched_prev(node);
1096
1097                 if (be_is_Reload(node)) {
1098                         transform_to_Load(node);
1099                 } else if (be_is_Spill(node)) {
1100                         transform_to_Store(node);
1101                 } else if (be_is_MemPerm(node)) {
1102                         transform_MemPerm(node);
1103                 }
1104         }
1105 }
1106
1107 /**
1108  * Collects nodes that need frame entities assigned.
1109  */
1110 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1111 {
1112         be_fec_env_t  *env = (be_fec_env_t*)data;
1113         const ir_mode *mode;
1114         int            align;
1115
1116         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1117                 mode  = get_spill_mode_mode(get_irn_mode(node));
1118                 align = get_mode_size_bytes(mode);
1119         } else if (is_ia32_irn(node)         &&
1120                         get_ia32_frame_ent(node) == NULL &&
1121                         is_ia32_use_frame(node)) {
1122                 if (is_ia32_need_stackent(node))
1123                         goto need_stackent;
1124
1125                 switch (get_ia32_irn_opcode(node)) {
1126 need_stackent:
1127                         case iro_ia32_Load: {
1128                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1129
1130                                 if (attr->data.need_32bit_stackent) {
1131                                         mode = mode_Is;
1132                                 } else if (attr->data.need_64bit_stackent) {
1133                                         mode = mode_Ls;
1134                                 } else {
1135                                         mode = get_ia32_ls_mode(node);
1136                                         if (is_ia32_is_reload(node))
1137                                                 mode = get_spill_mode_mode(mode);
1138                                 }
1139                                 align = get_mode_size_bytes(mode);
1140                                 break;
1141                         }
1142
1143                         case iro_ia32_vfild:
1144                         case iro_ia32_vfld:
1145                         case iro_ia32_xLoad: {
1146                                 mode  = get_ia32_ls_mode(node);
1147                                 align = 4;
1148                                 break;
1149                         }
1150
1151                         case iro_ia32_FldCW: {
1152                                 /* although 2 byte would be enough 4 byte performs best */
1153                                 mode  = mode_Iu;
1154                                 align = 4;
1155                                 break;
1156                         }
1157
1158                         default:
1159 #ifndef NDEBUG
1160                                 panic("unexpected frame user while collection frame entity nodes");
1161
1162                         case iro_ia32_FnstCW:
1163                         case iro_ia32_Store8Bit:
1164                         case iro_ia32_Store:
1165                         case iro_ia32_fst:
1166                         case iro_ia32_fstp:
1167                         case iro_ia32_vfist:
1168                         case iro_ia32_vfisttp:
1169                         case iro_ia32_vfst:
1170                         case iro_ia32_xStore:
1171                         case iro_ia32_xStoreSimple:
1172 #endif
1173                                 return;
1174                 }
1175         } else {
1176                 return;
1177         }
1178         be_node_needs_frame_entity(env, node, mode, align);
1179 }
1180
1181 static int determine_ebp_input(ir_node *ret)
1182 {
1183         const arch_register_t *bp = &ia32_registers[REG_EBP];
1184         int   arity               = get_irn_arity(ret);
1185         int   i;
1186
1187         for (i = 0; i < arity; ++i) {
1188                 ir_node *input = get_irn_n(ret, i);
1189                 if (arch_get_irn_register(input) == bp)
1190                         return i;
1191         }
1192         panic("no ebp input found at %+F", ret);
1193 }
1194
1195 static void introduce_epilog(ir_node *ret)
1196 {
1197         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1198         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1199         ir_graph              *irg        = get_irn_irg(ret);
1200         ir_type               *frame_type = get_irg_frame_type(irg);
1201         unsigned               frame_size = get_type_size_bytes(frame_type);
1202         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1203         ir_node               *block      = get_nodes_block(ret);
1204         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1205         ir_node               *curr_sp    = first_sp;
1206         ir_mode               *mode_gp    = mode_Iu;
1207
1208         if (!layout->sp_relative) {
1209                 int      n_ebp   = determine_ebp_input(ret);
1210                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1211                 if (ia32_cg_config.use_leave) {
1212                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1213                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1214                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1215                         arch_set_irn_register(curr_bp, bp);
1216                         arch_set_irn_register(curr_sp, sp);
1217                         sched_add_before(ret, leave);
1218                 } else {
1219                         ir_node *pop;
1220                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1221                         /* copy ebp to esp */
1222                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1223                         arch_set_irn_register(curr_sp, sp);
1224                         sched_add_before(ret, curr_sp);
1225
1226                         /* pop ebp */
1227                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1228                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1229                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1230                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1231                         arch_set_irn_register(curr_bp, bp);
1232                         arch_set_irn_register(curr_sp, sp);
1233                         sched_add_before(ret, pop);
1234
1235                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1236                 }
1237                 set_irn_n(ret, n_ebp, curr_bp);
1238         } else {
1239                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1240                 sched_add_before(ret, incsp);
1241                 curr_sp = incsp;
1242         }
1243         set_irn_n(ret, n_be_Return_sp, curr_sp);
1244
1245         /* keep verifier happy... */
1246         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1247                 kill_node(first_sp);
1248         }
1249 }
1250
1251 /**
1252  * put the Prolog code at the beginning, epilog code before each return
1253  */
1254 static void introduce_prolog_epilog(ir_graph *irg)
1255 {
1256         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1257         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1258         ir_node               *start      = get_irg_start(irg);
1259         ir_node               *block      = get_nodes_block(start);
1260         ir_type               *frame_type = get_irg_frame_type(irg);
1261         unsigned               frame_size = get_type_size_bytes(frame_type);
1262         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1263         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1264         ir_node               *curr_sp    = initial_sp;
1265         ir_mode               *mode_gp    = mode_Iu;
1266
1267         if (!layout->sp_relative) {
1268                 /* push ebp */
1269                 ir_node *mem        = get_irg_initial_mem(irg);
1270                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1271                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1272                 ir_node *curr_bp    = initial_bp;
1273                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, curr_bp, curr_sp);
1274                 ir_node *incsp;
1275
1276                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1277                 mem     = new_r_Proj(push, mode_M, pn_ia32_Push_M);
1278                 arch_set_irn_register(curr_sp, sp);
1279                 sched_add_after(start, push);
1280
1281                 /* move esp to ebp */
1282                 curr_bp = be_new_Copy(block, curr_sp);
1283                 sched_add_after(push, curr_bp);
1284                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1285                 curr_sp = be_new_CopyKeep_single(block, curr_sp, curr_bp);
1286                 sched_add_after(curr_bp, curr_sp);
1287                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1288                 edges_reroute(initial_bp, curr_bp);
1289                 set_irn_n(push, n_ia32_Push_val, initial_bp);
1290
1291                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1292                 edges_reroute(initial_sp, incsp);
1293                 set_irn_n(push, n_ia32_Push_stack, initial_sp);
1294                 sched_add_after(curr_sp, incsp);
1295
1296                 /* make sure the initial IncSP is really used by someone */
1297                 if (get_irn_n_edges(incsp) <= 1) {
1298                         ir_node *in[] = { incsp };
1299                         ir_node *keep = be_new_Keep(block, 1, in);
1300                         sched_add_after(incsp, keep);
1301                 }
1302
1303                 layout->initial_bias = -4;
1304         } else {
1305                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1306                 edges_reroute(initial_sp, incsp);
1307                 be_set_IncSP_pred(incsp, curr_sp);
1308                 sched_add_after(start, incsp);
1309         }
1310
1311         /* introduce epilog for every return node */
1312         {
1313                 ir_node *end_block = get_irg_end_block(irg);
1314                 int      arity     = get_irn_arity(end_block);
1315                 int      i;
1316
1317                 for (i = 0; i < arity; ++i) {
1318                         ir_node *ret = get_irn_n(end_block, i);
1319                         assert(be_is_Return(ret));
1320                         introduce_epilog(ret);
1321                 }
1322         }
1323 }
1324
1325 /**
1326  * Last touchups for the graph before emit: x87 simulation to replace the
1327  * virtual with real x87 instructions, creating a block schedule and peephole
1328  * optimisations.
1329  */
1330 static void ia32_finish(ir_graph *irg)
1331 {
1332         ia32_irg_data_t   *irg_data     = ia32_get_irg_data(irg);
1333         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1334         bool               at_begin     = stack_layout->sp_relative ? true : false;
1335         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1336
1337         /* create and coalesce frame entities */
1338         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1339         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1340         be_free_frame_entity_coalescer(fec_env);
1341
1342         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1343
1344         introduce_prolog_epilog(irg);
1345
1346         /* fix stack entity offsets */
1347         be_abi_fix_stack_nodes(irg);
1348         be_abi_fix_stack_bias(irg);
1349
1350         /* fix 2-address code constraints */
1351         ia32_finish_irg(irg);
1352
1353         /* we might have to rewrite x87 virtual registers */
1354         if (irg_data->do_x87_sim) {
1355                 ia32_x87_simulate_graph(irg);
1356         }
1357
1358         /* do peephole optimisations */
1359         ia32_peephole_optimization(irg);
1360
1361         be_remove_dead_nodes_from_schedule(irg);
1362
1363         /* create block schedule, this also removes empty blocks which might
1364          * produce critical edges */
1365         irg_data->blk_sched = be_create_block_schedule(irg);
1366 }
1367
1368 /**
1369  * Emits the code, closes the output file and frees
1370  * the code generator interface.
1371  */
1372 static void ia32_emit(ir_graph *irg)
1373 {
1374         if (ia32_cg_config.emit_machcode) {
1375                 ia32_gen_binary_routine(irg);
1376         } else {
1377                 ia32_gen_routine(irg);
1378         }
1379 }
1380
1381 /**
1382  * Returns the node representing the PIC base.
1383  */
1384 static ir_node *ia32_get_pic_base(ir_graph *irg)
1385 {
1386         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1387         ir_node         *block;
1388         ir_node         *get_eip = irg_data->get_eip;
1389         if (get_eip != NULL)
1390                 return get_eip;
1391
1392         block             = get_irg_start_block(irg);
1393         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1394         irg_data->get_eip = get_eip;
1395
1396         return get_eip;
1397 }
1398
1399 /**
1400  * Initializes a IA32 code generator.
1401  */
1402 static void ia32_init_graph(ir_graph *irg)
1403 {
1404         struct obstack  *obst     = be_get_be_obst(irg);
1405         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1406
1407         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1408
1409         if (gprof) {
1410                 /* Linux gprof implementation needs base pointer */
1411                 be_get_irg_options(irg)->omit_fp = 0;
1412         }
1413
1414         be_birg_from_irg(irg)->isa_link = irg_data;
1415 }
1416
1417
1418 /**
1419  * Set output modes for GCC
1420  */
1421 static const tarval_mode_info mo_integer = {
1422         TVO_HEX,
1423         "0x",
1424         NULL,
1425 };
1426
1427 /*
1428  * set the tarval output mode of all integer modes to decimal
1429  */
1430 static void set_tarval_output_modes(void)
1431 {
1432         size_t i;
1433
1434         for (i = get_irp_n_modes(); i > 0;) {
1435                 ir_mode *mode = get_irp_mode(--i);
1436
1437                 if (mode_is_int(mode))
1438                         set_tarval_mode_output_option(mode, &mo_integer);
1439         }
1440 }
1441
1442 extern const arch_isa_if_t ia32_isa_if;
1443
1444 /**
1445  * The template that generates a new ISA object.
1446  * Note that this template can be changed by command line
1447  * arguments.
1448  */
1449 static ia32_isa_t ia32_isa_template = {
1450         {
1451                 &ia32_isa_if,            /* isa interface implementation */
1452                 N_IA32_REGISTERS,
1453                 ia32_registers,
1454                 N_IA32_CLASSES,
1455                 ia32_reg_classes,
1456                 &ia32_registers[REG_ESP],  /* stack pointer register */
1457                 &ia32_registers[REG_EBP],  /* base pointer register */
1458                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1459                 2,                       /* power of two stack alignment, 2^2 == 4 */
1460                 NULL,                    /* main environment */
1461                 7,                       /* costs for a spill instruction */
1462                 5,                       /* costs for a reload instruction */
1463                 false,                   /* no custom abi handling */
1464         },
1465         NULL,                    /* types */
1466         NULL,                    /* tv_ents */
1467         NULL,                    /* abstract machine */
1468         IA32_FPU_ARCH_X87,       /* FPU architecture */
1469 };
1470
1471 static void init_asm_constraints(void)
1472 {
1473         be_init_default_asm_constraint_flags();
1474
1475         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1476         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1477         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1478         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1479         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1480         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1481         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1482         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1483         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1484         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1485         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1486         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1487         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1488         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1489         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1490         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1491         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1492         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1493         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1494         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1495
1496         /* no support for autodecrement/autoincrement */
1497         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1498         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1499         /* no float consts */
1500         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1501         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1502         /* makes no sense on x86 */
1503         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1504         /* no support for sse consts yet */
1505         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1506         /* no support for x87 consts yet */
1507         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1508         /* no support for mmx registers yet */
1509         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1510         /* not available in 32bit mode */
1511         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1512         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1513
1514         /* no code yet to determine register class needed... */
1515         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1516 }
1517
1518 /**
1519  * Initializes the backend ISA.
1520  */
1521 static arch_env_t *ia32_init(FILE *file_handle)
1522 {
1523         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1524
1525         set_tarval_output_modes();
1526
1527         *isa = ia32_isa_template;
1528
1529         if (ia32_mode_fpcw == NULL) {
1530                 ia32_mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1531         }
1532
1533         ia32_register_init();
1534         ia32_create_opcodes(&ia32_irn_ops);
1535
1536         be_emit_init(file_handle);
1537         isa->types          = pmap_create();
1538         isa->tv_ent         = pmap_create();
1539         isa->cpu            = ia32_init_machine_description();
1540
1541         /* enter the ISA object into the intrinsic environment */
1542         intrinsic_env.isa = isa;
1543
1544         return &isa->base;
1545 }
1546
1547
1548
1549 /**
1550  * Closes the output file and frees the ISA structure.
1551  */
1552 static void ia32_done(void *self)
1553 {
1554         ia32_isa_t *isa = (ia32_isa_t*)self;
1555
1556         /* emit now all global declarations */
1557         be_gas_emit_decls(isa->base.main_env);
1558
1559         pmap_destroy(isa->tv_ent);
1560         pmap_destroy(isa->types);
1561
1562         be_emit_exit();
1563
1564         free(self);
1565 }
1566
1567
1568 /**
1569  * Get the register class which shall be used to store a value of a given mode.
1570  * @param self The this pointer.
1571  * @param mode The mode in question.
1572  * @return A register class which can hold values of the given mode.
1573  */
1574 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1575 {
1576         if (mode_is_float(mode)) {
1577                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1578         }
1579         else
1580                 return &ia32_reg_classes[CLASS_ia32_gp];
1581 }
1582
1583 /**
1584  * Returns the register for parameter nr.
1585  */
1586 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1587                                                     const ir_mode *mode)
1588 {
1589         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1590                 &ia32_registers[REG_ECX],
1591                 &ia32_registers[REG_EDX],
1592                 NULL
1593         };
1594         static const unsigned MAXNUM_GPREG_ARGS = 3;
1595
1596         static const arch_register_t *gpreg_param_reg_regparam[] = {
1597                 &ia32_registers[REG_EAX],
1598                 &ia32_registers[REG_EDX],
1599                 &ia32_registers[REG_ECX]
1600         };
1601
1602         static const arch_register_t *gpreg_param_reg_this[] = {
1603                 &ia32_registers[REG_ECX],
1604                 NULL,
1605                 NULL
1606         };
1607
1608         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1609                 &ia32_registers[REG_XMM0],
1610                 &ia32_registers[REG_XMM1],
1611                 &ia32_registers[REG_XMM2],
1612                 &ia32_registers[REG_XMM3],
1613                 &ia32_registers[REG_XMM4],
1614                 &ia32_registers[REG_XMM5],
1615                 &ia32_registers[REG_XMM6],
1616                 &ia32_registers[REG_XMM7]
1617         };
1618
1619         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1620                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1621         };
1622         static const unsigned MAXNUM_SSE_ARGS = 8;
1623
1624         if ((cc & cc_this_call) && nr == 0)
1625                 return gpreg_param_reg_this[0];
1626
1627         if (! (cc & cc_reg_param))
1628                 return NULL;
1629
1630         if (mode_is_float(mode)) {
1631                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1632                         return NULL;
1633                 if (nr >= MAXNUM_SSE_ARGS)
1634                         return NULL;
1635
1636                 if (cc & cc_this_call) {
1637                         return fpreg_sse_param_reg_this[nr];
1638                 }
1639                 return fpreg_sse_param_reg_std[nr];
1640         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1641                 unsigned num_regparam;
1642
1643                 if (get_mode_size_bits(mode) > 32)
1644                         return NULL;
1645
1646                 if (nr >= MAXNUM_GPREG_ARGS)
1647                         return NULL;
1648
1649                 if (cc & cc_this_call) {
1650                         return gpreg_param_reg_this[nr];
1651                 }
1652                 num_regparam = cc & ~cc_bits;
1653                 if (num_regparam == 0) {
1654                         /* default fastcall */
1655                         return gpreg_param_reg_fastcall[nr];
1656                 }
1657                 if (nr < num_regparam)
1658                         return gpreg_param_reg_regparam[nr];
1659                 return NULL;
1660         }
1661
1662         panic("unknown argument mode");
1663 }
1664
1665 /**
1666  * Get the ABI restrictions for procedure calls.
1667  * @param self        The this pointer.
1668  * @param method_type The type of the method (procedure) in question.
1669  * @param abi         The abi object to be modified
1670  */
1671 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1672                               be_abi_call_t *abi)
1673 {
1674         unsigned  cc;
1675         int       n, i, regnum;
1676         int                 pop_amount = 0;
1677         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1678
1679         (void) self;
1680
1681         /* set abi flags for calls */
1682         call_flags.bits.store_args_sequential = 0;
1683         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1684         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1685         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1686
1687         /* set parameter passing style */
1688         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1689
1690         cc = get_method_calling_convention(method_type);
1691         if (get_method_variadicity(method_type) == variadicity_variadic) {
1692                 /* pass all parameters of a variadic function on the stack */
1693                 cc = cc_cdecl_set | (cc & cc_this_call);
1694         } else {
1695                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1696                     ia32_cg_config.optimize_cc) {
1697                         /* set the fast calling conventions (allowing up to 3) */
1698                         cc = SET_FASTCALL(cc) | 3;
1699                 }
1700         }
1701
1702         /* we have to pop the shadow parameter ourself for compound calls */
1703         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1704                         && !(cc & cc_reg_param)) {
1705                 pop_amount += get_mode_size_bytes(mode_P_data);
1706         }
1707
1708         n = get_method_n_params(method_type);
1709         for (i = regnum = 0; i < n; i++) {
1710                 const arch_register_t *reg  = NULL;
1711                 ir_type               *tp   = get_method_param_type(method_type, i);
1712                 ir_mode               *mode = get_type_mode(tp);
1713
1714                 if (mode != NULL) {
1715                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1716                 }
1717                 if (reg != NULL) {
1718                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1719                         ++regnum;
1720                 } else {
1721                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1722                          * movl has a shorter opcode than mov[sz][bw]l */
1723                         ir_mode *load_mode = mode;
1724
1725                         if (mode != NULL) {
1726                                 unsigned size = get_mode_size_bytes(mode);
1727
1728                                 if (cc & cc_callee_clear_stk) {
1729                                         pop_amount += (size + 3U) & ~3U;
1730                                 }
1731
1732                                 if (size < 4) load_mode = mode_Iu;
1733                         }
1734
1735                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1736                 }
1737         }
1738
1739         be_abi_call_set_pop(abi, pop_amount);
1740
1741         /* set return registers */
1742         n = get_method_n_ress(method_type);
1743
1744         assert(n <= 2 && "more than two results not supported");
1745
1746         /* In case of 64bit returns, we will have two 32bit values */
1747         if (n == 2) {
1748                 ir_type *tp   = get_method_res_type(method_type, 0);
1749                 ir_mode *mode = get_type_mode(tp);
1750
1751                 assert(!mode_is_float(mode) && "two FP results not supported");
1752
1753                 tp   = get_method_res_type(method_type, 1);
1754                 mode = get_type_mode(tp);
1755
1756                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1757
1758                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1759                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1760         }
1761         else if (n == 1) {
1762                 ir_type *tp   = get_method_res_type(method_type, 0);
1763                 ir_mode *mode = get_type_mode(tp);
1764                 const arch_register_t *reg;
1765                 assert(is_atomic_type(tp));
1766
1767                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1768
1769                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1770         }
1771 }
1772
1773 /**
1774  * Returns the necessary byte alignment for storing a register of given class.
1775  */
1776 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1777 {
1778         ir_mode *mode = arch_register_class_mode(cls);
1779         int bytes     = get_mode_size_bytes(mode);
1780
1781         if (mode_is_float(mode) && bytes > 8)
1782                 return 16;
1783         return bytes;
1784 }
1785
1786 /**
1787  * Return irp irgs in the desired order.
1788  */
1789 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1790 {
1791         (void) self;
1792         (void) irg_list;
1793         return NULL;
1794 }
1795
1796 static void ia32_mark_remat(ir_node *node)
1797 {
1798         if (is_ia32_irn(node)) {
1799                 set_ia32_is_remat(node);
1800         }
1801 }
1802
1803 /**
1804  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1805  */
1806 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1807                                  ir_node *mux_false)
1808 {
1809         ir_node    *cmp_l;
1810         ir_node    *cmp_r;
1811         ir_relation relation;
1812
1813         if (!is_Cmp(sel))
1814                 return false;
1815
1816         cmp_l = get_Cmp_left(sel);
1817         cmp_r = get_Cmp_right(sel);
1818         if (!mode_is_float(get_irn_mode(cmp_l)))
1819                 return false;
1820
1821         /* check for min/max. They're defined as (C-Semantik):
1822          *  min(a, b) = a < b ? a : b
1823          *  or min(a, b) = a <= b ? a : b
1824          *  max(a, b) = a > b ? a : b
1825          *  or max(a, b) = a >= b ? a : b
1826          * (Note we only handle float min/max here)
1827          */
1828         relation = get_Cmp_relation(sel);
1829         switch (relation) {
1830         case ir_relation_greater_equal:
1831         case ir_relation_greater:
1832                 /* this is a max */
1833                 if (cmp_l == mux_true && cmp_r == mux_false)
1834                         return true;
1835                 break;
1836         case ir_relation_less_equal:
1837         case ir_relation_less:
1838                 /* this is a min */
1839                 if (cmp_l == mux_true && cmp_r == mux_false)
1840                         return true;
1841                 break;
1842         case ir_relation_unordered_greater_equal:
1843         case ir_relation_unordered_greater:
1844                 /* this is a min */
1845                 if (cmp_l == mux_false && cmp_r == mux_true)
1846                         return true;
1847                 break;
1848         case ir_relation_unordered_less_equal:
1849         case ir_relation_unordered_less:
1850                 /* this is a max */
1851                 if (cmp_l == mux_false && cmp_r == mux_true)
1852                         return true;
1853                 break;
1854
1855         default:
1856                 break;
1857         }
1858
1859         return false;
1860 }
1861
1862 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1863 {
1864         ir_mode *mode = get_irn_mode(mux_true);
1865         (void) sel;
1866
1867         if (!mode_is_int(mode) && !mode_is_reference(mode)
1868                         && mode != mode_b)
1869                 return false;
1870
1871         if (is_Const(mux_true) && is_Const(mux_false)) {
1872                 /* we can create a set plus up two 3 instructions for any combination
1873                  * of constants */
1874                 return true;
1875         }
1876
1877         return false;
1878 }
1879
1880 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1881                                      ir_node *mux_false)
1882 {
1883         (void) sel;
1884
1885         if (!mode_is_float(get_irn_mode(mux_true)))
1886                 return false;
1887
1888         return is_Const(mux_true) && is_Const(mux_false);
1889 }
1890
1891 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1892 {
1893         ir_node    *cmp_left;
1894         ir_node    *cmp_right;
1895         ir_node    *sub_left;
1896         ir_node    *sub_right;
1897         ir_mode    *mode;
1898         ir_relation relation;
1899
1900         if (!is_Cmp(sel))
1901                 return false;
1902
1903         mode = get_irn_mode(mux_true);
1904         if (mode_is_signed(mode) || mode_is_float(mode))
1905                 return false;
1906
1907         relation  = get_Cmp_relation(sel);
1908         cmp_left  = get_Cmp_left(sel);
1909         cmp_right = get_Cmp_right(sel);
1910
1911         /* "move" zero constant to false input */
1912         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1913                 ir_node *tmp = mux_false;
1914                 mux_false = mux_true;
1915                 mux_true  = tmp;
1916                 relation = get_negated_relation(relation);
1917         }
1918         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1919                 return false;
1920         if (!is_Sub(mux_true))
1921                 return false;
1922         sub_left  = get_Sub_left(mux_true);
1923         sub_right = get_Sub_right(mux_true);
1924
1925         /* Mux(a >=u b, 0, a-b) */
1926         if ((relation & ir_relation_greater)
1927                         && sub_left == cmp_left && sub_right == cmp_right)
1928                 return true;
1929         /* Mux(a <=u b, 0, b-a) */
1930         if ((relation & ir_relation_less)
1931                         && sub_left == cmp_right && sub_right == cmp_left)
1932                 return true;
1933
1934         return false;
1935 }
1936
1937 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1938                                ir_node *mux_true)
1939 {
1940         ir_mode *mode;
1941
1942         /* we can handle Set for all modes and compares */
1943         if (mux_is_set(sel, mux_true, mux_false))
1944                 return true;
1945         /* SSE has own min/max operations */
1946         if (ia32_cg_config.use_sse2
1947                         && mux_is_float_min_max(sel, mux_true, mux_false))
1948                 return true;
1949         /* we can handle Mux(?, Const[f], Const[f]) */
1950         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1951 #ifdef FIRM_GRGEN_BE
1952                 /* well, some code selectors can't handle it */
1953                 if (be_transformer != TRANSFORMER_PBQP
1954                                 || be_transformer != TRANSFORMER_RAND)
1955                         return true;
1956 #else
1957                 return true;
1958 #endif
1959         }
1960
1961         /* no support for 64bit inputs to cmov */
1962         mode = get_irn_mode(mux_true);
1963         if (get_mode_size_bits(mode) > 32)
1964                 return false;
1965         /* we can handle Abs for all modes and compares (except 64bit) */
1966         if (ir_mux_is_abs(sel, mux_true, mux_false) != 0)
1967                 return true;
1968         /* we can't handle MuxF yet */
1969         if (mode_is_float(mode))
1970                 return false;
1971
1972         if (mux_is_doz(sel, mux_true, mux_false))
1973                 return true;
1974
1975         /* Check Cmp before the node */
1976         if (is_Cmp(sel)) {
1977                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1978
1979                 /* we can't handle 64bit compares */
1980                 if (get_mode_size_bits(cmp_mode) > 32)
1981                         return false;
1982
1983                 /* we can't handle float compares */
1984                 if (mode_is_float(cmp_mode))
1985                         return false;
1986         }
1987
1988         /* did we disable cmov generation? */
1989         if (!ia32_cg_config.use_cmov)
1990                 return false;
1991
1992         /* we can use a cmov */
1993         return true;
1994 }
1995
1996 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
1997 {
1998         (void) c;
1999
2000         /* we already added all our simple flags to the flags modifier list in
2001          * init, so this flag we don't know. */
2002         return ASM_CONSTRAINT_FLAG_INVALID;
2003 }
2004
2005 static int ia32_is_valid_clobber(const char *clobber)
2006 {
2007         return ia32_get_clobber_register(clobber) != NULL;
2008 }
2009
2010 static ir_node *ia32_create_set(ir_node *cond)
2011 {
2012         ir_node  *block = get_nodes_block(cond);
2013         ir_node  *set   = new_bd_ia32_l_Setcc(NULL, block, cond);
2014         ir_node  *conv  = new_r_Conv(block, set, mode_Iu);
2015         return conv;
2016 }
2017
2018 static void ia32_lower_for_target(void)
2019 {
2020         size_t i, n_irgs = get_irp_n_irgs();
2021         lower_mode_b_config_t lower_mode_b_config = {
2022                 mode_Iu,  /* lowered mode */
2023                 ia32_create_set,
2024         };
2025
2026         /* perform doubleword lowering */
2027         lwrdw_param_t lower_dw_params = {
2028                 1,  /* little endian */
2029                 64, /* doubleword size */
2030                 ia32_create_intrinsic_fkt,
2031                 &intrinsic_env,
2032         };
2033
2034         ia32_create_opcodes(&ia32_irn_ops);
2035
2036         /* lower compound param handling
2037          * Note: we lower compound arguments ourself, since on ia32 we don't
2038          * have hidden parameters but know where to find the structs on the stack.
2039          * (This also forces us to always allocate space for the compound arguments
2040          *  on the callframe and we can't just use an arbitrary position on the
2041          *  stackframe)
2042          */
2043         lower_calls_with_compounds(LF_RETURN_HIDDEN | LF_DONT_LOWER_ARGUMENTS);
2044
2045         /* replace floating point operations by function calls */
2046         if (ia32_cg_config.use_softfloat) {
2047                 lower_floating_point();
2048         }
2049
2050         ir_prepare_dw_lowering(&lower_dw_params);
2051         ir_lower_dw_ops();
2052
2053         for (i = 0; i < n_irgs; ++i) {
2054                 ir_graph *irg = get_irp_irg(i);
2055                 /* lower for mode_b stuff */
2056                 ir_lower_mode_b(irg, &lower_mode_b_config);
2057                 /* break up switches with wide ranges */
2058                 lower_switch(irg, 4, 256, false);
2059         }
2060
2061         for (i = 0; i < n_irgs; ++i) {
2062                 ir_graph *irg = get_irp_irg(i);
2063                 /* Turn all small CopyBs into loads/stores, keep medium-sized CopyBs,
2064                  * so we can generate rep movs later, and turn all big CopyBs into
2065                  * memcpy calls. */
2066                 lower_CopyB(irg, 64, 8193);
2067         }
2068 }
2069
2070 /**
2071  * Create the trampoline code.
2072  */
2073 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2074 {
2075         ir_graph *const irg  = get_irn_irg(block);
2076         ir_node  *      p    = trampoline;
2077         ir_mode  *const mode = get_irn_mode(p);
2078         ir_node  *const one  = new_r_Const(irg, get_mode_one(mode_Iu));
2079         ir_node  *const four = new_r_Const_long(irg, mode_Iu, 4);
2080         ir_node  *      st;
2081
2082         /* mov  ecx,<env> */
2083         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2084         mem = new_r_Proj(st, mode_M, pn_Store_M);
2085         p   = new_r_Add(block, p, one, mode);
2086         st  = new_r_Store(block, mem, p, env, cons_none);
2087         mem = new_r_Proj(st, mode_M, pn_Store_M);
2088         p   = new_r_Add(block, p, four, mode);
2089         /* jmp  <callee> */
2090         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2091         mem = new_r_Proj(st, mode_M, pn_Store_M);
2092         p   = new_r_Add(block, p, one, mode);
2093         st  = new_r_Store(block, mem, p, callee, cons_none);
2094         mem = new_r_Proj(st, mode_M, pn_Store_M);
2095         p   = new_r_Add(block, p, four, mode);
2096
2097         return mem;
2098 }
2099
2100 /**
2101  * Returns the libFirm configuration parameter for this backend.
2102  */
2103 static const backend_params *ia32_get_libfirm_params(void)
2104 {
2105         static const ir_settings_arch_dep_t ad = {
2106                 1,                   /* also use subs */
2107                 4,                   /* maximum shifts */
2108                 63,                  /* maximum shift amount */
2109                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2110
2111                 1,  /* allow Mulhs */
2112                 1,  /* allow Mulus */
2113                 32, /* Mulh allowed up to 32 bit */
2114         };
2115         static backend_params p = {
2116                 1,     /* support inline assembly */
2117                 1,     /* support Rotl nodes */
2118                 0,     /* little endian */
2119                 1,     /* modulo shift efficient */
2120                 0,     /* non-modulo shift not efficient */
2121                 &ad,   /* will be set later */
2122                 ia32_is_mux_allowed,
2123                 32,    /* machine_size */
2124                 NULL,  /* float arithmetic mode, will be set below */
2125                 NULL,  /* long long type */
2126                 NULL,  /* unsigned long long type */
2127                 NULL,  /* long double type */
2128                 12,    /* size of trampoline code */
2129                 4,     /* alignment of trampoline code */
2130                 ia32_create_trampoline_fkt,
2131                 4      /* alignment of stack parameter */
2132         };
2133         ir_mode *mode_long_long
2134                 = new_ir_mode("long long", irms_int_number, 64, 1, irma_twos_complement,
2135                               64);
2136         ir_type *type_long_long = new_type_primitive(mode_long_long);
2137         ir_mode *mode_unsigned_long_long
2138                 = new_ir_mode("unsigned long long", irms_int_number, 64, 0,
2139                               irma_twos_complement, 64);
2140         ir_type *type_unsigned_long_long
2141                 = new_type_primitive(mode_unsigned_long_long);
2142
2143         ia32_setup_cg_config();
2144
2145         /* doesn't really belong here, but this is the earliest place the backend
2146          * is called... */
2147         init_asm_constraints();
2148
2149         p.type_long_long          = type_long_long;
2150         p.type_unsigned_long_long = type_unsigned_long_long;
2151
2152         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
2153                 p.mode_float_arithmetic = NULL;
2154                 p.type_long_double = NULL;
2155         } else {
2156                 p.mode_float_arithmetic = mode_E;
2157                 ir_mode *mode = new_ir_mode("long double", irms_float_number, 80, 1,
2158                                             irma_ieee754, 0);
2159                 ir_type *type = new_type_primitive(mode);
2160                 set_type_size_bytes(type, 12);
2161                 set_type_alignment_bytes(type, 4);
2162                 p.type_long_double = type;
2163         }
2164         return &p;
2165 }
2166
2167 /**
2168  * Check if the given register is callee or caller save.
2169  */
2170 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
2171 {
2172         if (callee) {
2173                 /* check for callee saved */
2174                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2175                         switch (reg->index) {
2176                         case REG_GP_EBX:
2177                         case REG_GP_ESI:
2178                         case REG_GP_EDI:
2179                         case REG_GP_EBP:
2180                                 return 1;
2181                         default:
2182                                 return 0;
2183                         }
2184                 }
2185         } else {
2186                 /* check for caller saved */
2187                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2188                         switch (reg->index) {
2189                         case REG_GP_EDX:
2190                         case REG_GP_ECX:
2191                         case REG_GP_EAX:
2192                                 return 1;
2193                         default:
2194                                 return 0;
2195                         }
2196                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_xmm]) {
2197                         /* all XMM registers are caller save */
2198                         return reg->index != REG_XMM_NOREG;
2199                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]) {
2200                         /* all VFP registers are caller save */
2201                         return reg->index != REG_VFP_NOREG;
2202                 }
2203         }
2204         return 0;
2205 }
2206
2207 static const lc_opt_enum_int_items_t gas_items[] = {
2208         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2209         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2210         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2211         { NULL,    0 }
2212 };
2213
2214 static lc_opt_enum_int_var_t gas_var = {
2215         (int*) &be_gas_object_file_format, gas_items
2216 };
2217
2218 #ifdef FIRM_GRGEN_BE
2219 static const lc_opt_enum_int_items_t transformer_items[] = {
2220         { "default", TRANSFORMER_DEFAULT },
2221         { "pbqp",    TRANSFORMER_PBQP    },
2222         { "random",  TRANSFORMER_RAND    },
2223         { NULL,      0                   }
2224 };
2225
2226 static lc_opt_enum_int_var_t transformer_var = {
2227         (int*)&be_transformer, transformer_items
2228 };
2229 #endif
2230
2231 static const lc_opt_table_entry_t ia32_options[] = {
2232         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2233 #ifdef FIRM_GRGEN_BE
2234         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2235 #endif
2236         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2237                         &ia32_isa_template.base.stack_alignment),
2238         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2239         LC_OPT_LAST
2240 };
2241
2242 const arch_isa_if_t ia32_isa_if = {
2243         ia32_init,
2244         ia32_lower_for_target,
2245         ia32_done,
2246         ia32_handle_intrinsics,
2247         ia32_get_reg_class_for_mode,
2248         ia32_get_call_abi,
2249         ia32_get_reg_class_alignment,
2250         ia32_get_libfirm_params,
2251         ia32_get_irg_list,
2252         ia32_mark_remat,
2253         ia32_parse_asm_constraint,
2254         ia32_is_valid_clobber,
2255
2256         ia32_init_graph,
2257         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2258         ia32_before_abi,     /* before abi introduce hook */
2259         ia32_prepare_graph,
2260         ia32_before_ra,      /* before register allocation hook */
2261         ia32_finish,         /* called before codegen */
2262         ia32_emit,           /* emit && done */
2263         ia32_register_saved_by,
2264         be_new_spill,
2265         be_new_reload
2266 };
2267
2268 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2269 void be_init_arch_ia32(void)
2270 {
2271         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2272         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2273
2274         lc_opt_add_table(ia32_grp, ia32_options);
2275         be_register_isa_if("ia32", &ia32_isa_if);
2276
2277         ia32_init_emitter();
2278         ia32_init_finish();
2279         ia32_init_optimize();
2280         ia32_init_transform();
2281         ia32_init_x87();
2282         ia32_init_architecture();
2283 }