nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg.h"
  57 #include "../benode.h"
  58 #include "../belower.h"
  59 #include "../besched.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../beilpsched.h"
  67 #include "../bespillslots.h"
  68 #include "../bemodule.h"
  69 #include "../begnuas.h"
  70 #include "../bestate.h"
  71 #include "../beflags.h"
  72 #include "../betranshlp.h"
  73 #include "../belistsched.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_map_regs.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_util.h"
  89 #include "ia32_fpu.h"
  90 #include "ia32_architecture.h"
  91
  92 #ifdef FIRM_GRGEN_BE
  93 #include "ia32_pbqp_transform.h"
  94
  95 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  96 #endif
  97
  98 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  99
 100 ir_mode         *mode_fpcw       = NULL;
 101 ia32_code_gen_t *ia32_current_cg = NULL;
 102
 103 /** The current omit-fp state */
 104 static unsigned ia32_curr_fp_ommitted  = 0;
 105 static ir_type *omit_fp_between_type   = NULL;
 106 static ir_type *between_type           = NULL;
 107 static ir_entity *old_bp_ent           = NULL;
 108 static ir_entity *ret_addr_ent         = NULL;
 109 static ir_entity *omit_fp_ret_addr_ent = NULL;
 110
 111 /**
 112  * The environment for the intrinsic mapping.
 113  */
 114 static ia32_intrinsic_env_t intrinsic_env = {
 115         NULL,    /* the isa */
 116         NULL,    /* the irg, these entities belong to */
 117         NULL,    /* entity for __divdi3 library call */
 118         NULL,    /* entity for __moddi3 library call */
 119         NULL,    /* entity for __udivdi3 library call */
 120         NULL,    /* entity for __umoddi3 library call */
 121 };
 122
 123
 124 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 125
 126 /**
 127  * Used to create per-graph unique pseudo nodes.
 128  */
 129 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 130                                     create_const_node_func func,
 131                                     const arch_register_t* reg)
 132 {
 133         ir_node *block, *res;
 134
 135         if (*place != NULL)
 136                 return *place;
 137
 138         block = get_irg_start_block(cg->irg);
 139         res = func(NULL, block);
 140         arch_set_irn_register(res, reg);
 141         *place = res;
 142
 143         return res;
 144 }
 145
 146 /* Creates the unique per irg GP NoReg node. */
 147 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg)
 148 {
 149         return create_const(cg, &cg->noreg_gp, new_bd_ia32_NoReg_GP,
 150                             &ia32_gp_regs[REG_GP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg)
 154 {
 155         return create_const(cg, &cg->noreg_vfp, new_bd_ia32_NoReg_VFP,
 156                             &ia32_vfp_regs[REG_VFP_NOREG]);
 157 }
 158
 159 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg)
 160 {
 161         return create_const(cg, &cg->noreg_xmm, new_bd_ia32_NoReg_XMM,
 162                             &ia32_xmm_regs[REG_XMM_NOREG]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg)
 166 {
 167         return create_const(cg, &cg->unknown_gp, new_bd_ia32_Unknown_GP,
 168                             &ia32_gp_regs[REG_GP_UKNWN]);
 169 }
 170
 171 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg)
 172 {
 173         return create_const(cg, &cg->unknown_vfp, new_bd_ia32_Unknown_VFP,
 174                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 175 }
 176
 177 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg)
 178 {
 179         return create_const(cg, &cg->unknown_xmm, new_bd_ia32_Unknown_XMM,
 180                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 181 }
 182
 183 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg)
 184 {
 185         return create_const(cg, &cg->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 186                         &ia32_fp_cw_regs[REG_FPCW]);
 187 }
 188
 189
 190 /**
 191  * Returns the admissible noreg register node for input register pos of node irn.
 192  */
 193 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 194 {
 195         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 196
 197         assert(req != NULL && "Missing register requirements");
 198         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 199                 return ia32_new_NoReg_gp(cg);
 200
 201         if (ia32_cg_config.use_sse2) {
 202                 return ia32_new_NoReg_xmm(cg);
 203         } else {
 204                 return ia32_new_NoReg_vfp(cg);
 205         }
 206 }
 207
 208 /**************************************************
 209  *                         _ _              _  __
 210  *                        | | |            (_)/ _|
 211  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 212  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 213  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 214  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 215  *            __/ |
 216  *           |___/
 217  **************************************************/
 218
 219 static const arch_register_req_t *get_ia32_SwitchJmp_out_req(
 220                 const ir_node *node, int pos)
 221 {
 222         (void) node;
 223         (void) pos;
 224         return arch_no_register_req;
 225 }
 226
 227 static arch_irn_class_t ia32_classify(const ir_node *irn)
 228 {
 229         arch_irn_class_t classification = 0;
 230
 231         assert(is_ia32_irn(irn));
 232
 233         if (is_ia32_is_reload(irn))
 234                 classification |= arch_irn_class_reload;
 235
 236         if (is_ia32_is_spill(irn))
 237                 classification |= arch_irn_class_spill;
 238
 239         if (is_ia32_is_remat(irn))
 240                 classification |= arch_irn_class_remat;
 241
 242         return classification;
 243 }
 244
 245 /**
 246  * The IA32 ABI callback object.
 247  */
 248 typedef struct {
 249         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 250         const arch_env_t *aenv;          /**< The architecture environment. */
 251         ir_graph *irg;                   /**< The associated graph. */
 252 } ia32_abi_env_t;
 253
 254 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 255 {
 256         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 257 }
 258
 259 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent)
 260 {
 261         set_ia32_frame_ent(irn, ent);
 262 }
 263
 264 static void ia32_set_frame_offset(ir_node *irn, int bias)
 265 {
 266         if (get_ia32_frame_ent(irn) == NULL)
 267                 return;
 268
 269         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 270                 ia32_code_gen_t *cg = ia32_current_cg;
 271                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 272                 if (omit_fp) {
 273                         /* Pop nodes modify the stack pointer before calculating the
 274                          * destination address, so fix this here
 275                          */
 276                         bias -= 4;
 277                 }
 278         }
 279         add_ia32_am_offs_int(irn, bias);
 280 }
 281
 282 static int ia32_get_sp_bias(const ir_node *node)
 283 {
 284         if (is_ia32_Call(node))
 285                 return -(int)get_ia32_call_attr_const(node)->pop;
 286
 287         if (is_ia32_Push(node))
 288                 return 4;
 289
 290         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 291                 return -4;
 292
 293         return 0;
 294 }
 295
 296 /**
 297  * Generate the routine prologue.
 298  *
 299  * @param self       The callback object.
 300  * @param mem        A pointer to the mem node. Update this if you define new memory.
 301  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 302  * @param stack_bias Points to the current stack bias, can be modified if needed.
 303  *
 304  * @return           The register which shall be used as a stack frame base.
 305  *
 306  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 307  */
 308 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 309 {
 310         ia32_abi_env_t   *env      = self;
 311         ia32_code_gen_t  *cg       = ia32_current_cg;
 312         const arch_env_t *arch_env = env->aenv;
 313
 314         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 315         if (! env->flags.try_omit_fp) {
 316                 ir_node  *bl      = get_irg_start_block(env->irg);
 317                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 318                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 319                 ir_node  *noreg   = ia32_new_NoReg_gp(cg);
 320                 ir_node  *push;
 321
 322                 /* mark bp register as ignore */
 323                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 324                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 325
 326                 /* push ebp */
 327                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 328                 curr_sp = new_r_Proj(push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 329                 *mem    = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 330
 331                 /* the push must have SP out register */
 332                 arch_set_irn_register(curr_sp, arch_env->sp);
 333
 334                 /* this modifies the stack bias, because we pushed 32bit */
 335                 *stack_bias -= 4;
 336
 337                 /* move esp to ebp */
 338                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 339                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 340                                              arch_register_req_type_ignore);
 341
 342                 /* beware: the copy must be done before any other sp use */
 343                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 344                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 345                                                      arch_register_req_type_produces_sp);
 346
 347                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 348                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 349
 350                 return arch_env->bp;
 351         }
 352
 353         return arch_env->sp;
 354 }
 355
 356 /**
 357  * Generate the routine epilogue.
 358  * @param self    The callback object.
 359  * @param bl      The block for the epilog
 360  * @param mem     A pointer to the mem node. Update this if you define new memory.
 361  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 362  * @return        The register which shall be used as a stack frame base.
 363  *
 364  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 365  */
 366 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 367 {
 368         ia32_abi_env_t   *env      = self;
 369         const arch_env_t *arch_env = env->aenv;
 370         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 371         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 372
 373         if (env->flags.try_omit_fp) {
 374                 /* simply remove the stack frame here */
 375                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 376         } else {
 377                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 378
 379                 if (ia32_cg_config.use_leave) {
 380                         ir_node *leave;
 381
 382                         /* leave */
 383                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 384                         curr_bp = new_r_Proj(leave, mode_bp, pn_ia32_Leave_frame);
 385                         curr_sp = new_r_Proj(leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 386                 } else {
 387                         ir_node *pop;
 388
 389                         /* the old SP is not needed anymore (kill the proj) */
 390                         assert(is_Proj(curr_sp));
 391                         kill_node(curr_sp);
 392
 393                         /* copy ebp to esp */
 394                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 395                         arch_set_irn_register(curr_sp, arch_env->sp);
 396                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 397                                                          arch_register_req_type_ignore);
 398
 399                         /* pop ebp */
 400                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 401                         curr_bp = new_r_Proj(pop, mode_bp, pn_ia32_Pop_res);
 402                         curr_sp = new_r_Proj(pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 403
 404                         *mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
 405                 }
 406                 arch_set_irn_register(curr_sp, arch_env->sp);
 407                 arch_set_irn_register(curr_bp, arch_env->bp);
 408         }
 409
 410         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 411         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 412 }
 413
 414 /**
 415  * Initialize the callback object.
 416  * @param call The call object.
 417  * @param aenv The architecture environment.
 418  * @param irg  The graph with the method.
 419  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 420  */
 421 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 422 {
 423         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 424         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 425         env->flags = fl.bits;
 426         env->irg   = irg;
 427         env->aenv  = aenv;
 428         return env;
 429 }
 430
 431 /**
 432  * Destroy the callback object.
 433  * @param self The callback object.
 434  */
 435 static void ia32_abi_done(void *self)
 436 {
 437         free(self);
 438 }
 439
 440 /**
 441  * Build the between type and entities if not already build.
 442  */
 443 static void ia32_build_between_type(void)
 444 {
 445 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 446         if (! between_type) {
 447                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 448                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 449
 450                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 451                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 452                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 453
 454                 set_entity_offset(old_bp_ent, 0);
 455                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 456                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 457                 set_type_state(between_type, layout_fixed);
 458
 459                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 460                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 461
 462                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 463                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 464                 set_type_state(omit_fp_between_type, layout_fixed);
 465         }
 466 #undef IDENT
 467 }
 468
 469 /**
 470  * Produces the type which sits between the stack args and the locals on the stack.
 471  * it will contain the return address and space to store the old base pointer.
 472  * @return The Firm type modeling the ABI between type.
 473  */
 474 static ir_type *ia32_abi_get_between_type(void *self)
 475 {
 476         ia32_abi_env_t *env = self;
 477
 478         ia32_build_between_type();
 479         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 480 }
 481
 482 /**
 483  * Return the stack entity that contains the return address.
 484  */
 485 ir_entity *ia32_get_return_address_entity(void)
 486 {
 487         ia32_build_between_type();
 488         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 489 }
 490
 491 /**
 492  * Return the stack entity that contains the frame address.
 493  */
 494 ir_entity *ia32_get_frame_address_entity(void)
 495 {
 496         ia32_build_between_type();
 497         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 498 }
 499
 500 /**
 501  * Get the estimated cycle count for @p irn.
 502  *
 503  * @param self The this pointer.
 504  * @param irn  The node.
 505  *
 506  * @return     The estimated cycle count for this operation
 507  */
 508 static int ia32_get_op_estimated_cost(const ir_node *irn)
 509 {
 510         int            cost;
 511         ia32_op_type_t op_tp;
 512
 513         if (is_Proj(irn))
 514                 return 0;
 515         if (!is_ia32_irn(irn))
 516                 return 0;
 517
 518         assert(is_ia32_irn(irn));
 519
 520         cost  = get_ia32_latency(irn);
 521         op_tp = get_ia32_op_type(irn);
 522
 523         if (is_ia32_CopyB(irn)) {
 524                 cost = 250;
 525         }
 526         else if (is_ia32_CopyB_i(irn)) {
 527                 int size = get_ia32_copyb_size(irn);
 528                 cost     = 20 + (int)ceil((4/3) * size);
 529         }
 530         /* in case of address mode operations add additional cycles */
 531         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 532                 /*
 533                         In case of stack access and access to fixed addresses add 5 cycles
 534                         (we assume they are in cache), other memory operations cost 20
 535                         cycles.
 536                 */
 537                 if (is_ia32_use_frame(irn) || (
 538                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 539                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 540                     )) {
 541                         cost += 5;
 542                 } else {
 543                         cost += 20;
 544                 }
 545         }
 546
 547         return cost;
 548 }
 549
 550 /**
 551  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 552  *
 553  * @param irn       The original operation
 554  * @param i         Index of the argument we want the inverse operation to yield
 555  * @param inverse   struct to be filled with the resulting inverse op
 556  * @param obstack   The obstack to use for allocation of the returned nodes array
 557  * @return          The inverse operation or NULL if operation invertible
 558  */
 559 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 560 {
 561         (void) irn;
 562         (void) i;
 563         (void) inverse;
 564         (void) obst;
 565         return NULL;
 566
 567 #if 0
 568         ir_mode  *mode;
 569         ir_mode  *irn_mode;
 570         ir_node  *block, *noreg, *nomem;
 571         dbg_info *dbg;
 572
 573         /* we cannot invert non-ia32 irns */
 574         if (! is_ia32_irn(irn))
 575                 return NULL;
 576
 577         /* operand must always be a real operand (not base, index or mem) */
 578         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 579                 return NULL;
 580
 581         /* we don't invert address mode operations */
 582         if (get_ia32_op_type(irn) != ia32_Normal)
 583                 return NULL;
 584
 585         /* TODO: adjust for new immediates... */
 586         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 587                    irn);
 588         return NULL;
 589
 590         block    = get_nodes_block(irn);
 591         mode     = get_irn_mode(irn);
 592         irn_mode = get_irn_mode(irn);
 593         noreg    = get_irn_n(irn, 0);
 594         nomem    = new_NoMem();
 595         dbg      = get_irn_dbg_info(irn);
 596
 597         /* initialize structure */
 598         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 599         inverse->costs = 0;
 600         inverse->n     = 1;
 601
 602         switch (get_ia32_irn_opcode(irn)) {
 603                 case iro_ia32_Add:
 604 #if 0
 605                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 606                                 /* we have an add with a const here */
 607                                 /* invers == add with negated const */
 608                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 609                                 inverse->costs   += 1;
 610                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 611                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 612                                 set_ia32_commutative(inverse->nodes[0]);
 613                         }
 614                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 615                                 /* we have an add with a symconst here */
 616                                 /* invers == sub with const */
 617                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 618                                 inverse->costs   += 2;
 619                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 620                         }
 621                         else {
 622                                 /* normal add: inverse == sub */
 623                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 624                                 inverse->costs   += 2;
 625                         }
 626 #endif
 627                         break;
 628                 case iro_ia32_Sub:
 629 #if 0
 630                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 631                                 /* we have a sub with a const/symconst here */
 632                                 /* invers == add with this const */
 633                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 634                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 635                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 636                         }
 637                         else {
 638                                 /* normal sub */
 639                                 if (i == n_ia32_binary_left) {
 640                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 641                                 }
 642                                 else {
 643                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 644                                 }
 645                                 inverse->costs += 1;
 646                         }
 647 #endif
 648                         break;
 649                 case iro_ia32_Xor:
 650 #if 0
 651                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 652                                 /* xor with const: inverse = xor */
 653                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 654                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 655                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 656                         }
 657                         else {
 658                                 /* normal xor */
 659                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 660                                 inverse->costs   += 1;
 661                         }
 662 #endif
 663                         break;
 664                 case iro_ia32_Not: {
 665                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 666                         inverse->costs   += 1;
 667                         break;
 668                 }
 669                 case iro_ia32_Neg: {
 670                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 671                         inverse->costs   += 1;
 672                         break;
 673                 }
 674                 default:
 675                         /* inverse operation not supported */
 676                         return NULL;
 677         }
 678
 679         return inverse;
 680 #endif
 681 }
 682
 683 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 684 {
 685         if (mode_is_float(mode))
 686                 return mode_D;
 687
 688         return mode_Iu;
 689 }
 690
 691 /**
 692  * Get the mode that should be used for spilling value node
 693  */
 694 static ir_mode *get_spill_mode(const ir_node *node)
 695 {
 696         ir_mode *mode = get_irn_mode(node);
 697         return get_spill_mode_mode(mode);
 698 }
 699
 700 /**
 701  * Checks whether an addressmode reload for a node with mode mode is compatible
 702  * with a spillslot of mode spill_mode
 703  */
 704 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 705 {
 706         return !mode_is_float(mode) || mode == spillmode;
 707 }
 708
 709 /**
 710  * Check if irn can load its operand at position i from memory (source addressmode).
 711  * @param irn    The irn to be checked
 712  * @param i      The operands position
 713  * @return Non-Zero if operand can be loaded
 714  */
 715 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 716 {
 717         ir_node       *op        = get_irn_n(irn, i);
 718         const ir_mode *mode      = get_irn_mode(op);
 719         const ir_mode *spillmode = get_spill_mode(op);
 720
 721         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 722             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 723             !ia32_is_spillmode_compatible(mode, spillmode) ||
 724             is_ia32_use_frame(irn))                            /* must not already use frame */
 725                 return 0;
 726
 727         switch (get_ia32_am_support(irn)) {
 728                 case ia32_am_none:
 729                         return 0;
 730
 731                 case ia32_am_unary:
 732                         if (i != n_ia32_unary_op)
 733                                 return 0;
 734                         break;
 735
 736                 case ia32_am_binary:
 737                         switch (i) {
 738                                 case n_ia32_binary_left: {
 739                                         const arch_register_req_t *req;
 740                                         if (!is_ia32_commutative(irn))
 741                                                 return 0;
 742
 743                                         /* we can't swap left/right for limited registers
 744                                          * (As this (currently) breaks constraint handling copies)
 745                                          */
 746                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 747                                         if (req->type & arch_register_req_type_limited)
 748                                                 return 0;
 749                                         break;
 750                                 }
 751
 752                                 case n_ia32_binary_right:
 753                                         break;
 754
 755                                 default:
 756                                         return 0;
 757                         }
 758                         break;
 759
 760                 default:
 761                         panic("Unknown AM type");
 762         }
 763
 764         /* HACK: must not already use "real" memory.
 765          * This can happen for Call and Div */
 766         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 767                 return 0;
 768
 769         return 1;
 770 }
 771
 772 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 773                                         unsigned int i)
 774 {
 775         ir_mode *load_mode;
 776         ir_mode *dest_op_mode;
 777
 778         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 779
 780         set_ia32_op_type(irn, ia32_AddrModeS);
 781
 782         load_mode    = get_irn_mode(get_irn_n(irn, i));
 783         dest_op_mode = get_ia32_ls_mode(irn);
 784         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 785                 set_ia32_ls_mode(irn, load_mode);
 786         }
 787         set_ia32_use_frame(irn);
 788         set_ia32_need_stackent(irn);
 789
 790         if (i == n_ia32_binary_left                    &&
 791             get_ia32_am_support(irn) == ia32_am_binary &&
 792             /* immediates are only allowed on the right side */
 793             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 794                 ia32_swap_left_right(irn);
 795                 i = n_ia32_binary_right;
 796         }
 797
 798         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 799
 800         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 801         set_irn_n(irn, n_ia32_mem,  spill);
 802         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 803         set_ia32_is_reload(irn);
 804 }
 805
 806 static const be_abi_callbacks_t ia32_abi_callbacks = {
 807         ia32_abi_init,
 808         ia32_abi_done,
 809         ia32_abi_get_between_type,
 810         ia32_abi_prologue,
 811         ia32_abi_epilogue
 812 };
 813
 814 /* register allocator interface */
 815 static const arch_irn_ops_t ia32_irn_ops = {
 816         get_ia32_in_req,
 817         ia32_classify,
 818         ia32_get_frame_entity,
 819         ia32_set_frame_entity,
 820         ia32_set_frame_offset,
 821         ia32_get_sp_bias,
 822         ia32_get_inverse,
 823         ia32_get_op_estimated_cost,
 824         ia32_possible_memory_operand,
 825         ia32_perform_memory_operand,
 826 };
 827
 828 /* special register allocator interface for SwitchJmp
 829    as it possibly has a WIDE range of Proj numbers.
 830    We don't want to allocate output for register constraints for
 831    all these. */
 832 static const arch_irn_ops_t ia32_SwitchJmp_irn_ops = {
 833         /* Note: we also use SwitchJmp_out_req for the inputs too:
 834            This is because the bearch API has a conceptual problem at the moment.
 835            Querying for negative proj numbers which can happen for switchs
 836            isn't possible and will result in inputs getting queried */
 837         get_ia32_SwitchJmp_out_req,
 838         ia32_classify,
 839         ia32_get_frame_entity,
 840         ia32_set_frame_entity,
 841         ia32_set_frame_offset,
 842         ia32_get_sp_bias,
 843         ia32_get_inverse,
 844         ia32_get_op_estimated_cost,
 845         ia32_possible_memory_operand,
 846         ia32_perform_memory_operand,
 847 };
 848
 849 /**************************************************
 850  *                _                         _  __
 851  *               | |                       (_)/ _|
 852  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 853  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 854  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 855  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 856  *                        __/ |
 857  *                       |___/
 858  **************************************************/
 859
 860 static ir_entity *mcount = NULL;
 861
 862 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 863
 864 static void ia32_before_abi(void *self)
 865 {
 866         lower_mode_b_config_t lower_mode_b_config = {
 867                 mode_Iu,  /* lowered mode */
 868                 mode_Bu,  /* preferred mode for set */
 869                 0,        /* don't lower direct compares */
 870         };
 871         ia32_code_gen_t *cg = self;
 872
 873         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 874         if (cg->dump)
 875                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 876
 877         if (cg->gprof) {
 878                 if (mcount == NULL) {
 879                         ir_type *tp = new_type_method(0, 0);
 880                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 881                         /* FIXME: enter the right ld_ident here */
 882                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 883                         set_entity_visibility(mcount, ir_visibility_external);
 884                 }
 885                 instrument_initcall(cg->irg, mcount);
 886         }
 887 }
 888
 889 /**
 890  * Transforms the standard firm graph into
 891  * an ia32 firm graph
 892  */
 893 static void ia32_prepare_graph(void *self)
 894 {
 895         ia32_code_gen_t *cg = self;
 896
 897         switch (be_transformer) {
 898         case TRANSFORMER_DEFAULT:
 899                 /* transform remaining nodes into assembler instructions */
 900                 ia32_transform_graph(cg);
 901                 break;
 902
 903 #ifdef FIRM_GRGEN_BE
 904         case TRANSFORMER_PBQP:
 905         case TRANSFORMER_RAND:
 906                 /* transform nodes into assembler instructions by PBQP magic */
 907                 ia32_transform_graph_by_pbqp(cg);
 908                 break;
 909 #endif
 910
 911         default:
 912                 panic("invalid transformer");
 913         }
 914
 915         /* do local optimizations (mainly CSE) */
 916         optimize_graph_df(cg->irg);
 917
 918         if (cg->dump)
 919                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 920
 921         /* optimize address mode */
 922         ia32_optimize_graph(cg);
 923
 924         /* do code placement, to optimize the position of constants */
 925         place_code(cg->irg);
 926
 927         if (cg->dump)
 928                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 929 }
 930
 931 ir_node *turn_back_am(ir_node *node)
 932 {
 933         dbg_info *dbgi  = get_irn_dbg_info(node);
 934         ir_node  *block = get_nodes_block(node);
 935         ir_node  *base  = get_irn_n(node, n_ia32_base);
 936         ir_node  *index = get_irn_n(node, n_ia32_index);
 937         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 938         ir_node  *noreg;
 939
 940         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 941         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 942
 943         ia32_copy_am_attrs(load, node);
 944         if (is_ia32_is_reload(node))
 945                 set_ia32_is_reload(load);
 946         set_irn_n(node, n_ia32_mem, new_NoMem());
 947
 948         switch (get_ia32_am_support(node)) {
 949                 case ia32_am_unary:
 950                         set_irn_n(node, n_ia32_unary_op, load_res);
 951                         break;
 952
 953                 case ia32_am_binary:
 954                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 955                                 set_irn_n(node, n_ia32_binary_left, load_res);
 956                         } else {
 957                                 set_irn_n(node, n_ia32_binary_right, load_res);
 958                         }
 959                         break;
 960
 961                 default:
 962                         panic("Unknown AM type");
 963         }
 964         noreg = ia32_new_NoReg_gp(ia32_current_cg);
 965         set_irn_n(node, n_ia32_base,  noreg);
 966         set_irn_n(node, n_ia32_index, noreg);
 967         set_ia32_am_offs_int(node, 0);
 968         set_ia32_am_sc(node, NULL);
 969         set_ia32_am_scale(node, 0);
 970         clear_ia32_am_sc_sign(node);
 971
 972         /* rewire mem-proj */
 973         if (get_irn_mode(node) == mode_T) {
 974                 const ir_edge_t *edge;
 975                 foreach_out_edge(node, edge) {
 976                         ir_node *out = get_edge_src_irn(edge);
 977                         if (get_irn_mode(out) == mode_M) {
 978                                 set_Proj_pred(out, load);
 979                                 set_Proj_proj(out, pn_ia32_Load_M);
 980                                 break;
 981                         }
 982                 }
 983         }
 984
 985         set_ia32_op_type(node, ia32_Normal);
 986         if (sched_is_scheduled(node))
 987                 sched_add_before(node, load);
 988
 989         return load_res;
 990 }
 991
 992 static ir_node *flags_remat(ir_node *node, ir_node *after)
 993 {
 994         /* we should turn back source address mode when rematerializing nodes */
 995         ia32_op_type_t type;
 996         ir_node        *block;
 997         ir_node        *copy;
 998
 999         if (is_Block(after)) {
1000                 block = after;
1001         } else {
1002                 block = get_nodes_block(after);
1003         }
1004
1005         type = get_ia32_op_type(node);
1006         switch (type) {
1007                 case ia32_AddrModeS:
1008                         turn_back_am(node);
1009                         break;
1010
1011                 case ia32_AddrModeD:
1012                         /* TODO implement this later... */
1013                         panic("found DestAM with flag user %+F this should not happen", node);
1014                         break;
1015
1016                 default: assert(type == ia32_Normal); break;
1017         }
1018
1019         copy = exact_copy(node);
1020         set_nodes_block(copy, block);
1021         sched_add_after(after, copy);
1022
1023         return copy;
1024 }
1025
1026 /**
1027  * Called before the register allocator.
1028  */
1029 static void ia32_before_ra(void *self)
1030 {
1031         ia32_code_gen_t *cg = self;
1032
1033         /* setup fpu rounding modes */
1034         ia32_setup_fpu_mode(cg);
1035
1036         /* fixup flags */
1037         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1038                            &flags_remat);
1039
1040         ia32_add_missing_keeps(cg);
1041 }
1042
1043
1044 /**
1045  * Transforms a be_Reload into a ia32 Load.
1046  */
1047 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node)
1048 {
1049         ir_graph *irg        = get_irn_irg(node);
1050         dbg_info *dbg        = get_irn_dbg_info(node);
1051         ir_node *block       = get_nodes_block(node);
1052         ir_entity *ent       = be_get_frame_entity(node);
1053         ir_mode *mode        = get_irn_mode(node);
1054         ir_mode *spillmode   = get_spill_mode(node);
1055         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1056         ir_node *sched_point = NULL;
1057         ir_node *ptr         = get_irg_frame(irg);
1058         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1059         ir_node *new_op, *proj;
1060         const arch_register_t *reg;
1061
1062         if (sched_is_scheduled(node)) {
1063                 sched_point = sched_prev(node);
1064         }
1065
1066         if (mode_is_float(spillmode)) {
1067                 if (ia32_cg_config.use_sse2)
1068                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
1069                 else
1070                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
1071         }
1072         else if (get_mode_size_bits(spillmode) == 128) {
1073                 /* Reload 128 bit SSE registers */
1074                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
1075         }
1076         else
1077                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1078
1079         set_ia32_op_type(new_op, ia32_AddrModeS);
1080         set_ia32_ls_mode(new_op, spillmode);
1081         set_ia32_frame_ent(new_op, ent);
1082         set_ia32_use_frame(new_op);
1083         set_ia32_is_reload(new_op);
1084
1085         DBG_OPT_RELOAD2LD(node, new_op);
1086
1087         proj = new_rd_Proj(dbg, new_op, mode, pn_ia32_Load_res);
1088
1089         if (sched_point) {
1090                 sched_add_after(sched_point, new_op);
1091                 sched_remove(node);
1092         }
1093
1094         /* copy the register from the old node to the new Load */
1095         reg = arch_get_irn_register(node);
1096         arch_set_irn_register(proj, reg);
1097
1098         SET_IA32_ORIG_NODE(new_op, node);
1099
1100         exchange(node, proj);
1101 }
1102
1103 /**
1104  * Transforms a be_Spill node into a ia32 Store.
1105  */
1106 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node)
1107 {
1108         ir_graph *irg  = get_irn_irg(node);
1109         dbg_info *dbg  = get_irn_dbg_info(node);
1110         ir_node *block = get_nodes_block(node);
1111         ir_entity *ent = be_get_frame_entity(node);
1112         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1113         ir_mode *mode  = get_spill_mode(spillval);
1114         ir_node *noreg = ia32_new_NoReg_gp(cg);
1115         ir_node *nomem = new_NoMem();
1116         ir_node *ptr   = get_irg_frame(irg);
1117         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1118         ir_node *store;
1119         ir_node *sched_point = NULL;
1120
1121         if (sched_is_scheduled(node)) {
1122                 sched_point = sched_prev(node);
1123         }
1124
1125         /* No need to spill unknown values... */
1126         if (is_ia32_Unknown_GP(val) ||
1127                 is_ia32_Unknown_VFP(val) ||
1128                 is_ia32_Unknown_XMM(val)) {
1129                 store = nomem;
1130                 if (sched_point)
1131                         sched_remove(node);
1132
1133                 exchange(node, store);
1134                 return;
1135         }
1136
1137         if (mode_is_float(mode)) {
1138                 if (ia32_cg_config.use_sse2)
1139                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1140                 else
1141                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1142         } else if (get_mode_size_bits(mode) == 128) {
1143                 /* Spill 128 bit SSE registers */
1144                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1145         } else if (get_mode_size_bits(mode) == 8) {
1146                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1147         } else {
1148                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1149         }
1150
1151         set_ia32_op_type(store, ia32_AddrModeD);
1152         set_ia32_ls_mode(store, mode);
1153         set_ia32_frame_ent(store, ent);
1154         set_ia32_use_frame(store);
1155         set_ia32_is_spill(store);
1156         SET_IA32_ORIG_NODE(store, node);
1157         DBG_OPT_SPILL2ST(node, store);
1158
1159         if (sched_point) {
1160                 sched_add_after(sched_point, store);
1161                 sched_remove(node);
1162         }
1163
1164         exchange(node, store);
1165 }
1166
1167 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1168 {
1169         dbg_info *dbg = get_irn_dbg_info(node);
1170         ir_node *block = get_nodes_block(node);
1171         ir_node *noreg = ia32_new_NoReg_gp(cg);
1172         ir_graph *irg = get_irn_irg(node);
1173         ir_node *frame = get_irg_frame(irg);
1174
1175         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1176
1177         set_ia32_frame_ent(push, ent);
1178         set_ia32_use_frame(push);
1179         set_ia32_op_type(push, ia32_AddrModeS);
1180         set_ia32_ls_mode(push, mode_Is);
1181         set_ia32_is_spill(push);
1182
1183         sched_add_before(schedpoint, push);
1184         return push;
1185 }
1186
1187 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1188 {
1189         dbg_info *dbg = get_irn_dbg_info(node);
1190         ir_node *block = get_nodes_block(node);
1191         ir_node *noreg = ia32_new_NoReg_gp(cg);
1192         ir_graph *irg  = get_irn_irg(node);
1193         ir_node *frame = get_irg_frame(irg);
1194
1195         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_NoMem(), sp);
1196
1197         set_ia32_frame_ent(pop, ent);
1198         set_ia32_use_frame(pop);
1199         set_ia32_op_type(pop, ia32_AddrModeD);
1200         set_ia32_ls_mode(pop, mode_Is);
1201         set_ia32_is_reload(pop);
1202
1203         sched_add_before(schedpoint, pop);
1204
1205         return pop;
1206 }
1207
1208 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1209 {
1210         dbg_info *dbg = get_irn_dbg_info(node);
1211         ir_mode *spmode = mode_Iu;
1212         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1213         ir_node *sp;
1214
1215         sp = new_rd_Proj(dbg, pred, spmode, pos);
1216         arch_set_irn_register(sp, spreg);
1217
1218         return sp;
1219 }
1220
1221 /**
1222  * Transform MemPerm, currently we do this the ugly way and produce
1223  * push/pop into/from memory cascades. This is possible without using
1224  * any registers.
1225  */
1226 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1227 {
1228         ir_node         *block = get_nodes_block(node);
1229         ir_node         *sp    = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1230         int              arity = be_get_MemPerm_entity_arity(node);
1231         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1232         ir_node         *in[1];
1233         ir_node         *keep;
1234         int              i;
1235         const ir_edge_t *edge;
1236         const ir_edge_t *next;
1237
1238         /* create Pushs */
1239         for (i = 0; i < arity; ++i) {
1240                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1241                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1242                 ir_type *enttype = get_entity_type(inent);
1243                 unsigned entsize = get_type_size_bytes(enttype);
1244                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1245                 ir_node *mem = get_irn_n(node, i + 1);
1246                 ir_node *push;
1247
1248                 /* work around cases where entities have different sizes */
1249                 if (entsize2 < entsize)
1250                         entsize = entsize2;
1251                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1252
1253                 push = create_push(cg, node, node, sp, mem, inent);
1254                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1255                 if (entsize == 8) {
1256                         /* add another push after the first one */
1257                         push = create_push(cg, node, node, sp, mem, inent);
1258                         add_ia32_am_offs_int(push, 4);
1259                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1260                 }
1261
1262                 set_irn_n(node, i, new_Bad());
1263         }
1264
1265         /* create pops */
1266         for (i = arity - 1; i >= 0; --i) {
1267                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1268                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1269                 ir_type *enttype = get_entity_type(outent);
1270                 unsigned entsize = get_type_size_bytes(enttype);
1271                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1272                 ir_node *pop;
1273
1274                 /* work around cases where entities have different sizes */
1275                 if (entsize2 < entsize)
1276                         entsize = entsize2;
1277                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1278
1279                 pop = create_pop(cg, node, node, sp, outent);
1280                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1281                 if (entsize == 8) {
1282                         add_ia32_am_offs_int(pop, 4);
1283
1284                         /* add another pop after the first one */
1285                         pop = create_pop(cg, node, node, sp, outent);
1286                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1287                 }
1288
1289                 pops[i] = pop;
1290         }
1291
1292         in[0] = sp;
1293         keep  = be_new_Keep(block, 1, in);
1294         sched_add_before(node, keep);
1295
1296         /* exchange memprojs */
1297         foreach_out_edge_safe(node, edge, next) {
1298                 ir_node *proj = get_edge_src_irn(edge);
1299                 int p = get_Proj_proj(proj);
1300
1301                 assert(p < arity);
1302
1303                 set_Proj_pred(proj, pops[p]);
1304                 set_Proj_proj(proj, pn_ia32_Pop_M);
1305         }
1306
1307         /* remove memperm */
1308         arity = get_irn_arity(node);
1309         for (i = 0; i < arity; ++i) {
1310                 set_irn_n(node, i, new_Bad());
1311         }
1312         sched_remove(node);
1313 }
1314
1315 /**
1316  * Block-Walker: Calls the transform functions Spill and Reload.
1317  */
1318 static void ia32_after_ra_walker(ir_node *block, void *env)
1319 {
1320         ir_node *node, *prev;
1321         ia32_code_gen_t *cg = env;
1322
1323         /* beware: the schedule is changed here */
1324         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1325                 prev = sched_prev(node);
1326
1327                 if (be_is_Reload(node)) {
1328                         transform_to_Load(cg, node);
1329                 } else if (be_is_Spill(node)) {
1330                         transform_to_Store(cg, node);
1331                 } else if (be_is_MemPerm(node)) {
1332                         transform_MemPerm(cg, node);
1333                 }
1334         }
1335 }
1336
1337 /**
1338  * Collects nodes that need frame entities assigned.
1339  */
1340 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1341 {
1342         be_fec_env_t  *env = data;
1343         const ir_mode *mode;
1344         int            align;
1345
1346         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1347                 mode  = get_spill_mode_mode(get_irn_mode(node));
1348                 align = get_mode_size_bytes(mode);
1349         } else if (is_ia32_irn(node)         &&
1350                         get_ia32_frame_ent(node) == NULL &&
1351                         is_ia32_use_frame(node)) {
1352                 if (is_ia32_need_stackent(node))
1353                         goto need_stackent;
1354
1355                 switch (get_ia32_irn_opcode(node)) {
1356 need_stackent:
1357                         case iro_ia32_Load: {
1358                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1359
1360                                 if (attr->data.need_32bit_stackent) {
1361                                         mode = mode_Is;
1362                                 } else if (attr->data.need_64bit_stackent) {
1363                                         mode = mode_Ls;
1364                                 } else {
1365                                         mode = get_ia32_ls_mode(node);
1366                                         if (is_ia32_is_reload(node))
1367                                                 mode = get_spill_mode_mode(mode);
1368                                 }
1369                                 align = get_mode_size_bytes(mode);
1370                                 break;
1371                         }
1372
1373                         case iro_ia32_vfild:
1374                         case iro_ia32_vfld:
1375                         case iro_ia32_xLoad: {
1376                                 mode  = get_ia32_ls_mode(node);
1377                                 align = 4;
1378                                 break;
1379                         }
1380
1381                         case iro_ia32_FldCW: {
1382                                 /* although 2 byte would be enough 4 byte performs best */
1383                                 mode  = mode_Iu;
1384                                 align = 4;
1385                                 break;
1386                         }
1387
1388                         default:
1389 #ifndef NDEBUG
1390                                 panic("unexpected frame user while collection frame entity nodes");
1391
1392                         case iro_ia32_FnstCW:
1393                         case iro_ia32_Store8Bit:
1394                         case iro_ia32_Store:
1395                         case iro_ia32_fst:
1396                         case iro_ia32_fstp:
1397                         case iro_ia32_vfist:
1398                         case iro_ia32_vfisttp:
1399                         case iro_ia32_vfst:
1400                         case iro_ia32_xStore:
1401                         case iro_ia32_xStoreSimple:
1402 #endif
1403                                 return;
1404                 }
1405         } else {
1406                 return;
1407         }
1408         be_node_needs_frame_entity(env, node, mode, align);
1409 }
1410
1411 /**
1412  * We transform Spill and Reload here. This needs to be done before
1413  * stack biasing otherwise we would miss the corrected offset for these nodes.
1414  */
1415 static void ia32_after_ra(void *self)
1416 {
1417         ia32_code_gen_t *cg = self;
1418         ir_graph *irg = cg->irg;
1419         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1420
1421         /* create and coalesce frame entities */
1422         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1423         be_assign_entities(fec_env);
1424         be_free_frame_entity_coalescer(fec_env);
1425
1426         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1427 }
1428
1429 /**
1430  * Last touchups for the graph before emit: x87 simulation to replace the
1431  * virtual with real x87 instructions, creating a block schedule and peephole
1432  * optimisations.
1433  */
1434 static void ia32_finish(void *self)
1435 {
1436         ia32_code_gen_t *cg = self;
1437         ir_graph        *irg = cg->irg;
1438
1439         ia32_finish_irg(irg, cg);
1440
1441         /* we might have to rewrite x87 virtual registers */
1442         if (cg->do_x87_sim) {
1443                 x87_simulate_graph(cg->birg);
1444         }
1445
1446         /* do peephole optimisations */
1447         ia32_peephole_optimization(cg);
1448
1449         /* create block schedule, this also removes empty blocks which might
1450          * produce critical edges */
1451         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1452 }
1453
1454 /**
1455  * Emits the code, closes the output file and frees
1456  * the code generator interface.
1457  */
1458 static void ia32_codegen(void *self)
1459 {
1460         ia32_code_gen_t *cg = self;
1461         ir_graph        *irg = cg->irg;
1462
1463         if (ia32_cg_config.emit_machcode) {
1464                 ia32_gen_binary_routine(cg, irg);
1465         } else {
1466                 ia32_gen_routine(cg, irg);
1467         }
1468
1469         /* remove it from the isa */
1470         cg->isa->cg = NULL;
1471
1472         assert(ia32_current_cg == cg);
1473         ia32_current_cg = NULL;
1474
1475         /* de-allocate code generator */
1476         free(cg);
1477 }
1478
1479 /**
1480  * Returns the node representing the PIC base.
1481  */
1482 static ir_node *ia32_get_pic_base(void *self)
1483 {
1484         ir_node         *block;
1485         ia32_code_gen_t *cg      = self;
1486         ir_node         *get_eip = cg->get_eip;
1487         if (get_eip != NULL)
1488                 return get_eip;
1489
1490         block       = get_irg_start_block(cg->irg);
1491         get_eip     = new_bd_ia32_GetEIP(NULL, block);
1492         cg->get_eip = get_eip;
1493
1494         be_dep_on_frame(get_eip);
1495         return get_eip;
1496 }
1497
1498 static void *ia32_cg_init(be_irg_t *birg);
1499
1500 static const arch_code_generator_if_t ia32_code_gen_if = {
1501         ia32_cg_init,
1502         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1503         ia32_before_abi,     /* before abi introduce hook */
1504         ia32_prepare_graph,
1505         NULL,                /* spill */
1506         ia32_before_ra,      /* before register allocation hook */
1507         ia32_after_ra,       /* after register allocation hook */
1508         ia32_finish,         /* called before codegen */
1509         ia32_codegen         /* emit && done */
1510 };
1511
1512 /**
1513  * Initializes a IA32 code generator.
1514  */
1515 static void *ia32_cg_init(be_irg_t *birg)
1516 {
1517         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1518         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1519
1520         cg->impl      = &ia32_code_gen_if;
1521         cg->irg       = birg->irg;
1522         cg->isa       = isa;
1523         cg->birg      = birg;
1524         cg->blk_sched = NULL;
1525         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1526         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1527
1528         if (cg->gprof) {
1529                 /* Linux gprof implementation needs base pointer */
1530                 birg->main_env->options->omit_fp = 0;
1531         }
1532
1533         /* enter it */
1534         isa->cg = cg;
1535
1536 #ifndef NDEBUG
1537         if (isa->name_obst) {
1538                 obstack_free(isa->name_obst, NULL);
1539                 obstack_init(isa->name_obst);
1540         }
1541 #endif /* NDEBUG */
1542
1543         assert(ia32_current_cg == NULL);
1544         ia32_current_cg = cg;
1545
1546         return (arch_code_generator_t *)cg;
1547 }
1548
1549
1550
1551 /*****************************************************************
1552  *  ____             _                  _   _____  _____
1553  * |  _ \           | |                | | |_   _|/ ____|  /\
1554  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1555  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1556  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1557  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1558  *
1559  *****************************************************************/
1560
1561 /**
1562  * Set output modes for GCC
1563  */
1564 static const tarval_mode_info mo_integer = {
1565         TVO_HEX,
1566         "0x",
1567         NULL,
1568 };
1569
1570 /*
1571  * set the tarval output mode of all integer modes to decimal
1572  */
1573 static void set_tarval_output_modes(void)
1574 {
1575         int i;
1576
1577         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1578                 ir_mode *mode = get_irp_mode(i);
1579
1580                 if (mode_is_int(mode))
1581                         set_tarval_mode_output_option(mode, &mo_integer);
1582         }
1583 }
1584
1585 const arch_isa_if_t ia32_isa_if;
1586
1587 /**
1588  * The template that generates a new ISA object.
1589  * Note that this template can be changed by command line
1590  * arguments.
1591  */
1592 static ia32_isa_t ia32_isa_template = {
1593         {
1594                 &ia32_isa_if,            /* isa interface implementation */
1595                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1596                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1597                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1598                 -1,                      /* stack direction */
1599                 2,                       /* power of two stack alignment, 2^2 == 4 */
1600                 NULL,                    /* main environment */
1601                 7,                       /* costs for a spill instruction */
1602                 5,                       /* costs for a reload instruction */
1603         },
1604         NULL,                    /* 16bit register names */
1605         NULL,                    /* 8bit register names */
1606         NULL,                    /* 8bit register names high */
1607         NULL,                    /* types */
1608         NULL,                    /* tv_ents */
1609         NULL,                    /* current code generator */
1610         NULL,                    /* abstract machine */
1611 #ifndef NDEBUG
1612         NULL,                    /* name obstack */
1613 #endif
1614 };
1615
1616 static void init_asm_constraints(void)
1617 {
1618         be_init_default_asm_constraint_flags();
1619
1620         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1621         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1622         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1623         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1624         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1625         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1626         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1627         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1628         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1629         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1630         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1631         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1632         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1633         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1634         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1635         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1636         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1637         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1638         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1639         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1640
1641         /* no support for autodecrement/autoincrement */
1642         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1643         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1644         /* no float consts */
1645         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1646         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1647         /* makes no sense on x86 */
1648         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1649         /* no support for sse consts yet */
1650         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1651         /* no support for x87 consts yet */
1652         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1653         /* no support for mmx registers yet */
1654         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1655         /* not available in 32bit mode */
1656         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1657         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1658
1659         /* no code yet to determine register class needed... */
1660         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1661 }
1662
1663 /**
1664  * Initializes the backend ISA.
1665  */
1666 static arch_env_t *ia32_init(FILE *file_handle)
1667 {
1668         static int inited = 0;
1669         ia32_isa_t *isa;
1670         int        i, n;
1671
1672         if (inited)
1673                 return NULL;
1674         inited = 1;
1675
1676         set_tarval_output_modes();
1677
1678         isa = XMALLOC(ia32_isa_t);
1679         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1680
1681         if (mode_fpcw == NULL) {
1682                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1683         }
1684
1685         ia32_register_init();
1686         ia32_create_opcodes(&ia32_irn_ops);
1687         /* special handling for SwitchJmp */
1688         op_ia32_SwitchJmp->ops.be_ops = &ia32_SwitchJmp_irn_ops;
1689
1690         be_emit_init(file_handle);
1691         isa->regs_16bit     = pmap_create();
1692         isa->regs_8bit      = pmap_create();
1693         isa->regs_8bit_high = pmap_create();
1694         isa->types          = pmap_create();
1695         isa->tv_ent         = pmap_create();
1696         isa->cpu            = ia32_init_machine_description();
1697
1698         ia32_build_16bit_reg_map(isa->regs_16bit);
1699         ia32_build_8bit_reg_map(isa->regs_8bit);
1700         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1701
1702 #ifndef NDEBUG
1703         isa->name_obst = XMALLOC(struct obstack);
1704         obstack_init(isa->name_obst);
1705 #endif /* NDEBUG */
1706
1707         /* enter the ISA object into the intrinsic environment */
1708         intrinsic_env.isa = isa;
1709
1710         /* emit asm includes */
1711         n = get_irp_n_asms();
1712         for (i = 0; i < n; ++i) {
1713                 be_emit_cstring("#APP\n");
1714                 be_emit_ident(get_irp_asm(i));
1715                 be_emit_cstring("\n#NO_APP\n");
1716         }
1717
1718         /* needed for the debug support */
1719         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1720         be_emit_irprintf("%stext0:\n", be_gas_get_private_prefix());
1721         be_emit_write_line();
1722
1723         return &isa->arch_env;
1724 }
1725
1726
1727
1728 /**
1729  * Closes the output file and frees the ISA structure.
1730  */
1731 static void ia32_done(void *self)
1732 {
1733         ia32_isa_t *isa = self;
1734
1735         /* emit now all global declarations */
1736         be_gas_emit_decls(isa->arch_env.main_env);
1737
1738         pmap_destroy(isa->regs_16bit);
1739         pmap_destroy(isa->regs_8bit);
1740         pmap_destroy(isa->regs_8bit_high);
1741         pmap_destroy(isa->tv_ent);
1742         pmap_destroy(isa->types);
1743
1744 #ifndef NDEBUG
1745         obstack_free(isa->name_obst, NULL);
1746 #endif /* NDEBUG */
1747
1748         be_emit_exit();
1749
1750         free(self);
1751 }
1752
1753
1754 /**
1755  * Return the number of register classes for this architecture.
1756  * We report always these:
1757  *  - the general purpose registers
1758  *  - the SSE floating point register set
1759  *  - the virtual floating point registers
1760  *  - the SSE vector register set
1761  */
1762 static unsigned ia32_get_n_reg_class(void)
1763 {
1764         return N_CLASSES;
1765 }
1766
1767 /**
1768  * Return the register class for index i.
1769  */
1770 static const arch_register_class_t *ia32_get_reg_class(unsigned i)
1771 {
1772         assert(i < N_CLASSES);
1773         return &ia32_reg_classes[i];
1774 }
1775
1776 /**
1777  * Get the register class which shall be used to store a value of a given mode.
1778  * @param self The this pointer.
1779  * @param mode The mode in question.
1780  * @return A register class which can hold values of the given mode.
1781  */
1782 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1783 {
1784         if (mode_is_float(mode)) {
1785                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1786         }
1787         else
1788                 return &ia32_reg_classes[CLASS_ia32_gp];
1789 }
1790
1791 /**
1792  * Returns the register for parameter nr.
1793  */
1794 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1795                                                     const ir_mode *mode)
1796 {
1797         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1798                 &ia32_gp_regs[REG_ECX],
1799                 &ia32_gp_regs[REG_EDX],
1800                 NULL
1801         };
1802         static const unsigned MAXNUM_GPREG_ARGS = 3;
1803
1804         static const arch_register_t *gpreg_param_reg_regparam[] = {
1805                 &ia32_gp_regs[REG_EAX],
1806                 &ia32_gp_regs[REG_EDX],
1807                 &ia32_gp_regs[REG_ECX]
1808         };
1809
1810         static const arch_register_t *gpreg_param_reg_this[] = {
1811                 &ia32_gp_regs[REG_ECX],
1812                 NULL,
1813                 NULL
1814         };
1815
1816         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1817                 &ia32_xmm_regs[REG_XMM0],
1818                 &ia32_xmm_regs[REG_XMM1],
1819                 &ia32_xmm_regs[REG_XMM2],
1820                 &ia32_xmm_regs[REG_XMM3],
1821                 &ia32_xmm_regs[REG_XMM4],
1822                 &ia32_xmm_regs[REG_XMM5],
1823                 &ia32_xmm_regs[REG_XMM6],
1824                 &ia32_xmm_regs[REG_XMM7]
1825         };
1826
1827         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1828                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1829         };
1830         static const unsigned MAXNUM_SSE_ARGS = 8;
1831
1832         if ((cc & cc_this_call) && nr == 0)
1833                 return gpreg_param_reg_this[0];
1834
1835         if (! (cc & cc_reg_param))
1836                 return NULL;
1837
1838         if (mode_is_float(mode)) {
1839                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1840                         return NULL;
1841                 if (nr >= MAXNUM_SSE_ARGS)
1842                         return NULL;
1843
1844                 if (cc & cc_this_call) {
1845                         return fpreg_sse_param_reg_this[nr];
1846                 }
1847                 return fpreg_sse_param_reg_std[nr];
1848         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1849                 unsigned num_regparam;
1850
1851                 if (get_mode_size_bits(mode) > 32)
1852                         return NULL;
1853
1854                 if (nr >= MAXNUM_GPREG_ARGS)
1855                         return NULL;
1856
1857                 if (cc & cc_this_call) {
1858                         return gpreg_param_reg_this[nr];
1859                 }
1860                 num_regparam = cc & ~cc_bits;
1861                 if (num_regparam == 0) {
1862                         /* default fastcall */
1863                         return gpreg_param_reg_fastcall[nr];
1864                 }
1865                 if (nr < num_regparam)
1866                         return gpreg_param_reg_regparam[nr];
1867                 return NULL;
1868         }
1869
1870         panic("unknown argument mode");
1871 }
1872
1873 /**
1874  * Get the ABI restrictions for procedure calls.
1875  * @param self        The this pointer.
1876  * @param method_type The type of the method (procedure) in question.
1877  * @param abi         The abi object to be modified
1878  */
1879 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1880                               be_abi_call_t *abi)
1881 {
1882         ir_type  *tp;
1883         ir_mode  *mode;
1884         unsigned  cc;
1885         int       n, i, regnum;
1886         int                 pop_amount = 0;
1887         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1888
1889         (void) self;
1890
1891         /* set abi flags for calls */
1892         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1893         call_flags.bits.store_args_sequential = 0;
1894         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1895         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1896         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1897
1898         /* set parameter passing style */
1899         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1900
1901         cc = get_method_calling_convention(method_type);
1902         if (get_method_variadicity(method_type) == variadicity_variadic) {
1903                 /* pass all parameters of a variadic function on the stack */
1904                 cc = cc_cdecl_set | (cc & cc_this_call);
1905         } else {
1906                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1907                     ia32_cg_config.optimize_cc) {
1908                         /* set the fast calling conventions (allowing up to 3) */
1909                         cc = SET_FASTCALL(cc) | 3;
1910                 }
1911         }
1912
1913         /* we have to pop the shadow parameter ourself for compound calls */
1914         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1915                         && !(cc & cc_reg_param)) {
1916                 pop_amount += get_mode_size_bytes(mode_P_data);
1917         }
1918
1919         n = get_method_n_params(method_type);
1920         for (i = regnum = 0; i < n; i++) {
1921                 ir_mode               *mode;
1922                 const arch_register_t *reg = NULL;
1923
1924                 tp   = get_method_param_type(method_type, i);
1925                 mode = get_type_mode(tp);
1926                 if (mode != NULL) {
1927                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1928                 }
1929                 if (reg != NULL) {
1930                         be_abi_call_param_reg(abi, i, reg);
1931                         ++regnum;
1932                 } else {
1933                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1934                          * movl has a shorter opcode than mov[sz][bw]l */
1935                         ir_mode *load_mode = mode;
1936
1937                         if (mode != NULL) {
1938                                 unsigned size = get_mode_size_bytes(mode);
1939
1940                                 if (cc & cc_callee_clear_stk) {
1941                                         pop_amount += (size + 3U) & ~3U;
1942                                 }
1943
1944                                 if (size < 4) load_mode = mode_Iu;
1945                         }
1946
1947                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1948                 }
1949         }
1950
1951         be_abi_call_set_pop(abi, pop_amount);
1952
1953         /* set return registers */
1954         n = get_method_n_ress(method_type);
1955
1956         assert(n <= 2 && "more than two results not supported");
1957
1958         /* In case of 64bit returns, we will have two 32bit values */
1959         if (n == 2) {
1960                 tp   = get_method_res_type(method_type, 0);
1961                 mode = get_type_mode(tp);
1962
1963                 assert(!mode_is_float(mode) && "two FP results not supported");
1964
1965                 tp   = get_method_res_type(method_type, 1);
1966                 mode = get_type_mode(tp);
1967
1968                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1969
1970                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1971                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1972         }
1973         else if (n == 1) {
1974                 const arch_register_t *reg;
1975
1976                 tp   = get_method_res_type(method_type, 0);
1977                 assert(is_atomic_type(tp));
1978                 mode = get_type_mode(tp);
1979
1980                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1981
1982                 be_abi_call_res_reg(abi, 0, reg);
1983         }
1984 }
1985
1986 static int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1987 {
1988         (void) block_env;
1989
1990         if (!is_ia32_irn(irn)) {
1991                 return -1;
1992         }
1993
1994         if (is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1995                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1996                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1997                 || is_ia32_Immediate(irn))
1998                 return 0;
1999
2000         return 1;
2001 }
2002
2003 /**
2004  * Initializes the code generator interface.
2005  */
2006 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
2007 {
2008         (void) self;
2009         return &ia32_code_gen_if;
2010 }
2011
2012 /**
2013  * Returns the estimated execution time of an ia32 irn.
2014  */
2015 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn)
2016 {
2017         (void) env;
2018         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2019 }
2020
2021 list_sched_selector_t ia32_sched_selector;
2022
2023 /**
2024  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2025  */
2026 static const list_sched_selector_t *ia32_get_list_sched_selector(
2027                 const void *self, list_sched_selector_t *selector)
2028 {
2029         (void) self;
2030         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2031         ia32_sched_selector.exectime              = ia32_sched_exectime;
2032         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2033         return &ia32_sched_selector;
2034 }
2035
2036 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2037 {
2038         (void) self;
2039         return NULL;
2040 }
2041
2042 /**
2043  * Returns the necessary byte alignment for storing a register of given class.
2044  */
2045 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
2046 {
2047         ir_mode *mode = arch_register_class_mode(cls);
2048         int bytes     = get_mode_size_bytes(mode);
2049
2050         if (mode_is_float(mode) && bytes > 8)
2051                 return 16;
2052         return bytes;
2053 }
2054
2055 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2056                 const ir_node *irn)
2057 {
2058         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2059                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2060                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2061                 NULL,
2062         };
2063         static const be_execution_unit_t *_allowed_units_GP[] = {
2064                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2065                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2066                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2067                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2068                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2069                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2070                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2071                 NULL,
2072         };
2073         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2074                 &be_machine_execution_units_DUMMY[0],
2075                 NULL,
2076         };
2077         static const be_execution_unit_t **_units_callret[] = {
2078                 _allowed_units_BRANCH,
2079                 NULL
2080         };
2081         static const be_execution_unit_t **_units_other[] = {
2082                 _allowed_units_GP,
2083                 NULL
2084         };
2085         static const be_execution_unit_t **_units_dummy[] = {
2086                 _allowed_units_DUMMY,
2087                 NULL
2088         };
2089         const be_execution_unit_t ***ret;
2090
2091         if (is_ia32_irn(irn)) {
2092                 ret = get_ia32_exec_units(irn);
2093         } else if (is_be_node(irn)) {
2094                 if (be_is_Return(irn)) {
2095                         ret = _units_callret;
2096                 } else if (be_is_Barrier(irn)) {
2097                         ret = _units_dummy;
2098                 } else {
2099                         ret = _units_other;
2100                 }
2101         }
2102         else {
2103                 ret = _units_dummy;
2104         }
2105
2106         return ret;
2107 }
2108
2109 /**
2110  * Return the abstract ia32 machine.
2111  */
2112 static const be_machine_t *ia32_get_machine(const void *self)
2113 {
2114         const ia32_isa_t *isa = self;
2115         return isa->cpu;
2116 }
2117
2118 /**
2119  * Return irp irgs in the desired order.
2120  */
2121 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2122 {
2123         (void) self;
2124         (void) irg_list;
2125         return NULL;
2126 }
2127
2128 static void ia32_mark_remat(ir_node *node)
2129 {
2130         if (is_ia32_irn(node)) {
2131                 set_ia32_is_remat(node);
2132         }
2133 }
2134
2135 /**
2136  * Check if Mux(sel, t, f) would represent an Abs (or -Abs).
2137  */
2138 static bool mux_is_abs(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2139 {
2140         ir_node *cmp_left;
2141         ir_node *cmp_right;
2142         ir_node *cmp;
2143         pn_Cmp  pnc;
2144
2145         if (!is_Proj(sel))
2146                 return false;
2147         cmp = get_Proj_pred(sel);
2148         if (!is_Cmp(cmp))
2149                 return false;
2150
2151         /* must be <, <=, >=, > */
2152         pnc = get_Proj_proj(sel);
2153         switch (pnc) {
2154         case pn_Cmp_Ge:
2155         case pn_Cmp_Gt:
2156         case pn_Cmp_Le:
2157         case pn_Cmp_Lt:
2158         case pn_Cmp_Uge:
2159         case pn_Cmp_Ug:
2160         case pn_Cmp_Ul:
2161         case pn_Cmp_Ule:
2162                 break;
2163         default:
2164                 return false;
2165         }
2166
2167         if (!is_negated_value(mux_true, mux_false))
2168                 return false;
2169
2170         /* must be x cmp 0 */
2171         cmp_right = get_Cmp_right(cmp);
2172         if (!is_Const(cmp_right) || !is_Const_null(cmp_right))
2173                 return 0;
2174
2175         cmp_left = get_Cmp_left(cmp);
2176         if (cmp_left != mux_true && cmp_left != mux_false)
2177                 return false;
2178
2179         return true;
2180 }
2181
2182 /**
2183  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
2184  */
2185 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
2186                                  ir_node *mux_false)
2187 {
2188         ir_node *cmp_l;
2189         ir_node *cmp_r;
2190         ir_node *cmp;
2191         pn_Cmp  pnc;
2192
2193         if (!is_Proj(sel))
2194                 return false;
2195         cmp = get_Proj_pred(sel);
2196         if (!is_Cmp(cmp))
2197                 return false;
2198
2199         cmp_l = get_Cmp_left(cmp);
2200         cmp_r = get_Cmp_right(cmp);
2201         if (!mode_is_float(get_irn_mode(cmp_l)))
2202                 return false;
2203
2204         /* check for min/max. They're defined as (C-Semantik):
2205          *  min(a, b) = a < b ? a : b
2206          *  or min(a, b) = a <= b ? a : b
2207          *  max(a, b) = a > b ? a : b
2208          *  or max(a, b) = a >= b ? a : b
2209          * (Note we only handle float min/max here)
2210          */
2211         pnc = get_Proj_proj(sel);
2212         switch (pnc) {
2213         case pn_Cmp_Ge:
2214         case pn_Cmp_Gt:
2215                 /* this is a max */
2216                 if (cmp_l == mux_true && cmp_r == mux_false)
2217                         return true;
2218                 break;
2219         case pn_Cmp_Le:
2220         case pn_Cmp_Lt:
2221                 /* this is a min */
2222                 if (cmp_l == mux_true && cmp_r == mux_false)
2223                         return true;
2224                 break;
2225         case pn_Cmp_Uge:
2226         case pn_Cmp_Ug:
2227                 /* this is a min */
2228                 if (cmp_l == mux_false && cmp_r == mux_true)
2229                         return true;
2230                 break;
2231         case pn_Cmp_Ule:
2232         case pn_Cmp_Ul:
2233                 /* this is a max */
2234                 if (cmp_l == mux_false && cmp_r == mux_true)
2235                         return true;
2236                 break;
2237
2238         default:
2239                 break;
2240         }
2241
2242         return false;
2243 }
2244
2245 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2246 {
2247         ir_mode *mode = get_irn_mode(mux_true);
2248         (void) sel;
2249
2250         if (!mode_is_int(mode) && !mode_is_reference(mode)
2251                         && mode != mode_b)
2252                 return false;
2253
2254         if (is_Const(mux_true) && is_Const(mux_false)) {
2255                 /* we can create a set plus up two 3 instructions for any combination of constants */
2256                 return true;
2257         }
2258
2259         return false;
2260 }
2261
2262 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
2263                                      ir_node *mux_false)
2264 {
2265         (void) sel;
2266
2267         if (!mode_is_float(get_irn_mode(mux_true)))
2268                 return false;
2269
2270         return is_Const(mux_true) && is_Const(mux_false);
2271 }
2272
2273 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2274 {
2275         ir_node *cmp;
2276         ir_node *cmp_left;
2277         ir_node *cmp_right;
2278         ir_mode *mode;
2279         long     pn;
2280
2281         if (!is_Proj(sel))
2282                 return false;
2283
2284         cmp = get_Proj_pred(sel);
2285         if (!is_Cmp(cmp))
2286                 return false;
2287
2288         mode = get_irn_mode(mux_true);
2289         if (mode_is_signed(mode) || mode_is_float(mode))
2290                 return false;
2291
2292         pn        = get_Proj_proj(sel);
2293         cmp_left  = get_Cmp_left(cmp);
2294         cmp_right = get_Cmp_right(cmp);
2295         if ((pn & pn_Cmp_Gt) &&
2296                 is_Const(mux_false) && is_Const_null(mux_false) && is_Sub(mux_true) &&
2297                 get_Sub_left(mux_true) == cmp_left &&
2298                 get_Sub_right(mux_true) == cmp_right) {
2299                 /* Mux(a >=u b, a - b, 0) unsigned Doz */
2300                 return true;
2301         }
2302         if ((pn & pn_Cmp_Lt) &&
2303                 is_Const(mux_true) && is_Const_null(mux_true) && is_Sub(mux_false) &&
2304                 get_Sub_left(mux_false) == cmp_left &&
2305                 get_Sub_right(mux_false) == cmp_right) {
2306                 /* Mux(a <=u b, 0, a - b) unsigned Doz */
2307                 return true;
2308         }
2309
2310         return false;
2311 }
2312
2313 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
2314                                ir_node *mux_true)
2315 {
2316         ir_mode *mode;
2317
2318         /* we can handle Abs for all modes and compares */
2319         if (mux_is_abs(sel, mux_true, mux_false))
2320                 return true;
2321         /* we can handle Set for all modes and compares */
2322         if (mux_is_set(sel, mux_true, mux_false))
2323                 return true;
2324         /* SSE has own min/max operations */
2325         if (ia32_cg_config.use_sse2
2326                         && mux_is_float_min_max(sel, mux_true, mux_false))
2327                 return true;
2328         /* we can handle Mux(?, Const[f], Const[f]) */
2329         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
2330 #ifdef FIRM_GRGEN_BE
2331                 /* well, some code selectors can't handle it */
2332                 if (be_transformer != TRANSFORMER_PBQP
2333                                 || be_transformer != TRANSFORMER_RAND)
2334                         return true;
2335 #else
2336                 return true;
2337 #endif
2338         }
2339
2340         /* no support for 64bit inputs to cmov */
2341         mode = get_irn_mode(mux_true);
2342         if (get_mode_size_bits(mode) > 32)
2343                 return false;
2344         /* we can't handle MuxF yet */
2345         if (mode_is_float(mode))
2346                 return false;
2347
2348         if (mux_is_doz(sel, mux_true, mux_false))
2349                 return true;
2350
2351         /* Check Cmp before the node */
2352         if (is_Proj(sel)) {
2353                 ir_node *cmp = get_Proj_pred(sel);
2354                 if (is_Cmp(cmp)) {
2355                         ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(cmp));
2356
2357                         /* we can't handle 64bit compares */
2358                         if (get_mode_size_bits(cmp_mode) > 32)
2359                                 return false;
2360
2361                         /* we can't handle float compares */
2362                         if (mode_is_float(cmp_mode))
2363                                 return false;
2364                 }
2365         }
2366
2367         /* did we disable cmov generation? */
2368         if (!ia32_cg_config.use_cmov)
2369                 return false;
2370
2371         /* we can use a cmov */
2372         return true;
2373 }
2374
2375 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2376 {
2377         (void) c;
2378
2379         /* we already added all our simple flags to the flags modifier list in
2380          * init, so this flag we don't know. */
2381         return ASM_CONSTRAINT_FLAG_INVALID;
2382 }
2383
2384 static int ia32_is_valid_clobber(const char *clobber)
2385 {
2386         return ia32_get_clobber_register(clobber) != NULL;
2387 }
2388
2389 /**
2390  * Create the trampoline code.
2391  */
2392 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2393 {
2394         ir_node  *st, *p = trampoline;
2395         ir_mode *mode    = get_irn_mode(p);
2396
2397         /* mov  ecx,<env> */
2398         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xb9), 0);
2399         mem = new_r_Proj(st, mode_M, pn_Store_M);
2400         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2401         st  = new_r_Store(block, mem, p, env, 0);
2402         mem = new_r_Proj(st, mode_M, pn_Store_M);
2403         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2404         /* jmp  <callee> */
2405         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xe9), 0);
2406         mem = new_r_Proj(st, mode_M, pn_Store_M);
2407         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2408         st  = new_r_Store(block, mem, p, callee, 0);
2409         mem = new_r_Proj(st, mode_M, pn_Store_M);
2410         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2411
2412         return mem;
2413 }
2414
2415 /**
2416  * Returns the libFirm configuration parameter for this backend.
2417  */
2418 static const backend_params *ia32_get_libfirm_params(void)
2419 {
2420         static const ir_settings_if_conv_t ifconv = {
2421                 4,                    /* maxdepth, doesn't matter for Mux-conversion */
2422                 ia32_is_mux_allowed   /* allows or disallows Mux creation for given selector */
2423         };
2424         static const ir_settings_arch_dep_t ad = {
2425                 1,                   /* also use subs */
2426                 4,                   /* maximum shifts */
2427                 31,                  /* maximum shift amount */
2428                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2429
2430                 1,  /* allow Mulhs */
2431                 1,  /* allow Mulus */
2432                 32, /* Mulh allowed up to 32 bit */
2433         };
2434         static backend_params p = {
2435                 1,     /* need dword lowering */
2436                 1,     /* support inline assembly */
2437                 NULL,  /* will be set later */
2438                 ia32_create_intrinsic_fkt,
2439                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2440                 NULL,  /* ifconv info will be set below */
2441                 NULL,  /* float arithmetic mode, will be set below */
2442                 12,    /* size of trampoline code */
2443                 4,     /* alignment of trampoline code */
2444                 ia32_create_trampoline_fkt,
2445                 4      /* alignment of stack parameter */
2446         };
2447
2448         ia32_setup_cg_config();
2449
2450         /* doesn't really belong here, but this is the earliest place the backend
2451          * is called... */
2452         init_asm_constraints();
2453
2454         p.dep_param    = &ad;
2455         p.if_conv_info = &ifconv;
2456         if (! ia32_cg_config.use_sse2)
2457                 p.mode_float_arithmetic = mode_E;
2458         return &p;
2459 }
2460
2461 static const lc_opt_enum_int_items_t gas_items[] = {
2462         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2463         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2464         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2465         { NULL,    0 }
2466 };
2467
2468 static lc_opt_enum_int_var_t gas_var = {
2469         (int*) &be_gas_object_file_format, gas_items
2470 };
2471
2472 #ifdef FIRM_GRGEN_BE
2473 static const lc_opt_enum_int_items_t transformer_items[] = {
2474         { "default", TRANSFORMER_DEFAULT },
2475         { "pbqp",    TRANSFORMER_PBQP    },
2476         { "random",  TRANSFORMER_RAND    },
2477         { NULL,      0                   }
2478 };
2479
2480 static lc_opt_enum_int_var_t transformer_var = {
2481         (int*)&be_transformer, transformer_items
2482 };
2483 #endif
2484
2485 static const lc_opt_table_entry_t ia32_options[] = {
2486         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2487 #ifdef FIRM_GRGEN_BE
2488         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2489 #endif
2490         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2491                        &ia32_isa_template.arch_env.stack_alignment),
2492         LC_OPT_LAST
2493 };
2494
2495 const arch_isa_if_t ia32_isa_if = {
2496         ia32_init,
2497         ia32_done,
2498         ia32_handle_intrinsics,
2499         ia32_get_n_reg_class,
2500         ia32_get_reg_class,
2501         ia32_get_reg_class_for_mode,
2502         ia32_get_call_abi,
2503         ia32_get_code_generator_if,
2504         ia32_get_list_sched_selector,
2505         ia32_get_ilp_sched_selector,
2506         ia32_get_reg_class_alignment,
2507         ia32_get_libfirm_params,
2508         ia32_get_allowed_execution_units,
2509         ia32_get_machine,
2510         ia32_get_irg_list,
2511         ia32_mark_remat,
2512         ia32_parse_asm_constraint,
2513         ia32_is_valid_clobber
2514 };
2515
2516 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);
2517 void be_init_arch_ia32(void)
2518 {
2519         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2520         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2521
2522         lc_opt_add_table(ia32_grp, ia32_options);
2523         be_register_isa_if("ia32", &ia32_isa_if);
2524
2525         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2526
2527         ia32_init_emitter();
2528         ia32_init_finish();
2529         ia32_init_optimize();
2530         ia32_init_transform();
2531         ia32_init_x87();
2532         ia32_init_architecture();
2533 }