nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  *
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef _WIN32
  12 #include <malloc.h>
  13 #else
  14 #include <alloca.h>
  15 #endif
  16
  17 #include "pseudo_irg.h"
  18 #include "irgwalk.h"
  19 #include "irprog.h"
  20 #include "irprintf.h"
  21 #include "iredges_t.h"
  22 #include "ircons.h"
  23 #include "irgmod.h"
  24 #include "irgopt.h"
  25
  26 #include "bitset.h"
  27 #include "debug.h"
  28
  29 #include "../beabi.h"                 /* the general register allocator interface */
  30 #include "../benode_t.h"
  31 #include "../belower.h"
  32 #include "../besched_t.h"
  33 #include "../be.h"
  34 #include "bearch_ia32_t.h"
  35
  36 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  37 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  38 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  39 #include "ia32_transform.h"
  40 #include "ia32_emitter.h"
  41 #include "ia32_map_regs.h"
  42 #include "ia32_optimize.h"
  43
  44 #define DEBUG_MODULE "firm.be.ia32.isa"
  45
  46 /* TODO: ugly */
  47 static set *cur_reg_set = NULL;
  48
  49 #undef is_Start
  50 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  51
  52 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  53         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_XXX]);
  54 }
  55
  56 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  57         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_fp_regs[REG_XXXX]);
  58 }
  59
  60 /**************************************************
  61  *                         _ _              _  __
  62  *                        | | |            (_)/ _|
  63  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  64  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  65  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  66  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  67  *            __/ |
  68  *           |___/
  69  **************************************************/
  70
  71 static ir_node *my_skip_proj(const ir_node *n) {
  72         while (is_Proj(n))
  73                 n = get_Proj_pred(n);
  74         return (ir_node *)n;
  75 }
  76
  77 /**
  78  * Return register requirements for an ia32 node.
  79  * If the node returns a tuple (mode_T) then the proj's
  80  * will be asked for this information.
  81  */
  82 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  83         const ia32_register_req_t *irn_req;
  84         long                       node_pos = pos == -1 ? 0 : pos;
  85         ir_mode                   *mode     = get_irn_mode(irn);
  86         firm_dbg_module_t         *mod      = firm_dbg_register(DEBUG_MODULE);
  87
  88         if (mode == mode_T || mode == mode_M) {
  89                 DBG((mod, LEVEL_1, "ignoring mode_T, mode_M node %+F\n", irn));
  90                 return NULL;
  91         }
  92
  93         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
  94
  95
  96         if (is_Proj(irn)) {
  97                 if (pos == -1) {
  98                         node_pos = ia32_translate_proj_pos(irn);
  99                 }
 100                 else {
 101                         node_pos = pos;
 102                 }
 103
 104                 irn = my_skip_proj(irn);
 105
 106                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 107         }
 108
 109         if (is_ia32_irn(irn)) {
 110                 if (pos >= 0) {
 111                         irn_req = get_ia32_in_req(irn, pos);
 112                 }
 113                 else {
 114                         irn_req = get_ia32_out_req(irn, node_pos);
 115                 }
 116
 117                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 118
 119                 memcpy(req, &(irn_req->req), sizeof(*req));
 120
 121                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 122                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 123                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 124                 }
 125
 126                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 127                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 128                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 129                 }
 130         }
 131         else {
 132                 /* treat Phi like Const with default requirements */
 133                 if (is_Phi(irn)) {
 134                         DB((mod, LEVEL_1, "returning standard reqs for %+F\n", irn));
 135                         if (mode_is_float(mode))
 136                                 memcpy(req, &(ia32_default_req_ia32_fp.req), sizeof(*req));
 137                         else if (mode_is_int(mode) || mode_is_reference(mode))
 138                                 memcpy(req, &(ia32_default_req_ia32_gp.req), sizeof(*req));
 139                         else if (mode == mode_T || mode == mode_M) {
 140                                 DBG((mod, LEVEL_1, "ignoring Phi node %+F\n", irn));
 141                                 return NULL;
 142                         }
 143                         else
 144                                 assert(0 && "unsupported Phi-Mode");
 145                 }
 146                 else {
 147                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 148                         req = NULL;
 149                 }
 150         }
 151
 152         return req;
 153 }
 154
 155 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 156         int                   pos = 0;
 157         const ia32_irn_ops_t *ops = self;
 158
 159         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 160
 161         if (is_Proj(irn)) {
 162                 pos = ia32_translate_proj_pos(irn);
 163                 irn = my_skip_proj(irn);
 164         }
 165
 166         if (is_ia32_irn(irn)) {
 167                 const arch_register_t **slots;
 168
 169                 slots      = get_ia32_slots(irn);
 170                 slots[pos] = reg;
 171         }
 172         else {
 173                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 174         }
 175 }
 176
 177 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 178         int pos = 0;
 179         const arch_register_t *reg = NULL;
 180
 181         if (is_Proj(irn)) {
 182                 pos = ia32_translate_proj_pos(irn);
 183                 irn = my_skip_proj(irn);
 184         }
 185
 186         if (is_ia32_irn(irn)) {
 187                 const arch_register_t **slots;
 188                 slots = get_ia32_slots(irn);
 189                 reg   = slots[pos];
 190         }
 191         else {
 192                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 193         }
 194
 195         return reg;
 196 }
 197
 198 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 199         irn = my_skip_proj(irn);
 200         if (is_cfop(irn))
 201                 return arch_irn_class_branch;
 202         else if (is_ia32_irn(irn))
 203                 return arch_irn_class_normal;
 204         else
 205                 return 0;
 206 }
 207
 208 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 209         irn = my_skip_proj(irn);
 210         if (is_ia32_irn(irn))
 211                 return get_ia32_flags(irn);
 212         else {
 213                 return 0;
 214         }
 215 }
 216
 217 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 218         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 219 }
 220
 221 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 222         char buf[64];
 223         const ia32_irn_ops_t *ops = self;
 224
 225         if (is_ia32_use_frame(irn) && bias != 0) {
 226                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 227
 228                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 229                 snprintf(buf, sizeof(buf), "%d", bias);
 230                 add_ia32_am_offs(irn, buf);
 231                 am_flav |= ia32_O;
 232                 set_ia32_am_flavour(irn, am_flav);
 233         }
 234 }
 235
 236 typedef struct {
 237         be_abi_call_flags_bits_t flags;
 238         const arch_isa_t *isa;
 239         ir_graph *irg;
 240 } ia32_abi_env_t;
 241
 242 static void *ia32_abi_init(const be_abi_call_t *call, const arch_isa_t *isa, ir_graph *irg)
 243 {
 244         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 245         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 246         env->flags = fl.bits;
 247         env->irg   = irg;
 248         env->isa   = isa;
 249         return env;
 250 }
 251
 252 static void ia32_abi_dont_save_regs(void *self, pset *s)
 253 {
 254         ia32_abi_env_t *env = self;
 255         if(env->flags.try_omit_fp)
 256                 pset_insert_ptr(s, env->isa->bp);
 257 }
 258
 259 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 260 {
 261         ia32_abi_env_t *env              = self;
 262         const arch_register_t *frame_reg = env->isa->sp;
 263
 264         if(!env->flags.try_omit_fp) {
 265                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 266                 ir_node *bl          = get_irg_start_block(env->irg);
 267                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 268                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 269                 ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_XXX]);
 270                 ir_node *store_bp;
 271
 272                 curr_sp  = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, reg_size, be_stack_dir_along);
 273                 store_bp = new_rd_ia32_Store(NULL, env->irg, bl, curr_sp, curr_no_reg, curr_bp, *mem, mode_T);
 274                 set_ia32_am_support(store_bp, ia32_am_Dest);
 275                 set_ia32_am_flavour(store_bp, ia32_B);
 276                 set_ia32_op_type(store_bp, ia32_AddrModeD);
 277                 *mem     = new_r_Proj(env->irg, bl, store_bp, mode_M, 0);
 278                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 279                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 280                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 281
 282                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 283                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 284         }
 285
 286         return frame_reg;
 287 }
 288
 289 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 290 {
 291         ia32_abi_env_t *env = self;
 292         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 293         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 294         ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_XXX]);
 295
 296         if(env->flags.try_omit_fp) {
 297                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_against);
 298         }
 299
 300         else {
 301                 ir_node *load_bp;
 302                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 303
 304                 curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 305                 load_bp = new_rd_ia32_Load(NULL, env->irg, bl, curr_sp, curr_no_reg, *mem, mode_T);
 306                 set_ia32_am_support(load_bp, ia32_am_Source);
 307                 set_ia32_am_flavour(load_bp, ia32_B);
 308                 set_ia32_op_type(load_bp, ia32_AddrModeS);
 309                 set_ia32_ls_mode(load_bp, mode_bp);
 310                 curr_bp = new_r_Proj(env->irg, bl, load_bp, mode_bp, 0);
 311                 *mem    = new_r_Proj(env->irg, bl, load_bp, mode_M, 1);
 312         }
 313
 314         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 315         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 316 }
 317
 318 /**
 319  * Produces the type which sits between the stack args and the locals on the stack.
 320  * it will contain the return address and space to store the old base pointer.
 321  * @return The Firm type modeling the ABI between type.
 322  */
 323 static ir_type *ia32_abi_get_between_type(void *self)
 324 {
 325         static ir_type *omit_fp_between_type = NULL;
 326         static ir_type *between_type         = NULL;
 327
 328         ia32_abi_env_t *env = self;
 329
 330         if(!between_type) {
 331                 entity *old_bp_ent;
 332                 entity *ret_addr_ent;
 333                 entity *omit_fp_ret_addr_ent;
 334
 335                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 336                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 337
 338                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 339                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 340                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 341
 342                 set_entity_offset_bytes(old_bp_ent, 0);
 343                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 344                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 345
 346                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 347                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 348
 349                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 350                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 351         }
 352
 353         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 354 }
 355
 356 static const be_abi_callbacks_t ia32_abi_callbacks = {
 357         ia32_abi_init,
 358         free,
 359         ia32_abi_get_between_type,
 360         ia32_abi_dont_save_regs,
 361         ia32_abi_prologue,
 362         ia32_abi_epilogue,
 363 };
 364
 365 /* fill register allocator interface */
 366
 367 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 368         ia32_get_irn_reg_req,
 369         ia32_set_irn_reg,
 370         ia32_get_irn_reg,
 371         ia32_classify,
 372         ia32_get_flags,
 373         ia32_get_frame_entity,
 374         ia32_set_stack_bias
 375 };
 376
 377 ia32_irn_ops_t ia32_irn_ops = {
 378         &ia32_irn_ops_if,
 379         NULL
 380 };
 381
 382
 383
 384 /**************************************************
 385  *                _                         _  __
 386  *               | |                       (_)/ _|
 387  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 388  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 389  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 390  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 391  *                        __/ |
 392  *                       |___/
 393  **************************************************/
 394
 395 /**
 396  * Transforms the standard firm graph into
 397  * an ia32 firm graph
 398  */
 399 static void ia32_prepare_graph(void *self) {
 400         ia32_code_gen_t *cg = self;
 401         firm_dbg_module_t *old_mod = cg->mod;
 402
 403         cg->mod = firm_dbg_register("firm.be.ia32.transform");
 404         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_node, cg);
 405         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 406
 407         edges_deactivate(cg->irg);
 408         dead_node_elimination(cg->irg);
 409         edges_activate(cg->irg);
 410
 411         cg->mod = old_mod;
 412
 413         if (cg->opt.doam) {
 414                 irg_walk_blkwise_graph(cg->irg, NULL, ia32_optimize_am, cg);
 415                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 416         }
 417 }
 418
 419
 420 /**
 421  * Insert copies for all ia32 nodes where the should_be_same requirement
 422  * is not fulfilled.
 423  * Transform Sub into Neg -- Add if IN2 == OUT
 424  */
 425 static void ia32_finish_irg_walker(ir_node *irn, void *env) {
 426         ia32_code_gen_t            *cg = env;
 427         const ia32_register_req_t **reqs;
 428         const arch_register_t      *out_reg, *in_reg;
 429         int                         n_res, i;
 430         ir_node                    *copy, *in_node, *block;
 431
 432         if (! is_ia32_irn(irn))
 433                 return;
 434
 435         /* nodes with destination address mode don't produce values */
 436         if (get_ia32_op_type(irn) == ia32_AddrModeD)
 437                 return;
 438
 439         reqs  = get_ia32_out_req_all(irn);
 440         n_res = get_ia32_n_res(irn);
 441         block = get_nodes_block(irn);
 442
 443         /* check all OUT requirements, if there is a should_be_same */
 444         for (i = 0; i < n_res; i++) {
 445                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 446                         /* get in and out register */
 447                         out_reg = get_ia32_out_reg(irn, i);
 448                         in_node = get_irn_n(irn, reqs[i]->same_pos);
 449                         in_reg  = arch_get_irn_register(cg->arch_env, in_node);
 450
 451                         /* check if in and out register are equal */
 452                         if (arch_register_get_index(out_reg) != arch_register_get_index(in_reg)) {
 453                                 DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 454
 455                                 /* create copy from in register */
 456                                 copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 457
 458                                 /* destination is the out register */
 459                                 arch_set_irn_register(cg->arch_env, copy, out_reg);
 460
 461                                 /* insert copy before the node into the schedule */
 462                                 sched_add_before(irn, copy);
 463
 464                                 /* set copy as in */
 465                                 set_irn_n(irn, reqs[i]->same_pos, copy);
 466                         }
 467                 }
 468         }
 469
 470         /* check if there is a sub which need to be transformed */
 471         ia32_transform_sub_to_neg_add(irn, cg);
 472 }
 473
 474 /**
 475  * Add Copy nodes for not fulfilled should_be_equal constraints
 476  */
 477 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 478         irg_walk_blkwise_graph(irg, NULL, ia32_finish_irg_walker, cg);
 479 }
 480
 481
 482
 483 /**
 484  * Dummy functions for hooks we don't need but which must be filled.
 485  */
 486 static void ia32_before_sched(void *self) {
 487 }
 488
 489 static void ia32_before_ra(void *self) {
 490 }
 491
 492
 493
 494 /**
 495  * Transforms a be node into a Load.
 496  */
 497 static void transform_to_Load(ia32_transform_env_t *env) {
 498         ir_node *irn         = env->irn;
 499         entity  *ent         = be_get_frame_entity(irn);
 500         ir_mode *mode        = env->mode;
 501         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 502         ir_node *nomem       = new_rd_NoMem(env->irg);
 503         ir_node *sched_point = NULL;
 504         ir_node *ptr         = get_irn_n(irn, 0);
 505         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 506         ir_node *new_op, *proj;
 507         const arch_register_t *reg;
 508
 509         if (sched_is_scheduled(irn)) {
 510                 sched_point = sched_prev(irn);
 511         }
 512
 513         if (mode_is_float(mode)) {
 514                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 515         }
 516         else {
 517                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 518         }
 519
 520         set_ia32_am_support(new_op, ia32_am_Source);
 521         set_ia32_op_type(new_op, ia32_AddrModeS);
 522         set_ia32_am_flavour(new_op, ia32_B);
 523         set_ia32_ls_mode(new_op, mode);
 524         set_ia32_frame_ent(new_op, ent);
 525         set_ia32_use_frame(new_op);
 526
 527         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 528
 529         if (sched_point) {
 530                 sched_add_after(sched_point, new_op);
 531                 sched_add_after(new_op, proj);
 532
 533                 sched_remove(irn);
 534         }
 535
 536         /* copy the register from the old node to the new Load */
 537         reg = arch_get_irn_register(env->cg->arch_env, irn);
 538         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 539
 540         exchange(irn, proj);
 541
 542 }
 543
 544 /**
 545  * Transforms a be node into a Store.
 546  */
 547 static void transform_to_Store(ia32_transform_env_t *env) {
 548         ir_node *irn   = env->irn;
 549         entity  *ent   = be_get_frame_entity(irn);
 550         ir_mode *mode  = env->mode;
 551         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 552         ir_node *nomem = new_rd_NoMem(env->irg);
 553         ir_node *ptr   = get_irn_n(irn, 0);
 554         ir_node *val   = get_irn_n(irn, 1);
 555         ir_node *new_op, *proj;
 556         ir_node *sched_point = NULL;
 557
 558         if (sched_is_scheduled(irn)) {
 559                 sched_point = sched_prev(irn);
 560         }
 561
 562         if (mode_is_float(mode)) {
 563                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 564         }
 565         else {
 566                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 567         }
 568
 569         set_ia32_am_support(new_op, ia32_am_Dest);
 570         set_ia32_op_type(new_op, ia32_AddrModeD);
 571         set_ia32_am_flavour(new_op, ia32_B);
 572         set_ia32_ls_mode(new_op, get_irn_mode(val));
 573         set_ia32_frame_ent(new_op, ent);
 574         set_ia32_use_frame(new_op);
 575
 576         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
 577
 578         if (sched_point) {
 579                 sched_add_after(sched_point, new_op);
 580                 sched_add_after(new_op, proj);
 581
 582                 sched_remove(irn);
 583         }
 584
 585         exchange(irn, proj);
 586
 587 }
 588
 589 /**
 590  * Calls the transform functions for StackParam, Spill and Reload.
 591  */
 592 static void ia32_after_ra_walker(ir_node *node, void *env) {
 593         ia32_code_gen_t *cg = env;
 594         ia32_transform_env_t tenv;
 595
 596         if (is_Block(node))
 597                 return;
 598
 599         tenv.block = get_nodes_block(node);
 600         tenv.dbg   = get_irn_dbg_info(node);
 601         tenv.irg   = current_ir_graph;
 602         tenv.irn   = node;
 603         tenv.mod   = cg->mod;
 604         tenv.mode  = get_irn_mode(node);
 605         tenv.cg    = cg;
 606
 607         /* be_is_StackParam(node) || */
 608         if (be_is_Reload(node)) {
 609                 transform_to_Load(&tenv);
 610         }
 611         else if (be_is_Spill(node)) {
 612                 transform_to_Store(&tenv);
 613         }
 614 }
 615
 616 /**
 617  * We transform StackParam, Spill and Reload here. This needs to be done before
 618  * stack biasing otherwise we would miss the corrected offset for these nodes.
 619  */
 620 static void ia32_after_ra(void *self) {
 621         ia32_code_gen_t *cg = self;
 622         irg_walk_blkwise_graph(cg->irg, NULL, ia32_after_ra_walker, self);
 623 }
 624
 625
 626 /**
 627  * Emits the code, closes the output file and frees
 628  * the code generator interface.
 629  */
 630 static void ia32_codegen(void *self) {
 631         ia32_code_gen_t *cg = self;
 632         ir_graph        *irg = cg->irg;
 633         FILE            *out = cg->out;
 634
 635         if (cg->emit_decls) {
 636                 ia32_gen_decls(cg->out);
 637                 cg->emit_decls = 0;
 638         }
 639
 640         ia32_finish_irg(irg, cg);
 641         be_dump(irg, "-finished", dump_ir_block_graph_sched);
 642         ia32_gen_routine(out, irg, cg);
 643
 644         cur_reg_set = NULL;
 645
 646         pmap_destroy(cg->tv_ent);
 647         pmap_destroy(cg->types);
 648
 649         /* de-allocate code generator */
 650         del_set(cg->reg_set);
 651         free(self);
 652 }
 653
 654 static void *ia32_cg_init(FILE *F, const be_irg_t *birg);
 655
 656 static const arch_code_generator_if_t ia32_code_gen_if = {
 657         ia32_cg_init,
 658         NULL,                /* before abi introduce hook */
 659         ia32_prepare_graph,
 660         ia32_before_sched,   /* before scheduling hook */
 661         ia32_before_ra,      /* before register allocation hook */
 662         ia32_after_ra,       /* after register allocation hook */
 663         ia32_codegen         /* emit && done */
 664 };
 665
 666 /**
 667  * Initializes the code generator.
 668  */
 669 static void *ia32_cg_init(FILE *F, const be_irg_t *birg) {
 670         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
 671         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
 672
 673         cg->impl     = &ia32_code_gen_if;
 674         cg->irg      = birg->irg;
 675         cg->reg_set  = new_set(ia32_cmp_irn_reg_assoc, 1024);
 676         cg->mod      = firm_dbg_register("firm.be.ia32.cg");
 677         cg->out      = F;
 678         cg->arch_env = birg->main_env->arch_env;
 679         cg->types    = pmap_create();
 680         cg->tv_ent   = pmap_create();
 681         cg->birg     = birg;
 682
 683         /* set optimizations */
 684         cg->opt.incdec    = 0;
 685         cg->opt.doam      = 1;
 686         cg->opt.placecnst = 1;
 687         cg->opt.immops    = 1;
 688
 689 #ifndef NDEBUG
 690         if (isa->name_obst_size) {
 691                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
 692                 isa->name_obst_size = 0;
 693                 obstack_free(isa->name_obst, NULL);
 694                 obstack_init(isa->name_obst);
 695         }
 696 #endif /* NDEBUG */
 697
 698         isa->num_codegens++;
 699
 700         if (isa->num_codegens > 1)
 701                 cg->emit_decls = 0;
 702         else
 703                 cg->emit_decls = 1;
 704
 705         cur_reg_set = cg->reg_set;
 706
 707         ia32_irn_ops.cg = cg;
 708
 709         return (arch_code_generator_t *)cg;
 710 }
 711
 712
 713
 714 /*****************************************************************
 715  *  ____             _                  _   _____  _____
 716  * |  _ \           | |                | | |_   _|/ ____|  /\
 717  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 718  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 719  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 720  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 721  *
 722  *****************************************************************/
 723
 724 static ia32_isa_t ia32_isa_template = {
 725         &ia32_isa_if,            /* isa interface implementation */
 726         &ia32_gp_regs[REG_ESP],  /* stack pointer register */
 727         &ia32_gp_regs[REG_EBP],  /* base pointer register */
 728         -1,                      /* stack direction */
 729         0,                       /* number of code generator objects so far */
 730         NULL,                    /* 16bit register names */
 731         NULL,                    /* 8bit register names */
 732 #ifndef NDEBUG
 733         NULL,                    /* name obstack */
 734         0                        /* name obst size */
 735 #endif
 736 };
 737
 738 /**
 739  * Initializes the backend ISA.
 740  */
 741 static void *ia32_init(void) {
 742         static int inited = 0;
 743         ia32_isa_t *isa;
 744
 745         if(inited)
 746                 return NULL;
 747
 748         isa = xcalloc(1, sizeof(*isa));
 749         memcpy(isa, &ia32_isa_template, sizeof(*isa));
 750
 751         ia32_register_init(isa);
 752         ia32_create_opcodes();
 753
 754         isa->regs_16bit = pmap_create();
 755         isa->regs_8bit  = pmap_create();
 756
 757         ia32_build_16bit_reg_map(isa->regs_16bit);
 758         ia32_build_8bit_reg_map(isa->regs_8bit);
 759
 760 #ifndef NDEBUG
 761         isa->name_obst = xcalloc(1, sizeof(*(isa->name_obst)));
 762         obstack_init(isa->name_obst);
 763         isa->name_obst_size = 0;
 764 #endif /* NDEBUG */
 765
 766         inited = 1;
 767
 768         return isa;
 769 }
 770
 771
 772
 773 /**
 774  * Closes the output file and frees the ISA structure.
 775  */
 776 static void ia32_done(void *self) {
 777         ia32_isa_t *isa = self;
 778
 779         pmap_destroy(isa->regs_16bit);
 780         pmap_destroy(isa->regs_8bit);
 781
 782 #ifndef NDEBUG
 783         //printf("name obst size = %d bytes\n", isa->name_obst_size);
 784         obstack_free(isa->name_obst, NULL);
 785 #endif /* NDEBUG */
 786
 787         free(self);
 788 }
 789
 790
 791
 792 static int ia32_get_n_reg_class(const void *self) {
 793         return N_CLASSES;
 794 }
 795
 796 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
 797         assert(i >= 0 && i < N_CLASSES && "Invalid ia32 register class requested.");
 798         return &ia32_reg_classes[i];
 799 }
 800
 801 /**
 802  * Get the register class which shall be used to store a value of a given mode.
 803  * @param self The this pointer.
 804  * @param mode The mode in question.
 805  * @return A register class which can hold values of the given mode.
 806  */
 807 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 808         if (mode_is_float(mode))
 809                 return &ia32_reg_classes[CLASS_ia32_fp];
 810         else
 811                 return &ia32_reg_classes[CLASS_ia32_gp];
 812 }
 813
 814 /**
 815  * Get the ABI restrictions for procedure calls.
 816  * @param self        The this pointer.
 817  * @param method_type The type of the method (procedure) in question.
 818  * @param abi         The abi object to be modified
 819  */
 820 void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
 821         ir_type  *tp;
 822         ir_mode  *mode;
 823         unsigned  cc        = get_method_calling_convention(method_type);
 824         int       n         = get_method_n_params(method_type);
 825         int       biggest_n = -1;
 826         int       stack_idx = 0;
 827         int       i, ignore_1, ignore_2;
 828         ir_mode **modes;
 829         const arch_register_t *reg;
 830         be_abi_call_flags_t call_flags;
 831
 832         /* set abi flags for calls */
 833         call_flags.bits.left_to_right         = 0;
 834         call_flags.bits.store_args_sequential = 0;
 835         call_flags.bits.try_omit_fp           = 1;
 836         call_flags.bits.fp_free               = 0;
 837         call_flags.bits.call_has_imm          = 1;
 838
 839         /* set stack parameter passing style */
 840         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
 841
 842         /* collect the mode for each type */
 843         modes = alloca(n * sizeof(modes[0]));
 844
 845         for (i = 0; i < n; i++) {
 846                 tp       = get_method_param_type(method_type, i);
 847                 modes[i] = get_type_mode(tp);
 848         }
 849
 850         /* set register parameters  */
 851 //      if (cc & cc_reg_param) {
 852         if (1) {
 853                 /* determine the number of parameters passed via registers */
 854                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
 855
 856                 /* loop over all parameters and set the register requirements */
 857                 for (i = 0; i <= biggest_n; i++) {
 858                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
 859                         assert(reg && "kaputt");
 860                         be_abi_call_param_reg(abi, i, reg);
 861                 }
 862
 863                 stack_idx = i;
 864         }
 865
 866
 867         /* set stack parameters */
 868         for (i = stack_idx; i < n; i++) {
 869                 be_abi_call_param_stack(abi, i);
 870         }
 871
 872
 873         /* set return registers */
 874         n = get_method_n_ress(method_type);
 875
 876         assert(n <= 2 && "more than two results not supported");
 877
 878         /* In case of 64bit returns, we will have two 32bit values */
 879         if (n == 2) {
 880                 tp   = get_method_res_type(method_type, 0);
 881                 mode = get_type_mode(tp);
 882
 883                 assert(!mode_is_float(mode) && "two FP results not supported");
 884
 885                 tp   = get_method_res_type(method_type, 1);
 886                 mode = get_type_mode(tp);
 887
 888                 assert(!mode_is_float(mode) && "two FP results not supported");
 889
 890                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
 891                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
 892         }
 893         else if (n == 1) {
 894                 tp   = get_method_res_type(method_type, 0);
 895                 assert(is_atomic_type(tp));
 896                 mode = get_type_mode(tp);
 897
 898                 be_abi_call_res_reg(abi, 0, mode_is_float(mode) ? &ia32_fp_regs[REG_XMM0] : &ia32_gp_regs[REG_EAX]);
 899         }
 900 }
 901
 902
 903 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
 904         return &ia32_irn_ops;
 905 }
 906
 907 const arch_irn_handler_t ia32_irn_handler = {
 908         ia32_get_irn_ops
 909 };
 910
 911 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
 912         return &ia32_irn_handler;
 913 }
 914
 915 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
 916         return is_ia32_irn(irn);
 917 }
 918
 919 /**
 920  * Initializes the code generator interface.
 921  */
 922 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
 923         return &ia32_code_gen_if;
 924 }
 925
 926 list_sched_selector_t ia32_sched_selector;
 927
 928 /**
 929  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
 930  */
 931 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
 932         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
 933         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
 934         return &ia32_sched_selector;
 935 }
 936
 937 #ifdef WITH_LIBCORE
 938 static void ia32_register_options(lc_opt_entry_t *ent)
 939 {
 940 }
 941 #endif /* WITH_LIBCORE */
 942
 943 const arch_isa_if_t ia32_isa_if = {
 944 #ifdef WITH_LIBCORE
 945         ia32_register_options,
 946 #endif
 947         ia32_init,
 948         ia32_done,
 949         ia32_get_n_reg_class,
 950         ia32_get_reg_class,
 951         ia32_get_reg_class_for_mode,
 952         ia32_get_call_abi,
 953         ia32_get_irn_handler,
 954         ia32_get_code_generator_if,
 955         ia32_get_list_sched_selector
 956 };