nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  * @author Christian Wuerdig
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef HAVE_MALLOC_H
  12 #include <malloc.h>
  13 #endif
  14
  15 #ifdef HAVE_ALLOCA_H
  16 #include <alloca.h>
  17 #endif
  18
  19 #ifdef WITH_LIBCORE
  20 #include <libcore/lc_opts.h>
  21 #include <libcore/lc_opts_enum.h>
  22 #endif /* WITH_LIBCORE */
  23
  24 #include "pseudo_irg.h"
  25 #include "irgwalk.h"
  26 #include "irprog.h"
  27 #include "irprintf.h"
  28 #include "iredges_t.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irgopt.h"
  32
  33 #include "bitset.h"
  34 #include "debug.h"
  35
  36 #include "../beabi.h"                 /* the general register allocator interface */
  37 #include "../benode_t.h"
  38 #include "../belower.h"
  39 #include "../besched_t.h"
  40 #include "../be.h"
  41 #include "bearch_ia32_t.h"
  42
  43 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  44 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  45 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  46 #include "ia32_transform.h"
  47 #include "ia32_emitter.h"
  48 #include "ia32_map_regs.h"
  49 #include "ia32_optimize.h"
  50 #include "ia32_x87.h"
  51 #include "ia32_dbg_stat.h"
  52
  53 #define DEBUG_MODULE "firm.be.ia32.isa"
  54
  55 /* TODO: ugly */
  56 static set *cur_reg_set = NULL;
  57
  58 #undef is_Start
  59 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  60
  61 /* Creates the unique per irg GP NoReg node. */
  62 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  63         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  64 }
  65
  66 /* Creates the unique per irg FP NoReg node. */
  67 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  68         return be_abi_get_callee_save_irn(cg->birg->abi,
  69                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  70 }
  71
  72 /**************************************************
  73  *                         _ _              _  __
  74  *                        | | |            (_)/ _|
  75  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  76  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  77  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  78  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  79  *            __/ |
  80  *           |___/
  81  **************************************************/
  82
  83 static ir_node *my_skip_proj(const ir_node *n) {
  84         while (is_Proj(n))
  85                 n = get_Proj_pred(n);
  86         return (ir_node *)n;
  87 }
  88
  89
  90 /**
  91  * Return register requirements for an ia32 node.
  92  * If the node returns a tuple (mode_T) then the proj's
  93  * will be asked for this information.
  94  */
  95 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  96         const ia32_irn_ops_t      *ops = self;
  97         const ia32_register_req_t *irn_req;
  98         long                       node_pos = pos == -1 ? 0 : pos;
  99         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
 100         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
 101
 102         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
 103                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
 104                 return NULL;
 105         }
 106
 107         if (mode == mode_T && pos < 0) {
 108                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
 109                 return NULL;
 110         }
 111
 112         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 113
 114         if (is_Proj(irn)) {
 115                 if (pos == -1) {
 116                         node_pos = ia32_translate_proj_pos(irn);
 117                 }
 118                 else {
 119                         node_pos = pos;
 120                 }
 121
 122                 irn = my_skip_proj(irn);
 123
 124                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 125         }
 126
 127         if (is_ia32_irn(irn)) {
 128                 if (pos >= 0) {
 129                         irn_req = get_ia32_in_req(irn, pos);
 130                 }
 131                 else {
 132                         irn_req = get_ia32_out_req(irn, node_pos);
 133                 }
 134
 135                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 136
 137                 memcpy(req, &(irn_req->req), sizeof(*req));
 138
 139                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 140                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 141                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 142                 }
 143
 144                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 145                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 146                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 147                 }
 148         }
 149         else {
 150                 /* treat Unknowns like Const with default requirements */
 151                 if (is_Unknown(irn)) {
 152                         DB((mod, LEVEL_1, "returning UKNWN reqs for %+F\n", irn));
 153                         if (mode_is_float(mode)) {
 154                                 if (USE_SSE2(ops->cg))
 155                                         memcpy(req, &(ia32_default_req_ia32_xmm_xmm_UKNWN), sizeof(*req));
 156                                 else
 157                                         memcpy(req, &(ia32_default_req_ia32_vfp_vfp_UKNWN), sizeof(*req));
 158                         }
 159                         else if (mode_is_int(mode) || mode_is_reference(mode))
 160                                 memcpy(req, &(ia32_default_req_ia32_gp_gp_UKNWN), sizeof(*req));
 161                         else if (mode == mode_T || mode == mode_M) {
 162                                 DBG((mod, LEVEL_1, "ignoring Unknown node %+F\n", irn));
 163                                 return NULL;
 164                         }
 165                         else
 166                                 assert(0 && "unsupported Unknown-Mode");
 167                 }
 168                 else {
 169                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 170                         req = NULL;
 171                 }
 172         }
 173
 174         return req;
 175 }
 176
 177 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 178         int                   pos = 0;
 179         const ia32_irn_ops_t *ops = self;
 180
 181         if (get_irn_mode(irn) == mode_X) {
 182                 return;
 183         }
 184
 185         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 186
 187         if (is_Proj(irn)) {
 188                 pos = ia32_translate_proj_pos(irn);
 189                 irn = my_skip_proj(irn);
 190         }
 191
 192         if (is_ia32_irn(irn)) {
 193                 const arch_register_t **slots;
 194
 195                 slots      = get_ia32_slots(irn);
 196                 slots[pos] = reg;
 197         }
 198         else {
 199                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 200         }
 201 }
 202
 203 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 204         int pos = 0;
 205         const arch_register_t *reg = NULL;
 206
 207         if (is_Proj(irn)) {
 208
 209                 if (get_irn_mode(irn) == mode_X) {
 210                         return NULL;
 211                 }
 212
 213                 pos = ia32_translate_proj_pos(irn);
 214                 irn = my_skip_proj(irn);
 215         }
 216
 217         if (is_ia32_irn(irn)) {
 218                 const arch_register_t **slots;
 219                 slots = get_ia32_slots(irn);
 220                 reg   = slots[pos];
 221         }
 222         else {
 223                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 224         }
 225
 226         return reg;
 227 }
 228
 229 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 230         irn = my_skip_proj(irn);
 231         if (is_cfop(irn))
 232                 return arch_irn_class_branch;
 233         else if (is_ia32_Cnst(irn))
 234                 return arch_irn_class_const;
 235         else if (is_ia32_Ld(irn))
 236                 return arch_irn_class_load;
 237         else if (is_ia32_St(irn) || is_ia32_Store8Bit(irn))
 238                 return arch_irn_class_store;
 239         else if (is_ia32_irn(irn))
 240                 return arch_irn_class_normal;
 241         else
 242                 return 0;
 243 }
 244
 245 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 246         irn = my_skip_proj(irn);
 247         if (is_ia32_irn(irn))
 248                 return get_ia32_flags(irn);
 249         else {
 250                 if (is_Unknown(irn))
 251                         return arch_irn_flags_ignore;
 252                 return 0;
 253         }
 254 }
 255
 256 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 257         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 258 }
 259
 260 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 261         char buf[64];
 262         const ia32_irn_ops_t *ops = self;
 263
 264         if (get_ia32_frame_ent(irn)) {
 265                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 266
 267                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 268                 snprintf(buf, sizeof(buf), "%d", bias);
 269
 270                 if (get_ia32_op_type(irn) == ia32_Normal) {
 271                         set_ia32_cnst(irn, buf);
 272                 }
 273                 else {
 274                         add_ia32_am_offs(irn, buf);
 275                         am_flav |= ia32_O;
 276                         set_ia32_am_flavour(irn, am_flav);
 277                 }
 278         }
 279 }
 280
 281 typedef struct {
 282         be_abi_call_flags_bits_t flags;
 283         const arch_isa_t *isa;
 284         const arch_env_t *aenv;
 285         ir_graph *irg;
 286 } ia32_abi_env_t;
 287
 288 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 289 {
 290         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 291         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 292         env->flags = fl.bits;
 293         env->irg   = irg;
 294         env->aenv  = aenv;
 295         env->isa   = aenv->isa;
 296         return env;
 297 }
 298
 299 /**
 300  * Put all registers which are saved by the prologue/epilogue in a set.
 301  *
 302  * @param self  The callback object.
 303  * @param s     The result set.
 304  */
 305 static void ia32_abi_dont_save_regs(void *self, pset *s)
 306 {
 307         ia32_abi_env_t *env = self;
 308         if(env->flags.try_omit_fp)
 309                 pset_insert_ptr(s, env->isa->bp);
 310 }
 311
 312 /**
 313  * Generate the routine prologue.
 314  *
 315  * @param self    The callback object.
 316  * @param mem     A pointer to the mem node. Update this if you define new memory.
 317  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 318  *
 319  * @return        The register which shall be used as a stack frame base.
 320  *
 321  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 322  */
 323 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 324 {
 325         ia32_abi_env_t *env              = self;
 326
 327         if (!env->flags.try_omit_fp) {
 328                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 329                 ir_node *bl          = get_irg_start_block(env->irg);
 330                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 331                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 332                 ir_node *push;
 333
 334                 /* push ebp */
 335                 push    = new_rd_ia32_Push(NULL, env->irg, bl, curr_sp, curr_bp, *mem);
 336                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 337                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 338
 339                 /* the push must have SP out register */
 340                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 341                 set_ia32_flags(push, arch_irn_flags_ignore);
 342
 343                 /* move esp to ebp */
 344                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 345                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 346                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 347                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 348
 349                 /* beware: the copy must be done before any other sp use */
 350                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 351                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 352                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 353                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 354
 355                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 356                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 357
 358                 return env->isa->bp;
 359         }
 360
 361         return env->isa->sp;
 362 }
 363
 364 /**
 365  * Generate the routine epilogue.
 366  * @param self    The callback object.
 367  * @param bl      The block for the epilog
 368  * @param mem     A pointer to the mem node. Update this if you define new memory.
 369  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 370  * @return        The register which shall be used as a stack frame base.
 371  *
 372  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 373  */
 374 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 375 {
 376         ia32_abi_env_t *env  = self;
 377         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 378         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 379
 380         if (env->flags.try_omit_fp) {
 381                 /* simply remove the stack frame here */
 382                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 383         }
 384         else {
 385                 const ia32_isa_t *isa = (ia32_isa_t *)env->isa;
 386                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 387                 int reg_size     = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 388
 389                 /* gcc always emits a leave at the end of a routine */
 390                 if (1 || ARCH_AMD(isa->opt_arch)) {
 391                         ir_node *leave;
 392
 393                         /* leave */
 394                         leave = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, *mem);
 395                         set_ia32_flags(leave, arch_irn_flags_ignore);
 396                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 397                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 398                         *mem    = new_r_Proj(current_ir_graph, bl, leave, mode_M, pn_ia32_Leave_M);
 399                 }
 400                 else {
 401                         ir_node *pop;
 402
 403                         /* copy ebp to esp */
 404                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 405
 406                         /* pop ebp */
 407                         pop = new_rd_ia32_Pop(NULL, env->irg, bl, curr_sp, *mem);
 408                         set_ia32_flags(pop, arch_irn_flags_ignore);
 409                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 410                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 411                         *mem    = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 412                 }
 413                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 414                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 415         }
 416
 417         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 418         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 419 }
 420
 421 /**
 422  * Produces the type which sits between the stack args and the locals on the stack.
 423  * it will contain the return address and space to store the old base pointer.
 424  * @return The Firm type modeling the ABI between type.
 425  */
 426 static ir_type *ia32_abi_get_between_type(void *self)
 427 {
 428         static ir_type *omit_fp_between_type = NULL;
 429         static ir_type *between_type         = NULL;
 430
 431         ia32_abi_env_t *env = self;
 432
 433         if(!between_type) {
 434                 entity *old_bp_ent;
 435                 entity *ret_addr_ent;
 436                 entity *omit_fp_ret_addr_ent;
 437
 438                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 439                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 440
 441                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 442                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 443                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 444
 445                 set_entity_offset_bytes(old_bp_ent, 0);
 446                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 447                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 448
 449                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 450                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 451
 452                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 453                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 454         }
 455
 456         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 457 }
 458
 459 /**
 460  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 461  *
 462  * @param irn       The original operation
 463  * @param i         Index of the argument we want the inverse operation to yield
 464  * @param inverse   struct to be filled with the resulting inverse op
 465  * @param obstack   The obstack to use for allocation of the returned nodes array
 466  * @return          The inverse operation or NULL if operation invertible
 467  */
 468 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 469         ir_graph *irg;
 470         ir_mode  *mode;
 471         ir_node  *block, *noreg, *nomem;
 472         int      pnc;
 473
 474         /* we cannot invert non-ia32 irns */
 475         if (! is_ia32_irn(irn))
 476                 return NULL;
 477
 478         /* operand must always be a real operand (not base, index or mem) */
 479         if (i != 2 && i != 3)
 480                 return NULL;
 481
 482         /* we don't invert address mode operations */
 483         if (get_ia32_op_type(irn) != ia32_Normal)
 484                 return NULL;
 485
 486         irg   = get_irn_irg(irn);
 487         block = get_nodes_block(irn);
 488         mode  = get_ia32_res_mode(irn);
 489         noreg = get_irn_n(irn, 0);
 490         nomem = new_r_NoMem(irg);
 491
 492         /* initialize structure */
 493         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 494         inverse->costs = 0;
 495         inverse->n     = 2;
 496
 497         switch (get_ia32_irn_opcode(irn)) {
 498                 case iro_ia32_Add:
 499                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 500                                 /* we have an add with a const here */
 501                                 /* invers == add with negated const */
 502                                 inverse->nodes[0] = new_rd_ia32_Add(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 503                                 pnc               = pn_ia32_Add_res;
 504                                 inverse->costs   += 1;
 505                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 506                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 507                                 set_ia32_commutative(inverse->nodes[0]);
 508                         }
 509                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 510                                 /* we have an add with a symconst here */
 511                                 /* invers == sub with const */
 512                                 inverse->nodes[0] = new_rd_ia32_Sub(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 513                                 pnc               = pn_ia32_Sub_res;
 514                                 inverse->costs   += 5;
 515                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 516                         }
 517                         else {
 518                                 /* normal add: inverse == sub */
 519                                 inverse->nodes[0] = new_rd_ia32_Sub(NULL, irg, block, noreg, noreg, (ir_node *)irn, get_irn_n(irn, i ^ 1), nomem);
 520                                 pnc               = pn_ia32_Sub_res;
 521                                 inverse->costs   += 5;
 522                         }
 523                         break;
 524                 case iro_ia32_Sub:
 525                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 526                                 /* we have a sub with a const/symconst here */
 527                                 /* invers == add with this const */
 528                                 inverse->nodes[0] = new_rd_ia32_Add(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 529                                 pnc               = pn_ia32_Add_res;
 530                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 531                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 532                         }
 533                         else {
 534                                 /* normal sub */
 535                                 if (i == 2) {
 536                                         inverse->nodes[0] = new_rd_ia32_Add(NULL, irg, block, noreg, noreg, (ir_node *)irn, get_irn_n(irn, 3), nomem);
 537                                 }
 538                                 else {
 539                                         inverse->nodes[0] = new_rd_ia32_Sub(NULL, irg, block, noreg, noreg, get_irn_n(irn, 2), (ir_node *)irn, nomem);
 540                                 }
 541                                 pnc             = pn_ia32_Sub_res;
 542                                 inverse->costs += 1;
 543                         }
 544                         break;
 545                 case iro_ia32_Eor:
 546                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 547                                 /* xor with const: inverse = xor */
 548                                 inverse->nodes[0] = new_rd_ia32_Eor(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 549                                 pnc               = pn_ia32_Eor_res;
 550                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 551                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 552                         }
 553                         else {
 554                                 /* normal xor */
 555                                 inverse->nodes[0] = new_rd_ia32_Eor(NULL, irg, block, noreg, noreg, (ir_node *)irn, get_irn_n(irn, i), nomem);
 556                                 pnc               = pn_ia32_Eor_res;
 557                                 inverse->costs   += 1;
 558                         }
 559                         break;
 560                 case iro_ia32_Not:
 561                         inverse->nodes[0] = new_rd_ia32_Not(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), nomem);
 562                         pnc = pn_ia32_Not_res;
 563                         inverse->costs   += 1;
 564                         break;
 565                 case iro_ia32_Minus:
 566                         inverse->nodes[0] = new_rd_ia32_Minus(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), nomem);
 567                         pnc = pn_ia32_Minus_res;
 568                         inverse->costs   += 1;
 569                         break;
 570                 default:
 571                         /* inverse operation not supported */
 572                         return NULL;
 573         }
 574
 575         inverse->nodes[1] = new_r_Proj(irg, block, inverse->nodes[0], mode, pnc);
 576
 577         return inverse;
 578 }
 579
 580 static const be_abi_callbacks_t ia32_abi_callbacks = {
 581         ia32_abi_init,
 582         free,
 583         ia32_abi_get_between_type,
 584         ia32_abi_dont_save_regs,
 585         ia32_abi_prologue,
 586         ia32_abi_epilogue,
 587 };
 588
 589 /* fill register allocator interface */
 590
 591 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 592         ia32_get_irn_reg_req,
 593         ia32_set_irn_reg,
 594         ia32_get_irn_reg,
 595         ia32_classify,
 596         ia32_get_flags,
 597         ia32_get_frame_entity,
 598         ia32_set_stack_bias,
 599         ia32_get_inverse
 600 };
 601
 602 ia32_irn_ops_t ia32_irn_ops = {
 603         &ia32_irn_ops_if,
 604         NULL
 605 };
 606
 607
 608
 609 /**************************************************
 610  *                _                         _  __
 611  *               | |                       (_)/ _|
 612  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 613  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 614  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 615  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 616  *                        __/ |
 617  *                       |___/
 618  **************************************************/
 619
 620 /**
 621  * Transforms the standard firm graph into
 622  * an ia32 firm graph
 623  */
 624 static void ia32_prepare_graph(void *self) {
 625         ia32_code_gen_t *cg = self;
 626         dom_front_info_t *dom;
 627         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 628
 629         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 630
 631         /* 1st: transform constants and psi condition trees */
 632         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_psi_cond_tree, cg);
 633
 634         /* 2nd: transform all remaining nodes */
 635         ia32_register_transformers();
 636         dom = be_compute_dominance_frontiers(cg->irg);
 637         irg_walk_blkwise_graph(cg->irg, NULL, ia32_transform_node, cg);
 638         be_free_dominance_frontiers(dom);
 639         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 640
 641         /* 3rd: optimize address mode */
 642         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.am");
 643         ia32_optimize_addressmode(cg);
 644         be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 645         DEBUG_ONLY(cg->mod = old_mod;)
 646 }
 647
 648 static INLINE int need_constraint_copy(ir_node *irn) {
 649         return \
 650                 ! is_ia32_Lea(irn)          && \
 651                 ! is_ia32_Conv_I2I(irn)     && \
 652                 ! is_ia32_Conv_I2I8Bit(irn) && \
 653                 ! is_ia32_CmpCMov(irn)      && \
 654                 ! is_ia32_CmpSet(irn);
 655 }
 656
 657 /**
 658  * Insert copies for all ia32 nodes where the should_be_same requirement
 659  * is not fulfilled.
 660  * Transform Sub into Neg -- Add if IN2 == OUT
 661  */
 662 static void ia32_finish_node(ir_node *irn, void *env) {
 663         ia32_code_gen_t            *cg = env;
 664         const ia32_register_req_t **reqs;
 665         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 666         int                         n_res, i;
 667         ir_node                    *copy, *in_node, *block, *in2_node;
 668         ia32_op_type_t              op_tp;
 669
 670         if (is_ia32_irn(irn)) {
 671                 /* AM Dest nodes don't produce any values  */
 672                 op_tp = get_ia32_op_type(irn);
 673                 if (op_tp == ia32_AddrModeD)
 674                         goto end;
 675
 676                 reqs  = get_ia32_out_req_all(irn);
 677                 n_res = get_ia32_n_res(irn);
 678                 block = get_nodes_block(irn);
 679
 680                 /* check all OUT requirements, if there is a should_be_same */
 681                 if ((op_tp == ia32_Normal || op_tp == ia32_AddrModeS) && need_constraint_copy(irn))
 682                 {
 683                         for (i = 0; i < n_res; i++) {
 684                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 685                                         /* get in and out register */
 686                                         out_reg  = get_ia32_out_reg(irn, i);
 687                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 688                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 689
 690                                         /* don't copy ignore nodes */
 691                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 692                                                 continue;
 693
 694                                         /* check if in and out register are equal */
 695                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 696                                                 /* in case of a commutative op: just exchange the in's */
 697                                                 /* beware: the current op could be everything, so test for ia32 */
 698                                                 /*         commutativity first before getting the second in     */
 699                                                 if (is_ia32_commutative(irn)) {
 700                                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 701                                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 702
 703                                                         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
 704                                                                 set_irn_n(irn, reqs[i]->same_pos, in2_node);
 705                                                                 set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 706                                                         }
 707                                                         else
 708                                                                 goto insert_copy;
 709                                                 }
 710                                                 else {
 711 insert_copy:
 712                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 713                                                         /* create copy from in register */
 714                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 715
 716                                                         DBG_OPT_2ADDRCPY(copy);
 717
 718                                                         /* destination is the out register */
 719                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 720
 721                                                         /* insert copy before the node into the schedule */
 722                                                         sched_add_before(irn, copy);
 723
 724                                                         /* set copy as in */
 725                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 726                                                 }
 727                                         }
 728                                 }
 729                         }
 730                 }
 731
 732                 /* If we have a CondJmp/CmpSet/xCmpSet with immediate, we need to    */
 733                 /* check if it's the right operand, otherwise we have */
 734                 /* to change it, as CMP doesn't support immediate as  */
 735                 /* left operands.                                     */
 736                 if ((is_ia32_CondJmp(irn) || is_ia32_CmpSet(irn) || is_ia32_xCmpSet(irn)) &&
 737                         (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn))                   &&
 738                         op_tp == ia32_AddrModeS)
 739                 {
 740                         set_ia32_op_type(irn, ia32_AddrModeD);
 741                         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
 742                 }
 743
 744                 /* check if there is a sub which need to be transformed */
 745                 ia32_transform_sub_to_neg_add(irn, cg);
 746
 747                 /* transform a LEA into an Add if possible */
 748                 ia32_transform_lea_to_add(irn, cg);
 749         }
 750 end:
 751
 752         /* check for peephole optimization */
 753         ia32_peephole_optimization(irn, cg);
 754 }
 755
 756 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 757         ir_node *irn, *next;
 758
 759         for (irn = sched_first(block); !sched_is_end(irn); irn = next) {
 760                 next = sched_next(irn);
 761                 ia32_finish_node(irn, env);
 762         }
 763 }
 764
 765 /**
 766  * Add Copy nodes for not fulfilled should_be_equal constraints
 767  */
 768 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 769         irg_block_walk_graph(irg, NULL, ia32_finish_irg_walker, cg);
 770 }
 771
 772
 773
 774 /**
 775  * Dummy functions for hooks we don't need but which must be filled.
 776  */
 777 static void ia32_before_sched(void *self) {
 778 }
 779
 780 /**
 781  * Called before the register allocator.
 782  * Calculate a block schedule here. We need it for the x87
 783  * simulator and the emitter.
 784  */
 785 static void ia32_before_ra(void *self) {
 786         ia32_code_gen_t *cg = self;
 787
 788         cg->blk_sched = sched_create_block_schedule(cg->irg);
 789 }
 790
 791
 792 /**
 793  * Transforms a be node into a Load.
 794  */
 795 static void transform_to_Load(ia32_transform_env_t *env) {
 796         ir_node *irn         = env->irn;
 797         entity  *ent         = be_get_frame_entity(irn);
 798         ir_mode *mode        = env->mode;
 799         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 800         ir_node *nomem       = new_rd_NoMem(env->irg);
 801         ir_node *sched_point = NULL;
 802         ir_node *ptr         = get_irn_n(irn, 0);
 803         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 804         ir_node *new_op, *proj;
 805         const arch_register_t *reg;
 806
 807         if (sched_is_scheduled(irn)) {
 808                 sched_point = sched_prev(irn);
 809         }
 810
 811         if (mode_is_float(mode)) {
 812                 if (USE_SSE2(env->cg))
 813                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
 814                 else
 815                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
 816         }
 817         else {
 818                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
 819         }
 820
 821         set_ia32_am_support(new_op, ia32_am_Source);
 822         set_ia32_op_type(new_op, ia32_AddrModeS);
 823         set_ia32_am_flavour(new_op, ia32_B);
 824         set_ia32_ls_mode(new_op, mode);
 825         set_ia32_frame_ent(new_op, ent);
 826         set_ia32_use_frame(new_op);
 827
 828         DBG_OPT_RELOAD2LD(irn, new_op);
 829
 830         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 831
 832         if (sched_point) {
 833                 sched_add_after(sched_point, new_op);
 834                 sched_add_after(new_op, proj);
 835
 836                 sched_remove(irn);
 837         }
 838
 839         /* copy the register from the old node to the new Load */
 840         reg = arch_get_irn_register(env->cg->arch_env, irn);
 841         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 842
 843         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, irn));
 844
 845         exchange(irn, proj);
 846 }
 847
 848 /**
 849  * Transforms a be node into a Store.
 850  */
 851 static void transform_to_Store(ia32_transform_env_t *env) {
 852         ir_node *irn   = env->irn;
 853         entity  *ent   = be_get_frame_entity(irn);
 854         ir_mode *mode  = env->mode;
 855         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 856         ir_node *nomem = new_rd_NoMem(env->irg);
 857         ir_node *ptr   = get_irn_n(irn, 0);
 858         ir_node *val   = get_irn_n(irn, 1);
 859         ir_node *new_op, *proj;
 860         ir_node *sched_point = NULL;
 861
 862         if (sched_is_scheduled(irn)) {
 863                 sched_point = sched_prev(irn);
 864         }
 865
 866         if (mode_is_float(mode)) {
 867                 if (USE_SSE2(env->cg))
 868                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 869                 else
 870                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 871         }
 872         else if (get_mode_size_bits(mode) == 8) {
 873                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 874         }
 875         else {
 876                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 877         }
 878
 879         set_ia32_am_support(new_op, ia32_am_Dest);
 880         set_ia32_op_type(new_op, ia32_AddrModeD);
 881         set_ia32_am_flavour(new_op, ia32_B);
 882         set_ia32_ls_mode(new_op, mode);
 883         set_ia32_frame_ent(new_op, ent);
 884         set_ia32_use_frame(new_op);
 885
 886         DBG_OPT_SPILL2ST(irn, new_op);
 887
 888         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode_M, pn_ia32_Store_M);
 889
 890         if (sched_point) {
 891                 sched_add_after(sched_point, new_op);
 892                 sched_add_after(new_op, proj);
 893
 894                 sched_remove(irn);
 895         }
 896
 897         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, irn));
 898
 899         exchange(irn, proj);
 900 }
 901
 902 /**
 903  * Fix the mode of Spill/Reload
 904  */
 905 static ir_mode *fix_spill_mode(ia32_code_gen_t *cg, ir_mode *mode)
 906 {
 907         if (mode_is_float(mode)) {
 908                 if (USE_SSE2(cg))
 909                         mode = mode_D;
 910                 else
 911                         mode = mode_E;
 912         }
 913         else
 914                 mode = mode_Is;
 915         return mode;
 916 }
 917
 918 /**
 919  * Block-Walker: Calls the transform functions Spill and Reload.
 920  */
 921 static void ia32_after_ra_walker(ir_node *block, void *env) {
 922         ir_node *node, *prev;
 923         ia32_code_gen_t *cg = env;
 924         ia32_transform_env_t tenv;
 925
 926         tenv.block = block;
 927         tenv.irg   = current_ir_graph;
 928         tenv.cg    = cg;
 929         DEBUG_ONLY(tenv.mod = cg->mod;)
 930
 931         /* beware: the schedule is changed here */
 932         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 933                 prev = sched_prev(node);
 934                 if (be_is_Reload(node)) {
 935                         /* we always reload the whole register  */
 936                         tenv.dbg  = get_irn_dbg_info(node);
 937                         tenv.irn  = node;
 938                         tenv.mode = fix_spill_mode(cg, get_irn_mode(node));
 939                         transform_to_Load(&tenv);
 940                 }
 941                 else if (be_is_Spill(node)) {
 942                         /* we always spill the whole register  */
 943                         tenv.dbg  = get_irn_dbg_info(node);
 944                         tenv.irn  = node;
 945                         tenv.mode = fix_spill_mode(cg, get_irn_mode(be_get_Spill_context(node)));
 946                         transform_to_Store(&tenv);
 947                 }
 948         }
 949 }
 950
 951 /**
 952  * We transform Spill and Reload here. This needs to be done before
 953  * stack biasing otherwise we would miss the corrected offset for these nodes.
 954  *
 955  * If x87 instruction should be emitted, run the x87 simulator and patch
 956  * the virtual instructions. This must obviously be done after register allocation.
 957  */
 958 static void ia32_after_ra(void *self) {
 959         ia32_code_gen_t *cg = self;
 960         irg_block_walk_graph(cg->irg, NULL, ia32_after_ra_walker, self);
 961
 962         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
 963         if (cg->used_fp == fp_x87) {
 964                 x87_simulate_graph(cg->arch_env, cg->irg, cg->blk_sched);
 965         }
 966 }
 967
 968
 969 /**
 970  * Emits the code, closes the output file and frees
 971  * the code generator interface.
 972  */
 973 static void ia32_codegen(void *self) {
 974         ia32_code_gen_t *cg = self;
 975         ir_graph        *irg = cg->irg;
 976
 977         ia32_finish_irg(irg, cg);
 978         be_dump(irg, "-finished", dump_ir_block_graph_sched);
 979         ia32_gen_routine(cg->isa->out, irg, cg);
 980
 981         cur_reg_set = NULL;
 982
 983         /* remove it from the isa */
 984         cg->isa->cg = NULL;
 985
 986         /* de-allocate code generator */
 987         del_set(cg->reg_set);
 988         free(self);
 989
 990 }
 991
 992 static void *ia32_cg_init(const be_irg_t *birg);
 993
 994 static const arch_code_generator_if_t ia32_code_gen_if = {
 995         ia32_cg_init,
 996         NULL,                /* before abi introduce hook */
 997         ia32_prepare_graph,
 998         ia32_before_sched,   /* before scheduling hook */
 999         ia32_before_ra,      /* before register allocation hook */
1000         ia32_after_ra,       /* after register allocation hook */
1001         ia32_codegen         /* emit && done */
1002 };
1003
1004 /**
1005  * Initializes a IA32 code generator.
1006  */
1007 static void *ia32_cg_init(const be_irg_t *birg) {
1008         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1009         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1010
1011         cg->impl      = &ia32_code_gen_if;
1012         cg->irg       = birg->irg;
1013         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1014         cg->arch_env  = birg->main_env->arch_env;
1015         cg->isa       = isa;
1016         cg->birg      = birg;
1017         cg->blk_sched = NULL;
1018         cg->fp_to_gp  = NULL;
1019         cg->gp_to_fp  = NULL;
1020         cg->fp_kind   = isa->fp_kind;
1021         cg->used_fp   = fp_none;
1022
1023         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
1024
1025         /* copy optimizations from isa for easier access */
1026         cg->opt = isa->opt;
1027
1028         /* enter it */
1029         isa->cg = cg;
1030
1031 #ifndef NDEBUG
1032         if (isa->name_obst_size) {
1033                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
1034                 isa->name_obst_size = 0;
1035                 obstack_free(isa->name_obst, NULL);
1036                 obstack_init(isa->name_obst);
1037         }
1038 #endif /* NDEBUG */
1039
1040         cur_reg_set = cg->reg_set;
1041
1042         ia32_irn_ops.cg = cg;
1043
1044         return (arch_code_generator_t *)cg;
1045 }
1046
1047
1048
1049 /*****************************************************************
1050  *  ____             _                  _   _____  _____
1051  * |  _ \           | |                | | |_   _|/ ____|  /\
1052  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1053  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1054  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1055  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1056  *
1057  *****************************************************************/
1058
1059 /**
1060  * The template that generates a new ISA object.
1061  * Note that this template can be changed by command line
1062  * arguments.
1063  */
1064 static ia32_isa_t ia32_isa_template = {
1065         {
1066                 &ia32_isa_if,            /* isa interface implementation */
1067                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1068                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1069                 -1,                      /* stack direction */
1070         },
1071         NULL,                    /* 16bit register names */
1072         NULL,                    /* 8bit register names */
1073         NULL,                    /* types */
1074         NULL,                    /* tv_ents */
1075         (0                 |
1076         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on  */
1077         IA32_OPT_DOAM      |     /* optimize address mode                            default: on  */
1078         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on  */
1079         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on  */
1080         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on  */
1081         IA32_OPT_EXTBB),         /* use extended basic block scheduling,             default: on  */
1082         arch_pentium_4,          /* instruction architecture */
1083         arch_pentium_4,          /* optimize for architecture */
1084         fp_sse2,                 /* use sse2 unit */
1085         NULL,                    /* current code generator */
1086 #ifndef NDEBUG
1087         NULL,                    /* name obstack */
1088         0                        /* name obst size */
1089 #endif
1090 };
1091
1092 /**
1093  * Initializes the backend ISA.
1094  */
1095 static void *ia32_init(FILE *file_handle) {
1096         static int inited = 0;
1097         ia32_isa_t *isa;
1098
1099         if (inited)
1100                 return NULL;
1101
1102         isa = xmalloc(sizeof(*isa));
1103         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1104
1105         ia32_register_init(isa);
1106         ia32_create_opcodes();
1107
1108         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1109             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1110                 /* no SSE2 for these cpu's */
1111                 isa->fp_kind = fp_x87;
1112
1113         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1114                 /* Pentium 4 don't like inc and dec instructions */
1115                 isa->opt &= ~IA32_OPT_INCDEC;
1116         }
1117
1118         isa->regs_16bit = pmap_create();
1119         isa->regs_8bit  = pmap_create();
1120         isa->types      = pmap_create();
1121         isa->tv_ent     = pmap_create();
1122         isa->out        = file_handle;
1123
1124         ia32_build_16bit_reg_map(isa->regs_16bit);
1125         ia32_build_8bit_reg_map(isa->regs_8bit);
1126
1127         /* patch register names of x87 registers */
1128         if (USE_x87(isa)) {
1129           ia32_st_regs[0].name = "st";
1130           ia32_st_regs[1].name = "st(1)";
1131           ia32_st_regs[2].name = "st(2)";
1132           ia32_st_regs[3].name = "st(3)";
1133           ia32_st_regs[4].name = "st(4)";
1134           ia32_st_regs[5].name = "st(5)";
1135           ia32_st_regs[6].name = "st(6)";
1136           ia32_st_regs[7].name = "st(7)";
1137         }
1138
1139 #ifndef NDEBUG
1140         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1141         obstack_init(isa->name_obst);
1142         isa->name_obst_size = 0;
1143 #endif /* NDEBUG */
1144
1145         ia32_handle_intrinsics();
1146         ia32_switch_section(NULL, NO_SECTION);
1147         fprintf(isa->out, "\t.intel_syntax\n");
1148
1149         inited = 1;
1150
1151         return isa;
1152 }
1153
1154
1155
1156 /**
1157  * Closes the output file and frees the ISA structure.
1158  */
1159 static void ia32_done(void *self) {
1160         ia32_isa_t *isa = self;
1161
1162         /* emit now all global declarations */
1163         ia32_gen_decls(isa->out);
1164
1165         pmap_destroy(isa->regs_16bit);
1166         pmap_destroy(isa->regs_8bit);
1167         pmap_destroy(isa->tv_ent);
1168         pmap_destroy(isa->types);
1169
1170 #ifndef NDEBUG
1171         //printf("name obst size = %d bytes\n", isa->name_obst_size);
1172         obstack_free(isa->name_obst, NULL);
1173 #endif /* NDEBUG */
1174
1175         free(self);
1176 }
1177
1178
1179 /**
1180  * Return the number of register classes for this architecture.
1181  * We report always these:
1182  *  - the general purpose registers
1183  *  - the floating point register set (depending on the unit used for FP)
1184  *  - MMX/SSE registers (currently not supported)
1185  */
1186 static int ia32_get_n_reg_class(const void *self) {
1187         return 2;
1188 }
1189
1190 /**
1191  * Return the register class for index i.
1192  */
1193 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
1194         const ia32_isa_t *isa = self;
1195         assert(i >= 0 && i < 2 && "Invalid ia32 register class requested.");
1196         if (i == 0)
1197                 return &ia32_reg_classes[CLASS_ia32_gp];
1198         return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1199 }
1200
1201 /**
1202  * Get the register class which shall be used to store a value of a given mode.
1203  * @param self The this pointer.
1204  * @param mode The mode in question.
1205  * @return A register class which can hold values of the given mode.
1206  */
1207 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1208         const ia32_isa_t *isa = self;
1209         if (mode_is_float(mode)) {
1210                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1211         }
1212         else
1213                 return &ia32_reg_classes[CLASS_ia32_gp];
1214 }
1215
1216 /**
1217  * Get the ABI restrictions for procedure calls.
1218  * @param self        The this pointer.
1219  * @param method_type The type of the method (procedure) in question.
1220  * @param abi         The abi object to be modified
1221  */
1222 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1223         const ia32_isa_t *isa = self;
1224         ir_type  *tp;
1225         ir_mode  *mode;
1226         unsigned  cc        = get_method_calling_convention(method_type);
1227         int       n         = get_method_n_params(method_type);
1228         int       biggest_n = -1;
1229         int       stack_idx = 0;
1230         int       i, ignore_1, ignore_2;
1231         ir_mode **modes;
1232         const arch_register_t *reg;
1233         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1234
1235         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1236
1237         /* set abi flags for calls */
1238         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1239         call_flags.bits.store_args_sequential = use_push;
1240         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1241         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1242         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1243
1244         /* set stack parameter passing style */
1245         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1246
1247         /* collect the mode for each type */
1248         modes = alloca(n * sizeof(modes[0]));
1249
1250         for (i = 0; i < n; i++) {
1251                 tp       = get_method_param_type(method_type, i);
1252                 modes[i] = get_type_mode(tp);
1253         }
1254
1255         /* set register parameters  */
1256         if (cc & cc_reg_param) {
1257                 /* determine the number of parameters passed via registers */
1258                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
1259
1260                 /* loop over all parameters and set the register requirements */
1261                 for (i = 0; i <= biggest_n; i++) {
1262                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
1263                         assert(reg && "kaputt");
1264                         be_abi_call_param_reg(abi, i, reg);
1265                 }
1266
1267                 stack_idx = i;
1268         }
1269
1270
1271         /* set stack parameters */
1272         for (i = stack_idx; i < n; i++) {
1273                 be_abi_call_param_stack(abi, i, 1, 0, 0);
1274         }
1275
1276
1277         /* set return registers */
1278         n = get_method_n_ress(method_type);
1279
1280         assert(n <= 2 && "more than two results not supported");
1281
1282         /* In case of 64bit returns, we will have two 32bit values */
1283         if (n == 2) {
1284                 tp   = get_method_res_type(method_type, 0);
1285                 mode = get_type_mode(tp);
1286
1287                 assert(!mode_is_float(mode) && "two FP results not supported");
1288
1289                 tp   = get_method_res_type(method_type, 1);
1290                 mode = get_type_mode(tp);
1291
1292                 assert(!mode_is_float(mode) && "two FP results not supported");
1293
1294                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1295                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1296         }
1297         else if (n == 1) {
1298                 const arch_register_t *reg;
1299
1300                 tp   = get_method_res_type(method_type, 0);
1301                 assert(is_atomic_type(tp));
1302                 mode = get_type_mode(tp);
1303
1304                 reg = mode_is_float(mode) ?
1305                         (USE_SSE2(isa) ? &ia32_xmm_regs[REG_XMM0] : &ia32_vfp_regs[REG_VF0]) :
1306                         &ia32_gp_regs[REG_EAX];
1307
1308                 be_abi_call_res_reg(abi, 0, reg);
1309         }
1310 }
1311
1312
1313 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1314         return &ia32_irn_ops;
1315 }
1316
1317 const arch_irn_handler_t ia32_irn_handler = {
1318         ia32_get_irn_ops
1319 };
1320
1321 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1322         return &ia32_irn_handler;
1323 }
1324
1325 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1326         return is_ia32_irn(irn);
1327 }
1328
1329 /**
1330  * Initializes the code generator interface.
1331  */
1332 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1333         return &ia32_code_gen_if;
1334 }
1335
1336 list_sched_selector_t ia32_sched_selector;
1337
1338 /**
1339  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1340  */
1341 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
1342 //      memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1343         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
1344         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1345         return &ia32_sched_selector;
1346 }
1347
1348 /**
1349  * Returns the necessary byte alignment for storing a register of given class.
1350  */
1351 static int ia32_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1352         ir_mode *mode = arch_register_class_mode(cls);
1353         int bytes     = get_mode_size_bytes(mode);
1354
1355         if (mode_is_float(mode) && bytes > 8)
1356                 return 16;
1357         return bytes;
1358 }
1359
1360 /**
1361  * Returns the libFirm configuration parameter for this backend.
1362  */
1363 static const backend_params *ia32_get_libfirm_params(void) {
1364         static const arch_dep_params_t ad = {
1365                 1, /* also use subs */
1366                 4, /* maximum shifts */
1367                 31, /* maximum shift amount */
1368
1369                 1, /* allow Mulhs */
1370                 1, /* allow Mulus */
1371                 32  /* Mulh allowed up to 32 bit */
1372         };
1373         static backend_params p = {
1374                 NULL,  /* no additional opcodes */
1375                 NULL,  /* will be set later */
1376                 1,     /* need dword lowering */
1377                 ia32_create_intrinsic_fkt,
1378                 NULL,  /* context for ia32_create_intrinsic_fkt */
1379         };
1380
1381         p.dep_param = &ad;
1382         return &p;
1383 }
1384 #ifdef WITH_LIBCORE
1385
1386 /* instruction set architectures. */
1387 static const lc_opt_enum_int_items_t arch_items[] = {
1388         { "386",        arch_i386, },
1389         { "486",        arch_i486, },
1390         { "pentium",    arch_pentium, },
1391         { "586",        arch_pentium, },
1392         { "pentiumpro", arch_pentium_pro, },
1393         { "686",        arch_pentium_pro, },
1394         { "pentiummmx", arch_pentium_mmx, },
1395         { "pentium2",   arch_pentium_2, },
1396         { "p2",         arch_pentium_2, },
1397         { "pentium3",   arch_pentium_3, },
1398         { "p3",         arch_pentium_3, },
1399         { "pentium4",   arch_pentium_4, },
1400         { "p4",         arch_pentium_4, },
1401         { "pentiumm",   arch_pentium_m, },
1402         { "pm",         arch_pentium_m, },
1403         { "core",       arch_core, },
1404         { "k6",         arch_k6, },
1405         { "athlon",     arch_athlon, },
1406         { "athlon64",   arch_athlon_64, },
1407         { "opteron",    arch_opteron, },
1408         { NULL,         0 }
1409 };
1410
1411 static lc_opt_enum_int_var_t arch_var = {
1412         &ia32_isa_template.arch, arch_items
1413 };
1414
1415 static lc_opt_enum_int_var_t opt_arch_var = {
1416         &ia32_isa_template.opt_arch, arch_items
1417 };
1418
1419 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1420         { "x87" ,    fp_x87 },
1421         { "sse2",    fp_sse2 },
1422         { NULL,      0 }
1423 };
1424
1425 static lc_opt_enum_int_var_t fp_unit_var = {
1426         &ia32_isa_template.fp_kind, fp_unit_items
1427 };
1428
1429 static const lc_opt_enum_int_items_t gas_items[] = {
1430         { "linux",   ASM_LINUX_GAS },
1431         { "mingw",   ASM_MINGW_GAS },
1432         { NULL,      0 }
1433 };
1434
1435 static lc_opt_enum_int_var_t gas_var = {
1436         (int *)&asm_flavour, gas_items
1437 };
1438
1439 static const lc_opt_table_entry_t ia32_options[] = {
1440         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
1441         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
1442         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
1443         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1444         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
1445         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1446         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
1447         LC_OPT_ENT_NEGBIT("noextbb",     "do not use extended basic block scheduling", &ia32_isa_template.opt, IA32_OPT_EXTBB),
1448         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
1449         { NULL }
1450 };
1451
1452 /**
1453  * Register command line options for the ia32 backend.
1454  *
1455  * Options so far:
1456  *
1457  * ia32-arch=arch    create instruction for arch
1458  * ia32-opt=arch     optimize for run on arch
1459  * ia32-fpunit=unit  select floating point unit (x87 or SSE2)
1460  * ia32-incdec       optimize for inc/dec
1461  * ia32-noaddrmode   do not use address mode
1462  * ia32-nolea        do not optimize for LEAs
1463  * ia32-noplacecnst  do not place constants,
1464  * ia32-noimmop      no operations with immediates
1465  * ia32-noextbb      do not use extended basic block scheduling
1466  * ia32-gasmode      set the GAS compatibility mode
1467  */
1468 static void ia32_register_options(lc_opt_entry_t *ent)
1469 {
1470         lc_opt_entry_t *be_grp_ia32 = lc_opt_get_grp(ent, "ia32");
1471         lc_opt_add_table(be_grp_ia32, ia32_options);
1472 }
1473 #endif /* WITH_LIBCORE */
1474
1475 const arch_isa_if_t ia32_isa_if = {
1476         ia32_init,
1477         ia32_done,
1478         ia32_get_n_reg_class,
1479         ia32_get_reg_class,
1480         ia32_get_reg_class_for_mode,
1481         ia32_get_call_abi,
1482         ia32_get_irn_handler,
1483         ia32_get_code_generator_if,
1484         ia32_get_list_sched_selector,
1485         ia32_get_reg_class_alignment,
1486         ia32_get_libfirm_params,
1487 #ifdef WITH_LIBCORE
1488         ia32_register_options
1489 #endif
1490 };