nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg.h"
  57 #include "../benode.h"
  58 #include "../belower.h"
  59 #include "../besched.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72 #include "../belistsched.h"
  73 #include "../beabihelper.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_map_regs.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_util.h"
  89 #include "ia32_fpu.h"
  90 #include "ia32_architecture.h"
  91
  92 #ifdef FIRM_GRGEN_BE
  93 #include "ia32_pbqp_transform.h"
  94
  95 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  96 #endif
  97
  98 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  99
 100 ir_mode         *mode_fpcw       = NULL;
 101
 102 /** The current omit-fp state */
 103 static unsigned ia32_curr_fp_ommitted  = 0;
 104 static ir_type *omit_fp_between_type   = NULL;
 105 static ir_type *between_type           = NULL;
 106 static ir_entity *old_bp_ent           = NULL;
 107 static ir_entity *ret_addr_ent         = NULL;
 108 static ir_entity *omit_fp_ret_addr_ent = NULL;
 109
 110 /**
 111  * The environment for the intrinsic mapping.
 112  */
 113 static ia32_intrinsic_env_t intrinsic_env = {
 114         NULL,    /* the isa */
 115         NULL,    /* the irg, these entities belong to */
 116         NULL,    /* entity for __divdi3 library call */
 117         NULL,    /* entity for __moddi3 library call */
 118         NULL,    /* entity for __udivdi3 library call */
 119         NULL,    /* entity for __umoddi3 library call */
 120 };
 121
 122
 123 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 124
 125 /**
 126  * Used to create per-graph unique pseudo nodes.
 127  */
 128 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 129                                     create_const_node_func func,
 130                                     const arch_register_t* reg)
 131 {
 132         ir_node *block, *res;
 133
 134         if (*place != NULL)
 135                 return *place;
 136
 137         block = get_irg_start_block(irg);
 138         res = func(NULL, block);
 139         arch_set_irn_register(res, reg);
 140         *place = res;
 141
 142         return res;
 143 }
 144
 145 /* Creates the unique per irg GP NoReg node. */
 146 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 147 {
 148         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 149         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 150                             &ia32_gp_regs[REG_GP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 154 {
 155         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 156         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 157                             &ia32_vfp_regs[REG_VFP_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 161 {
 162         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 163         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 164                             &ia32_xmm_regs[REG_XMM_NOREG]);
 165 }
 166
 167 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 168 {
 169         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 170         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 171                         &ia32_fp_cw_regs[REG_FPCW]);
 172 }
 173
 174
 175 /**
 176  * Returns the admissible noreg register node for input register pos of node irn.
 177  */
 178 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 179 {
 180         ir_graph                  *irg = get_irn_irg(irn);
 181         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 182
 183         assert(req != NULL && "Missing register requirements");
 184         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 185                 return ia32_new_NoReg_gp(irg);
 186
 187         if (ia32_cg_config.use_sse2) {
 188                 return ia32_new_NoReg_xmm(irg);
 189         } else {
 190                 return ia32_new_NoReg_vfp(irg);
 191         }
 192 }
 193
 194 static arch_irn_class_t ia32_classify(const ir_node *irn)
 195 {
 196         arch_irn_class_t classification = 0;
 197
 198         assert(is_ia32_irn(irn));
 199
 200         if (is_ia32_is_reload(irn))
 201                 classification |= arch_irn_class_reload;
 202
 203         if (is_ia32_is_spill(irn))
 204                 classification |= arch_irn_class_spill;
 205
 206         if (is_ia32_is_remat(irn))
 207                 classification |= arch_irn_class_remat;
 208
 209         return classification;
 210 }
 211
 212 /**
 213  * The IA32 ABI callback object.
 214  */
 215 typedef struct {
 216         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 217         ir_graph *irg;                   /**< The associated graph. */
 218 } ia32_abi_env_t;
 219
 220 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 221 {
 222         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 223 }
 224
 225 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 226 {
 227         if (is_be_node(node))
 228                 be_node_set_frame_entity(node, entity);
 229         else
 230                 set_ia32_frame_ent(node, entity);
 231 }
 232
 233 static void ia32_set_frame_offset(ir_node *irn, int bias)
 234 {
 235         if (get_ia32_frame_ent(irn) == NULL)
 236                 return;
 237
 238         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 239                 ir_graph          *irg     = get_irn_irg(irn);
 240                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 241                 if (layout->sp_relative) {
 242                         /* Pop nodes modify the stack pointer before calculating the
 243                          * destination address, so fix this here
 244                          */
 245                         bias -= 4;
 246                 }
 247         }
 248         add_ia32_am_offs_int(irn, bias);
 249 }
 250
 251 static int ia32_get_sp_bias(const ir_node *node)
 252 {
 253         if (is_ia32_Call(node))
 254                 return -(int)get_ia32_call_attr_const(node)->pop;
 255
 256         if (is_ia32_Push(node))
 257                 return 4;
 258
 259         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 260                 return -4;
 261
 262         return 0;
 263 }
 264
 265 /**
 266  * Generate the routine prologue.
 267  *
 268  * @param self       The callback object.
 269  * @param mem        A pointer to the mem node. Update this if you define new memory.
 270  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 271  * @param stack_bias Points to the current stack bias, can be modified if needed.
 272  *
 273  * @return           The register which shall be used as a stack frame base.
 274  *
 275  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 276  */
 277 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 278 {
 279         ia32_abi_env_t   *env      = self;
 280         ir_graph         *irg      = env->irg;
 281         const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 282
 283         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 284         if (! env->flags.try_omit_fp) {
 285                 ir_node  *bl      = get_irg_start_block(env->irg);
 286                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 287                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 288                 ir_node  *noreg   = ia32_new_NoReg_gp(irg);
 289                 ir_node  *push;
 290
 291                 /* mark bp register as ignore */
 292                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 293                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 294
 295                 /* push ebp */
 296                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 297                 curr_sp = new_r_Proj(push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 298                 *mem    = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 299
 300                 /* the push must have SP out register */
 301                 arch_set_irn_register(curr_sp, arch_env->sp);
 302
 303                 /* this modifies the stack bias, because we pushed 32bit */
 304                 *stack_bias -= 4;
 305
 306                 /* move esp to ebp */
 307                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 308                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 309                                              arch_register_req_type_ignore);
 310
 311                 /* beware: the copy must be done before any other sp use */
 312                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 313                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 314                                                      arch_register_req_type_produces_sp);
 315
 316                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 317                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 318
 319                 return arch_env->bp;
 320         }
 321
 322         return arch_env->sp;
 323 }
 324
 325 /**
 326  * Generate the routine epilogue.
 327  * @param self    The callback object.
 328  * @param bl      The block for the epilog
 329  * @param mem     A pointer to the mem node. Update this if you define new memory.
 330  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 331  * @return        The register which shall be used as a stack frame base.
 332  *
 333  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 334  */
 335 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 336 {
 337         ia32_abi_env_t   *env      = self;
 338         const arch_env_t *arch_env = be_get_irg_arch_env(env->irg);
 339         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 340         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 341
 342         if (env->flags.try_omit_fp) {
 343                 /* simply remove the stack frame here */
 344                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 345         } else {
 346                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 347
 348                 if (ia32_cg_config.use_leave) {
 349                         ir_node *leave;
 350
 351                         /* leave */
 352                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 353                         curr_bp = new_r_Proj(leave, mode_bp, pn_ia32_Leave_frame);
 354                         curr_sp = new_r_Proj(leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 355                 } else {
 356                         ir_node *pop;
 357
 358                         /* the old SP is not needed anymore (kill the proj) */
 359                         assert(is_Proj(curr_sp));
 360                         kill_node(curr_sp);
 361
 362                         /* copy ebp to esp */
 363                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 364                         arch_set_irn_register(curr_sp, arch_env->sp);
 365                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 366                                                          arch_register_req_type_ignore);
 367
 368                         /* pop ebp */
 369                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 370                         curr_bp = new_r_Proj(pop, mode_bp, pn_ia32_Pop_res);
 371                         curr_sp = new_r_Proj(pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 372
 373                         *mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
 374                 }
 375                 arch_set_irn_register(curr_sp, arch_env->sp);
 376                 arch_set_irn_register(curr_bp, arch_env->bp);
 377         }
 378
 379         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 380         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 381 }
 382
 383 /**
 384  * Initialize the callback object.
 385  * @param call The call object.
 386  * @param irg  The graph with the method.
 387  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 388  */
 389 static void *ia32_abi_init(const be_abi_call_t *call, ir_graph *irg)
 390 {
 391         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 392         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 393         env->flags = fl.bits;
 394         env->irg   = irg;
 395         return env;
 396 }
 397
 398 /**
 399  * Destroy the callback object.
 400  * @param self The callback object.
 401  */
 402 static void ia32_abi_done(void *self)
 403 {
 404         free(self);
 405 }
 406
 407 /**
 408  * Build the between type and entities if not already build.
 409  */
 410 static void ia32_build_between_type(void)
 411 {
 412 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 413         if (! between_type) {
 414                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 415                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 416
 417                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 418                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 419                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 420
 421                 set_entity_offset(old_bp_ent, 0);
 422                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 423                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 424                 set_type_state(between_type, layout_fixed);
 425
 426                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 427                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 428
 429                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 430                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 431                 set_type_state(omit_fp_between_type, layout_fixed);
 432         }
 433 #undef IDENT
 434 }
 435
 436 /**
 437  * Produces the type which sits between the stack args and the locals on the stack.
 438  * it will contain the return address and space to store the old base pointer.
 439  * @return The Firm type modeling the ABI between type.
 440  */
 441 static ir_type *ia32_abi_get_between_type(void *self)
 442 {
 443         ia32_abi_env_t *env = self;
 444
 445         ia32_build_between_type();
 446         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 447 }
 448
 449 /**
 450  * Return the stack entity that contains the return address.
 451  */
 452 ir_entity *ia32_get_return_address_entity(void)
 453 {
 454         ia32_build_between_type();
 455         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 456 }
 457
 458 /**
 459  * Return the stack entity that contains the frame address.
 460  */
 461 ir_entity *ia32_get_frame_address_entity(void)
 462 {
 463         ia32_build_between_type();
 464         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 465 }
 466
 467 /**
 468  * Get the estimated cycle count for @p irn.
 469  *
 470  * @param self The this pointer.
 471  * @param irn  The node.
 472  *
 473  * @return     The estimated cycle count for this operation
 474  */
 475 static int ia32_get_op_estimated_cost(const ir_node *irn)
 476 {
 477         int            cost;
 478         ia32_op_type_t op_tp;
 479
 480         if (is_Proj(irn))
 481                 return 0;
 482         if (!is_ia32_irn(irn))
 483                 return 0;
 484
 485         assert(is_ia32_irn(irn));
 486
 487         cost  = get_ia32_latency(irn);
 488         op_tp = get_ia32_op_type(irn);
 489
 490         if (is_ia32_CopyB(irn)) {
 491                 cost = 250;
 492         }
 493         else if (is_ia32_CopyB_i(irn)) {
 494                 int size = get_ia32_copyb_size(irn);
 495                 cost     = 20 + (int)ceil((4/3) * size);
 496         }
 497         /* in case of address mode operations add additional cycles */
 498         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 499                 /*
 500                         In case of stack access and access to fixed addresses add 5 cycles
 501                         (we assume they are in cache), other memory operations cost 20
 502                         cycles.
 503                 */
 504                 if (is_ia32_use_frame(irn) || (
 505                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 506                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 507                     )) {
 508                         cost += 5;
 509                 } else {
 510                         cost += 20;
 511                 }
 512         }
 513
 514         return cost;
 515 }
 516
 517 /**
 518  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 519  *
 520  * @param irn       The original operation
 521  * @param i         Index of the argument we want the inverse operation to yield
 522  * @param inverse   struct to be filled with the resulting inverse op
 523  * @param obstack   The obstack to use for allocation of the returned nodes array
 524  * @return          The inverse operation or NULL if operation invertible
 525  */
 526 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 527 {
 528         (void) irn;
 529         (void) i;
 530         (void) inverse;
 531         (void) obst;
 532         return NULL;
 533
 534 #if 0
 535         ir_mode  *mode;
 536         ir_mode  *irn_mode;
 537         ir_node  *block, *noreg, *nomem;
 538         dbg_info *dbg;
 539
 540         /* we cannot invert non-ia32 irns */
 541         if (! is_ia32_irn(irn))
 542                 return NULL;
 543
 544         /* operand must always be a real operand (not base, index or mem) */
 545         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 546                 return NULL;
 547
 548         /* we don't invert address mode operations */
 549         if (get_ia32_op_type(irn) != ia32_Normal)
 550                 return NULL;
 551
 552         /* TODO: adjust for new immediates... */
 553         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 554                    irn);
 555         return NULL;
 556
 557         block    = get_nodes_block(irn);
 558         mode     = get_irn_mode(irn);
 559         irn_mode = get_irn_mode(irn);
 560         noreg    = get_irn_n(irn, 0);
 561         nomem    = new_r_NoMem(irg);
 562         dbg      = get_irn_dbg_info(irn);
 563
 564         /* initialize structure */
 565         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 566         inverse->costs = 0;
 567         inverse->n     = 1;
 568
 569         switch (get_ia32_irn_opcode(irn)) {
 570                 case iro_ia32_Add:
 571 #if 0
 572                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 573                                 /* we have an add with a const here */
 574                                 /* invers == add with negated const */
 575                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 576                                 inverse->costs   += 1;
 577                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 578                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 579                                 set_ia32_commutative(inverse->nodes[0]);
 580                         }
 581                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 582                                 /* we have an add with a symconst here */
 583                                 /* invers == sub with const */
 584                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 585                                 inverse->costs   += 2;
 586                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 587                         }
 588                         else {
 589                                 /* normal add: inverse == sub */
 590                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 591                                 inverse->costs   += 2;
 592                         }
 593 #endif
 594                         break;
 595                 case iro_ia32_Sub:
 596 #if 0
 597                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 598                                 /* we have a sub with a const/symconst here */
 599                                 /* invers == add with this const */
 600                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 601                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 602                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 603                         }
 604                         else {
 605                                 /* normal sub */
 606                                 if (i == n_ia32_binary_left) {
 607                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 608                                 }
 609                                 else {
 610                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 611                                 }
 612                                 inverse->costs += 1;
 613                         }
 614 #endif
 615                         break;
 616                 case iro_ia32_Xor:
 617 #if 0
 618                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 619                                 /* xor with const: inverse = xor */
 620                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 621                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 622                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 623                         }
 624                         else {
 625                                 /* normal xor */
 626                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 627                                 inverse->costs   += 1;
 628                         }
 629 #endif
 630                         break;
 631                 case iro_ia32_Not: {
 632                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 633                         inverse->costs   += 1;
 634                         break;
 635                 }
 636                 case iro_ia32_Neg: {
 637                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 638                         inverse->costs   += 1;
 639                         break;
 640                 }
 641                 default:
 642                         /* inverse operation not supported */
 643                         return NULL;
 644         }
 645
 646         return inverse;
 647 #endif
 648 }
 649
 650 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 651 {
 652         if (mode_is_float(mode))
 653                 return mode_D;
 654
 655         return mode_Iu;
 656 }
 657
 658 /**
 659  * Get the mode that should be used for spilling value node
 660  */
 661 static ir_mode *get_spill_mode(const ir_node *node)
 662 {
 663         ir_mode *mode = get_irn_mode(node);
 664         return get_spill_mode_mode(mode);
 665 }
 666
 667 /**
 668  * Checks whether an addressmode reload for a node with mode mode is compatible
 669  * with a spillslot of mode spill_mode
 670  */
 671 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 672 {
 673         return !mode_is_float(mode) || mode == spillmode;
 674 }
 675
 676 /**
 677  * Check if irn can load its operand at position i from memory (source addressmode).
 678  * @param irn    The irn to be checked
 679  * @param i      The operands position
 680  * @return Non-Zero if operand can be loaded
 681  */
 682 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 683 {
 684         ir_node       *op        = get_irn_n(irn, i);
 685         const ir_mode *mode      = get_irn_mode(op);
 686         const ir_mode *spillmode = get_spill_mode(op);
 687
 688         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 689             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 690             !ia32_is_spillmode_compatible(mode, spillmode) ||
 691             is_ia32_use_frame(irn))                            /* must not already use frame */
 692                 return 0;
 693
 694         switch (get_ia32_am_support(irn)) {
 695                 case ia32_am_none:
 696                         return 0;
 697
 698                 case ia32_am_unary:
 699                         if (i != n_ia32_unary_op)
 700                                 return 0;
 701                         break;
 702
 703                 case ia32_am_binary:
 704                         switch (i) {
 705                                 case n_ia32_binary_left: {
 706                                         const arch_register_req_t *req;
 707                                         if (!is_ia32_commutative(irn))
 708                                                 return 0;
 709
 710                                         /* we can't swap left/right for limited registers
 711                                          * (As this (currently) breaks constraint handling copies)
 712                                          */
 713                                         req = arch_get_in_register_req(irn, n_ia32_binary_left);
 714                                         if (req->type & arch_register_req_type_limited)
 715                                                 return 0;
 716                                         break;
 717                                 }
 718
 719                                 case n_ia32_binary_right:
 720                                         break;
 721
 722                                 default:
 723                                         return 0;
 724                         }
 725                         break;
 726
 727                 default:
 728                         panic("Unknown AM type");
 729         }
 730
 731         /* HACK: must not already use "real" memory.
 732          * This can happen for Call and Div */
 733         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 734                 return 0;
 735
 736         return 1;
 737 }
 738
 739 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 740                                         unsigned int i)
 741 {
 742         ir_mode *load_mode;
 743         ir_mode *dest_op_mode;
 744
 745         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 746
 747         set_ia32_op_type(irn, ia32_AddrModeS);
 748
 749         load_mode    = get_irn_mode(get_irn_n(irn, i));
 750         dest_op_mode = get_ia32_ls_mode(irn);
 751         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 752                 set_ia32_ls_mode(irn, load_mode);
 753         }
 754         set_ia32_use_frame(irn);
 755         set_ia32_need_stackent(irn);
 756
 757         if (i == n_ia32_binary_left                    &&
 758             get_ia32_am_support(irn) == ia32_am_binary &&
 759             /* immediates are only allowed on the right side */
 760             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 761                 ia32_swap_left_right(irn);
 762                 i = n_ia32_binary_right;
 763         }
 764
 765         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 766
 767         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 768         set_irn_n(irn, n_ia32_mem,  spill);
 769         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 770         set_ia32_is_reload(irn);
 771 }
 772
 773 static const be_abi_callbacks_t ia32_abi_callbacks = {
 774         ia32_abi_init,
 775         ia32_abi_done,
 776         ia32_abi_get_between_type,
 777         ia32_abi_prologue,
 778         ia32_abi_epilogue
 779 };
 780
 781 /* register allocator interface */
 782 static const arch_irn_ops_t ia32_irn_ops = {
 783         ia32_classify,
 784         ia32_get_frame_entity,
 785         ia32_set_frame_offset,
 786         ia32_get_sp_bias,
 787         ia32_get_inverse,
 788         ia32_get_op_estimated_cost,
 789         ia32_possible_memory_operand,
 790         ia32_perform_memory_operand,
 791 };
 792
 793 static ir_entity *mcount = NULL;
 794
 795 static void ia32_before_abi(ir_graph *irg)
 796 {
 797         if (be_get_irg_options(irg)->gprof) {
 798                 if (mcount == NULL) {
 799                         ir_type *tp = new_type_method(0, 0);
 800                         ident   *id = new_id_from_str("mcount");
 801                         mcount = new_entity(get_glob_type(), id, tp);
 802                         /* FIXME: enter the right ld_ident here */
 803                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 804                         set_entity_visibility(mcount, ir_visibility_external);
 805                 }
 806                 instrument_initcall(irg, mcount);
 807         }
 808 }
 809
 810 /**
 811  * Transforms the standard firm graph into
 812  * an ia32 firm graph
 813  */
 814 static void ia32_prepare_graph(ir_graph *irg)
 815 {
 816         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 817
 818 #ifdef FIRM_GRGEN_BE
 819         switch (be_transformer) {
 820         case TRANSFORMER_DEFAULT:
 821                 /* transform remaining nodes into assembler instructions */
 822                 ia32_transform_graph(irg);
 823                 break;
 824
 825         case TRANSFORMER_PBQP:
 826         case TRANSFORMER_RAND:
 827                 /* transform nodes into assembler instructions by PBQP magic */
 828                 ia32_transform_graph_by_pbqp(irg);
 829                 break;
 830
 831         default:
 832                 panic("invalid transformer");
 833         }
 834 #else
 835         ia32_transform_graph(irg);
 836 #endif
 837
 838         /* do local optimizations (mainly CSE) */
 839         optimize_graph_df(irg);
 840
 841         if (irg_data->dump)
 842                 dump_ir_graph(irg, "transformed");
 843
 844         /* optimize address mode */
 845         ia32_optimize_graph(irg);
 846
 847         /* do code placement, to optimize the position of constants */
 848         place_code(irg);
 849
 850         if (irg_data->dump)
 851                 dump_ir_graph(irg, "place");
 852 }
 853
 854 ir_node *turn_back_am(ir_node *node)
 855 {
 856         dbg_info *dbgi  = get_irn_dbg_info(node);
 857         ir_graph *irg   = get_irn_irg(node);
 858         ir_node  *block = get_nodes_block(node);
 859         ir_node  *base  = get_irn_n(node, n_ia32_base);
 860         ir_node  *index = get_irn_n(node, n_ia32_index);
 861         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 862         ir_node  *noreg;
 863
 864         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 865         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 866
 867         ia32_copy_am_attrs(load, node);
 868         if (is_ia32_is_reload(node))
 869                 set_ia32_is_reload(load);
 870         set_irn_n(node, n_ia32_mem, new_r_NoMem(irg));
 871
 872         switch (get_ia32_am_support(node)) {
 873                 case ia32_am_unary:
 874                         set_irn_n(node, n_ia32_unary_op, load_res);
 875                         break;
 876
 877                 case ia32_am_binary:
 878                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 879                                 set_irn_n(node, n_ia32_binary_left, load_res);
 880                         } else {
 881                                 set_irn_n(node, n_ia32_binary_right, load_res);
 882                         }
 883                         break;
 884
 885                 default:
 886                         panic("Unknown AM type");
 887         }
 888         noreg = ia32_new_NoReg_gp(current_ir_graph);
 889         set_irn_n(node, n_ia32_base,  noreg);
 890         set_irn_n(node, n_ia32_index, noreg);
 891         set_ia32_am_offs_int(node, 0);
 892         set_ia32_am_sc(node, NULL);
 893         set_ia32_am_scale(node, 0);
 894         clear_ia32_am_sc_sign(node);
 895
 896         /* rewire mem-proj */
 897         if (get_irn_mode(node) == mode_T) {
 898                 const ir_edge_t *edge;
 899                 foreach_out_edge(node, edge) {
 900                         ir_node *out = get_edge_src_irn(edge);
 901                         if (get_irn_mode(out) == mode_M) {
 902                                 set_Proj_pred(out, load);
 903                                 set_Proj_proj(out, pn_ia32_Load_M);
 904                                 break;
 905                         }
 906                 }
 907         }
 908
 909         set_ia32_op_type(node, ia32_Normal);
 910         if (sched_is_scheduled(node))
 911                 sched_add_before(node, load);
 912
 913         return load_res;
 914 }
 915
 916 static ir_node *flags_remat(ir_node *node, ir_node *after)
 917 {
 918         /* we should turn back source address mode when rematerializing nodes */
 919         ia32_op_type_t type;
 920         ir_node        *block;
 921         ir_node        *copy;
 922
 923         if (is_Block(after)) {
 924                 block = after;
 925         } else {
 926                 block = get_nodes_block(after);
 927         }
 928
 929         type = get_ia32_op_type(node);
 930         switch (type) {
 931                 case ia32_AddrModeS:
 932                         turn_back_am(node);
 933                         break;
 934
 935                 case ia32_AddrModeD:
 936                         /* TODO implement this later... */
 937                         panic("found DestAM with flag user %+F this should not happen", node);
 938                         break;
 939
 940                 default: assert(type == ia32_Normal); break;
 941         }
 942
 943         copy = exact_copy(node);
 944         set_nodes_block(copy, block);
 945         sched_add_after(after, copy);
 946
 947         return copy;
 948 }
 949
 950 /**
 951  * Called before the register allocator.
 952  */
 953 static void ia32_before_ra(ir_graph *irg)
 954 {
 955         /* setup fpu rounding modes */
 956         ia32_setup_fpu_mode(irg);
 957
 958         /* fixup flags */
 959         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 960                            &flags_remat, NULL);
 961
 962         be_add_missing_keeps(irg);
 963 }
 964
 965
 966 /**
 967  * Transforms a be_Reload into a ia32 Load.
 968  */
 969 static void transform_to_Load(ir_node *node)
 970 {
 971         ir_graph *irg        = get_irn_irg(node);
 972         dbg_info *dbg        = get_irn_dbg_info(node);
 973         ir_node *block       = get_nodes_block(node);
 974         ir_entity *ent       = be_get_frame_entity(node);
 975         ir_mode *mode        = get_irn_mode(node);
 976         ir_mode *spillmode   = get_spill_mode(node);
 977         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 978         ir_node *sched_point = NULL;
 979         ir_node *ptr         = get_irg_frame(irg);
 980         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
 981         ir_node *new_op, *proj;
 982         const arch_register_t *reg;
 983
 984         if (sched_is_scheduled(node)) {
 985                 sched_point = sched_prev(node);
 986         }
 987
 988         if (mode_is_float(spillmode)) {
 989                 if (ia32_cg_config.use_sse2)
 990                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
 991                 else
 992                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
 993         }
 994         else if (get_mode_size_bits(spillmode) == 128) {
 995                 /* Reload 128 bit SSE registers */
 996                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
 997         }
 998         else
 999                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1000
1001         set_ia32_op_type(new_op, ia32_AddrModeS);
1002         set_ia32_ls_mode(new_op, spillmode);
1003         set_ia32_frame_ent(new_op, ent);
1004         set_ia32_use_frame(new_op);
1005         set_ia32_is_reload(new_op);
1006
1007         DBG_OPT_RELOAD2LD(node, new_op);
1008
1009         proj = new_rd_Proj(dbg, new_op, mode, pn_ia32_Load_res);
1010
1011         if (sched_point) {
1012                 sched_add_after(sched_point, new_op);
1013                 sched_remove(node);
1014         }
1015
1016         /* copy the register from the old node to the new Load */
1017         reg = arch_get_irn_register(node);
1018         arch_set_irn_register(proj, reg);
1019
1020         SET_IA32_ORIG_NODE(new_op, node);
1021
1022         exchange(node, proj);
1023 }
1024
1025 /**
1026  * Transforms a be_Spill node into a ia32 Store.
1027  */
1028 static void transform_to_Store(ir_node *node)
1029 {
1030         ir_graph *irg  = get_irn_irg(node);
1031         dbg_info *dbg  = get_irn_dbg_info(node);
1032         ir_node *block = get_nodes_block(node);
1033         ir_entity *ent = be_get_frame_entity(node);
1034         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1035         ir_mode *mode  = get_spill_mode(spillval);
1036         ir_node *noreg = ia32_new_NoReg_gp(irg);
1037         ir_node *nomem = new_r_NoMem(irg);
1038         ir_node *ptr   = get_irg_frame(irg);
1039         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1040         ir_node *store;
1041         ir_node *sched_point = NULL;
1042
1043         if (sched_is_scheduled(node)) {
1044                 sched_point = sched_prev(node);
1045         }
1046
1047         if (mode_is_float(mode)) {
1048                 if (ia32_cg_config.use_sse2)
1049                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1050                 else
1051                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1052         } else if (get_mode_size_bits(mode) == 128) {
1053                 /* Spill 128 bit SSE registers */
1054                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1055         } else if (get_mode_size_bits(mode) == 8) {
1056                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1057         } else {
1058                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1059         }
1060
1061         set_ia32_op_type(store, ia32_AddrModeD);
1062         set_ia32_ls_mode(store, mode);
1063         set_ia32_frame_ent(store, ent);
1064         set_ia32_use_frame(store);
1065         set_ia32_is_spill(store);
1066         SET_IA32_ORIG_NODE(store, node);
1067         DBG_OPT_SPILL2ST(node, store);
1068
1069         if (sched_point) {
1070                 sched_add_after(sched_point, store);
1071                 sched_remove(node);
1072         }
1073
1074         exchange(node, store);
1075 }
1076
1077 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1078 {
1079         dbg_info *dbg = get_irn_dbg_info(node);
1080         ir_node *block = get_nodes_block(node);
1081         ir_graph *irg = get_irn_irg(node);
1082         ir_node *noreg = ia32_new_NoReg_gp(irg);
1083         ir_node *frame = get_irg_frame(irg);
1084
1085         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1086
1087         set_ia32_frame_ent(push, ent);
1088         set_ia32_use_frame(push);
1089         set_ia32_op_type(push, ia32_AddrModeS);
1090         set_ia32_ls_mode(push, mode_Is);
1091         set_ia32_is_spill(push);
1092
1093         sched_add_before(schedpoint, push);
1094         return push;
1095 }
1096
1097 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1098 {
1099         dbg_info *dbg   = get_irn_dbg_info(node);
1100         ir_node  *block = get_nodes_block(node);
1101         ir_graph *irg   = get_irn_irg(node);
1102         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1103         ir_node  *frame = get_irg_frame(irg);
1104
1105         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_r_NoMem(irg), sp);
1106
1107         set_ia32_frame_ent(pop, ent);
1108         set_ia32_use_frame(pop);
1109         set_ia32_op_type(pop, ia32_AddrModeD);
1110         set_ia32_ls_mode(pop, mode_Is);
1111         set_ia32_is_reload(pop);
1112
1113         sched_add_before(schedpoint, pop);
1114
1115         return pop;
1116 }
1117
1118 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1119 {
1120         dbg_info *dbg = get_irn_dbg_info(node);
1121         ir_mode *spmode = mode_Iu;
1122         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1123         ir_node *sp;
1124
1125         sp = new_rd_Proj(dbg, pred, spmode, pos);
1126         arch_set_irn_register(sp, spreg);
1127
1128         return sp;
1129 }
1130
1131 /**
1132  * Transform MemPerm, currently we do this the ugly way and produce
1133  * push/pop into/from memory cascades. This is possible without using
1134  * any registers.
1135  */
1136 static void transform_MemPerm(ir_node *node)
1137 {
1138         ir_node         *block = get_nodes_block(node);
1139         ir_graph        *irg   = get_irn_irg(node);
1140         ir_node         *sp    = be_abi_get_ignore_irn(be_get_irg_abi(irg), &ia32_gp_regs[REG_ESP]);
1141         int              arity = be_get_MemPerm_entity_arity(node);
1142         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1143         ir_node         *in[1];
1144         ir_node         *keep;
1145         int              i;
1146         const ir_edge_t *edge;
1147         const ir_edge_t *next;
1148
1149         /* create Pushs */
1150         for (i = 0; i < arity; ++i) {
1151                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1152                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1153                 ir_type *enttype = get_entity_type(inent);
1154                 unsigned entsize = get_type_size_bytes(enttype);
1155                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1156                 ir_node *mem = get_irn_n(node, i + 1);
1157                 ir_node *push;
1158
1159                 /* work around cases where entities have different sizes */
1160                 if (entsize2 < entsize)
1161                         entsize = entsize2;
1162                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1163
1164                 push = create_push(node, node, sp, mem, inent);
1165                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1166                 if (entsize == 8) {
1167                         /* add another push after the first one */
1168                         push = create_push(node, node, sp, mem, inent);
1169                         add_ia32_am_offs_int(push, 4);
1170                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1171                 }
1172
1173                 set_irn_n(node, i, new_r_Bad(irg));
1174         }
1175
1176         /* create pops */
1177         for (i = arity - 1; i >= 0; --i) {
1178                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1179                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1180                 ir_type *enttype = get_entity_type(outent);
1181                 unsigned entsize = get_type_size_bytes(enttype);
1182                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1183                 ir_node *pop;
1184
1185                 /* work around cases where entities have different sizes */
1186                 if (entsize2 < entsize)
1187                         entsize = entsize2;
1188                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1189
1190                 pop = create_pop(node, node, sp, outent);
1191                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1192                 if (entsize == 8) {
1193                         add_ia32_am_offs_int(pop, 4);
1194
1195                         /* add another pop after the first one */
1196                         pop = create_pop(node, node, sp, outent);
1197                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1198                 }
1199
1200                 pops[i] = pop;
1201         }
1202
1203         in[0] = sp;
1204         keep  = be_new_Keep(block, 1, in);
1205         sched_add_before(node, keep);
1206
1207         /* exchange memprojs */
1208         foreach_out_edge_safe(node, edge, next) {
1209                 ir_node *proj = get_edge_src_irn(edge);
1210                 int p = get_Proj_proj(proj);
1211
1212                 assert(p < arity);
1213
1214                 set_Proj_pred(proj, pops[p]);
1215                 set_Proj_proj(proj, pn_ia32_Pop_M);
1216         }
1217
1218         /* remove memperm */
1219         arity = get_irn_arity(node);
1220         for (i = 0; i < arity; ++i) {
1221                 set_irn_n(node, i, new_r_Bad(irg));
1222         }
1223         sched_remove(node);
1224 }
1225
1226 /**
1227  * Block-Walker: Calls the transform functions Spill and Reload.
1228  */
1229 static void ia32_after_ra_walker(ir_node *block, void *env)
1230 {
1231         ir_node *node, *prev;
1232         (void) env;
1233
1234         /* beware: the schedule is changed here */
1235         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1236                 prev = sched_prev(node);
1237
1238                 if (be_is_Reload(node)) {
1239                         transform_to_Load(node);
1240                 } else if (be_is_Spill(node)) {
1241                         transform_to_Store(node);
1242                 } else if (be_is_MemPerm(node)) {
1243                         transform_MemPerm(node);
1244                 }
1245         }
1246 }
1247
1248 /**
1249  * Collects nodes that need frame entities assigned.
1250  */
1251 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1252 {
1253         be_fec_env_t  *env = data;
1254         const ir_mode *mode;
1255         int            align;
1256
1257         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1258                 mode  = get_spill_mode_mode(get_irn_mode(node));
1259                 align = get_mode_size_bytes(mode);
1260         } else if (is_ia32_irn(node)         &&
1261                         get_ia32_frame_ent(node) == NULL &&
1262                         is_ia32_use_frame(node)) {
1263                 if (is_ia32_need_stackent(node))
1264                         goto need_stackent;
1265
1266                 switch (get_ia32_irn_opcode(node)) {
1267 need_stackent:
1268                         case iro_ia32_Load: {
1269                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1270
1271                                 if (attr->data.need_32bit_stackent) {
1272                                         mode = mode_Is;
1273                                 } else if (attr->data.need_64bit_stackent) {
1274                                         mode = mode_Ls;
1275                                 } else {
1276                                         mode = get_ia32_ls_mode(node);
1277                                         if (is_ia32_is_reload(node))
1278                                                 mode = get_spill_mode_mode(mode);
1279                                 }
1280                                 align = get_mode_size_bytes(mode);
1281                                 break;
1282                         }
1283
1284                         case iro_ia32_vfild:
1285                         case iro_ia32_vfld:
1286                         case iro_ia32_xLoad: {
1287                                 mode  = get_ia32_ls_mode(node);
1288                                 align = 4;
1289                                 break;
1290                         }
1291
1292                         case iro_ia32_FldCW: {
1293                                 /* although 2 byte would be enough 4 byte performs best */
1294                                 mode  = mode_Iu;
1295                                 align = 4;
1296                                 break;
1297                         }
1298
1299                         default:
1300 #ifndef NDEBUG
1301                                 panic("unexpected frame user while collection frame entity nodes");
1302
1303                         case iro_ia32_FnstCW:
1304                         case iro_ia32_Store8Bit:
1305                         case iro_ia32_Store:
1306                         case iro_ia32_fst:
1307                         case iro_ia32_fstp:
1308                         case iro_ia32_vfist:
1309                         case iro_ia32_vfisttp:
1310                         case iro_ia32_vfst:
1311                         case iro_ia32_xStore:
1312                         case iro_ia32_xStoreSimple:
1313 #endif
1314                                 return;
1315                 }
1316         } else {
1317                 return;
1318         }
1319         be_node_needs_frame_entity(env, node, mode, align);
1320 }
1321
1322 /**
1323  * We transform Spill and Reload here. This needs to be done before
1324  * stack biasing otherwise we would miss the corrected offset for these nodes.
1325  */
1326 static void ia32_after_ra(ir_graph *irg)
1327 {
1328         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(irg);
1329
1330         /* create and coalesce frame entities */
1331         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1332         be_assign_entities(fec_env, ia32_set_frame_entity);
1333         be_free_frame_entity_coalescer(fec_env);
1334
1335         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1336 }
1337
1338 /**
1339  * Last touchups for the graph before emit: x87 simulation to replace the
1340  * virtual with real x87 instructions, creating a block schedule and peephole
1341  * optimisations.
1342  */
1343 static void ia32_finish(ir_graph *irg)
1344 {
1345         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1346
1347         ia32_finish_irg(irg);
1348
1349         /* we might have to rewrite x87 virtual registers */
1350         if (irg_data->do_x87_sim) {
1351                 x87_simulate_graph(irg);
1352         }
1353
1354         /* do peephole optimisations */
1355         ia32_peephole_optimization(irg);
1356
1357         /* create block schedule, this also removes empty blocks which might
1358          * produce critical edges */
1359         irg_data->blk_sched = be_create_block_schedule(irg);
1360 }
1361
1362 /**
1363  * Emits the code, closes the output file and frees
1364  * the code generator interface.
1365  */
1366 static void ia32_emit(ir_graph *irg)
1367 {
1368         if (ia32_cg_config.emit_machcode) {
1369                 ia32_gen_binary_routine(irg);
1370         } else {
1371                 ia32_gen_routine(irg);
1372         }
1373 }
1374
1375 /**
1376  * Returns the node representing the PIC base.
1377  */
1378 static ir_node *ia32_get_pic_base(ir_graph *irg)
1379 {
1380         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1381         ir_node         *block;
1382         ir_node         *get_eip = irg_data->get_eip;
1383         if (get_eip != NULL)
1384                 return get_eip;
1385
1386         block             = get_irg_start_block(irg);
1387         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1388         irg_data->get_eip = get_eip;
1389
1390         be_dep_on_frame(get_eip);
1391         return get_eip;
1392 }
1393
1394 /**
1395  * Initializes a IA32 code generator.
1396  */
1397 static void ia32_init_graph(ir_graph *irg)
1398 {
1399         struct obstack  *obst     = be_get_be_obst(irg);
1400         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1401
1402         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1403
1404         if (be_get_irg_options(irg)->gprof) {
1405                 /* Linux gprof implementation needs base pointer */
1406                 be_get_irg_options(irg)->omit_fp = 0;
1407         }
1408
1409         be_birg_from_irg(irg)->isa_link = irg_data;
1410 }
1411
1412
1413 /**
1414  * Set output modes for GCC
1415  */
1416 static const tarval_mode_info mo_integer = {
1417         TVO_HEX,
1418         "0x",
1419         NULL,
1420 };
1421
1422 /*
1423  * set the tarval output mode of all integer modes to decimal
1424  */
1425 static void set_tarval_output_modes(void)
1426 {
1427         int i;
1428
1429         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1430                 ir_mode *mode = get_irp_mode(i);
1431
1432                 if (mode_is_int(mode))
1433                         set_tarval_mode_output_option(mode, &mo_integer);
1434         }
1435 }
1436
1437 const arch_isa_if_t ia32_isa_if;
1438
1439 /**
1440  * The template that generates a new ISA object.
1441  * Note that this template can be changed by command line
1442  * arguments.
1443  */
1444 static ia32_isa_t ia32_isa_template = {
1445         {
1446                 &ia32_isa_if,            /* isa interface implementation */
1447                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1448                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1449                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1450                 -1,                      /* stack direction */
1451                 2,                       /* power of two stack alignment, 2^2 == 4 */
1452                 NULL,                    /* main environment */
1453                 7,                       /* costs for a spill instruction */
1454                 5,                       /* costs for a reload instruction */
1455                 false,                   /* no custom abi handling */
1456         },
1457         NULL,                    /* 16bit register names */
1458         NULL,                    /* 8bit register names */
1459         NULL,                    /* 8bit register names high */
1460         NULL,                    /* types */
1461         NULL,                    /* tv_ents */
1462         NULL,                    /* abstract machine */
1463 };
1464
1465 static void init_asm_constraints(void)
1466 {
1467         be_init_default_asm_constraint_flags();
1468
1469         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1470         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1471         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1472         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1473         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1474         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1475         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1476         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1477         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1478         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1479         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1480         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1481         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1482         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1483         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1484         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1485         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1486         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1487         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1488         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1489
1490         /* no support for autodecrement/autoincrement */
1491         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1492         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1493         /* no float consts */
1494         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1495         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1496         /* makes no sense on x86 */
1497         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1498         /* no support for sse consts yet */
1499         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1500         /* no support for x87 consts yet */
1501         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1502         /* no support for mmx registers yet */
1503         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1504         /* not available in 32bit mode */
1505         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1506         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1507
1508         /* no code yet to determine register class needed... */
1509         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1510 }
1511
1512 /**
1513  * Initializes the backend ISA.
1514  */
1515 static arch_env_t *ia32_init(FILE *file_handle)
1516 {
1517         static int inited = 0;
1518         ia32_isa_t *isa;
1519         int        i, n;
1520
1521         if (inited)
1522                 return NULL;
1523         inited = 1;
1524
1525         set_tarval_output_modes();
1526
1527         isa = XMALLOC(ia32_isa_t);
1528         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1529
1530         if (mode_fpcw == NULL) {
1531                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1532         }
1533
1534         ia32_register_init();
1535         ia32_create_opcodes(&ia32_irn_ops);
1536
1537         be_emit_init(file_handle);
1538         isa->regs_16bit     = pmap_create();
1539         isa->regs_8bit      = pmap_create();
1540         isa->regs_8bit_high = pmap_create();
1541         isa->types          = pmap_create();
1542         isa->tv_ent         = pmap_create();
1543         isa->cpu            = ia32_init_machine_description();
1544
1545         ia32_build_16bit_reg_map(isa->regs_16bit);
1546         ia32_build_8bit_reg_map(isa->regs_8bit);
1547         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1548
1549         /* enter the ISA object into the intrinsic environment */
1550         intrinsic_env.isa = isa;
1551
1552         /* emit asm includes */
1553         n = get_irp_n_asms();
1554         for (i = 0; i < n; ++i) {
1555                 be_emit_cstring("#APP\n");
1556                 be_emit_ident(get_irp_asm(i));
1557                 be_emit_cstring("\n#NO_APP\n");
1558         }
1559
1560         /* needed for the debug support */
1561         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1562         be_emit_irprintf("%stext0:\n", be_gas_get_private_prefix());
1563         be_emit_write_line();
1564
1565         return &isa->base;
1566 }
1567
1568
1569
1570 /**
1571  * Closes the output file and frees the ISA structure.
1572  */
1573 static void ia32_done(void *self)
1574 {
1575         ia32_isa_t *isa = self;
1576
1577         /* emit now all global declarations */
1578         be_gas_emit_decls(isa->base.main_env);
1579
1580         pmap_destroy(isa->regs_16bit);
1581         pmap_destroy(isa->regs_8bit);
1582         pmap_destroy(isa->regs_8bit_high);
1583         pmap_destroy(isa->tv_ent);
1584         pmap_destroy(isa->types);
1585
1586         be_emit_exit();
1587
1588         free(self);
1589 }
1590
1591
1592 /**
1593  * Return the number of register classes for this architecture.
1594  * We report always these:
1595  *  - the general purpose registers
1596  *  - the SSE floating point register set
1597  *  - the virtual floating point registers
1598  *  - the SSE vector register set
1599  */
1600 static unsigned ia32_get_n_reg_class(void)
1601 {
1602         return N_CLASSES;
1603 }
1604
1605 /**
1606  * Return the register class for index i.
1607  */
1608 static const arch_register_class_t *ia32_get_reg_class(unsigned i)
1609 {
1610         assert(i < N_CLASSES);
1611         return &ia32_reg_classes[i];
1612 }
1613
1614 /**
1615  * Get the register class which shall be used to store a value of a given mode.
1616  * @param self The this pointer.
1617  * @param mode The mode in question.
1618  * @return A register class which can hold values of the given mode.
1619  */
1620 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1621 {
1622         if (mode_is_float(mode)) {
1623                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1624         }
1625         else
1626                 return &ia32_reg_classes[CLASS_ia32_gp];
1627 }
1628
1629 /**
1630  * Returns the register for parameter nr.
1631  */
1632 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1633                                                     const ir_mode *mode)
1634 {
1635         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1636                 &ia32_gp_regs[REG_ECX],
1637                 &ia32_gp_regs[REG_EDX],
1638                 NULL
1639         };
1640         static const unsigned MAXNUM_GPREG_ARGS = 3;
1641
1642         static const arch_register_t *gpreg_param_reg_regparam[] = {
1643                 &ia32_gp_regs[REG_EAX],
1644                 &ia32_gp_regs[REG_EDX],
1645                 &ia32_gp_regs[REG_ECX]
1646         };
1647
1648         static const arch_register_t *gpreg_param_reg_this[] = {
1649                 &ia32_gp_regs[REG_ECX],
1650                 NULL,
1651                 NULL
1652         };
1653
1654         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1655                 &ia32_xmm_regs[REG_XMM0],
1656                 &ia32_xmm_regs[REG_XMM1],
1657                 &ia32_xmm_regs[REG_XMM2],
1658                 &ia32_xmm_regs[REG_XMM3],
1659                 &ia32_xmm_regs[REG_XMM4],
1660                 &ia32_xmm_regs[REG_XMM5],
1661                 &ia32_xmm_regs[REG_XMM6],
1662                 &ia32_xmm_regs[REG_XMM7]
1663         };
1664
1665         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1666                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1667         };
1668         static const unsigned MAXNUM_SSE_ARGS = 8;
1669
1670         if ((cc & cc_this_call) && nr == 0)
1671                 return gpreg_param_reg_this[0];
1672
1673         if (! (cc & cc_reg_param))
1674                 return NULL;
1675
1676         if (mode_is_float(mode)) {
1677                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1678                         return NULL;
1679                 if (nr >= MAXNUM_SSE_ARGS)
1680                         return NULL;
1681
1682                 if (cc & cc_this_call) {
1683                         return fpreg_sse_param_reg_this[nr];
1684                 }
1685                 return fpreg_sse_param_reg_std[nr];
1686         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1687                 unsigned num_regparam;
1688
1689                 if (get_mode_size_bits(mode) > 32)
1690                         return NULL;
1691
1692                 if (nr >= MAXNUM_GPREG_ARGS)
1693                         return NULL;
1694
1695                 if (cc & cc_this_call) {
1696                         return gpreg_param_reg_this[nr];
1697                 }
1698                 num_regparam = cc & ~cc_bits;
1699                 if (num_regparam == 0) {
1700                         /* default fastcall */
1701                         return gpreg_param_reg_fastcall[nr];
1702                 }
1703                 if (nr < num_regparam)
1704                         return gpreg_param_reg_regparam[nr];
1705                 return NULL;
1706         }
1707
1708         panic("unknown argument mode");
1709 }
1710
1711 /**
1712  * Get the ABI restrictions for procedure calls.
1713  * @param self        The this pointer.
1714  * @param method_type The type of the method (procedure) in question.
1715  * @param abi         The abi object to be modified
1716  */
1717 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1718                               be_abi_call_t *abi)
1719 {
1720         ir_type  *tp;
1721         ir_mode  *mode;
1722         unsigned  cc;
1723         int       n, i, regnum;
1724         int                 pop_amount = 0;
1725         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1726
1727         (void) self;
1728
1729         /* set abi flags for calls */
1730         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1731         call_flags.bits.store_args_sequential = 0;
1732         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1733         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1734         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1735
1736         /* set parameter passing style */
1737         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1738
1739         cc = get_method_calling_convention(method_type);
1740         if (get_method_variadicity(method_type) == variadicity_variadic) {
1741                 /* pass all parameters of a variadic function on the stack */
1742                 cc = cc_cdecl_set | (cc & cc_this_call);
1743         } else {
1744                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1745                     ia32_cg_config.optimize_cc) {
1746                         /* set the fast calling conventions (allowing up to 3) */
1747                         cc = SET_FASTCALL(cc) | 3;
1748                 }
1749         }
1750
1751         /* we have to pop the shadow parameter ourself for compound calls */
1752         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1753                         && !(cc & cc_reg_param)) {
1754                 pop_amount += get_mode_size_bytes(mode_P_data);
1755         }
1756
1757         n = get_method_n_params(method_type);
1758         for (i = regnum = 0; i < n; i++) {
1759                 ir_mode               *mode;
1760                 const arch_register_t *reg = NULL;
1761
1762                 tp   = get_method_param_type(method_type, i);
1763                 mode = get_type_mode(tp);
1764                 if (mode != NULL) {
1765                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1766                 }
1767                 if (reg != NULL) {
1768                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1769                         ++regnum;
1770                 } else {
1771                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1772                          * movl has a shorter opcode than mov[sz][bw]l */
1773                         ir_mode *load_mode = mode;
1774
1775                         if (mode != NULL) {
1776                                 unsigned size = get_mode_size_bytes(mode);
1777
1778                                 if (cc & cc_callee_clear_stk) {
1779                                         pop_amount += (size + 3U) & ~3U;
1780                                 }
1781
1782                                 if (size < 4) load_mode = mode_Iu;
1783                         }
1784
1785                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1786                 }
1787         }
1788
1789         be_abi_call_set_pop(abi, pop_amount);
1790
1791         /* set return registers */
1792         n = get_method_n_ress(method_type);
1793
1794         assert(n <= 2 && "more than two results not supported");
1795
1796         /* In case of 64bit returns, we will have two 32bit values */
1797         if (n == 2) {
1798                 tp   = get_method_res_type(method_type, 0);
1799                 mode = get_type_mode(tp);
1800
1801                 assert(!mode_is_float(mode) && "two FP results not supported");
1802
1803                 tp   = get_method_res_type(method_type, 1);
1804                 mode = get_type_mode(tp);
1805
1806                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1807
1808                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX], ABI_CONTEXT_BOTH);
1809                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX], ABI_CONTEXT_BOTH);
1810         }
1811         else if (n == 1) {
1812                 const arch_register_t *reg;
1813
1814                 tp   = get_method_res_type(method_type, 0);
1815                 assert(is_atomic_type(tp));
1816                 mode = get_type_mode(tp);
1817
1818                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1819
1820                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1821         }
1822 }
1823
1824 /**
1825  * Returns the necessary byte alignment for storing a register of given class.
1826  */
1827 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1828 {
1829         ir_mode *mode = arch_register_class_mode(cls);
1830         int bytes     = get_mode_size_bytes(mode);
1831
1832         if (mode_is_float(mode) && bytes > 8)
1833                 return 16;
1834         return bytes;
1835 }
1836
1837 /**
1838  * Return irp irgs in the desired order.
1839  */
1840 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1841 {
1842         (void) self;
1843         (void) irg_list;
1844         return NULL;
1845 }
1846
1847 static void ia32_mark_remat(ir_node *node)
1848 {
1849         if (is_ia32_irn(node)) {
1850                 set_ia32_is_remat(node);
1851         }
1852 }
1853
1854 /**
1855  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1856  */
1857 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1858                                  ir_node *mux_false)
1859 {
1860         ir_node *cmp_l;
1861         ir_node *cmp_r;
1862         ir_node *cmp;
1863         pn_Cmp  pnc;
1864
1865         if (!is_Proj(sel))
1866                 return false;
1867         cmp = get_Proj_pred(sel);
1868         if (!is_Cmp(cmp))
1869                 return false;
1870
1871         cmp_l = get_Cmp_left(cmp);
1872         cmp_r = get_Cmp_right(cmp);
1873         if (!mode_is_float(get_irn_mode(cmp_l)))
1874                 return false;
1875
1876         /* check for min/max. They're defined as (C-Semantik):
1877          *  min(a, b) = a < b ? a : b
1878          *  or min(a, b) = a <= b ? a : b
1879          *  max(a, b) = a > b ? a : b
1880          *  or max(a, b) = a >= b ? a : b
1881          * (Note we only handle float min/max here)
1882          */
1883         pnc = get_Proj_proj(sel);
1884         switch (pnc) {
1885         case pn_Cmp_Ge:
1886         case pn_Cmp_Gt:
1887                 /* this is a max */
1888                 if (cmp_l == mux_true && cmp_r == mux_false)
1889                         return true;
1890                 break;
1891         case pn_Cmp_Le:
1892         case pn_Cmp_Lt:
1893                 /* this is a min */
1894                 if (cmp_l == mux_true && cmp_r == mux_false)
1895                         return true;
1896                 break;
1897         case pn_Cmp_Uge:
1898         case pn_Cmp_Ug:
1899                 /* this is a min */
1900                 if (cmp_l == mux_false && cmp_r == mux_true)
1901                         return true;
1902                 break;
1903         case pn_Cmp_Ule:
1904         case pn_Cmp_Ul:
1905                 /* this is a max */
1906                 if (cmp_l == mux_false && cmp_r == mux_true)
1907                         return true;
1908                 break;
1909
1910         default:
1911                 break;
1912         }
1913
1914         return false;
1915 }
1916
1917 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1918 {
1919         ir_mode *mode = get_irn_mode(mux_true);
1920         (void) sel;
1921
1922         if (!mode_is_int(mode) && !mode_is_reference(mode)
1923                         && mode != mode_b)
1924                 return false;
1925
1926         if (is_Const(mux_true) && is_Const(mux_false)) {
1927                 /* we can create a set plus up two 3 instructions for any combination of constants */
1928                 return true;
1929         }
1930
1931         return false;
1932 }
1933
1934 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1935                                      ir_node *mux_false)
1936 {
1937         (void) sel;
1938
1939         if (!mode_is_float(get_irn_mode(mux_true)))
1940                 return false;
1941
1942         return is_Const(mux_true) && is_Const(mux_false);
1943 }
1944
1945 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1946 {
1947         ir_node *cmp;
1948         ir_node *cmp_left;
1949         ir_node *cmp_right;
1950         ir_node *sub_left;
1951         ir_node *sub_right;
1952         ir_mode *mode;
1953         long     pn;
1954
1955         if (!is_Proj(sel))
1956                 return false;
1957
1958         cmp = get_Proj_pred(sel);
1959         if (!is_Cmp(cmp))
1960                 return false;
1961
1962         mode = get_irn_mode(mux_true);
1963         if (mode_is_signed(mode) || mode_is_float(mode))
1964                 return false;
1965
1966         pn        = get_Proj_proj(sel);
1967         cmp_left  = get_Cmp_left(cmp);
1968         cmp_right = get_Cmp_right(cmp);
1969
1970         /* "move" zero constant to false input */
1971         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1972                 ir_node *tmp = mux_false;
1973                 mux_false = mux_true;
1974                 mux_true  = tmp;
1975                 pn = get_negated_pnc(pn, mode);
1976         }
1977         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1978                 return false;
1979         if (!is_Sub(mux_true))
1980                 return false;
1981         sub_left  = get_Sub_left(mux_true);
1982         sub_right = get_Sub_right(mux_true);
1983
1984         /* Mux(a >=u b, 0, a-b) */
1985         if ((pn == pn_Cmp_Gt || pn == pn_Cmp_Ge)
1986                         && sub_left == cmp_left && sub_right == cmp_right)
1987                 return true;
1988         /* Mux(a <=u b, 0, b-a) */
1989         if ((pn == pn_Cmp_Lt || pn == pn_Cmp_Le)
1990                         && sub_left == cmp_right && sub_right == cmp_left)
1991                 return true;
1992
1993         return false;
1994 }
1995
1996 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1997                                ir_node *mux_true)
1998 {
1999         ir_mode *mode;
2000
2001         /* we can handle Set for all modes and compares */
2002         if (mux_is_set(sel, mux_true, mux_false))
2003                 return true;
2004         /* SSE has own min/max operations */
2005         if (ia32_cg_config.use_sse2
2006                         && mux_is_float_min_max(sel, mux_true, mux_false))
2007                 return true;
2008         /* we can handle Mux(?, Const[f], Const[f]) */
2009         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
2010 #ifdef FIRM_GRGEN_BE
2011                 /* well, some code selectors can't handle it */
2012                 if (be_transformer != TRANSFORMER_PBQP
2013                                 || be_transformer != TRANSFORMER_RAND)
2014                         return true;
2015 #else
2016                 return true;
2017 #endif
2018         }
2019
2020         /* no support for 64bit inputs to cmov */
2021         mode = get_irn_mode(mux_true);
2022         if (get_mode_size_bits(mode) > 32)
2023                 return false;
2024         /* we can handle Abs for all modes and compares (except 64bit) */
2025         if (be_mux_is_abs(sel, mux_true, mux_false) != 0)
2026                 return true;
2027         /* we can't handle MuxF yet */
2028         if (mode_is_float(mode))
2029                 return false;
2030
2031         if (mux_is_doz(sel, mux_true, mux_false))
2032                 return true;
2033
2034         /* Check Cmp before the node */
2035         if (is_Proj(sel)) {
2036                 ir_node *cmp = get_Proj_pred(sel);
2037                 if (is_Cmp(cmp)) {
2038                         ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(cmp));
2039
2040                         /* we can't handle 64bit compares */
2041                         if (get_mode_size_bits(cmp_mode) > 32)
2042                                 return false;
2043
2044                         /* we can't handle float compares */
2045                         if (mode_is_float(cmp_mode))
2046                                 return false;
2047                 }
2048         }
2049
2050         /* did we disable cmov generation? */
2051         if (!ia32_cg_config.use_cmov)
2052                 return false;
2053
2054         /* we can use a cmov */
2055         return true;
2056 }
2057
2058 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2059 {
2060         (void) c;
2061
2062         /* we already added all our simple flags to the flags modifier list in
2063          * init, so this flag we don't know. */
2064         return ASM_CONSTRAINT_FLAG_INVALID;
2065 }
2066
2067 static int ia32_is_valid_clobber(const char *clobber)
2068 {
2069         return ia32_get_clobber_register(clobber) != NULL;
2070 }
2071
2072 static ir_node *ia32_create_set(ir_node *cond)
2073 {
2074         /* ia32-set function produces 8-bit results which have to be converted */
2075         ir_node *set   = ir_create_mux_set(cond, mode_Bu);
2076         ir_node *block = get_nodes_block(set);
2077         return new_r_Conv(block, set, mode_Iu);
2078 }
2079
2080 static void ia32_lower_for_target(void)
2081 {
2082         int n_irgs = get_irp_n_irgs();
2083         int i;
2084         lower_mode_b_config_t lower_mode_b_config = {
2085                 mode_Iu,  /* lowered mode */
2086                 ia32_create_set,
2087                 0,        /* don't lower direct compares */
2088         };
2089
2090         /* perform doubleword lowering */
2091         lwrdw_param_t lower_dw_params = {
2092                 1,  /* little endian */
2093                 64, /* doubleword size */
2094                 ia32_create_intrinsic_fkt,
2095                 &intrinsic_env,
2096         };
2097         lower_dw_ops(&lower_dw_params);
2098
2099         for (i = 0; i < n_irgs; ++i) {
2100                 ir_graph *irg = get_irp_irg(i);
2101                 /* lower for mode_b stuff */
2102                 ir_lower_mode_b(irg, &lower_mode_b_config);
2103                 /* break up switches with wide ranges */
2104                 lower_switch(irg, 256, true);
2105         }
2106 }
2107
2108 /**
2109  * Create the trampoline code.
2110  */
2111 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2112 {
2113         ir_graph *irg  = get_irn_irg(block);
2114         ir_node  *p    = trampoline;
2115         ir_mode  *mode = get_irn_mode(p);
2116         ir_node  *st;
2117
2118         /* mov  ecx,<env> */
2119         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), 0);
2120         mem = new_r_Proj(st, mode_M, pn_Store_M);
2121         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2122         st  = new_r_Store(block, mem, p, env, 0);
2123         mem = new_r_Proj(st, mode_M, pn_Store_M);
2124         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2125         /* jmp  <callee> */
2126         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), 0);
2127         mem = new_r_Proj(st, mode_M, pn_Store_M);
2128         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2129         st  = new_r_Store(block, mem, p, callee, 0);
2130         mem = new_r_Proj(st, mode_M, pn_Store_M);
2131         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2132
2133         return mem;
2134 }
2135
2136 /**
2137  * Returns the libFirm configuration parameter for this backend.
2138  */
2139 static const backend_params *ia32_get_libfirm_params(void)
2140 {
2141         static const ir_settings_arch_dep_t ad = {
2142                 1,                   /* also use subs */
2143                 4,                   /* maximum shifts */
2144                 31,                  /* maximum shift amount */
2145                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2146
2147                 1,  /* allow Mulhs */
2148                 1,  /* allow Mulus */
2149                 32, /* Mulh allowed up to 32 bit */
2150         };
2151         static backend_params p = {
2152                 1,     /* support inline assembly */
2153                 1,     /* support Rotl nodes */
2154                 0,     /* little endian */
2155                 ia32_lower_for_target,
2156                 NULL,  /* will be set later */
2157                 ia32_is_mux_allowed,
2158                 NULL,  /* float arithmetic mode, will be set below */
2159                 12,    /* size of trampoline code */
2160                 4,     /* alignment of trampoline code */
2161                 ia32_create_trampoline_fkt,
2162                 4      /* alignment of stack parameter */
2163         };
2164
2165         ia32_setup_cg_config();
2166
2167         /* doesn't really belong here, but this is the earliest place the backend
2168          * is called... */
2169         init_asm_constraints();
2170
2171         p.dep_param    = &ad;
2172         if (! ia32_cg_config.use_sse2)
2173                 p.mode_float_arithmetic = mode_E;
2174         return &p;
2175 }
2176
2177 static const lc_opt_enum_int_items_t gas_items[] = {
2178         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2179         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2180         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2181         { NULL,    0 }
2182 };
2183
2184 static lc_opt_enum_int_var_t gas_var = {
2185         (int*) &be_gas_object_file_format, gas_items
2186 };
2187
2188 #ifdef FIRM_GRGEN_BE
2189 static const lc_opt_enum_int_items_t transformer_items[] = {
2190         { "default", TRANSFORMER_DEFAULT },
2191         { "pbqp",    TRANSFORMER_PBQP    },
2192         { "random",  TRANSFORMER_RAND    },
2193         { NULL,      0                   }
2194 };
2195
2196 static lc_opt_enum_int_var_t transformer_var = {
2197         (int*)&be_transformer, transformer_items
2198 };
2199 #endif
2200
2201 static const lc_opt_table_entry_t ia32_options[] = {
2202         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2203 #ifdef FIRM_GRGEN_BE
2204         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2205 #endif
2206         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2207                        &ia32_isa_template.base.stack_alignment),
2208         LC_OPT_LAST
2209 };
2210
2211 const arch_isa_if_t ia32_isa_if = {
2212         ia32_init,
2213         ia32_done,
2214         ia32_handle_intrinsics,
2215         ia32_get_n_reg_class,
2216         ia32_get_reg_class,
2217         ia32_get_reg_class_for_mode,
2218         ia32_get_call_abi,
2219         ia32_get_reg_class_alignment,
2220         ia32_get_libfirm_params,
2221         ia32_get_irg_list,
2222         ia32_mark_remat,
2223         ia32_parse_asm_constraint,
2224         ia32_is_valid_clobber,
2225
2226         ia32_init_graph,
2227         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2228         ia32_before_abi,     /* before abi introduce hook */
2229         ia32_prepare_graph,
2230         ia32_before_ra,      /* before register allocation hook */
2231         ia32_after_ra,       /* after register allocation hook */
2232         ia32_finish,         /* called before codegen */
2233         ia32_emit,           /* emit && done */
2234 };
2235
2236 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);
2237 void be_init_arch_ia32(void)
2238 {
2239         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2240         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2241
2242         lc_opt_add_table(ia32_grp, ia32_options);
2243         be_register_isa_if("ia32", &ia32_isa_if);
2244
2245         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2246
2247         ia32_init_emitter();
2248         ia32_init_finish();
2249         ia32_init_optimize();
2250         ia32_init_transform();
2251         ia32_init_x87();
2252         ia32_init_architecture();
2253 }