nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54 #include "lower_dw.h"
  55 #include "lower_calls.h"
  56 #include "lower_softfloat.h"
  57
  58 #include "../beabi.h"
  59 #include "../beirg.h"
  60 #include "../benode.h"
  61 #include "../belower.h"
  62 #include "../besched.h"
  63 #include "be.h"
  64 #include "../be_t.h"
  65 #include "../beirgmod.h"
  66 #include "../be_dbgout.h"
  67 #include "../beblocksched.h"
  68 #include "../bemachine.h"
  69 #include "../bespillslots.h"
  70 #include "../bemodule.h"
  71 #include "../begnuas.h"
  72 #include "../bestate.h"
  73 #include "../beflags.h"
  74 #include "../betranshlp.h"
  75 #include "../belistsched.h"
  76 #include "../beabihelper.h"
  77
  78 #include "bearch_ia32_t.h"
  79
  80 #include "ia32_new_nodes.h"
  81 #include "gen_ia32_regalloc_if.h"
  82 #include "gen_ia32_machine.h"
  83 #include "ia32_common_transform.h"
  84 #include "ia32_transform.h"
  85 #include "ia32_emitter.h"
  86 #include "ia32_optimize.h"
  87 #include "ia32_x87.h"
  88 #include "ia32_dbg_stat.h"
  89 #include "ia32_finish.h"
  90 #include "ia32_fpu.h"
  91 #include "ia32_architecture.h"
  92
  93 #ifdef FIRM_GRGEN_BE
  94 #include "ia32_pbqp_transform.h"
  95
  96 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  97 #endif
  98
  99 ir_mode *ia32_mode_fpcw = NULL;
 100
 101 /** The current omit-fp state */
 102 static ir_type *omit_fp_between_type   = NULL;
 103 static ir_type *between_type           = NULL;
 104 static ir_entity *old_bp_ent           = NULL;
 105 static ir_entity *ret_addr_ent         = NULL;
 106 static ir_entity *omit_fp_ret_addr_ent = NULL;
 107
 108 /**
 109  * The environment for the intrinsic mapping.
 110  */
 111 static ia32_intrinsic_env_t intrinsic_env = {
 112         NULL,    /* the isa */
 113         NULL,    /* the irg, these entities belong to */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118 };
 119
 120
 121 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 122
 123 /**
 124  * Used to create per-graph unique pseudo nodes.
 125  */
 126 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 127                                     create_const_node_func func,
 128                                     const arch_register_t* reg)
 129 {
 130         ir_node *block, *res;
 131
 132         if (*place != NULL)
 133                 return *place;
 134
 135         block = get_irg_start_block(irg);
 136         res = func(NULL, block);
 137         arch_set_irn_register(res, reg);
 138         *place = res;
 139
 140         return res;
 141 }
 142
 143 /* Creates the unique per irg GP NoReg node. */
 144 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 145 {
 146         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 147         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 148                             &ia32_registers[REG_GP_NOREG]);
 149 }
 150
 151 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 152 {
 153         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 154         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 155                             &ia32_registers[REG_VFP_NOREG]);
 156 }
 157
 158 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 159 {
 160         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 161         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 162                             &ia32_registers[REG_XMM_NOREG]);
 163 }
 164
 165 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 166 {
 167         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 168         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 169                         &ia32_registers[REG_FPCW]);
 170 }
 171
 172
 173 /**
 174  * Returns the admissible noreg register node for input register pos of node irn.
 175  */
 176 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 177 {
 178         ir_graph                  *irg = get_irn_irg(irn);
 179         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 180
 181         assert(req != NULL && "Missing register requirements");
 182         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 183                 return ia32_new_NoReg_gp(irg);
 184
 185         if (ia32_cg_config.use_sse2) {
 186                 return ia32_new_NoReg_xmm(irg);
 187         } else {
 188                 return ia32_new_NoReg_vfp(irg);
 189         }
 190 }
 191
 192 static arch_irn_class_t ia32_classify(const ir_node *irn)
 193 {
 194         arch_irn_class_t classification = arch_irn_class_none;
 195
 196         assert(is_ia32_irn(irn));
 197
 198         if (is_ia32_is_reload(irn))
 199                 classification |= arch_irn_class_reload;
 200
 201         if (is_ia32_is_spill(irn))
 202                 classification |= arch_irn_class_spill;
 203
 204         if (is_ia32_is_remat(irn))
 205                 classification |= arch_irn_class_remat;
 206
 207         return classification;
 208 }
 209
 210 /**
 211  * The IA32 ABI callback object.
 212  */
 213 typedef struct {
 214         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 215         ir_graph *irg;                   /**< The associated graph. */
 216 } ia32_abi_env_t;
 217
 218 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 219 {
 220         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 221 }
 222
 223 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 224 {
 225         if (is_be_node(node))
 226                 be_node_set_frame_entity(node, entity);
 227         else
 228                 set_ia32_frame_ent(node, entity);
 229 }
 230
 231 static void ia32_set_frame_offset(ir_node *irn, int bias)
 232 {
 233         if (get_ia32_frame_ent(irn) == NULL)
 234                 return;
 235
 236         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 237                 ir_graph          *irg     = get_irn_irg(irn);
 238                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 239                 if (layout->sp_relative) {
 240                         /* Pop nodes modify the stack pointer before calculating the
 241                          * destination address, so fix this here
 242                          */
 243                         bias -= 4;
 244                 }
 245         }
 246         add_ia32_am_offs_int(irn, bias);
 247 }
 248
 249 static int ia32_get_sp_bias(const ir_node *node)
 250 {
 251         if (is_ia32_Call(node))
 252                 return -(int)get_ia32_call_attr_const(node)->pop;
 253
 254         if (is_ia32_Push(node))
 255                 return 4;
 256
 257         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 258                 return -4;
 259
 260         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 261                 return SP_BIAS_RESET;
 262         }
 263
 264         return 0;
 265 }
 266
 267 /**
 268  * Build the between type and entities if not already build.
 269  */
 270 static void ia32_build_between_type(void)
 271 {
 272 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 273         if (! between_type) {
 274                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 275                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 276
 277                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 278                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 279                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 280
 281                 set_entity_offset(old_bp_ent, 0);
 282                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 283                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 284                 set_type_state(between_type, layout_fixed);
 285
 286                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 287                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 288
 289                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 290                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 291                 set_type_state(omit_fp_between_type, layout_fixed);
 292         }
 293 #undef IDENT
 294 }
 295
 296 /**
 297  * Produces the type which sits between the stack args and the locals on the stack.
 298  * it will contain the return address and space to store the old base pointer.
 299  * @return The Firm type modeling the ABI between type.
 300  */
 301 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 302 {
 303         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 304         ia32_build_between_type();
 305         return layout->sp_relative ? omit_fp_between_type : between_type;
 306 }
 307
 308 /**
 309  * Return the stack entity that contains the return address.
 310  */
 311 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 312 {
 313         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 314         ia32_build_between_type();
 315         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 316 }
 317
 318 /**
 319  * Return the stack entity that contains the frame address.
 320  */
 321 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 322 {
 323         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 324         ia32_build_between_type();
 325         return layout->sp_relative ? NULL : old_bp_ent;
 326 }
 327
 328 /**
 329  * Get the estimated cycle count for @p irn.
 330  *
 331  * @param self The this pointer.
 332  * @param irn  The node.
 333  *
 334  * @return     The estimated cycle count for this operation
 335  */
 336 static int ia32_get_op_estimated_cost(const ir_node *irn)
 337 {
 338         int            cost;
 339         ia32_op_type_t op_tp;
 340
 341         if (is_Proj(irn))
 342                 return 0;
 343         if (!is_ia32_irn(irn))
 344                 return 0;
 345
 346         assert(is_ia32_irn(irn));
 347
 348         cost  = get_ia32_latency(irn);
 349         op_tp = get_ia32_op_type(irn);
 350
 351         if (is_ia32_CopyB(irn)) {
 352                 cost = 250;
 353         }
 354         else if (is_ia32_CopyB_i(irn)) {
 355                 int size = get_ia32_copyb_size(irn);
 356                 cost     = 20 + (int)ceil((4/3) * size);
 357         }
 358         /* in case of address mode operations add additional cycles */
 359         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 360                 /*
 361                         In case of stack access and access to fixed addresses add 5 cycles
 362                         (we assume they are in cache), other memory operations cost 20
 363                         cycles.
 364                 */
 365                 if (is_ia32_use_frame(irn) || (
 366                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 367                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 368                     )) {
 369                         cost += 5;
 370                 } else {
 371                         cost += 20;
 372                 }
 373         }
 374
 375         return cost;
 376 }
 377
 378 /**
 379  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 380  *
 381  * @param irn       The original operation
 382  * @param i         Index of the argument we want the inverse operation to yield
 383  * @param inverse   struct to be filled with the resulting inverse op
 384  * @param obstack   The obstack to use for allocation of the returned nodes array
 385  * @return          The inverse operation or NULL if operation invertible
 386  */
 387 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 388 {
 389         (void) irn;
 390         (void) i;
 391         (void) inverse;
 392         (void) obst;
 393         return NULL;
 394
 395 #if 0
 396         ir_mode  *mode;
 397         ir_mode  *irn_mode;
 398         ir_node  *block, *noreg, *nomem;
 399         dbg_info *dbgi;
 400
 401         /* we cannot invert non-ia32 irns */
 402         if (! is_ia32_irn(irn))
 403                 return NULL;
 404
 405         /* operand must always be a real operand (not base, index or mem) */
 406         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 407                 return NULL;
 408
 409         /* we don't invert address mode operations */
 410         if (get_ia32_op_type(irn) != ia32_Normal)
 411                 return NULL;
 412
 413         /* TODO: adjust for new immediates... */
 414         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 415                    irn);
 416         return NULL;
 417
 418         block    = get_nodes_block(irn);
 419         mode     = get_irn_mode(irn);
 420         irn_mode = get_irn_mode(irn);
 421         noreg    = get_irn_n(irn, 0);
 422         nomem    = get_irg_no_mem(irg);
 423         dbgi     = get_irn_dbg_info(irn);
 424
 425         /* initialize structure */
 426         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 427         inverse->costs = 0;
 428         inverse->n     = 1;
 429
 430         switch (get_ia32_irn_opcode(irn)) {
 431                 case iro_ia32_Add:
 432                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 433                                 /* we have an add with a const here */
 434                                 /* invers == add with negated const */
 435                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 436                                 inverse->costs   += 1;
 437                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 438                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 439                                 set_ia32_commutative(inverse->nodes[0]);
 440                         }
 441                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 442                                 /* we have an add with a symconst here */
 443                                 /* invers == sub with const */
 444                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 445                                 inverse->costs   += 2;
 446                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 447                         }
 448                         else {
 449                                 /* normal add: inverse == sub */
 450                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 451                                 inverse->costs   += 2;
 452                         }
 453                         break;
 454                 case iro_ia32_Sub:
 455                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 456                                 /* we have a sub with a const/symconst here */
 457                                 /* invers == add with this const */
 458                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 459                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 460                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 461                         }
 462                         else {
 463                                 /* normal sub */
 464                                 if (i == n_ia32_binary_left) {
 465                                         inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 466                                 }
 467                                 else {
 468                                         inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 469                                 }
 470                                 inverse->costs += 1;
 471                         }
 472                         break;
 473                 case iro_ia32_Xor:
 474                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 475                                 /* xor with const: inverse = xor */
 476                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 477                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 478                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 479                         }
 480                         else {
 481                                 /* normal xor */
 482                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 483                                 inverse->costs   += 1;
 484                         }
 485                         break;
 486                 case iro_ia32_Not: {
 487                         inverse->nodes[0] = new_bd_ia32_Not(dbgi, block, (ir_node*) irn);
 488                         inverse->costs   += 1;
 489                         break;
 490                 }
 491                 case iro_ia32_Neg: {
 492                         inverse->nodes[0] = new_bd_ia32_Neg(dbgi, block, (ir_node*) irn);
 493                         inverse->costs   += 1;
 494                         break;
 495                 }
 496                 default:
 497                         /* inverse operation not supported */
 498                         return NULL;
 499         }
 500
 501         return inverse;
 502 #endif
 503 }
 504
 505 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 506 {
 507         if (mode_is_float(mode))
 508                 return mode_D;
 509
 510         return mode_Iu;
 511 }
 512
 513 /**
 514  * Get the mode that should be used for spilling value node
 515  */
 516 static ir_mode *get_spill_mode(const ir_node *node)
 517 {
 518         ir_mode *mode = get_irn_mode(node);
 519         return get_spill_mode_mode(mode);
 520 }
 521
 522 /**
 523  * Checks whether an addressmode reload for a node with mode mode is compatible
 524  * with a spillslot of mode spill_mode
 525  */
 526 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 527 {
 528         return !mode_is_float(mode) || mode == spillmode;
 529 }
 530
 531 /**
 532  * Check if irn can load its operand at position i from memory (source addressmode).
 533  * @param irn    The irn to be checked
 534  * @param i      The operands position
 535  * @return Non-Zero if operand can be loaded
 536  */
 537 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 538 {
 539         ir_node       *op        = get_irn_n(irn, i);
 540         const ir_mode *mode      = get_irn_mode(op);
 541         const ir_mode *spillmode = get_spill_mode(op);
 542
 543         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 544             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 545             !ia32_is_spillmode_compatible(mode, spillmode) ||
 546             is_ia32_use_frame(irn))                            /* must not already use frame */
 547                 return 0;
 548
 549         switch (get_ia32_am_support(irn)) {
 550                 case ia32_am_none:
 551                         return 0;
 552
 553                 case ia32_am_unary:
 554                         if (i != n_ia32_unary_op)
 555                                 return 0;
 556                         break;
 557
 558                 case ia32_am_binary:
 559                         switch (i) {
 560                                 case n_ia32_binary_left: {
 561                                         const arch_register_req_t *req;
 562                                         if (!is_ia32_commutative(irn))
 563                                                 return 0;
 564
 565                                         /* we can't swap left/right for limited registers
 566                                          * (As this (currently) breaks constraint handling copies)
 567                                          */
 568                                         req = arch_get_in_register_req(irn, n_ia32_binary_left);
 569                                         if (req->type & arch_register_req_type_limited)
 570                                                 return 0;
 571                                         break;
 572                                 }
 573
 574                                 case n_ia32_binary_right:
 575                                         break;
 576
 577                                 default:
 578                                         return 0;
 579                         }
 580                         break;
 581
 582                 default:
 583                         panic("Unknown AM type");
 584         }
 585
 586         /* HACK: must not already use "real" memory.
 587          * This can happen for Call and Div */
 588         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 589                 return 0;
 590
 591         return 1;
 592 }
 593
 594 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 595                                         unsigned int i)
 596 {
 597         ir_mode *load_mode;
 598         ir_mode *dest_op_mode;
 599
 600         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 601
 602         set_ia32_op_type(irn, ia32_AddrModeS);
 603
 604         load_mode    = get_irn_mode(get_irn_n(irn, i));
 605         dest_op_mode = get_ia32_ls_mode(irn);
 606         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 607                 set_ia32_ls_mode(irn, load_mode);
 608         }
 609         set_ia32_use_frame(irn);
 610         set_ia32_need_stackent(irn);
 611
 612         if (i == n_ia32_binary_left                    &&
 613             get_ia32_am_support(irn) == ia32_am_binary &&
 614             /* immediates are only allowed on the right side */
 615             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 616                 ia32_swap_left_right(irn);
 617                 i = n_ia32_binary_right;
 618         }
 619
 620         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 621
 622         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 623         set_irn_n(irn, n_ia32_mem,  spill);
 624         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 625         set_ia32_is_reload(irn);
 626 }
 627
 628 static const be_abi_callbacks_t ia32_abi_callbacks = {
 629         ia32_abi_get_between_type,
 630 };
 631
 632 /* register allocator interface */
 633 static const arch_irn_ops_t ia32_irn_ops = {
 634         ia32_classify,
 635         ia32_get_frame_entity,
 636         ia32_set_frame_offset,
 637         ia32_get_sp_bias,
 638         ia32_get_inverse,
 639         ia32_get_op_estimated_cost,
 640         ia32_possible_memory_operand,
 641         ia32_perform_memory_operand,
 642 };
 643
 644 static ir_entity *mcount = NULL;
 645 static int gprof = 0;
 646
 647 static void ia32_before_abi(ir_graph *irg)
 648 {
 649         if (gprof) {
 650                 if (mcount == NULL) {
 651                         ir_type *tp = new_type_method(0, 0);
 652                         ident   *id = new_id_from_str("mcount");
 653                         mcount = new_entity(get_glob_type(), id, tp);
 654                         /* FIXME: enter the right ld_ident here */
 655                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 656                         set_entity_visibility(mcount, ir_visibility_external);
 657                 }
 658                 instrument_initcall(irg, mcount);
 659         }
 660 }
 661
 662 /**
 663  * Transforms the standard firm graph into
 664  * an ia32 firm graph
 665  */
 666 static void ia32_prepare_graph(ir_graph *irg)
 667 {
 668         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 669
 670 #ifdef FIRM_GRGEN_BE
 671         switch (be_transformer) {
 672         case TRANSFORMER_DEFAULT:
 673                 /* transform remaining nodes into assembler instructions */
 674                 ia32_transform_graph(irg);
 675                 break;
 676
 677         case TRANSFORMER_PBQP:
 678         case TRANSFORMER_RAND:
 679                 /* transform nodes into assembler instructions by PBQP magic */
 680                 ia32_transform_graph_by_pbqp(irg);
 681                 break;
 682
 683         default:
 684                 panic("invalid transformer");
 685         }
 686 #else
 687         ia32_transform_graph(irg);
 688 #endif
 689
 690         /* do local optimizations (mainly CSE) */
 691         optimize_graph_df(irg);
 692
 693         if (irg_data->dump)
 694                 dump_ir_graph(irg, "transformed");
 695
 696         /* optimize address mode */
 697         ia32_optimize_graph(irg);
 698
 699         /* do code placement, to optimize the position of constants */
 700         place_code(irg);
 701
 702         if (irg_data->dump)
 703                 dump_ir_graph(irg, "place");
 704 }
 705
 706 ir_node *ia32_turn_back_am(ir_node *node)
 707 {
 708         dbg_info *dbgi  = get_irn_dbg_info(node);
 709         ir_graph *irg   = get_irn_irg(node);
 710         ir_node  *block = get_nodes_block(node);
 711         ir_node  *base  = get_irn_n(node, n_ia32_base);
 712         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 713         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 714         ir_node  *noreg;
 715
 716         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 717         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 718
 719         ia32_copy_am_attrs(load, node);
 720         if (is_ia32_is_reload(node))
 721                 set_ia32_is_reload(load);
 722         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 723
 724         switch (get_ia32_am_support(node)) {
 725                 case ia32_am_unary:
 726                         set_irn_n(node, n_ia32_unary_op, load_res);
 727                         break;
 728
 729                 case ia32_am_binary:
 730                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 731                                 set_irn_n(node, n_ia32_binary_left, load_res);
 732                         } else {
 733                                 set_irn_n(node, n_ia32_binary_right, load_res);
 734                         }
 735                         break;
 736
 737                 default:
 738                         panic("Unknown AM type");
 739         }
 740         noreg = ia32_new_NoReg_gp(current_ir_graph);
 741         set_irn_n(node, n_ia32_base,  noreg);
 742         set_irn_n(node, n_ia32_index, noreg);
 743         set_ia32_am_offs_int(node, 0);
 744         set_ia32_am_sc(node, NULL);
 745         set_ia32_am_scale(node, 0);
 746         clear_ia32_am_sc_sign(node);
 747
 748         /* rewire mem-proj */
 749         if (get_irn_mode(node) == mode_T) {
 750                 const ir_edge_t *edge;
 751                 foreach_out_edge(node, edge) {
 752                         ir_node *out = get_edge_src_irn(edge);
 753                         if (get_irn_mode(out) == mode_M) {
 754                                 set_Proj_pred(out, load);
 755                                 set_Proj_proj(out, pn_ia32_Load_M);
 756                                 break;
 757                         }
 758                 }
 759         }
 760
 761         set_ia32_op_type(node, ia32_Normal);
 762         if (sched_is_scheduled(node))
 763                 sched_add_before(node, load);
 764
 765         return load_res;
 766 }
 767
 768 static ir_node *flags_remat(ir_node *node, ir_node *after)
 769 {
 770         /* we should turn back source address mode when rematerializing nodes */
 771         ia32_op_type_t type;
 772         ir_node        *block;
 773         ir_node        *copy;
 774
 775         if (is_Block(after)) {
 776                 block = after;
 777         } else {
 778                 block = get_nodes_block(after);
 779         }
 780
 781         type = get_ia32_op_type(node);
 782         switch (type) {
 783                 case ia32_AddrModeS:
 784                         ia32_turn_back_am(node);
 785                         break;
 786
 787                 case ia32_AddrModeD:
 788                         /* TODO implement this later... */
 789                         panic("found DestAM with flag user %+F this should not happen", node);
 790
 791                 default: assert(type == ia32_Normal); break;
 792         }
 793
 794         copy = exact_copy(node);
 795         set_nodes_block(copy, block);
 796         sched_add_after(after, copy);
 797
 798         return copy;
 799 }
 800
 801 /**
 802  * Called before the register allocator.
 803  */
 804 static void ia32_before_ra(ir_graph *irg)
 805 {
 806         /* setup fpu rounding modes */
 807         ia32_setup_fpu_mode(irg);
 808
 809         /* fixup flags */
 810         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 811                            &flags_remat, NULL);
 812
 813         be_add_missing_keeps(irg);
 814 }
 815
 816
 817 /**
 818  * Transforms a be_Reload into a ia32 Load.
 819  */
 820 static void transform_to_Load(ir_node *node)
 821 {
 822         ir_graph *irg        = get_irn_irg(node);
 823         dbg_info *dbgi       = get_irn_dbg_info(node);
 824         ir_node *block       = get_nodes_block(node);
 825         ir_entity *ent       = be_get_frame_entity(node);
 826         ir_mode *mode        = get_irn_mode(node);
 827         ir_mode *spillmode   = get_spill_mode(node);
 828         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 829         ir_node *sched_point = NULL;
 830         ir_node *ptr         = get_irg_frame(irg);
 831         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 832         ir_node *new_op, *proj;
 833         const arch_register_t *reg;
 834
 835         if (sched_is_scheduled(node)) {
 836                 sched_point = sched_prev(node);
 837         }
 838
 839         if (mode_is_float(spillmode)) {
 840                 if (ia32_cg_config.use_sse2)
 841                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 842                 else
 843                         new_op = new_bd_ia32_vfld(dbgi, block, ptr, noreg, mem, spillmode);
 844         }
 845         else if (get_mode_size_bits(spillmode) == 128) {
 846                 /* Reload 128 bit SSE registers */
 847                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 848         }
 849         else
 850                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 851
 852         set_ia32_op_type(new_op, ia32_AddrModeS);
 853         set_ia32_ls_mode(new_op, spillmode);
 854         set_ia32_frame_ent(new_op, ent);
 855         set_ia32_use_frame(new_op);
 856         set_ia32_is_reload(new_op);
 857
 858         DBG_OPT_RELOAD2LD(node, new_op);
 859
 860         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 861
 862         if (sched_point) {
 863                 sched_add_after(sched_point, new_op);
 864                 sched_remove(node);
 865         }
 866
 867         /* copy the register from the old node to the new Load */
 868         reg = arch_get_irn_register(node);
 869         arch_set_irn_register(proj, reg);
 870
 871         SET_IA32_ORIG_NODE(new_op, node);
 872
 873         exchange(node, proj);
 874 }
 875
 876 /**
 877  * Transforms a be_Spill node into a ia32 Store.
 878  */
 879 static void transform_to_Store(ir_node *node)
 880 {
 881         ir_graph *irg  = get_irn_irg(node);
 882         dbg_info *dbgi = get_irn_dbg_info(node);
 883         ir_node *block = get_nodes_block(node);
 884         ir_entity *ent = be_get_frame_entity(node);
 885         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 886         ir_mode *mode  = get_spill_mode(spillval);
 887         ir_node *noreg = ia32_new_NoReg_gp(irg);
 888         ir_node *nomem = get_irg_no_mem(irg);
 889         ir_node *ptr   = get_irg_frame(irg);
 890         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 891         ir_node *res;
 892         ir_node *store;
 893         ir_node *sched_point = NULL;
 894
 895         if (sched_is_scheduled(node)) {
 896                 sched_point = sched_prev(node);
 897         }
 898
 899         if (mode_is_float(mode)) {
 900                 if (ia32_cg_config.use_sse2) {
 901                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 902                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 903                 } else {
 904                         store = new_bd_ia32_vfst(dbgi, block, ptr, noreg, nomem, val, mode);
 905                         res   = new_r_Proj(store, mode_M, pn_ia32_vfst_M);
 906                 }
 907         } else if (get_mode_size_bits(mode) == 128) {
 908                 /* Spill 128 bit SSE registers */
 909                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 910                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 911         } else if (get_mode_size_bits(mode) == 8) {
 912                 store = new_bd_ia32_Store8Bit(dbgi, block, ptr, noreg, nomem, val);
 913                 res   = new_r_Proj(store, mode_M, pn_ia32_Store8Bit_M);
 914         } else {
 915                 store = new_bd_ia32_Store(dbgi, block, ptr, noreg, nomem, val);
 916                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 917         }
 918
 919         set_ia32_op_type(store, ia32_AddrModeD);
 920         set_ia32_ls_mode(store, mode);
 921         set_ia32_frame_ent(store, ent);
 922         set_ia32_use_frame(store);
 923         set_ia32_is_spill(store);
 924         SET_IA32_ORIG_NODE(store, node);
 925         DBG_OPT_SPILL2ST(node, store);
 926
 927         if (sched_point) {
 928                 sched_add_after(sched_point, store);
 929                 sched_remove(node);
 930         }
 931
 932         exchange(node, res);
 933 }
 934
 935 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 936 {
 937         dbg_info *dbgi  = get_irn_dbg_info(node);
 938         ir_node  *block = get_nodes_block(node);
 939         ir_graph *irg   = get_irn_irg(node);
 940         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 941         ir_node  *frame = get_irg_frame(irg);
 942
 943         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 944
 945         set_ia32_frame_ent(push, ent);
 946         set_ia32_use_frame(push);
 947         set_ia32_op_type(push, ia32_AddrModeS);
 948         set_ia32_ls_mode(push, mode_Is);
 949         set_ia32_is_spill(push);
 950
 951         sched_add_before(schedpoint, push);
 952         return push;
 953 }
 954
 955 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 956 {
 957         dbg_info *dbgi  = get_irn_dbg_info(node);
 958         ir_node  *block = get_nodes_block(node);
 959         ir_graph *irg   = get_irn_irg(node);
 960         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 961         ir_node  *frame = get_irg_frame(irg);
 962
 963         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 964                                           get_irg_no_mem(irg), sp);
 965
 966         set_ia32_frame_ent(pop, ent);
 967         set_ia32_use_frame(pop);
 968         set_ia32_op_type(pop, ia32_AddrModeD);
 969         set_ia32_ls_mode(pop, mode_Is);
 970         set_ia32_is_reload(pop);
 971
 972         sched_add_before(schedpoint, pop);
 973
 974         return pop;
 975 }
 976
 977 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 978 {
 979         dbg_info *dbgi   = get_irn_dbg_info(node);
 980         ir_mode  *spmode = mode_Iu;
 981         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 982         ir_node *sp;
 983
 984         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 985         arch_set_irn_register(sp, spreg);
 986
 987         return sp;
 988 }
 989
 990 /**
 991  * Transform MemPerm, currently we do this the ugly way and produce
 992  * push/pop into/from memory cascades. This is possible without using
 993  * any registers.
 994  */
 995 static void transform_MemPerm(ir_node *node)
 996 {
 997         ir_node         *block = get_nodes_block(node);
 998         ir_graph        *irg   = get_irn_irg(node);
 999         ir_node         *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
1000         int              arity = be_get_MemPerm_entity_arity(node);
1001         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1002         ir_node         *in[1];
1003         ir_node         *keep;
1004         int              i;
1005         const ir_edge_t *edge;
1006         const ir_edge_t *next;
1007
1008         /* create Pushs */
1009         for (i = 0; i < arity; ++i) {
1010                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1011                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1012                 ir_type *enttype = get_entity_type(inent);
1013                 unsigned entsize = get_type_size_bytes(enttype);
1014                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1015                 ir_node *mem = get_irn_n(node, i + 1);
1016                 ir_node *push;
1017
1018                 /* work around cases where entities have different sizes */
1019                 if (entsize2 < entsize)
1020                         entsize = entsize2;
1021                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1022
1023                 push = create_push(node, node, sp, mem, inent);
1024                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1025                 if (entsize == 8) {
1026                         /* add another push after the first one */
1027                         push = create_push(node, node, sp, mem, inent);
1028                         add_ia32_am_offs_int(push, 4);
1029                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1030                 }
1031
1032                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
1033         }
1034
1035         /* create pops */
1036         for (i = arity - 1; i >= 0; --i) {
1037                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1038                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1039                 ir_type *enttype = get_entity_type(outent);
1040                 unsigned entsize = get_type_size_bytes(enttype);
1041                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1042                 ir_node *pop;
1043
1044                 /* work around cases where entities have different sizes */
1045                 if (entsize2 < entsize)
1046                         entsize = entsize2;
1047                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1048
1049                 pop = create_pop(node, node, sp, outent);
1050                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1051                 if (entsize == 8) {
1052                         add_ia32_am_offs_int(pop, 4);
1053
1054                         /* add another pop after the first one */
1055                         pop = create_pop(node, node, sp, outent);
1056                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1057                 }
1058
1059                 pops[i] = pop;
1060         }
1061
1062         in[0] = sp;
1063         keep  = be_new_Keep(block, 1, in);
1064         sched_add_before(node, keep);
1065
1066         /* exchange memprojs */
1067         foreach_out_edge_safe(node, edge, next) {
1068                 ir_node *proj = get_edge_src_irn(edge);
1069                 int p = get_Proj_proj(proj);
1070
1071                 assert(p < arity);
1072
1073                 set_Proj_pred(proj, pops[p]);
1074                 set_Proj_proj(proj, pn_ia32_Pop_M);
1075         }
1076
1077         /* remove memperm */
1078         sched_remove(node);
1079         kill_node(node);
1080 }
1081
1082 /**
1083  * Block-Walker: Calls the transform functions Spill and Reload.
1084  */
1085 static void ia32_after_ra_walker(ir_node *block, void *env)
1086 {
1087         ir_node *node, *prev;
1088         (void) env;
1089
1090         /* beware: the schedule is changed here */
1091         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1092                 prev = sched_prev(node);
1093
1094                 if (be_is_Reload(node)) {
1095                         transform_to_Load(node);
1096                 } else if (be_is_Spill(node)) {
1097                         transform_to_Store(node);
1098                 } else if (be_is_MemPerm(node)) {
1099                         transform_MemPerm(node);
1100                 }
1101         }
1102 }
1103
1104 /**
1105  * Collects nodes that need frame entities assigned.
1106  */
1107 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1108 {
1109         be_fec_env_t  *env = (be_fec_env_t*)data;
1110         const ir_mode *mode;
1111         int            align;
1112
1113         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1114                 mode  = get_spill_mode_mode(get_irn_mode(node));
1115                 align = get_mode_size_bytes(mode);
1116         } else if (is_ia32_irn(node)         &&
1117                         get_ia32_frame_ent(node) == NULL &&
1118                         is_ia32_use_frame(node)) {
1119                 if (is_ia32_need_stackent(node))
1120                         goto need_stackent;
1121
1122                 switch (get_ia32_irn_opcode(node)) {
1123 need_stackent:
1124                         case iro_ia32_Load: {
1125                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1126
1127                                 if (attr->data.need_32bit_stackent) {
1128                                         mode = mode_Is;
1129                                 } else if (attr->data.need_64bit_stackent) {
1130                                         mode = mode_Ls;
1131                                 } else {
1132                                         mode = get_ia32_ls_mode(node);
1133                                         if (is_ia32_is_reload(node))
1134                                                 mode = get_spill_mode_mode(mode);
1135                                 }
1136                                 align = get_mode_size_bytes(mode);
1137                                 break;
1138                         }
1139
1140                         case iro_ia32_vfild:
1141                         case iro_ia32_vfld:
1142                         case iro_ia32_xLoad: {
1143                                 mode  = get_ia32_ls_mode(node);
1144                                 align = 4;
1145                                 break;
1146                         }
1147
1148                         case iro_ia32_FldCW: {
1149                                 /* although 2 byte would be enough 4 byte performs best */
1150                                 mode  = mode_Iu;
1151                                 align = 4;
1152                                 break;
1153                         }
1154
1155                         default:
1156 #ifndef NDEBUG
1157                                 panic("unexpected frame user while collection frame entity nodes");
1158
1159                         case iro_ia32_FnstCW:
1160                         case iro_ia32_Store8Bit:
1161                         case iro_ia32_Store:
1162                         case iro_ia32_fst:
1163                         case iro_ia32_fstp:
1164                         case iro_ia32_vfist:
1165                         case iro_ia32_vfisttp:
1166                         case iro_ia32_vfst:
1167                         case iro_ia32_xStore:
1168                         case iro_ia32_xStoreSimple:
1169 #endif
1170                                 return;
1171                 }
1172         } else {
1173                 return;
1174         }
1175         be_node_needs_frame_entity(env, node, mode, align);
1176 }
1177
1178 static int determine_ebp_input(ir_node *ret)
1179 {
1180         const arch_register_t *bp = &ia32_registers[REG_EBP];
1181         int   arity               = get_irn_arity(ret);
1182         int   i;
1183
1184         for (i = 0; i < arity; ++i) {
1185                 ir_node *input = get_irn_n(ret, i);
1186                 if (arch_get_irn_register(input) == bp)
1187                         return i;
1188         }
1189         panic("no ebp input found at %+F", ret);
1190 }
1191
1192 static void introduce_epilog(ir_node *ret)
1193 {
1194         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1195         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1196         ir_graph              *irg        = get_irn_irg(ret);
1197         ir_type               *frame_type = get_irg_frame_type(irg);
1198         unsigned               frame_size = get_type_size_bytes(frame_type);
1199         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1200         ir_node               *block      = get_nodes_block(ret);
1201         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1202         ir_node               *curr_sp    = first_sp;
1203         ir_mode               *mode_gp    = mode_Iu;
1204
1205         if (!layout->sp_relative) {
1206                 int      n_ebp   = determine_ebp_input(ret);
1207                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1208                 if (ia32_cg_config.use_leave) {
1209                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1210                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1211                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1212                         arch_set_irn_register(curr_bp, bp);
1213                         arch_set_irn_register(curr_sp, sp);
1214                         sched_add_before(ret, leave);
1215                 } else {
1216                         ir_node *pop;
1217                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1218                         /* copy ebp to esp */
1219                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1220                         arch_set_irn_register(curr_sp, sp);
1221                         sched_add_before(ret, curr_sp);
1222
1223                         /* pop ebp */
1224                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1225                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1226                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1227                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1228                         arch_set_irn_register(curr_bp, bp);
1229                         arch_set_irn_register(curr_sp, sp);
1230                         sched_add_before(ret, pop);
1231
1232                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1233                 }
1234                 set_irn_n(ret, n_ebp, curr_bp);
1235         } else {
1236                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1237                 sched_add_before(ret, incsp);
1238                 curr_sp = incsp;
1239         }
1240         set_irn_n(ret, n_be_Return_sp, curr_sp);
1241
1242         /* keep verifier happy... */
1243         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1244                 kill_node(first_sp);
1245         }
1246 }
1247
1248 /**
1249  * put the Prolog code at the beginning, epilog code before each return
1250  */
1251 static void introduce_prolog_epilog(ir_graph *irg)
1252 {
1253         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1254         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1255         ir_node               *start      = get_irg_start(irg);
1256         ir_node               *block      = get_nodes_block(start);
1257         ir_type               *frame_type = get_irg_frame_type(irg);
1258         unsigned               frame_size = get_type_size_bytes(frame_type);
1259         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1260         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1261         ir_node               *curr_sp    = initial_sp;
1262         ir_mode               *mode_gp    = mode_Iu;
1263
1264         if (!layout->sp_relative) {
1265                 /* push ebp */
1266                 ir_node *mem        = get_irg_initial_mem(irg);
1267                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1268                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1269                 ir_node *curr_bp    = initial_bp;
1270                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, curr_bp, curr_sp);
1271                 ir_node *incsp;
1272
1273                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1274                 mem     = new_r_Proj(push, mode_M, pn_ia32_Push_M);
1275                 arch_set_irn_register(curr_sp, sp);
1276                 sched_add_after(start, push);
1277
1278                 /* move esp to ebp */
1279                 curr_bp = be_new_Copy(bp->reg_class, block, curr_sp);
1280                 sched_add_after(push, curr_bp);
1281                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1282                 curr_sp = be_new_CopyKeep_single(sp->reg_class, block, curr_sp, curr_bp, mode_gp);
1283                 sched_add_after(curr_bp, curr_sp);
1284                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1285                 edges_reroute(initial_bp, curr_bp);
1286                 set_irn_n(push, n_ia32_Push_val, initial_bp);
1287
1288                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1289                 edges_reroute(initial_sp, incsp);
1290                 set_irn_n(push, n_ia32_Push_stack, initial_sp);
1291                 sched_add_after(curr_sp, incsp);
1292
1293                 layout->initial_bias = -4;
1294         } else {
1295                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1296                 edges_reroute(initial_sp, incsp);
1297                 be_set_IncSP_pred(incsp, curr_sp);
1298                 sched_add_after(start, incsp);
1299         }
1300
1301         /* introduce epilog for every return node */
1302         {
1303                 ir_node *end_block = get_irg_end_block(irg);
1304                 int      arity     = get_irn_arity(end_block);
1305                 int      i;
1306
1307                 for (i = 0; i < arity; ++i) {
1308                         ir_node *ret = get_irn_n(end_block, i);
1309                         assert(be_is_Return(ret));
1310                         introduce_epilog(ret);
1311                 }
1312         }
1313 }
1314
1315 /**
1316  * We transform Spill and Reload here. This needs to be done before
1317  * stack biasing otherwise we would miss the corrected offset for these nodes.
1318  */
1319 static void ia32_after_ra(ir_graph *irg)
1320 {
1321         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1322         bool               at_begin     = stack_layout->sp_relative ? true : false;
1323         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1324
1325         /* create and coalesce frame entities */
1326         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1327         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1328         be_free_frame_entity_coalescer(fec_env);
1329
1330         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1331
1332         introduce_prolog_epilog(irg);
1333 }
1334
1335 /**
1336  * Last touchups for the graph before emit: x87 simulation to replace the
1337  * virtual with real x87 instructions, creating a block schedule and peephole
1338  * optimisations.
1339  */
1340 static void ia32_finish(ir_graph *irg)
1341 {
1342         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1343
1344         ia32_finish_irg(irg);
1345
1346         /* we might have to rewrite x87 virtual registers */
1347         if (irg_data->do_x87_sim) {
1348                 ia32_x87_simulate_graph(irg);
1349         }
1350
1351         /* do peephole optimisations */
1352         ia32_peephole_optimization(irg);
1353
1354         /* create block schedule, this also removes empty blocks which might
1355          * produce critical edges */
1356         irg_data->blk_sched = be_create_block_schedule(irg);
1357 }
1358
1359 /**
1360  * Emits the code, closes the output file and frees
1361  * the code generator interface.
1362  */
1363 static void ia32_emit(ir_graph *irg)
1364 {
1365         if (ia32_cg_config.emit_machcode) {
1366                 ia32_gen_binary_routine(irg);
1367         } else {
1368                 ia32_gen_routine(irg);
1369         }
1370 }
1371
1372 /**
1373  * Returns the node representing the PIC base.
1374  */
1375 static ir_node *ia32_get_pic_base(ir_graph *irg)
1376 {
1377         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1378         ir_node         *block;
1379         ir_node         *get_eip = irg_data->get_eip;
1380         if (get_eip != NULL)
1381                 return get_eip;
1382
1383         block             = get_irg_start_block(irg);
1384         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1385         irg_data->get_eip = get_eip;
1386
1387         return get_eip;
1388 }
1389
1390 /**
1391  * Initializes a IA32 code generator.
1392  */
1393 static void ia32_init_graph(ir_graph *irg)
1394 {
1395         struct obstack  *obst     = be_get_be_obst(irg);
1396         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1397
1398         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1399
1400         if (gprof) {
1401                 /* Linux gprof implementation needs base pointer */
1402                 be_get_irg_options(irg)->omit_fp = 0;
1403         }
1404
1405         be_birg_from_irg(irg)->isa_link = irg_data;
1406 }
1407
1408
1409 /**
1410  * Set output modes for GCC
1411  */
1412 static const tarval_mode_info mo_integer = {
1413         TVO_HEX,
1414         "0x",
1415         NULL,
1416 };
1417
1418 /*
1419  * set the tarval output mode of all integer modes to decimal
1420  */
1421 static void set_tarval_output_modes(void)
1422 {
1423         size_t i;
1424
1425         for (i = get_irp_n_modes(); i > 0;) {
1426                 ir_mode *mode = get_irp_mode(--i);
1427
1428                 if (mode_is_int(mode))
1429                         set_tarval_mode_output_option(mode, &mo_integer);
1430         }
1431 }
1432
1433 extern const arch_isa_if_t ia32_isa_if;
1434
1435 /**
1436  * The template that generates a new ISA object.
1437  * Note that this template can be changed by command line
1438  * arguments.
1439  */
1440 static ia32_isa_t ia32_isa_template = {
1441         {
1442                 &ia32_isa_if,            /* isa interface implementation */
1443                 N_IA32_REGISTERS,
1444                 ia32_registers,
1445                 N_IA32_CLASSES,
1446                 ia32_reg_classes,
1447                 &ia32_registers[REG_ESP],  /* stack pointer register */
1448                 &ia32_registers[REG_EBP],  /* base pointer register */
1449                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1450                 2,                       /* power of two stack alignment, 2^2 == 4 */
1451                 NULL,                    /* main environment */
1452                 7,                       /* costs for a spill instruction */
1453                 5,                       /* costs for a reload instruction */
1454                 false,                   /* no custom abi handling */
1455         },
1456         NULL,                    /* types */
1457         NULL,                    /* tv_ents */
1458         NULL,                    /* abstract machine */
1459         IA32_FPU_ARCH_X87,       /* FPU architecture */
1460 };
1461
1462 static void init_asm_constraints(void)
1463 {
1464         be_init_default_asm_constraint_flags();
1465
1466         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1467         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1468         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1469         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1470         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1471         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1472         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1473         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1474         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1475         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1476         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1477         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1478         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1479         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1480         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1481         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1482         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1483         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1484         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1485         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1486
1487         /* no support for autodecrement/autoincrement */
1488         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1489         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1490         /* no float consts */
1491         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1492         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1493         /* makes no sense on x86 */
1494         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1495         /* no support for sse consts yet */
1496         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1497         /* no support for x87 consts yet */
1498         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1499         /* no support for mmx registers yet */
1500         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1501         /* not available in 32bit mode */
1502         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1503         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1504
1505         /* no code yet to determine register class needed... */
1506         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1507 }
1508
1509 /**
1510  * Initializes the backend ISA.
1511  */
1512 static arch_env_t *ia32_init(FILE *file_handle)
1513 {
1514         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1515
1516         set_tarval_output_modes();
1517
1518         *isa = ia32_isa_template;
1519
1520         if (ia32_mode_fpcw == NULL) {
1521                 ia32_mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1522         }
1523
1524         ia32_register_init();
1525         ia32_create_opcodes(&ia32_irn_ops);
1526
1527         be_emit_init(file_handle);
1528         isa->types          = pmap_create();
1529         isa->tv_ent         = pmap_create();
1530         isa->cpu            = ia32_init_machine_description();
1531
1532         /* enter the ISA object into the intrinsic environment */
1533         intrinsic_env.isa = isa;
1534
1535         return &isa->base;
1536 }
1537
1538
1539
1540 /**
1541  * Closes the output file and frees the ISA structure.
1542  */
1543 static void ia32_done(void *self)
1544 {
1545         ia32_isa_t *isa = (ia32_isa_t*)self;
1546
1547         /* emit now all global declarations */
1548         be_gas_emit_decls(isa->base.main_env);
1549
1550         pmap_destroy(isa->tv_ent);
1551         pmap_destroy(isa->types);
1552
1553         be_emit_exit();
1554
1555         free(self);
1556 }
1557
1558
1559 /**
1560  * Get the register class which shall be used to store a value of a given mode.
1561  * @param self The this pointer.
1562  * @param mode The mode in question.
1563  * @return A register class which can hold values of the given mode.
1564  */
1565 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1566 {
1567         if (mode_is_float(mode)) {
1568                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1569         }
1570         else
1571                 return &ia32_reg_classes[CLASS_ia32_gp];
1572 }
1573
1574 /**
1575  * Returns the register for parameter nr.
1576  */
1577 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1578                                                     const ir_mode *mode)
1579 {
1580         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1581                 &ia32_registers[REG_ECX],
1582                 &ia32_registers[REG_EDX],
1583                 NULL
1584         };
1585         static const unsigned MAXNUM_GPREG_ARGS = 3;
1586
1587         static const arch_register_t *gpreg_param_reg_regparam[] = {
1588                 &ia32_registers[REG_EAX],
1589                 &ia32_registers[REG_EDX],
1590                 &ia32_registers[REG_ECX]
1591         };
1592
1593         static const arch_register_t *gpreg_param_reg_this[] = {
1594                 &ia32_registers[REG_ECX],
1595                 NULL,
1596                 NULL
1597         };
1598
1599         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1600                 &ia32_registers[REG_XMM0],
1601                 &ia32_registers[REG_XMM1],
1602                 &ia32_registers[REG_XMM2],
1603                 &ia32_registers[REG_XMM3],
1604                 &ia32_registers[REG_XMM4],
1605                 &ia32_registers[REG_XMM5],
1606                 &ia32_registers[REG_XMM6],
1607                 &ia32_registers[REG_XMM7]
1608         };
1609
1610         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1611                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1612         };
1613         static const unsigned MAXNUM_SSE_ARGS = 8;
1614
1615         if ((cc & cc_this_call) && nr == 0)
1616                 return gpreg_param_reg_this[0];
1617
1618         if (! (cc & cc_reg_param))
1619                 return NULL;
1620
1621         if (mode_is_float(mode)) {
1622                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1623                         return NULL;
1624                 if (nr >= MAXNUM_SSE_ARGS)
1625                         return NULL;
1626
1627                 if (cc & cc_this_call) {
1628                         return fpreg_sse_param_reg_this[nr];
1629                 }
1630                 return fpreg_sse_param_reg_std[nr];
1631         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1632                 unsigned num_regparam;
1633
1634                 if (get_mode_size_bits(mode) > 32)
1635                         return NULL;
1636
1637                 if (nr >= MAXNUM_GPREG_ARGS)
1638                         return NULL;
1639
1640                 if (cc & cc_this_call) {
1641                         return gpreg_param_reg_this[nr];
1642                 }
1643                 num_regparam = cc & ~cc_bits;
1644                 if (num_regparam == 0) {
1645                         /* default fastcall */
1646                         return gpreg_param_reg_fastcall[nr];
1647                 }
1648                 if (nr < num_regparam)
1649                         return gpreg_param_reg_regparam[nr];
1650                 return NULL;
1651         }
1652
1653         panic("unknown argument mode");
1654 }
1655
1656 /**
1657  * Get the ABI restrictions for procedure calls.
1658  * @param self        The this pointer.
1659  * @param method_type The type of the method (procedure) in question.
1660  * @param abi         The abi object to be modified
1661  */
1662 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1663                               be_abi_call_t *abi)
1664 {
1665         unsigned  cc;
1666         int       n, i, regnum;
1667         int                 pop_amount = 0;
1668         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1669
1670         (void) self;
1671
1672         /* set abi flags for calls */
1673         call_flags.bits.store_args_sequential = 0;
1674         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1675         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1676         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1677
1678         /* set parameter passing style */
1679         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1680
1681         cc = get_method_calling_convention(method_type);
1682         if (get_method_variadicity(method_type) == variadicity_variadic) {
1683                 /* pass all parameters of a variadic function on the stack */
1684                 cc = cc_cdecl_set | (cc & cc_this_call);
1685         } else {
1686                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1687                     ia32_cg_config.optimize_cc) {
1688                         /* set the fast calling conventions (allowing up to 3) */
1689                         cc = SET_FASTCALL(cc) | 3;
1690                 }
1691         }
1692
1693         /* we have to pop the shadow parameter ourself for compound calls */
1694         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1695                         && !(cc & cc_reg_param)) {
1696                 pop_amount += get_mode_size_bytes(mode_P_data);
1697         }
1698
1699         n = get_method_n_params(method_type);
1700         for (i = regnum = 0; i < n; i++) {
1701                 const arch_register_t *reg  = NULL;
1702                 ir_type               *tp   = get_method_param_type(method_type, i);
1703                 ir_mode               *mode = get_type_mode(tp);
1704
1705                 if (mode != NULL) {
1706                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1707                 }
1708                 if (reg != NULL) {
1709                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1710                         ++regnum;
1711                 } else {
1712                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1713                          * movl has a shorter opcode than mov[sz][bw]l */
1714                         ir_mode *load_mode = mode;
1715
1716                         if (mode != NULL) {
1717                                 unsigned size = get_mode_size_bytes(mode);
1718
1719                                 if (cc & cc_callee_clear_stk) {
1720                                         pop_amount += (size + 3U) & ~3U;
1721                                 }
1722
1723                                 if (size < 4) load_mode = mode_Iu;
1724                         }
1725
1726                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1727                 }
1728         }
1729
1730         be_abi_call_set_pop(abi, pop_amount);
1731
1732         /* set return registers */
1733         n = get_method_n_ress(method_type);
1734
1735         assert(n <= 2 && "more than two results not supported");
1736
1737         /* In case of 64bit returns, we will have two 32bit values */
1738         if (n == 2) {
1739                 ir_type *tp   = get_method_res_type(method_type, 0);
1740                 ir_mode *mode = get_type_mode(tp);
1741
1742                 assert(!mode_is_float(mode) && "two FP results not supported");
1743
1744                 tp   = get_method_res_type(method_type, 1);
1745                 mode = get_type_mode(tp);
1746
1747                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1748
1749                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1750                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1751         }
1752         else if (n == 1) {
1753                 ir_type *tp   = get_method_res_type(method_type, 0);
1754                 ir_mode *mode = get_type_mode(tp);
1755                 const arch_register_t *reg;
1756                 assert(is_atomic_type(tp));
1757
1758                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1759
1760                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1761         }
1762 }
1763
1764 /**
1765  * Returns the necessary byte alignment for storing a register of given class.
1766  */
1767 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1768 {
1769         ir_mode *mode = arch_register_class_mode(cls);
1770         int bytes     = get_mode_size_bytes(mode);
1771
1772         if (mode_is_float(mode) && bytes > 8)
1773                 return 16;
1774         return bytes;
1775 }
1776
1777 /**
1778  * Return irp irgs in the desired order.
1779  */
1780 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1781 {
1782         (void) self;
1783         (void) irg_list;
1784         return NULL;
1785 }
1786
1787 static void ia32_mark_remat(ir_node *node)
1788 {
1789         if (is_ia32_irn(node)) {
1790                 set_ia32_is_remat(node);
1791         }
1792 }
1793
1794 /**
1795  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1796  */
1797 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1798                                  ir_node *mux_false)
1799 {
1800         ir_node    *cmp_l;
1801         ir_node    *cmp_r;
1802         ir_relation relation;
1803
1804         if (!is_Cmp(sel))
1805                 return false;
1806
1807         cmp_l = get_Cmp_left(sel);
1808         cmp_r = get_Cmp_right(sel);
1809         if (!mode_is_float(get_irn_mode(cmp_l)))
1810                 return false;
1811
1812         /* check for min/max. They're defined as (C-Semantik):
1813          *  min(a, b) = a < b ? a : b
1814          *  or min(a, b) = a <= b ? a : b
1815          *  max(a, b) = a > b ? a : b
1816          *  or max(a, b) = a >= b ? a : b
1817          * (Note we only handle float min/max here)
1818          */
1819         relation = get_Cmp_relation(sel);
1820         switch (relation) {
1821         case ir_relation_greater_equal:
1822         case ir_relation_greater:
1823                 /* this is a max */
1824                 if (cmp_l == mux_true && cmp_r == mux_false)
1825                         return true;
1826                 break;
1827         case ir_relation_less_equal:
1828         case ir_relation_less:
1829                 /* this is a min */
1830                 if (cmp_l == mux_true && cmp_r == mux_false)
1831                         return true;
1832                 break;
1833         case ir_relation_unordered_greater_equal:
1834         case ir_relation_unordered_greater:
1835                 /* this is a min */
1836                 if (cmp_l == mux_false && cmp_r == mux_true)
1837                         return true;
1838                 break;
1839         case ir_relation_unordered_less_equal:
1840         case ir_relation_unordered_less:
1841                 /* this is a max */
1842                 if (cmp_l == mux_false && cmp_r == mux_true)
1843                         return true;
1844                 break;
1845
1846         default:
1847                 break;
1848         }
1849
1850         return false;
1851 }
1852
1853 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1854 {
1855         ir_mode *mode = get_irn_mode(mux_true);
1856         (void) sel;
1857
1858         if (!mode_is_int(mode) && !mode_is_reference(mode)
1859                         && mode != mode_b)
1860                 return false;
1861
1862         if (is_Const(mux_true) && is_Const(mux_false)) {
1863                 /* we can create a set plus up two 3 instructions for any combination
1864                  * of constants */
1865                 return true;
1866         }
1867
1868         return false;
1869 }
1870
1871 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1872                                      ir_node *mux_false)
1873 {
1874         (void) sel;
1875
1876         if (!mode_is_float(get_irn_mode(mux_true)))
1877                 return false;
1878
1879         return is_Const(mux_true) && is_Const(mux_false);
1880 }
1881
1882 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1883 {
1884         ir_node    *cmp_left;
1885         ir_node    *cmp_right;
1886         ir_node    *sub_left;
1887         ir_node    *sub_right;
1888         ir_mode    *mode;
1889         ir_relation relation;
1890
1891         if (!is_Cmp(sel))
1892                 return false;
1893
1894         mode = get_irn_mode(mux_true);
1895         if (mode_is_signed(mode) || mode_is_float(mode))
1896                 return false;
1897
1898         relation  = get_Cmp_relation(sel);
1899         cmp_left  = get_Cmp_left(sel);
1900         cmp_right = get_Cmp_right(sel);
1901
1902         /* "move" zero constant to false input */
1903         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1904                 ir_node *tmp = mux_false;
1905                 mux_false = mux_true;
1906                 mux_true  = tmp;
1907                 relation = get_negated_relation(relation);
1908         }
1909         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1910                 return false;
1911         if (!is_Sub(mux_true))
1912                 return false;
1913         sub_left  = get_Sub_left(mux_true);
1914         sub_right = get_Sub_right(mux_true);
1915
1916         /* Mux(a >=u b, 0, a-b) */
1917         if ((relation & ir_relation_greater)
1918                         && sub_left == cmp_left && sub_right == cmp_right)
1919                 return true;
1920         /* Mux(a <=u b, 0, b-a) */
1921         if ((relation & ir_relation_less)
1922                         && sub_left == cmp_right && sub_right == cmp_left)
1923                 return true;
1924
1925         return false;
1926 }
1927
1928 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1929                                ir_node *mux_true)
1930 {
1931         ir_mode *mode;
1932
1933         /* we can handle Set for all modes and compares */
1934         if (mux_is_set(sel, mux_true, mux_false))
1935                 return true;
1936         /* SSE has own min/max operations */
1937         if (ia32_cg_config.use_sse2
1938                         && mux_is_float_min_max(sel, mux_true, mux_false))
1939                 return true;
1940         /* we can handle Mux(?, Const[f], Const[f]) */
1941         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1942 #ifdef FIRM_GRGEN_BE
1943                 /* well, some code selectors can't handle it */
1944                 if (be_transformer != TRANSFORMER_PBQP
1945                                 || be_transformer != TRANSFORMER_RAND)
1946                         return true;
1947 #else
1948                 return true;
1949 #endif
1950         }
1951
1952         /* no support for 64bit inputs to cmov */
1953         mode = get_irn_mode(mux_true);
1954         if (get_mode_size_bits(mode) > 32)
1955                 return false;
1956         /* we can handle Abs for all modes and compares (except 64bit) */
1957         if (ir_mux_is_abs(sel, mux_true, mux_false) != 0)
1958                 return true;
1959         /* we can't handle MuxF yet */
1960         if (mode_is_float(mode))
1961                 return false;
1962
1963         if (mux_is_doz(sel, mux_true, mux_false))
1964                 return true;
1965
1966         /* Check Cmp before the node */
1967         if (is_Cmp(sel)) {
1968                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1969
1970                 /* we can't handle 64bit compares */
1971                 if (get_mode_size_bits(cmp_mode) > 32)
1972                         return false;
1973
1974                 /* we can't handle float compares */
1975                 if (mode_is_float(cmp_mode))
1976                         return false;
1977         }
1978
1979         /* did we disable cmov generation? */
1980         if (!ia32_cg_config.use_cmov)
1981                 return false;
1982
1983         /* we can use a cmov */
1984         return true;
1985 }
1986
1987 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
1988 {
1989         (void) c;
1990
1991         /* we already added all our simple flags to the flags modifier list in
1992          * init, so this flag we don't know. */
1993         return ASM_CONSTRAINT_FLAG_INVALID;
1994 }
1995
1996 static int ia32_is_valid_clobber(const char *clobber)
1997 {
1998         return ia32_get_clobber_register(clobber) != NULL;
1999 }
2000
2001 static ir_node *ia32_create_set(ir_node *cond)
2002 {
2003         /* ia32-set function produces 8-bit results which have to be converted */
2004         ir_node *set   = ir_create_mux_set(cond, mode_Bu);
2005         ir_node *block = get_nodes_block(set);
2006         return new_r_Conv(block, set, mode_Iu);
2007 }
2008
2009 static void ia32_lower_for_target(void)
2010 {
2011         size_t i, n_irgs = get_irp_n_irgs();
2012         lower_mode_b_config_t lower_mode_b_config = {
2013                 mode_Iu,  /* lowered mode */
2014                 ia32_create_set,
2015                 0,        /* don't lower direct compares */
2016         };
2017
2018         /* perform doubleword lowering */
2019         lwrdw_param_t lower_dw_params = {
2020                 1,  /* little endian */
2021                 64, /* doubleword size */
2022                 ia32_create_intrinsic_fkt,
2023                 &intrinsic_env,
2024         };
2025
2026         /* lower compound param handling */
2027         lower_calls_with_compounds(LF_RETURN_HIDDEN);
2028
2029         /* replace floating point operations by function calls */
2030         if (ia32_cg_config.use_softfloat) {
2031                 lower_floating_point();
2032         }
2033
2034         ir_prepare_dw_lowering(&lower_dw_params);
2035         ir_lower_dw_ops();
2036
2037         for (i = 0; i < n_irgs; ++i) {
2038                 ir_graph *irg = get_irp_irg(i);
2039                 /* lower for mode_b stuff */
2040                 ir_lower_mode_b(irg, &lower_mode_b_config);
2041                 /* break up switches with wide ranges */
2042                 lower_switch(irg, 4, 256, false);
2043         }
2044 }
2045
2046 /**
2047  * Create the trampoline code.
2048  */
2049 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2050 {
2051         ir_graph *irg  = get_irn_irg(block);
2052         ir_node  *p    = trampoline;
2053         ir_mode  *mode = get_irn_mode(p);
2054         ir_node  *st;
2055
2056         /* mov  ecx,<env> */
2057         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2058         mem = new_r_Proj(st, mode_M, pn_Store_M);
2059         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2060         st  = new_r_Store(block, mem, p, env, cons_none);
2061         mem = new_r_Proj(st, mode_M, pn_Store_M);
2062         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2063         /* jmp  <callee> */
2064         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2065         mem = new_r_Proj(st, mode_M, pn_Store_M);
2066         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2067         st  = new_r_Store(block, mem, p, callee, cons_none);
2068         mem = new_r_Proj(st, mode_M, pn_Store_M);
2069         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2070
2071         return mem;
2072 }
2073
2074 /**
2075  * Returns the libFirm configuration parameter for this backend.
2076  */
2077 static const backend_params *ia32_get_libfirm_params(void)
2078 {
2079         static const ir_settings_arch_dep_t ad = {
2080                 1,                   /* also use subs */
2081                 4,                   /* maximum shifts */
2082                 63,                  /* maximum shift amount */
2083                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2084
2085                 1,  /* allow Mulhs */
2086                 1,  /* allow Mulus */
2087                 32, /* Mulh allowed up to 32 bit */
2088         };
2089         static backend_params p = {
2090                 1,     /* support inline assembly */
2091                 1,     /* support Rotl nodes */
2092                 0,     /* little endian */
2093                 1,     /* modulo shift efficient */
2094                 0,     /* non-modulo shift not efficient */
2095                 &ad,   /* will be set later */
2096                 ia32_is_mux_allowed,
2097                 32,    /* machine_size */
2098                 NULL,  /* float arithmetic mode, will be set below */
2099                 NULL,  /* long long type */
2100                 NULL,  /* unsigned long long type */
2101                 NULL,  /* long double type */
2102                 12,    /* size of trampoline code */
2103                 4,     /* alignment of trampoline code */
2104                 ia32_create_trampoline_fkt,
2105                 4      /* alignment of stack parameter */
2106         };
2107         ir_mode *mode_long_long
2108                 = new_ir_mode("long long", irms_int_number, 64, 1, irma_twos_complement,
2109                               64);
2110         ir_type *type_long_long = new_type_primitive(mode_long_long);
2111         ir_mode *mode_unsigned_long_long
2112                 = new_ir_mode("unsigned long long", irms_int_number, 64, 0,
2113                               irma_twos_complement, 64);
2114         ir_type *type_unsigned_long_long
2115                 = new_type_primitive(mode_unsigned_long_long);
2116
2117         ia32_setup_cg_config();
2118
2119         /* doesn't really belong here, but this is the earliest place the backend
2120          * is called... */
2121         init_asm_constraints();
2122
2123         p.type_long_long          = type_long_long;
2124         p.type_unsigned_long_long = type_unsigned_long_long;
2125
2126         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
2127                 p.mode_float_arithmetic = NULL;
2128                 p.type_long_double = NULL;
2129         } else {
2130                 p.mode_float_arithmetic = mode_E;
2131                 ir_mode *mode = new_ir_mode("long double", irms_float_number, 80, 1,
2132                                             irma_ieee754, 0);
2133                 ir_type *type = new_type_primitive(mode);
2134                 set_type_size_bytes(type, 12);
2135                 set_type_alignment_bytes(type, 4);
2136                 p.type_long_double = type;
2137         }
2138         return &p;
2139 }
2140
2141 /**
2142  * Check if the given register is callee or caller save.
2143  */
2144 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
2145 {
2146         if (callee) {
2147                 /* check for callee saved */
2148                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2149                         switch (reg->index) {
2150                         case REG_GP_EBX:
2151                         case REG_GP_ESI:
2152                         case REG_GP_EDI:
2153                         case REG_GP_EBP:
2154                                 return 1;
2155                         default:
2156                                 return 0;
2157                         }
2158                 }
2159         } else {
2160                 /* check for caller saved */
2161                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2162                         switch (reg->index) {
2163                         case REG_GP_EDX:
2164                         case REG_GP_ECX:
2165                         case REG_GP_EAX:
2166                                 return 1;
2167                         default:
2168                                 return 0;
2169                         }
2170                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_xmm]) {
2171                         /* all XMM registers are caller save */
2172                         return reg->index != REG_XMM_NOREG;
2173                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]) {
2174                         /* all VFP registers are caller save */
2175                         return reg->index != REG_VFP_NOREG;
2176                 }
2177         }
2178         return 0;
2179 }
2180
2181 static const lc_opt_enum_int_items_t gas_items[] = {
2182         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2183         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2184         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2185         { NULL,    0 }
2186 };
2187
2188 static lc_opt_enum_int_var_t gas_var = {
2189         (int*) &be_gas_object_file_format, gas_items
2190 };
2191
2192 #ifdef FIRM_GRGEN_BE
2193 static const lc_opt_enum_int_items_t transformer_items[] = {
2194         { "default", TRANSFORMER_DEFAULT },
2195         { "pbqp",    TRANSFORMER_PBQP    },
2196         { "random",  TRANSFORMER_RAND    },
2197         { NULL,      0                   }
2198 };
2199
2200 static lc_opt_enum_int_var_t transformer_var = {
2201         (int*)&be_transformer, transformer_items
2202 };
2203 #endif
2204
2205 static const lc_opt_table_entry_t ia32_options[] = {
2206         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2207 #ifdef FIRM_GRGEN_BE
2208         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2209 #endif
2210         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2211                         &ia32_isa_template.base.stack_alignment),
2212         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2213         LC_OPT_LAST
2214 };
2215
2216 const arch_isa_if_t ia32_isa_if = {
2217         ia32_init,
2218         ia32_lower_for_target,
2219         ia32_done,
2220         ia32_handle_intrinsics,
2221         ia32_get_reg_class_for_mode,
2222         ia32_get_call_abi,
2223         ia32_get_reg_class_alignment,
2224         ia32_get_libfirm_params,
2225         ia32_get_irg_list,
2226         ia32_mark_remat,
2227         ia32_parse_asm_constraint,
2228         ia32_is_valid_clobber,
2229
2230         ia32_init_graph,
2231         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2232         ia32_before_abi,     /* before abi introduce hook */
2233         ia32_prepare_graph,
2234         ia32_before_ra,      /* before register allocation hook */
2235         ia32_after_ra,       /* after register allocation hook */
2236         ia32_finish,         /* called before codegen */
2237         ia32_emit,           /* emit && done */
2238         ia32_register_saved_by,
2239 };
2240
2241 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2242 void be_init_arch_ia32(void)
2243 {
2244         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2245         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2246
2247         lc_opt_add_table(ia32_grp, ia32_options);
2248         be_register_isa_if("ia32", &ia32_isa_if);
2249
2250         ia32_init_emitter();
2251         ia32_init_finish();
2252         ia32_init_optimize();
2253         ia32_init_transform();
2254         ia32_init_x87();
2255         ia32_init_architecture();
2256 }