nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg.h"
  57 #include "../benode.h"
  58 #include "../belower.h"
  59 #include "../besched.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../beilpsched.h"
  67 #include "../bespillslots.h"
  68 #include "../bemodule.h"
  69 #include "../begnuas.h"
  70 #include "../bestate.h"
  71 #include "../beflags.h"
  72 #include "../betranshlp.h"
  73 #include "../belistsched.h"
  74 #include "../beabihelper.h"
  75
  76 #include "bearch_ia32_t.h"
  77
  78 #include "ia32_new_nodes.h"
  79 #include "gen_ia32_regalloc_if.h"
  80 #include "gen_ia32_machine.h"
  81 #include "ia32_common_transform.h"
  82 #include "ia32_transform.h"
  83 #include "ia32_emitter.h"
  84 #include "ia32_map_regs.h"
  85 #include "ia32_optimize.h"
  86 #include "ia32_x87.h"
  87 #include "ia32_dbg_stat.h"
  88 #include "ia32_finish.h"
  89 #include "ia32_util.h"
  90 #include "ia32_fpu.h"
  91 #include "ia32_architecture.h"
  92
  93 #ifdef FIRM_GRGEN_BE
  94 #include "ia32_pbqp_transform.h"
  95
  96 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  97 #endif
  98
  99 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
 100
 101 ir_mode         *mode_fpcw       = NULL;
 102 ia32_code_gen_t *ia32_current_cg = NULL;
 103
 104 /** The current omit-fp state */
 105 static unsigned ia32_curr_fp_ommitted  = 0;
 106 static ir_type *omit_fp_between_type   = NULL;
 107 static ir_type *between_type           = NULL;
 108 static ir_entity *old_bp_ent           = NULL;
 109 static ir_entity *ret_addr_ent         = NULL;
 110 static ir_entity *omit_fp_ret_addr_ent = NULL;
 111
 112 /**
 113  * The environment for the intrinsic mapping.
 114  */
 115 static ia32_intrinsic_env_t intrinsic_env = {
 116         NULL,    /* the isa */
 117         NULL,    /* the irg, these entities belong to */
 118         NULL,    /* entity for __divdi3 library call */
 119         NULL,    /* entity for __moddi3 library call */
 120         NULL,    /* entity for __udivdi3 library call */
 121         NULL,    /* entity for __umoddi3 library call */
 122 };
 123
 124
 125 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 126
 127 /**
 128  * Used to create per-graph unique pseudo nodes.
 129  */
 130 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 131                                     create_const_node_func func,
 132                                     const arch_register_t* reg)
 133 {
 134         ir_node *block, *res;
 135
 136         if (*place != NULL)
 137                 return *place;
 138
 139         block = get_irg_start_block(cg->irg);
 140         res = func(NULL, block);
 141         arch_set_irn_register(res, reg);
 142         *place = res;
 143
 144         return res;
 145 }
 146
 147 /* Creates the unique per irg GP NoReg node. */
 148 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg)
 149 {
 150         return create_const(cg, &cg->noreg_gp, new_bd_ia32_NoReg_GP,
 151                             &ia32_gp_regs[REG_GP_NOREG]);
 152 }
 153
 154 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg)
 155 {
 156         return create_const(cg, &cg->noreg_vfp, new_bd_ia32_NoReg_VFP,
 157                             &ia32_vfp_regs[REG_VFP_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg)
 161 {
 162         return create_const(cg, &cg->noreg_xmm, new_bd_ia32_NoReg_XMM,
 163                             &ia32_xmm_regs[REG_XMM_NOREG]);
 164 }
 165
 166 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg)
 167 {
 168         return create_const(cg, &cg->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 169                         &ia32_fp_cw_regs[REG_FPCW]);
 170 }
 171
 172
 173 /**
 174  * Returns the admissible noreg register node for input register pos of node irn.
 175  */
 176 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 177 {
 178         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 179
 180         assert(req != NULL && "Missing register requirements");
 181         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 182                 return ia32_new_NoReg_gp(cg);
 183
 184         if (ia32_cg_config.use_sse2) {
 185                 return ia32_new_NoReg_xmm(cg);
 186         } else {
 187                 return ia32_new_NoReg_vfp(cg);
 188         }
 189 }
 190
 191
 192 static const arch_register_req_t *get_ia32_SwitchJmp_out_req(
 193                 const ir_node *node, int pos)
 194 {
 195         (void) node;
 196         (void) pos;
 197         return arch_no_register_req;
 198 }
 199
 200 static arch_irn_class_t ia32_classify(const ir_node *irn)
 201 {
 202         arch_irn_class_t classification = 0;
 203
 204         assert(is_ia32_irn(irn));
 205
 206         if (is_ia32_is_reload(irn))
 207                 classification |= arch_irn_class_reload;
 208
 209         if (is_ia32_is_spill(irn))
 210                 classification |= arch_irn_class_spill;
 211
 212         if (is_ia32_is_remat(irn))
 213                 classification |= arch_irn_class_remat;
 214
 215         return classification;
 216 }
 217
 218 /**
 219  * The IA32 ABI callback object.
 220  */
 221 typedef struct {
 222         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 223         ir_graph *irg;                   /**< The associated graph. */
 224 } ia32_abi_env_t;
 225
 226 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 227 {
 228         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 229 }
 230
 231 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 232 {
 233         if (is_be_node(node))
 234                 be_node_set_frame_entity(node, entity);
 235         else
 236                 set_ia32_frame_ent(node, entity);
 237 }
 238
 239 static void ia32_set_frame_offset(ir_node *irn, int bias)
 240 {
 241         if (get_ia32_frame_ent(irn) == NULL)
 242                 return;
 243
 244         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 245                 ir_graph          *irg     = get_irn_irg(irn);
 246                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 247                 if (layout->sp_relative) {
 248                         /* Pop nodes modify the stack pointer before calculating the
 249                          * destination address, so fix this here
 250                          */
 251                         bias -= 4;
 252                 }
 253         }
 254         add_ia32_am_offs_int(irn, bias);
 255 }
 256
 257 static int ia32_get_sp_bias(const ir_node *node)
 258 {
 259         if (is_ia32_Call(node))
 260                 return -(int)get_ia32_call_attr_const(node)->pop;
 261
 262         if (is_ia32_Push(node))
 263                 return 4;
 264
 265         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 266                 return -4;
 267
 268         return 0;
 269 }
 270
 271 /**
 272  * Generate the routine prologue.
 273  *
 274  * @param self       The callback object.
 275  * @param mem        A pointer to the mem node. Update this if you define new memory.
 276  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 277  * @param stack_bias Points to the current stack bias, can be modified if needed.
 278  *
 279  * @return           The register which shall be used as a stack frame base.
 280  *
 281  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 282  */
 283 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 284 {
 285         ia32_abi_env_t   *env      = self;
 286         ia32_code_gen_t  *cg       = ia32_current_cg;
 287         const arch_env_t *arch_env = be_get_irg_arch_env(env->irg);
 288
 289         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 290         if (! env->flags.try_omit_fp) {
 291                 ir_node  *bl      = get_irg_start_block(env->irg);
 292                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 293                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 294                 ir_node  *noreg   = ia32_new_NoReg_gp(cg);
 295                 ir_node  *push;
 296
 297                 /* mark bp register as ignore */
 298                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 299                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 300
 301                 /* push ebp */
 302                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 303                 curr_sp = new_r_Proj(push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 304                 *mem    = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 305
 306                 /* the push must have SP out register */
 307                 arch_set_irn_register(curr_sp, arch_env->sp);
 308
 309                 /* this modifies the stack bias, because we pushed 32bit */
 310                 *stack_bias -= 4;
 311
 312                 /* move esp to ebp */
 313                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 314                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 315                                              arch_register_req_type_ignore);
 316
 317                 /* beware: the copy must be done before any other sp use */
 318                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 319                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 320                                                      arch_register_req_type_produces_sp);
 321
 322                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 323                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 324
 325                 return arch_env->bp;
 326         }
 327
 328         return arch_env->sp;
 329 }
 330
 331 /**
 332  * Generate the routine epilogue.
 333  * @param self    The callback object.
 334  * @param bl      The block for the epilog
 335  * @param mem     A pointer to the mem node. Update this if you define new memory.
 336  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 337  * @return        The register which shall be used as a stack frame base.
 338  *
 339  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 340  */
 341 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 342 {
 343         ia32_abi_env_t   *env      = self;
 344         const arch_env_t *arch_env = be_get_irg_arch_env(env->irg);
 345         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 346         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 347
 348         if (env->flags.try_omit_fp) {
 349                 /* simply remove the stack frame here */
 350                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 351         } else {
 352                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 353
 354                 if (ia32_cg_config.use_leave) {
 355                         ir_node *leave;
 356
 357                         /* leave */
 358                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 359                         curr_bp = new_r_Proj(leave, mode_bp, pn_ia32_Leave_frame);
 360                         curr_sp = new_r_Proj(leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 361                 } else {
 362                         ir_node *pop;
 363
 364                         /* the old SP is not needed anymore (kill the proj) */
 365                         assert(is_Proj(curr_sp));
 366                         kill_node(curr_sp);
 367
 368                         /* copy ebp to esp */
 369                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 370                         arch_set_irn_register(curr_sp, arch_env->sp);
 371                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 372                                                          arch_register_req_type_ignore);
 373
 374                         /* pop ebp */
 375                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 376                         curr_bp = new_r_Proj(pop, mode_bp, pn_ia32_Pop_res);
 377                         curr_sp = new_r_Proj(pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 378
 379                         *mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
 380                 }
 381                 arch_set_irn_register(curr_sp, arch_env->sp);
 382                 arch_set_irn_register(curr_bp, arch_env->bp);
 383         }
 384
 385         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 386         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 387 }
 388
 389 /**
 390  * Initialize the callback object.
 391  * @param call The call object.
 392  * @param irg  The graph with the method.
 393  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 394  */
 395 static void *ia32_abi_init(const be_abi_call_t *call, ir_graph *irg)
 396 {
 397         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 398         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 399         env->flags = fl.bits;
 400         env->irg   = irg;
 401         return env;
 402 }
 403
 404 /**
 405  * Destroy the callback object.
 406  * @param self The callback object.
 407  */
 408 static void ia32_abi_done(void *self)
 409 {
 410         free(self);
 411 }
 412
 413 /**
 414  * Build the between type and entities if not already build.
 415  */
 416 static void ia32_build_between_type(void)
 417 {
 418 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 419         if (! between_type) {
 420                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 421                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 422
 423                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 424                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 425                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 426
 427                 set_entity_offset(old_bp_ent, 0);
 428                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 429                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 430                 set_type_state(between_type, layout_fixed);
 431
 432                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 433                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 434
 435                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 436                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 437                 set_type_state(omit_fp_between_type, layout_fixed);
 438         }
 439 #undef IDENT
 440 }
 441
 442 /**
 443  * Produces the type which sits between the stack args and the locals on the stack.
 444  * it will contain the return address and space to store the old base pointer.
 445  * @return The Firm type modeling the ABI between type.
 446  */
 447 static ir_type *ia32_abi_get_between_type(void *self)
 448 {
 449         ia32_abi_env_t *env = self;
 450
 451         ia32_build_between_type();
 452         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 453 }
 454
 455 /**
 456  * Return the stack entity that contains the return address.
 457  */
 458 ir_entity *ia32_get_return_address_entity(void)
 459 {
 460         ia32_build_between_type();
 461         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 462 }
 463
 464 /**
 465  * Return the stack entity that contains the frame address.
 466  */
 467 ir_entity *ia32_get_frame_address_entity(void)
 468 {
 469         ia32_build_between_type();
 470         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 471 }
 472
 473 /**
 474  * Get the estimated cycle count for @p irn.
 475  *
 476  * @param self The this pointer.
 477  * @param irn  The node.
 478  *
 479  * @return     The estimated cycle count for this operation
 480  */
 481 static int ia32_get_op_estimated_cost(const ir_node *irn)
 482 {
 483         int            cost;
 484         ia32_op_type_t op_tp;
 485
 486         if (is_Proj(irn))
 487                 return 0;
 488         if (!is_ia32_irn(irn))
 489                 return 0;
 490
 491         assert(is_ia32_irn(irn));
 492
 493         cost  = get_ia32_latency(irn);
 494         op_tp = get_ia32_op_type(irn);
 495
 496         if (is_ia32_CopyB(irn)) {
 497                 cost = 250;
 498         }
 499         else if (is_ia32_CopyB_i(irn)) {
 500                 int size = get_ia32_copyb_size(irn);
 501                 cost     = 20 + (int)ceil((4/3) * size);
 502         }
 503         /* in case of address mode operations add additional cycles */
 504         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 505                 /*
 506                         In case of stack access and access to fixed addresses add 5 cycles
 507                         (we assume they are in cache), other memory operations cost 20
 508                         cycles.
 509                 */
 510                 if (is_ia32_use_frame(irn) || (
 511                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 512                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 513                     )) {
 514                         cost += 5;
 515                 } else {
 516                         cost += 20;
 517                 }
 518         }
 519
 520         return cost;
 521 }
 522
 523 /**
 524  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 525  *
 526  * @param irn       The original operation
 527  * @param i         Index of the argument we want the inverse operation to yield
 528  * @param inverse   struct to be filled with the resulting inverse op
 529  * @param obstack   The obstack to use for allocation of the returned nodes array
 530  * @return          The inverse operation or NULL if operation invertible
 531  */
 532 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 533 {
 534         (void) irn;
 535         (void) i;
 536         (void) inverse;
 537         (void) obst;
 538         return NULL;
 539
 540 #if 0
 541         ir_mode  *mode;
 542         ir_mode  *irn_mode;
 543         ir_node  *block, *noreg, *nomem;
 544         dbg_info *dbg;
 545
 546         /* we cannot invert non-ia32 irns */
 547         if (! is_ia32_irn(irn))
 548                 return NULL;
 549
 550         /* operand must always be a real operand (not base, index or mem) */
 551         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 552                 return NULL;
 553
 554         /* we don't invert address mode operations */
 555         if (get_ia32_op_type(irn) != ia32_Normal)
 556                 return NULL;
 557
 558         /* TODO: adjust for new immediates... */
 559         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 560                    irn);
 561         return NULL;
 562
 563         block    = get_nodes_block(irn);
 564         mode     = get_irn_mode(irn);
 565         irn_mode = get_irn_mode(irn);
 566         noreg    = get_irn_n(irn, 0);
 567         nomem    = new_NoMem();
 568         dbg      = get_irn_dbg_info(irn);
 569
 570         /* initialize structure */
 571         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 572         inverse->costs = 0;
 573         inverse->n     = 1;
 574
 575         switch (get_ia32_irn_opcode(irn)) {
 576                 case iro_ia32_Add:
 577 #if 0
 578                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 579                                 /* we have an add with a const here */
 580                                 /* invers == add with negated const */
 581                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 582                                 inverse->costs   += 1;
 583                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 584                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 585                                 set_ia32_commutative(inverse->nodes[0]);
 586                         }
 587                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 588                                 /* we have an add with a symconst here */
 589                                 /* invers == sub with const */
 590                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 591                                 inverse->costs   += 2;
 592                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 593                         }
 594                         else {
 595                                 /* normal add: inverse == sub */
 596                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 597                                 inverse->costs   += 2;
 598                         }
 599 #endif
 600                         break;
 601                 case iro_ia32_Sub:
 602 #if 0
 603                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 604                                 /* we have a sub with a const/symconst here */
 605                                 /* invers == add with this const */
 606                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 607                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 608                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 609                         }
 610                         else {
 611                                 /* normal sub */
 612                                 if (i == n_ia32_binary_left) {
 613                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 614                                 }
 615                                 else {
 616                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 617                                 }
 618                                 inverse->costs += 1;
 619                         }
 620 #endif
 621                         break;
 622                 case iro_ia32_Xor:
 623 #if 0
 624                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 625                                 /* xor with const: inverse = xor */
 626                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 627                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 628                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 629                         }
 630                         else {
 631                                 /* normal xor */
 632                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 633                                 inverse->costs   += 1;
 634                         }
 635 #endif
 636                         break;
 637                 case iro_ia32_Not: {
 638                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 639                         inverse->costs   += 1;
 640                         break;
 641                 }
 642                 case iro_ia32_Neg: {
 643                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 644                         inverse->costs   += 1;
 645                         break;
 646                 }
 647                 default:
 648                         /* inverse operation not supported */
 649                         return NULL;
 650         }
 651
 652         return inverse;
 653 #endif
 654 }
 655
 656 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 657 {
 658         if (mode_is_float(mode))
 659                 return mode_D;
 660
 661         return mode_Iu;
 662 }
 663
 664 /**
 665  * Get the mode that should be used for spilling value node
 666  */
 667 static ir_mode *get_spill_mode(const ir_node *node)
 668 {
 669         ir_mode *mode = get_irn_mode(node);
 670         return get_spill_mode_mode(mode);
 671 }
 672
 673 /**
 674  * Checks whether an addressmode reload for a node with mode mode is compatible
 675  * with a spillslot of mode spill_mode
 676  */
 677 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 678 {
 679         return !mode_is_float(mode) || mode == spillmode;
 680 }
 681
 682 /**
 683  * Check if irn can load its operand at position i from memory (source addressmode).
 684  * @param irn    The irn to be checked
 685  * @param i      The operands position
 686  * @return Non-Zero if operand can be loaded
 687  */
 688 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 689 {
 690         ir_node       *op        = get_irn_n(irn, i);
 691         const ir_mode *mode      = get_irn_mode(op);
 692         const ir_mode *spillmode = get_spill_mode(op);
 693
 694         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 695             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 696             !ia32_is_spillmode_compatible(mode, spillmode) ||
 697             is_ia32_use_frame(irn))                            /* must not already use frame */
 698                 return 0;
 699
 700         switch (get_ia32_am_support(irn)) {
 701                 case ia32_am_none:
 702                         return 0;
 703
 704                 case ia32_am_unary:
 705                         if (i != n_ia32_unary_op)
 706                                 return 0;
 707                         break;
 708
 709                 case ia32_am_binary:
 710                         switch (i) {
 711                                 case n_ia32_binary_left: {
 712                                         const arch_register_req_t *req;
 713                                         if (!is_ia32_commutative(irn))
 714                                                 return 0;
 715
 716                                         /* we can't swap left/right for limited registers
 717                                          * (As this (currently) breaks constraint handling copies)
 718                                          */
 719                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 720                                         if (req->type & arch_register_req_type_limited)
 721                                                 return 0;
 722                                         break;
 723                                 }
 724
 725                                 case n_ia32_binary_right:
 726                                         break;
 727
 728                                 default:
 729                                         return 0;
 730                         }
 731                         break;
 732
 733                 default:
 734                         panic("Unknown AM type");
 735         }
 736
 737         /* HACK: must not already use "real" memory.
 738          * This can happen for Call and Div */
 739         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 740                 return 0;
 741
 742         return 1;
 743 }
 744
 745 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 746                                         unsigned int i)
 747 {
 748         ir_mode *load_mode;
 749         ir_mode *dest_op_mode;
 750
 751         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 752
 753         set_ia32_op_type(irn, ia32_AddrModeS);
 754
 755         load_mode    = get_irn_mode(get_irn_n(irn, i));
 756         dest_op_mode = get_ia32_ls_mode(irn);
 757         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 758                 set_ia32_ls_mode(irn, load_mode);
 759         }
 760         set_ia32_use_frame(irn);
 761         set_ia32_need_stackent(irn);
 762
 763         if (i == n_ia32_binary_left                    &&
 764             get_ia32_am_support(irn) == ia32_am_binary &&
 765             /* immediates are only allowed on the right side */
 766             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 767                 ia32_swap_left_right(irn);
 768                 i = n_ia32_binary_right;
 769         }
 770
 771         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 772
 773         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 774         set_irn_n(irn, n_ia32_mem,  spill);
 775         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 776         set_ia32_is_reload(irn);
 777 }
 778
 779 static const be_abi_callbacks_t ia32_abi_callbacks = {
 780         ia32_abi_init,
 781         ia32_abi_done,
 782         ia32_abi_get_between_type,
 783         ia32_abi_prologue,
 784         ia32_abi_epilogue
 785 };
 786
 787 /* register allocator interface */
 788 static const arch_irn_ops_t ia32_irn_ops = {
 789         get_ia32_in_req,
 790         ia32_classify,
 791         ia32_get_frame_entity,
 792         ia32_set_frame_offset,
 793         ia32_get_sp_bias,
 794         ia32_get_inverse,
 795         ia32_get_op_estimated_cost,
 796         ia32_possible_memory_operand,
 797         ia32_perform_memory_operand,
 798 };
 799
 800 /* special register allocator interface for SwitchJmp
 801    as it possibly has a WIDE range of Proj numbers.
 802    We don't want to allocate output for register constraints for
 803    all these. */
 804 static const arch_irn_ops_t ia32_SwitchJmp_irn_ops = {
 805         /* Note: we also use SwitchJmp_out_req for the inputs too:
 806            This is because the bearch API has a conceptual problem at the moment.
 807            Querying for negative proj numbers which can happen for switchs
 808            isn't possible and will result in inputs getting queried */
 809         get_ia32_SwitchJmp_out_req,
 810         ia32_classify,
 811         ia32_get_frame_entity,
 812         ia32_set_frame_offset,
 813         ia32_get_sp_bias,
 814         ia32_get_inverse,
 815         ia32_get_op_estimated_cost,
 816         ia32_possible_memory_operand,
 817         ia32_perform_memory_operand,
 818 };
 819
 820
 821 static ir_entity *mcount = NULL;
 822
 823 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 824
 825 static void ia32_before_abi(void *self)
 826 {
 827         ia32_code_gen_t *cg = self;
 828         if (cg->gprof) {
 829                 if (mcount == NULL) {
 830                         ir_type *tp = new_type_method(0, 0);
 831                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 832                         /* FIXME: enter the right ld_ident here */
 833                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 834                         set_entity_visibility(mcount, ir_visibility_external);
 835                 }
 836                 instrument_initcall(cg->irg, mcount);
 837         }
 838 }
 839
 840 /**
 841  * Transforms the standard firm graph into
 842  * an ia32 firm graph
 843  */
 844 static void ia32_prepare_graph(void *self)
 845 {
 846         ia32_code_gen_t *cg = self;
 847
 848 #ifdef FIRM_GRGEN_BE
 849         switch (be_transformer) {
 850         case TRANSFORMER_DEFAULT:
 851                 /* transform remaining nodes into assembler instructions */
 852                 ia32_transform_graph(cg);
 853                 break;
 854
 855         case TRANSFORMER_PBQP:
 856         case TRANSFORMER_RAND:
 857                 /* transform nodes into assembler instructions by PBQP magic */
 858                 ia32_transform_graph_by_pbqp(cg);
 859                 break;
 860
 861         default:
 862                 panic("invalid transformer");
 863         }
 864 #else
 865         ia32_transform_graph(cg);
 866 #endif
 867
 868         /* do local optimizations (mainly CSE) */
 869         optimize_graph_df(cg->irg);
 870
 871         if (cg->dump)
 872                 dump_ir_graph(cg->irg, "transformed");
 873
 874         /* optimize address mode */
 875         ia32_optimize_graph(cg);
 876
 877         /* do code placement, to optimize the position of constants */
 878         place_code(cg->irg);
 879
 880         if (cg->dump)
 881                 dump_ir_graph(cg->irg, "place");
 882 }
 883
 884 ir_node *turn_back_am(ir_node *node)
 885 {
 886         dbg_info *dbgi  = get_irn_dbg_info(node);
 887         ir_node  *block = get_nodes_block(node);
 888         ir_node  *base  = get_irn_n(node, n_ia32_base);
 889         ir_node  *index = get_irn_n(node, n_ia32_index);
 890         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 891         ir_node  *noreg;
 892
 893         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 894         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 895
 896         ia32_copy_am_attrs(load, node);
 897         if (is_ia32_is_reload(node))
 898                 set_ia32_is_reload(load);
 899         set_irn_n(node, n_ia32_mem, new_NoMem());
 900
 901         switch (get_ia32_am_support(node)) {
 902                 case ia32_am_unary:
 903                         set_irn_n(node, n_ia32_unary_op, load_res);
 904                         break;
 905
 906                 case ia32_am_binary:
 907                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 908                                 set_irn_n(node, n_ia32_binary_left, load_res);
 909                         } else {
 910                                 set_irn_n(node, n_ia32_binary_right, load_res);
 911                         }
 912                         break;
 913
 914                 default:
 915                         panic("Unknown AM type");
 916         }
 917         noreg = ia32_new_NoReg_gp(ia32_current_cg);
 918         set_irn_n(node, n_ia32_base,  noreg);
 919         set_irn_n(node, n_ia32_index, noreg);
 920         set_ia32_am_offs_int(node, 0);
 921         set_ia32_am_sc(node, NULL);
 922         set_ia32_am_scale(node, 0);
 923         clear_ia32_am_sc_sign(node);
 924
 925         /* rewire mem-proj */
 926         if (get_irn_mode(node) == mode_T) {
 927                 const ir_edge_t *edge;
 928                 foreach_out_edge(node, edge) {
 929                         ir_node *out = get_edge_src_irn(edge);
 930                         if (get_irn_mode(out) == mode_M) {
 931                                 set_Proj_pred(out, load);
 932                                 set_Proj_proj(out, pn_ia32_Load_M);
 933                                 break;
 934                         }
 935                 }
 936         }
 937
 938         set_ia32_op_type(node, ia32_Normal);
 939         if (sched_is_scheduled(node))
 940                 sched_add_before(node, load);
 941
 942         return load_res;
 943 }
 944
 945 static ir_node *flags_remat(ir_node *node, ir_node *after)
 946 {
 947         /* we should turn back source address mode when rematerializing nodes */
 948         ia32_op_type_t type;
 949         ir_node        *block;
 950         ir_node        *copy;
 951
 952         if (is_Block(after)) {
 953                 block = after;
 954         } else {
 955                 block = get_nodes_block(after);
 956         }
 957
 958         type = get_ia32_op_type(node);
 959         switch (type) {
 960                 case ia32_AddrModeS:
 961                         turn_back_am(node);
 962                         break;
 963
 964                 case ia32_AddrModeD:
 965                         /* TODO implement this later... */
 966                         panic("found DestAM with flag user %+F this should not happen", node);
 967                         break;
 968
 969                 default: assert(type == ia32_Normal); break;
 970         }
 971
 972         copy = exact_copy(node);
 973         set_nodes_block(copy, block);
 974         sched_add_after(after, copy);
 975
 976         return copy;
 977 }
 978
 979 /**
 980  * Called before the register allocator.
 981  */
 982 static void ia32_before_ra(void *self)
 983 {
 984         ia32_code_gen_t *cg = self;
 985
 986         /* setup fpu rounding modes */
 987         ia32_setup_fpu_mode(cg);
 988
 989         /* fixup flags */
 990         be_sched_fix_flags(cg->irg, &ia32_reg_classes[CLASS_ia32_flags],
 991                            &flags_remat, NULL);
 992
 993         be_add_missing_keeps(cg->irg);
 994 }
 995
 996
 997 /**
 998  * Transforms a be_Reload into a ia32 Load.
 999  */
1000 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node)
1001 {
1002         ir_graph *irg        = get_irn_irg(node);
1003         dbg_info *dbg        = get_irn_dbg_info(node);
1004         ir_node *block       = get_nodes_block(node);
1005         ir_entity *ent       = be_get_frame_entity(node);
1006         ir_mode *mode        = get_irn_mode(node);
1007         ir_mode *spillmode   = get_spill_mode(node);
1008         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1009         ir_node *sched_point = NULL;
1010         ir_node *ptr         = get_irg_frame(irg);
1011         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1012         ir_node *new_op, *proj;
1013         const arch_register_t *reg;
1014
1015         if (sched_is_scheduled(node)) {
1016                 sched_point = sched_prev(node);
1017         }
1018
1019         if (mode_is_float(spillmode)) {
1020                 if (ia32_cg_config.use_sse2)
1021                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
1022                 else
1023                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
1024         }
1025         else if (get_mode_size_bits(spillmode) == 128) {
1026                 /* Reload 128 bit SSE registers */
1027                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
1028         }
1029         else
1030                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1031
1032         set_ia32_op_type(new_op, ia32_AddrModeS);
1033         set_ia32_ls_mode(new_op, spillmode);
1034         set_ia32_frame_ent(new_op, ent);
1035         set_ia32_use_frame(new_op);
1036         set_ia32_is_reload(new_op);
1037
1038         DBG_OPT_RELOAD2LD(node, new_op);
1039
1040         proj = new_rd_Proj(dbg, new_op, mode, pn_ia32_Load_res);
1041
1042         if (sched_point) {
1043                 sched_add_after(sched_point, new_op);
1044                 sched_remove(node);
1045         }
1046
1047         /* copy the register from the old node to the new Load */
1048         reg = arch_get_irn_register(node);
1049         arch_set_irn_register(proj, reg);
1050
1051         SET_IA32_ORIG_NODE(new_op, node);
1052
1053         exchange(node, proj);
1054 }
1055
1056 /**
1057  * Transforms a be_Spill node into a ia32 Store.
1058  */
1059 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node)
1060 {
1061         ir_graph *irg  = get_irn_irg(node);
1062         dbg_info *dbg  = get_irn_dbg_info(node);
1063         ir_node *block = get_nodes_block(node);
1064         ir_entity *ent = be_get_frame_entity(node);
1065         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1066         ir_mode *mode  = get_spill_mode(spillval);
1067         ir_node *noreg = ia32_new_NoReg_gp(cg);
1068         ir_node *nomem = new_NoMem();
1069         ir_node *ptr   = get_irg_frame(irg);
1070         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1071         ir_node *store;
1072         ir_node *sched_point = NULL;
1073
1074         if (sched_is_scheduled(node)) {
1075                 sched_point = sched_prev(node);
1076         }
1077
1078         if (mode_is_float(mode)) {
1079                 if (ia32_cg_config.use_sse2)
1080                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1081                 else
1082                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1083         } else if (get_mode_size_bits(mode) == 128) {
1084                 /* Spill 128 bit SSE registers */
1085                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1086         } else if (get_mode_size_bits(mode) == 8) {
1087                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1088         } else {
1089                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1090         }
1091
1092         set_ia32_op_type(store, ia32_AddrModeD);
1093         set_ia32_ls_mode(store, mode);
1094         set_ia32_frame_ent(store, ent);
1095         set_ia32_use_frame(store);
1096         set_ia32_is_spill(store);
1097         SET_IA32_ORIG_NODE(store, node);
1098         DBG_OPT_SPILL2ST(node, store);
1099
1100         if (sched_point) {
1101                 sched_add_after(sched_point, store);
1102                 sched_remove(node);
1103         }
1104
1105         exchange(node, store);
1106 }
1107
1108 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1109 {
1110         dbg_info *dbg = get_irn_dbg_info(node);
1111         ir_node *block = get_nodes_block(node);
1112         ir_node *noreg = ia32_new_NoReg_gp(cg);
1113         ir_graph *irg = get_irn_irg(node);
1114         ir_node *frame = get_irg_frame(irg);
1115
1116         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1117
1118         set_ia32_frame_ent(push, ent);
1119         set_ia32_use_frame(push);
1120         set_ia32_op_type(push, ia32_AddrModeS);
1121         set_ia32_ls_mode(push, mode_Is);
1122         set_ia32_is_spill(push);
1123
1124         sched_add_before(schedpoint, push);
1125         return push;
1126 }
1127
1128 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1129 {
1130         dbg_info *dbg = get_irn_dbg_info(node);
1131         ir_node *block = get_nodes_block(node);
1132         ir_node *noreg = ia32_new_NoReg_gp(cg);
1133         ir_graph *irg  = get_irn_irg(node);
1134         ir_node *frame = get_irg_frame(irg);
1135
1136         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_NoMem(), sp);
1137
1138         set_ia32_frame_ent(pop, ent);
1139         set_ia32_use_frame(pop);
1140         set_ia32_op_type(pop, ia32_AddrModeD);
1141         set_ia32_ls_mode(pop, mode_Is);
1142         set_ia32_is_reload(pop);
1143
1144         sched_add_before(schedpoint, pop);
1145
1146         return pop;
1147 }
1148
1149 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1150 {
1151         dbg_info *dbg = get_irn_dbg_info(node);
1152         ir_mode *spmode = mode_Iu;
1153         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1154         ir_node *sp;
1155
1156         sp = new_rd_Proj(dbg, pred, spmode, pos);
1157         arch_set_irn_register(sp, spreg);
1158
1159         return sp;
1160 }
1161
1162 /**
1163  * Transform MemPerm, currently we do this the ugly way and produce
1164  * push/pop into/from memory cascades. This is possible without using
1165  * any registers.
1166  */
1167 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1168 {
1169         ir_node         *block = get_nodes_block(node);
1170         ir_node         *sp    = be_abi_get_ignore_irn(be_get_irg_abi(cg->irg), &ia32_gp_regs[REG_ESP]);
1171         int              arity = be_get_MemPerm_entity_arity(node);
1172         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1173         ir_node         *in[1];
1174         ir_node         *keep;
1175         int              i;
1176         const ir_edge_t *edge;
1177         const ir_edge_t *next;
1178
1179         /* create Pushs */
1180         for (i = 0; i < arity; ++i) {
1181                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1182                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1183                 ir_type *enttype = get_entity_type(inent);
1184                 unsigned entsize = get_type_size_bytes(enttype);
1185                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1186                 ir_node *mem = get_irn_n(node, i + 1);
1187                 ir_node *push;
1188
1189                 /* work around cases where entities have different sizes */
1190                 if (entsize2 < entsize)
1191                         entsize = entsize2;
1192                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1193
1194                 push = create_push(cg, node, node, sp, mem, inent);
1195                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1196                 if (entsize == 8) {
1197                         /* add another push after the first one */
1198                         push = create_push(cg, node, node, sp, mem, inent);
1199                         add_ia32_am_offs_int(push, 4);
1200                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1201                 }
1202
1203                 set_irn_n(node, i, new_Bad());
1204         }
1205
1206         /* create pops */
1207         for (i = arity - 1; i >= 0; --i) {
1208                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1209                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1210                 ir_type *enttype = get_entity_type(outent);
1211                 unsigned entsize = get_type_size_bytes(enttype);
1212                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1213                 ir_node *pop;
1214
1215                 /* work around cases where entities have different sizes */
1216                 if (entsize2 < entsize)
1217                         entsize = entsize2;
1218                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1219
1220                 pop = create_pop(cg, node, node, sp, outent);
1221                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1222                 if (entsize == 8) {
1223                         add_ia32_am_offs_int(pop, 4);
1224
1225                         /* add another pop after the first one */
1226                         pop = create_pop(cg, node, node, sp, outent);
1227                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1228                 }
1229
1230                 pops[i] = pop;
1231         }
1232
1233         in[0] = sp;
1234         keep  = be_new_Keep(block, 1, in);
1235         sched_add_before(node, keep);
1236
1237         /* exchange memprojs */
1238         foreach_out_edge_safe(node, edge, next) {
1239                 ir_node *proj = get_edge_src_irn(edge);
1240                 int p = get_Proj_proj(proj);
1241
1242                 assert(p < arity);
1243
1244                 set_Proj_pred(proj, pops[p]);
1245                 set_Proj_proj(proj, pn_ia32_Pop_M);
1246         }
1247
1248         /* remove memperm */
1249         arity = get_irn_arity(node);
1250         for (i = 0; i < arity; ++i) {
1251                 set_irn_n(node, i, new_Bad());
1252         }
1253         sched_remove(node);
1254 }
1255
1256 /**
1257  * Block-Walker: Calls the transform functions Spill and Reload.
1258  */
1259 static void ia32_after_ra_walker(ir_node *block, void *env)
1260 {
1261         ir_node *node, *prev;
1262         ia32_code_gen_t *cg = env;
1263
1264         /* beware: the schedule is changed here */
1265         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1266                 prev = sched_prev(node);
1267
1268                 if (be_is_Reload(node)) {
1269                         transform_to_Load(cg, node);
1270                 } else if (be_is_Spill(node)) {
1271                         transform_to_Store(cg, node);
1272                 } else if (be_is_MemPerm(node)) {
1273                         transform_MemPerm(cg, node);
1274                 }
1275         }
1276 }
1277
1278 /**
1279  * Collects nodes that need frame entities assigned.
1280  */
1281 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1282 {
1283         be_fec_env_t  *env = data;
1284         const ir_mode *mode;
1285         int            align;
1286
1287         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1288                 mode  = get_spill_mode_mode(get_irn_mode(node));
1289                 align = get_mode_size_bytes(mode);
1290         } else if (is_ia32_irn(node)         &&
1291                         get_ia32_frame_ent(node) == NULL &&
1292                         is_ia32_use_frame(node)) {
1293                 if (is_ia32_need_stackent(node))
1294                         goto need_stackent;
1295
1296                 switch (get_ia32_irn_opcode(node)) {
1297 need_stackent:
1298                         case iro_ia32_Load: {
1299                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1300
1301                                 if (attr->data.need_32bit_stackent) {
1302                                         mode = mode_Is;
1303                                 } else if (attr->data.need_64bit_stackent) {
1304                                         mode = mode_Ls;
1305                                 } else {
1306                                         mode = get_ia32_ls_mode(node);
1307                                         if (is_ia32_is_reload(node))
1308                                                 mode = get_spill_mode_mode(mode);
1309                                 }
1310                                 align = get_mode_size_bytes(mode);
1311                                 break;
1312                         }
1313
1314                         case iro_ia32_vfild:
1315                         case iro_ia32_vfld:
1316                         case iro_ia32_xLoad: {
1317                                 mode  = get_ia32_ls_mode(node);
1318                                 align = 4;
1319                                 break;
1320                         }
1321
1322                         case iro_ia32_FldCW: {
1323                                 /* although 2 byte would be enough 4 byte performs best */
1324                                 mode  = mode_Iu;
1325                                 align = 4;
1326                                 break;
1327                         }
1328
1329                         default:
1330 #ifndef NDEBUG
1331                                 panic("unexpected frame user while collection frame entity nodes");
1332
1333                         case iro_ia32_FnstCW:
1334                         case iro_ia32_Store8Bit:
1335                         case iro_ia32_Store:
1336                         case iro_ia32_fst:
1337                         case iro_ia32_fstp:
1338                         case iro_ia32_vfist:
1339                         case iro_ia32_vfisttp:
1340                         case iro_ia32_vfst:
1341                         case iro_ia32_xStore:
1342                         case iro_ia32_xStoreSimple:
1343 #endif
1344                                 return;
1345                 }
1346         } else {
1347                 return;
1348         }
1349         be_node_needs_frame_entity(env, node, mode, align);
1350 }
1351
1352 /**
1353  * We transform Spill and Reload here. This needs to be done before
1354  * stack biasing otherwise we would miss the corrected offset for these nodes.
1355  */
1356 static void ia32_after_ra(void *self)
1357 {
1358         ia32_code_gen_t *cg = self;
1359         ir_graph *irg = cg->irg;
1360         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->irg);
1361
1362         /* create and coalesce frame entities */
1363         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1364         be_assign_entities(fec_env, ia32_set_frame_entity);
1365         be_free_frame_entity_coalescer(fec_env);
1366
1367         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1368 }
1369
1370 /**
1371  * Last touchups for the graph before emit: x87 simulation to replace the
1372  * virtual with real x87 instructions, creating a block schedule and peephole
1373  * optimisations.
1374  */
1375 static void ia32_finish(void *self)
1376 {
1377         ia32_code_gen_t *cg = self;
1378         ir_graph        *irg = cg->irg;
1379
1380         ia32_finish_irg(irg, cg);
1381
1382         /* we might have to rewrite x87 virtual registers */
1383         if (cg->do_x87_sim) {
1384                 x87_simulate_graph(cg->irg);
1385         }
1386
1387         /* do peephole optimisations */
1388         ia32_peephole_optimization(cg);
1389
1390         /* create block schedule, this also removes empty blocks which might
1391          * produce critical edges */
1392         cg->blk_sched = be_create_block_schedule(irg);
1393 }
1394
1395 /**
1396  * Emits the code, closes the output file and frees
1397  * the code generator interface.
1398  */
1399 static void ia32_codegen(void *self)
1400 {
1401         ia32_code_gen_t *cg = self;
1402         ir_graph        *irg = cg->irg;
1403
1404         if (ia32_cg_config.emit_machcode) {
1405                 ia32_gen_binary_routine(cg, irg);
1406         } else {
1407                 ia32_gen_routine(cg, irg);
1408         }
1409
1410         /* remove it from the isa */
1411         cg->isa->cg = NULL;
1412
1413         assert(ia32_current_cg == cg);
1414         ia32_current_cg = NULL;
1415
1416         /* de-allocate code generator */
1417         free(cg);
1418 }
1419
1420 /**
1421  * Returns the node representing the PIC base.
1422  */
1423 static ir_node *ia32_get_pic_base(void *self)
1424 {
1425         ir_node         *block;
1426         ia32_code_gen_t *cg      = self;
1427         ir_node         *get_eip = cg->get_eip;
1428         if (get_eip != NULL)
1429                 return get_eip;
1430
1431         block       = get_irg_start_block(cg->irg);
1432         get_eip     = new_bd_ia32_GetEIP(NULL, block);
1433         cg->get_eip = get_eip;
1434
1435         be_dep_on_frame(get_eip);
1436         return get_eip;
1437 }
1438
1439 static void *ia32_cg_init(ir_graph *irg);
1440
1441 static const arch_code_generator_if_t ia32_code_gen_if = {
1442         ia32_cg_init,
1443         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1444         ia32_before_abi,     /* before abi introduce hook */
1445         ia32_prepare_graph,
1446         NULL,                /* spill */
1447         ia32_before_ra,      /* before register allocation hook */
1448         ia32_after_ra,       /* after register allocation hook */
1449         ia32_finish,         /* called before codegen */
1450         ia32_codegen         /* emit && done */
1451 };
1452
1453 /**
1454  * Initializes a IA32 code generator.
1455  */
1456 static void *ia32_cg_init(ir_graph *irg)
1457 {
1458         ia32_isa_t      *isa = (ia32_isa_t *)be_get_irg_arch_env(irg);
1459         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1460
1461         cg->impl      = &ia32_code_gen_if;
1462         cg->irg       = irg;
1463         cg->isa       = isa;
1464         cg->blk_sched = NULL;
1465         cg->dump      = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1466         cg->gprof     = (be_get_irg_options(irg)->gprof) ? 1 : 0;
1467
1468         if (cg->gprof) {
1469                 /* Linux gprof implementation needs base pointer */
1470                 be_get_irg_options(irg)->omit_fp = 0;
1471         }
1472
1473         /* enter it */
1474         isa->cg = cg;
1475
1476 #ifndef NDEBUG
1477         if (isa->name_obst) {
1478                 obstack_free(isa->name_obst, NULL);
1479                 obstack_init(isa->name_obst);
1480         }
1481 #endif /* NDEBUG */
1482
1483         assert(ia32_current_cg == NULL);
1484         ia32_current_cg = cg;
1485
1486         return (arch_code_generator_t *)cg;
1487 }
1488
1489
1490 /**
1491  * Set output modes for GCC
1492  */
1493 static const tarval_mode_info mo_integer = {
1494         TVO_HEX,
1495         "0x",
1496         NULL,
1497 };
1498
1499 /*
1500  * set the tarval output mode of all integer modes to decimal
1501  */
1502 static void set_tarval_output_modes(void)
1503 {
1504         int i;
1505
1506         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1507                 ir_mode *mode = get_irp_mode(i);
1508
1509                 if (mode_is_int(mode))
1510                         set_tarval_mode_output_option(mode, &mo_integer);
1511         }
1512 }
1513
1514 const arch_isa_if_t ia32_isa_if;
1515
1516 /**
1517  * The template that generates a new ISA object.
1518  * Note that this template can be changed by command line
1519  * arguments.
1520  */
1521 static ia32_isa_t ia32_isa_template = {
1522         {
1523                 &ia32_isa_if,            /* isa interface implementation */
1524                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1525                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1526                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1527                 -1,                      /* stack direction */
1528                 2,                       /* power of two stack alignment, 2^2 == 4 */
1529                 NULL,                    /* main environment */
1530                 7,                       /* costs for a spill instruction */
1531                 5,                       /* costs for a reload instruction */
1532                 false,                   /* no custom abi handling */
1533         },
1534         NULL,                    /* 16bit register names */
1535         NULL,                    /* 8bit register names */
1536         NULL,                    /* 8bit register names high */
1537         NULL,                    /* types */
1538         NULL,                    /* tv_ents */
1539         NULL,                    /* current code generator */
1540         NULL,                    /* abstract machine */
1541 #ifndef NDEBUG
1542         NULL,                    /* name obstack */
1543 #endif
1544 };
1545
1546 static void init_asm_constraints(void)
1547 {
1548         be_init_default_asm_constraint_flags();
1549
1550         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1551         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1552         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1553         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1554         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1555         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1556         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1557         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1558         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1559         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1560         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1561         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1562         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1563         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1564         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1565         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1566         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1567         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1568         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1569         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1570
1571         /* no support for autodecrement/autoincrement */
1572         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1573         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1574         /* no float consts */
1575         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1576         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1577         /* makes no sense on x86 */
1578         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1579         /* no support for sse consts yet */
1580         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1581         /* no support for x87 consts yet */
1582         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1583         /* no support for mmx registers yet */
1584         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1585         /* not available in 32bit mode */
1586         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1587         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1588
1589         /* no code yet to determine register class needed... */
1590         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1591 }
1592
1593 /**
1594  * Initializes the backend ISA.
1595  */
1596 static arch_env_t *ia32_init(FILE *file_handle)
1597 {
1598         static int inited = 0;
1599         ia32_isa_t *isa;
1600         int        i, n;
1601
1602         if (inited)
1603                 return NULL;
1604         inited = 1;
1605
1606         set_tarval_output_modes();
1607
1608         isa = XMALLOC(ia32_isa_t);
1609         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1610
1611         if (mode_fpcw == NULL) {
1612                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1613         }
1614
1615         ia32_register_init();
1616         ia32_create_opcodes(&ia32_irn_ops);
1617         /* special handling for SwitchJmp */
1618         op_ia32_SwitchJmp->ops.be_ops = &ia32_SwitchJmp_irn_ops;
1619
1620         be_emit_init(file_handle);
1621         isa->regs_16bit     = pmap_create();
1622         isa->regs_8bit      = pmap_create();
1623         isa->regs_8bit_high = pmap_create();
1624         isa->types          = pmap_create();
1625         isa->tv_ent         = pmap_create();
1626         isa->cpu            = ia32_init_machine_description();
1627
1628         ia32_build_16bit_reg_map(isa->regs_16bit);
1629         ia32_build_8bit_reg_map(isa->regs_8bit);
1630         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1631
1632 #ifndef NDEBUG
1633         isa->name_obst = XMALLOC(struct obstack);
1634         obstack_init(isa->name_obst);
1635 #endif /* NDEBUG */
1636
1637         /* enter the ISA object into the intrinsic environment */
1638         intrinsic_env.isa = isa;
1639
1640         /* emit asm includes */
1641         n = get_irp_n_asms();
1642         for (i = 0; i < n; ++i) {
1643                 be_emit_cstring("#APP\n");
1644                 be_emit_ident(get_irp_asm(i));
1645                 be_emit_cstring("\n#NO_APP\n");
1646         }
1647
1648         /* needed for the debug support */
1649         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1650         be_emit_irprintf("%stext0:\n", be_gas_get_private_prefix());
1651         be_emit_write_line();
1652
1653         return &isa->base;
1654 }
1655
1656
1657
1658 /**
1659  * Closes the output file and frees the ISA structure.
1660  */
1661 static void ia32_done(void *self)
1662 {
1663         ia32_isa_t *isa = self;
1664
1665         /* emit now all global declarations */
1666         be_gas_emit_decls(isa->base.main_env);
1667
1668         pmap_destroy(isa->regs_16bit);
1669         pmap_destroy(isa->regs_8bit);
1670         pmap_destroy(isa->regs_8bit_high);
1671         pmap_destroy(isa->tv_ent);
1672         pmap_destroy(isa->types);
1673
1674 #ifndef NDEBUG
1675         obstack_free(isa->name_obst, NULL);
1676 #endif /* NDEBUG */
1677
1678         be_emit_exit();
1679
1680         free(self);
1681 }
1682
1683
1684 /**
1685  * Return the number of register classes for this architecture.
1686  * We report always these:
1687  *  - the general purpose registers
1688  *  - the SSE floating point register set
1689  *  - the virtual floating point registers
1690  *  - the SSE vector register set
1691  */
1692 static unsigned ia32_get_n_reg_class(void)
1693 {
1694         return N_CLASSES;
1695 }
1696
1697 /**
1698  * Return the register class for index i.
1699  */
1700 static const arch_register_class_t *ia32_get_reg_class(unsigned i)
1701 {
1702         assert(i < N_CLASSES);
1703         return &ia32_reg_classes[i];
1704 }
1705
1706 /**
1707  * Get the register class which shall be used to store a value of a given mode.
1708  * @param self The this pointer.
1709  * @param mode The mode in question.
1710  * @return A register class which can hold values of the given mode.
1711  */
1712 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1713 {
1714         if (mode_is_float(mode)) {
1715                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1716         }
1717         else
1718                 return &ia32_reg_classes[CLASS_ia32_gp];
1719 }
1720
1721 /**
1722  * Returns the register for parameter nr.
1723  */
1724 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1725                                                     const ir_mode *mode)
1726 {
1727         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1728                 &ia32_gp_regs[REG_ECX],
1729                 &ia32_gp_regs[REG_EDX],
1730                 NULL
1731         };
1732         static const unsigned MAXNUM_GPREG_ARGS = 3;
1733
1734         static const arch_register_t *gpreg_param_reg_regparam[] = {
1735                 &ia32_gp_regs[REG_EAX],
1736                 &ia32_gp_regs[REG_EDX],
1737                 &ia32_gp_regs[REG_ECX]
1738         };
1739
1740         static const arch_register_t *gpreg_param_reg_this[] = {
1741                 &ia32_gp_regs[REG_ECX],
1742                 NULL,
1743                 NULL
1744         };
1745
1746         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1747                 &ia32_xmm_regs[REG_XMM0],
1748                 &ia32_xmm_regs[REG_XMM1],
1749                 &ia32_xmm_regs[REG_XMM2],
1750                 &ia32_xmm_regs[REG_XMM3],
1751                 &ia32_xmm_regs[REG_XMM4],
1752                 &ia32_xmm_regs[REG_XMM5],
1753                 &ia32_xmm_regs[REG_XMM6],
1754                 &ia32_xmm_regs[REG_XMM7]
1755         };
1756
1757         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1758                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1759         };
1760         static const unsigned MAXNUM_SSE_ARGS = 8;
1761
1762         if ((cc & cc_this_call) && nr == 0)
1763                 return gpreg_param_reg_this[0];
1764
1765         if (! (cc & cc_reg_param))
1766                 return NULL;
1767
1768         if (mode_is_float(mode)) {
1769                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1770                         return NULL;
1771                 if (nr >= MAXNUM_SSE_ARGS)
1772                         return NULL;
1773
1774                 if (cc & cc_this_call) {
1775                         return fpreg_sse_param_reg_this[nr];
1776                 }
1777                 return fpreg_sse_param_reg_std[nr];
1778         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1779                 unsigned num_regparam;
1780
1781                 if (get_mode_size_bits(mode) > 32)
1782                         return NULL;
1783
1784                 if (nr >= MAXNUM_GPREG_ARGS)
1785                         return NULL;
1786
1787                 if (cc & cc_this_call) {
1788                         return gpreg_param_reg_this[nr];
1789                 }
1790                 num_regparam = cc & ~cc_bits;
1791                 if (num_regparam == 0) {
1792                         /* default fastcall */
1793                         return gpreg_param_reg_fastcall[nr];
1794                 }
1795                 if (nr < num_regparam)
1796                         return gpreg_param_reg_regparam[nr];
1797                 return NULL;
1798         }
1799
1800         panic("unknown argument mode");
1801 }
1802
1803 /**
1804  * Get the ABI restrictions for procedure calls.
1805  * @param self        The this pointer.
1806  * @param method_type The type of the method (procedure) in question.
1807  * @param abi         The abi object to be modified
1808  */
1809 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1810                               be_abi_call_t *abi)
1811 {
1812         ir_type  *tp;
1813         ir_mode  *mode;
1814         unsigned  cc;
1815         int       n, i, regnum;
1816         int                 pop_amount = 0;
1817         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1818
1819         (void) self;
1820
1821         /* set abi flags for calls */
1822         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1823         call_flags.bits.store_args_sequential = 0;
1824         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1825         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1826         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1827
1828         /* set parameter passing style */
1829         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1830
1831         cc = get_method_calling_convention(method_type);
1832         if (get_method_variadicity(method_type) == variadicity_variadic) {
1833                 /* pass all parameters of a variadic function on the stack */
1834                 cc = cc_cdecl_set | (cc & cc_this_call);
1835         } else {
1836                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1837                     ia32_cg_config.optimize_cc) {
1838                         /* set the fast calling conventions (allowing up to 3) */
1839                         cc = SET_FASTCALL(cc) | 3;
1840                 }
1841         }
1842
1843         /* we have to pop the shadow parameter ourself for compound calls */
1844         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1845                         && !(cc & cc_reg_param)) {
1846                 pop_amount += get_mode_size_bytes(mode_P_data);
1847         }
1848
1849         n = get_method_n_params(method_type);
1850         for (i = regnum = 0; i < n; i++) {
1851                 ir_mode               *mode;
1852                 const arch_register_t *reg = NULL;
1853
1854                 tp   = get_method_param_type(method_type, i);
1855                 mode = get_type_mode(tp);
1856                 if (mode != NULL) {
1857                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1858                 }
1859                 if (reg != NULL) {
1860                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1861                         ++regnum;
1862                 } else {
1863                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1864                          * movl has a shorter opcode than mov[sz][bw]l */
1865                         ir_mode *load_mode = mode;
1866
1867                         if (mode != NULL) {
1868                                 unsigned size = get_mode_size_bytes(mode);
1869
1870                                 if (cc & cc_callee_clear_stk) {
1871                                         pop_amount += (size + 3U) & ~3U;
1872                                 }
1873
1874                                 if (size < 4) load_mode = mode_Iu;
1875                         }
1876
1877                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1878                 }
1879         }
1880
1881         be_abi_call_set_pop(abi, pop_amount);
1882
1883         /* set return registers */
1884         n = get_method_n_ress(method_type);
1885
1886         assert(n <= 2 && "more than two results not supported");
1887
1888         /* In case of 64bit returns, we will have two 32bit values */
1889         if (n == 2) {
1890                 tp   = get_method_res_type(method_type, 0);
1891                 mode = get_type_mode(tp);
1892
1893                 assert(!mode_is_float(mode) && "two FP results not supported");
1894
1895                 tp   = get_method_res_type(method_type, 1);
1896                 mode = get_type_mode(tp);
1897
1898                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1899
1900                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX], ABI_CONTEXT_BOTH);
1901                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX], ABI_CONTEXT_BOTH);
1902         }
1903         else if (n == 1) {
1904                 const arch_register_t *reg;
1905
1906                 tp   = get_method_res_type(method_type, 0);
1907                 assert(is_atomic_type(tp));
1908                 mode = get_type_mode(tp);
1909
1910                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1911
1912                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1913         }
1914 }
1915
1916 static int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1917 {
1918         (void) block_env;
1919
1920         if (!is_ia32_irn(irn)) {
1921                 return -1;
1922         }
1923
1924         if (is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1925             || is_ia32_ChangeCW(irn) || is_ia32_Immediate(irn))
1926                 return 0;
1927
1928         return 1;
1929 }
1930
1931 /**
1932  * Initializes the code generator interface.
1933  */
1934 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1935 {
1936         (void) self;
1937         return &ia32_code_gen_if;
1938 }
1939
1940 /**
1941  * Returns the estimated execution time of an ia32 irn.
1942  */
1943 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn)
1944 {
1945         (void) env;
1946         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
1947 }
1948
1949 list_sched_selector_t ia32_sched_selector;
1950
1951 /**
1952  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1953  */
1954 static const list_sched_selector_t *ia32_get_list_sched_selector(
1955                 const void *self, list_sched_selector_t *selector)
1956 {
1957         (void) self;
1958         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1959         ia32_sched_selector.exectime              = ia32_sched_exectime;
1960         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1961         return &ia32_sched_selector;
1962 }
1963
1964 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1965 {
1966         (void) self;
1967         return NULL;
1968 }
1969
1970 /**
1971  * Returns the necessary byte alignment for storing a register of given class.
1972  */
1973 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1974 {
1975         ir_mode *mode = arch_register_class_mode(cls);
1976         int bytes     = get_mode_size_bytes(mode);
1977
1978         if (mode_is_float(mode) && bytes > 8)
1979                 return 16;
1980         return bytes;
1981 }
1982
1983 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1984                 const ir_node *irn)
1985 {
1986         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1987                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1988                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1989                 NULL,
1990         };
1991         static const be_execution_unit_t *_allowed_units_GP[] = {
1992                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1993                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1994                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1995                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1996                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1997                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1998                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1999                 NULL,
2000         };
2001         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2002                 &be_machine_execution_units_DUMMY[0],
2003                 NULL,
2004         };
2005         static const be_execution_unit_t **_units_callret[] = {
2006                 _allowed_units_BRANCH,
2007                 NULL
2008         };
2009         static const be_execution_unit_t **_units_other[] = {
2010                 _allowed_units_GP,
2011                 NULL
2012         };
2013         static const be_execution_unit_t **_units_dummy[] = {
2014                 _allowed_units_DUMMY,
2015                 NULL
2016         };
2017         const be_execution_unit_t ***ret;
2018
2019         if (is_ia32_irn(irn)) {
2020                 ret = get_ia32_exec_units(irn);
2021         } else if (is_be_node(irn)) {
2022                 if (be_is_Return(irn)) {
2023                         ret = _units_callret;
2024                 } else if (be_is_Barrier(irn)) {
2025                         ret = _units_dummy;
2026                 } else {
2027                         ret = _units_other;
2028                 }
2029         }
2030         else {
2031                 ret = _units_dummy;
2032         }
2033
2034         return ret;
2035 }
2036
2037 /**
2038  * Return the abstract ia32 machine.
2039  */
2040 static const be_machine_t *ia32_get_machine(const void *self)
2041 {
2042         const ia32_isa_t *isa = self;
2043         return isa->cpu;
2044 }
2045
2046 /**
2047  * Return irp irgs in the desired order.
2048  */
2049 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2050 {
2051         (void) self;
2052         (void) irg_list;
2053         return NULL;
2054 }
2055
2056 static void ia32_mark_remat(ir_node *node)
2057 {
2058         if (is_ia32_irn(node)) {
2059                 set_ia32_is_remat(node);
2060         }
2061 }
2062
2063 /**
2064  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
2065  */
2066 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
2067                                  ir_node *mux_false)
2068 {
2069         ir_node *cmp_l;
2070         ir_node *cmp_r;
2071         ir_node *cmp;
2072         pn_Cmp  pnc;
2073
2074         if (!is_Proj(sel))
2075                 return false;
2076         cmp = get_Proj_pred(sel);
2077         if (!is_Cmp(cmp))
2078                 return false;
2079
2080         cmp_l = get_Cmp_left(cmp);
2081         cmp_r = get_Cmp_right(cmp);
2082         if (!mode_is_float(get_irn_mode(cmp_l)))
2083                 return false;
2084
2085         /* check for min/max. They're defined as (C-Semantik):
2086          *  min(a, b) = a < b ? a : b
2087          *  or min(a, b) = a <= b ? a : b
2088          *  max(a, b) = a > b ? a : b
2089          *  or max(a, b) = a >= b ? a : b
2090          * (Note we only handle float min/max here)
2091          */
2092         pnc = get_Proj_proj(sel);
2093         switch (pnc) {
2094         case pn_Cmp_Ge:
2095         case pn_Cmp_Gt:
2096                 /* this is a max */
2097                 if (cmp_l == mux_true && cmp_r == mux_false)
2098                         return true;
2099                 break;
2100         case pn_Cmp_Le:
2101         case pn_Cmp_Lt:
2102                 /* this is a min */
2103                 if (cmp_l == mux_true && cmp_r == mux_false)
2104                         return true;
2105                 break;
2106         case pn_Cmp_Uge:
2107         case pn_Cmp_Ug:
2108                 /* this is a min */
2109                 if (cmp_l == mux_false && cmp_r == mux_true)
2110                         return true;
2111                 break;
2112         case pn_Cmp_Ule:
2113         case pn_Cmp_Ul:
2114                 /* this is a max */
2115                 if (cmp_l == mux_false && cmp_r == mux_true)
2116                         return true;
2117                 break;
2118
2119         default:
2120                 break;
2121         }
2122
2123         return false;
2124 }
2125
2126 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2127 {
2128         ir_mode *mode = get_irn_mode(mux_true);
2129         (void) sel;
2130
2131         if (!mode_is_int(mode) && !mode_is_reference(mode)
2132                         && mode != mode_b)
2133                 return false;
2134
2135         if (is_Const(mux_true) && is_Const(mux_false)) {
2136                 /* we can create a set plus up two 3 instructions for any combination of constants */
2137                 return true;
2138         }
2139
2140         return false;
2141 }
2142
2143 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
2144                                      ir_node *mux_false)
2145 {
2146         (void) sel;
2147
2148         if (!mode_is_float(get_irn_mode(mux_true)))
2149                 return false;
2150
2151         return is_Const(mux_true) && is_Const(mux_false);
2152 }
2153
2154 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2155 {
2156         ir_node *cmp;
2157         ir_node *cmp_left;
2158         ir_node *cmp_right;
2159         ir_node *sub_left;
2160         ir_node *sub_right;
2161         ir_mode *mode;
2162         long     pn;
2163
2164         if (!is_Proj(sel))
2165                 return false;
2166
2167         cmp = get_Proj_pred(sel);
2168         if (!is_Cmp(cmp))
2169                 return false;
2170
2171         mode = get_irn_mode(mux_true);
2172         if (mode_is_signed(mode) || mode_is_float(mode))
2173                 return false;
2174
2175         pn        = get_Proj_proj(sel);
2176         cmp_left  = get_Cmp_left(cmp);
2177         cmp_right = get_Cmp_right(cmp);
2178
2179         /* "move" zero constant to false input */
2180         if (is_Const(mux_true) && is_Const_null(mux_true)) {
2181                 ir_node *tmp = mux_false;
2182                 mux_false = mux_true;
2183                 mux_true  = tmp;
2184                 pn = get_negated_pnc(pn, mode);
2185         }
2186         if (!is_Const(mux_false) || !is_Const_null(mux_false))
2187                 return false;
2188         if (!is_Sub(mux_true))
2189                 return false;
2190         sub_left  = get_Sub_left(mux_true);
2191         sub_right = get_Sub_right(mux_true);
2192
2193         /* Mux(a >=u b, 0, a-b) */
2194         if ((pn == pn_Cmp_Gt || pn == pn_Cmp_Ge)
2195                         && sub_left == cmp_left && sub_right == cmp_right)
2196                 return true;
2197         /* Mux(a <=u b, 0, b-a) */
2198         if ((pn == pn_Cmp_Lt || pn == pn_Cmp_Le)
2199                         && sub_left == cmp_right && sub_right == cmp_left)
2200                 return true;
2201
2202         return false;
2203 }
2204
2205 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
2206                                ir_node *mux_true)
2207 {
2208         ir_mode *mode;
2209
2210         /* we can handle Set for all modes and compares */
2211         if (mux_is_set(sel, mux_true, mux_false))
2212                 return true;
2213         /* SSE has own min/max operations */
2214         if (ia32_cg_config.use_sse2
2215                         && mux_is_float_min_max(sel, mux_true, mux_false))
2216                 return true;
2217         /* we can handle Mux(?, Const[f], Const[f]) */
2218         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
2219 #ifdef FIRM_GRGEN_BE
2220                 /* well, some code selectors can't handle it */
2221                 if (be_transformer != TRANSFORMER_PBQP
2222                                 || be_transformer != TRANSFORMER_RAND)
2223                         return true;
2224 #else
2225                 return true;
2226 #endif
2227         }
2228
2229         /* no support for 64bit inputs to cmov */
2230         mode = get_irn_mode(mux_true);
2231         if (get_mode_size_bits(mode) > 32)
2232                 return false;
2233         /* we can handle Abs for all modes and compares (except 64bit) */
2234         if (be_mux_is_abs(sel, mux_true, mux_false) != 0)
2235                 return true;
2236         /* we can't handle MuxF yet */
2237         if (mode_is_float(mode))
2238                 return false;
2239
2240         if (mux_is_doz(sel, mux_true, mux_false))
2241                 return true;
2242
2243         /* Check Cmp before the node */
2244         if (is_Proj(sel)) {
2245                 ir_node *cmp = get_Proj_pred(sel);
2246                 if (is_Cmp(cmp)) {
2247                         ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(cmp));
2248
2249                         /* we can't handle 64bit compares */
2250                         if (get_mode_size_bits(cmp_mode) > 32)
2251                                 return false;
2252
2253                         /* we can't handle float compares */
2254                         if (mode_is_float(cmp_mode))
2255                                 return false;
2256                 }
2257         }
2258
2259         /* did we disable cmov generation? */
2260         if (!ia32_cg_config.use_cmov)
2261                 return false;
2262
2263         /* we can use a cmov */
2264         return true;
2265 }
2266
2267 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2268 {
2269         (void) c;
2270
2271         /* we already added all our simple flags to the flags modifier list in
2272          * init, so this flag we don't know. */
2273         return ASM_CONSTRAINT_FLAG_INVALID;
2274 }
2275
2276 static int ia32_is_valid_clobber(const char *clobber)
2277 {
2278         return ia32_get_clobber_register(clobber) != NULL;
2279 }
2280
2281 static void ia32_lower_for_target(void)
2282 {
2283         int n_irgs = get_irp_n_irgs();
2284         int i;
2285         lower_mode_b_config_t lower_mode_b_config = {
2286                 mode_Iu,  /* lowered mode */
2287                 mode_Bu,  /* preferred mode for set */
2288                 0,        /* don't lower direct compares */
2289         };
2290
2291         /* perform doubleword lowering */
2292         lwrdw_param_t lower_dw_params = {
2293                 1,  /* little endian */
2294                 64, /* doubleword size */
2295                 ia32_create_intrinsic_fkt,
2296                 &intrinsic_env,
2297         };
2298         lower_dw_ops(&lower_dw_params);
2299
2300         /* lower for mode_b stuff */
2301         for (i = 0; i < n_irgs; ++i) {
2302                 ir_graph *irg = get_irp_irg(i);
2303                 ir_lower_mode_b(irg, &lower_mode_b_config);
2304         }
2305 }
2306
2307 /**
2308  * Create the trampoline code.
2309  */
2310 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2311 {
2312         ir_node  *st, *p = trampoline;
2313         ir_mode *mode    = get_irn_mode(p);
2314
2315         /* mov  ecx,<env> */
2316         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xb9), 0);
2317         mem = new_r_Proj(st, mode_M, pn_Store_M);
2318         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2319         st  = new_r_Store(block, mem, p, env, 0);
2320         mem = new_r_Proj(st, mode_M, pn_Store_M);
2321         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2322         /* jmp  <callee> */
2323         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xe9), 0);
2324         mem = new_r_Proj(st, mode_M, pn_Store_M);
2325         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2326         st  = new_r_Store(block, mem, p, callee, 0);
2327         mem = new_r_Proj(st, mode_M, pn_Store_M);
2328         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2329
2330         return mem;
2331 }
2332
2333 /**
2334  * Returns the libFirm configuration parameter for this backend.
2335  */
2336 static const backend_params *ia32_get_libfirm_params(void)
2337 {
2338         static const ir_settings_arch_dep_t ad = {
2339                 1,                   /* also use subs */
2340                 4,                   /* maximum shifts */
2341                 31,                  /* maximum shift amount */
2342                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2343
2344                 1,  /* allow Mulhs */
2345                 1,  /* allow Mulus */
2346                 32, /* Mulh allowed up to 32 bit */
2347         };
2348         static backend_params p = {
2349                 1,     /* support inline assembly */
2350                 1,     /* support Rotl nodes */
2351                 0,     /* little endian */
2352                 ia32_lower_for_target,
2353                 NULL,  /* will be set later */
2354                 ia32_is_mux_allowed,
2355                 NULL,  /* float arithmetic mode, will be set below */
2356                 12,    /* size of trampoline code */
2357                 4,     /* alignment of trampoline code */
2358                 ia32_create_trampoline_fkt,
2359                 4      /* alignment of stack parameter */
2360         };
2361
2362         ia32_setup_cg_config();
2363
2364         /* doesn't really belong here, but this is the earliest place the backend
2365          * is called... */
2366         init_asm_constraints();
2367
2368         p.dep_param    = &ad;
2369         if (! ia32_cg_config.use_sse2)
2370                 p.mode_float_arithmetic = mode_E;
2371         return &p;
2372 }
2373
2374 static const lc_opt_enum_int_items_t gas_items[] = {
2375         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2376         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2377         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2378         { NULL,    0 }
2379 };
2380
2381 static lc_opt_enum_int_var_t gas_var = {
2382         (int*) &be_gas_object_file_format, gas_items
2383 };
2384
2385 #ifdef FIRM_GRGEN_BE
2386 static const lc_opt_enum_int_items_t transformer_items[] = {
2387         { "default", TRANSFORMER_DEFAULT },
2388         { "pbqp",    TRANSFORMER_PBQP    },
2389         { "random",  TRANSFORMER_RAND    },
2390         { NULL,      0                   }
2391 };
2392
2393 static lc_opt_enum_int_var_t transformer_var = {
2394         (int*)&be_transformer, transformer_items
2395 };
2396 #endif
2397
2398 static const lc_opt_table_entry_t ia32_options[] = {
2399         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2400 #ifdef FIRM_GRGEN_BE
2401         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2402 #endif
2403         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2404                        &ia32_isa_template.base.stack_alignment),
2405         LC_OPT_LAST
2406 };
2407
2408 const arch_isa_if_t ia32_isa_if = {
2409         ia32_init,
2410         ia32_done,
2411         ia32_handle_intrinsics,
2412         ia32_get_n_reg_class,
2413         ia32_get_reg_class,
2414         ia32_get_reg_class_for_mode,
2415         ia32_get_call_abi,
2416         ia32_get_code_generator_if,
2417         ia32_get_list_sched_selector,
2418         ia32_get_ilp_sched_selector,
2419         ia32_get_reg_class_alignment,
2420         ia32_get_libfirm_params,
2421         ia32_get_allowed_execution_units,
2422         ia32_get_machine,
2423         ia32_get_irg_list,
2424         ia32_mark_remat,
2425         ia32_parse_asm_constraint,
2426         ia32_is_valid_clobber
2427 };
2428
2429 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);
2430 void be_init_arch_ia32(void)
2431 {
2432         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2433         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2434
2435         lc_opt_add_table(ia32_grp, ia32_options);
2436         be_register_isa_if("ia32", &ia32_isa_if);
2437
2438         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2439
2440         ia32_init_emitter();
2441         ia32_init_finish();
2442         ia32_init_optimize();
2443         ia32_init_transform();
2444         ia32_init_x87();
2445         ia32_init_architecture();
2446 }