nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "lc_opts.h"
  28 #include "lc_opts_enum.h"
  29
  30 #include <math.h>
  31
  32 #include "irarch.h"
  33 #include "irgwalk.h"
  34 #include "irprog.h"
  35 #include "irprintf.h"
  36 #include "iredges_t.h"
  37 #include "ircons.h"
  38 #include "irflag.h"
  39 #include "irgmod.h"
  40 #include "irgopt.h"
  41 #include "irbitset.h"
  42 #include "irgopt.h"
  43 #include "irdump.h"
  44 #include "pdeq.h"
  45 #include "pset.h"
  46 #include "debug.h"
  47 #include "error.h"
  48 #include "xmalloc.h"
  49 #include "irtools.h"
  50 #include "iroptimize.h"
  51 #include "instrument.h"
  52 #include "iropt_t.h"
  53 #include "lower_dw.h"
  54 #include "lower_calls.h"
  55 #include "lower_mode_b.h"
  56 #include "lower_softfloat.h"
  57
  58 #include "beabi.h"
  59 #include "beirg.h"
  60 #include "benode.h"
  61 #include "belower.h"
  62 #include "besched.h"
  63 #include "be.h"
  64 #include "be_t.h"
  65 #include "beirgmod.h"
  66 #include "be_dbgout.h"
  67 #include "beblocksched.h"
  68 #include "bespillutil.h"
  69 #include "bespillslots.h"
  70 #include "bemodule.h"
  71 #include "begnuas.h"
  72 #include "bestate.h"
  73 #include "beflags.h"
  74 #include "betranshlp.h"
  75 #include "belistsched.h"
  76 #include "beabihelper.h"
  77 #include "bestack.h"
  78
  79 #include "bearch_ia32_t.h"
  80
  81 #include "ia32_new_nodes.h"
  82 #include "gen_ia32_regalloc_if.h"
  83 #include "ia32_common_transform.h"
  84 #include "ia32_transform.h"
  85 #include "ia32_emitter.h"
  86 #include "ia32_optimize.h"
  87 #include "ia32_x87.h"
  88 #include "ia32_dbg_stat.h"
  89 #include "ia32_finish.h"
  90 #include "ia32_fpu.h"
  91 #include "ia32_architecture.h"
  92
  93 #ifdef FIRM_GRGEN_BE
  94 #include "ia32_pbqp_transform.h"
  95
  96 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  97 #endif
  98
  99 ir_mode *ia32_mode_fpcw;
 100 ir_mode *ia32_mode_E;
 101 ir_type *ia32_type_E;
 102
 103 /** The current omit-fp state */
 104 static ir_type *omit_fp_between_type   = NULL;
 105 static ir_type *between_type           = NULL;
 106 static ir_entity *old_bp_ent           = NULL;
 107 static ir_entity *ret_addr_ent         = NULL;
 108 static ir_entity *omit_fp_ret_addr_ent = NULL;
 109
 110 /**
 111  * The environment for the intrinsic mapping.
 112  */
 113 static ia32_intrinsic_env_t intrinsic_env = {
 114         NULL,    /* the isa */
 115         NULL,    /* the irg, these entities belong to */
 116         NULL,    /* entity for __divdi3 library call */
 117         NULL,    /* entity for __moddi3 library call */
 118         NULL,    /* entity for __udivdi3 library call */
 119         NULL,    /* entity for __umoddi3 library call */
 120 };
 121
 122
 123 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 124
 125 /**
 126  * Used to create per-graph unique pseudo nodes.
 127  */
 128 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 129                                     create_const_node_func func,
 130                                     const arch_register_t* reg)
 131 {
 132         ir_node *block, *res;
 133
 134         if (*place != NULL)
 135                 return *place;
 136
 137         block = get_irg_start_block(irg);
 138         res = func(NULL, block);
 139         arch_set_irn_register(res, reg);
 140         *place = res;
 141
 142         return res;
 143 }
 144
 145 /* Creates the unique per irg GP NoReg node. */
 146 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 147 {
 148         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 149         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 150                             &ia32_registers[REG_GP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 154 {
 155         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 156         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 157                             &ia32_registers[REG_VFP_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 161 {
 162         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 163         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 164                             &ia32_registers[REG_XMM_NOREG]);
 165 }
 166
 167 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 168 {
 169         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 170         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 171                         &ia32_registers[REG_FPCW]);
 172 }
 173
 174
 175 /**
 176  * Returns the admissible noreg register node for input register pos of node irn.
 177  */
 178 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 179 {
 180         ir_graph                  *irg = get_irn_irg(irn);
 181         const arch_register_req_t *req = arch_get_irn_register_req_in(irn, pos);
 182
 183         assert(req != NULL && "Missing register requirements");
 184         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 185                 return ia32_new_NoReg_gp(irg);
 186
 187         if (ia32_cg_config.use_sse2) {
 188                 return ia32_new_NoReg_xmm(irg);
 189         } else {
 190                 return ia32_new_NoReg_vfp(irg);
 191         }
 192 }
 193
 194 static arch_irn_class_t ia32_classify(const ir_node *irn)
 195 {
 196         arch_irn_class_t classification = arch_irn_class_none;
 197
 198         assert(is_ia32_irn(irn));
 199
 200         if (is_ia32_is_reload(irn))
 201                 classification |= arch_irn_class_reload;
 202
 203         if (is_ia32_is_spill(irn))
 204                 classification |= arch_irn_class_spill;
 205
 206         if (is_ia32_is_remat(irn))
 207                 classification |= arch_irn_class_remat;
 208
 209         return classification;
 210 }
 211
 212 /**
 213  * The IA32 ABI callback object.
 214  */
 215 typedef struct {
 216         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 217         ir_graph *irg;                   /**< The associated graph. */
 218 } ia32_abi_env_t;
 219
 220 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 221 {
 222         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 223 }
 224
 225 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 226 {
 227         if (is_be_node(node))
 228                 be_node_set_frame_entity(node, entity);
 229         else
 230                 set_ia32_frame_ent(node, entity);
 231 }
 232
 233 static void ia32_set_frame_offset(ir_node *irn, int bias)
 234 {
 235         if (get_ia32_frame_ent(irn) == NULL)
 236                 return;
 237
 238         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 239                 ir_graph          *irg     = get_irn_irg(irn);
 240                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 241                 if (layout->sp_relative) {
 242                         /* Pop nodes modify the stack pointer before calculating the
 243                          * destination address, so fix this here
 244                          */
 245                         bias -= 4;
 246                 }
 247         }
 248         add_ia32_am_offs_int(irn, bias);
 249 }
 250
 251 static int ia32_get_sp_bias(const ir_node *node)
 252 {
 253         if (is_ia32_Call(node))
 254                 return -(int)get_ia32_call_attr_const(node)->pop;
 255
 256         if (is_ia32_Push(node))
 257                 return 4;
 258
 259         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 260                 return -4;
 261
 262         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 263                 return SP_BIAS_RESET;
 264         }
 265
 266         return 0;
 267 }
 268
 269 /**
 270  * Build the between type and entities if not already build.
 271  */
 272 static void ia32_build_between_type(void)
 273 {
 274 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 275         if (! between_type) {
 276                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 277                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 278
 279                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 280                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 281                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 282
 283                 set_entity_offset(old_bp_ent, 0);
 284                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 285                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 286                 set_type_state(between_type, layout_fixed);
 287
 288                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 289                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 290
 291                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 292                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 293                 set_type_state(omit_fp_between_type, layout_fixed);
 294         }
 295 #undef IDENT
 296 }
 297
 298 /**
 299  * Produces the type which sits between the stack args and the locals on the stack.
 300  * it will contain the return address and space to store the old base pointer.
 301  * @return The Firm type modeling the ABI between type.
 302  */
 303 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 304 {
 305         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 306         ia32_build_between_type();
 307         return layout->sp_relative ? omit_fp_between_type : between_type;
 308 }
 309
 310 /**
 311  * Return the stack entity that contains the return address.
 312  */
 313 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 314 {
 315         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 316         ia32_build_between_type();
 317         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 318 }
 319
 320 /**
 321  * Return the stack entity that contains the frame address.
 322  */
 323 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 324 {
 325         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 326         ia32_build_between_type();
 327         return layout->sp_relative ? NULL : old_bp_ent;
 328 }
 329
 330 /**
 331  * Get the estimated cycle count for @p irn.
 332  *
 333  * @param self The this pointer.
 334  * @param irn  The node.
 335  *
 336  * @return     The estimated cycle count for this operation
 337  */
 338 static int ia32_get_op_estimated_cost(const ir_node *irn)
 339 {
 340         int            cost;
 341         ia32_op_type_t op_tp;
 342
 343         if (is_Proj(irn))
 344                 return 0;
 345         if (!is_ia32_irn(irn))
 346                 return 0;
 347
 348         assert(is_ia32_irn(irn));
 349
 350         cost  = get_ia32_latency(irn);
 351         op_tp = get_ia32_op_type(irn);
 352
 353         if (is_ia32_CopyB(irn)) {
 354                 cost = 250;
 355         }
 356         else if (is_ia32_CopyB_i(irn)) {
 357                 int size = get_ia32_copyb_size(irn);
 358                 cost     = 20 + (int)ceil((4/3) * size);
 359         }
 360         /* in case of address mode operations add additional cycles */
 361         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 362                 /*
 363                         In case of stack access and access to fixed addresses add 5 cycles
 364                         (we assume they are in cache), other memory operations cost 20
 365                         cycles.
 366                 */
 367                 if (is_ia32_use_frame(irn) || (
 368                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 369                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 370                     )) {
 371                         cost += 5;
 372                 } else {
 373                         cost += 20;
 374                 }
 375         }
 376
 377         return cost;
 378 }
 379
 380 /**
 381  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 382  *
 383  * @param irn       The original operation
 384  * @param i         Index of the argument we want the inverse operation to yield
 385  * @param inverse   struct to be filled with the resulting inverse op
 386  * @param obstack   The obstack to use for allocation of the returned nodes array
 387  * @return          The inverse operation or NULL if operation invertible
 388  */
 389 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 390 {
 391         (void) irn;
 392         (void) i;
 393         (void) inverse;
 394         (void) obst;
 395         return NULL;
 396
 397 #if 0
 398         ir_mode  *mode;
 399         ir_mode  *irn_mode;
 400         ir_node  *block, *noreg, *nomem;
 401         dbg_info *dbgi;
 402
 403         /* we cannot invert non-ia32 irns */
 404         if (! is_ia32_irn(irn))
 405                 return NULL;
 406
 407         /* operand must always be a real operand (not base, index or mem) */
 408         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 409                 return NULL;
 410
 411         /* we don't invert address mode operations */
 412         if (get_ia32_op_type(irn) != ia32_Normal)
 413                 return NULL;
 414
 415         /* TODO: adjust for new immediates... */
 416         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 417                    irn);
 418         return NULL;
 419
 420         block    = get_nodes_block(irn);
 421         mode     = get_irn_mode(irn);
 422         irn_mode = get_irn_mode(irn);
 423         noreg    = get_irn_n(irn, 0);
 424         nomem    = get_irg_no_mem(irg);
 425         dbgi     = get_irn_dbg_info(irn);
 426
 427         /* initialize structure */
 428         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 429         inverse->costs = 0;
 430         inverse->n     = 1;
 431
 432         switch (get_ia32_irn_opcode(irn)) {
 433                 case iro_ia32_Add:
 434                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 435                                 /* we have an add with a const here */
 436                                 /* invers == add with negated const */
 437                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 438                                 inverse->costs   += 1;
 439                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 440                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 441                                 set_ia32_commutative(inverse->nodes[0]);
 442                         }
 443                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 444                                 /* we have an add with a symconst here */
 445                                 /* invers == sub with const */
 446                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 447                                 inverse->costs   += 2;
 448                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 449                         }
 450                         else {
 451                                 /* normal add: inverse == sub */
 452                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 453                                 inverse->costs   += 2;
 454                         }
 455                         break;
 456                 case iro_ia32_Sub:
 457                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 458                                 /* we have a sub with a const/symconst here */
 459                                 /* invers == add with this const */
 460                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 461                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 462                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 463                         }
 464                         else {
 465                                 /* normal sub */
 466                                 if (i == n_ia32_binary_left) {
 467                                         inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 468                                 }
 469                                 else {
 470                                         inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 471                                 }
 472                                 inverse->costs += 1;
 473                         }
 474                         break;
 475                 case iro_ia32_Xor:
 476                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 477                                 /* xor with const: inverse = xor */
 478                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 479                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 480                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 481                         }
 482                         else {
 483                                 /* normal xor */
 484                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 485                                 inverse->costs   += 1;
 486                         }
 487                         break;
 488                 case iro_ia32_Not: {
 489                         inverse->nodes[0] = new_bd_ia32_Not(dbgi, block, (ir_node*) irn);
 490                         inverse->costs   += 1;
 491                         break;
 492                 }
 493                 case iro_ia32_Neg: {
 494                         inverse->nodes[0] = new_bd_ia32_Neg(dbgi, block, (ir_node*) irn);
 495                         inverse->costs   += 1;
 496                         break;
 497                 }
 498                 default:
 499                         /* inverse operation not supported */
 500                         return NULL;
 501         }
 502
 503         return inverse;
 504 #endif
 505 }
 506
 507 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 508 {
 509         if (mode_is_float(mode))
 510                 return mode_D;
 511
 512         return mode_Iu;
 513 }
 514
 515 /**
 516  * Get the mode that should be used for spilling value node
 517  */
 518 static ir_mode *get_spill_mode(const ir_node *node)
 519 {
 520         ir_mode *mode = get_irn_mode(node);
 521         return get_spill_mode_mode(mode);
 522 }
 523
 524 /**
 525  * Checks whether an addressmode reload for a node with mode mode is compatible
 526  * with a spillslot of mode spill_mode
 527  */
 528 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 529 {
 530         return !mode_is_float(mode) || mode == spillmode;
 531 }
 532
 533 /**
 534  * Check if irn can load its operand at position i from memory (source addressmode).
 535  * @param irn    The irn to be checked
 536  * @param i      The operands position
 537  * @return Non-Zero if operand can be loaded
 538  */
 539 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 540 {
 541         ir_node       *op        = get_irn_n(irn, i);
 542         const ir_mode *mode      = get_irn_mode(op);
 543         const ir_mode *spillmode = get_spill_mode(op);
 544
 545         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 546             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 547             !ia32_is_spillmode_compatible(mode, spillmode) ||
 548             is_ia32_use_frame(irn))                            /* must not already use frame */
 549                 return 0;
 550
 551         switch (get_ia32_am_support(irn)) {
 552                 case ia32_am_none:
 553                         return 0;
 554
 555                 case ia32_am_unary:
 556                         if (i != n_ia32_unary_op)
 557                                 return 0;
 558                         break;
 559
 560                 case ia32_am_binary:
 561                         switch (i) {
 562                                 case n_ia32_binary_left: {
 563                                         const arch_register_req_t *req;
 564                                         if (!is_ia32_commutative(irn))
 565                                                 return 0;
 566
 567                                         /* we can't swap left/right for limited registers
 568                                          * (As this (currently) breaks constraint handling copies)
 569                                          */
 570                                         req = arch_get_irn_register_req_in(irn, n_ia32_binary_left);
 571                                         if (req->type & arch_register_req_type_limited)
 572                                                 return 0;
 573                                         break;
 574                                 }
 575
 576                                 case n_ia32_binary_right:
 577                                         break;
 578
 579                                 default:
 580                                         return 0;
 581                         }
 582                         break;
 583
 584                 default:
 585                         panic("Unknown AM type");
 586         }
 587
 588         /* HACK: must not already use "real" memory.
 589          * This can happen for Call and Div */
 590         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 591                 return 0;
 592
 593         return 1;
 594 }
 595
 596 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 597                                         unsigned int i)
 598 {
 599         ir_mode *load_mode;
 600         ir_mode *dest_op_mode;
 601
 602         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 603
 604         set_ia32_op_type(irn, ia32_AddrModeS);
 605
 606         load_mode    = get_irn_mode(get_irn_n(irn, i));
 607         dest_op_mode = get_ia32_ls_mode(irn);
 608         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 609                 set_ia32_ls_mode(irn, load_mode);
 610         }
 611         set_ia32_use_frame(irn);
 612         set_ia32_need_stackent(irn);
 613
 614         if (i == n_ia32_binary_left                    &&
 615             get_ia32_am_support(irn) == ia32_am_binary &&
 616             /* immediates are only allowed on the right side */
 617             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 618                 ia32_swap_left_right(irn);
 619                 i = n_ia32_binary_right;
 620         }
 621
 622         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 623
 624         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 625         set_irn_n(irn, n_ia32_mem,  spill);
 626         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 627         set_ia32_is_reload(irn);
 628 }
 629
 630 static const be_abi_callbacks_t ia32_abi_callbacks = {
 631         ia32_abi_get_between_type,
 632 };
 633
 634 /* register allocator interface */
 635 static const arch_irn_ops_t ia32_irn_ops = {
 636         ia32_classify,
 637         ia32_get_frame_entity,
 638         ia32_set_frame_offset,
 639         ia32_get_sp_bias,
 640         ia32_get_inverse,
 641         ia32_get_op_estimated_cost,
 642         ia32_possible_memory_operand,
 643         ia32_perform_memory_operand,
 644 };
 645
 646 static ir_entity *mcount = NULL;
 647 static int gprof = 0;
 648
 649 static void ia32_before_abi(ir_graph *irg)
 650 {
 651         if (gprof) {
 652                 if (mcount == NULL) {
 653                         ir_type *tp = new_type_method(0, 0);
 654                         ident   *id = new_id_from_str("mcount");
 655                         mcount = new_entity(get_glob_type(), id, tp);
 656                         /* FIXME: enter the right ld_ident here */
 657                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 658                         set_entity_visibility(mcount, ir_visibility_external);
 659                 }
 660                 instrument_initcall(irg, mcount);
 661         }
 662 }
 663
 664 /**
 665  * Transforms the standard firm graph into
 666  * an ia32 firm graph
 667  */
 668 static void ia32_prepare_graph(ir_graph *irg)
 669 {
 670         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 671
 672 #ifdef FIRM_GRGEN_BE
 673         switch (be_transformer) {
 674         case TRANSFORMER_DEFAULT:
 675                 /* transform remaining nodes into assembler instructions */
 676                 ia32_transform_graph(irg);
 677                 break;
 678
 679         case TRANSFORMER_PBQP:
 680         case TRANSFORMER_RAND:
 681                 /* transform nodes into assembler instructions by PBQP magic */
 682                 ia32_transform_graph_by_pbqp(irg);
 683                 break;
 684
 685         default:
 686                 panic("invalid transformer");
 687         }
 688 #else
 689         ia32_transform_graph(irg);
 690 #endif
 691
 692         /* do local optimizations (mainly CSE) */
 693         optimize_graph_df(irg);
 694         /* backend code expects that outedges are always enabled */
 695         edges_assure(irg);
 696
 697         if (irg_data->dump)
 698                 dump_ir_graph(irg, "transformed");
 699
 700         /* optimize address mode */
 701         ia32_optimize_graph(irg);
 702
 703         /* do code placement, to optimize the position of constants */
 704         place_code(irg);
 705         /* backend code expects that outedges are always enabled */
 706         edges_assure(irg);
 707
 708         if (irg_data->dump)
 709                 dump_ir_graph(irg, "place");
 710 }
 711
 712 ir_node *ia32_turn_back_am(ir_node *node)
 713 {
 714         dbg_info *dbgi  = get_irn_dbg_info(node);
 715         ir_graph *irg   = get_irn_irg(node);
 716         ir_node  *block = get_nodes_block(node);
 717         ir_node  *base  = get_irn_n(node, n_ia32_base);
 718         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 719         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 720         ir_node  *noreg;
 721
 722         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 723         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 724
 725         ia32_copy_am_attrs(load, node);
 726         if (is_ia32_is_reload(node))
 727                 set_ia32_is_reload(load);
 728         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 729
 730         switch (get_ia32_am_support(node)) {
 731                 case ia32_am_unary:
 732                         set_irn_n(node, n_ia32_unary_op, load_res);
 733                         break;
 734
 735                 case ia32_am_binary:
 736                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 737                                 set_irn_n(node, n_ia32_binary_left, load_res);
 738                         } else {
 739                                 set_irn_n(node, n_ia32_binary_right, load_res);
 740                         }
 741                         break;
 742
 743                 default:
 744                         panic("Unknown AM type");
 745         }
 746         noreg = ia32_new_NoReg_gp(current_ir_graph);
 747         set_irn_n(node, n_ia32_base,  noreg);
 748         set_irn_n(node, n_ia32_index, noreg);
 749         set_ia32_am_offs_int(node, 0);
 750         set_ia32_am_sc(node, NULL);
 751         set_ia32_am_scale(node, 0);
 752         clear_ia32_am_sc_sign(node);
 753
 754         /* rewire mem-proj */
 755         if (get_irn_mode(node) == mode_T) {
 756                 const ir_edge_t *edge;
 757                 foreach_out_edge(node, edge) {
 758                         ir_node *out = get_edge_src_irn(edge);
 759                         if (get_irn_mode(out) == mode_M) {
 760                                 set_Proj_pred(out, load);
 761                                 set_Proj_proj(out, pn_ia32_Load_M);
 762                                 break;
 763                         }
 764                 }
 765         }
 766
 767         set_ia32_op_type(node, ia32_Normal);
 768         if (sched_is_scheduled(node))
 769                 sched_add_before(node, load);
 770
 771         return load_res;
 772 }
 773
 774 static ir_node *flags_remat(ir_node *node, ir_node *after)
 775 {
 776         /* we should turn back source address mode when rematerializing nodes */
 777         ia32_op_type_t type;
 778         ir_node        *block;
 779         ir_node        *copy;
 780
 781         if (is_Block(after)) {
 782                 block = after;
 783         } else {
 784                 block = get_nodes_block(after);
 785         }
 786
 787         type = get_ia32_op_type(node);
 788         switch (type) {
 789                 case ia32_AddrModeS:
 790                         ia32_turn_back_am(node);
 791                         break;
 792
 793                 case ia32_AddrModeD:
 794                         /* TODO implement this later... */
 795                         panic("found DestAM with flag user %+F this should not happen", node);
 796
 797                 default: assert(type == ia32_Normal); break;
 798         }
 799
 800         copy = exact_copy(node);
 801         set_nodes_block(copy, block);
 802         sched_add_after(after, copy);
 803
 804         return copy;
 805 }
 806
 807 /**
 808  * Called before the register allocator.
 809  */
 810 static void ia32_before_ra(ir_graph *irg)
 811 {
 812         /* setup fpu rounding modes */
 813         ia32_setup_fpu_mode(irg);
 814
 815         /* fixup flags */
 816         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 817                            &flags_remat, NULL);
 818
 819         be_add_missing_keeps(irg);
 820 }
 821
 822
 823 /**
 824  * Transforms a be_Reload into a ia32 Load.
 825  */
 826 static void transform_to_Load(ir_node *node)
 827 {
 828         ir_graph *irg        = get_irn_irg(node);
 829         dbg_info *dbgi       = get_irn_dbg_info(node);
 830         ir_node *block       = get_nodes_block(node);
 831         ir_entity *ent       = be_get_frame_entity(node);
 832         ir_mode *mode        = get_irn_mode(node);
 833         ir_mode *spillmode   = get_spill_mode(node);
 834         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 835         ir_node *sched_point = NULL;
 836         ir_node *ptr         = get_irg_frame(irg);
 837         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 838         ir_node *new_op, *proj;
 839         const arch_register_t *reg;
 840
 841         if (sched_is_scheduled(node)) {
 842                 sched_point = sched_prev(node);
 843         }
 844
 845         if (mode_is_float(spillmode)) {
 846                 if (ia32_cg_config.use_sse2)
 847                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 848                 else
 849                         new_op = new_bd_ia32_vfld(dbgi, block, ptr, noreg, mem, spillmode);
 850         }
 851         else if (get_mode_size_bits(spillmode) == 128) {
 852                 /* Reload 128 bit SSE registers */
 853                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 854         }
 855         else
 856                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 857
 858         set_ia32_op_type(new_op, ia32_AddrModeS);
 859         set_ia32_ls_mode(new_op, spillmode);
 860         set_ia32_frame_ent(new_op, ent);
 861         set_ia32_use_frame(new_op);
 862         set_ia32_is_reload(new_op);
 863
 864         DBG_OPT_RELOAD2LD(node, new_op);
 865
 866         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 867
 868         if (sched_point) {
 869                 sched_add_after(sched_point, new_op);
 870                 sched_remove(node);
 871         }
 872
 873         /* copy the register from the old node to the new Load */
 874         reg = arch_get_irn_register(node);
 875         arch_set_irn_register(proj, reg);
 876
 877         SET_IA32_ORIG_NODE(new_op, node);
 878
 879         exchange(node, proj);
 880 }
 881
 882 /**
 883  * Transforms a be_Spill node into a ia32 Store.
 884  */
 885 static void transform_to_Store(ir_node *node)
 886 {
 887         ir_graph *irg  = get_irn_irg(node);
 888         dbg_info *dbgi = get_irn_dbg_info(node);
 889         ir_node *block = get_nodes_block(node);
 890         ir_entity *ent = be_get_frame_entity(node);
 891         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 892         ir_mode *mode  = get_spill_mode(spillval);
 893         ir_node *noreg = ia32_new_NoReg_gp(irg);
 894         ir_node *nomem = get_irg_no_mem(irg);
 895         ir_node *ptr   = get_irg_frame(irg);
 896         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 897         ir_node *res;
 898         ir_node *store;
 899         ir_node *sched_point = NULL;
 900
 901         if (sched_is_scheduled(node)) {
 902                 sched_point = sched_prev(node);
 903         }
 904
 905         if (mode_is_float(mode)) {
 906                 if (ia32_cg_config.use_sse2) {
 907                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 908                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 909                 } else {
 910                         store = new_bd_ia32_vfst(dbgi, block, ptr, noreg, nomem, val, mode);
 911                         res   = new_r_Proj(store, mode_M, pn_ia32_vfst_M);
 912                 }
 913         } else if (get_mode_size_bits(mode) == 128) {
 914                 /* Spill 128 bit SSE registers */
 915                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 916                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 917         } else if (get_mode_size_bits(mode) == 8) {
 918                 store = new_bd_ia32_Store8Bit(dbgi, block, ptr, noreg, nomem, val);
 919                 res   = new_r_Proj(store, mode_M, pn_ia32_Store8Bit_M);
 920         } else {
 921                 store = new_bd_ia32_Store(dbgi, block, ptr, noreg, nomem, val);
 922                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 923         }
 924
 925         set_ia32_op_type(store, ia32_AddrModeD);
 926         set_ia32_ls_mode(store, mode);
 927         set_ia32_frame_ent(store, ent);
 928         set_ia32_use_frame(store);
 929         set_ia32_is_spill(store);
 930         SET_IA32_ORIG_NODE(store, node);
 931         DBG_OPT_SPILL2ST(node, store);
 932
 933         if (sched_point) {
 934                 sched_add_after(sched_point, store);
 935                 sched_remove(node);
 936         }
 937
 938         exchange(node, res);
 939 }
 940
 941 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 942 {
 943         dbg_info *dbgi  = get_irn_dbg_info(node);
 944         ir_node  *block = get_nodes_block(node);
 945         ir_graph *irg   = get_irn_irg(node);
 946         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 947         ir_node  *frame = get_irg_frame(irg);
 948
 949         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 950
 951         set_ia32_frame_ent(push, ent);
 952         set_ia32_use_frame(push);
 953         set_ia32_op_type(push, ia32_AddrModeS);
 954         set_ia32_ls_mode(push, mode_Is);
 955         set_ia32_is_spill(push);
 956
 957         sched_add_before(schedpoint, push);
 958         return push;
 959 }
 960
 961 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 962 {
 963         dbg_info *dbgi  = get_irn_dbg_info(node);
 964         ir_node  *block = get_nodes_block(node);
 965         ir_graph *irg   = get_irn_irg(node);
 966         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 967         ir_node  *frame = get_irg_frame(irg);
 968
 969         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 970                                           get_irg_no_mem(irg), sp);
 971
 972         set_ia32_frame_ent(pop, ent);
 973         set_ia32_use_frame(pop);
 974         set_ia32_op_type(pop, ia32_AddrModeD);
 975         set_ia32_ls_mode(pop, mode_Is);
 976         set_ia32_is_reload(pop);
 977
 978         sched_add_before(schedpoint, pop);
 979
 980         return pop;
 981 }
 982
 983 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 984 {
 985         dbg_info *dbgi   = get_irn_dbg_info(node);
 986         ir_mode  *spmode = mode_Iu;
 987         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 988         ir_node *sp;
 989
 990         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 991         arch_set_irn_register(sp, spreg);
 992
 993         return sp;
 994 }
 995
 996 /**
 997  * Transform MemPerm, currently we do this the ugly way and produce
 998  * push/pop into/from memory cascades. This is possible without using
 999  * any registers.
1000  */
1001 static void transform_MemPerm(ir_node *node)
1002 {
1003         ir_node         *block = get_nodes_block(node);
1004         ir_graph        *irg   = get_irn_irg(node);
1005         ir_node         *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
1006         int              arity = be_get_MemPerm_entity_arity(node);
1007         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1008         ir_node         *in[1];
1009         ir_node         *keep;
1010         int              i;
1011         const ir_edge_t *edge;
1012         const ir_edge_t *next;
1013
1014         /* create Pushs */
1015         for (i = 0; i < arity; ++i) {
1016                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1017                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1018                 ir_type *enttype = get_entity_type(inent);
1019                 unsigned entsize = get_type_size_bytes(enttype);
1020                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1021                 ir_node *mem = get_irn_n(node, i + 1);
1022                 ir_node *push;
1023
1024                 /* work around cases where entities have different sizes */
1025                 if (entsize2 < entsize)
1026                         entsize = entsize2;
1027                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1028
1029                 push = create_push(node, node, sp, mem, inent);
1030                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1031                 if (entsize == 8) {
1032                         /* add another push after the first one */
1033                         push = create_push(node, node, sp, mem, inent);
1034                         add_ia32_am_offs_int(push, 4);
1035                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1036                 }
1037
1038                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
1039         }
1040
1041         /* create pops */
1042         for (i = arity - 1; i >= 0; --i) {
1043                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1044                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1045                 ir_type *enttype = get_entity_type(outent);
1046                 unsigned entsize = get_type_size_bytes(enttype);
1047                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1048                 ir_node *pop;
1049
1050                 /* work around cases where entities have different sizes */
1051                 if (entsize2 < entsize)
1052                         entsize = entsize2;
1053                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1054
1055                 pop = create_pop(node, node, sp, outent);
1056                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1057                 if (entsize == 8) {
1058                         add_ia32_am_offs_int(pop, 4);
1059
1060                         /* add another pop after the first one */
1061                         pop = create_pop(node, node, sp, outent);
1062                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1063                 }
1064
1065                 pops[i] = pop;
1066         }
1067
1068         in[0] = sp;
1069         keep  = be_new_Keep(block, 1, in);
1070         sched_add_before(node, keep);
1071
1072         /* exchange memprojs */
1073         foreach_out_edge_safe(node, edge, next) {
1074                 ir_node *proj = get_edge_src_irn(edge);
1075                 int p = get_Proj_proj(proj);
1076
1077                 assert(p < arity);
1078
1079                 set_Proj_pred(proj, pops[p]);
1080                 set_Proj_proj(proj, pn_ia32_Pop_M);
1081         }
1082
1083         /* remove memperm */
1084         sched_remove(node);
1085         kill_node(node);
1086 }
1087
1088 /**
1089  * Block-Walker: Calls the transform functions Spill and Reload.
1090  */
1091 static void ia32_after_ra_walker(ir_node *block, void *env)
1092 {
1093         ir_node *node, *prev;
1094         (void) env;
1095
1096         /* beware: the schedule is changed here */
1097         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1098                 prev = sched_prev(node);
1099
1100                 if (be_is_Reload(node)) {
1101                         transform_to_Load(node);
1102                 } else if (be_is_Spill(node)) {
1103                         transform_to_Store(node);
1104                 } else if (be_is_MemPerm(node)) {
1105                         transform_MemPerm(node);
1106                 }
1107         }
1108 }
1109
1110 /**
1111  * Collects nodes that need frame entities assigned.
1112  */
1113 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1114 {
1115         be_fec_env_t  *env = (be_fec_env_t*)data;
1116         const ir_mode *mode;
1117         int            align;
1118
1119         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1120                 mode  = get_spill_mode_mode(get_irn_mode(node));
1121                 align = get_mode_size_bytes(mode);
1122         } else if (is_ia32_irn(node)         &&
1123                         get_ia32_frame_ent(node) == NULL &&
1124                         is_ia32_use_frame(node)) {
1125                 if (is_ia32_need_stackent(node))
1126                         goto need_stackent;
1127
1128                 switch (get_ia32_irn_opcode(node)) {
1129 need_stackent:
1130                         case iro_ia32_Load: {
1131                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1132
1133                                 if (attr->data.need_32bit_stackent) {
1134                                         mode = mode_Is;
1135                                 } else if (attr->data.need_64bit_stackent) {
1136                                         mode = mode_Ls;
1137                                 } else {
1138                                         mode = get_ia32_ls_mode(node);
1139                                         if (is_ia32_is_reload(node))
1140                                                 mode = get_spill_mode_mode(mode);
1141                                 }
1142                                 align = get_mode_size_bytes(mode);
1143                                 break;
1144                         }
1145
1146                         case iro_ia32_vfild:
1147                         case iro_ia32_vfld:
1148                         case iro_ia32_xLoad: {
1149                                 mode  = get_ia32_ls_mode(node);
1150                                 align = 4;
1151                                 break;
1152                         }
1153
1154                         case iro_ia32_FldCW: {
1155                                 /* although 2 byte would be enough 4 byte performs best */
1156                                 mode  = mode_Iu;
1157                                 align = 4;
1158                                 break;
1159                         }
1160
1161                         default:
1162 #ifndef NDEBUG
1163                                 panic("unexpected frame user while collection frame entity nodes");
1164
1165                         case iro_ia32_FnstCW:
1166                         case iro_ia32_Store8Bit:
1167                         case iro_ia32_Store:
1168                         case iro_ia32_fst:
1169                         case iro_ia32_fstp:
1170                         case iro_ia32_vfist:
1171                         case iro_ia32_vfisttp:
1172                         case iro_ia32_vfst:
1173                         case iro_ia32_xStore:
1174                         case iro_ia32_xStoreSimple:
1175 #endif
1176                                 return;
1177                 }
1178         } else {
1179                 return;
1180         }
1181         be_node_needs_frame_entity(env, node, mode, align);
1182 }
1183
1184 static int determine_ebp_input(ir_node *ret)
1185 {
1186         const arch_register_t *bp = &ia32_registers[REG_EBP];
1187         int   arity               = get_irn_arity(ret);
1188         int   i;
1189
1190         for (i = 0; i < arity; ++i) {
1191                 ir_node *input = get_irn_n(ret, i);
1192                 if (arch_get_irn_register(input) == bp)
1193                         return i;
1194         }
1195         panic("no ebp input found at %+F", ret);
1196 }
1197
1198 static void introduce_epilog(ir_node *ret)
1199 {
1200         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1201         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1202         ir_graph              *irg        = get_irn_irg(ret);
1203         ir_type               *frame_type = get_irg_frame_type(irg);
1204         unsigned               frame_size = get_type_size_bytes(frame_type);
1205         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1206         ir_node               *block      = get_nodes_block(ret);
1207         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1208         ir_node               *curr_sp    = first_sp;
1209         ir_mode               *mode_gp    = mode_Iu;
1210
1211         if (!layout->sp_relative) {
1212                 int      n_ebp   = determine_ebp_input(ret);
1213                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1214                 if (ia32_cg_config.use_leave) {
1215                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1216                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1217                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1218                         arch_set_irn_register(curr_bp, bp);
1219                         arch_set_irn_register(curr_sp, sp);
1220                         sched_add_before(ret, leave);
1221                 } else {
1222                         ir_node *pop;
1223                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1224                         /* copy ebp to esp */
1225                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1226                         arch_set_irn_register(curr_sp, sp);
1227                         sched_add_before(ret, curr_sp);
1228
1229                         /* pop ebp */
1230                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1231                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1232                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1233                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1234                         arch_set_irn_register(curr_bp, bp);
1235                         arch_set_irn_register(curr_sp, sp);
1236                         sched_add_before(ret, pop);
1237
1238                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1239                 }
1240                 set_irn_n(ret, n_ebp, curr_bp);
1241         } else {
1242                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1243                 sched_add_before(ret, incsp);
1244                 curr_sp = incsp;
1245         }
1246         set_irn_n(ret, n_be_Return_sp, curr_sp);
1247
1248         /* keep verifier happy... */
1249         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1250                 kill_node(first_sp);
1251         }
1252 }
1253
1254 /**
1255  * put the Prolog code at the beginning, epilog code before each return
1256  */
1257 static void introduce_prolog_epilog(ir_graph *irg)
1258 {
1259         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1260         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1261         ir_node               *start      = get_irg_start(irg);
1262         ir_node               *block      = get_nodes_block(start);
1263         ir_type               *frame_type = get_irg_frame_type(irg);
1264         unsigned               frame_size = get_type_size_bytes(frame_type);
1265         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1266         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1267         ir_node               *curr_sp    = initial_sp;
1268         ir_mode               *mode_gp    = mode_Iu;
1269
1270         if (!layout->sp_relative) {
1271                 /* push ebp */
1272                 ir_node *mem        = get_irg_initial_mem(irg);
1273                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1274                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1275                 ir_node *curr_bp    = initial_bp;
1276                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, curr_bp, curr_sp);
1277                 ir_node *incsp;
1278
1279                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1280                 mem     = new_r_Proj(push, mode_M, pn_ia32_Push_M);
1281                 arch_set_irn_register(curr_sp, sp);
1282                 sched_add_after(start, push);
1283
1284                 /* move esp to ebp */
1285                 curr_bp = be_new_Copy(block, curr_sp);
1286                 sched_add_after(push, curr_bp);
1287                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1288                 curr_sp = be_new_CopyKeep_single(block, curr_sp, curr_bp);
1289                 sched_add_after(curr_bp, curr_sp);
1290                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1291                 edges_reroute(initial_bp, curr_bp);
1292                 set_irn_n(push, n_ia32_Push_val, initial_bp);
1293
1294                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1295                 edges_reroute(initial_sp, incsp);
1296                 set_irn_n(push, n_ia32_Push_stack, initial_sp);
1297                 sched_add_after(curr_sp, incsp);
1298
1299                 /* make sure the initial IncSP is really used by someone */
1300                 if (get_irn_n_edges(incsp) <= 1) {
1301                         ir_node *in[] = { incsp };
1302                         ir_node *keep = be_new_Keep(block, 1, in);
1303                         sched_add_after(incsp, keep);
1304                 }
1305
1306                 layout->initial_bias = -4;
1307         } else {
1308                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1309                 edges_reroute(initial_sp, incsp);
1310                 be_set_IncSP_pred(incsp, curr_sp);
1311                 sched_add_after(start, incsp);
1312         }
1313
1314         /* introduce epilog for every return node */
1315         {
1316                 ir_node *end_block = get_irg_end_block(irg);
1317                 int      arity     = get_irn_arity(end_block);
1318                 int      i;
1319
1320                 for (i = 0; i < arity; ++i) {
1321                         ir_node *ret = get_irn_n(end_block, i);
1322                         assert(be_is_Return(ret));
1323                         introduce_epilog(ret);
1324                 }
1325         }
1326 }
1327
1328 /**
1329  * Last touchups for the graph before emit: x87 simulation to replace the
1330  * virtual with real x87 instructions, creating a block schedule and peephole
1331  * optimisations.
1332  */
1333 static void ia32_finish(ir_graph *irg)
1334 {
1335         ia32_irg_data_t   *irg_data     = ia32_get_irg_data(irg);
1336         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1337         bool               at_begin     = stack_layout->sp_relative ? true : false;
1338         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1339
1340         /* create and coalesce frame entities */
1341         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1342         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1343         be_free_frame_entity_coalescer(fec_env);
1344
1345         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1346
1347         introduce_prolog_epilog(irg);
1348
1349         /* fix stack entity offsets */
1350         be_abi_fix_stack_nodes(irg);
1351         be_abi_fix_stack_bias(irg);
1352
1353         /* fix 2-address code constraints */
1354         ia32_finish_irg(irg);
1355
1356         /* we might have to rewrite x87 virtual registers */
1357         if (irg_data->do_x87_sim) {
1358                 ia32_x87_simulate_graph(irg);
1359         }
1360
1361         /* do peephole optimisations */
1362         ia32_peephole_optimization(irg);
1363
1364         be_remove_dead_nodes_from_schedule(irg);
1365
1366         /* create block schedule, this also removes empty blocks which might
1367          * produce critical edges */
1368         irg_data->blk_sched = be_create_block_schedule(irg);
1369 }
1370
1371 /**
1372  * Emits the code, closes the output file and frees
1373  * the code generator interface.
1374  */
1375 static void ia32_emit(ir_graph *irg)
1376 {
1377         if (ia32_cg_config.emit_machcode) {
1378                 ia32_gen_binary_routine(irg);
1379         } else {
1380                 ia32_gen_routine(irg);
1381         }
1382 }
1383
1384 /**
1385  * Returns the node representing the PIC base.
1386  */
1387 static ir_node *ia32_get_pic_base(ir_graph *irg)
1388 {
1389         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1390         ir_node         *block;
1391         ir_node         *get_eip = irg_data->get_eip;
1392         if (get_eip != NULL)
1393                 return get_eip;
1394
1395         block             = get_irg_start_block(irg);
1396         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1397         irg_data->get_eip = get_eip;
1398
1399         return get_eip;
1400 }
1401
1402 /**
1403  * Initializes a IA32 code generator.
1404  */
1405 static void ia32_init_graph(ir_graph *irg)
1406 {
1407         struct obstack  *obst     = be_get_be_obst(irg);
1408         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1409
1410         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1411
1412         if (gprof) {
1413                 /* Linux gprof implementation needs base pointer */
1414                 be_get_irg_options(irg)->omit_fp = 0;
1415         }
1416
1417         be_birg_from_irg(irg)->isa_link = irg_data;
1418 }
1419
1420
1421 /**
1422  * Set output modes for GCC
1423  */
1424 static const tarval_mode_info mo_integer = {
1425         TVO_HEX,
1426         "0x",
1427         NULL,
1428 };
1429
1430 /*
1431  * set the tarval output mode of all integer modes to decimal
1432  */
1433 static void set_tarval_output_modes(void)
1434 {
1435         size_t i;
1436
1437         for (i = get_irp_n_modes(); i > 0;) {
1438                 ir_mode *mode = get_irp_mode(--i);
1439
1440                 if (mode_is_int(mode))
1441                         set_tarval_mode_output_option(mode, &mo_integer);
1442         }
1443 }
1444
1445 extern const arch_isa_if_t ia32_isa_if;
1446
1447 /**
1448  * The template that generates a new ISA object.
1449  * Note that this template can be changed by command line
1450  * arguments.
1451  */
1452 static ia32_isa_t ia32_isa_template = {
1453         {
1454                 &ia32_isa_if,            /* isa interface implementation */
1455                 N_IA32_REGISTERS,
1456                 ia32_registers,
1457                 N_IA32_CLASSES,
1458                 ia32_reg_classes,
1459                 &ia32_registers[REG_ESP],  /* stack pointer register */
1460                 &ia32_registers[REG_EBP],  /* base pointer register */
1461                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1462                 2,                       /* power of two stack alignment, 2^2 == 4 */
1463                 NULL,                    /* main environment */
1464                 7,                       /* costs for a spill instruction */
1465                 5,                       /* costs for a reload instruction */
1466                 false,                   /* no custom abi handling */
1467         },
1468         NULL,                    /* tv_ents */
1469         IA32_FPU_ARCH_X87,       /* FPU architecture */
1470 };
1471
1472 static void init_asm_constraints(void)
1473 {
1474         be_init_default_asm_constraint_flags();
1475
1476         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1477         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1478         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1479         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1480         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1481         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1482         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1483         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1484         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1485         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1486         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1487         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1488         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1489         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1490         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1491         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1492         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1493         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1494         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1495         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1496
1497         /* no support for autodecrement/autoincrement */
1498         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1499         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1500         /* no float consts */
1501         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1502         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1503         /* makes no sense on x86 */
1504         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1505         /* no support for sse consts yet */
1506         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1507         /* no support for x87 consts yet */
1508         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1509         /* no support for mmx registers yet */
1510         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1511         /* not available in 32bit mode */
1512         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1513         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1514
1515         /* no code yet to determine register class needed... */
1516         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1517 }
1518
1519 /**
1520  * Initializes the backend ISA.
1521  */
1522 static arch_env_t *ia32_init(const be_main_env_t *env)
1523 {
1524         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1525
1526         set_tarval_output_modes();
1527
1528         *isa = ia32_isa_template;
1529
1530         if (ia32_mode_fpcw == NULL) {
1531                 ia32_mode_fpcw = new_int_mode("Fpcw", irma_twos_complement, 16, 0, 0);
1532         }
1533
1534         ia32_register_init();
1535         ia32_create_opcodes(&ia32_irn_ops);
1536
1537         isa->tv_ent         = pmap_create();
1538
1539         /* enter the ISA object into the intrinsic environment */
1540         intrinsic_env.isa = isa;
1541
1542         be_emit_init(env->file_handle);
1543         be_gas_begin_compilation_unit(env);
1544
1545         return &isa->base;
1546 }
1547
1548 /**
1549  * Closes the output file and frees the ISA structure.
1550  */
1551 static void ia32_done(void *self)
1552 {
1553         ia32_isa_t *isa = (ia32_isa_t*)self;
1554
1555         /* emit now all global declarations */
1556         be_gas_end_compilation_unit(isa->base.main_env);
1557
1558         be_emit_exit();
1559
1560         pmap_destroy(isa->tv_ent);
1561         free(self);
1562 }
1563
1564 /**
1565  * Returns the register for parameter nr.
1566  */
1567 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1568                                                     const ir_mode *mode)
1569 {
1570         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1571                 &ia32_registers[REG_ECX],
1572                 &ia32_registers[REG_EDX],
1573                 NULL
1574         };
1575         static const unsigned MAXNUM_GPREG_ARGS = 3;
1576
1577         static const arch_register_t *gpreg_param_reg_regparam[] = {
1578                 &ia32_registers[REG_EAX],
1579                 &ia32_registers[REG_EDX],
1580                 &ia32_registers[REG_ECX]
1581         };
1582
1583         static const arch_register_t *gpreg_param_reg_this[] = {
1584                 &ia32_registers[REG_ECX],
1585                 NULL,
1586                 NULL
1587         };
1588
1589         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1590                 &ia32_registers[REG_XMM0],
1591                 &ia32_registers[REG_XMM1],
1592                 &ia32_registers[REG_XMM2],
1593                 &ia32_registers[REG_XMM3],
1594                 &ia32_registers[REG_XMM4],
1595                 &ia32_registers[REG_XMM5],
1596                 &ia32_registers[REG_XMM6],
1597                 &ia32_registers[REG_XMM7]
1598         };
1599
1600         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1601                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1602         };
1603         static const unsigned MAXNUM_SSE_ARGS = 8;
1604
1605         if ((cc & cc_this_call) && nr == 0)
1606                 return gpreg_param_reg_this[0];
1607
1608         if (! (cc & cc_reg_param))
1609                 return NULL;
1610
1611         if (mode_is_float(mode)) {
1612                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1613                         return NULL;
1614                 if (nr >= MAXNUM_SSE_ARGS)
1615                         return NULL;
1616
1617                 if (cc & cc_this_call) {
1618                         return fpreg_sse_param_reg_this[nr];
1619                 }
1620                 return fpreg_sse_param_reg_std[nr];
1621         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1622                 unsigned num_regparam;
1623
1624                 if (get_mode_size_bits(mode) > 32)
1625                         return NULL;
1626
1627                 if (nr >= MAXNUM_GPREG_ARGS)
1628                         return NULL;
1629
1630                 if (cc & cc_this_call) {
1631                         return gpreg_param_reg_this[nr];
1632                 }
1633                 num_regparam = cc & ~cc_bits;
1634                 if (num_regparam == 0) {
1635                         /* default fastcall */
1636                         return gpreg_param_reg_fastcall[nr];
1637                 }
1638                 if (nr < num_regparam)
1639                         return gpreg_param_reg_regparam[nr];
1640                 return NULL;
1641         }
1642
1643         panic("unknown argument mode");
1644 }
1645
1646 /**
1647  * Get the ABI restrictions for procedure calls.
1648  */
1649 static void ia32_get_call_abi(ir_type *method_type, be_abi_call_t *abi)
1650 {
1651         unsigned  cc;
1652         int       n, i, regnum;
1653         int                 pop_amount = 0;
1654         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1655
1656         /* set abi flags for calls */
1657         call_flags.bits.store_args_sequential = 0;
1658         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1659         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1660         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1661
1662         /* set parameter passing style */
1663         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1664
1665         cc = get_method_calling_convention(method_type);
1666         if (get_method_variadicity(method_type) == variadicity_variadic) {
1667                 /* pass all parameters of a variadic function on the stack */
1668                 cc = cc_cdecl_set | (cc & cc_this_call);
1669         } else {
1670                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1671                     ia32_cg_config.optimize_cc) {
1672                         /* set the fast calling conventions (allowing up to 3) */
1673                         cc = SET_FASTCALL(cc) | 3;
1674                 }
1675         }
1676
1677         /* we have to pop the shadow parameter ourself for compound calls */
1678         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1679                         && !(cc & cc_reg_param)) {
1680                 pop_amount += get_mode_size_bytes(mode_P_data);
1681         }
1682
1683         n = get_method_n_params(method_type);
1684         for (i = regnum = 0; i < n; i++) {
1685                 const arch_register_t *reg  = NULL;
1686                 ir_type               *tp   = get_method_param_type(method_type, i);
1687                 ir_mode               *mode = get_type_mode(tp);
1688
1689                 if (mode != NULL) {
1690                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1691                 }
1692                 if (reg != NULL) {
1693                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1694                         ++regnum;
1695                 } else {
1696                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1697                          * movl has a shorter opcode than mov[sz][bw]l */
1698                         ir_mode *load_mode = mode;
1699
1700                         if (mode != NULL) {
1701                                 unsigned size = get_mode_size_bytes(mode);
1702
1703                                 if (cc & cc_callee_clear_stk) {
1704                                         pop_amount += (size + 3U) & ~3U;
1705                                 }
1706
1707                                 if (size < 4) load_mode = mode_Iu;
1708                         }
1709
1710                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1711                 }
1712         }
1713
1714         be_abi_call_set_pop(abi, pop_amount);
1715
1716         /* set return registers */
1717         n = get_method_n_ress(method_type);
1718
1719         assert(n <= 2 && "more than two results not supported");
1720
1721         /* In case of 64bit returns, we will have two 32bit values */
1722         if (n == 2) {
1723                 ir_type *tp   = get_method_res_type(method_type, 0);
1724                 ir_mode *mode = get_type_mode(tp);
1725
1726                 assert(!mode_is_float(mode) && "two FP results not supported");
1727
1728                 tp   = get_method_res_type(method_type, 1);
1729                 mode = get_type_mode(tp);
1730
1731                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1732
1733                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1734                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1735         }
1736         else if (n == 1) {
1737                 ir_type *tp   = get_method_res_type(method_type, 0);
1738                 ir_mode *mode = get_type_mode(tp);
1739                 const arch_register_t *reg;
1740                 assert(is_atomic_type(tp));
1741
1742                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1743
1744                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1745         }
1746 }
1747
1748 static void ia32_mark_remat(ir_node *node)
1749 {
1750         if (is_ia32_irn(node)) {
1751                 set_ia32_is_remat(node);
1752         }
1753 }
1754
1755 /**
1756  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1757  */
1758 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1759                                  ir_node *mux_false)
1760 {
1761         ir_node    *cmp_l;
1762         ir_node    *cmp_r;
1763         ir_relation relation;
1764
1765         if (!is_Cmp(sel))
1766                 return false;
1767
1768         cmp_l = get_Cmp_left(sel);
1769         cmp_r = get_Cmp_right(sel);
1770         if (!mode_is_float(get_irn_mode(cmp_l)))
1771                 return false;
1772
1773         /* check for min/max. They're defined as (C-Semantik):
1774          *  min(a, b) = a < b ? a : b
1775          *  or min(a, b) = a <= b ? a : b
1776          *  max(a, b) = a > b ? a : b
1777          *  or max(a, b) = a >= b ? a : b
1778          * (Note we only handle float min/max here)
1779          */
1780         relation = get_Cmp_relation(sel);
1781         switch (relation) {
1782         case ir_relation_greater_equal:
1783         case ir_relation_greater:
1784                 /* this is a max */
1785                 if (cmp_l == mux_true && cmp_r == mux_false)
1786                         return true;
1787                 break;
1788         case ir_relation_less_equal:
1789         case ir_relation_less:
1790                 /* this is a min */
1791                 if (cmp_l == mux_true && cmp_r == mux_false)
1792                         return true;
1793                 break;
1794         case ir_relation_unordered_greater_equal:
1795         case ir_relation_unordered_greater:
1796                 /* this is a min */
1797                 if (cmp_l == mux_false && cmp_r == mux_true)
1798                         return true;
1799                 break;
1800         case ir_relation_unordered_less_equal:
1801         case ir_relation_unordered_less:
1802                 /* this is a max */
1803                 if (cmp_l == mux_false && cmp_r == mux_true)
1804                         return true;
1805                 break;
1806
1807         default:
1808                 break;
1809         }
1810
1811         return false;
1812 }
1813
1814 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1815 {
1816         ir_mode *mode = get_irn_mode(mux_true);
1817         (void) sel;
1818
1819         if (!mode_is_int(mode) && !mode_is_reference(mode)
1820                         && mode != mode_b)
1821                 return false;
1822
1823         if (is_Const(mux_true) && is_Const(mux_false)) {
1824                 /* we can create a set plus up two 3 instructions for any combination
1825                  * of constants */
1826                 return true;
1827         }
1828
1829         return false;
1830 }
1831
1832 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1833                                      ir_node *mux_false)
1834 {
1835         (void) sel;
1836
1837         if (!mode_is_float(get_irn_mode(mux_true)))
1838                 return false;
1839
1840         return is_Const(mux_true) && is_Const(mux_false);
1841 }
1842
1843 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1844 {
1845         ir_node    *cmp_left;
1846         ir_node    *cmp_right;
1847         ir_node    *sub_left;
1848         ir_node    *sub_right;
1849         ir_mode    *mode;
1850         ir_relation relation;
1851
1852         if (!is_Cmp(sel))
1853                 return false;
1854
1855         mode = get_irn_mode(mux_true);
1856         if (mode_is_signed(mode) || mode_is_float(mode))
1857                 return false;
1858
1859         relation  = get_Cmp_relation(sel);
1860         cmp_left  = get_Cmp_left(sel);
1861         cmp_right = get_Cmp_right(sel);
1862
1863         /* "move" zero constant to false input */
1864         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1865                 ir_node *tmp = mux_false;
1866                 mux_false = mux_true;
1867                 mux_true  = tmp;
1868                 relation = get_negated_relation(relation);
1869         }
1870         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1871                 return false;
1872         if (!is_Sub(mux_true))
1873                 return false;
1874         sub_left  = get_Sub_left(mux_true);
1875         sub_right = get_Sub_right(mux_true);
1876
1877         /* Mux(a >=u b, 0, a-b) */
1878         if ((relation & ir_relation_greater)
1879                         && sub_left == cmp_left && sub_right == cmp_right)
1880                 return true;
1881         /* Mux(a <=u b, 0, b-a) */
1882         if ((relation & ir_relation_less)
1883                         && sub_left == cmp_right && sub_right == cmp_left)
1884                 return true;
1885
1886         return false;
1887 }
1888
1889 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1890                                ir_node *mux_true)
1891 {
1892         ir_mode *mode;
1893
1894         /* middleend can handle some things */
1895         if (ir_is_optimizable_mux(sel, mux_false, mux_true))
1896                 return true;
1897         /* we can handle Set for all modes and compares */
1898         if (mux_is_set(sel, mux_true, mux_false))
1899                 return true;
1900         /* SSE has own min/max operations */
1901         if (ia32_cg_config.use_sse2
1902                         && mux_is_float_min_max(sel, mux_true, mux_false))
1903                 return true;
1904         /* we can handle Mux(?, Const[f], Const[f]) */
1905         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1906 #ifdef FIRM_GRGEN_BE
1907                 /* well, some code selectors can't handle it */
1908                 if (be_transformer != TRANSFORMER_PBQP
1909                                 || be_transformer != TRANSFORMER_RAND)
1910                         return true;
1911 #else
1912                 return true;
1913 #endif
1914         }
1915
1916         /* no support for 64bit inputs to cmov */
1917         mode = get_irn_mode(mux_true);
1918         if (get_mode_size_bits(mode) > 32)
1919                 return false;
1920         /* we can handle Abs for all modes and compares (except 64bit) */
1921         if (ir_mux_is_abs(sel, mux_false, mux_true) != 0)
1922                 return true;
1923         /* we can't handle MuxF yet */
1924         if (mode_is_float(mode))
1925                 return false;
1926
1927         if (mux_is_doz(sel, mux_true, mux_false))
1928                 return true;
1929
1930         /* Check Cmp before the node */
1931         if (is_Cmp(sel)) {
1932                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1933
1934                 /* we can't handle 64bit compares */
1935                 if (get_mode_size_bits(cmp_mode) > 32)
1936                         return false;
1937
1938                 /* we can't handle float compares */
1939                 if (mode_is_float(cmp_mode))
1940                         return false;
1941         }
1942
1943         /* did we disable cmov generation? */
1944         if (!ia32_cg_config.use_cmov)
1945                 return false;
1946
1947         /* we can use a cmov */
1948         return true;
1949 }
1950
1951 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
1952 {
1953         (void) c;
1954
1955         /* we already added all our simple flags to the flags modifier list in
1956          * init, so this flag we don't know. */
1957         return ASM_CONSTRAINT_FLAG_INVALID;
1958 }
1959
1960 static int ia32_is_valid_clobber(const char *clobber)
1961 {
1962         return ia32_get_clobber_register(clobber) != NULL;
1963 }
1964
1965 static void ia32_lower_for_target(void)
1966 {
1967         size_t i, n_irgs = get_irp_n_irgs();
1968
1969         /* perform doubleword lowering */
1970         lwrdw_param_t lower_dw_params = {
1971                 1,  /* little endian */
1972                 64, /* doubleword size */
1973                 ia32_create_intrinsic_fkt,
1974                 &intrinsic_env,
1975         };
1976
1977         ia32_create_opcodes(&ia32_irn_ops);
1978
1979         /* lower compound param handling
1980          * Note: we lower compound arguments ourself, since on ia32 we don't
1981          * have hidden parameters but know where to find the structs on the stack.
1982          * (This also forces us to always allocate space for the compound arguments
1983          *  on the callframe and we can't just use an arbitrary position on the
1984          *  stackframe)
1985          */
1986         lower_calls_with_compounds(LF_RETURN_HIDDEN | LF_DONT_LOWER_ARGUMENTS);
1987
1988         /* replace floating point operations by function calls */
1989         if (ia32_cg_config.use_softfloat) {
1990                 lower_floating_point();
1991         }
1992
1993         ir_prepare_dw_lowering(&lower_dw_params);
1994         ir_lower_dw_ops();
1995
1996         for (i = 0; i < n_irgs; ++i) {
1997                 ir_graph *irg = get_irp_irg(i);
1998                 /* lower for mode_b stuff */
1999                 ir_lower_mode_b(irg, mode_Iu);
2000                 /* break up switches with wide ranges */
2001                 lower_switch(irg, 4, 256, false);
2002         }
2003
2004         for (i = 0; i < n_irgs; ++i) {
2005                 ir_graph *irg = get_irp_irg(i);
2006                 /* Turn all small CopyBs into loads/stores, keep medium-sized CopyBs,
2007                  * so we can generate rep movs later, and turn all big CopyBs into
2008                  * memcpy calls. */
2009                 lower_CopyB(irg, 64, 8193, true);
2010         }
2011 }
2012
2013 /**
2014  * Create the trampoline code.
2015  */
2016 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2017 {
2018         ir_graph *const irg  = get_irn_irg(block);
2019         ir_node  *      p    = trampoline;
2020         ir_mode  *const mode = get_irn_mode(p);
2021         ir_node  *const one  = new_r_Const(irg, get_mode_one(mode_Iu));
2022         ir_node  *const four = new_r_Const_long(irg, mode_Iu, 4);
2023         ir_node  *      st;
2024
2025         /* mov  ecx,<env> */
2026         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2027         mem = new_r_Proj(st, mode_M, pn_Store_M);
2028         p   = new_r_Add(block, p, one, mode);
2029         st  = new_r_Store(block, mem, p, env, cons_none);
2030         mem = new_r_Proj(st, mode_M, pn_Store_M);
2031         p   = new_r_Add(block, p, four, mode);
2032         /* jmp  <callee> */
2033         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2034         mem = new_r_Proj(st, mode_M, pn_Store_M);
2035         p   = new_r_Add(block, p, one, mode);
2036         st  = new_r_Store(block, mem, p, callee, cons_none);
2037         mem = new_r_Proj(st, mode_M, pn_Store_M);
2038         p   = new_r_Add(block, p, four, mode);
2039
2040         return mem;
2041 }
2042
2043 /**
2044  * Returns the libFirm configuration parameter for this backend.
2045  */
2046 static const backend_params *ia32_get_libfirm_params(void)
2047 {
2048         static const ir_settings_arch_dep_t ad = {
2049                 1,                   /* also use subs */
2050                 4,                   /* maximum shifts */
2051                 63,                  /* maximum shift amount */
2052                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2053
2054                 1,  /* allow Mulhs */
2055                 1,  /* allow Mulus */
2056                 32, /* Mulh allowed up to 32 bit */
2057         };
2058         static backend_params p = {
2059                 1,     /* support inline assembly */
2060                 1,     /* support Rotl nodes */
2061                 0,     /* little endian */
2062                 1,     /* modulo shift efficient */
2063                 0,     /* non-modulo shift not efficient */
2064                 &ad,   /* will be set later */
2065                 ia32_is_mux_allowed,
2066                 32,    /* machine_size */
2067                 NULL,  /* float arithmetic mode, will be set below */
2068                 NULL,  /* long long type */
2069                 NULL,  /* unsigned long long type */
2070                 NULL,  /* long double type */
2071                 12,    /* size of trampoline code */
2072                 4,     /* alignment of trampoline code */
2073                 ia32_create_trampoline_fkt,
2074                 4      /* alignment of stack parameter */
2075         };
2076
2077         if (ia32_mode_E == NULL) {
2078                 /* note mantissa is 64bit but with explicitely encoded 1 so the really
2079                  * usable part as counted by firm is only 63 bits */
2080                 ia32_mode_E = new_float_mode("E", irma_x86_extended_float, 15, 63);
2081                 ia32_type_E = new_type_primitive(ia32_mode_E);
2082                 set_type_size_bytes(ia32_type_E, 12);
2083                 set_type_alignment_bytes(ia32_type_E, 16);
2084         }
2085
2086         ir_mode *mode_long_long
2087                 = new_int_mode("long long", irma_twos_complement, 64, 1, 64);
2088         ir_type *type_long_long = new_type_primitive(mode_long_long);
2089         ir_mode *mode_unsigned_long_long
2090                 = new_int_mode("unsigned long long", irma_twos_complement, 64, 0, 64);
2091         ir_type *type_unsigned_long_long
2092                 = new_type_primitive(mode_unsigned_long_long);
2093
2094         ia32_setup_cg_config();
2095
2096         /* doesn't really belong here, but this is the earliest place the backend
2097          * is called... */
2098         init_asm_constraints();
2099
2100         p.type_long_long          = type_long_long;
2101         p.type_unsigned_long_long = type_unsigned_long_long;
2102
2103         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
2104                 p.mode_float_arithmetic = NULL;
2105                 p.type_long_double = NULL;
2106         } else {
2107                 p.mode_float_arithmetic = ia32_mode_E;
2108                 p.type_long_double      = ia32_type_E;
2109         }
2110         return &p;
2111 }
2112
2113 /**
2114  * Check if the given register is callee or caller save.
2115  */
2116 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
2117 {
2118         if (callee) {
2119                 /* check for callee saved */
2120                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2121                         switch (reg->index) {
2122                         case REG_GP_EBX:
2123                         case REG_GP_ESI:
2124                         case REG_GP_EDI:
2125                         case REG_GP_EBP:
2126                                 return 1;
2127                         default:
2128                                 return 0;
2129                         }
2130                 }
2131         } else {
2132                 /* check for caller saved */
2133                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2134                         switch (reg->index) {
2135                         case REG_GP_EDX:
2136                         case REG_GP_ECX:
2137                         case REG_GP_EAX:
2138                                 return 1;
2139                         default:
2140                                 return 0;
2141                         }
2142                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_xmm]) {
2143                         /* all XMM registers are caller save */
2144                         return reg->index != REG_XMM_NOREG;
2145                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]) {
2146                         /* all VFP registers are caller save */
2147                         return reg->index != REG_VFP_NOREG;
2148                 }
2149         }
2150         return 0;
2151 }
2152
2153 static const lc_opt_enum_int_items_t gas_items[] = {
2154         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2155         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2156         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2157         { NULL,    0 }
2158 };
2159
2160 static lc_opt_enum_int_var_t gas_var = {
2161         (int*) &be_gas_object_file_format, gas_items
2162 };
2163
2164 #ifdef FIRM_GRGEN_BE
2165 static const lc_opt_enum_int_items_t transformer_items[] = {
2166         { "default", TRANSFORMER_DEFAULT },
2167         { "pbqp",    TRANSFORMER_PBQP    },
2168         { "random",  TRANSFORMER_RAND    },
2169         { NULL,      0                   }
2170 };
2171
2172 static lc_opt_enum_int_var_t transformer_var = {
2173         (int*)&be_transformer, transformer_items
2174 };
2175 #endif
2176
2177 static const lc_opt_table_entry_t ia32_options[] = {
2178         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2179 #ifdef FIRM_GRGEN_BE
2180         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2181 #endif
2182         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2183                         &ia32_isa_template.base.stack_alignment),
2184         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2185         LC_OPT_LAST
2186 };
2187
2188 const arch_isa_if_t ia32_isa_if = {
2189         ia32_init,
2190         ia32_lower_for_target,
2191         ia32_done,
2192         ia32_handle_intrinsics,
2193         ia32_get_call_abi,
2194         ia32_get_libfirm_params,
2195         ia32_mark_remat,
2196         ia32_parse_asm_constraint,
2197         ia32_is_valid_clobber,
2198
2199         ia32_init_graph,
2200         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2201         ia32_before_abi,     /* before abi introduce hook */
2202         ia32_prepare_graph,
2203         ia32_before_ra,      /* before register allocation hook */
2204         ia32_finish,         /* called before codegen */
2205         ia32_emit,           /* emit && done */
2206         ia32_register_saved_by,
2207         be_new_spill,
2208         be_new_reload
2209 };
2210
2211 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2212 void be_init_arch_ia32(void)
2213 {
2214         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2215         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2216
2217         lc_opt_add_table(ia32_grp, ia32_options);
2218         be_register_isa_if("ia32", &ia32_isa_if);
2219
2220         ia32_init_emitter();
2221         ia32_init_finish();
2222         ia32_init_optimize();
2223         ia32_init_transform();
2224         ia32_init_x87();
2225         ia32_init_architecture();
2226 }