nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  * @author Christian Wuerdig
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef HAVE_MALLOC_H
  12 #include <malloc.h>
  13 #endif
  14
  15 #ifdef HAVE_ALLOCA_H
  16 #include <alloca.h>
  17 #endif
  18
  19 #ifdef WITH_LIBCORE
  20 #include <libcore/lc_opts.h>
  21 #include <libcore/lc_opts_enum.h>
  22 #endif /* WITH_LIBCORE */
  23
  24 #include "pseudo_irg.h"
  25 #include "irgwalk.h"
  26 #include "irprog.h"
  27 #include "irprintf.h"
  28 #include "iredges_t.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irgopt.h"
  32
  33 #include "bitset.h"
  34 #include "pdeq.h"
  35 #include "debug.h"
  36
  37 #include "../beabi.h"                 /* the general register allocator interface */
  38 #include "../benode_t.h"
  39 #include "../belower.h"
  40 #include "../besched_t.h"
  41 #include "../be.h"
  42 #include "bearch_ia32_t.h"
  43
  44 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  45 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  46 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  47 #include "ia32_transform.h"
  48 #include "ia32_emitter.h"
  49 #include "ia32_map_regs.h"
  50 #include "ia32_optimize.h"
  51 #include "ia32_x87.h"
  52 #include "ia32_dbg_stat.h"
  53
  54 #define DEBUG_MODULE "firm.be.ia32.isa"
  55
  56 /* TODO: ugly */
  57 static set *cur_reg_set = NULL;
  58
  59 #undef is_Start
  60 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  61
  62 /* Creates the unique per irg GP NoReg node. */
  63 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  64         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  65 }
  66
  67 /* Creates the unique per irg FP NoReg node. */
  68 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  69         return be_abi_get_callee_save_irn(cg->birg->abi,
  70                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  71 }
  72
  73 /**************************************************
  74  *                         _ _              _  __
  75  *                        | | |            (_)/ _|
  76  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  77  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  78  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  79  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  80  *            __/ |
  81  *           |___/
  82  **************************************************/
  83
  84 static ir_node *my_skip_proj(const ir_node *n) {
  85         while (is_Proj(n))
  86                 n = get_Proj_pred(n);
  87         return (ir_node *)n;
  88 }
  89
  90
  91 /**
  92  * Return register requirements for an ia32 node.
  93  * If the node returns a tuple (mode_T) then the proj's
  94  * will be asked for this information.
  95  */
  96 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  97         const ia32_irn_ops_t      *ops = self;
  98         const ia32_register_req_t *irn_req;
  99         long                       node_pos = pos == -1 ? 0 : pos;
 100         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
 101         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
 102
 103         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
 104                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
 105                 return NULL;
 106         }
 107
 108         if (mode == mode_T && pos < 0) {
 109                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
 110                 return NULL;
 111         }
 112
 113         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 114
 115         if (is_Proj(irn)) {
 116                 if (pos == -1) {
 117                         node_pos = ia32_translate_proj_pos(irn);
 118                 }
 119                 else {
 120                         node_pos = pos;
 121                 }
 122
 123                 irn = my_skip_proj(irn);
 124
 125                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 126         }
 127
 128         if (is_ia32_irn(irn)) {
 129                 if (pos >= 0) {
 130                         irn_req = get_ia32_in_req(irn, pos);
 131                 }
 132                 else {
 133                         irn_req = get_ia32_out_req(irn, node_pos);
 134                 }
 135
 136                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 137
 138                 memcpy(req, &(irn_req->req), sizeof(*req));
 139
 140                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 141                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 142                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 143                 }
 144
 145                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 146                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 147                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 148                 }
 149         }
 150         else {
 151                 /* treat Unknowns like Const with default requirements */
 152                 if (is_Unknown(irn)) {
 153                         DB((mod, LEVEL_1, "returning UKNWN reqs for %+F\n", irn));
 154                         if (mode_is_float(mode)) {
 155                                 if (USE_SSE2(ops->cg))
 156                                         memcpy(req, &(ia32_default_req_ia32_xmm_xmm_UKNWN), sizeof(*req));
 157                                 else
 158                                         memcpy(req, &(ia32_default_req_ia32_vfp_vfp_UKNWN), sizeof(*req));
 159                         }
 160                         else if (mode_is_int(mode) || mode_is_reference(mode))
 161                                 memcpy(req, &(ia32_default_req_ia32_gp_gp_UKNWN), sizeof(*req));
 162                         else if (mode == mode_T || mode == mode_M) {
 163                                 DBG((mod, LEVEL_1, "ignoring Unknown node %+F\n", irn));
 164                                 return NULL;
 165                         }
 166                         else
 167                                 assert(0 && "unsupported Unknown-Mode");
 168                 }
 169                 else {
 170                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 171                         req = NULL;
 172                 }
 173         }
 174
 175         return req;
 176 }
 177
 178 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 179         int                   pos = 0;
 180         const ia32_irn_ops_t *ops = self;
 181
 182         if (get_irn_mode(irn) == mode_X) {
 183                 return;
 184         }
 185
 186         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 187
 188         if (is_Proj(irn)) {
 189                 pos = ia32_translate_proj_pos(irn);
 190                 irn = my_skip_proj(irn);
 191         }
 192
 193         if (is_ia32_irn(irn)) {
 194                 const arch_register_t **slots;
 195
 196                 slots      = get_ia32_slots(irn);
 197                 slots[pos] = reg;
 198         }
 199         else {
 200                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 201         }
 202 }
 203
 204 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 205         int pos = 0;
 206         const arch_register_t *reg = NULL;
 207
 208         if (is_Proj(irn)) {
 209
 210                 if (get_irn_mode(irn) == mode_X) {
 211                         return NULL;
 212                 }
 213
 214                 pos = ia32_translate_proj_pos(irn);
 215                 irn = my_skip_proj(irn);
 216         }
 217
 218         if (is_ia32_irn(irn)) {
 219                 const arch_register_t **slots;
 220                 slots = get_ia32_slots(irn);
 221                 reg   = slots[pos];
 222         }
 223         else {
 224                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 225         }
 226
 227         return reg;
 228 }
 229
 230 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 231         irn = my_skip_proj(irn);
 232         if (is_cfop(irn))
 233                 return arch_irn_class_branch;
 234         else if (is_ia32_Cnst(irn))
 235                 return arch_irn_class_const;
 236         else if (is_ia32_Ld(irn))
 237                 return arch_irn_class_load;
 238         else if (is_ia32_St(irn) || is_ia32_Store8Bit(irn))
 239                 return arch_irn_class_store;
 240         else if (is_ia32_irn(irn))
 241                 return arch_irn_class_normal;
 242         else
 243                 return 0;
 244 }
 245
 246 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 247         irn = my_skip_proj(irn);
 248         if (is_ia32_irn(irn))
 249                 return get_ia32_flags(irn);
 250         else {
 251                 if (is_Unknown(irn))
 252                         return arch_irn_flags_ignore;
 253                 return 0;
 254         }
 255 }
 256
 257 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 258         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 259 }
 260
 261 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 262         char buf[64];
 263         const ia32_irn_ops_t *ops = self;
 264
 265         if (get_ia32_frame_ent(irn)) {
 266                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 267
 268                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 269                 snprintf(buf, sizeof(buf), "%d", bias);
 270
 271                 if (get_ia32_op_type(irn) == ia32_Normal) {
 272                         set_ia32_cnst(irn, buf);
 273                 }
 274                 else {
 275                         add_ia32_am_offs(irn, buf);
 276                         am_flav |= ia32_O;
 277                         set_ia32_am_flavour(irn, am_flav);
 278                 }
 279         }
 280 }
 281
 282 typedef struct {
 283         be_abi_call_flags_bits_t flags;
 284         const arch_isa_t *isa;
 285         const arch_env_t *aenv;
 286         ir_graph *irg;
 287 } ia32_abi_env_t;
 288
 289 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 290 {
 291         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 292         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 293         env->flags = fl.bits;
 294         env->irg   = irg;
 295         env->aenv  = aenv;
 296         env->isa   = aenv->isa;
 297         return env;
 298 }
 299
 300 /**
 301  * Put all registers which are saved by the prologue/epilogue in a set.
 302  *
 303  * @param self  The callback object.
 304  * @param s     The result set.
 305  */
 306 static void ia32_abi_dont_save_regs(void *self, pset *s)
 307 {
 308         ia32_abi_env_t *env = self;
 309         if(env->flags.try_omit_fp)
 310                 pset_insert_ptr(s, env->isa->bp);
 311 }
 312
 313 /**
 314  * Generate the routine prologue.
 315  *
 316  * @param self    The callback object.
 317  * @param mem     A pointer to the mem node. Update this if you define new memory.
 318  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 319  *
 320  * @return        The register which shall be used as a stack frame base.
 321  *
 322  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 323  */
 324 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 325 {
 326         ia32_abi_env_t *env              = self;
 327
 328         if (!env->flags.try_omit_fp) {
 329                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 330                 ir_node *bl          = get_irg_start_block(env->irg);
 331                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 332                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 333                 ir_node *push;
 334
 335                 /* push ebp */
 336                 push    = new_rd_ia32_Push(NULL, env->irg, bl, curr_sp, curr_bp, *mem);
 337                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 338                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 339
 340                 /* the push must have SP out register */
 341                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 342                 set_ia32_flags(push, arch_irn_flags_ignore);
 343
 344                 /* move esp to ebp */
 345                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 346                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 347                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 348                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 349
 350                 /* beware: the copy must be done before any other sp use */
 351                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 352                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 353                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 354                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 355
 356                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 357                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 358
 359                 return env->isa->bp;
 360         }
 361
 362         return env->isa->sp;
 363 }
 364
 365 /**
 366  * Generate the routine epilogue.
 367  * @param self    The callback object.
 368  * @param bl      The block for the epilog
 369  * @param mem     A pointer to the mem node. Update this if you define new memory.
 370  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 371  * @return        The register which shall be used as a stack frame base.
 372  *
 373  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 374  */
 375 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 376 {
 377         ia32_abi_env_t *env  = self;
 378         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 379         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 380
 381         if (env->flags.try_omit_fp) {
 382                 /* simply remove the stack frame here */
 383                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 384         }
 385         else {
 386                 const ia32_isa_t *isa = (ia32_isa_t *)env->isa;
 387                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 388                 int reg_size     = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 389
 390                 /* gcc always emits a leave at the end of a routine */
 391                 if (1 || ARCH_AMD(isa->opt_arch)) {
 392                         ir_node *leave;
 393
 394                         /* leave */
 395                         leave = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, *mem);
 396                         set_ia32_flags(leave, arch_irn_flags_ignore);
 397                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 398                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 399                         *mem    = new_r_Proj(current_ir_graph, bl, leave, mode_M, pn_ia32_Leave_M);
 400                 }
 401                 else {
 402                         ir_node *pop;
 403
 404                         /* copy ebp to esp */
 405                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 406
 407                         /* pop ebp */
 408                         pop = new_rd_ia32_Pop(NULL, env->irg, bl, curr_sp, *mem);
 409                         set_ia32_flags(pop, arch_irn_flags_ignore);
 410                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 411                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 412                         *mem    = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 413                 }
 414                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 415                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 416         }
 417
 418         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 419         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 420 }
 421
 422 /**
 423  * Produces the type which sits between the stack args and the locals on the stack.
 424  * it will contain the return address and space to store the old base pointer.
 425  * @return The Firm type modeling the ABI between type.
 426  */
 427 static ir_type *ia32_abi_get_between_type(void *self)
 428 {
 429 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 430         static ir_type *omit_fp_between_type = NULL;
 431         static ir_type *between_type         = NULL;
 432
 433         ia32_abi_env_t *env = self;
 434
 435         if(!between_type) {
 436                 entity *old_bp_ent;
 437                 entity *ret_addr_ent;
 438                 entity *omit_fp_ret_addr_ent;
 439
 440                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_P);
 441                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_P);
 442
 443                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 444                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 445                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 446
 447                 set_entity_offset_bytes(old_bp_ent, 0);
 448                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 449                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 450                 set_type_state(between_type, layout_fixed);
 451
 452                 omit_fp_between_type   = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 453                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 454
 455                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 456                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 457                 set_type_state(omit_fp_between_type, layout_fixed);
 458         }
 459
 460         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 461 #undef IDENT
 462 }
 463
 464 /**
 465  * Get the estimated cycle count for @p irn.
 466  *
 467  * @param self The this pointer.
 468  * @param irn  The node.
 469  *
 470  * @return     The estimated cycle count for this operation
 471  */
 472 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 473 {
 474   int cost;
 475   switch (get_ia32_irn_opcode(irn)) {
 476     case iro_ia32_xDiv:
 477     case iro_ia32_DivMod:
 478       cost = 8;
 479       break;
 480
 481     case iro_ia32_xLoad:
 482     case iro_ia32_l_Load:
 483     case iro_ia32_Load:
 484     case iro_ia32_Push:
 485     case iro_ia32_Pop:
 486       cost = 10;
 487       break;
 488
 489     case iro_ia32_xStore:
 490     case iro_ia32_l_Store:
 491     case iro_ia32_Store:
 492     case iro_ia32_Store8Bit:
 493       cost = 50;
 494       break;
 495
 496     case iro_ia32_MulS:
 497     case iro_ia32_Mul:
 498     case iro_ia32_Mulh:
 499     case iro_ia32_xMul:
 500     case iro_ia32_l_MulS:
 501     case iro_ia32_l_Mul:
 502       cost = 2;
 503       break;
 504
 505     default:
 506       cost = 1;
 507   }
 508
 509   return cost;
 510 }
 511
 512 /**
 513  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 514  *
 515  * @param irn       The original operation
 516  * @param i         Index of the argument we want the inverse operation to yield
 517  * @param inverse   struct to be filled with the resulting inverse op
 518  * @param obstack   The obstack to use for allocation of the returned nodes array
 519  * @return          The inverse operation or NULL if operation invertible
 520  */
 521 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 522         ir_graph *irg;
 523         ir_mode  *mode;
 524         ir_node  *block, *noreg, *nomem;
 525         int      pnc;
 526
 527         /* we cannot invert non-ia32 irns */
 528         if (! is_ia32_irn(irn))
 529                 return NULL;
 530
 531         /* operand must always be a real operand (not base, index or mem) */
 532         if (i != 2 && i != 3)
 533                 return NULL;
 534
 535         /* we don't invert address mode operations */
 536         if (get_ia32_op_type(irn) != ia32_Normal)
 537                 return NULL;
 538
 539         irg   = get_irn_irg(irn);
 540         block = get_nodes_block(irn);
 541         mode  = get_ia32_res_mode(irn);
 542         noreg = get_irn_n(irn, 0);
 543         nomem = new_r_NoMem(irg);
 544
 545         /* initialize structure */
 546         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 547         inverse->costs = 0;
 548         inverse->n     = 2;
 549
 550         switch (get_ia32_irn_opcode(irn)) {
 551                 case iro_ia32_Add:
 552                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 553                                 /* we have an add with a const here */
 554                                 /* invers == add with negated const */
 555                                 inverse->nodes[0] = new_rd_ia32_Add(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 556                                 pnc               = pn_ia32_Add_res;
 557                                 inverse->costs   += 1;
 558                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 559                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 560                                 set_ia32_commutative(inverse->nodes[0]);
 561                         }
 562                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 563                                 /* we have an add with a symconst here */
 564                                 /* invers == sub with const */
 565                                 inverse->nodes[0] = new_rd_ia32_Sub(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 566                                 pnc               = pn_ia32_Sub_res;
 567                                 inverse->costs   += 2;
 568                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 569                         }
 570                         else {
 571                                 /* normal add: inverse == sub */
 572                                 ir_node  *proj = get_irn_out_edge_first(irn)->src;
 573                                 assert(proj && is_Proj(proj));
 574
 575                                 inverse->nodes[0] = new_rd_ia32_Sub(NULL, irg, block, noreg, noreg, proj, get_irn_n(irn, i ^ 1), nomem);
 576                                 pnc               = pn_ia32_Sub_res;
 577                                 inverse->costs   += 2;
 578                         }
 579                         break;
 580                 case iro_ia32_Sub:
 581                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 582                                 /* we have a sub with a const/symconst here */
 583                                 /* invers == add with this const */
 584                                 inverse->nodes[0] = new_rd_ia32_Add(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 585                                 pnc               = pn_ia32_Add_res;
 586                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 587                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 588                         }
 589                         else {
 590                                 /* normal sub */
 591                                 ir_node  *proj = get_irn_out_edge_first(irn)->src;
 592                                 assert(proj && is_Proj(proj));
 593
 594                                 if (i == 2) {
 595                                         inverse->nodes[0] = new_rd_ia32_Add(NULL, irg, block, noreg, noreg, proj, get_irn_n(irn, 3), nomem);
 596                                 }
 597                                 else {
 598                                         inverse->nodes[0] = new_rd_ia32_Sub(NULL, irg, block, noreg, noreg, get_irn_n(irn, 2), proj, nomem);
 599                                 }
 600                                 pnc             = pn_ia32_Sub_res;
 601                                 inverse->costs += 1;
 602                         }
 603                         break;
 604                 case iro_ia32_Eor:
 605                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 606                                 /* xor with const: inverse = xor */
 607                                 inverse->nodes[0] = new_rd_ia32_Eor(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 608                                 pnc               = pn_ia32_Eor_res;
 609                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 610                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 611                         }
 612                         else {
 613                                 /* normal xor */
 614                                 inverse->nodes[0] = new_rd_ia32_Eor(NULL, irg, block, noreg, noreg, (ir_node *)irn, get_irn_n(irn, i), nomem);
 615                                 pnc               = pn_ia32_Eor_res;
 616                                 inverse->costs   += 1;
 617                         }
 618                         break;
 619                 case iro_ia32_Not:
 620                         inverse->nodes[0] = new_rd_ia32_Not(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), nomem);
 621                         pnc = pn_ia32_Not_res;
 622                         inverse->costs   += 1;
 623                         break;
 624                 case iro_ia32_Minus:
 625                         inverse->nodes[0] = new_rd_ia32_Minus(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), nomem);
 626                         pnc = pn_ia32_Minus_res;
 627                         inverse->costs   += 1;
 628                         break;
 629                 default:
 630                         /* inverse operation not supported */
 631                         return NULL;
 632         }
 633
 634         set_ia32_res_mode(inverse->nodes[0], mode);
 635         inverse->nodes[1] = new_r_Proj(irg, block, inverse->nodes[0], mode, pnc);
 636
 637         return inverse;
 638 }
 639
 640 static const be_abi_callbacks_t ia32_abi_callbacks = {
 641         ia32_abi_init,
 642         free,
 643         ia32_abi_get_between_type,
 644         ia32_abi_dont_save_regs,
 645         ia32_abi_prologue,
 646         ia32_abi_epilogue,
 647 };
 648
 649 /* fill register allocator interface */
 650
 651 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 652         ia32_get_irn_reg_req,
 653         ia32_set_irn_reg,
 654         ia32_get_irn_reg,
 655         ia32_classify,
 656         ia32_get_flags,
 657         ia32_get_frame_entity,
 658         ia32_set_stack_bias,
 659         ia32_get_inverse,
 660         ia32_get_op_estimated_cost
 661 };
 662
 663 ia32_irn_ops_t ia32_irn_ops = {
 664         &ia32_irn_ops_if,
 665         NULL
 666 };
 667
 668
 669
 670 /**************************************************
 671  *                _                         _  __
 672  *               | |                       (_)/ _|
 673  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 674  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 675  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 676  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 677  *                        __/ |
 678  *                       |___/
 679  **************************************************/
 680
 681 /**
 682  * Transforms the standard firm graph into
 683  * an ia32 firm graph
 684  */
 685 static void ia32_prepare_graph(void *self) {
 686         ia32_code_gen_t *cg = self;
 687         dom_front_info_t *dom;
 688         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 689
 690         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 691
 692         /* 1st: transform constants and psi condition trees */
 693         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_psi_cond_tree, cg);
 694
 695         /* 2nd: transform all remaining nodes */
 696         ia32_register_transformers();
 697         dom = be_compute_dominance_frontiers(cg->irg);
 698         irg_walk_blkwise_graph(cg->irg, NULL, ia32_transform_node, cg);
 699         be_free_dominance_frontiers(dom);
 700         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 701
 702         /* 3rd: optimize address mode */
 703         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.am");
 704         ia32_optimize_addressmode(cg);
 705         be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 706         DEBUG_ONLY(cg->mod = old_mod;)
 707 }
 708
 709 static INLINE int need_constraint_copy(ir_node *irn) {
 710         return \
 711                 ! is_ia32_Lea(irn)          && \
 712                 ! is_ia32_Conv_I2I(irn)     && \
 713                 ! is_ia32_Conv_I2I8Bit(irn) && \
 714                 ! is_ia32_CmpCMov(irn)      && \
 715                 ! is_ia32_CmpSet(irn);
 716 }
 717
 718 /**
 719  * Insert copies for all ia32 nodes where the should_be_same requirement
 720  * is not fulfilled.
 721  * Transform Sub into Neg -- Add if IN2 == OUT
 722  */
 723 static void ia32_finish_node(ir_node *irn, void *env) {
 724         ia32_code_gen_t            *cg = env;
 725         const ia32_register_req_t **reqs;
 726         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 727         int                         n_res, i;
 728         ir_node                    *copy, *in_node, *block, *in2_node;
 729         ia32_op_type_t              op_tp;
 730
 731         if (is_ia32_irn(irn)) {
 732                 /* AM Dest nodes don't produce any values  */
 733                 op_tp = get_ia32_op_type(irn);
 734                 if (op_tp == ia32_AddrModeD)
 735                         goto end;
 736
 737                 reqs  = get_ia32_out_req_all(irn);
 738                 n_res = get_ia32_n_res(irn);
 739                 block = get_nodes_block(irn);
 740
 741                 /* check all OUT requirements, if there is a should_be_same */
 742                 if ((op_tp == ia32_Normal || op_tp == ia32_AddrModeS) && need_constraint_copy(irn))
 743                 {
 744                         for (i = 0; i < n_res; i++) {
 745                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 746                                         /* get in and out register */
 747                                         out_reg  = get_ia32_out_reg(irn, i);
 748                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 749                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 750
 751                                         /* don't copy ignore nodes */
 752                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 753                                                 continue;
 754
 755                                         /* check if in and out register are equal */
 756                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 757                                                 /* in case of a commutative op: just exchange the in's */
 758                                                 /* beware: the current op could be everything, so test for ia32 */
 759                                                 /*         commutativity first before getting the second in     */
 760                                                 if (is_ia32_commutative(irn)) {
 761                                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 762                                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 763
 764                                                         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
 765                                                                 set_irn_n(irn, reqs[i]->same_pos, in2_node);
 766                                                                 set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 767                                                         }
 768                                                         else
 769                                                                 goto insert_copy;
 770                                                 }
 771                                                 else {
 772 insert_copy:
 773                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 774                                                         /* create copy from in register */
 775                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 776
 777                                                         DBG_OPT_2ADDRCPY(copy);
 778
 779                                                         /* destination is the out register */
 780                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 781
 782                                                         /* insert copy before the node into the schedule */
 783                                                         sched_add_before(irn, copy);
 784
 785                                                         /* set copy as in */
 786                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 787                                                 }
 788                                         }
 789                                 }
 790                         }
 791                 }
 792
 793                 /* If we have a CondJmp/CmpSet/xCmpSet with immediate, we need to    */
 794                 /* check if it's the right operand, otherwise we have */
 795                 /* to change it, as CMP doesn't support immediate as  */
 796                 /* left operands.                                     */
 797                 if ((is_ia32_CondJmp(irn) || is_ia32_CmpSet(irn) || is_ia32_xCmpSet(irn)) &&
 798                         (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn))                   &&
 799                         op_tp == ia32_AddrModeS)
 800                 {
 801                         set_ia32_op_type(irn, ia32_AddrModeD);
 802                         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
 803                 }
 804
 805                 /* check if there is a sub which need to be transformed */
 806                 ia32_transform_sub_to_neg_add(irn, cg);
 807
 808                 /* transform a LEA into an Add if possible */
 809                 ia32_transform_lea_to_add(irn, cg);
 810         }
 811 end:
 812
 813         /* check for peephole optimization */
 814         ia32_peephole_optimization(irn, cg);
 815 }
 816
 817 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 818         ir_node *irn, *next;
 819
 820         for (irn = sched_first(block); ! sched_is_end(irn); irn = next) {
 821                 next = sched_next(irn);
 822                 ia32_finish_node(irn, env);
 823         }
 824 }
 825
 826 static void ia32_push_on_queue_walker(ir_node *block, void *env) {
 827         waitq *wq = env;
 828         waitq_put(wq, block);
 829 }
 830
 831
 832 /**
 833  * Add Copy nodes for not fulfilled should_be_equal constraints
 834  */
 835 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 836         waitq *wq = new_waitq();
 837
 838         /* Push the blocks on the waitq because ia32_finish_irg_walker starts more walks ... */
 839         irg_block_walk_graph(irg, NULL, ia32_push_on_queue_walker, wq);
 840
 841         while (! waitq_empty(wq)) {
 842                 ir_node *block = waitq_get(wq);
 843                 ia32_finish_irg_walker(block, cg);
 844         }
 845         del_waitq(wq);
 846 }
 847
 848
 849
 850 /**
 851  * Dummy functions for hooks we don't need but which must be filled.
 852  */
 853 static void ia32_before_sched(void *self) {
 854 }
 855
 856 /**
 857  * Called before the register allocator.
 858  * Calculate a block schedule here. We need it for the x87
 859  * simulator and the emitter.
 860  */
 861 static void ia32_before_ra(void *self) {
 862         ia32_code_gen_t *cg = self;
 863
 864         cg->blk_sched = sched_create_block_schedule(cg->irg);
 865 }
 866
 867
 868 /**
 869  * Transforms a be node into a Load.
 870  */
 871 static void transform_to_Load(ia32_transform_env_t *env) {
 872         ir_node *irn         = env->irn;
 873         entity  *ent         = be_get_frame_entity(irn);
 874         ir_mode *mode        = env->mode;
 875         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 876         ir_node *nomem       = new_rd_NoMem(env->irg);
 877         ir_node *sched_point = NULL;
 878         ir_node *ptr         = get_irn_n(irn, 0);
 879         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 880         ir_node *new_op, *proj;
 881         const arch_register_t *reg;
 882
 883         if (sched_is_scheduled(irn)) {
 884                 sched_point = sched_prev(irn);
 885         }
 886
 887         if (mode_is_float(mode)) {
 888                 if (USE_SSE2(env->cg))
 889                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
 890                 else
 891                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
 892         }
 893         else {
 894                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
 895         }
 896
 897         set_ia32_am_support(new_op, ia32_am_Source);
 898         set_ia32_op_type(new_op, ia32_AddrModeS);
 899         set_ia32_am_flavour(new_op, ia32_B);
 900         set_ia32_ls_mode(new_op, mode);
 901         set_ia32_frame_ent(new_op, ent);
 902         set_ia32_use_frame(new_op);
 903
 904         DBG_OPT_RELOAD2LD(irn, new_op);
 905
 906         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 907
 908         if (sched_point) {
 909                 sched_add_after(sched_point, new_op);
 910                 sched_add_after(new_op, proj);
 911
 912                 sched_remove(irn);
 913         }
 914
 915         /* copy the register from the old node to the new Load */
 916         reg = arch_get_irn_register(env->cg->arch_env, irn);
 917         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 918
 919         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, irn));
 920
 921         exchange(irn, proj);
 922 }
 923
 924 /**
 925  * Transforms a be node into a Store.
 926  */
 927 static void transform_to_Store(ia32_transform_env_t *env) {
 928         ir_node *irn   = env->irn;
 929         entity  *ent   = be_get_frame_entity(irn);
 930         ir_mode *mode  = env->mode;
 931         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 932         ir_node *nomem = new_rd_NoMem(env->irg);
 933         ir_node *ptr   = get_irn_n(irn, 0);
 934         ir_node *val   = get_irn_n(irn, 1);
 935         ir_node *new_op, *proj;
 936         ir_node *sched_point = NULL;
 937
 938         if (sched_is_scheduled(irn)) {
 939                 sched_point = sched_prev(irn);
 940         }
 941
 942         if (mode_is_float(mode)) {
 943                 if (USE_SSE2(env->cg))
 944                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 945                 else
 946                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 947         }
 948         else if (get_mode_size_bits(mode) == 8) {
 949                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 950         }
 951         else {
 952                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 953         }
 954
 955         set_ia32_am_support(new_op, ia32_am_Dest);
 956         set_ia32_op_type(new_op, ia32_AddrModeD);
 957         set_ia32_am_flavour(new_op, ia32_B);
 958         set_ia32_ls_mode(new_op, mode);
 959         set_ia32_frame_ent(new_op, ent);
 960         set_ia32_use_frame(new_op);
 961
 962         DBG_OPT_SPILL2ST(irn, new_op);
 963
 964         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode_M, pn_ia32_Store_M);
 965
 966         if (sched_point) {
 967                 sched_add_after(sched_point, new_op);
 968                 sched_remove(irn);
 969         }
 970
 971         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, irn));
 972
 973         exchange(irn, proj);
 974 }
 975
 976 /**
 977  * Fix the mode of Spill/Reload
 978  */
 979 static ir_mode *fix_spill_mode(ia32_code_gen_t *cg, ir_mode *mode)
 980 {
 981         if (mode_is_float(mode)) {
 982                 if (USE_SSE2(cg))
 983                         mode = mode_D;
 984                 else
 985                         mode = mode_E;
 986         }
 987         else
 988                 mode = mode_Is;
 989         return mode;
 990 }
 991
 992 /**
 993  * Block-Walker: Calls the transform functions Spill and Reload.
 994  */
 995 static void ia32_after_ra_walker(ir_node *block, void *env) {
 996         ir_node *node, *prev;
 997         ia32_code_gen_t *cg = env;
 998         ia32_transform_env_t tenv;
 999
1000         tenv.block = block;
1001         tenv.irg   = current_ir_graph;
1002         tenv.cg    = cg;
1003         DEBUG_ONLY(tenv.mod = cg->mod;)
1004
1005         /* beware: the schedule is changed here */
1006         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1007                 prev = sched_prev(node);
1008                 if (be_is_Reload(node)) {
1009                         /* we always reload the whole register  */
1010                         tenv.dbg  = get_irn_dbg_info(node);
1011                         tenv.irn  = node;
1012                         tenv.mode = fix_spill_mode(cg, get_irn_mode(node));
1013                         transform_to_Load(&tenv);
1014                 }
1015                 else if (be_is_Spill(node)) {
1016                         /* we always spill the whole register  */
1017                         tenv.dbg  = get_irn_dbg_info(node);
1018                         tenv.irn  = node;
1019                         tenv.mode = fix_spill_mode(cg, get_irn_mode(be_get_Spill_context(node)));
1020                         transform_to_Store(&tenv);
1021                 }
1022         }
1023 }
1024
1025 /**
1026  * We transform Spill and Reload here. This needs to be done before
1027  * stack biasing otherwise we would miss the corrected offset for these nodes.
1028  *
1029  * If x87 instruction should be emitted, run the x87 simulator and patch
1030  * the virtual instructions. This must obviously be done after register allocation.
1031  */
1032 static void ia32_after_ra(void *self) {
1033         ia32_code_gen_t *cg = self;
1034         irg_block_walk_graph(cg->irg, NULL, ia32_after_ra_walker, self);
1035
1036         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
1037         if (cg->used_fp == fp_x87 || cg->force_sim) {
1038                 x87_simulate_graph(cg->arch_env, cg->irg, cg->blk_sched);
1039         }
1040 }
1041
1042
1043 /**
1044  * Emits the code, closes the output file and frees
1045  * the code generator interface.
1046  */
1047 static void ia32_codegen(void *self) {
1048         ia32_code_gen_t *cg = self;
1049         ir_graph        *irg = cg->irg;
1050
1051         ia32_finish_irg(irg, cg);
1052         be_dump(irg, "-finished", dump_ir_block_graph_sched);
1053         ia32_gen_routine(cg->isa->out, irg, cg);
1054
1055         cur_reg_set = NULL;
1056
1057         /* remove it from the isa */
1058         cg->isa->cg = NULL;
1059
1060         /* de-allocate code generator */
1061         del_set(cg->reg_set);
1062         free(self);
1063
1064 }
1065
1066 static void *ia32_cg_init(const be_irg_t *birg);
1067
1068 static const arch_code_generator_if_t ia32_code_gen_if = {
1069         ia32_cg_init,
1070         NULL,                /* before abi introduce hook */
1071         ia32_prepare_graph,
1072         ia32_before_sched,   /* before scheduling hook */
1073         ia32_before_ra,      /* before register allocation hook */
1074         ia32_after_ra,       /* after register allocation hook */
1075         ia32_codegen         /* emit && done */
1076 };
1077
1078 /**
1079  * Initializes a IA32 code generator.
1080  */
1081 static void *ia32_cg_init(const be_irg_t *birg) {
1082         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1083         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1084
1085         cg->impl      = &ia32_code_gen_if;
1086         cg->irg       = birg->irg;
1087         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1088         cg->arch_env  = birg->main_env->arch_env;
1089         cg->isa       = isa;
1090         cg->birg      = birg;
1091         cg->blk_sched = NULL;
1092         cg->fp_to_gp  = NULL;
1093         cg->gp_to_fp  = NULL;
1094         cg->fp_kind   = isa->fp_kind;
1095         cg->used_fp   = fp_none;
1096
1097         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
1098
1099         /* copy optimizations from isa for easier access */
1100         cg->opt = isa->opt;
1101
1102         /* enter it */
1103         isa->cg = cg;
1104
1105 #ifndef NDEBUG
1106         if (isa->name_obst_size) {
1107                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
1108                 isa->name_obst_size = 0;
1109                 obstack_free(isa->name_obst, NULL);
1110                 obstack_init(isa->name_obst);
1111         }
1112 #endif /* NDEBUG */
1113
1114         cur_reg_set = cg->reg_set;
1115
1116         ia32_irn_ops.cg = cg;
1117
1118         return (arch_code_generator_t *)cg;
1119 }
1120
1121
1122
1123 /*****************************************************************
1124  *  ____             _                  _   _____  _____
1125  * |  _ \           | |                | | |_   _|/ ____|  /\
1126  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1127  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1128  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1129  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1130  *
1131  *****************************************************************/
1132
1133 /**
1134  * The template that generates a new ISA object.
1135  * Note that this template can be changed by command line
1136  * arguments.
1137  */
1138 static ia32_isa_t ia32_isa_template = {
1139         {
1140                 &ia32_isa_if,            /* isa interface implementation */
1141                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1142                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1143                 -1,                      /* stack direction */
1144         },
1145         NULL,                    /* 16bit register names */
1146         NULL,                    /* 8bit register names */
1147         NULL,                    /* types */
1148         NULL,                    /* tv_ents */
1149         (0                 |
1150         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on  */
1151         IA32_OPT_DOAM      |     /* optimize address mode                            default: on  */
1152         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on  */
1153         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on  */
1154         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on  */
1155         IA32_OPT_EXTBB),         /* use extended basic block scheduling,             default: on  */
1156         arch_pentium_4,          /* instruction architecture */
1157         arch_pentium_4,          /* optimize for architecture */
1158         fp_sse2,                 /* use sse2 unit */
1159         NULL,                    /* current code generator */
1160 #ifndef NDEBUG
1161         NULL,                    /* name obstack */
1162         0                        /* name obst size */
1163 #endif
1164 };
1165
1166 /**
1167  * Initializes the backend ISA.
1168  */
1169 static void *ia32_init(FILE *file_handle) {
1170         static int inited = 0;
1171         ia32_isa_t *isa;
1172
1173         if (inited)
1174                 return NULL;
1175
1176         isa = xmalloc(sizeof(*isa));
1177         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1178
1179         ia32_register_init(isa);
1180         ia32_create_opcodes();
1181
1182         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1183             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1184                 /* no SSE2 for these cpu's */
1185                 isa->fp_kind = fp_x87;
1186
1187         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1188                 /* Pentium 4 don't like inc and dec instructions */
1189                 isa->opt &= ~IA32_OPT_INCDEC;
1190         }
1191
1192         isa->regs_16bit = pmap_create();
1193         isa->regs_8bit  = pmap_create();
1194         isa->types      = pmap_create();
1195         isa->tv_ent     = pmap_create();
1196         isa->out        = file_handle;
1197
1198         ia32_build_16bit_reg_map(isa->regs_16bit);
1199         ia32_build_8bit_reg_map(isa->regs_8bit);
1200
1201         /* patch register names of x87 registers */
1202         if (USE_x87(isa)) {
1203           ia32_st_regs[0].name = "st";
1204           ia32_st_regs[1].name = "st(1)";
1205           ia32_st_regs[2].name = "st(2)";
1206           ia32_st_regs[3].name = "st(3)";
1207           ia32_st_regs[4].name = "st(4)";
1208           ia32_st_regs[5].name = "st(5)";
1209           ia32_st_regs[6].name = "st(6)";
1210           ia32_st_regs[7].name = "st(7)";
1211         }
1212
1213 #ifndef NDEBUG
1214         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1215         obstack_init(isa->name_obst);
1216         isa->name_obst_size = 0;
1217 #endif /* NDEBUG */
1218
1219         ia32_handle_intrinsics();
1220         ia32_switch_section(NULL, NO_SECTION);
1221         fprintf(isa->out, "\t.intel_syntax\n");
1222
1223         inited = 1;
1224
1225         return isa;
1226 }
1227
1228
1229
1230 /**
1231  * Closes the output file and frees the ISA structure.
1232  */
1233 static void ia32_done(void *self) {
1234         ia32_isa_t *isa = self;
1235
1236         /* emit now all global declarations */
1237         ia32_gen_decls(isa->out);
1238
1239         pmap_destroy(isa->regs_16bit);
1240         pmap_destroy(isa->regs_8bit);
1241         pmap_destroy(isa->tv_ent);
1242         pmap_destroy(isa->types);
1243
1244 #ifndef NDEBUG
1245         //printf("name obst size = %d bytes\n", isa->name_obst_size);
1246         obstack_free(isa->name_obst, NULL);
1247 #endif /* NDEBUG */
1248
1249         free(self);
1250 }
1251
1252
1253 /**
1254  * Return the number of register classes for this architecture.
1255  * We report always these:
1256  *  - the general purpose registers
1257  *  - the SSE floating point register set
1258  *  - the virtual floating point registers
1259  */
1260 static int ia32_get_n_reg_class(const void *self) {
1261         return 3;
1262 }
1263
1264 /**
1265  * Return the register class for index i.
1266  */
1267 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
1268         const ia32_isa_t *isa = self;
1269         assert(i >= 0 && i < 3 && "Invalid ia32 register class requested.");
1270         if (i == 0)
1271                 return &ia32_reg_classes[CLASS_ia32_gp];
1272         else if (i == 1)
1273                 return &ia32_reg_classes[CLASS_ia32_xmm];
1274         else
1275                 return &ia32_reg_classes[CLASS_ia32_vfp];
1276 }
1277
1278 /**
1279  * Get the register class which shall be used to store a value of a given mode.
1280  * @param self The this pointer.
1281  * @param mode The mode in question.
1282  * @return A register class which can hold values of the given mode.
1283  */
1284 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1285         const ia32_isa_t *isa = self;
1286         if (mode_is_float(mode)) {
1287                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1288         }
1289         else
1290                 return &ia32_reg_classes[CLASS_ia32_gp];
1291 }
1292
1293 /**
1294  * Get the ABI restrictions for procedure calls.
1295  * @param self        The this pointer.
1296  * @param method_type The type of the method (procedure) in question.
1297  * @param abi         The abi object to be modified
1298  */
1299 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1300         const ia32_isa_t *isa = self;
1301         ir_type  *tp;
1302         ir_mode  *mode;
1303         unsigned  cc        = get_method_calling_convention(method_type);
1304         int       n         = get_method_n_params(method_type);
1305         int       biggest_n = -1;
1306         int       stack_idx = 0;
1307         int       i, ignore_1, ignore_2;
1308         ir_mode **modes;
1309         const arch_register_t *reg;
1310         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1311
1312         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1313
1314         /* set abi flags for calls */
1315         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1316         call_flags.bits.store_args_sequential = use_push;
1317         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1318         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1319         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1320
1321         /* set stack parameter passing style */
1322         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1323
1324         /* collect the mode for each type */
1325         modes = alloca(n * sizeof(modes[0]));
1326
1327         for (i = 0; i < n; i++) {
1328                 tp       = get_method_param_type(method_type, i);
1329                 modes[i] = get_type_mode(tp);
1330         }
1331
1332         /* set register parameters  */
1333         if (cc & cc_reg_param) {
1334                 /* determine the number of parameters passed via registers */
1335                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
1336
1337                 /* loop over all parameters and set the register requirements */
1338                 for (i = 0; i <= biggest_n; i++) {
1339                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
1340                         assert(reg && "kaputt");
1341                         be_abi_call_param_reg(abi, i, reg);
1342                 }
1343
1344                 stack_idx = i;
1345         }
1346
1347
1348         /* set stack parameters */
1349         for (i = stack_idx; i < n; i++) {
1350                 be_abi_call_param_stack(abi, i, 1, 0, 0);
1351         }
1352
1353
1354         /* set return registers */
1355         n = get_method_n_ress(method_type);
1356
1357         assert(n <= 2 && "more than two results not supported");
1358
1359         /* In case of 64bit returns, we will have two 32bit values */
1360         if (n == 2) {
1361                 tp   = get_method_res_type(method_type, 0);
1362                 mode = get_type_mode(tp);
1363
1364                 assert(!mode_is_float(mode) && "two FP results not supported");
1365
1366                 tp   = get_method_res_type(method_type, 1);
1367                 mode = get_type_mode(tp);
1368
1369                 assert(!mode_is_float(mode) && "two FP results not supported");
1370
1371                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1372                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1373         }
1374         else if (n == 1) {
1375                 const arch_register_t *reg;
1376
1377                 tp   = get_method_res_type(method_type, 0);
1378                 assert(is_atomic_type(tp));
1379                 mode = get_type_mode(tp);
1380
1381                 reg = mode_is_float(mode) ?
1382                         (USE_SSE2(isa) ? &ia32_xmm_regs[REG_XMM0] : &ia32_vfp_regs[REG_VF0]) :
1383                         &ia32_gp_regs[REG_EAX];
1384
1385                 be_abi_call_res_reg(abi, 0, reg);
1386         }
1387 }
1388
1389
1390 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1391         return &ia32_irn_ops;
1392 }
1393
1394 const arch_irn_handler_t ia32_irn_handler = {
1395         ia32_get_irn_ops
1396 };
1397
1398 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1399         return &ia32_irn_handler;
1400 }
1401
1402 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1403         return is_ia32_irn(irn);
1404 }
1405
1406 /**
1407  * Initializes the code generator interface.
1408  */
1409 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1410         return &ia32_code_gen_if;
1411 }
1412
1413 list_sched_selector_t ia32_sched_selector;
1414
1415 /**
1416  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1417  */
1418 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
1419 //      memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1420         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
1421         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1422         return &ia32_sched_selector;
1423 }
1424
1425 /**
1426  * Returns the necessary byte alignment for storing a register of given class.
1427  */
1428 static int ia32_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1429         ir_mode *mode = arch_register_class_mode(cls);
1430         int bytes     = get_mode_size_bytes(mode);
1431
1432         if (mode_is_float(mode) && bytes > 8)
1433                 return 16;
1434         return bytes;
1435 }
1436
1437 static ia32_intrinsic_env_t intrinsic_env = { NULL, NULL };
1438
1439 /**
1440  * Returns the libFirm configuration parameter for this backend.
1441  */
1442 static const backend_params *ia32_get_libfirm_params(void) {
1443         static const arch_dep_params_t ad = {
1444                 1, /* also use subs */
1445                 4, /* maximum shifts */
1446                 31, /* maximum shift amount */
1447
1448                 1, /* allow Mulhs */
1449                 1, /* allow Mulus */
1450                 32  /* Mulh allowed up to 32 bit */
1451         };
1452         static backend_params p = {
1453                 NULL,  /* no additional opcodes */
1454                 NULL,  /* will be set later */
1455                 1,     /* need dword lowering */
1456                 ia32_create_intrinsic_fkt,
1457                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
1458         };
1459
1460         p.dep_param = &ad;
1461         return &p;
1462 }
1463 #ifdef WITH_LIBCORE
1464
1465 /* instruction set architectures. */
1466 static const lc_opt_enum_int_items_t arch_items[] = {
1467         { "386",        arch_i386, },
1468         { "486",        arch_i486, },
1469         { "pentium",    arch_pentium, },
1470         { "586",        arch_pentium, },
1471         { "pentiumpro", arch_pentium_pro, },
1472         { "686",        arch_pentium_pro, },
1473         { "pentiummmx", arch_pentium_mmx, },
1474         { "pentium2",   arch_pentium_2, },
1475         { "p2",         arch_pentium_2, },
1476         { "pentium3",   arch_pentium_3, },
1477         { "p3",         arch_pentium_3, },
1478         { "pentium4",   arch_pentium_4, },
1479         { "p4",         arch_pentium_4, },
1480         { "pentiumm",   arch_pentium_m, },
1481         { "pm",         arch_pentium_m, },
1482         { "core",       arch_core, },
1483         { "k6",         arch_k6, },
1484         { "athlon",     arch_athlon, },
1485         { "athlon64",   arch_athlon_64, },
1486         { "opteron",    arch_opteron, },
1487         { NULL,         0 }
1488 };
1489
1490 static lc_opt_enum_int_var_t arch_var = {
1491         &ia32_isa_template.arch, arch_items
1492 };
1493
1494 static lc_opt_enum_int_var_t opt_arch_var = {
1495         &ia32_isa_template.opt_arch, arch_items
1496 };
1497
1498 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1499         { "x87" ,    fp_x87 },
1500         { "sse2",    fp_sse2 },
1501         { NULL,      0 }
1502 };
1503
1504 static lc_opt_enum_int_var_t fp_unit_var = {
1505         &ia32_isa_template.fp_kind, fp_unit_items
1506 };
1507
1508 static const lc_opt_enum_int_items_t gas_items[] = {
1509         { "linux",   ASM_LINUX_GAS },
1510         { "mingw",   ASM_MINGW_GAS },
1511         { NULL,      0 }
1512 };
1513
1514 static lc_opt_enum_int_var_t gas_var = {
1515         (int *)&asm_flavour, gas_items
1516 };
1517
1518 static const lc_opt_table_entry_t ia32_options[] = {
1519         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
1520         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
1521         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
1522         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1523         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
1524         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1525         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
1526         LC_OPT_ENT_NEGBIT("noextbb",     "do not use extended basic block scheduling", &ia32_isa_template.opt, IA32_OPT_EXTBB),
1527         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
1528         { NULL }
1529 };
1530
1531 /**
1532  * Register command line options for the ia32 backend.
1533  *
1534  * Options so far:
1535  *
1536  * ia32-arch=arch    create instruction for arch
1537  * ia32-opt=arch     optimize for run on arch
1538  * ia32-fpunit=unit  select floating point unit (x87 or SSE2)
1539  * ia32-incdec       optimize for inc/dec
1540  * ia32-noaddrmode   do not use address mode
1541  * ia32-nolea        do not optimize for LEAs
1542  * ia32-noplacecnst  do not place constants,
1543  * ia32-noimmop      no operations with immediates
1544  * ia32-noextbb      do not use extended basic block scheduling
1545  * ia32-gasmode      set the GAS compatibility mode
1546  */
1547 static void ia32_register_options(lc_opt_entry_t *ent)
1548 {
1549         lc_opt_entry_t *be_grp_ia32 = lc_opt_get_grp(ent, "ia32");
1550         lc_opt_add_table(be_grp_ia32, ia32_options);
1551 }
1552 #endif /* WITH_LIBCORE */
1553
1554 const arch_isa_if_t ia32_isa_if = {
1555         ia32_init,
1556         ia32_done,
1557         ia32_get_n_reg_class,
1558         ia32_get_reg_class,
1559         ia32_get_reg_class_for_mode,
1560         ia32_get_call_abi,
1561         ia32_get_irn_handler,
1562         ia32_get_code_generator_if,
1563         ia32_get_list_sched_selector,
1564         ia32_get_reg_class_alignment,
1565         ia32_get_libfirm_params,
1566 #ifdef WITH_LIBCORE
1567         ia32_register_options
1568 #endif
1569 };