nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg.h"
  57 #include "../benode.h"
  58 #include "../belower.h"
  59 #include "../besched.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72 #include "../belistsched.h"
  73 #include "../beabihelper.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_util.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93
  94 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  95 #endif
  96
  97 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  98
  99 ir_mode         *ia32_mode_fpcw       = NULL;
 100
 101 /** The current omit-fp state */
 102 static unsigned ia32_curr_fp_ommitted  = 0;
 103 static ir_type *omit_fp_between_type   = NULL;
 104 static ir_type *between_type           = NULL;
 105 static ir_entity *old_bp_ent           = NULL;
 106 static ir_entity *ret_addr_ent         = NULL;
 107 static ir_entity *omit_fp_ret_addr_ent = NULL;
 108
 109 /**
 110  * The environment for the intrinsic mapping.
 111  */
 112 static ia32_intrinsic_env_t intrinsic_env = {
 113         NULL,    /* the isa */
 114         NULL,    /* the irg, these entities belong to */
 115         NULL,    /* entity for __divdi3 library call */
 116         NULL,    /* entity for __moddi3 library call */
 117         NULL,    /* entity for __udivdi3 library call */
 118         NULL,    /* entity for __umoddi3 library call */
 119 };
 120
 121
 122 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 123
 124 /**
 125  * Used to create per-graph unique pseudo nodes.
 126  */
 127 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 128                                     create_const_node_func func,
 129                                     const arch_register_t* reg)
 130 {
 131         ir_node *block, *res;
 132
 133         if (*place != NULL)
 134                 return *place;
 135
 136         block = get_irg_start_block(irg);
 137         res = func(NULL, block);
 138         arch_set_irn_register(res, reg);
 139         *place = res;
 140
 141         return res;
 142 }
 143
 144 /* Creates the unique per irg GP NoReg node. */
 145 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 146 {
 147         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 148         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 149                             &ia32_registers[REG_GP_NOREG]);
 150 }
 151
 152 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 153 {
 154         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 155         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 156                             &ia32_registers[REG_VFP_NOREG]);
 157 }
 158
 159 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 160 {
 161         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 162         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 163                             &ia32_registers[REG_XMM_NOREG]);
 164 }
 165
 166 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 167 {
 168         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 169         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 170                         &ia32_registers[REG_FPCW]);
 171 }
 172
 173
 174 /**
 175  * Returns the admissible noreg register node for input register pos of node irn.
 176  */
 177 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 178 {
 179         ir_graph                  *irg = get_irn_irg(irn);
 180         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 181
 182         assert(req != NULL && "Missing register requirements");
 183         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 184                 return ia32_new_NoReg_gp(irg);
 185
 186         if (ia32_cg_config.use_sse2) {
 187                 return ia32_new_NoReg_xmm(irg);
 188         } else {
 189                 return ia32_new_NoReg_vfp(irg);
 190         }
 191 }
 192
 193 static arch_irn_class_t ia32_classify(const ir_node *irn)
 194 {
 195         arch_irn_class_t classification = arch_irn_class_none;
 196
 197         assert(is_ia32_irn(irn));
 198
 199         if (is_ia32_is_reload(irn))
 200                 classification |= arch_irn_class_reload;
 201
 202         if (is_ia32_is_spill(irn))
 203                 classification |= arch_irn_class_spill;
 204
 205         if (is_ia32_is_remat(irn))
 206                 classification |= arch_irn_class_remat;
 207
 208         return classification;
 209 }
 210
 211 /**
 212  * The IA32 ABI callback object.
 213  */
 214 typedef struct {
 215         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 216         ir_graph *irg;                   /**< The associated graph. */
 217 } ia32_abi_env_t;
 218
 219 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 220 {
 221         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 222 }
 223
 224 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 225 {
 226         if (is_be_node(node))
 227                 be_node_set_frame_entity(node, entity);
 228         else
 229                 set_ia32_frame_ent(node, entity);
 230 }
 231
 232 static void ia32_set_frame_offset(ir_node *irn, int bias)
 233 {
 234         if (get_ia32_frame_ent(irn) == NULL)
 235                 return;
 236
 237         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 238                 ir_graph          *irg     = get_irn_irg(irn);
 239                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 240                 if (layout->sp_relative) {
 241                         /* Pop nodes modify the stack pointer before calculating the
 242                          * destination address, so fix this here
 243                          */
 244                         bias -= 4;
 245                 }
 246         }
 247         add_ia32_am_offs_int(irn, bias);
 248 }
 249
 250 static int ia32_get_sp_bias(const ir_node *node)
 251 {
 252         if (is_ia32_Call(node))
 253                 return -(int)get_ia32_call_attr_const(node)->pop;
 254
 255         if (is_ia32_Push(node))
 256                 return 4;
 257
 258         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 259                 return -4;
 260
 261         if (is_ia32_Leave(node) || (be_is_Copy(node)
 262             && arch_get_irn_register(node) == &ia32_registers[REG_ESP])) {
 263                 return SP_BIAS_RESET;
 264         }
 265
 266         return 0;
 267 }
 268
 269 /**
 270  * Generate the routine prologue.
 271  *
 272  * @param self       The callback object.
 273  * @param mem        A pointer to the mem node. Update this if you define new memory.
 274  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 275  * @param stack_bias Points to the current stack bias, can be modified if needed.
 276  *
 277  * @return           The register which shall be used as a stack frame base.
 278  *
 279  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 280  */
 281 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 282 {
 283         ia32_abi_env_t   *env      = (ia32_abi_env_t*)self;
 284         ir_graph         *irg      = env->irg;
 285         const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 286
 287         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 288         if (! env->flags.try_omit_fp) {
 289                 ir_node  *bl      = get_irg_start_block(env->irg);
 290                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 291                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 292                 ir_node  *noreg   = ia32_new_NoReg_gp(irg);
 293                 ir_node  *push;
 294
 295                 /* mark bp register as ignore */
 296                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 297                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 298
 299                 /* push ebp */
 300                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 301                 arch_irn_add_flags(push, arch_irn_flags_prolog);
 302                 curr_sp = new_r_Proj(push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 303                 *mem    = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 304
 305                 /* the push must have SP out register */
 306                 arch_set_irn_register(curr_sp, arch_env->sp);
 307
 308                 /* this modifies the stack bias, because we pushed 32bit */
 309                 *stack_bias -= 4;
 310
 311                 /* move esp to ebp */
 312                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 313                 arch_irn_add_flags(curr_bp, arch_irn_flags_prolog);
 314                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 315                                              arch_register_req_type_ignore);
 316
 317                 /* beware: the copy must be done before any other sp use */
 318                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 319                 arch_irn_add_flags(curr_sp, arch_irn_flags_prolog);
 320                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 321                                                      arch_register_req_type_produces_sp);
 322
 323                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 324                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 325
 326                 return arch_env->bp;
 327         }
 328
 329         return arch_env->sp;
 330 }
 331
 332 /**
 333  * Generate the routine epilogue.
 334  * @param self    The callback object.
 335  * @param bl      The block for the epilog
 336  * @param mem     A pointer to the mem node. Update this if you define new memory.
 337  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 338  * @return        The register which shall be used as a stack frame base.
 339  *
 340  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 341  */
 342 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 343 {
 344         ia32_abi_env_t   *env      = (ia32_abi_env_t*)self;
 345         const arch_env_t *arch_env = be_get_irg_arch_env(env->irg);
 346         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 347         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 348
 349         if (env->flags.try_omit_fp) {
 350                 /* simply remove the stack frame here */
 351                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 352                 arch_irn_add_flags(curr_sp, arch_irn_flags_epilog);
 353         } else {
 354                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 355
 356                 if (ia32_cg_config.use_leave) {
 357                         ir_node *leave;
 358
 359                         /* leave */
 360                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 361                         curr_bp = new_r_Proj(leave, mode_bp, pn_ia32_Leave_frame);
 362                         curr_sp = new_r_Proj(leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 363                         arch_irn_add_flags(leave, arch_irn_flags_epilog);
 364                 } else {
 365                         ir_node *pop;
 366
 367                         /* copy ebp to esp */
 368                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 369                         arch_set_irn_register(curr_sp, arch_env->sp);
 370                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 371                                                          arch_register_req_type_ignore);
 372                         arch_irn_add_flags(curr_sp, arch_irn_flags_epilog);
 373
 374                         /* pop ebp */
 375                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 376                         curr_bp = new_r_Proj(pop, mode_bp, pn_ia32_Pop_res);
 377                         curr_sp = new_r_Proj(pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 378                         arch_irn_add_flags(pop, arch_irn_flags_epilog);
 379
 380                         *mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
 381                 }
 382                 arch_set_irn_register(curr_sp, arch_env->sp);
 383                 arch_set_irn_register(curr_bp, arch_env->bp);
 384         }
 385
 386         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 387         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 388 }
 389
 390 /**
 391  * Initialize the callback object.
 392  * @param call The call object.
 393  * @param irg  The graph with the method.
 394  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 395  */
 396 static void *ia32_abi_init(const be_abi_call_t *call, ir_graph *irg)
 397 {
 398         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 399         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 400         env->flags = fl.bits;
 401         env->irg   = irg;
 402         return env;
 403 }
 404
 405 /**
 406  * Destroy the callback object.
 407  * @param self The callback object.
 408  */
 409 static void ia32_abi_done(void *self)
 410 {
 411         free(self);
 412 }
 413
 414 /**
 415  * Build the between type and entities if not already build.
 416  */
 417 static void ia32_build_between_type(void)
 418 {
 419 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 420         if (! between_type) {
 421                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 422                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 423
 424                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 425                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 426                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 427
 428                 set_entity_offset(old_bp_ent, 0);
 429                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 430                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 431                 set_type_state(between_type, layout_fixed);
 432
 433                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 434                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 435
 436                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 437                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 438                 set_type_state(omit_fp_between_type, layout_fixed);
 439         }
 440 #undef IDENT
 441 }
 442
 443 /**
 444  * Produces the type which sits between the stack args and the locals on the stack.
 445  * it will contain the return address and space to store the old base pointer.
 446  * @return The Firm type modeling the ABI between type.
 447  */
 448 static ir_type *ia32_abi_get_between_type(void *self)
 449 {
 450         ia32_abi_env_t *env = (ia32_abi_env_t*)self;
 451
 452         ia32_build_between_type();
 453         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 454 }
 455
 456 /**
 457  * Return the stack entity that contains the return address.
 458  */
 459 ir_entity *ia32_get_return_address_entity(void)
 460 {
 461         ia32_build_between_type();
 462         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 463 }
 464
 465 /**
 466  * Return the stack entity that contains the frame address.
 467  */
 468 ir_entity *ia32_get_frame_address_entity(void)
 469 {
 470         ia32_build_between_type();
 471         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 472 }
 473
 474 /**
 475  * Get the estimated cycle count for @p irn.
 476  *
 477  * @param self The this pointer.
 478  * @param irn  The node.
 479  *
 480  * @return     The estimated cycle count for this operation
 481  */
 482 static int ia32_get_op_estimated_cost(const ir_node *irn)
 483 {
 484         int            cost;
 485         ia32_op_type_t op_tp;
 486
 487         if (is_Proj(irn))
 488                 return 0;
 489         if (!is_ia32_irn(irn))
 490                 return 0;
 491
 492         assert(is_ia32_irn(irn));
 493
 494         cost  = get_ia32_latency(irn);
 495         op_tp = get_ia32_op_type(irn);
 496
 497         if (is_ia32_CopyB(irn)) {
 498                 cost = 250;
 499         }
 500         else if (is_ia32_CopyB_i(irn)) {
 501                 int size = get_ia32_copyb_size(irn);
 502                 cost     = 20 + (int)ceil((4/3) * size);
 503         }
 504         /* in case of address mode operations add additional cycles */
 505         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 506                 /*
 507                         In case of stack access and access to fixed addresses add 5 cycles
 508                         (we assume they are in cache), other memory operations cost 20
 509                         cycles.
 510                 */
 511                 if (is_ia32_use_frame(irn) || (
 512                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 513                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 514                     )) {
 515                         cost += 5;
 516                 } else {
 517                         cost += 20;
 518                 }
 519         }
 520
 521         return cost;
 522 }
 523
 524 /**
 525  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 526  *
 527  * @param irn       The original operation
 528  * @param i         Index of the argument we want the inverse operation to yield
 529  * @param inverse   struct to be filled with the resulting inverse op
 530  * @param obstack   The obstack to use for allocation of the returned nodes array
 531  * @return          The inverse operation or NULL if operation invertible
 532  */
 533 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 534 {
 535         (void) irn;
 536         (void) i;
 537         (void) inverse;
 538         (void) obst;
 539         return NULL;
 540
 541 #if 0
 542         ir_mode  *mode;
 543         ir_mode  *irn_mode;
 544         ir_node  *block, *noreg, *nomem;
 545         dbg_info *dbg;
 546
 547         /* we cannot invert non-ia32 irns */
 548         if (! is_ia32_irn(irn))
 549                 return NULL;
 550
 551         /* operand must always be a real operand (not base, index or mem) */
 552         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 553                 return NULL;
 554
 555         /* we don't invert address mode operations */
 556         if (get_ia32_op_type(irn) != ia32_Normal)
 557                 return NULL;
 558
 559         /* TODO: adjust for new immediates... */
 560         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 561                    irn);
 562         return NULL;
 563
 564         block    = get_nodes_block(irn);
 565         mode     = get_irn_mode(irn);
 566         irn_mode = get_irn_mode(irn);
 567         noreg    = get_irn_n(irn, 0);
 568         nomem    = new_r_NoMem(irg);
 569         dbg      = get_irn_dbg_info(irn);
 570
 571         /* initialize structure */
 572         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 573         inverse->costs = 0;
 574         inverse->n     = 1;
 575
 576         switch (get_ia32_irn_opcode(irn)) {
 577                 case iro_ia32_Add:
 578 #if 0
 579                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 580                                 /* we have an add with a const here */
 581                                 /* invers == add with negated const */
 582                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 583                                 inverse->costs   += 1;
 584                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 585                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 586                                 set_ia32_commutative(inverse->nodes[0]);
 587                         }
 588                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 589                                 /* we have an add with a symconst here */
 590                                 /* invers == sub with const */
 591                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 592                                 inverse->costs   += 2;
 593                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 594                         }
 595                         else {
 596                                 /* normal add: inverse == sub */
 597                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 598                                 inverse->costs   += 2;
 599                         }
 600 #endif
 601                         break;
 602                 case iro_ia32_Sub:
 603 #if 0
 604                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 605                                 /* we have a sub with a const/symconst here */
 606                                 /* invers == add with this const */
 607                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 608                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 609                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 610                         }
 611                         else {
 612                                 /* normal sub */
 613                                 if (i == n_ia32_binary_left) {
 614                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 615                                 }
 616                                 else {
 617                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 618                                 }
 619                                 inverse->costs += 1;
 620                         }
 621 #endif
 622                         break;
 623                 case iro_ia32_Xor:
 624 #if 0
 625                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 626                                 /* xor with const: inverse = xor */
 627                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 628                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 629                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 630                         }
 631                         else {
 632                                 /* normal xor */
 633                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 634                                 inverse->costs   += 1;
 635                         }
 636 #endif
 637                         break;
 638                 case iro_ia32_Not: {
 639                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 640                         inverse->costs   += 1;
 641                         break;
 642                 }
 643                 case iro_ia32_Neg: {
 644                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 645                         inverse->costs   += 1;
 646                         break;
 647                 }
 648                 default:
 649                         /* inverse operation not supported */
 650                         return NULL;
 651         }
 652
 653         return inverse;
 654 #endif
 655 }
 656
 657 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 658 {
 659         if (mode_is_float(mode))
 660                 return mode_D;
 661
 662         return mode_Iu;
 663 }
 664
 665 /**
 666  * Get the mode that should be used for spilling value node
 667  */
 668 static ir_mode *get_spill_mode(const ir_node *node)
 669 {
 670         ir_mode *mode = get_irn_mode(node);
 671         return get_spill_mode_mode(mode);
 672 }
 673
 674 /**
 675  * Checks whether an addressmode reload for a node with mode mode is compatible
 676  * with a spillslot of mode spill_mode
 677  */
 678 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 679 {
 680         return !mode_is_float(mode) || mode == spillmode;
 681 }
 682
 683 /**
 684  * Check if irn can load its operand at position i from memory (source addressmode).
 685  * @param irn    The irn to be checked
 686  * @param i      The operands position
 687  * @return Non-Zero if operand can be loaded
 688  */
 689 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 690 {
 691         ir_node       *op        = get_irn_n(irn, i);
 692         const ir_mode *mode      = get_irn_mode(op);
 693         const ir_mode *spillmode = get_spill_mode(op);
 694
 695         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 696             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 697             !ia32_is_spillmode_compatible(mode, spillmode) ||
 698             is_ia32_use_frame(irn))                            /* must not already use frame */
 699                 return 0;
 700
 701         switch (get_ia32_am_support(irn)) {
 702                 case ia32_am_none:
 703                         return 0;
 704
 705                 case ia32_am_unary:
 706                         if (i != n_ia32_unary_op)
 707                                 return 0;
 708                         break;
 709
 710                 case ia32_am_binary:
 711                         switch (i) {
 712                                 case n_ia32_binary_left: {
 713                                         const arch_register_req_t *req;
 714                                         if (!is_ia32_commutative(irn))
 715                                                 return 0;
 716
 717                                         /* we can't swap left/right for limited registers
 718                                          * (As this (currently) breaks constraint handling copies)
 719                                          */
 720                                         req = arch_get_in_register_req(irn, n_ia32_binary_left);
 721                                         if (req->type & arch_register_req_type_limited)
 722                                                 return 0;
 723                                         break;
 724                                 }
 725
 726                                 case n_ia32_binary_right:
 727                                         break;
 728
 729                                 default:
 730                                         return 0;
 731                         }
 732                         break;
 733
 734                 default:
 735                         panic("Unknown AM type");
 736         }
 737
 738         /* HACK: must not already use "real" memory.
 739          * This can happen for Call and Div */
 740         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 741                 return 0;
 742
 743         return 1;
 744 }
 745
 746 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 747                                         unsigned int i)
 748 {
 749         ir_mode *load_mode;
 750         ir_mode *dest_op_mode;
 751
 752         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 753
 754         set_ia32_op_type(irn, ia32_AddrModeS);
 755
 756         load_mode    = get_irn_mode(get_irn_n(irn, i));
 757         dest_op_mode = get_ia32_ls_mode(irn);
 758         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 759                 set_ia32_ls_mode(irn, load_mode);
 760         }
 761         set_ia32_use_frame(irn);
 762         set_ia32_need_stackent(irn);
 763
 764         if (i == n_ia32_binary_left                    &&
 765             get_ia32_am_support(irn) == ia32_am_binary &&
 766             /* immediates are only allowed on the right side */
 767             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 768                 ia32_swap_left_right(irn);
 769                 i = n_ia32_binary_right;
 770         }
 771
 772         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 773
 774         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 775         set_irn_n(irn, n_ia32_mem,  spill);
 776         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 777         set_ia32_is_reload(irn);
 778 }
 779
 780 static const be_abi_callbacks_t ia32_abi_callbacks = {
 781         ia32_abi_init,
 782         ia32_abi_done,
 783         ia32_abi_get_between_type,
 784         ia32_abi_prologue,
 785         ia32_abi_epilogue
 786 };
 787
 788 /* register allocator interface */
 789 static const arch_irn_ops_t ia32_irn_ops = {
 790         ia32_classify,
 791         ia32_get_frame_entity,
 792         ia32_set_frame_offset,
 793         ia32_get_sp_bias,
 794         ia32_get_inverse,
 795         ia32_get_op_estimated_cost,
 796         ia32_possible_memory_operand,
 797         ia32_perform_memory_operand,
 798 };
 799
 800 static ir_entity *mcount = NULL;
 801 static int gprof = 0;
 802
 803 static void ia32_before_abi(ir_graph *irg)
 804 {
 805         if (gprof) {
 806                 if (mcount == NULL) {
 807                         ir_type *tp = new_type_method(0, 0);
 808                         ident   *id = new_id_from_str("mcount");
 809                         mcount = new_entity(get_glob_type(), id, tp);
 810                         /* FIXME: enter the right ld_ident here */
 811                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 812                         set_entity_visibility(mcount, ir_visibility_external);
 813                 }
 814                 instrument_initcall(irg, mcount);
 815         }
 816 }
 817
 818 /**
 819  * Transforms the standard firm graph into
 820  * an ia32 firm graph
 821  */
 822 static void ia32_prepare_graph(ir_graph *irg)
 823 {
 824         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 825
 826 #ifdef FIRM_GRGEN_BE
 827         switch (be_transformer) {
 828         case TRANSFORMER_DEFAULT:
 829                 /* transform remaining nodes into assembler instructions */
 830                 ia32_transform_graph(irg);
 831                 break;
 832
 833         case TRANSFORMER_PBQP:
 834         case TRANSFORMER_RAND:
 835                 /* transform nodes into assembler instructions by PBQP magic */
 836                 ia32_transform_graph_by_pbqp(irg);
 837                 break;
 838
 839         default:
 840                 panic("invalid transformer");
 841         }
 842 #else
 843         ia32_transform_graph(irg);
 844 #endif
 845
 846         /* do local optimizations (mainly CSE) */
 847         optimize_graph_df(irg);
 848
 849         if (irg_data->dump)
 850                 dump_ir_graph(irg, "transformed");
 851
 852         /* optimize address mode */
 853         ia32_optimize_graph(irg);
 854
 855         /* do code placement, to optimize the position of constants */
 856         place_code(irg);
 857
 858         if (irg_data->dump)
 859                 dump_ir_graph(irg, "place");
 860 }
 861
 862 ir_node *ia32_turn_back_am(ir_node *node)
 863 {
 864         dbg_info *dbgi  = get_irn_dbg_info(node);
 865         ir_graph *irg   = get_irn_irg(node);
 866         ir_node  *block = get_nodes_block(node);
 867         ir_node  *base  = get_irn_n(node, n_ia32_base);
 868         ir_node  *index = get_irn_n(node, n_ia32_index);
 869         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 870         ir_node  *noreg;
 871
 872         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 873         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 874
 875         ia32_copy_am_attrs(load, node);
 876         if (is_ia32_is_reload(node))
 877                 set_ia32_is_reload(load);
 878         set_irn_n(node, n_ia32_mem, new_r_NoMem(irg));
 879
 880         switch (get_ia32_am_support(node)) {
 881                 case ia32_am_unary:
 882                         set_irn_n(node, n_ia32_unary_op, load_res);
 883                         break;
 884
 885                 case ia32_am_binary:
 886                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 887                                 set_irn_n(node, n_ia32_binary_left, load_res);
 888                         } else {
 889                                 set_irn_n(node, n_ia32_binary_right, load_res);
 890                         }
 891                         break;
 892
 893                 default:
 894                         panic("Unknown AM type");
 895         }
 896         noreg = ia32_new_NoReg_gp(current_ir_graph);
 897         set_irn_n(node, n_ia32_base,  noreg);
 898         set_irn_n(node, n_ia32_index, noreg);
 899         set_ia32_am_offs_int(node, 0);
 900         set_ia32_am_sc(node, NULL);
 901         set_ia32_am_scale(node, 0);
 902         clear_ia32_am_sc_sign(node);
 903
 904         /* rewire mem-proj */
 905         if (get_irn_mode(node) == mode_T) {
 906                 const ir_edge_t *edge;
 907                 foreach_out_edge(node, edge) {
 908                         ir_node *out = get_edge_src_irn(edge);
 909                         if (get_irn_mode(out) == mode_M) {
 910                                 set_Proj_pred(out, load);
 911                                 set_Proj_proj(out, pn_ia32_Load_M);
 912                                 break;
 913                         }
 914                 }
 915         }
 916
 917         set_ia32_op_type(node, ia32_Normal);
 918         if (sched_is_scheduled(node))
 919                 sched_add_before(node, load);
 920
 921         return load_res;
 922 }
 923
 924 static ir_node *flags_remat(ir_node *node, ir_node *after)
 925 {
 926         /* we should turn back source address mode when rematerializing nodes */
 927         ia32_op_type_t type;
 928         ir_node        *block;
 929         ir_node        *copy;
 930
 931         if (is_Block(after)) {
 932                 block = after;
 933         } else {
 934                 block = get_nodes_block(after);
 935         }
 936
 937         type = get_ia32_op_type(node);
 938         switch (type) {
 939                 case ia32_AddrModeS:
 940                         ia32_turn_back_am(node);
 941                         break;
 942
 943                 case ia32_AddrModeD:
 944                         /* TODO implement this later... */
 945                         panic("found DestAM with flag user %+F this should not happen", node);
 946                         break;
 947
 948                 default: assert(type == ia32_Normal); break;
 949         }
 950
 951         copy = exact_copy(node);
 952         set_nodes_block(copy, block);
 953         sched_add_after(after, copy);
 954
 955         return copy;
 956 }
 957
 958 /**
 959  * Called before the register allocator.
 960  */
 961 static void ia32_before_ra(ir_graph *irg)
 962 {
 963         /* setup fpu rounding modes */
 964         ia32_setup_fpu_mode(irg);
 965
 966         /* fixup flags */
 967         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 968                            &flags_remat, NULL);
 969
 970         be_add_missing_keeps(irg);
 971 }
 972
 973
 974 /**
 975  * Transforms a be_Reload into a ia32 Load.
 976  */
 977 static void transform_to_Load(ir_node *node)
 978 {
 979         ir_graph *irg        = get_irn_irg(node);
 980         dbg_info *dbg        = get_irn_dbg_info(node);
 981         ir_node *block       = get_nodes_block(node);
 982         ir_entity *ent       = be_get_frame_entity(node);
 983         ir_mode *mode        = get_irn_mode(node);
 984         ir_mode *spillmode   = get_spill_mode(node);
 985         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 986         ir_node *sched_point = NULL;
 987         ir_node *ptr         = get_irg_frame(irg);
 988         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
 989         ir_node *new_op, *proj;
 990         const arch_register_t *reg;
 991
 992         if (sched_is_scheduled(node)) {
 993                 sched_point = sched_prev(node);
 994         }
 995
 996         if (mode_is_float(spillmode)) {
 997                 if (ia32_cg_config.use_sse2)
 998                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
 999                 else
1000                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
1001         }
1002         else if (get_mode_size_bits(spillmode) == 128) {
1003                 /* Reload 128 bit SSE registers */
1004                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
1005         }
1006         else
1007                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1008
1009         set_ia32_op_type(new_op, ia32_AddrModeS);
1010         set_ia32_ls_mode(new_op, spillmode);
1011         set_ia32_frame_ent(new_op, ent);
1012         set_ia32_use_frame(new_op);
1013         set_ia32_is_reload(new_op);
1014
1015         DBG_OPT_RELOAD2LD(node, new_op);
1016
1017         proj = new_rd_Proj(dbg, new_op, mode, pn_ia32_Load_res);
1018
1019         if (sched_point) {
1020                 sched_add_after(sched_point, new_op);
1021                 sched_remove(node);
1022         }
1023
1024         /* copy the register from the old node to the new Load */
1025         reg = arch_get_irn_register(node);
1026         arch_set_irn_register(proj, reg);
1027
1028         SET_IA32_ORIG_NODE(new_op, node);
1029
1030         exchange(node, proj);
1031 }
1032
1033 /**
1034  * Transforms a be_Spill node into a ia32 Store.
1035  */
1036 static void transform_to_Store(ir_node *node)
1037 {
1038         ir_graph *irg  = get_irn_irg(node);
1039         dbg_info *dbg  = get_irn_dbg_info(node);
1040         ir_node *block = get_nodes_block(node);
1041         ir_entity *ent = be_get_frame_entity(node);
1042         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1043         ir_mode *mode  = get_spill_mode(spillval);
1044         ir_node *noreg = ia32_new_NoReg_gp(irg);
1045         ir_node *nomem = new_r_NoMem(irg);
1046         ir_node *ptr   = get_irg_frame(irg);
1047         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1048         ir_node *store;
1049         ir_node *sched_point = NULL;
1050
1051         if (sched_is_scheduled(node)) {
1052                 sched_point = sched_prev(node);
1053         }
1054
1055         if (mode_is_float(mode)) {
1056                 if (ia32_cg_config.use_sse2)
1057                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1058                 else
1059                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1060         } else if (get_mode_size_bits(mode) == 128) {
1061                 /* Spill 128 bit SSE registers */
1062                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1063         } else if (get_mode_size_bits(mode) == 8) {
1064                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1065         } else {
1066                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1067         }
1068
1069         set_ia32_op_type(store, ia32_AddrModeD);
1070         set_ia32_ls_mode(store, mode);
1071         set_ia32_frame_ent(store, ent);
1072         set_ia32_use_frame(store);
1073         set_ia32_is_spill(store);
1074         SET_IA32_ORIG_NODE(store, node);
1075         DBG_OPT_SPILL2ST(node, store);
1076
1077         if (sched_point) {
1078                 sched_add_after(sched_point, store);
1079                 sched_remove(node);
1080         }
1081
1082         exchange(node, store);
1083 }
1084
1085 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1086 {
1087         dbg_info *dbg = get_irn_dbg_info(node);
1088         ir_node *block = get_nodes_block(node);
1089         ir_graph *irg = get_irn_irg(node);
1090         ir_node *noreg = ia32_new_NoReg_gp(irg);
1091         ir_node *frame = get_irg_frame(irg);
1092
1093         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1094
1095         set_ia32_frame_ent(push, ent);
1096         set_ia32_use_frame(push);
1097         set_ia32_op_type(push, ia32_AddrModeS);
1098         set_ia32_ls_mode(push, mode_Is);
1099         set_ia32_is_spill(push);
1100
1101         sched_add_before(schedpoint, push);
1102         return push;
1103 }
1104
1105 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1106 {
1107         dbg_info *dbg   = get_irn_dbg_info(node);
1108         ir_node  *block = get_nodes_block(node);
1109         ir_graph *irg   = get_irn_irg(node);
1110         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1111         ir_node  *frame = get_irg_frame(irg);
1112
1113         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_r_NoMem(irg), sp);
1114
1115         set_ia32_frame_ent(pop, ent);
1116         set_ia32_use_frame(pop);
1117         set_ia32_op_type(pop, ia32_AddrModeD);
1118         set_ia32_ls_mode(pop, mode_Is);
1119         set_ia32_is_reload(pop);
1120
1121         sched_add_before(schedpoint, pop);
1122
1123         return pop;
1124 }
1125
1126 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1127 {
1128         dbg_info *dbg = get_irn_dbg_info(node);
1129         ir_mode *spmode = mode_Iu;
1130         const arch_register_t *spreg = &ia32_registers[REG_ESP];
1131         ir_node *sp;
1132
1133         sp = new_rd_Proj(dbg, pred, spmode, pos);
1134         arch_set_irn_register(sp, spreg);
1135
1136         return sp;
1137 }
1138
1139 /**
1140  * Transform MemPerm, currently we do this the ugly way and produce
1141  * push/pop into/from memory cascades. This is possible without using
1142  * any registers.
1143  */
1144 static void transform_MemPerm(ir_node *node)
1145 {
1146         ir_node         *block = get_nodes_block(node);
1147         ir_graph        *irg   = get_irn_irg(node);
1148         ir_node         *sp    = be_abi_get_ignore_irn(be_get_irg_abi(irg), &ia32_registers[REG_ESP]);
1149         int              arity = be_get_MemPerm_entity_arity(node);
1150         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1151         ir_node         *in[1];
1152         ir_node         *keep;
1153         int              i;
1154         const ir_edge_t *edge;
1155         const ir_edge_t *next;
1156
1157         /* create Pushs */
1158         for (i = 0; i < arity; ++i) {
1159                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1160                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1161                 ir_type *enttype = get_entity_type(inent);
1162                 unsigned entsize = get_type_size_bytes(enttype);
1163                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1164                 ir_node *mem = get_irn_n(node, i + 1);
1165                 ir_node *push;
1166
1167                 /* work around cases where entities have different sizes */
1168                 if (entsize2 < entsize)
1169                         entsize = entsize2;
1170                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1171
1172                 push = create_push(node, node, sp, mem, inent);
1173                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1174                 if (entsize == 8) {
1175                         /* add another push after the first one */
1176                         push = create_push(node, node, sp, mem, inent);
1177                         add_ia32_am_offs_int(push, 4);
1178                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1179                 }
1180
1181                 set_irn_n(node, i, new_r_Bad(irg));
1182         }
1183
1184         /* create pops */
1185         for (i = arity - 1; i >= 0; --i) {
1186                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1187                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1188                 ir_type *enttype = get_entity_type(outent);
1189                 unsigned entsize = get_type_size_bytes(enttype);
1190                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1191                 ir_node *pop;
1192
1193                 /* work around cases where entities have different sizes */
1194                 if (entsize2 < entsize)
1195                         entsize = entsize2;
1196                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1197
1198                 pop = create_pop(node, node, sp, outent);
1199                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1200                 if (entsize == 8) {
1201                         add_ia32_am_offs_int(pop, 4);
1202
1203                         /* add another pop after the first one */
1204                         pop = create_pop(node, node, sp, outent);
1205                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1206                 }
1207
1208                 pops[i] = pop;
1209         }
1210
1211         in[0] = sp;
1212         keep  = be_new_Keep(block, 1, in);
1213         sched_add_before(node, keep);
1214
1215         /* exchange memprojs */
1216         foreach_out_edge_safe(node, edge, next) {
1217                 ir_node *proj = get_edge_src_irn(edge);
1218                 int p = get_Proj_proj(proj);
1219
1220                 assert(p < arity);
1221
1222                 set_Proj_pred(proj, pops[p]);
1223                 set_Proj_proj(proj, pn_ia32_Pop_M);
1224         }
1225
1226         /* remove memperm */
1227         arity = get_irn_arity(node);
1228         for (i = 0; i < arity; ++i) {
1229                 set_irn_n(node, i, new_r_Bad(irg));
1230         }
1231         sched_remove(node);
1232 }
1233
1234 /**
1235  * Block-Walker: Calls the transform functions Spill and Reload.
1236  */
1237 static void ia32_after_ra_walker(ir_node *block, void *env)
1238 {
1239         ir_node *node, *prev;
1240         (void) env;
1241
1242         /* beware: the schedule is changed here */
1243         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1244                 prev = sched_prev(node);
1245
1246                 if (be_is_Reload(node)) {
1247                         transform_to_Load(node);
1248                 } else if (be_is_Spill(node)) {
1249                         transform_to_Store(node);
1250                 } else if (be_is_MemPerm(node)) {
1251                         transform_MemPerm(node);
1252                 }
1253         }
1254 }
1255
1256 /**
1257  * Collects nodes that need frame entities assigned.
1258  */
1259 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1260 {
1261         be_fec_env_t  *env = (be_fec_env_t*)data;
1262         const ir_mode *mode;
1263         int            align;
1264
1265         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1266                 mode  = get_spill_mode_mode(get_irn_mode(node));
1267                 align = get_mode_size_bytes(mode);
1268         } else if (is_ia32_irn(node)         &&
1269                         get_ia32_frame_ent(node) == NULL &&
1270                         is_ia32_use_frame(node)) {
1271                 if (is_ia32_need_stackent(node))
1272                         goto need_stackent;
1273
1274                 switch (get_ia32_irn_opcode(node)) {
1275 need_stackent:
1276                         case iro_ia32_Load: {
1277                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1278
1279                                 if (attr->data.need_32bit_stackent) {
1280                                         mode = mode_Is;
1281                                 } else if (attr->data.need_64bit_stackent) {
1282                                         mode = mode_Ls;
1283                                 } else {
1284                                         mode = get_ia32_ls_mode(node);
1285                                         if (is_ia32_is_reload(node))
1286                                                 mode = get_spill_mode_mode(mode);
1287                                 }
1288                                 align = get_mode_size_bytes(mode);
1289                                 break;
1290                         }
1291
1292                         case iro_ia32_vfild:
1293                         case iro_ia32_vfld:
1294                         case iro_ia32_xLoad: {
1295                                 mode  = get_ia32_ls_mode(node);
1296                                 align = 4;
1297                                 break;
1298                         }
1299
1300                         case iro_ia32_FldCW: {
1301                                 /* although 2 byte would be enough 4 byte performs best */
1302                                 mode  = mode_Iu;
1303                                 align = 4;
1304                                 break;
1305                         }
1306
1307                         default:
1308 #ifndef NDEBUG
1309                                 panic("unexpected frame user while collection frame entity nodes");
1310
1311                         case iro_ia32_FnstCW:
1312                         case iro_ia32_Store8Bit:
1313                         case iro_ia32_Store:
1314                         case iro_ia32_fst:
1315                         case iro_ia32_fstp:
1316                         case iro_ia32_vfist:
1317                         case iro_ia32_vfisttp:
1318                         case iro_ia32_vfst:
1319                         case iro_ia32_xStore:
1320                         case iro_ia32_xStoreSimple:
1321 #endif
1322                                 return;
1323                 }
1324         } else {
1325                 return;
1326         }
1327         be_node_needs_frame_entity(env, node, mode, align);
1328 }
1329
1330 /**
1331  * We transform Spill and Reload here. This needs to be done before
1332  * stack biasing otherwise we would miss the corrected offset for these nodes.
1333  */
1334 static void ia32_after_ra(ir_graph *irg)
1335 {
1336         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1337         bool               at_begin     = stack_layout->sp_relative ? true : false;
1338         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1339
1340         /* create and coalesce frame entities */
1341         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1342         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1343         be_free_frame_entity_coalescer(fec_env);
1344
1345         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1346 }
1347
1348 /**
1349  * Last touchups for the graph before emit: x87 simulation to replace the
1350  * virtual with real x87 instructions, creating a block schedule and peephole
1351  * optimisations.
1352  */
1353 static void ia32_finish(ir_graph *irg)
1354 {
1355         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1356
1357         ia32_finish_irg(irg);
1358
1359         /* we might have to rewrite x87 virtual registers */
1360         if (irg_data->do_x87_sim) {
1361                 ia32_x87_simulate_graph(irg);
1362         }
1363
1364         /* do peephole optimisations */
1365         ia32_peephole_optimization(irg);
1366
1367         /* create block schedule, this also removes empty blocks which might
1368          * produce critical edges */
1369         irg_data->blk_sched = be_create_block_schedule(irg);
1370 }
1371
1372 /**
1373  * Emits the code, closes the output file and frees
1374  * the code generator interface.
1375  */
1376 static void ia32_emit(ir_graph *irg)
1377 {
1378         if (ia32_cg_config.emit_machcode) {
1379                 ia32_gen_binary_routine(irg);
1380         } else {
1381                 ia32_gen_routine(irg);
1382         }
1383 }
1384
1385 /**
1386  * Returns the node representing the PIC base.
1387  */
1388 static ir_node *ia32_get_pic_base(ir_graph *irg)
1389 {
1390         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1391         ir_node         *block;
1392         ir_node         *get_eip = irg_data->get_eip;
1393         if (get_eip != NULL)
1394                 return get_eip;
1395
1396         block             = get_irg_start_block(irg);
1397         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1398         irg_data->get_eip = get_eip;
1399
1400         return get_eip;
1401 }
1402
1403 /**
1404  * Initializes a IA32 code generator.
1405  */
1406 static void ia32_init_graph(ir_graph *irg)
1407 {
1408         struct obstack  *obst     = be_get_be_obst(irg);
1409         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1410
1411         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1412
1413         if (gprof) {
1414                 /* Linux gprof implementation needs base pointer */
1415                 be_get_irg_options(irg)->omit_fp = 0;
1416         }
1417
1418         be_birg_from_irg(irg)->isa_link = irg_data;
1419 }
1420
1421
1422 /**
1423  * Set output modes for GCC
1424  */
1425 static const tarval_mode_info mo_integer = {
1426         TVO_HEX,
1427         "0x",
1428         NULL,
1429 };
1430
1431 /*
1432  * set the tarval output mode of all integer modes to decimal
1433  */
1434 static void set_tarval_output_modes(void)
1435 {
1436         size_t i;
1437
1438         for (i = get_irp_n_modes(); i > 0;) {
1439                 ir_mode *mode = get_irp_mode(--i);
1440
1441                 if (mode_is_int(mode))
1442                         set_tarval_mode_output_option(mode, &mo_integer);
1443         }
1444 }
1445
1446 extern const arch_isa_if_t ia32_isa_if;
1447
1448 /**
1449  * The template that generates a new ISA object.
1450  * Note that this template can be changed by command line
1451  * arguments.
1452  */
1453 static ia32_isa_t ia32_isa_template = {
1454         {
1455                 &ia32_isa_if,            /* isa interface implementation */
1456                 N_IA32_REGISTERS,
1457                 ia32_registers,
1458                 N_IA32_CLASSES,
1459                 ia32_reg_classes,
1460                 &ia32_registers[REG_ESP],  /* stack pointer register */
1461                 &ia32_registers[REG_EBP],  /* base pointer register */
1462                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1463                 -1,                      /* stack direction */
1464                 2,                       /* power of two stack alignment, 2^2 == 4 */
1465                 NULL,                    /* main environment */
1466                 7,                       /* costs for a spill instruction */
1467                 5,                       /* costs for a reload instruction */
1468                 false,                   /* no custom abi handling */
1469         },
1470         NULL,                    /* types */
1471         NULL,                    /* tv_ents */
1472         NULL,                    /* abstract machine */
1473 };
1474
1475 static void init_asm_constraints(void)
1476 {
1477         be_init_default_asm_constraint_flags();
1478
1479         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1480         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1481         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1482         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1483         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1484         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1485         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1486         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1487         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1488         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1489         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1490         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1491         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1492         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1493         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1494         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1495         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1496         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1497         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1498         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1499
1500         /* no support for autodecrement/autoincrement */
1501         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1502         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1503         /* no float consts */
1504         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1505         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1506         /* makes no sense on x86 */
1507         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1508         /* no support for sse consts yet */
1509         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1510         /* no support for x87 consts yet */
1511         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1512         /* no support for mmx registers yet */
1513         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1514         /* not available in 32bit mode */
1515         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1516         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1517
1518         /* no code yet to determine register class needed... */
1519         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1520 }
1521
1522 /**
1523  * Initializes the backend ISA.
1524  */
1525 static arch_env_t *ia32_init(FILE *file_handle)
1526 {
1527         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1528         size_t     i, n;
1529
1530         set_tarval_output_modes();
1531
1532         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1533
1534         if (ia32_mode_fpcw == NULL) {
1535                 ia32_mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1536         }
1537
1538         ia32_register_init();
1539         ia32_create_opcodes(&ia32_irn_ops);
1540
1541         be_emit_init(file_handle);
1542         isa->types          = pmap_create();
1543         isa->tv_ent         = pmap_create();
1544         isa->cpu            = ia32_init_machine_description();
1545
1546         /* enter the ISA object into the intrinsic environment */
1547         intrinsic_env.isa = isa;
1548
1549         return &isa->base;
1550 }
1551
1552
1553
1554 /**
1555  * Closes the output file and frees the ISA structure.
1556  */
1557 static void ia32_done(void *self)
1558 {
1559         ia32_isa_t *isa = (ia32_isa_t*)self;
1560
1561         /* emit now all global declarations */
1562         be_gas_emit_decls(isa->base.main_env);
1563
1564         pmap_destroy(isa->tv_ent);
1565         pmap_destroy(isa->types);
1566
1567         be_emit_exit();
1568
1569         free(self);
1570 }
1571
1572
1573 /**
1574  * Get the register class which shall be used to store a value of a given mode.
1575  * @param self The this pointer.
1576  * @param mode The mode in question.
1577  * @return A register class which can hold values of the given mode.
1578  */
1579 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1580 {
1581         if (mode_is_float(mode)) {
1582                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1583         }
1584         else
1585                 return &ia32_reg_classes[CLASS_ia32_gp];
1586 }
1587
1588 /**
1589  * Returns the register for parameter nr.
1590  */
1591 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1592                                                     const ir_mode *mode)
1593 {
1594         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1595                 &ia32_registers[REG_ECX],
1596                 &ia32_registers[REG_EDX],
1597                 NULL
1598         };
1599         static const unsigned MAXNUM_GPREG_ARGS = 3;
1600
1601         static const arch_register_t *gpreg_param_reg_regparam[] = {
1602                 &ia32_registers[REG_EAX],
1603                 &ia32_registers[REG_EDX],
1604                 &ia32_registers[REG_ECX]
1605         };
1606
1607         static const arch_register_t *gpreg_param_reg_this[] = {
1608                 &ia32_registers[REG_ECX],
1609                 NULL,
1610                 NULL
1611         };
1612
1613         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1614                 &ia32_registers[REG_XMM0],
1615                 &ia32_registers[REG_XMM1],
1616                 &ia32_registers[REG_XMM2],
1617                 &ia32_registers[REG_XMM3],
1618                 &ia32_registers[REG_XMM4],
1619                 &ia32_registers[REG_XMM5],
1620                 &ia32_registers[REG_XMM6],
1621                 &ia32_registers[REG_XMM7]
1622         };
1623
1624         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1625                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1626         };
1627         static const unsigned MAXNUM_SSE_ARGS = 8;
1628
1629         if ((cc & cc_this_call) && nr == 0)
1630                 return gpreg_param_reg_this[0];
1631
1632         if (! (cc & cc_reg_param))
1633                 return NULL;
1634
1635         if (mode_is_float(mode)) {
1636                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1637                         return NULL;
1638                 if (nr >= MAXNUM_SSE_ARGS)
1639                         return NULL;
1640
1641                 if (cc & cc_this_call) {
1642                         return fpreg_sse_param_reg_this[nr];
1643                 }
1644                 return fpreg_sse_param_reg_std[nr];
1645         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1646                 unsigned num_regparam;
1647
1648                 if (get_mode_size_bits(mode) > 32)
1649                         return NULL;
1650
1651                 if (nr >= MAXNUM_GPREG_ARGS)
1652                         return NULL;
1653
1654                 if (cc & cc_this_call) {
1655                         return gpreg_param_reg_this[nr];
1656                 }
1657                 num_regparam = cc & ~cc_bits;
1658                 if (num_regparam == 0) {
1659                         /* default fastcall */
1660                         return gpreg_param_reg_fastcall[nr];
1661                 }
1662                 if (nr < num_regparam)
1663                         return gpreg_param_reg_regparam[nr];
1664                 return NULL;
1665         }
1666
1667         panic("unknown argument mode");
1668 }
1669
1670 /**
1671  * Get the ABI restrictions for procedure calls.
1672  * @param self        The this pointer.
1673  * @param method_type The type of the method (procedure) in question.
1674  * @param abi         The abi object to be modified
1675  */
1676 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1677                               be_abi_call_t *abi)
1678 {
1679         ir_type  *tp;
1680         ir_mode  *mode;
1681         unsigned  cc;
1682         int       n, i, regnum;
1683         int                 pop_amount = 0;
1684         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1685
1686         (void) self;
1687
1688         /* set abi flags for calls */
1689         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1690         call_flags.bits.store_args_sequential = 0;
1691         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1692         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1693         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1694
1695         /* set parameter passing style */
1696         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1697
1698         cc = get_method_calling_convention(method_type);
1699         if (get_method_variadicity(method_type) == variadicity_variadic) {
1700                 /* pass all parameters of a variadic function on the stack */
1701                 cc = cc_cdecl_set | (cc & cc_this_call);
1702         } else {
1703                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1704                     ia32_cg_config.optimize_cc) {
1705                         /* set the fast calling conventions (allowing up to 3) */
1706                         cc = SET_FASTCALL(cc) | 3;
1707                 }
1708         }
1709
1710         /* we have to pop the shadow parameter ourself for compound calls */
1711         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1712                         && !(cc & cc_reg_param)) {
1713                 pop_amount += get_mode_size_bytes(mode_P_data);
1714         }
1715
1716         n = get_method_n_params(method_type);
1717         for (i = regnum = 0; i < n; i++) {
1718                 ir_mode               *mode;
1719                 const arch_register_t *reg = NULL;
1720
1721                 tp   = get_method_param_type(method_type, i);
1722                 mode = get_type_mode(tp);
1723                 if (mode != NULL) {
1724                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1725                 }
1726                 if (reg != NULL) {
1727                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1728                         ++regnum;
1729                 } else {
1730                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1731                          * movl has a shorter opcode than mov[sz][bw]l */
1732                         ir_mode *load_mode = mode;
1733
1734                         if (mode != NULL) {
1735                                 unsigned size = get_mode_size_bytes(mode);
1736
1737                                 if (cc & cc_callee_clear_stk) {
1738                                         pop_amount += (size + 3U) & ~3U;
1739                                 }
1740
1741                                 if (size < 4) load_mode = mode_Iu;
1742                         }
1743
1744                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1745                 }
1746         }
1747
1748         be_abi_call_set_pop(abi, pop_amount);
1749
1750         /* set return registers */
1751         n = get_method_n_ress(method_type);
1752
1753         assert(n <= 2 && "more than two results not supported");
1754
1755         /* In case of 64bit returns, we will have two 32bit values */
1756         if (n == 2) {
1757                 tp   = get_method_res_type(method_type, 0);
1758                 mode = get_type_mode(tp);
1759
1760                 assert(!mode_is_float(mode) && "two FP results not supported");
1761
1762                 tp   = get_method_res_type(method_type, 1);
1763                 mode = get_type_mode(tp);
1764
1765                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1766
1767                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1768                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1769         }
1770         else if (n == 1) {
1771                 const arch_register_t *reg;
1772
1773                 tp   = get_method_res_type(method_type, 0);
1774                 assert(is_atomic_type(tp));
1775                 mode = get_type_mode(tp);
1776
1777                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1778
1779                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1780         }
1781 }
1782
1783 /**
1784  * Returns the necessary byte alignment for storing a register of given class.
1785  */
1786 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1787 {
1788         ir_mode *mode = arch_register_class_mode(cls);
1789         int bytes     = get_mode_size_bytes(mode);
1790
1791         if (mode_is_float(mode) && bytes > 8)
1792                 return 16;
1793         return bytes;
1794 }
1795
1796 /**
1797  * Return irp irgs in the desired order.
1798  */
1799 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1800 {
1801         (void) self;
1802         (void) irg_list;
1803         return NULL;
1804 }
1805
1806 static void ia32_mark_remat(ir_node *node)
1807 {
1808         if (is_ia32_irn(node)) {
1809                 set_ia32_is_remat(node);
1810         }
1811 }
1812
1813 /**
1814  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1815  */
1816 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1817                                  ir_node *mux_false)
1818 {
1819         ir_node    *cmp_l;
1820         ir_node    *cmp_r;
1821         ir_relation relation;
1822
1823         if (!is_Cmp(sel))
1824                 return false;
1825
1826         cmp_l = get_Cmp_left(sel);
1827         cmp_r = get_Cmp_right(sel);
1828         if (!mode_is_float(get_irn_mode(cmp_l)))
1829                 return false;
1830
1831         /* check for min/max. They're defined as (C-Semantik):
1832          *  min(a, b) = a < b ? a : b
1833          *  or min(a, b) = a <= b ? a : b
1834          *  max(a, b) = a > b ? a : b
1835          *  or max(a, b) = a >= b ? a : b
1836          * (Note we only handle float min/max here)
1837          */
1838         relation = get_Cmp_relation(sel);
1839         switch (relation) {
1840         case ir_relation_greater_equal:
1841         case ir_relation_greater:
1842                 /* this is a max */
1843                 if (cmp_l == mux_true && cmp_r == mux_false)
1844                         return true;
1845                 break;
1846         case ir_relation_less_equal:
1847         case ir_relation_less:
1848                 /* this is a min */
1849                 if (cmp_l == mux_true && cmp_r == mux_false)
1850                         return true;
1851                 break;
1852         case ir_relation_unordered_greater_equal:
1853         case ir_relation_unordered_greater:
1854                 /* this is a min */
1855                 if (cmp_l == mux_false && cmp_r == mux_true)
1856                         return true;
1857                 break;
1858         case ir_relation_unordered_less_equal:
1859         case ir_relation_unordered_less:
1860                 /* this is a max */
1861                 if (cmp_l == mux_false && cmp_r == mux_true)
1862                         return true;
1863                 break;
1864
1865         default:
1866                 break;
1867         }
1868
1869         return false;
1870 }
1871
1872 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1873 {
1874         ir_mode *mode = get_irn_mode(mux_true);
1875         (void) sel;
1876
1877         if (!mode_is_int(mode) && !mode_is_reference(mode)
1878                         && mode != mode_b)
1879                 return false;
1880
1881         if (is_Const(mux_true) && is_Const(mux_false)) {
1882                 /* we can create a set plus up two 3 instructions for any combination
1883                  * of constants */
1884                 return true;
1885         }
1886
1887         return false;
1888 }
1889
1890 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1891                                      ir_node *mux_false)
1892 {
1893         (void) sel;
1894
1895         if (!mode_is_float(get_irn_mode(mux_true)))
1896                 return false;
1897
1898         return is_Const(mux_true) && is_Const(mux_false);
1899 }
1900
1901 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1902 {
1903         ir_node    *cmp_left;
1904         ir_node    *cmp_right;
1905         ir_node    *sub_left;
1906         ir_node    *sub_right;
1907         ir_mode    *mode;
1908         ir_relation relation;
1909
1910         if (!is_Cmp(sel))
1911                 return false;
1912
1913         mode = get_irn_mode(mux_true);
1914         if (mode_is_signed(mode) || mode_is_float(mode))
1915                 return false;
1916
1917         relation  = get_Cmp_relation(sel);
1918         cmp_left  = get_Cmp_left(sel);
1919         cmp_right = get_Cmp_right(sel);
1920
1921         /* "move" zero constant to false input */
1922         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1923                 ir_node *tmp = mux_false;
1924                 mux_false = mux_true;
1925                 mux_true  = tmp;
1926                 relation = get_negated_relation(relation);
1927         }
1928         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1929                 return false;
1930         if (!is_Sub(mux_true))
1931                 return false;
1932         sub_left  = get_Sub_left(mux_true);
1933         sub_right = get_Sub_right(mux_true);
1934
1935         /* Mux(a >=u b, 0, a-b) */
1936         if ((relation & ir_relation_greater)
1937                         && sub_left == cmp_left && sub_right == cmp_right)
1938                 return true;
1939         /* Mux(a <=u b, 0, b-a) */
1940         if ((relation & ir_relation_less)
1941                         && sub_left == cmp_right && sub_right == cmp_left)
1942                 return true;
1943
1944         return false;
1945 }
1946
1947 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1948                                ir_node *mux_true)
1949 {
1950         ir_mode *mode;
1951
1952         /* we can handle Set for all modes and compares */
1953         if (mux_is_set(sel, mux_true, mux_false))
1954                 return true;
1955         /* SSE has own min/max operations */
1956         if (ia32_cg_config.use_sse2
1957                         && mux_is_float_min_max(sel, mux_true, mux_false))
1958                 return true;
1959         /* we can handle Mux(?, Const[f], Const[f]) */
1960         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1961 #ifdef FIRM_GRGEN_BE
1962                 /* well, some code selectors can't handle it */
1963                 if (be_transformer != TRANSFORMER_PBQP
1964                                 || be_transformer != TRANSFORMER_RAND)
1965                         return true;
1966 #else
1967                 return true;
1968 #endif
1969         }
1970
1971         /* no support for 64bit inputs to cmov */
1972         mode = get_irn_mode(mux_true);
1973         if (get_mode_size_bits(mode) > 32)
1974                 return false;
1975         /* we can handle Abs for all modes and compares (except 64bit) */
1976         if (be_mux_is_abs(sel, mux_true, mux_false) != 0)
1977                 return true;
1978         /* we can't handle MuxF yet */
1979         if (mode_is_float(mode))
1980                 return false;
1981
1982         if (mux_is_doz(sel, mux_true, mux_false))
1983                 return true;
1984
1985         /* Check Cmp before the node */
1986         if (is_Cmp(sel)) {
1987                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1988
1989                 /* we can't handle 64bit compares */
1990                 if (get_mode_size_bits(cmp_mode) > 32)
1991                         return false;
1992
1993                 /* we can't handle float compares */
1994                 if (mode_is_float(cmp_mode))
1995                         return false;
1996         }
1997
1998         /* did we disable cmov generation? */
1999         if (!ia32_cg_config.use_cmov)
2000                 return false;
2001
2002         /* we can use a cmov */
2003         return true;
2004 }
2005
2006 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2007 {
2008         (void) c;
2009
2010         /* we already added all our simple flags to the flags modifier list in
2011          * init, so this flag we don't know. */
2012         return ASM_CONSTRAINT_FLAG_INVALID;
2013 }
2014
2015 static int ia32_is_valid_clobber(const char *clobber)
2016 {
2017         return ia32_get_clobber_register(clobber) != NULL;
2018 }
2019
2020 static ir_node *ia32_create_set(ir_node *cond)
2021 {
2022         /* ia32-set function produces 8-bit results which have to be converted */
2023         ir_node *set   = ir_create_mux_set(cond, mode_Bu);
2024         ir_node *block = get_nodes_block(set);
2025         return new_r_Conv(block, set, mode_Iu);
2026 }
2027
2028 static void ia32_lower_for_target(void)
2029 {
2030         size_t i, n_irgs = get_irp_n_irgs();
2031         lower_mode_b_config_t lower_mode_b_config = {
2032                 mode_Iu,  /* lowered mode */
2033                 ia32_create_set,
2034                 0,        /* don't lower direct compares */
2035         };
2036         lower_params_t params = {
2037                 4,                                     /* def_ptr_alignment */
2038                 LF_COMPOUND_RETURN | LF_RETURN_HIDDEN, /* flags */
2039                 ADD_HIDDEN_ALWAYS_IN_FRONT,            /* hidden_params */
2040                 NULL,                                  /* find pointer type */
2041                 NULL,                                  /* ret_compound_in_regs */
2042         };
2043
2044         /* perform doubleword lowering */
2045         lwrdw_param_t lower_dw_params = {
2046                 1,  /* little endian */
2047                 64, /* doubleword size */
2048                 ia32_create_intrinsic_fkt,
2049                 &intrinsic_env,
2050         };
2051
2052         /* lower compound param handling */
2053         lower_calls_with_compounds(&params);
2054
2055         lower_dw_ops(&lower_dw_params);
2056
2057         for (i = 0; i < n_irgs; ++i) {
2058                 ir_graph *irg = get_irp_irg(i);
2059                 /* lower for mode_b stuff */
2060                 ir_lower_mode_b(irg, &lower_mode_b_config);
2061                 /* break up switches with wide ranges */
2062                 lower_switch(irg, 256, true);
2063         }
2064 }
2065
2066 /**
2067  * Create the trampoline code.
2068  */
2069 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2070 {
2071         ir_graph *irg  = get_irn_irg(block);
2072         ir_node  *p    = trampoline;
2073         ir_mode  *mode = get_irn_mode(p);
2074         ir_node  *st;
2075
2076         /* mov  ecx,<env> */
2077         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2078         mem = new_r_Proj(st, mode_M, pn_Store_M);
2079         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2080         st  = new_r_Store(block, mem, p, env, cons_none);
2081         mem = new_r_Proj(st, mode_M, pn_Store_M);
2082         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2083         /* jmp  <callee> */
2084         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2085         mem = new_r_Proj(st, mode_M, pn_Store_M);
2086         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2087         st  = new_r_Store(block, mem, p, callee, cons_none);
2088         mem = new_r_Proj(st, mode_M, pn_Store_M);
2089         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2090
2091         return mem;
2092 }
2093
2094 /**
2095  * Returns the libFirm configuration parameter for this backend.
2096  */
2097 static const backend_params *ia32_get_libfirm_params(void)
2098 {
2099         static const ir_settings_arch_dep_t ad = {
2100                 1,                   /* also use subs */
2101                 4,                   /* maximum shifts */
2102                 63,                  /* maximum shift amount */
2103                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2104
2105                 1,  /* allow Mulhs */
2106                 1,  /* allow Mulus */
2107                 32, /* Mulh allowed up to 32 bit */
2108         };
2109         static backend_params p = {
2110                 1,     /* support inline assembly */
2111                 1,     /* support Rotl nodes */
2112                 0,     /* little endian */
2113                 NULL,  /* will be set later */
2114                 ia32_is_mux_allowed,
2115                 NULL,  /* float arithmetic mode, will be set below */
2116                 12,    /* size of trampoline code */
2117                 4,     /* alignment of trampoline code */
2118                 ia32_create_trampoline_fkt,
2119                 4      /* alignment of stack parameter */
2120         };
2121
2122         ia32_setup_cg_config();
2123
2124         /* doesn't really belong here, but this is the earliest place the backend
2125          * is called... */
2126         init_asm_constraints();
2127
2128         p.dep_param    = &ad;
2129         if (! ia32_cg_config.use_sse2)
2130                 p.mode_float_arithmetic = mode_E;
2131         return &p;
2132 }
2133
2134 static const lc_opt_enum_int_items_t gas_items[] = {
2135         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2136         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2137         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2138         { NULL,    0 }
2139 };
2140
2141 static lc_opt_enum_int_var_t gas_var = {
2142         (int*) &be_gas_object_file_format, gas_items
2143 };
2144
2145 #ifdef FIRM_GRGEN_BE
2146 static const lc_opt_enum_int_items_t transformer_items[] = {
2147         { "default", TRANSFORMER_DEFAULT },
2148         { "pbqp",    TRANSFORMER_PBQP    },
2149         { "random",  TRANSFORMER_RAND    },
2150         { NULL,      0                   }
2151 };
2152
2153 static lc_opt_enum_int_var_t transformer_var = {
2154         (int*)&be_transformer, transformer_items
2155 };
2156 #endif
2157
2158 static const lc_opt_table_entry_t ia32_options[] = {
2159         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2160 #ifdef FIRM_GRGEN_BE
2161         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2162 #endif
2163         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2164                         &ia32_isa_template.base.stack_alignment),
2165         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2166         LC_OPT_LAST
2167 };
2168
2169 const arch_isa_if_t ia32_isa_if = {
2170         ia32_init,
2171         ia32_lower_for_target,
2172         ia32_done,
2173         ia32_handle_intrinsics,
2174         ia32_get_reg_class_for_mode,
2175         ia32_get_call_abi,
2176         ia32_get_reg_class_alignment,
2177         ia32_get_libfirm_params,
2178         ia32_get_irg_list,
2179         ia32_mark_remat,
2180         ia32_parse_asm_constraint,
2181         ia32_is_valid_clobber,
2182
2183         ia32_init_graph,
2184         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2185         ia32_before_abi,     /* before abi introduce hook */
2186         ia32_prepare_graph,
2187         ia32_before_ra,      /* before register allocation hook */
2188         ia32_after_ra,       /* after register allocation hook */
2189         ia32_finish,         /* called before codegen */
2190         ia32_emit,           /* emit && done */
2191 };
2192
2193 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);
2194 void be_init_arch_ia32(void)
2195 {
2196         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2197         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2198
2199         lc_opt_add_table(ia32_grp, ia32_options);
2200         be_register_isa_if("ia32", &ia32_isa_if);
2201
2202         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2203
2204         ia32_init_emitter();
2205         ia32_init_finish();
2206         ia32_init_optimize();
2207         ia32_init_transform();
2208         ia32_init_x87();
2209         ia32_init_architecture();
2210 }