nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg.h"
  57 #include "../benode.h"
  58 #include "../belower.h"
  59 #include "../besched.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72 #include "../belistsched.h"
  73 #include "../beabihelper.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_fpu.h"
  88 #include "ia32_architecture.h"
  89
  90 #ifdef FIRM_GRGEN_BE
  91 #include "ia32_pbqp_transform.h"
  92
  93 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  94 #endif
  95
  96 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  97
  98 ir_mode         *ia32_mode_fpcw       = NULL;
  99
 100 /** The current omit-fp state */
 101 static ir_type *omit_fp_between_type   = NULL;
 102 static ir_type *between_type           = NULL;
 103 static ir_entity *old_bp_ent           = NULL;
 104 static ir_entity *ret_addr_ent         = NULL;
 105 static ir_entity *omit_fp_ret_addr_ent = NULL;
 106
 107 /**
 108  * The environment for the intrinsic mapping.
 109  */
 110 static ia32_intrinsic_env_t intrinsic_env = {
 111         NULL,    /* the isa */
 112         NULL,    /* the irg, these entities belong to */
 113         NULL,    /* entity for __divdi3 library call */
 114         NULL,    /* entity for __moddi3 library call */
 115         NULL,    /* entity for __udivdi3 library call */
 116         NULL,    /* entity for __umoddi3 library call */
 117 };
 118
 119
 120 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 121
 122 /**
 123  * Used to create per-graph unique pseudo nodes.
 124  */
 125 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 126                                     create_const_node_func func,
 127                                     const arch_register_t* reg)
 128 {
 129         ir_node *block, *res;
 130
 131         if (*place != NULL)
 132                 return *place;
 133
 134         block = get_irg_start_block(irg);
 135         res = func(NULL, block);
 136         arch_set_irn_register(res, reg);
 137         *place = res;
 138
 139         return res;
 140 }
 141
 142 /* Creates the unique per irg GP NoReg node. */
 143 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 144 {
 145         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 146         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 147                             &ia32_registers[REG_GP_NOREG]);
 148 }
 149
 150 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 151 {
 152         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 153         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 154                             &ia32_registers[REG_VFP_NOREG]);
 155 }
 156
 157 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 158 {
 159         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 160         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 161                             &ia32_registers[REG_XMM_NOREG]);
 162 }
 163
 164 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 165 {
 166         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 167         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 168                         &ia32_registers[REG_FPCW]);
 169 }
 170
 171
 172 /**
 173  * Returns the admissible noreg register node for input register pos of node irn.
 174  */
 175 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 176 {
 177         ir_graph                  *irg = get_irn_irg(irn);
 178         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 179
 180         assert(req != NULL && "Missing register requirements");
 181         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 182                 return ia32_new_NoReg_gp(irg);
 183
 184         if (ia32_cg_config.use_sse2) {
 185                 return ia32_new_NoReg_xmm(irg);
 186         } else {
 187                 return ia32_new_NoReg_vfp(irg);
 188         }
 189 }
 190
 191 static arch_irn_class_t ia32_classify(const ir_node *irn)
 192 {
 193         arch_irn_class_t classification = arch_irn_class_none;
 194
 195         assert(is_ia32_irn(irn));
 196
 197         if (is_ia32_is_reload(irn))
 198                 classification |= arch_irn_class_reload;
 199
 200         if (is_ia32_is_spill(irn))
 201                 classification |= arch_irn_class_spill;
 202
 203         if (is_ia32_is_remat(irn))
 204                 classification |= arch_irn_class_remat;
 205
 206         return classification;
 207 }
 208
 209 /**
 210  * The IA32 ABI callback object.
 211  */
 212 typedef struct {
 213         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 214         ir_graph *irg;                   /**< The associated graph. */
 215 } ia32_abi_env_t;
 216
 217 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 218 {
 219         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 220 }
 221
 222 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 223 {
 224         if (is_be_node(node))
 225                 be_node_set_frame_entity(node, entity);
 226         else
 227                 set_ia32_frame_ent(node, entity);
 228 }
 229
 230 static void ia32_set_frame_offset(ir_node *irn, int bias)
 231 {
 232         if (get_ia32_frame_ent(irn) == NULL)
 233                 return;
 234
 235         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 236                 ir_graph          *irg     = get_irn_irg(irn);
 237                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 238                 if (layout->sp_relative) {
 239                         /* Pop nodes modify the stack pointer before calculating the
 240                          * destination address, so fix this here
 241                          */
 242                         bias -= 4;
 243                 }
 244         }
 245         add_ia32_am_offs_int(irn, bias);
 246 }
 247
 248 static int ia32_get_sp_bias(const ir_node *node)
 249 {
 250         if (is_ia32_Call(node))
 251                 return -(int)get_ia32_call_attr_const(node)->pop;
 252
 253         if (is_ia32_Push(node))
 254                 return 4;
 255
 256         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 257                 return -4;
 258
 259         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 260                 return SP_BIAS_RESET;
 261         }
 262
 263         return 0;
 264 }
 265
 266 static int get_start_reg_index(ir_graph *irg, const arch_register_t *reg)
 267 {
 268         ir_node *start  = get_irg_start(irg);
 269         unsigned n_outs = arch_irn_get_n_outs(start);
 270         int      i;
 271
 272         /* do a naive linear search... */
 273         for (i = 0; i < (int)n_outs; ++i) {
 274                 const arch_register_req_t *out_req
 275                         = arch_get_out_register_req(start, i);
 276                 if (! (out_req->type & arch_register_req_type_limited))
 277                         continue;
 278                 if (out_req->cls != arch_register_get_class(reg))
 279                         continue;
 280                 if (!rbitset_is_set(out_req->limited, reg->index))
 281                         continue;
 282                 return i;
 283         }
 284         panic("Tried querying undefined register '%s' at Start", reg->name);
 285 }
 286
 287 ir_node *ia32_get_initial_reg_value(ir_graph *irg, const arch_register_t *reg)
 288 {
 289         int      i     = get_start_reg_index(irg, reg);
 290         ir_node *start = get_irg_start(irg);
 291         ir_mode *mode  = arch_register_class_mode(arch_register_get_class(reg));
 292         const ir_edge_t *edge;
 293
 294         foreach_out_edge(start, edge) {
 295                 ir_node *proj = get_edge_src_irn(edge);
 296                 if (!is_Proj(proj)) // maybe End/Anchor
 297                         continue;
 298                 if (get_Proj_proj(proj) == i) {
 299                         return proj;
 300                 }
 301         }
 302         return new_r_Proj(start, mode, i);
 303 }
 304
 305 /**
 306  * Build the between type and entities if not already build.
 307  */
 308 static void ia32_build_between_type(void)
 309 {
 310 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 311         if (! between_type) {
 312                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 313                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 314
 315                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 316                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 317                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 318
 319                 set_entity_offset(old_bp_ent, 0);
 320                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 321                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 322                 set_type_state(between_type, layout_fixed);
 323
 324                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 325                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 326
 327                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 328                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 329                 set_type_state(omit_fp_between_type, layout_fixed);
 330         }
 331 #undef IDENT
 332 }
 333
 334 /**
 335  * Produces the type which sits between the stack args and the locals on the stack.
 336  * it will contain the return address and space to store the old base pointer.
 337  * @return The Firm type modeling the ABI between type.
 338  */
 339 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 340 {
 341         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 342         ia32_build_between_type();
 343         return layout->sp_relative ? omit_fp_between_type : between_type;
 344 }
 345
 346 /**
 347  * Return the stack entity that contains the return address.
 348  */
 349 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 350 {
 351         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 352         ia32_build_between_type();
 353         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 354 }
 355
 356 /**
 357  * Return the stack entity that contains the frame address.
 358  */
 359 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 360 {
 361         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 362         ia32_build_between_type();
 363         return layout->sp_relative ? NULL : old_bp_ent;
 364 }
 365
 366 /**
 367  * Get the estimated cycle count for @p irn.
 368  *
 369  * @param self The this pointer.
 370  * @param irn  The node.
 371  *
 372  * @return     The estimated cycle count for this operation
 373  */
 374 static int ia32_get_op_estimated_cost(const ir_node *irn)
 375 {
 376         int            cost;
 377         ia32_op_type_t op_tp;
 378
 379         if (is_Proj(irn))
 380                 return 0;
 381         if (!is_ia32_irn(irn))
 382                 return 0;
 383
 384         assert(is_ia32_irn(irn));
 385
 386         cost  = get_ia32_latency(irn);
 387         op_tp = get_ia32_op_type(irn);
 388
 389         if (is_ia32_CopyB(irn)) {
 390                 cost = 250;
 391         }
 392         else if (is_ia32_CopyB_i(irn)) {
 393                 int size = get_ia32_copyb_size(irn);
 394                 cost     = 20 + (int)ceil((4/3) * size);
 395         }
 396         /* in case of address mode operations add additional cycles */
 397         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 398                 /*
 399                         In case of stack access and access to fixed addresses add 5 cycles
 400                         (we assume they are in cache), other memory operations cost 20
 401                         cycles.
 402                 */
 403                 if (is_ia32_use_frame(irn) || (
 404                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 405                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 406                     )) {
 407                         cost += 5;
 408                 } else {
 409                         cost += 20;
 410                 }
 411         }
 412
 413         return cost;
 414 }
 415
 416 /**
 417  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 418  *
 419  * @param irn       The original operation
 420  * @param i         Index of the argument we want the inverse operation to yield
 421  * @param inverse   struct to be filled with the resulting inverse op
 422  * @param obstack   The obstack to use for allocation of the returned nodes array
 423  * @return          The inverse operation or NULL if operation invertible
 424  */
 425 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 426 {
 427         (void) irn;
 428         (void) i;
 429         (void) inverse;
 430         (void) obst;
 431         return NULL;
 432
 433 #if 0
 434         ir_mode  *mode;
 435         ir_mode  *irn_mode;
 436         ir_node  *block, *noreg, *nomem;
 437         dbg_info *dbg;
 438
 439         /* we cannot invert non-ia32 irns */
 440         if (! is_ia32_irn(irn))
 441                 return NULL;
 442
 443         /* operand must always be a real operand (not base, index or mem) */
 444         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 445                 return NULL;
 446
 447         /* we don't invert address mode operations */
 448         if (get_ia32_op_type(irn) != ia32_Normal)
 449                 return NULL;
 450
 451         /* TODO: adjust for new immediates... */
 452         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 453                    irn);
 454         return NULL;
 455
 456         block    = get_nodes_block(irn);
 457         mode     = get_irn_mode(irn);
 458         irn_mode = get_irn_mode(irn);
 459         noreg    = get_irn_n(irn, 0);
 460         nomem    = get_irg_no_mem(irg);
 461         dbg      = get_irn_dbg_info(irn);
 462
 463         /* initialize structure */
 464         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 465         inverse->costs = 0;
 466         inverse->n     = 1;
 467
 468         switch (get_ia32_irn_opcode(irn)) {
 469                 case iro_ia32_Add:
 470                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 471                                 /* we have an add with a const here */
 472                                 /* invers == add with negated const */
 473                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 474                                 inverse->costs   += 1;
 475                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 476                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 477                                 set_ia32_commutative(inverse->nodes[0]);
 478                         }
 479                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 480                                 /* we have an add with a symconst here */
 481                                 /* invers == sub with const */
 482                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 483                                 inverse->costs   += 2;
 484                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 485                         }
 486                         else {
 487                                 /* normal add: inverse == sub */
 488                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 489                                 inverse->costs   += 2;
 490                         }
 491                         break;
 492                 case iro_ia32_Sub:
 493                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 494                                 /* we have a sub with a const/symconst here */
 495                                 /* invers == add with this const */
 496                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 497                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 498                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 499                         }
 500                         else {
 501                                 /* normal sub */
 502                                 if (i == n_ia32_binary_left) {
 503                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 504                                 }
 505                                 else {
 506                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 507                                 }
 508                                 inverse->costs += 1;
 509                         }
 510                         break;
 511                 case iro_ia32_Xor:
 512                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 513                                 /* xor with const: inverse = xor */
 514                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 515                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 516                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 517                         }
 518                         else {
 519                                 /* normal xor */
 520                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 521                                 inverse->costs   += 1;
 522                         }
 523                         break;
 524                 case iro_ia32_Not: {
 525                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 526                         inverse->costs   += 1;
 527                         break;
 528                 }
 529                 case iro_ia32_Neg: {
 530                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 531                         inverse->costs   += 1;
 532                         break;
 533                 }
 534                 default:
 535                         /* inverse operation not supported */
 536                         return NULL;
 537         }
 538
 539         return inverse;
 540 #endif
 541 }
 542
 543 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 544 {
 545         if (mode_is_float(mode))
 546                 return mode_D;
 547
 548         return mode_Iu;
 549 }
 550
 551 /**
 552  * Get the mode that should be used for spilling value node
 553  */
 554 static ir_mode *get_spill_mode(const ir_node *node)
 555 {
 556         ir_mode *mode = get_irn_mode(node);
 557         return get_spill_mode_mode(mode);
 558 }
 559
 560 /**
 561  * Checks whether an addressmode reload for a node with mode mode is compatible
 562  * with a spillslot of mode spill_mode
 563  */
 564 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 565 {
 566         return !mode_is_float(mode) || mode == spillmode;
 567 }
 568
 569 /**
 570  * Check if irn can load its operand at position i from memory (source addressmode).
 571  * @param irn    The irn to be checked
 572  * @param i      The operands position
 573  * @return Non-Zero if operand can be loaded
 574  */
 575 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 576 {
 577         ir_node       *op        = get_irn_n(irn, i);
 578         const ir_mode *mode      = get_irn_mode(op);
 579         const ir_mode *spillmode = get_spill_mode(op);
 580
 581         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 582             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 583             !ia32_is_spillmode_compatible(mode, spillmode) ||
 584             is_ia32_use_frame(irn))                            /* must not already use frame */
 585                 return 0;
 586
 587         switch (get_ia32_am_support(irn)) {
 588                 case ia32_am_none:
 589                         return 0;
 590
 591                 case ia32_am_unary:
 592                         if (i != n_ia32_unary_op)
 593                                 return 0;
 594                         break;
 595
 596                 case ia32_am_binary:
 597                         switch (i) {
 598                                 case n_ia32_binary_left: {
 599                                         const arch_register_req_t *req;
 600                                         if (!is_ia32_commutative(irn))
 601                                                 return 0;
 602
 603                                         /* we can't swap left/right for limited registers
 604                                          * (As this (currently) breaks constraint handling copies)
 605                                          */
 606                                         req = arch_get_in_register_req(irn, n_ia32_binary_left);
 607                                         if (req->type & arch_register_req_type_limited)
 608                                                 return 0;
 609                                         break;
 610                                 }
 611
 612                                 case n_ia32_binary_right:
 613                                         break;
 614
 615                                 default:
 616                                         return 0;
 617                         }
 618                         break;
 619
 620                 default:
 621                         panic("Unknown AM type");
 622         }
 623
 624         /* HACK: must not already use "real" memory.
 625          * This can happen for Call and Div */
 626         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 627                 return 0;
 628
 629         return 1;
 630 }
 631
 632 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 633                                         unsigned int i)
 634 {
 635         ir_mode *load_mode;
 636         ir_mode *dest_op_mode;
 637
 638         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 639
 640         set_ia32_op_type(irn, ia32_AddrModeS);
 641
 642         load_mode    = get_irn_mode(get_irn_n(irn, i));
 643         dest_op_mode = get_ia32_ls_mode(irn);
 644         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 645                 set_ia32_ls_mode(irn, load_mode);
 646         }
 647         set_ia32_use_frame(irn);
 648         set_ia32_need_stackent(irn);
 649
 650         if (i == n_ia32_binary_left                    &&
 651             get_ia32_am_support(irn) == ia32_am_binary &&
 652             /* immediates are only allowed on the right side */
 653             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 654                 ia32_swap_left_right(irn);
 655                 i = n_ia32_binary_right;
 656         }
 657
 658         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 659
 660         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 661         set_irn_n(irn, n_ia32_mem,  spill);
 662         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 663         set_ia32_is_reload(irn);
 664 }
 665
 666 static const be_abi_callbacks_t ia32_abi_callbacks = {
 667         ia32_abi_get_between_type,
 668 };
 669
 670 /* register allocator interface */
 671 static const arch_irn_ops_t ia32_irn_ops = {
 672         ia32_classify,
 673         ia32_get_frame_entity,
 674         ia32_set_frame_offset,
 675         ia32_get_sp_bias,
 676         ia32_get_inverse,
 677         ia32_get_op_estimated_cost,
 678         ia32_possible_memory_operand,
 679         ia32_perform_memory_operand,
 680 };
 681
 682 static ir_entity *mcount = NULL;
 683 static int gprof = 0;
 684
 685 static void ia32_before_abi(ir_graph *irg)
 686 {
 687         if (gprof) {
 688                 if (mcount == NULL) {
 689                         ir_type *tp = new_type_method(0, 0);
 690                         ident   *id = new_id_from_str("mcount");
 691                         mcount = new_entity(get_glob_type(), id, tp);
 692                         /* FIXME: enter the right ld_ident here */
 693                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 694                         set_entity_visibility(mcount, ir_visibility_external);
 695                 }
 696                 instrument_initcall(irg, mcount);
 697         }
 698 }
 699
 700 /**
 701  * Transforms the standard firm graph into
 702  * an ia32 firm graph
 703  */
 704 static void ia32_prepare_graph(ir_graph *irg)
 705 {
 706         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 707
 708 #ifdef FIRM_GRGEN_BE
 709         switch (be_transformer) {
 710         case TRANSFORMER_DEFAULT:
 711                 /* transform remaining nodes into assembler instructions */
 712                 ia32_transform_graph(irg);
 713                 break;
 714
 715         case TRANSFORMER_PBQP:
 716         case TRANSFORMER_RAND:
 717                 /* transform nodes into assembler instructions by PBQP magic */
 718                 ia32_transform_graph_by_pbqp(irg);
 719                 break;
 720
 721         default:
 722                 panic("invalid transformer");
 723         }
 724 #else
 725         ia32_transform_graph(irg);
 726 #endif
 727
 728         /* do local optimizations (mainly CSE) */
 729         optimize_graph_df(irg);
 730
 731         if (irg_data->dump)
 732                 dump_ir_graph(irg, "transformed");
 733
 734         /* optimize address mode */
 735         ia32_optimize_graph(irg);
 736
 737         /* do code placement, to optimize the position of constants */
 738         place_code(irg);
 739
 740         if (irg_data->dump)
 741                 dump_ir_graph(irg, "place");
 742 }
 743
 744 ir_node *ia32_turn_back_am(ir_node *node)
 745 {
 746         dbg_info *dbgi  = get_irn_dbg_info(node);
 747         ir_graph *irg   = get_irn_irg(node);
 748         ir_node  *block = get_nodes_block(node);
 749         ir_node  *base  = get_irn_n(node, n_ia32_base);
 750         ir_node  *index = get_irn_n(node, n_ia32_index);
 751         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 752         ir_node  *noreg;
 753
 754         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 755         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 756
 757         ia32_copy_am_attrs(load, node);
 758         if (is_ia32_is_reload(node))
 759                 set_ia32_is_reload(load);
 760         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 761
 762         switch (get_ia32_am_support(node)) {
 763                 case ia32_am_unary:
 764                         set_irn_n(node, n_ia32_unary_op, load_res);
 765                         break;
 766
 767                 case ia32_am_binary:
 768                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 769                                 set_irn_n(node, n_ia32_binary_left, load_res);
 770                         } else {
 771                                 set_irn_n(node, n_ia32_binary_right, load_res);
 772                         }
 773                         break;
 774
 775                 default:
 776                         panic("Unknown AM type");
 777         }
 778         noreg = ia32_new_NoReg_gp(current_ir_graph);
 779         set_irn_n(node, n_ia32_base,  noreg);
 780         set_irn_n(node, n_ia32_index, noreg);
 781         set_ia32_am_offs_int(node, 0);
 782         set_ia32_am_sc(node, NULL);
 783         set_ia32_am_scale(node, 0);
 784         clear_ia32_am_sc_sign(node);
 785
 786         /* rewire mem-proj */
 787         if (get_irn_mode(node) == mode_T) {
 788                 const ir_edge_t *edge;
 789                 foreach_out_edge(node, edge) {
 790                         ir_node *out = get_edge_src_irn(edge);
 791                         if (get_irn_mode(out) == mode_M) {
 792                                 set_Proj_pred(out, load);
 793                                 set_Proj_proj(out, pn_ia32_Load_M);
 794                                 break;
 795                         }
 796                 }
 797         }
 798
 799         set_ia32_op_type(node, ia32_Normal);
 800         if (sched_is_scheduled(node))
 801                 sched_add_before(node, load);
 802
 803         return load_res;
 804 }
 805
 806 static ir_node *flags_remat(ir_node *node, ir_node *after)
 807 {
 808         /* we should turn back source address mode when rematerializing nodes */
 809         ia32_op_type_t type;
 810         ir_node        *block;
 811         ir_node        *copy;
 812
 813         if (is_Block(after)) {
 814                 block = after;
 815         } else {
 816                 block = get_nodes_block(after);
 817         }
 818
 819         type = get_ia32_op_type(node);
 820         switch (type) {
 821                 case ia32_AddrModeS:
 822                         ia32_turn_back_am(node);
 823                         break;
 824
 825                 case ia32_AddrModeD:
 826                         /* TODO implement this later... */
 827                         panic("found DestAM with flag user %+F this should not happen", node);
 828                         break;
 829
 830                 default: assert(type == ia32_Normal); break;
 831         }
 832
 833         copy = exact_copy(node);
 834         set_nodes_block(copy, block);
 835         sched_add_after(after, copy);
 836
 837         return copy;
 838 }
 839
 840 /**
 841  * Called before the register allocator.
 842  */
 843 static void ia32_before_ra(ir_graph *irg)
 844 {
 845         /* setup fpu rounding modes */
 846         ia32_setup_fpu_mode(irg);
 847
 848         /* fixup flags */
 849         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 850                            &flags_remat, NULL);
 851
 852         be_add_missing_keeps(irg);
 853 }
 854
 855
 856 /**
 857  * Transforms a be_Reload into a ia32 Load.
 858  */
 859 static void transform_to_Load(ir_node *node)
 860 {
 861         ir_graph *irg        = get_irn_irg(node);
 862         dbg_info *dbg        = get_irn_dbg_info(node);
 863         ir_node *block       = get_nodes_block(node);
 864         ir_entity *ent       = be_get_frame_entity(node);
 865         ir_mode *mode        = get_irn_mode(node);
 866         ir_mode *spillmode   = get_spill_mode(node);
 867         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 868         ir_node *sched_point = NULL;
 869         ir_node *ptr         = get_irg_frame(irg);
 870         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 871         ir_node *new_op, *proj;
 872         const arch_register_t *reg;
 873
 874         if (sched_is_scheduled(node)) {
 875                 sched_point = sched_prev(node);
 876         }
 877
 878         if (mode_is_float(spillmode)) {
 879                 if (ia32_cg_config.use_sse2)
 880                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
 881                 else
 882                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
 883         }
 884         else if (get_mode_size_bits(spillmode) == 128) {
 885                 /* Reload 128 bit SSE registers */
 886                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
 887         }
 888         else
 889                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
 890
 891         set_ia32_op_type(new_op, ia32_AddrModeS);
 892         set_ia32_ls_mode(new_op, spillmode);
 893         set_ia32_frame_ent(new_op, ent);
 894         set_ia32_use_frame(new_op);
 895         set_ia32_is_reload(new_op);
 896
 897         DBG_OPT_RELOAD2LD(node, new_op);
 898
 899         proj = new_rd_Proj(dbg, new_op, mode, pn_ia32_Load_res);
 900
 901         if (sched_point) {
 902                 sched_add_after(sched_point, new_op);
 903                 sched_remove(node);
 904         }
 905
 906         /* copy the register from the old node to the new Load */
 907         reg = arch_get_irn_register(node);
 908         arch_set_irn_register(proj, reg);
 909
 910         SET_IA32_ORIG_NODE(new_op, node);
 911
 912         exchange(node, proj);
 913 }
 914
 915 /**
 916  * Transforms a be_Spill node into a ia32 Store.
 917  */
 918 static void transform_to_Store(ir_node *node)
 919 {
 920         ir_graph *irg  = get_irn_irg(node);
 921         dbg_info *dbg  = get_irn_dbg_info(node);
 922         ir_node *block = get_nodes_block(node);
 923         ir_entity *ent = be_get_frame_entity(node);
 924         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 925         ir_mode *mode  = get_spill_mode(spillval);
 926         ir_node *noreg = ia32_new_NoReg_gp(irg);
 927         ir_node *nomem = get_irg_no_mem(irg);
 928         ir_node *ptr   = get_irg_frame(irg);
 929         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 930         ir_node *store;
 931         ir_node *sched_point = NULL;
 932
 933         if (sched_is_scheduled(node)) {
 934                 sched_point = sched_prev(node);
 935         }
 936
 937         if (mode_is_float(mode)) {
 938                 if (ia32_cg_config.use_sse2)
 939                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
 940                 else
 941                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
 942         } else if (get_mode_size_bits(mode) == 128) {
 943                 /* Spill 128 bit SSE registers */
 944                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
 945         } else if (get_mode_size_bits(mode) == 8) {
 946                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
 947         } else {
 948                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
 949         }
 950
 951         set_ia32_op_type(store, ia32_AddrModeD);
 952         set_ia32_ls_mode(store, mode);
 953         set_ia32_frame_ent(store, ent);
 954         set_ia32_use_frame(store);
 955         set_ia32_is_spill(store);
 956         SET_IA32_ORIG_NODE(store, node);
 957         DBG_OPT_SPILL2ST(node, store);
 958
 959         if (sched_point) {
 960                 sched_add_after(sched_point, store);
 961                 sched_remove(node);
 962         }
 963
 964         exchange(node, store);
 965 }
 966
 967 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 968 {
 969         dbg_info *dbg = get_irn_dbg_info(node);
 970         ir_node *block = get_nodes_block(node);
 971         ir_graph *irg = get_irn_irg(node);
 972         ir_node *noreg = ia32_new_NoReg_gp(irg);
 973         ir_node *frame = get_irg_frame(irg);
 974
 975         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
 976
 977         set_ia32_frame_ent(push, ent);
 978         set_ia32_use_frame(push);
 979         set_ia32_op_type(push, ia32_AddrModeS);
 980         set_ia32_ls_mode(push, mode_Is);
 981         set_ia32_is_spill(push);
 982
 983         sched_add_before(schedpoint, push);
 984         return push;
 985 }
 986
 987 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 988 {
 989         dbg_info *dbg   = get_irn_dbg_info(node);
 990         ir_node  *block = get_nodes_block(node);
 991         ir_graph *irg   = get_irn_irg(node);
 992         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 993         ir_node  *frame = get_irg_frame(irg);
 994
 995         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg,
 996                                           get_irg_no_mem(irg), sp);
 997
 998         set_ia32_frame_ent(pop, ent);
 999         set_ia32_use_frame(pop);
1000         set_ia32_op_type(pop, ia32_AddrModeD);
1001         set_ia32_ls_mode(pop, mode_Is);
1002         set_ia32_is_reload(pop);
1003
1004         sched_add_before(schedpoint, pop);
1005
1006         return pop;
1007 }
1008
1009 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1010 {
1011         dbg_info *dbg = get_irn_dbg_info(node);
1012         ir_mode *spmode = mode_Iu;
1013         const arch_register_t *spreg = &ia32_registers[REG_ESP];
1014         ir_node *sp;
1015
1016         sp = new_rd_Proj(dbg, pred, spmode, pos);
1017         arch_set_irn_register(sp, spreg);
1018
1019         return sp;
1020 }
1021
1022 /**
1023  * Transform MemPerm, currently we do this the ugly way and produce
1024  * push/pop into/from memory cascades. This is possible without using
1025  * any registers.
1026  */
1027 static void transform_MemPerm(ir_node *node)
1028 {
1029         ir_node         *block = get_nodes_block(node);
1030         ir_graph        *irg   = get_irn_irg(node);
1031         ir_node         *sp    = ia32_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
1032         int              arity = be_get_MemPerm_entity_arity(node);
1033         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1034         ir_node         *in[1];
1035         ir_node         *keep;
1036         int              i;
1037         const ir_edge_t *edge;
1038         const ir_edge_t *next;
1039
1040         /* create Pushs */
1041         for (i = 0; i < arity; ++i) {
1042                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1043                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1044                 ir_type *enttype = get_entity_type(inent);
1045                 unsigned entsize = get_type_size_bytes(enttype);
1046                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1047                 ir_node *mem = get_irn_n(node, i + 1);
1048                 ir_node *push;
1049
1050                 /* work around cases where entities have different sizes */
1051                 if (entsize2 < entsize)
1052                         entsize = entsize2;
1053                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1054
1055                 push = create_push(node, node, sp, mem, inent);
1056                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1057                 if (entsize == 8) {
1058                         /* add another push after the first one */
1059                         push = create_push(node, node, sp, mem, inent);
1060                         add_ia32_am_offs_int(push, 4);
1061                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1062                 }
1063
1064                 set_irn_n(node, i, new_r_Bad(irg));
1065         }
1066
1067         /* create pops */
1068         for (i = arity - 1; i >= 0; --i) {
1069                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1070                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1071                 ir_type *enttype = get_entity_type(outent);
1072                 unsigned entsize = get_type_size_bytes(enttype);
1073                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1074                 ir_node *pop;
1075
1076                 /* work around cases where entities have different sizes */
1077                 if (entsize2 < entsize)
1078                         entsize = entsize2;
1079                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1080
1081                 pop = create_pop(node, node, sp, outent);
1082                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1083                 if (entsize == 8) {
1084                         add_ia32_am_offs_int(pop, 4);
1085
1086                         /* add another pop after the first one */
1087                         pop = create_pop(node, node, sp, outent);
1088                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1089                 }
1090
1091                 pops[i] = pop;
1092         }
1093
1094         in[0] = sp;
1095         keep  = be_new_Keep(block, 1, in);
1096         sched_add_before(node, keep);
1097
1098         /* exchange memprojs */
1099         foreach_out_edge_safe(node, edge, next) {
1100                 ir_node *proj = get_edge_src_irn(edge);
1101                 int p = get_Proj_proj(proj);
1102
1103                 assert(p < arity);
1104
1105                 set_Proj_pred(proj, pops[p]);
1106                 set_Proj_proj(proj, pn_ia32_Pop_M);
1107         }
1108
1109         /* remove memperm */
1110         arity = get_irn_arity(node);
1111         for (i = 0; i < arity; ++i) {
1112                 set_irn_n(node, i, new_r_Bad(irg));
1113         }
1114         sched_remove(node);
1115 }
1116
1117 /**
1118  * Block-Walker: Calls the transform functions Spill and Reload.
1119  */
1120 static void ia32_after_ra_walker(ir_node *block, void *env)
1121 {
1122         ir_node *node, *prev;
1123         (void) env;
1124
1125         /* beware: the schedule is changed here */
1126         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1127                 prev = sched_prev(node);
1128
1129                 if (be_is_Reload(node)) {
1130                         transform_to_Load(node);
1131                 } else if (be_is_Spill(node)) {
1132                         transform_to_Store(node);
1133                 } else if (be_is_MemPerm(node)) {
1134                         transform_MemPerm(node);
1135                 }
1136         }
1137 }
1138
1139 /**
1140  * Collects nodes that need frame entities assigned.
1141  */
1142 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1143 {
1144         be_fec_env_t  *env = (be_fec_env_t*)data;
1145         const ir_mode *mode;
1146         int            align;
1147
1148         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1149                 mode  = get_spill_mode_mode(get_irn_mode(node));
1150                 align = get_mode_size_bytes(mode);
1151         } else if (is_ia32_irn(node)         &&
1152                         get_ia32_frame_ent(node) == NULL &&
1153                         is_ia32_use_frame(node)) {
1154                 if (is_ia32_need_stackent(node))
1155                         goto need_stackent;
1156
1157                 switch (get_ia32_irn_opcode(node)) {
1158 need_stackent:
1159                         case iro_ia32_Load: {
1160                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1161
1162                                 if (attr->data.need_32bit_stackent) {
1163                                         mode = mode_Is;
1164                                 } else if (attr->data.need_64bit_stackent) {
1165                                         mode = mode_Ls;
1166                                 } else {
1167                                         mode = get_ia32_ls_mode(node);
1168                                         if (is_ia32_is_reload(node))
1169                                                 mode = get_spill_mode_mode(mode);
1170                                 }
1171                                 align = get_mode_size_bytes(mode);
1172                                 break;
1173                         }
1174
1175                         case iro_ia32_vfild:
1176                         case iro_ia32_vfld:
1177                         case iro_ia32_xLoad: {
1178                                 mode  = get_ia32_ls_mode(node);
1179                                 align = 4;
1180                                 break;
1181                         }
1182
1183                         case iro_ia32_FldCW: {
1184                                 /* although 2 byte would be enough 4 byte performs best */
1185                                 mode  = mode_Iu;
1186                                 align = 4;
1187                                 break;
1188                         }
1189
1190                         default:
1191 #ifndef NDEBUG
1192                                 panic("unexpected frame user while collection frame entity nodes");
1193
1194                         case iro_ia32_FnstCW:
1195                         case iro_ia32_Store8Bit:
1196                         case iro_ia32_Store:
1197                         case iro_ia32_fst:
1198                         case iro_ia32_fstp:
1199                         case iro_ia32_vfist:
1200                         case iro_ia32_vfisttp:
1201                         case iro_ia32_vfst:
1202                         case iro_ia32_xStore:
1203                         case iro_ia32_xStoreSimple:
1204 #endif
1205                                 return;
1206                 }
1207         } else {
1208                 return;
1209         }
1210         be_node_needs_frame_entity(env, node, mode, align);
1211 }
1212
1213 static int determine_ebp_input(ir_node *ret)
1214 {
1215         const arch_register_t *bp = &ia32_registers[REG_EBP];
1216         int   arity               = get_irn_arity(ret);
1217         int   i;
1218
1219         for (i = 0; i < arity; ++i) {
1220                 ir_node *input = get_irn_n(ret, i);
1221                 if (arch_get_irn_register(input) == bp)
1222                         return i;
1223         }
1224         panic("no ebp input found at %+F", ret);
1225 }
1226
1227 static void introduce_epilog(ir_node *ret)
1228 {
1229         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1230         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1231         ir_graph              *irg        = get_irn_irg(ret);
1232         ir_type               *frame_type = get_irg_frame_type(irg);
1233         unsigned               frame_size = get_type_size_bytes(frame_type);
1234         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1235         ir_node               *block      = get_nodes_block(ret);
1236         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1237         ir_node               *curr_sp    = first_sp;
1238         ir_mode               *mode_gp    = mode_Iu;
1239
1240         if (!layout->sp_relative) {
1241                 int      n_ebp   = determine_ebp_input(ret);
1242                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1243                 if (ia32_cg_config.use_leave) {
1244                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1245                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1246                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1247                         arch_set_irn_register(curr_bp, bp);
1248                         arch_set_irn_register(curr_sp, sp);
1249                         sched_add_before(ret, leave);
1250                 } else {
1251                         ir_node *pop;
1252                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1253                         /* copy ebp to esp */
1254                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1255                         arch_set_irn_register(curr_sp, sp);
1256                         sched_add_before(ret, curr_sp);
1257
1258                         /* pop ebp */
1259                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1260                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1261                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1262                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1263                         arch_set_irn_register(curr_bp, bp);
1264                         arch_set_irn_register(curr_sp, sp);
1265                         sched_add_before(ret, pop);
1266
1267                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1268                 }
1269                 set_irn_n(ret, n_ebp, curr_bp);
1270         } else {
1271                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1272                 sched_add_before(ret, incsp);
1273                 curr_sp = incsp;
1274         }
1275         set_irn_n(ret, n_be_Return_sp, curr_sp);
1276
1277         /* keep verifier happy... */
1278         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1279                 kill_node(first_sp);
1280         }
1281 }
1282
1283 /**
1284  * put the Prolog code at the beginning, epilog code before each return
1285  */
1286 static void introduce_prolog_epilog(ir_graph *irg)
1287 {
1288         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1289         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1290         ir_node               *start      = get_irg_start(irg);
1291         ir_node               *block      = get_nodes_block(start);
1292         ir_type               *frame_type = get_irg_frame_type(irg);
1293         unsigned               frame_size = get_type_size_bytes(frame_type);
1294         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1295         ir_node               *initial_sp = ia32_get_initial_reg_value(irg, sp);
1296         ir_node               *curr_sp    = initial_sp;
1297         ir_mode               *mode_gp    = mode_Iu;
1298
1299         if (!layout->sp_relative) {
1300                 /* push ebp */
1301                 ir_node *mem        = get_irg_initial_mem(irg);
1302                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1303                 ir_node *initial_bp = ia32_get_initial_reg_value(irg, bp);
1304                 ir_node *curr_bp    = initial_bp;
1305                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, curr_bp, curr_sp);
1306                 ir_node *incsp;
1307
1308                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1309                 mem     = new_r_Proj(push, mode_M, pn_ia32_Push_M);
1310                 arch_set_irn_register(curr_sp, sp);
1311                 sched_add_after(start, push);
1312
1313                 /* move esp to ebp */
1314                 curr_bp = be_new_Copy(bp->reg_class, block, curr_sp);
1315                 sched_add_after(push, curr_bp);
1316                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1317                 curr_sp = be_new_CopyKeep_single(sp->reg_class, block, curr_sp, curr_bp, mode_gp);
1318                 sched_add_after(curr_bp, curr_sp);
1319                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1320                 edges_reroute(initial_bp, curr_bp);
1321                 set_irn_n(push, n_ia32_Push_val, initial_bp);
1322
1323                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1324                 edges_reroute(initial_sp, incsp);
1325                 set_irn_n(push, n_ia32_Push_stack, initial_sp);
1326                 sched_add_after(curr_sp, incsp);
1327
1328                 layout->initial_bias = -4;
1329         } else {
1330                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1331                 edges_reroute(initial_sp, incsp);
1332                 be_set_IncSP_pred(incsp, curr_sp);
1333                 sched_add_after(start, incsp);
1334         }
1335
1336         /* introduce epilog for every return node */
1337         {
1338                 ir_node *end_block = get_irg_end_block(irg);
1339                 int      arity     = get_irn_arity(end_block);
1340                 int      i;
1341
1342                 for (i = 0; i < arity; ++i) {
1343                         ir_node *ret = get_irn_n(end_block, i);
1344                         assert(be_is_Return(ret));
1345                         introduce_epilog(ret);
1346                 }
1347         }
1348 }
1349
1350 /**
1351  * We transform Spill and Reload here. This needs to be done before
1352  * stack biasing otherwise we would miss the corrected offset for these nodes.
1353  */
1354 static void ia32_after_ra(ir_graph *irg)
1355 {
1356         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1357         bool               at_begin     = stack_layout->sp_relative ? true : false;
1358         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1359
1360         /* create and coalesce frame entities */
1361         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1362         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1363         be_free_frame_entity_coalescer(fec_env);
1364
1365         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1366
1367         introduce_prolog_epilog(irg);
1368 }
1369
1370 /**
1371  * Last touchups for the graph before emit: x87 simulation to replace the
1372  * virtual with real x87 instructions, creating a block schedule and peephole
1373  * optimisations.
1374  */
1375 static void ia32_finish(ir_graph *irg)
1376 {
1377         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1378
1379         ia32_finish_irg(irg);
1380
1381         /* we might have to rewrite x87 virtual registers */
1382         if (irg_data->do_x87_sim) {
1383                 ia32_x87_simulate_graph(irg);
1384         }
1385
1386         /* do peephole optimisations */
1387         ia32_peephole_optimization(irg);
1388
1389         /* create block schedule, this also removes empty blocks which might
1390          * produce critical edges */
1391         irg_data->blk_sched = be_create_block_schedule(irg);
1392 }
1393
1394 /**
1395  * Emits the code, closes the output file and frees
1396  * the code generator interface.
1397  */
1398 static void ia32_emit(ir_graph *irg)
1399 {
1400         if (ia32_cg_config.emit_machcode) {
1401                 ia32_gen_binary_routine(irg);
1402         } else {
1403                 ia32_gen_routine(irg);
1404         }
1405 }
1406
1407 /**
1408  * Returns the node representing the PIC base.
1409  */
1410 static ir_node *ia32_get_pic_base(ir_graph *irg)
1411 {
1412         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1413         ir_node         *block;
1414         ir_node         *get_eip = irg_data->get_eip;
1415         if (get_eip != NULL)
1416                 return get_eip;
1417
1418         block             = get_irg_start_block(irg);
1419         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1420         irg_data->get_eip = get_eip;
1421
1422         return get_eip;
1423 }
1424
1425 /**
1426  * Initializes a IA32 code generator.
1427  */
1428 static void ia32_init_graph(ir_graph *irg)
1429 {
1430         struct obstack  *obst     = be_get_be_obst(irg);
1431         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1432
1433         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1434
1435         if (gprof) {
1436                 /* Linux gprof implementation needs base pointer */
1437                 be_get_irg_options(irg)->omit_fp = 0;
1438         }
1439
1440         be_birg_from_irg(irg)->isa_link = irg_data;
1441 }
1442
1443
1444 /**
1445  * Set output modes for GCC
1446  */
1447 static const tarval_mode_info mo_integer = {
1448         TVO_HEX,
1449         "0x",
1450         NULL,
1451 };
1452
1453 /*
1454  * set the tarval output mode of all integer modes to decimal
1455  */
1456 static void set_tarval_output_modes(void)
1457 {
1458         size_t i;
1459
1460         for (i = get_irp_n_modes(); i > 0;) {
1461                 ir_mode *mode = get_irp_mode(--i);
1462
1463                 if (mode_is_int(mode))
1464                         set_tarval_mode_output_option(mode, &mo_integer);
1465         }
1466 }
1467
1468 extern const arch_isa_if_t ia32_isa_if;
1469
1470 /**
1471  * The template that generates a new ISA object.
1472  * Note that this template can be changed by command line
1473  * arguments.
1474  */
1475 static ia32_isa_t ia32_isa_template = {
1476         {
1477                 &ia32_isa_if,            /* isa interface implementation */
1478                 N_IA32_REGISTERS,
1479                 ia32_registers,
1480                 N_IA32_CLASSES,
1481                 ia32_reg_classes,
1482                 &ia32_registers[REG_ESP],  /* stack pointer register */
1483                 &ia32_registers[REG_EBP],  /* base pointer register */
1484                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1485                 2,                       /* power of two stack alignment, 2^2 == 4 */
1486                 NULL,                    /* main environment */
1487                 7,                       /* costs for a spill instruction */
1488                 5,                       /* costs for a reload instruction */
1489                 false,                   /* no custom abi handling */
1490         },
1491         NULL,                    /* types */
1492         NULL,                    /* tv_ents */
1493         NULL,                    /* abstract machine */
1494 };
1495
1496 static void init_asm_constraints(void)
1497 {
1498         be_init_default_asm_constraint_flags();
1499
1500         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1501         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1502         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1503         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1504         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1505         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1506         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1507         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1508         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1509         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1510         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1511         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1512         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1513         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1514         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1515         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1516         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1517         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1518         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1519         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1520
1521         /* no support for autodecrement/autoincrement */
1522         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1523         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1524         /* no float consts */
1525         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1526         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1527         /* makes no sense on x86 */
1528         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1529         /* no support for sse consts yet */
1530         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1531         /* no support for x87 consts yet */
1532         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1533         /* no support for mmx registers yet */
1534         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1535         /* not available in 32bit mode */
1536         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1537         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1538
1539         /* no code yet to determine register class needed... */
1540         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1541 }
1542
1543 /**
1544  * Initializes the backend ISA.
1545  */
1546 static arch_env_t *ia32_init(FILE *file_handle)
1547 {
1548         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1549
1550         set_tarval_output_modes();
1551
1552         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1553
1554         if (ia32_mode_fpcw == NULL) {
1555                 ia32_mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1556         }
1557
1558         ia32_register_init();
1559         ia32_create_opcodes(&ia32_irn_ops);
1560
1561         be_emit_init(file_handle);
1562         isa->types          = pmap_create();
1563         isa->tv_ent         = pmap_create();
1564         isa->cpu            = ia32_init_machine_description();
1565
1566         /* enter the ISA object into the intrinsic environment */
1567         intrinsic_env.isa = isa;
1568
1569         return &isa->base;
1570 }
1571
1572
1573
1574 /**
1575  * Closes the output file and frees the ISA structure.
1576  */
1577 static void ia32_done(void *self)
1578 {
1579         ia32_isa_t *isa = (ia32_isa_t*)self;
1580
1581         /* emit now all global declarations */
1582         be_gas_emit_decls(isa->base.main_env);
1583
1584         pmap_destroy(isa->tv_ent);
1585         pmap_destroy(isa->types);
1586
1587         be_emit_exit();
1588
1589         free(self);
1590 }
1591
1592
1593 /**
1594  * Get the register class which shall be used to store a value of a given mode.
1595  * @param self The this pointer.
1596  * @param mode The mode in question.
1597  * @return A register class which can hold values of the given mode.
1598  */
1599 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1600 {
1601         if (mode_is_float(mode)) {
1602                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1603         }
1604         else
1605                 return &ia32_reg_classes[CLASS_ia32_gp];
1606 }
1607
1608 /**
1609  * Returns the register for parameter nr.
1610  */
1611 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1612                                                     const ir_mode *mode)
1613 {
1614         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1615                 &ia32_registers[REG_ECX],
1616                 &ia32_registers[REG_EDX],
1617                 NULL
1618         };
1619         static const unsigned MAXNUM_GPREG_ARGS = 3;
1620
1621         static const arch_register_t *gpreg_param_reg_regparam[] = {
1622                 &ia32_registers[REG_EAX],
1623                 &ia32_registers[REG_EDX],
1624                 &ia32_registers[REG_ECX]
1625         };
1626
1627         static const arch_register_t *gpreg_param_reg_this[] = {
1628                 &ia32_registers[REG_ECX],
1629                 NULL,
1630                 NULL
1631         };
1632
1633         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1634                 &ia32_registers[REG_XMM0],
1635                 &ia32_registers[REG_XMM1],
1636                 &ia32_registers[REG_XMM2],
1637                 &ia32_registers[REG_XMM3],
1638                 &ia32_registers[REG_XMM4],
1639                 &ia32_registers[REG_XMM5],
1640                 &ia32_registers[REG_XMM6],
1641                 &ia32_registers[REG_XMM7]
1642         };
1643
1644         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1645                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1646         };
1647         static const unsigned MAXNUM_SSE_ARGS = 8;
1648
1649         if ((cc & cc_this_call) && nr == 0)
1650                 return gpreg_param_reg_this[0];
1651
1652         if (! (cc & cc_reg_param))
1653                 return NULL;
1654
1655         if (mode_is_float(mode)) {
1656                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1657                         return NULL;
1658                 if (nr >= MAXNUM_SSE_ARGS)
1659                         return NULL;
1660
1661                 if (cc & cc_this_call) {
1662                         return fpreg_sse_param_reg_this[nr];
1663                 }
1664                 return fpreg_sse_param_reg_std[nr];
1665         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1666                 unsigned num_regparam;
1667
1668                 if (get_mode_size_bits(mode) > 32)
1669                         return NULL;
1670
1671                 if (nr >= MAXNUM_GPREG_ARGS)
1672                         return NULL;
1673
1674                 if (cc & cc_this_call) {
1675                         return gpreg_param_reg_this[nr];
1676                 }
1677                 num_regparam = cc & ~cc_bits;
1678                 if (num_regparam == 0) {
1679                         /* default fastcall */
1680                         return gpreg_param_reg_fastcall[nr];
1681                 }
1682                 if (nr < num_regparam)
1683                         return gpreg_param_reg_regparam[nr];
1684                 return NULL;
1685         }
1686
1687         panic("unknown argument mode");
1688 }
1689
1690 /**
1691  * Get the ABI restrictions for procedure calls.
1692  * @param self        The this pointer.
1693  * @param method_type The type of the method (procedure) in question.
1694  * @param abi         The abi object to be modified
1695  */
1696 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1697                               be_abi_call_t *abi)
1698 {
1699         ir_type  *tp;
1700         ir_mode  *mode;
1701         unsigned  cc;
1702         int       n, i, regnum;
1703         int                 pop_amount = 0;
1704         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1705
1706         (void) self;
1707
1708         /* set abi flags for calls */
1709         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1710         call_flags.bits.store_args_sequential = 0;
1711         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1712         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1713         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1714
1715         /* set parameter passing style */
1716         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1717
1718         cc = get_method_calling_convention(method_type);
1719         if (get_method_variadicity(method_type) == variadicity_variadic) {
1720                 /* pass all parameters of a variadic function on the stack */
1721                 cc = cc_cdecl_set | (cc & cc_this_call);
1722         } else {
1723                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1724                     ia32_cg_config.optimize_cc) {
1725                         /* set the fast calling conventions (allowing up to 3) */
1726                         cc = SET_FASTCALL(cc) | 3;
1727                 }
1728         }
1729
1730         /* we have to pop the shadow parameter ourself for compound calls */
1731         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1732                         && !(cc & cc_reg_param)) {
1733                 pop_amount += get_mode_size_bytes(mode_P_data);
1734         }
1735
1736         n = get_method_n_params(method_type);
1737         for (i = regnum = 0; i < n; i++) {
1738                 ir_mode               *mode;
1739                 const arch_register_t *reg = NULL;
1740
1741                 tp   = get_method_param_type(method_type, i);
1742                 mode = get_type_mode(tp);
1743                 if (mode != NULL) {
1744                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1745                 }
1746                 if (reg != NULL) {
1747                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1748                         ++regnum;
1749                 } else {
1750                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1751                          * movl has a shorter opcode than mov[sz][bw]l */
1752                         ir_mode *load_mode = mode;
1753
1754                         if (mode != NULL) {
1755                                 unsigned size = get_mode_size_bytes(mode);
1756
1757                                 if (cc & cc_callee_clear_stk) {
1758                                         pop_amount += (size + 3U) & ~3U;
1759                                 }
1760
1761                                 if (size < 4) load_mode = mode_Iu;
1762                         }
1763
1764                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1765                 }
1766         }
1767
1768         be_abi_call_set_pop(abi, pop_amount);
1769
1770         /* set return registers */
1771         n = get_method_n_ress(method_type);
1772
1773         assert(n <= 2 && "more than two results not supported");
1774
1775         /* In case of 64bit returns, we will have two 32bit values */
1776         if (n == 2) {
1777                 tp   = get_method_res_type(method_type, 0);
1778                 mode = get_type_mode(tp);
1779
1780                 assert(!mode_is_float(mode) && "two FP results not supported");
1781
1782                 tp   = get_method_res_type(method_type, 1);
1783                 mode = get_type_mode(tp);
1784
1785                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1786
1787                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1788                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1789         }
1790         else if (n == 1) {
1791                 const arch_register_t *reg;
1792
1793                 tp   = get_method_res_type(method_type, 0);
1794                 assert(is_atomic_type(tp));
1795                 mode = get_type_mode(tp);
1796
1797                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1798
1799                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1800         }
1801 }
1802
1803 /**
1804  * Returns the necessary byte alignment for storing a register of given class.
1805  */
1806 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1807 {
1808         ir_mode *mode = arch_register_class_mode(cls);
1809         int bytes     = get_mode_size_bytes(mode);
1810
1811         if (mode_is_float(mode) && bytes > 8)
1812                 return 16;
1813         return bytes;
1814 }
1815
1816 /**
1817  * Return irp irgs in the desired order.
1818  */
1819 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1820 {
1821         (void) self;
1822         (void) irg_list;
1823         return NULL;
1824 }
1825
1826 static void ia32_mark_remat(ir_node *node)
1827 {
1828         if (is_ia32_irn(node)) {
1829                 set_ia32_is_remat(node);
1830         }
1831 }
1832
1833 /**
1834  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1835  */
1836 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1837                                  ir_node *mux_false)
1838 {
1839         ir_node    *cmp_l;
1840         ir_node    *cmp_r;
1841         ir_relation relation;
1842
1843         if (!is_Cmp(sel))
1844                 return false;
1845
1846         cmp_l = get_Cmp_left(sel);
1847         cmp_r = get_Cmp_right(sel);
1848         if (!mode_is_float(get_irn_mode(cmp_l)))
1849                 return false;
1850
1851         /* check for min/max. They're defined as (C-Semantik):
1852          *  min(a, b) = a < b ? a : b
1853          *  or min(a, b) = a <= b ? a : b
1854          *  max(a, b) = a > b ? a : b
1855          *  or max(a, b) = a >= b ? a : b
1856          * (Note we only handle float min/max here)
1857          */
1858         relation = get_Cmp_relation(sel);
1859         switch (relation) {
1860         case ir_relation_greater_equal:
1861         case ir_relation_greater:
1862                 /* this is a max */
1863                 if (cmp_l == mux_true && cmp_r == mux_false)
1864                         return true;
1865                 break;
1866         case ir_relation_less_equal:
1867         case ir_relation_less:
1868                 /* this is a min */
1869                 if (cmp_l == mux_true && cmp_r == mux_false)
1870                         return true;
1871                 break;
1872         case ir_relation_unordered_greater_equal:
1873         case ir_relation_unordered_greater:
1874                 /* this is a min */
1875                 if (cmp_l == mux_false && cmp_r == mux_true)
1876                         return true;
1877                 break;
1878         case ir_relation_unordered_less_equal:
1879         case ir_relation_unordered_less:
1880                 /* this is a max */
1881                 if (cmp_l == mux_false && cmp_r == mux_true)
1882                         return true;
1883                 break;
1884
1885         default:
1886                 break;
1887         }
1888
1889         return false;
1890 }
1891
1892 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1893 {
1894         ir_mode *mode = get_irn_mode(mux_true);
1895         (void) sel;
1896
1897         if (!mode_is_int(mode) && !mode_is_reference(mode)
1898                         && mode != mode_b)
1899                 return false;
1900
1901         if (is_Const(mux_true) && is_Const(mux_false)) {
1902                 /* we can create a set plus up two 3 instructions for any combination
1903                  * of constants */
1904                 return true;
1905         }
1906
1907         return false;
1908 }
1909
1910 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1911                                      ir_node *mux_false)
1912 {
1913         (void) sel;
1914
1915         if (!mode_is_float(get_irn_mode(mux_true)))
1916                 return false;
1917
1918         return is_Const(mux_true) && is_Const(mux_false);
1919 }
1920
1921 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1922 {
1923         ir_node    *cmp_left;
1924         ir_node    *cmp_right;
1925         ir_node    *sub_left;
1926         ir_node    *sub_right;
1927         ir_mode    *mode;
1928         ir_relation relation;
1929
1930         if (!is_Cmp(sel))
1931                 return false;
1932
1933         mode = get_irn_mode(mux_true);
1934         if (mode_is_signed(mode) || mode_is_float(mode))
1935                 return false;
1936
1937         relation  = get_Cmp_relation(sel);
1938         cmp_left  = get_Cmp_left(sel);
1939         cmp_right = get_Cmp_right(sel);
1940
1941         /* "move" zero constant to false input */
1942         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1943                 ir_node *tmp = mux_false;
1944                 mux_false = mux_true;
1945                 mux_true  = tmp;
1946                 relation = get_negated_relation(relation);
1947         }
1948         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1949                 return false;
1950         if (!is_Sub(mux_true))
1951                 return false;
1952         sub_left  = get_Sub_left(mux_true);
1953         sub_right = get_Sub_right(mux_true);
1954
1955         /* Mux(a >=u b, 0, a-b) */
1956         if ((relation & ir_relation_greater)
1957                         && sub_left == cmp_left && sub_right == cmp_right)
1958                 return true;
1959         /* Mux(a <=u b, 0, b-a) */
1960         if ((relation & ir_relation_less)
1961                         && sub_left == cmp_right && sub_right == cmp_left)
1962                 return true;
1963
1964         return false;
1965 }
1966
1967 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1968                                ir_node *mux_true)
1969 {
1970         ir_mode *mode;
1971
1972         /* we can handle Set for all modes and compares */
1973         if (mux_is_set(sel, mux_true, mux_false))
1974                 return true;
1975         /* SSE has own min/max operations */
1976         if (ia32_cg_config.use_sse2
1977                         && mux_is_float_min_max(sel, mux_true, mux_false))
1978                 return true;
1979         /* we can handle Mux(?, Const[f], Const[f]) */
1980         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1981 #ifdef FIRM_GRGEN_BE
1982                 /* well, some code selectors can't handle it */
1983                 if (be_transformer != TRANSFORMER_PBQP
1984                                 || be_transformer != TRANSFORMER_RAND)
1985                         return true;
1986 #else
1987                 return true;
1988 #endif
1989         }
1990
1991         /* no support for 64bit inputs to cmov */
1992         mode = get_irn_mode(mux_true);
1993         if (get_mode_size_bits(mode) > 32)
1994                 return false;
1995         /* we can handle Abs for all modes and compares (except 64bit) */
1996         if (be_mux_is_abs(sel, mux_true, mux_false) != 0)
1997                 return true;
1998         /* we can't handle MuxF yet */
1999         if (mode_is_float(mode))
2000                 return false;
2001
2002         if (mux_is_doz(sel, mux_true, mux_false))
2003                 return true;
2004
2005         /* Check Cmp before the node */
2006         if (is_Cmp(sel)) {
2007                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
2008
2009                 /* we can't handle 64bit compares */
2010                 if (get_mode_size_bits(cmp_mode) > 32)
2011                         return false;
2012
2013                 /* we can't handle float compares */
2014                 if (mode_is_float(cmp_mode))
2015                         return false;
2016         }
2017
2018         /* did we disable cmov generation? */
2019         if (!ia32_cg_config.use_cmov)
2020                 return false;
2021
2022         /* we can use a cmov */
2023         return true;
2024 }
2025
2026 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2027 {
2028         (void) c;
2029
2030         /* we already added all our simple flags to the flags modifier list in
2031          * init, so this flag we don't know. */
2032         return ASM_CONSTRAINT_FLAG_INVALID;
2033 }
2034
2035 static int ia32_is_valid_clobber(const char *clobber)
2036 {
2037         return ia32_get_clobber_register(clobber) != NULL;
2038 }
2039
2040 static ir_node *ia32_create_set(ir_node *cond)
2041 {
2042         /* ia32-set function produces 8-bit results which have to be converted */
2043         ir_node *set   = ir_create_mux_set(cond, mode_Bu);
2044         ir_node *block = get_nodes_block(set);
2045         return new_r_Conv(block, set, mode_Iu);
2046 }
2047
2048 static void ia32_lower_for_target(void)
2049 {
2050         size_t i, n_irgs = get_irp_n_irgs();
2051         lower_mode_b_config_t lower_mode_b_config = {
2052                 mode_Iu,  /* lowered mode */
2053                 ia32_create_set,
2054                 0,        /* don't lower direct compares */
2055         };
2056         lower_params_t params = {
2057                 4,                                     /* def_ptr_alignment */
2058                 LF_COMPOUND_RETURN | LF_RETURN_HIDDEN, /* flags */
2059                 ADD_HIDDEN_ALWAYS_IN_FRONT,            /* hidden_params */
2060                 NULL,                                  /* find pointer type */
2061                 NULL,                                  /* ret_compound_in_regs */
2062         };
2063
2064         /* perform doubleword lowering */
2065         lwrdw_param_t lower_dw_params = {
2066                 1,  /* little endian */
2067                 64, /* doubleword size */
2068                 ia32_create_intrinsic_fkt,
2069                 &intrinsic_env,
2070         };
2071
2072         /* lower compound param handling */
2073         lower_calls_with_compounds(&params);
2074
2075         lower_dw_ops(&lower_dw_params);
2076
2077         for (i = 0; i < n_irgs; ++i) {
2078                 ir_graph *irg = get_irp_irg(i);
2079                 /* lower for mode_b stuff */
2080                 ir_lower_mode_b(irg, &lower_mode_b_config);
2081                 /* break up switches with wide ranges */
2082                 lower_switch(irg, 256, true);
2083         }
2084 }
2085
2086 /**
2087  * Create the trampoline code.
2088  */
2089 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2090 {
2091         ir_graph *irg  = get_irn_irg(block);
2092         ir_node  *p    = trampoline;
2093         ir_mode  *mode = get_irn_mode(p);
2094         ir_node  *st;
2095
2096         /* mov  ecx,<env> */
2097         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2098         mem = new_r_Proj(st, mode_M, pn_Store_M);
2099         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2100         st  = new_r_Store(block, mem, p, env, cons_none);
2101         mem = new_r_Proj(st, mode_M, pn_Store_M);
2102         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2103         /* jmp  <callee> */
2104         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2105         mem = new_r_Proj(st, mode_M, pn_Store_M);
2106         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2107         st  = new_r_Store(block, mem, p, callee, cons_none);
2108         mem = new_r_Proj(st, mode_M, pn_Store_M);
2109         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2110
2111         return mem;
2112 }
2113
2114 /**
2115  * Returns the libFirm configuration parameter for this backend.
2116  */
2117 static const backend_params *ia32_get_libfirm_params(void)
2118 {
2119         static const ir_settings_arch_dep_t ad = {
2120                 1,                   /* also use subs */
2121                 4,                   /* maximum shifts */
2122                 63,                  /* maximum shift amount */
2123                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2124
2125                 1,  /* allow Mulhs */
2126                 1,  /* allow Mulus */
2127                 32, /* Mulh allowed up to 32 bit */
2128         };
2129         static backend_params p = {
2130                 1,     /* support inline assembly */
2131                 1,     /* support Rotl nodes */
2132                 0,     /* little endian */
2133                 NULL,  /* will be set later */
2134                 ia32_is_mux_allowed,
2135                 NULL,  /* float arithmetic mode, will be set below */
2136                 12,    /* size of trampoline code */
2137                 4,     /* alignment of trampoline code */
2138                 ia32_create_trampoline_fkt,
2139                 4      /* alignment of stack parameter */
2140         };
2141
2142         ia32_setup_cg_config();
2143
2144         /* doesn't really belong here, but this is the earliest place the backend
2145          * is called... */
2146         init_asm_constraints();
2147
2148         p.dep_param    = &ad;
2149         if (! ia32_cg_config.use_sse2)
2150                 p.mode_float_arithmetic = mode_E;
2151         return &p;
2152 }
2153
2154 static const lc_opt_enum_int_items_t gas_items[] = {
2155         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2156         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2157         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2158         { NULL,    0 }
2159 };
2160
2161 static lc_opt_enum_int_var_t gas_var = {
2162         (int*) &be_gas_object_file_format, gas_items
2163 };
2164
2165 #ifdef FIRM_GRGEN_BE
2166 static const lc_opt_enum_int_items_t transformer_items[] = {
2167         { "default", TRANSFORMER_DEFAULT },
2168         { "pbqp",    TRANSFORMER_PBQP    },
2169         { "random",  TRANSFORMER_RAND    },
2170         { NULL,      0                   }
2171 };
2172
2173 static lc_opt_enum_int_var_t transformer_var = {
2174         (int*)&be_transformer, transformer_items
2175 };
2176 #endif
2177
2178 static const lc_opt_table_entry_t ia32_options[] = {
2179         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2180 #ifdef FIRM_GRGEN_BE
2181         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2182 #endif
2183         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2184                         &ia32_isa_template.base.stack_alignment),
2185         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2186         LC_OPT_LAST
2187 };
2188
2189 const arch_isa_if_t ia32_isa_if = {
2190         ia32_init,
2191         ia32_lower_for_target,
2192         ia32_done,
2193         ia32_handle_intrinsics,
2194         ia32_get_reg_class_for_mode,
2195         ia32_get_call_abi,
2196         ia32_get_reg_class_alignment,
2197         ia32_get_libfirm_params,
2198         ia32_get_irg_list,
2199         ia32_mark_remat,
2200         ia32_parse_asm_constraint,
2201         ia32_is_valid_clobber,
2202
2203         ia32_init_graph,
2204         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2205         ia32_before_abi,     /* before abi introduce hook */
2206         ia32_prepare_graph,
2207         ia32_before_ra,      /* before register allocation hook */
2208         ia32_after_ra,       /* after register allocation hook */
2209         ia32_finish,         /* called before codegen */
2210         ia32_emit,           /* emit && done */
2211 };
2212
2213 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);
2214 void be_init_arch_ia32(void)
2215 {
2216         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2217         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2218
2219         lc_opt_add_table(ia32_grp, ia32_options);
2220         be_register_isa_if("ia32", &ia32_isa_if);
2221
2222         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2223
2224         ia32_init_emitter();
2225         ia32_init_finish();
2226         ia32_init_optimize();
2227         ia32_init_transform();
2228         ia32_init_x87();
2229         ia32_init_architecture();
2230 }