nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53
  54 #include "../beabi.h"
  55 #include "../beirg.h"
  56 #include "../benode_t.h"
  57 #include "../belower.h"
  58 #include "../besched.h"
  59 #include "be.h"
  60 #include "../be_t.h"
  61 #include "../beirgmod.h"
  62 #include "../be_dbgout.h"
  63 #include "../beblocksched.h"
  64 #include "../bemachine.h"
  65 #include "../beilpsched.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72 #include "../belistsched.h"
  73
  74 #include "bearch_ia32_t.h"
  75
  76 #include "ia32_new_nodes.h"
  77 #include "gen_ia32_regalloc_if.h"
  78 #include "gen_ia32_machine.h"
  79 #include "ia32_common_transform.h"
  80 #include "ia32_transform.h"
  81 #include "ia32_emitter.h"
  82 #include "ia32_map_regs.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_util.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93
  94 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  95 #endif
  96
  97 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  98
  99 /* TODO: ugly */
 100 static set *cur_reg_set = NULL;
 101
 102 ir_mode         *mode_fpcw       = NULL;
 103 ia32_code_gen_t *ia32_current_cg = NULL;
 104
 105 /** The current omit-fp state */
 106 static unsigned ia32_curr_fp_ommitted  = 0;
 107 static ir_type *omit_fp_between_type   = NULL;
 108 static ir_type *between_type           = NULL;
 109 static ir_entity *old_bp_ent           = NULL;
 110 static ir_entity *ret_addr_ent         = NULL;
 111 static ir_entity *omit_fp_ret_addr_ent = NULL;
 112
 113 /**
 114  * The environment for the intrinsic mapping.
 115  */
 116 static ia32_intrinsic_env_t intrinsic_env = {
 117         NULL,    /* the isa */
 118         NULL,    /* the irg, these entities belong to */
 119         NULL,    /* entity for __divdi3 library call */
 120         NULL,    /* entity for __moddi3 library call */
 121         NULL,    /* entity for __udivdi3 library call */
 122         NULL,    /* entity for __umoddi3 library call */
 123 };
 124
 125
 126 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 127
 128 /**
 129  * Used to create per-graph unique pseudo nodes.
 130  */
 131 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 132                                     create_const_node_func func,
 133                                     const arch_register_t* reg)
 134 {
 135         ir_node *block, *res;
 136
 137         if(*place != NULL)
 138                 return *place;
 139
 140         block = get_irg_start_block(cg->irg);
 141         res = func(NULL, block);
 142         arch_set_irn_register(res, reg);
 143         *place = res;
 144
 145         return res;
 146 }
 147
 148 /* Creates the unique per irg GP NoReg node. */
 149 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg)
 150 {
 151         return create_const(cg, &cg->noreg_gp, new_bd_ia32_NoReg_GP,
 152                             &ia32_gp_regs[REG_GP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg)
 156 {
 157         return create_const(cg, &cg->noreg_vfp, new_bd_ia32_NoReg_VFP,
 158                             &ia32_vfp_regs[REG_VFP_NOREG]);
 159 }
 160
 161 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg)
 162 {
 163         return create_const(cg, &cg->noreg_xmm, new_bd_ia32_NoReg_XMM,
 164                             &ia32_xmm_regs[REG_XMM_NOREG]);
 165 }
 166
 167 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg)
 168 {
 169         return create_const(cg, &cg->unknown_gp, new_bd_ia32_Unknown_GP,
 170                             &ia32_gp_regs[REG_GP_UKNWN]);
 171 }
 172
 173 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg)
 174 {
 175         return create_const(cg, &cg->unknown_vfp, new_bd_ia32_Unknown_VFP,
 176                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 177 }
 178
 179 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg)
 180 {
 181         return create_const(cg, &cg->unknown_xmm, new_bd_ia32_Unknown_XMM,
 182                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 183 }
 184
 185 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg)
 186 {
 187         return create_const(cg, &cg->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 188                         &ia32_fp_cw_regs[REG_FPCW]);
 189 }
 190
 191
 192 /**
 193  * Returns the admissible noreg register node for input register pos of node irn.
 194  */
 195 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 196 {
 197         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 198
 199         assert(req != NULL && "Missing register requirements");
 200         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 201                 return ia32_new_NoReg_gp(cg);
 202
 203         if (ia32_cg_config.use_sse2) {
 204                 return ia32_new_NoReg_xmm(cg);
 205         } else {
 206                 return ia32_new_NoReg_vfp(cg);
 207         }
 208 }
 209
 210 /**************************************************
 211  *                         _ _              _  __
 212  *                        | | |            (_)/ _|
 213  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 214  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 215  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 216  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 217  *            __/ |
 218  *           |___/
 219  **************************************************/
 220
 221 static const arch_register_req_t *get_ia32_SwitchJmp_out_req(
 222                 const ir_node *node, int pos)
 223 {
 224         (void) node;
 225         (void) pos;
 226         return arch_no_register_req;
 227 }
 228
 229 static arch_irn_class_t ia32_classify(const ir_node *irn)
 230 {
 231         arch_irn_class_t classification = 0;
 232
 233         assert(is_ia32_irn(irn));
 234
 235         if (is_ia32_is_reload(irn))
 236                 classification |= arch_irn_class_reload;
 237
 238         if (is_ia32_is_spill(irn))
 239                 classification |= arch_irn_class_spill;
 240
 241         if (is_ia32_is_remat(irn))
 242                 classification |= arch_irn_class_remat;
 243
 244         return classification;
 245 }
 246
 247 /**
 248  * The IA32 ABI callback object.
 249  */
 250 typedef struct {
 251         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 252         const arch_env_t *aenv;          /**< The architecture environment. */
 253         ir_graph *irg;                   /**< The associated graph. */
 254 } ia32_abi_env_t;
 255
 256 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 257 {
 258         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 259 }
 260
 261 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent)
 262 {
 263         set_ia32_frame_ent(irn, ent);
 264 }
 265
 266 static void ia32_set_frame_offset(ir_node *irn, int bias)
 267 {
 268         if (get_ia32_frame_ent(irn) == NULL)
 269                 return;
 270
 271         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 272                 ia32_code_gen_t *cg = ia32_current_cg;
 273                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 274                 if (omit_fp) {
 275                         /* Pop nodes modify the stack pointer before calculating the
 276                          * destination address, so fix this here
 277                          */
 278                         bias -= 4;
 279                 }
 280         }
 281         add_ia32_am_offs_int(irn, bias);
 282 }
 283
 284 static int ia32_get_sp_bias(const ir_node *node)
 285 {
 286         if (is_ia32_Call(node))
 287                 return -(int)get_ia32_call_attr_const(node)->pop;
 288
 289         if (is_ia32_Push(node))
 290                 return 4;
 291
 292         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 293                 return -4;
 294
 295         return 0;
 296 }
 297
 298 /**
 299  * Generate the routine prologue.
 300  *
 301  * @param self       The callback object.
 302  * @param mem        A pointer to the mem node. Update this if you define new memory.
 303  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 304  * @param stack_bias Points to the current stack bias, can be modified if needed.
 305  *
 306  * @return           The register which shall be used as a stack frame base.
 307  *
 308  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 309  */
 310 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 311 {
 312         ia32_abi_env_t   *env      = self;
 313         ia32_code_gen_t  *cg       = ia32_current_cg;
 314         const arch_env_t *arch_env = env->aenv;
 315
 316         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 317         if (! env->flags.try_omit_fp) {
 318                 ir_node  *bl      = get_irg_start_block(env->irg);
 319                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 320                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 321                 ir_node  *noreg   = ia32_new_NoReg_gp(cg);
 322                 ir_node  *push;
 323
 324                 /* mark bp register as ignore */
 325                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 326                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 327
 328                 /* push ebp */
 329                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 330                 curr_sp = new_r_Proj(bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 331                 *mem    = new_r_Proj(bl, push, mode_M, pn_ia32_Push_M);
 332
 333                 /* the push must have SP out register */
 334                 arch_set_irn_register(curr_sp, arch_env->sp);
 335
 336                 /* this modifies the stack bias, because we pushed 32bit */
 337                 *stack_bias -= 4;
 338
 339                 /* move esp to ebp */
 340                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 341                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 342                                              arch_register_req_type_ignore);
 343
 344                 /* beware: the copy must be done before any other sp use */
 345                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 346                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 347                                                      arch_register_req_type_produces_sp);
 348
 349                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 350                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 351
 352                 return arch_env->bp;
 353         }
 354
 355         return arch_env->sp;
 356 }
 357
 358 /**
 359  * Generate the routine epilogue.
 360  * @param self    The callback object.
 361  * @param bl      The block for the epilog
 362  * @param mem     A pointer to the mem node. Update this if you define new memory.
 363  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 364  * @return        The register which shall be used as a stack frame base.
 365  *
 366  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 367  */
 368 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 369 {
 370         ia32_abi_env_t   *env      = self;
 371         const arch_env_t *arch_env = env->aenv;
 372         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 373         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 374
 375         if (env->flags.try_omit_fp) {
 376                 /* simply remove the stack frame here */
 377                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 378         } else {
 379                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 380
 381                 if (ia32_cg_config.use_leave) {
 382                         ir_node *leave;
 383
 384                         /* leave */
 385                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 386                         curr_bp = new_r_Proj(bl, leave, mode_bp, pn_ia32_Leave_frame);
 387                         curr_sp = new_r_Proj(bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 388                 } else {
 389                         ir_node *pop;
 390
 391                         /* the old SP is not needed anymore (kill the proj) */
 392                         assert(is_Proj(curr_sp));
 393                         kill_node(curr_sp);
 394
 395                         /* copy ebp to esp */
 396                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 397                         arch_set_irn_register(curr_sp, arch_env->sp);
 398                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 399                                                          arch_register_req_type_ignore);
 400
 401                         /* pop ebp */
 402                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 403                         curr_bp = new_r_Proj(bl, pop, mode_bp, pn_ia32_Pop_res);
 404                         curr_sp = new_r_Proj(bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 405
 406                         *mem = new_r_Proj(bl, pop, mode_M, pn_ia32_Pop_M);
 407                 }
 408                 arch_set_irn_register(curr_sp, arch_env->sp);
 409                 arch_set_irn_register(curr_bp, arch_env->bp);
 410         }
 411
 412         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 413         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 414 }
 415
 416 /**
 417  * Initialize the callback object.
 418  * @param call The call object.
 419  * @param aenv The architecture environment.
 420  * @param irg  The graph with the method.
 421  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 422  */
 423 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 424 {
 425         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 426         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 427         env->flags = fl.bits;
 428         env->irg   = irg;
 429         env->aenv  = aenv;
 430         return env;
 431 }
 432
 433 /**
 434  * Destroy the callback object.
 435  * @param self The callback object.
 436  */
 437 static void ia32_abi_done(void *self)
 438 {
 439         free(self);
 440 }
 441
 442 /**
 443  * Build the between type and entities if not already build.
 444  */
 445 static void ia32_build_between_type(void)
 446 {
 447 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 448         if (! between_type) {
 449                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 450                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 451
 452                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 453                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 454                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 455
 456                 set_entity_offset(old_bp_ent, 0);
 457                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 458                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 459                 set_type_state(between_type, layout_fixed);
 460
 461                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 462                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 463
 464                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 465                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 466                 set_type_state(omit_fp_between_type, layout_fixed);
 467         }
 468 #undef IDENT
 469 }
 470
 471 /**
 472  * Produces the type which sits between the stack args and the locals on the stack.
 473  * it will contain the return address and space to store the old base pointer.
 474  * @return The Firm type modeling the ABI between type.
 475  */
 476 static ir_type *ia32_abi_get_between_type(void *self)
 477 {
 478         ia32_abi_env_t *env = self;
 479
 480         ia32_build_between_type();
 481         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 482 }
 483
 484 /**
 485  * Return the stack entity that contains the return address.
 486  */
 487 ir_entity *ia32_get_return_address_entity(void)
 488 {
 489         ia32_build_between_type();
 490         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 491 }
 492
 493 /**
 494  * Return the stack entity that contains the frame address.
 495  */
 496 ir_entity *ia32_get_frame_address_entity(void)
 497 {
 498         ia32_build_between_type();
 499         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 500 }
 501
 502 /**
 503  * Get the estimated cycle count for @p irn.
 504  *
 505  * @param self The this pointer.
 506  * @param irn  The node.
 507  *
 508  * @return     The estimated cycle count for this operation
 509  */
 510 static int ia32_get_op_estimated_cost(const ir_node *irn)
 511 {
 512         int            cost;
 513         ia32_op_type_t op_tp;
 514
 515         if (is_Proj(irn))
 516                 return 0;
 517         if (!is_ia32_irn(irn))
 518                 return 0;
 519
 520         assert(is_ia32_irn(irn));
 521
 522         cost  = get_ia32_latency(irn);
 523         op_tp = get_ia32_op_type(irn);
 524
 525         if (is_ia32_CopyB(irn)) {
 526                 cost = 250;
 527         }
 528         else if (is_ia32_CopyB_i(irn)) {
 529                 int size = get_ia32_copyb_size(irn);
 530                 cost     = 20 + (int)ceil((4/3) * size);
 531         }
 532         /* in case of address mode operations add additional cycles */
 533         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 534                 /*
 535                         In case of stack access and access to fixed addresses add 5 cycles
 536                         (we assume they are in cache), other memory operations cost 20
 537                         cycles.
 538                 */
 539                 if (is_ia32_use_frame(irn) || (
 540                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 541                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 542                     )) {
 543                         cost += 5;
 544                 } else {
 545                         cost += 20;
 546                 }
 547         }
 548
 549         return cost;
 550 }
 551
 552 /**
 553  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 554  *
 555  * @param irn       The original operation
 556  * @param i         Index of the argument we want the inverse operation to yield
 557  * @param inverse   struct to be filled with the resulting inverse op
 558  * @param obstack   The obstack to use for allocation of the returned nodes array
 559  * @return          The inverse operation or NULL if operation invertible
 560  */
 561 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 562 {
 563         ir_mode  *mode;
 564         ir_mode  *irn_mode;
 565         ir_node  *block, *noreg, *nomem;
 566         dbg_info *dbg;
 567
 568         /* we cannot invert non-ia32 irns */
 569         if (! is_ia32_irn(irn))
 570                 return NULL;
 571
 572         /* operand must always be a real operand (not base, index or mem) */
 573         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 574                 return NULL;
 575
 576         /* we don't invert address mode operations */
 577         if (get_ia32_op_type(irn) != ia32_Normal)
 578                 return NULL;
 579
 580         /* TODO: adjust for new immediates... */
 581         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 582                    irn);
 583         return NULL;
 584
 585         block    = get_nodes_block(irn);
 586         mode     = get_irn_mode(irn);
 587         irn_mode = get_irn_mode(irn);
 588         noreg    = get_irn_n(irn, 0);
 589         nomem    = new_NoMem();
 590         dbg      = get_irn_dbg_info(irn);
 591
 592         /* initialize structure */
 593         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 594         inverse->costs = 0;
 595         inverse->n     = 1;
 596
 597         switch (get_ia32_irn_opcode(irn)) {
 598                 case iro_ia32_Add:
 599 #if 0
 600                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 601                                 /* we have an add with a const here */
 602                                 /* invers == add with negated const */
 603                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 604                                 inverse->costs   += 1;
 605                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 606                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 607                                 set_ia32_commutative(inverse->nodes[0]);
 608                         }
 609                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 610                                 /* we have an add with a symconst here */
 611                                 /* invers == sub with const */
 612                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 613                                 inverse->costs   += 2;
 614                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 615                         }
 616                         else {
 617                                 /* normal add: inverse == sub */
 618                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 619                                 inverse->costs   += 2;
 620                         }
 621 #endif
 622                         break;
 623                 case iro_ia32_Sub:
 624 #if 0
 625                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 626                                 /* we have a sub with a const/symconst here */
 627                                 /* invers == add with this const */
 628                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 629                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 630                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 631                         }
 632                         else {
 633                                 /* normal sub */
 634                                 if (i == n_ia32_binary_left) {
 635                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 636                                 }
 637                                 else {
 638                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 639                                 }
 640                                 inverse->costs += 1;
 641                         }
 642 #endif
 643                         break;
 644                 case iro_ia32_Xor:
 645 #if 0
 646                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 647                                 /* xor with const: inverse = xor */
 648                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 649                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 650                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 651                         }
 652                         else {
 653                                 /* normal xor */
 654                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 655                                 inverse->costs   += 1;
 656                         }
 657 #endif
 658                         break;
 659                 case iro_ia32_Not: {
 660                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 661                         inverse->costs   += 1;
 662                         break;
 663                 }
 664                 case iro_ia32_Neg: {
 665                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 666                         inverse->costs   += 1;
 667                         break;
 668                 }
 669                 default:
 670                         /* inverse operation not supported */
 671                         return NULL;
 672         }
 673
 674         return inverse;
 675 }
 676
 677 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 678 {
 679         if(mode_is_float(mode))
 680                 return mode_D;
 681
 682         return mode_Iu;
 683 }
 684
 685 /**
 686  * Get the mode that should be used for spilling value node
 687  */
 688 static ir_mode *get_spill_mode(const ir_node *node)
 689 {
 690         ir_mode *mode = get_irn_mode(node);
 691         return get_spill_mode_mode(mode);
 692 }
 693
 694 /**
 695  * Checks whether an addressmode reload for a node with mode mode is compatible
 696  * with a spillslot of mode spill_mode
 697  */
 698 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 699 {
 700         return !mode_is_float(mode) || mode == spillmode;
 701 }
 702
 703 /**
 704  * Check if irn can load its operand at position i from memory (source addressmode).
 705  * @param irn    The irn to be checked
 706  * @param i      The operands position
 707  * @return Non-Zero if operand can be loaded
 708  */
 709 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 710 {
 711         ir_node       *op        = get_irn_n(irn, i);
 712         const ir_mode *mode      = get_irn_mode(op);
 713         const ir_mode *spillmode = get_spill_mode(op);
 714
 715         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 716             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 717             !ia32_is_spillmode_compatible(mode, spillmode) ||
 718             is_ia32_use_frame(irn))                            /* must not already use frame */
 719                 return 0;
 720
 721         switch (get_ia32_am_support(irn)) {
 722                 case ia32_am_none:
 723                         return 0;
 724
 725                 case ia32_am_unary:
 726                         if (i != n_ia32_unary_op)
 727                                 return 0;
 728                         break;
 729
 730                 case ia32_am_binary:
 731                         switch (i) {
 732                                 case n_ia32_binary_left: {
 733                                         const arch_register_req_t *req;
 734                                         if (!is_ia32_commutative(irn))
 735                                                 return 0;
 736
 737                                         /* we can't swap left/right for limited registers
 738                                          * (As this (currently) breaks constraint handling copies)
 739                                          */
 740                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 741                                         if (req->type & arch_register_req_type_limited)
 742                                                 return 0;
 743                                         break;
 744                                 }
 745
 746                                 case n_ia32_binary_right:
 747                                         break;
 748
 749                                 default:
 750                                         return 0;
 751                         }
 752                         break;
 753
 754                 default:
 755                         panic("Unknown AM type");
 756         }
 757
 758         /* HACK: must not already use "real" memory.
 759          * This can happen for Call and Div */
 760         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 761                 return 0;
 762
 763         return 1;
 764 }
 765
 766 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 767                                         unsigned int i)
 768 {
 769         ir_mode *load_mode;
 770         ir_mode *dest_op_mode;
 771
 772         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 773
 774         set_ia32_op_type(irn, ia32_AddrModeS);
 775
 776         load_mode    = get_irn_mode(get_irn_n(irn, i));
 777         dest_op_mode = get_ia32_ls_mode(irn);
 778         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 779                 set_ia32_ls_mode(irn, load_mode);
 780         }
 781         set_ia32_use_frame(irn);
 782         set_ia32_need_stackent(irn);
 783
 784         if (i == n_ia32_binary_left                    &&
 785             get_ia32_am_support(irn) == ia32_am_binary &&
 786             /* immediates are only allowed on the right side */
 787             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 788                 ia32_swap_left_right(irn);
 789                 i = n_ia32_binary_right;
 790         }
 791
 792         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 793
 794         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 795         set_irn_n(irn, n_ia32_mem,  spill);
 796         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 797         set_ia32_is_reload(irn);
 798 }
 799
 800 static const be_abi_callbacks_t ia32_abi_callbacks = {
 801         ia32_abi_init,
 802         ia32_abi_done,
 803         ia32_abi_get_between_type,
 804         ia32_abi_prologue,
 805         ia32_abi_epilogue
 806 };
 807
 808 /* register allocator interface */
 809 static const arch_irn_ops_t ia32_irn_ops = {
 810         get_ia32_in_req,
 811         get_ia32_out_req,
 812         ia32_classify,
 813         ia32_get_frame_entity,
 814         ia32_set_frame_entity,
 815         ia32_set_frame_offset,
 816         ia32_get_sp_bias,
 817         ia32_get_inverse,
 818         ia32_get_op_estimated_cost,
 819         ia32_possible_memory_operand,
 820         ia32_perform_memory_operand,
 821 };
 822
 823 /* special register allocator interface for SwitchJmp
 824    as it possibly has a WIDE range of Proj numbers.
 825    We don't want to allocate output for register constraints for
 826    all these. */
 827 static const arch_irn_ops_t ia32_SwitchJmp_irn_ops = {
 828         /* Note: we also use SwitchJmp_out_req for the inputs too:
 829            This is because the bearch API has a conceptual problem at the moment.
 830            Querying for negative proj numbers which can happen for switchs
 831            isn't possible and will result in inputs getting queried */
 832         get_ia32_SwitchJmp_out_req,
 833         get_ia32_SwitchJmp_out_req,
 834         ia32_classify,
 835         ia32_get_frame_entity,
 836         ia32_set_frame_entity,
 837         ia32_set_frame_offset,
 838         ia32_get_sp_bias,
 839         ia32_get_inverse,
 840         ia32_get_op_estimated_cost,
 841         ia32_possible_memory_operand,
 842         ia32_perform_memory_operand,
 843 };
 844
 845 /**************************************************
 846  *                _                         _  __
 847  *               | |                       (_)/ _|
 848  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 849  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 850  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 851  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 852  *                        __/ |
 853  *                       |___/
 854  **************************************************/
 855
 856 static ir_entity *mcount = NULL;
 857
 858 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 859
 860 static void ia32_before_abi(void *self)
 861 {
 862         lower_mode_b_config_t lower_mode_b_config = {
 863                 mode_Iu,  /* lowered mode */
 864                 mode_Bu,  /* preferred mode for set */
 865                 0,        /* don't lower direct compares */
 866         };
 867         ia32_code_gen_t *cg = self;
 868
 869         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 870         if (cg->dump)
 871                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 872         if (cg->gprof) {
 873                 if (mcount == NULL) {
 874                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 875                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 876                         /* FIXME: enter the right ld_ident here */
 877                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 878                         set_entity_visibility(mcount, visibility_external_allocated);
 879                 }
 880                 instrument_initcall(cg->irg, mcount);
 881         }
 882 }
 883
 884 /**
 885  * Transforms the standard firm graph into
 886  * an ia32 firm graph
 887  */
 888 static void ia32_prepare_graph(void *self)
 889 {
 890         ia32_code_gen_t *cg  = self;
 891         ir_graph        *irg = cg->irg;
 892
 893         /* do local optimizations */
 894         optimize_graph_df(irg);
 895
 896         /* we have to do cfopt+remove_critical_edges as we can't have Bad-blocks
 897          * or critical edges in the backend */
 898         optimize_cf(irg);
 899         remove_critical_cf_edges(irg);
 900
 901         /* TODO: we often have dead code reachable through out-edges here. So for
 902          * now we rebuild edges (as we need correct user count for code selection)
 903          */
 904 #if 1
 905         edges_deactivate(cg->irg);
 906         edges_activate(cg->irg);
 907 #endif
 908
 909         if (cg->dump)
 910                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 911
 912         switch (be_transformer) {
 913         case TRANSFORMER_DEFAULT:
 914                 /* transform remaining nodes into assembler instructions */
 915                 ia32_transform_graph(cg);
 916                 break;
 917
 918 #ifdef FIRM_GRGEN_BE
 919         case TRANSFORMER_PBQP:
 920         case TRANSFORMER_RAND:
 921                 /* transform nodes into assembler instructions by PBQP magic */
 922                 ia32_transform_graph_by_pbqp(cg);
 923                 break;
 924 #endif
 925
 926         default:
 927                 panic("invalid transformer");
 928         }
 929
 930         /* do local optimizations (mainly CSE) */
 931         optimize_graph_df(cg->irg);
 932
 933         if (cg->dump)
 934                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 935
 936         /* optimize address mode */
 937         ia32_optimize_graph(cg);
 938
 939         /* do code placement, to optimize the position of constants */
 940         place_code(cg->irg);
 941
 942         if (cg->dump)
 943                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 944 }
 945
 946 ir_node *turn_back_am(ir_node *node)
 947 {
 948         dbg_info *dbgi  = get_irn_dbg_info(node);
 949         ir_node  *block = get_nodes_block(node);
 950         ir_node  *base  = get_irn_n(node, n_ia32_base);
 951         ir_node  *index = get_irn_n(node, n_ia32_index);
 952         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 953         ir_node  *noreg;
 954
 955         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 956         ir_node  *load_res = new_rd_Proj(dbgi, block, load, mode_Iu, pn_ia32_Load_res);
 957
 958         ia32_copy_am_attrs(load, node);
 959         if (is_ia32_is_reload(node))
 960                 set_ia32_is_reload(load);
 961         set_irn_n(node, n_ia32_mem, new_NoMem());
 962
 963         switch (get_ia32_am_support(node)) {
 964                 case ia32_am_unary:
 965                         set_irn_n(node, n_ia32_unary_op, load_res);
 966                         break;
 967
 968                 case ia32_am_binary:
 969                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 970                                 set_irn_n(node, n_ia32_binary_left, load_res);
 971                         } else {
 972                                 set_irn_n(node, n_ia32_binary_right, load_res);
 973                         }
 974                         break;
 975
 976                 default:
 977                         panic("Unknown AM type");
 978         }
 979         noreg = ia32_new_NoReg_gp(ia32_current_cg);
 980         set_irn_n(node, n_ia32_base,  noreg);
 981         set_irn_n(node, n_ia32_index, noreg);
 982         set_ia32_am_offs_int(node, 0);
 983         set_ia32_am_sc(node, NULL);
 984         set_ia32_am_scale(node, 0);
 985         clear_ia32_am_sc_sign(node);
 986
 987         /* rewire mem-proj */
 988         if (get_irn_mode(node) == mode_T) {
 989                 const ir_edge_t *edge;
 990                 foreach_out_edge(node, edge) {
 991                         ir_node *out = get_edge_src_irn(edge);
 992                         if (get_irn_mode(out) == mode_M) {
 993                                 set_Proj_pred(out, load);
 994                                 set_Proj_proj(out, pn_ia32_Load_M);
 995                                 break;
 996                         }
 997                 }
 998         }
 999
1000         set_ia32_op_type(node, ia32_Normal);
1001         if (sched_is_scheduled(node))
1002                 sched_add_before(node, load);
1003
1004         return load_res;
1005 }
1006
1007 static ir_node *flags_remat(ir_node *node, ir_node *after)
1008 {
1009         /* we should turn back source address mode when rematerializing nodes */
1010         ia32_op_type_t type;
1011         ir_node        *block;
1012         ir_node        *copy;
1013
1014         if (is_Block(after)) {
1015                 block = after;
1016         } else {
1017                 block = get_nodes_block(after);
1018         }
1019
1020         type = get_ia32_op_type(node);
1021         switch (type) {
1022                 case ia32_AddrModeS:
1023                         turn_back_am(node);
1024                         break;
1025
1026                 case ia32_AddrModeD:
1027                         /* TODO implement this later... */
1028                         panic("found DestAM with flag user %+F this should not happen", node);
1029                         break;
1030
1031                 default: assert(type == ia32_Normal); break;
1032         }
1033
1034         copy = exact_copy(node);
1035         set_nodes_block(copy, block);
1036         sched_add_after(after, copy);
1037
1038         return copy;
1039 }
1040
1041 /**
1042  * Called before the register allocator.
1043  */
1044 static void ia32_before_ra(void *self)
1045 {
1046         ia32_code_gen_t *cg = self;
1047
1048         /* setup fpu rounding modes */
1049         ia32_setup_fpu_mode(cg);
1050
1051         /* fixup flags */
1052         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1053                            &flags_remat);
1054
1055         ia32_add_missing_keeps(cg);
1056 }
1057
1058
1059 /**
1060  * Transforms a be_Reload into a ia32 Load.
1061  */
1062 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node)
1063 {
1064         ir_graph *irg        = get_irn_irg(node);
1065         dbg_info *dbg        = get_irn_dbg_info(node);
1066         ir_node *block       = get_nodes_block(node);
1067         ir_entity *ent       = be_get_frame_entity(node);
1068         ir_mode *mode        = get_irn_mode(node);
1069         ir_mode *spillmode   = get_spill_mode(node);
1070         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1071         ir_node *sched_point = NULL;
1072         ir_node *ptr         = get_irg_frame(irg);
1073         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1074         ir_node *new_op, *proj;
1075         const arch_register_t *reg;
1076
1077         if (sched_is_scheduled(node)) {
1078                 sched_point = sched_prev(node);
1079         }
1080
1081         if (mode_is_float(spillmode)) {
1082                 if (ia32_cg_config.use_sse2)
1083                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
1084                 else
1085                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
1086         }
1087         else if (get_mode_size_bits(spillmode) == 128) {
1088                 /* Reload 128 bit SSE registers */
1089                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
1090         }
1091         else
1092                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1093
1094         set_ia32_op_type(new_op, ia32_AddrModeS);
1095         set_ia32_ls_mode(new_op, spillmode);
1096         set_ia32_frame_ent(new_op, ent);
1097         set_ia32_use_frame(new_op);
1098         set_ia32_is_reload(new_op);
1099
1100         DBG_OPT_RELOAD2LD(node, new_op);
1101
1102         proj = new_rd_Proj(dbg, block, new_op, mode, pn_ia32_Load_res);
1103
1104         if (sched_point) {
1105                 sched_add_after(sched_point, new_op);
1106                 sched_remove(node);
1107         }
1108
1109         /* copy the register from the old node to the new Load */
1110         reg = arch_get_irn_register(node);
1111         arch_set_irn_register(proj, reg);
1112
1113         SET_IA32_ORIG_NODE(new_op, node);
1114
1115         exchange(node, proj);
1116 }
1117
1118 /**
1119  * Transforms a be_Spill node into a ia32 Store.
1120  */
1121 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node)
1122 {
1123         ir_graph *irg  = get_irn_irg(node);
1124         dbg_info *dbg  = get_irn_dbg_info(node);
1125         ir_node *block = get_nodes_block(node);
1126         ir_entity *ent = be_get_frame_entity(node);
1127         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1128         ir_mode *mode  = get_spill_mode(spillval);
1129         ir_node *noreg = ia32_new_NoReg_gp(cg);
1130         ir_node *nomem = new_NoMem();
1131         ir_node *ptr   = get_irg_frame(irg);
1132         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1133         ir_node *store;
1134         ir_node *sched_point = NULL;
1135
1136         if (sched_is_scheduled(node)) {
1137                 sched_point = sched_prev(node);
1138         }
1139
1140         /* No need to spill unknown values... */
1141         if(is_ia32_Unknown_GP(val) ||
1142                 is_ia32_Unknown_VFP(val) ||
1143                 is_ia32_Unknown_XMM(val)) {
1144                 store = nomem;
1145                 if(sched_point)
1146                         sched_remove(node);
1147
1148                 exchange(node, store);
1149                 return;
1150         }
1151
1152         if (mode_is_float(mode)) {
1153                 if (ia32_cg_config.use_sse2)
1154                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1155                 else
1156                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1157         } else if (get_mode_size_bits(mode) == 128) {
1158                 /* Spill 128 bit SSE registers */
1159                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1160         } else if (get_mode_size_bits(mode) == 8) {
1161                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1162         } else {
1163                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1164         }
1165
1166         set_ia32_op_type(store, ia32_AddrModeD);
1167         set_ia32_ls_mode(store, mode);
1168         set_ia32_frame_ent(store, ent);
1169         set_ia32_use_frame(store);
1170         set_ia32_is_spill(store);
1171         SET_IA32_ORIG_NODE(store, node);
1172         DBG_OPT_SPILL2ST(node, store);
1173
1174         if (sched_point) {
1175                 sched_add_after(sched_point, store);
1176                 sched_remove(node);
1177         }
1178
1179         exchange(node, store);
1180 }
1181
1182 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1183 {
1184         dbg_info *dbg = get_irn_dbg_info(node);
1185         ir_node *block = get_nodes_block(node);
1186         ir_node *noreg = ia32_new_NoReg_gp(cg);
1187         ir_graph *irg = get_irn_irg(node);
1188         ir_node *frame = get_irg_frame(irg);
1189
1190         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1191
1192         set_ia32_frame_ent(push, ent);
1193         set_ia32_use_frame(push);
1194         set_ia32_op_type(push, ia32_AddrModeS);
1195         set_ia32_ls_mode(push, mode_Is);
1196         set_ia32_is_spill(push);
1197
1198         sched_add_before(schedpoint, push);
1199         return push;
1200 }
1201
1202 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1203 {
1204         dbg_info *dbg = get_irn_dbg_info(node);
1205         ir_node *block = get_nodes_block(node);
1206         ir_node *noreg = ia32_new_NoReg_gp(cg);
1207         ir_graph *irg  = get_irn_irg(node);
1208         ir_node *frame = get_irg_frame(irg);
1209
1210         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_NoMem(), sp);
1211
1212         set_ia32_frame_ent(pop, ent);
1213         set_ia32_use_frame(pop);
1214         set_ia32_op_type(pop, ia32_AddrModeD);
1215         set_ia32_ls_mode(pop, mode_Is);
1216         set_ia32_is_reload(pop);
1217
1218         sched_add_before(schedpoint, pop);
1219
1220         return pop;
1221 }
1222
1223 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1224 {
1225         dbg_info *dbg = get_irn_dbg_info(node);
1226         ir_node *block = get_nodes_block(node);
1227         ir_mode *spmode = mode_Iu;
1228         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1229         ir_node *sp;
1230
1231         sp = new_rd_Proj(dbg, block, pred, spmode, pos);
1232         arch_set_irn_register(sp, spreg);
1233
1234         return sp;
1235 }
1236
1237 /**
1238  * Transform MemPerm, currently we do this the ugly way and produce
1239  * push/pop into/from memory cascades. This is possible without using
1240  * any registers.
1241  */
1242 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1243 {
1244         ir_node         *block = get_nodes_block(node);
1245         ir_node         *sp    = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1246         int              arity = be_get_MemPerm_entity_arity(node);
1247         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1248         ir_node         *in[1];
1249         ir_node         *keep;
1250         int              i;
1251         const ir_edge_t *edge;
1252         const ir_edge_t *next;
1253
1254         /* create Pushs */
1255         for(i = 0; i < arity; ++i) {
1256                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1257                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1258                 ir_type *enttype = get_entity_type(inent);
1259                 unsigned entsize = get_type_size_bytes(enttype);
1260                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1261                 ir_node *mem = get_irn_n(node, i + 1);
1262                 ir_node *push;
1263
1264                 /* work around cases where entities have different sizes */
1265                 if(entsize2 < entsize)
1266                         entsize = entsize2;
1267                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1268
1269                 push = create_push(cg, node, node, sp, mem, inent);
1270                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1271                 if(entsize == 8) {
1272                         /* add another push after the first one */
1273                         push = create_push(cg, node, node, sp, mem, inent);
1274                         add_ia32_am_offs_int(push, 4);
1275                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1276                 }
1277
1278                 set_irn_n(node, i, new_Bad());
1279         }
1280
1281         /* create pops */
1282         for(i = arity - 1; i >= 0; --i) {
1283                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1284                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1285                 ir_type *enttype = get_entity_type(outent);
1286                 unsigned entsize = get_type_size_bytes(enttype);
1287                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1288                 ir_node *pop;
1289
1290                 /* work around cases where entities have different sizes */
1291                 if(entsize2 < entsize)
1292                         entsize = entsize2;
1293                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1294
1295                 pop = create_pop(cg, node, node, sp, outent);
1296                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1297                 if(entsize == 8) {
1298                         add_ia32_am_offs_int(pop, 4);
1299
1300                         /* add another pop after the first one */
1301                         pop = create_pop(cg, node, node, sp, outent);
1302                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1303                 }
1304
1305                 pops[i] = pop;
1306         }
1307
1308         in[0] = sp;
1309         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], block, 1, in);
1310         sched_add_before(node, keep);
1311
1312         /* exchange memprojs */
1313         foreach_out_edge_safe(node, edge, next) {
1314                 ir_node *proj = get_edge_src_irn(edge);
1315                 int p = get_Proj_proj(proj);
1316
1317                 assert(p < arity);
1318
1319                 set_Proj_pred(proj, pops[p]);
1320                 set_Proj_proj(proj, pn_ia32_Pop_M);
1321         }
1322
1323         /* remove memperm */
1324         arity = get_irn_arity(node);
1325         for(i = 0; i < arity; ++i) {
1326                 set_irn_n(node, i, new_Bad());
1327         }
1328         sched_remove(node);
1329 }
1330
1331 /**
1332  * Block-Walker: Calls the transform functions Spill and Reload.
1333  */
1334 static void ia32_after_ra_walker(ir_node *block, void *env)
1335 {
1336         ir_node *node, *prev;
1337         ia32_code_gen_t *cg = env;
1338
1339         /* beware: the schedule is changed here */
1340         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1341                 prev = sched_prev(node);
1342
1343                 if (be_is_Reload(node)) {
1344                         transform_to_Load(cg, node);
1345                 } else if (be_is_Spill(node)) {
1346                         transform_to_Store(cg, node);
1347                 } else if (be_is_MemPerm(node)) {
1348                         transform_MemPerm(cg, node);
1349                 }
1350         }
1351 }
1352
1353 /**
1354  * Collects nodes that need frame entities assigned.
1355  */
1356 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1357 {
1358         be_fec_env_t  *env = data;
1359         const ir_mode *mode;
1360         int            align;
1361
1362         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1363                 mode  = get_spill_mode_mode(get_irn_mode(node));
1364                 align = get_mode_size_bytes(mode);
1365         } else if (is_ia32_irn(node)         &&
1366                         get_ia32_frame_ent(node) == NULL &&
1367                         is_ia32_use_frame(node)) {
1368                 if (is_ia32_need_stackent(node))
1369                         goto need_stackent;
1370
1371                 switch (get_ia32_irn_opcode(node)) {
1372 need_stackent:
1373                         case iro_ia32_Load: {
1374                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1375
1376                                 if (attr->data.need_32bit_stackent) {
1377                                         mode = mode_Is;
1378                                 } else if (attr->data.need_64bit_stackent) {
1379                                         mode = mode_Ls;
1380                                 } else {
1381                                         mode = get_ia32_ls_mode(node);
1382                                         if (is_ia32_is_reload(node))
1383                                                 mode = get_spill_mode_mode(mode);
1384                                 }
1385                                 align = get_mode_size_bytes(mode);
1386                                 break;
1387                         }
1388
1389                         case iro_ia32_vfild:
1390                         case iro_ia32_vfld:
1391                         case iro_ia32_xLoad: {
1392                                 mode  = get_ia32_ls_mode(node);
1393                                 align = 4;
1394                                 break;
1395                         }
1396
1397                         case iro_ia32_FldCW: {
1398                                 /* although 2 byte would be enough 4 byte performs best */
1399                                 mode  = mode_Iu;
1400                                 align = 4;
1401                                 break;
1402                         }
1403
1404                         default:
1405 #ifndef NDEBUG
1406                                 panic("unexpected frame user while collection frame entity nodes");
1407
1408                         case iro_ia32_FnstCW:
1409                         case iro_ia32_Store8Bit:
1410                         case iro_ia32_Store:
1411                         case iro_ia32_fst:
1412                         case iro_ia32_fstp:
1413                         case iro_ia32_vfist:
1414                         case iro_ia32_vfisttp:
1415                         case iro_ia32_vfst:
1416                         case iro_ia32_xStore:
1417                         case iro_ia32_xStoreSimple:
1418 #endif
1419                                 return;
1420                 }
1421         } else {
1422                 return;
1423         }
1424         be_node_needs_frame_entity(env, node, mode, align);
1425 }
1426
1427 /**
1428  * We transform Spill and Reload here. This needs to be done before
1429  * stack biasing otherwise we would miss the corrected offset for these nodes.
1430  */
1431 static void ia32_after_ra(void *self)
1432 {
1433         ia32_code_gen_t *cg = self;
1434         ir_graph *irg = cg->irg;
1435         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1436
1437         /* create and coalesce frame entities */
1438         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1439         be_assign_entities(fec_env);
1440         be_free_frame_entity_coalescer(fec_env);
1441
1442         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1443 }
1444
1445 /**
1446  * Last touchups for the graph before emit: x87 simulation to replace the
1447  * virtual with real x87 instructions, creating a block schedule and peephole
1448  * optimisations.
1449  */
1450 static void ia32_finish(void *self)
1451 {
1452         ia32_code_gen_t *cg = self;
1453         ir_graph        *irg = cg->irg;
1454
1455         ia32_finish_irg(irg, cg);
1456
1457         /* we might have to rewrite x87 virtual registers */
1458         if (cg->do_x87_sim) {
1459                 x87_simulate_graph(cg->birg);
1460         }
1461
1462         /* do peephole optimisations */
1463         ia32_peephole_optimization(cg);
1464
1465         /* create block schedule, this also removes empty blocks which might
1466          * produce critical edges */
1467         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1468 }
1469
1470 /**
1471  * Emits the code, closes the output file and frees
1472  * the code generator interface.
1473  */
1474 static void ia32_codegen(void *self)
1475 {
1476         ia32_code_gen_t *cg = self;
1477         ir_graph        *irg = cg->irg;
1478
1479         ia32_gen_routine(cg, irg);
1480
1481         cur_reg_set = NULL;
1482
1483         /* remove it from the isa */
1484         cg->isa->cg = NULL;
1485
1486         assert(ia32_current_cg == cg);
1487         ia32_current_cg = NULL;
1488
1489         /* de-allocate code generator */
1490         del_set(cg->reg_set);
1491         free(cg);
1492 }
1493
1494 /**
1495  * Returns the node representing the PIC base.
1496  */
1497 static ir_node *ia32_get_pic_base(void *self)
1498 {
1499         ir_node         *block;
1500         ia32_code_gen_t *cg      = self;
1501         ir_node         *get_eip = cg->get_eip;
1502         if (get_eip != NULL)
1503                 return get_eip;
1504
1505         block       = get_irg_start_block(cg->irg);
1506         get_eip     = new_bd_ia32_GetEIP(NULL, block);
1507         cg->get_eip = get_eip;
1508
1509         be_dep_on_frame(get_eip);
1510         return get_eip;
1511 }
1512
1513 static void *ia32_cg_init(be_irg_t *birg);
1514
1515 static const arch_code_generator_if_t ia32_code_gen_if = {
1516         ia32_cg_init,
1517         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1518         ia32_before_abi,     /* before abi introduce hook */
1519         ia32_prepare_graph,
1520         NULL,                /* spill */
1521         ia32_before_ra,      /* before register allocation hook */
1522         ia32_after_ra,       /* after register allocation hook */
1523         ia32_finish,         /* called before codegen */
1524         ia32_codegen         /* emit && done */
1525 };
1526
1527 /**
1528  * Initializes a IA32 code generator.
1529  */
1530 static void *ia32_cg_init(be_irg_t *birg)
1531 {
1532         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1533         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1534
1535         cg->impl      = &ia32_code_gen_if;
1536         cg->irg       = birg->irg;
1537         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1538         cg->isa       = isa;
1539         cg->birg      = birg;
1540         cg->blk_sched = NULL;
1541         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1542         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1543
1544         if (cg->gprof) {
1545                 /* Linux gprof implementation needs base pointer */
1546                 birg->main_env->options->omit_fp = 0;
1547         }
1548
1549         /* enter it */
1550         isa->cg = cg;
1551
1552 #ifndef NDEBUG
1553         if (isa->name_obst) {
1554                 obstack_free(isa->name_obst, NULL);
1555                 obstack_init(isa->name_obst);
1556         }
1557 #endif /* NDEBUG */
1558
1559         cur_reg_set = cg->reg_set;
1560
1561         assert(ia32_current_cg == NULL);
1562         ia32_current_cg = cg;
1563
1564         return (arch_code_generator_t *)cg;
1565 }
1566
1567
1568
1569 /*****************************************************************
1570  *  ____             _                  _   _____  _____
1571  * |  _ \           | |                | | |_   _|/ ____|  /\
1572  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1573  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1574  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1575  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1576  *
1577  *****************************************************************/
1578
1579 /**
1580  * Set output modes for GCC
1581  */
1582 static const tarval_mode_info mo_integer = {
1583         TVO_HEX,
1584         "0x",
1585         NULL,
1586 };
1587
1588 /*
1589  * set the tarval output mode of all integer modes to decimal
1590  */
1591 static void set_tarval_output_modes(void)
1592 {
1593         int i;
1594
1595         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1596                 ir_mode *mode = get_irp_mode(i);
1597
1598                 if (mode_is_int(mode))
1599                         set_tarval_mode_output_option(mode, &mo_integer);
1600         }
1601 }
1602
1603 const arch_isa_if_t ia32_isa_if;
1604
1605 /**
1606  * The template that generates a new ISA object.
1607  * Note that this template can be changed by command line
1608  * arguments.
1609  */
1610 static ia32_isa_t ia32_isa_template = {
1611         {
1612                 &ia32_isa_if,            /* isa interface implementation */
1613                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1614                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1615                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1616                 -1,                      /* stack direction */
1617                 2,                       /* power of two stack alignment, 2^2 == 4 */
1618                 NULL,                    /* main environment */
1619                 7,                       /* costs for a spill instruction */
1620                 5,                       /* costs for a reload instruction */
1621         },
1622         NULL,                    /* 16bit register names */
1623         NULL,                    /* 8bit register names */
1624         NULL,                    /* 8bit register names high */
1625         NULL,                    /* types */
1626         NULL,                    /* tv_ents */
1627         NULL,                    /* current code generator */
1628         NULL,                    /* abstract machine */
1629 #ifndef NDEBUG
1630         NULL,                    /* name obstack */
1631 #endif
1632 };
1633
1634 static void init_asm_constraints(void)
1635 {
1636         be_init_default_asm_constraint_flags();
1637
1638         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1639         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1640         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1641         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1642         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1643         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1644         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1645         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1646         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1647         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1648         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1649         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1650         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1651         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1652         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1653         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1654         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1655         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1656         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1657         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1658
1659         /* no support for autodecrement/autoincrement */
1660         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1661         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1662         /* no float consts */
1663         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1664         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1665         /* makes no sense on x86 */
1666         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1667         /* no support for sse consts yet */
1668         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1669         /* no support for x87 consts yet */
1670         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1671         /* no support for mmx registers yet */
1672         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1673         /* not available in 32bit mode */
1674         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1675         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1676
1677         /* no code yet to determine register class needed... */
1678         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1679 }
1680
1681 /**
1682  * Initializes the backend ISA.
1683  */
1684 static arch_env_t *ia32_init(FILE *file_handle)
1685 {
1686         static int inited = 0;
1687         ia32_isa_t *isa;
1688         int        i, n;
1689
1690         if (inited)
1691                 return NULL;
1692         inited = 1;
1693
1694         set_tarval_output_modes();
1695
1696         isa = XMALLOC(ia32_isa_t);
1697         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1698
1699         if(mode_fpcw == NULL) {
1700                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1701         }
1702
1703         ia32_register_init();
1704         ia32_create_opcodes(&ia32_irn_ops);
1705         /* special handling for SwitchJmp */
1706         op_ia32_SwitchJmp->ops.be_ops = &ia32_SwitchJmp_irn_ops;
1707
1708         be_emit_init(file_handle);
1709         isa->regs_16bit     = pmap_create();
1710         isa->regs_8bit      = pmap_create();
1711         isa->regs_8bit_high = pmap_create();
1712         isa->types          = pmap_create();
1713         isa->tv_ent         = pmap_create();
1714         isa->cpu            = ia32_init_machine_description();
1715
1716         ia32_build_16bit_reg_map(isa->regs_16bit);
1717         ia32_build_8bit_reg_map(isa->regs_8bit);
1718         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1719
1720 #ifndef NDEBUG
1721         isa->name_obst = XMALLOC(struct obstack);
1722         obstack_init(isa->name_obst);
1723 #endif /* NDEBUG */
1724
1725         /* enter the ISA object into the intrinsic environment */
1726         intrinsic_env.isa = isa;
1727
1728         /* emit asm includes */
1729         n = get_irp_n_asms();
1730         for (i = 0; i < n; ++i) {
1731                 be_emit_cstring("#APP\n");
1732                 be_emit_ident(get_irp_asm(i));
1733                 be_emit_cstring("\n#NO_APP\n");
1734         }
1735
1736         /* needed for the debug support */
1737         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1738         be_emit_cstring(".Ltext0:\n");
1739         be_emit_write_line();
1740
1741         /* we mark referenced global entities, so we can only emit those which
1742          * are actually referenced. (Note: you mustn't use the type visited flag
1743          * elsewhere in the backend)
1744          */
1745         inc_master_type_visited();
1746
1747         return &isa->arch_env;
1748 }
1749
1750
1751
1752 /**
1753  * Closes the output file and frees the ISA structure.
1754  */
1755 static void ia32_done(void *self)
1756 {
1757         ia32_isa_t *isa = self;
1758
1759         /* emit now all global declarations */
1760         be_gas_emit_decls(isa->arch_env.main_env, 1);
1761
1762         pmap_destroy(isa->regs_16bit);
1763         pmap_destroy(isa->regs_8bit);
1764         pmap_destroy(isa->regs_8bit_high);
1765         pmap_destroy(isa->tv_ent);
1766         pmap_destroy(isa->types);
1767
1768 #ifndef NDEBUG
1769         obstack_free(isa->name_obst, NULL);
1770 #endif /* NDEBUG */
1771
1772         be_emit_exit();
1773
1774         free(self);
1775 }
1776
1777
1778 /**
1779  * Return the number of register classes for this architecture.
1780  * We report always these:
1781  *  - the general purpose registers
1782  *  - the SSE floating point register set
1783  *  - the virtual floating point registers
1784  *  - the SSE vector register set
1785  */
1786 static unsigned ia32_get_n_reg_class(const void *self)
1787 {
1788         (void) self;
1789         return N_CLASSES;
1790 }
1791
1792 /**
1793  * Return the register class for index i.
1794  */
1795 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1796                                                        unsigned i)
1797 {
1798         (void) self;
1799         assert(i < N_CLASSES);
1800         return &ia32_reg_classes[i];
1801 }
1802
1803 /**
1804  * Get the register class which shall be used to store a value of a given mode.
1805  * @param self The this pointer.
1806  * @param mode The mode in question.
1807  * @return A register class which can hold values of the given mode.
1808  */
1809 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1810                 const ir_mode *mode)
1811 {
1812         (void) self;
1813
1814         if (mode_is_float(mode)) {
1815                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1816         }
1817         else
1818                 return &ia32_reg_classes[CLASS_ia32_gp];
1819 }
1820
1821 /**
1822  * Get the ABI restrictions for procedure calls.
1823  * @param self        The this pointer.
1824  * @param method_type The type of the method (procedure) in question.
1825  * @param abi         The abi object to be modified
1826  */
1827 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1828                               be_abi_call_t *abi)
1829 {
1830         ir_type  *tp;
1831         ir_mode  *mode;
1832         unsigned  cc;
1833         int       n, i, regnum;
1834         int                 pop_amount = 0;
1835         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1836
1837         (void) self;
1838
1839         /* set abi flags for calls */
1840         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1841         call_flags.bits.store_args_sequential = 0;
1842         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1843         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1844         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1845
1846         /* set parameter passing style */
1847         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1848
1849         cc = get_method_calling_convention(method_type);
1850         if (get_method_variadicity(method_type) == variadicity_variadic) {
1851                 /* pass all parameters of a variadic function on the stack */
1852                 cc = cc_cdecl_set | (cc & cc_this_call);
1853         } else {
1854                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1855                     ia32_cg_config.optimize_cc) {
1856                         /* set the fast calling conventions (allowing up to 3) */
1857                         cc = SET_FASTCALL(cc) | 3;
1858                 }
1859         }
1860
1861         /* we have to pop the shadow parameter ourself for compound calls */
1862         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1863                         && !(cc & cc_reg_param)) {
1864                 pop_amount += get_mode_size_bytes(mode_P_data);
1865         }
1866
1867         n = get_method_n_params(method_type);
1868         for (i = regnum = 0; i < n; i++) {
1869                 ir_mode               *mode;
1870                 const arch_register_t *reg = NULL;
1871
1872                 tp   = get_method_param_type(method_type, i);
1873                 mode = get_type_mode(tp);
1874                 if (mode != NULL) {
1875                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1876                 }
1877                 if (reg != NULL) {
1878                         be_abi_call_param_reg(abi, i, reg);
1879                         ++regnum;
1880                 } else {
1881                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1882                          * movl has a shorter opcode than mov[sz][bw]l */
1883                         ir_mode *load_mode = mode;
1884
1885                         if (mode != NULL) {
1886                                 unsigned size = get_mode_size_bytes(mode);
1887
1888                                 if (cc & cc_callee_clear_stk) {
1889                                         pop_amount += (size + 3U) & ~3U;
1890                                 }
1891
1892                                 if (size < 4) load_mode = mode_Iu;
1893                         }
1894
1895                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1896                 }
1897         }
1898
1899         be_abi_call_set_pop(abi, pop_amount);
1900
1901         /* set return registers */
1902         n = get_method_n_ress(method_type);
1903
1904         assert(n <= 2 && "more than two results not supported");
1905
1906         /* In case of 64bit returns, we will have two 32bit values */
1907         if (n == 2) {
1908                 tp   = get_method_res_type(method_type, 0);
1909                 mode = get_type_mode(tp);
1910
1911                 assert(!mode_is_float(mode) && "two FP results not supported");
1912
1913                 tp   = get_method_res_type(method_type, 1);
1914                 mode = get_type_mode(tp);
1915
1916                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1917
1918                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1919                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1920         }
1921         else if (n == 1) {
1922                 const arch_register_t *reg;
1923
1924                 tp   = get_method_res_type(method_type, 0);
1925                 assert(is_atomic_type(tp));
1926                 mode = get_type_mode(tp);
1927
1928                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1929
1930                 be_abi_call_res_reg(abi, 0, reg);
1931         }
1932 }
1933
1934 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1935 {
1936         (void) block_env;
1937
1938         if(!is_ia32_irn(irn)) {
1939                 return -1;
1940         }
1941
1942         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1943                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1944                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1945                 || is_ia32_Immediate(irn))
1946                 return 0;
1947
1948         return 1;
1949 }
1950
1951 /**
1952  * Initializes the code generator interface.
1953  */
1954 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1955 {
1956         (void) self;
1957         return &ia32_code_gen_if;
1958 }
1959
1960 /**
1961  * Returns the estimated execution time of an ia32 irn.
1962  */
1963 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn)
1964 {
1965         (void) env;
1966         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
1967 }
1968
1969 list_sched_selector_t ia32_sched_selector;
1970
1971 /**
1972  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1973  */
1974 static const list_sched_selector_t *ia32_get_list_sched_selector(
1975                 const void *self, list_sched_selector_t *selector)
1976 {
1977         (void) self;
1978         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1979         ia32_sched_selector.exectime              = ia32_sched_exectime;
1980         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1981         return &ia32_sched_selector;
1982 }
1983
1984 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1985 {
1986         (void) self;
1987         return NULL;
1988 }
1989
1990 /**
1991  * Returns the necessary byte alignment for storing a register of given class.
1992  */
1993 static int ia32_get_reg_class_alignment(const void *self,
1994                                         const arch_register_class_t *cls)
1995 {
1996         ir_mode *mode = arch_register_class_mode(cls);
1997         int bytes     = get_mode_size_bytes(mode);
1998         (void) self;
1999
2000         if (mode_is_float(mode) && bytes > 8)
2001                 return 16;
2002         return bytes;
2003 }
2004
2005 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2006                 const void *self, const ir_node *irn)
2007 {
2008         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2009                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2010                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2011                 NULL,
2012         };
2013         static const be_execution_unit_t *_allowed_units_GP[] = {
2014                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2015                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2016                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2017                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2018                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2019                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2020                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2021                 NULL,
2022         };
2023         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2024                 &be_machine_execution_units_DUMMY[0],
2025                 NULL,
2026         };
2027         static const be_execution_unit_t **_units_callret[] = {
2028                 _allowed_units_BRANCH,
2029                 NULL
2030         };
2031         static const be_execution_unit_t **_units_other[] = {
2032                 _allowed_units_GP,
2033                 NULL
2034         };
2035         static const be_execution_unit_t **_units_dummy[] = {
2036                 _allowed_units_DUMMY,
2037                 NULL
2038         };
2039         const be_execution_unit_t ***ret;
2040         (void) self;
2041
2042         if (is_ia32_irn(irn)) {
2043                 ret = get_ia32_exec_units(irn);
2044         } else if (is_be_node(irn)) {
2045                 if (be_is_Return(irn)) {
2046                         ret = _units_callret;
2047                 } else if (be_is_Barrier(irn)) {
2048                         ret = _units_dummy;
2049                 } else {
2050                         ret = _units_other;
2051                 }
2052         }
2053         else {
2054                 ret = _units_dummy;
2055         }
2056
2057         return ret;
2058 }
2059
2060 /**
2061  * Return the abstract ia32 machine.
2062  */
2063 static const be_machine_t *ia32_get_machine(const void *self)
2064 {
2065         const ia32_isa_t *isa = self;
2066         return isa->cpu;
2067 }
2068
2069 /**
2070  * Return irp irgs in the desired order.
2071  */
2072 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2073 {
2074         (void) self;
2075         (void) irg_list;
2076         return NULL;
2077 }
2078
2079 static void ia32_mark_remat(const void *self, ir_node *node)
2080 {
2081         (void) self;
2082         if (is_ia32_irn(node)) {
2083                 set_ia32_is_remat(node);
2084         }
2085 }
2086
2087 /**
2088  * Check for Abs or -Abs.
2089  */
2090 static int psi_is_Abs_or_Nabs(ir_node *cmp, ir_node *sel, ir_node *t, ir_node *f)
2091 {
2092         ir_node *l, *r;
2093         pn_Cmp  pnc;
2094
2095         if (cmp == NULL)
2096                 return 0;
2097
2098         /* must be <, <=, >=, > */
2099         pnc = get_Proj_proj(sel);
2100         if (pnc != pn_Cmp_Ge && pnc != pn_Cmp_Gt &&
2101                 pnc != pn_Cmp_Le && pnc != pn_Cmp_Lt)
2102                 return 0;
2103
2104         l = get_Cmp_left(cmp);
2105         r = get_Cmp_right(cmp);
2106
2107         /* must be x cmp 0 */
2108         if ((l != t && l != f) || !is_Const(r) || !is_Const_null(r))
2109                 return 0;
2110
2111         if ((!is_Minus(t) || get_Minus_op(t) != f) &&
2112                 (!is_Minus(f) || get_Minus_op(f) != t))
2113                 return 0;
2114         return 1;
2115 }
2116
2117 /**
2118  * Check for Abs only
2119  */
2120 static int psi_is_Abs(ir_node *cmp, ir_node *sel, ir_node *t, ir_node *f)
2121 {
2122         ir_node *l, *r;
2123         pn_Cmp  pnc;
2124
2125         if (cmp == NULL)
2126                 return 0;
2127
2128         /* must be <, <=, >=, > */
2129         pnc = get_Proj_proj(sel);
2130         if (pnc != pn_Cmp_Ge && pnc != pn_Cmp_Gt &&
2131                 pnc != pn_Cmp_Le && pnc != pn_Cmp_Lt)
2132                 return 0;
2133
2134         l = get_Cmp_left(cmp);
2135         r = get_Cmp_right(cmp);
2136
2137         /* must be x cmp 0 */
2138         if ((l != t && l != f) || !is_Const(r) || !is_Const_null(r))
2139                 return 0;
2140
2141         if ((!is_Minus(t) || get_Minus_op(t) != f) &&
2142                 (!is_Minus(f) || get_Minus_op(f) != t))
2143                 return 0;
2144
2145         if (pnc & pn_Cmp_Gt) {
2146                 /* x >= 0 ? -x : x is NABS */
2147                 if (is_Minus(t))
2148                         return 0;
2149         } else {
2150                 /* x < 0 ? x : -x is NABS */
2151                 if (is_Minus(f))
2152                         return 0;
2153         }
2154         return 1;
2155 }
2156
2157
2158 /**
2159  * Allows or disallows the creation of Mux nodes for the given Phi nodes.
2160  *
2161  * @param sel        A selector of a Cond.
2162  * @param phi_list   List of Phi nodes about to be converted (linked via get_Phi_next() field)
2163  * @param i          First data predecessor involved in if conversion
2164  * @param j          Second data predecessor involved in if conversion
2165  *
2166  * @return 1 if allowed, 0 otherwise
2167  */
2168 static int ia32_is_mux_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2169 {
2170         ir_node *phi;
2171         ir_node *cmp;
2172         pn_Cmp  pn;
2173         ir_node *cl, *cr;
2174
2175         /* we can't handle Muxs with 64bit compares yet */
2176         if (is_Proj(sel)) {
2177                 cmp = get_Proj_pred(sel);
2178                 if (is_Cmp(cmp)) {
2179                         ir_node *left     = get_Cmp_left(cmp);
2180                         ir_mode *cmp_mode = get_irn_mode(left);
2181                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32) {
2182                                 /* 64bit Abs IS supported */
2183                                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2184                                         ir_node *t = get_Phi_pred(phi, i);
2185                                         ir_node *f = get_Phi_pred(phi, j);
2186
2187                                         if (! psi_is_Abs(cmp, sel, t, f))
2188                                                 return 0;
2189                                 }
2190                                 return 1;
2191                         }
2192                 } else {
2193                         /* we do not support nodes without Cmp yet */
2194                         return 0;
2195                 }
2196         } else {
2197                 /* we do not support nodes without Cmp yet */
2198                 return 0;
2199         }
2200
2201         pn = get_Proj_proj(sel);
2202         cl = get_Cmp_left(cmp);
2203         cr = get_Cmp_right(cmp);
2204
2205         if (ia32_cg_config.use_cmov) {
2206                 if (ia32_cg_config.use_sse2) {
2207                         /* check the Phi nodes: no 64bit and no floating point cmov */
2208                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2209                                 ir_mode *mode = get_irn_mode(phi);
2210
2211                                 if (mode_is_float(mode)) {
2212                                         /* check for Min, Max */
2213                                         ir_node *t = get_Phi_pred(phi, i);
2214                                         ir_node *f = get_Phi_pred(phi, j);
2215
2216                                         /* SSE2 supports Min & Max */
2217                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2218                                                 if (cl == t && cr == f) {
2219                                                         /* Mux(a <=/>= b, a, b) => MIN, MAX */
2220                                                         continue;
2221                                                 } else if (cl == f && cr == t) {
2222                                                         /* Mux(a <=/>= b, b, a) => MAX, MIN */
2223                                                         continue;
2224                                                 }
2225                                         }
2226                                         return 0;
2227                                 } else if (get_mode_size_bits(mode) > 32) {
2228                                         /* no 64bit cmov */
2229                                         return 0;
2230                                 }
2231                         }
2232                 } else {
2233                         /* check the Phi nodes: no 64bit and no floating point cmov */
2234                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2235                                 ir_mode *mode = get_irn_mode(phi);
2236
2237                                 if (mode_is_float(mode)) {
2238                                         ir_node *t = get_Phi_pred(phi, i);
2239                                         ir_node *f = get_Phi_pred(phi, j);
2240
2241                                         /* always support Mux(!float, C1, C2) */
2242                                         if (is_Const(t) && is_Const(f) && !mode_is_float(get_irn_mode(cl))) {
2243                                                 switch (be_transformer) {
2244                                                 case TRANSFORMER_DEFAULT:
2245                                                         /* always support Mux(!float, C1, C2) */
2246                                                         continue;
2247 #ifdef FIRM_GRGEN_BE
2248                                                 case TRANSFORMER_PBQP:
2249                                                 case TRANSFORMER_RAND:
2250                                                         /* no support for Mux(*, C1, C2) */
2251                                                         return 0;
2252 #endif
2253                                                 default:
2254                                                         panic("invalid transformer");
2255                                                 }
2256                                         }
2257                                         /* only abs or nabs supported */
2258                                         if (! psi_is_Abs_or_Nabs(cmp, sel, t, f))
2259                                                 return 0;
2260                                 } else if (get_mode_size_bits(mode) > 32)
2261                                         return 0;
2262                         }
2263                 }
2264
2265                 return 1;
2266         } else { /* No Cmov, only some special cases */
2267
2268                 /* Now some supported cases here */
2269                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2270                         ir_mode *mode = get_irn_mode(phi);
2271                         ir_node *t, *f;
2272
2273                         t = get_Phi_pred(phi, i);
2274                         f = get_Phi_pred(phi, j);
2275
2276                         if (mode_is_float(mode)) {
2277                                 /* always support Mux(!float, C1, C2) */
2278                                 if (is_Const(t) && is_Const(f) &&
2279                                                 !mode_is_float(get_irn_mode(cl))) {
2280                                         switch (be_transformer) {
2281                                                 case TRANSFORMER_DEFAULT:
2282                                                         /* always support Mux(!float, C1, C2) */
2283                                                         continue;
2284 #ifdef FIRM_GRGEN_BE
2285                                                 case TRANSFORMER_PBQP:
2286                                                 case TRANSFORMER_RAND:
2287                                                         /* no support for Mux(*, C1, C2) */
2288                                                         return 0;
2289 #endif
2290                                                 default:
2291                                                         panic("invalid transformer");
2292                                         }
2293                                 }
2294                                 /* only abs or nabs supported */
2295                                 if (! psi_is_Abs_or_Nabs(cmp, sel, t, f))
2296                                         return 0;
2297                         } else if (get_mode_size_bits(mode) > 32) {
2298                                 /* no 64bit yet */
2299                                 return 0;
2300                         }
2301
2302                         if (is_Const(t) && is_Const(f)) {
2303                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2304                                         /* always support Mux(x, C1, C2) */
2305                                         continue;
2306                                 }
2307                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2308 #if 0
2309                                 if (cl == t && cr == f) {
2310                                         /* Mux(a <=/>= b, a, b) => Min, Max */
2311                                         continue;
2312                                 }
2313                                 if (cl == f && cr == t) {
2314                                         /* Mux(a <=/>= b, b, a) => Max, Min */
2315                                         continue;
2316                                 }
2317 #endif
2318                                 if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2319                                     is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2320                                     get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2321                                         /* Mux(a >=u b, a - b, 0) unsigned Doz */
2322                                         continue;
2323                                 }
2324                                 if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2325                                     is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2326                                     get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2327                                         /* Mux(a <=u b, 0, a - b) unsigned Doz */
2328                                         continue;
2329                                 }
2330                                 if (is_Const(cr) && is_Const_null(cr)) {
2331                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2332                                                 /* Mux(a <=/>= 0 ? a : -a) Nabs/Abs */
2333                                                 continue;
2334                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2335                                                 /* Mux(a <=/>= 0 ? -a : a) Abs/Nabs */
2336                                                 continue;
2337                                         }
2338                                 }
2339                         }
2340                         return 0;
2341                 }
2342                 /* all checks passed */
2343                 return 1;
2344         }
2345         return 0;
2346 }
2347
2348 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2349 {
2350         (void) self;
2351         (void) c;
2352
2353         /* we already added all our simple flags to the flags modifier list in
2354          * init, so this flag we don't know. */
2355         return ASM_CONSTRAINT_FLAG_INVALID;
2356 }
2357
2358 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2359 {
2360         (void) self;
2361
2362         return ia32_get_clobber_register(clobber) != NULL;
2363 }
2364
2365 /**
2366  * Create the trampoline code.
2367  */
2368 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2369 {
2370         ir_node  *st, *p = trampoline;
2371         ir_mode *mode    = get_irn_mode(p);
2372
2373         /* mov  ecx,<env> */
2374         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xb9), 0);
2375         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2376         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2377         st  = new_r_Store(block, mem, p, env, 0);
2378         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2379         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2380         /* jmp  <callee> */
2381         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xe9), 0);
2382         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2383         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2384         st  = new_r_Store(block, mem, p, callee, 0);
2385         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2386         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2387
2388         return mem;
2389 }
2390
2391 /**
2392  * Returns the libFirm configuration parameter for this backend.
2393  */
2394 static const backend_params *ia32_get_libfirm_params(void)
2395 {
2396         static const ir_settings_if_conv_t ifconv = {
2397                 4,                    /* maxdepth, doesn't matter for Mux-conversion */
2398                 ia32_is_mux_allowed   /* allows or disallows Mux creation for given selector */
2399         };
2400         static const ir_settings_arch_dep_t ad = {
2401                 1,                   /* also use subs */
2402                 4,                   /* maximum shifts */
2403                 31,                  /* maximum shift amount */
2404                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2405
2406                 1,  /* allow Mulhs */
2407                 1,  /* allow Mulus */
2408                 32, /* Mulh allowed up to 32 bit */
2409         };
2410         static backend_params p = {
2411                 1,     /* need dword lowering */
2412                 1,     /* support inline assembly */
2413                 NULL,  /* will be set later */
2414                 ia32_create_intrinsic_fkt,
2415                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2416                 NULL,  /* ifconv info will be set below */
2417                 NULL,  /* float arithmetic mode, will be set below */
2418                 12,    /* size of trampoline code */
2419                 4,     /* alignment of trampoline code */
2420                 ia32_create_trampoline_fkt,
2421                 4      /* alignment of stack parameter */
2422         };
2423
2424         ia32_setup_cg_config();
2425
2426         /* doesn't really belong here, but this is the earliest place the backend
2427          * is called... */
2428         init_asm_constraints();
2429
2430         p.dep_param    = &ad;
2431         p.if_conv_info = &ifconv;
2432         if (! ia32_cg_config.use_sse2)
2433                 p.mode_float_arithmetic = mode_E;
2434         return &p;
2435 }
2436
2437 static const lc_opt_enum_int_items_t gas_items[] = {
2438         { "elf",     GAS_FLAVOUR_ELF },
2439         { "mingw",   GAS_FLAVOUR_MINGW  },
2440         { "yasm",    GAS_FLAVOUR_YASM   },
2441         { "macho",   GAS_FLAVOUR_MACH_O },
2442         { NULL,      0 }
2443 };
2444
2445 static lc_opt_enum_int_var_t gas_var = {
2446         (int*) &be_gas_flavour, gas_items
2447 };
2448
2449 #ifdef FIRM_GRGEN_BE
2450 static const lc_opt_enum_int_items_t transformer_items[] = {
2451         { "default", TRANSFORMER_DEFAULT },
2452         { "pbqp",    TRANSFORMER_PBQP    },
2453         { "random",  TRANSFORMER_RAND    },
2454         { NULL,      0                   }
2455 };
2456
2457 static lc_opt_enum_int_var_t transformer_var = {
2458         (int*)&be_transformer, transformer_items
2459 };
2460 #endif
2461
2462 static const lc_opt_table_entry_t ia32_options[] = {
2463         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2464 #ifdef FIRM_GRGEN_BE
2465         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2466 #endif
2467         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2468                        &ia32_isa_template.arch_env.stack_alignment),
2469         LC_OPT_LAST
2470 };
2471
2472 const arch_isa_if_t ia32_isa_if = {
2473         ia32_init,
2474         ia32_done,
2475         ia32_handle_intrinsics,
2476         ia32_get_n_reg_class,
2477         ia32_get_reg_class,
2478         ia32_get_reg_class_for_mode,
2479         ia32_get_call_abi,
2480         ia32_get_code_generator_if,
2481         ia32_get_list_sched_selector,
2482         ia32_get_ilp_sched_selector,
2483         ia32_get_reg_class_alignment,
2484         ia32_get_libfirm_params,
2485         ia32_get_allowed_execution_units,
2486         ia32_get_machine,
2487         ia32_get_irg_list,
2488         ia32_mark_remat,
2489         ia32_parse_asm_constraint,
2490         ia32_is_valid_clobber
2491 };
2492
2493 void be_init_arch_ia32(void)
2494 {
2495         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2496         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2497
2498         lc_opt_add_table(ia32_grp, ia32_options);
2499         be_register_isa_if("ia32", &ia32_isa_if);
2500
2501         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2502
2503         ia32_init_emitter();
2504         ia32_init_finish();
2505         ia32_init_optimize();
2506         ia32_init_transform();
2507         ia32_init_x87();
2508         ia32_init_architecture();
2509 }
2510
2511 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);