nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53
  54 #include "../beabi.h"
  55 #include "../beirg_t.h"
  56 #include "../benode_t.h"
  57 #include "../belower.h"
  58 #include "../besched_t.h"
  59 #include "be.h"
  60 #include "../be_t.h"
  61 #include "../beirgmod.h"
  62 #include "../be_dbgout.h"
  63 #include "../beblocksched.h"
  64 #include "../bemachine.h"
  65 #include "../beilpsched.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72
  73 #include "bearch_ia32_t.h"
  74
  75 #include "ia32_new_nodes.h"
  76 #include "gen_ia32_regalloc_if.h"
  77 #include "gen_ia32_machine.h"
  78 #include "ia32_common_transform.h"
  79 #include "ia32_transform.h"
  80 #include "ia32_emitter.h"
  81 #include "ia32_map_regs.h"
  82 #include "ia32_optimize.h"
  83 #include "ia32_x87.h"
  84 #include "ia32_dbg_stat.h"
  85 #include "ia32_finish.h"
  86 #include "ia32_util.h"
  87 #include "ia32_fpu.h"
  88 #include "ia32_architecture.h"
  89
  90 #ifdef FIRM_GRGEN_BE
  91 #include "ia32_pbqp_transform.h"
  92 #endif
  93
  94 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  95
  96 /* TODO: ugly */
  97 static set *cur_reg_set = NULL;
  98
  99 ir_mode         *mode_fpcw       = NULL;
 100 ia32_code_gen_t *ia32_current_cg = NULL;
 101
 102 /**
 103  * The environment for the intrinsic mapping.
 104  */
 105 static ia32_intrinsic_env_t intrinsic_env = {
 106         NULL,    /* the isa */
 107         NULL,    /* the irg, these entities belong to */
 108         NULL,    /* entity for first div operand (move into FPU) */
 109         NULL,    /* entity for second div operand (move into FPU) */
 110         NULL,    /* entity for converts ll -> d */
 111         NULL,    /* entity for converts d -> ll */
 112         NULL,    /* entity for __divdi3 library call */
 113         NULL,    /* entity for __moddi3 library call */
 114         NULL,    /* entity for __udivdi3 library call */
 115         NULL,    /* entity for __umoddi3 library call */
 116         NULL,    /* bias value for conversion from float to unsigned 64 */
 117 };
 118
 119
 120 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 121
 122 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 123                                     create_const_node_func func,
 124                                     const arch_register_t* reg)
 125 {
 126         ir_node *block, *res;
 127
 128         if(*place != NULL)
 129                 return *place;
 130
 131         block = get_irg_start_block(cg->irg);
 132         res = func(NULL, cg->irg, block);
 133         arch_set_irn_register(res, reg);
 134         *place = res;
 135
 136         add_irn_dep(get_irg_end(cg->irg), res);
 137         /* add_irn_dep(get_irg_start(cg->irg), res); */
 138
 139         return res;
 140 }
 141
 142 /* Creates the unique per irg GP NoReg node. */
 143 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 144         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 145                             &ia32_gp_regs[REG_GP_NOREG]);
 146 }
 147
 148 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 149         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 150                             &ia32_vfp_regs[REG_VFP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 154         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 155                             &ia32_xmm_regs[REG_XMM_NOREG]);
 156 }
 157
 158 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 159         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 160                             &ia32_gp_regs[REG_GP_UKNWN]);
 161 }
 162
 163 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 164         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 165                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 166 }
 167
 168 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 169         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 170                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 171 }
 172
 173 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 174         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 175                         &ia32_fp_cw_regs[REG_FPCW]);
 176 }
 177
 178
 179 /**
 180  * Returns the admissible noreg register node for input register pos of node irn.
 181  */
 182 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 183 {
 184         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 185
 186         assert(req != NULL && "Missing register requirements");
 187         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 188                 return ia32_new_NoReg_gp(cg);
 189
 190         if (ia32_cg_config.use_sse2) {
 191                 return ia32_new_NoReg_xmm(cg);
 192         } else {
 193                 return ia32_new_NoReg_vfp(cg);
 194         }
 195 }
 196
 197 /**************************************************
 198  *                         _ _              _  __
 199  *                        | | |            (_)/ _|
 200  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 201  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 202  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 203  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 204  *            __/ |
 205  *           |___/
 206  **************************************************/
 207
 208 /**
 209  * Return register requirements for an ia32 node.
 210  * If the node returns a tuple (mode_T) then the proj's
 211  * will be asked for this information.
 212  */
 213 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 214                                                                                                            int pos)
 215 {
 216         ir_mode *mode = get_irn_mode(node);
 217         long    node_pos;
 218
 219         if (mode == mode_X || is_Block(node)) {
 220                 return arch_no_register_req;
 221         }
 222
 223         if (mode == mode_T && pos < 0) {
 224                 return arch_no_register_req;
 225         }
 226
 227         node_pos = pos == -1 ? 0 : pos;
 228         if (is_Proj(node)) {
 229                 if (mode == mode_M || pos >= 0) {
 230                         return arch_no_register_req;
 231                 }
 232
 233                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 234                 node     = skip_Proj_const(node);
 235         }
 236
 237         if (is_ia32_irn(node)) {
 238                 const arch_register_req_t *req;
 239                 if (pos >= 0)
 240                         req = get_ia32_in_req(node, pos);
 241                 else
 242                         req = get_ia32_out_req(node, node_pos);
 243
 244                 assert(req != NULL);
 245
 246                 return req;
 247         }
 248
 249         /* unknowns should be transformed already */
 250         assert(!is_Unknown(node));
 251         return arch_no_register_req;
 252 }
 253
 254 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 255 {
 256         int    pos = 0;
 257
 258         if (get_irn_mode(irn) == mode_X) {
 259                 return;
 260         }
 261
 262         if (is_Proj(irn)) {
 263                 pos = get_Proj_proj(irn);
 264                 irn = skip_Proj(irn);
 265         }
 266
 267         if (is_ia32_irn(irn)) {
 268                 const arch_register_t **slots;
 269
 270                 slots      = get_ia32_slots(irn);
 271                 slots[pos] = reg;
 272         } else {
 273                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 274         }
 275 }
 276
 277 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 278 {
 279         int pos = 0;
 280
 281         if (is_Proj(irn)) {
 282                 if (get_irn_mode(irn) == mode_X) {
 283                         return NULL;
 284                 }
 285
 286                 pos = get_Proj_proj(irn);
 287                 irn = skip_Proj_const(irn);
 288         }
 289
 290         if (is_ia32_irn(irn)) {
 291                 const arch_register_t **slots = get_ia32_slots(irn);
 292                 assert(pos < get_ia32_n_res(irn));
 293                 return slots[pos];
 294         } else {
 295                 return ia32_get_firm_reg(irn, cur_reg_set);
 296         }
 297 }
 298
 299 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 300         arch_irn_class_t classification = 0;
 301
 302         irn = skip_Proj_const(irn);
 303
 304         if (is_cfop(irn))
 305                 classification |= arch_irn_class_branch;
 306
 307         if (! is_ia32_irn(irn))
 308                 return classification;
 309
 310         if (is_ia32_is_reload(irn))
 311                 classification |= arch_irn_class_reload;
 312
 313         if (is_ia32_is_spill(irn))
 314                 classification |= arch_irn_class_spill;
 315
 316         if (is_ia32_is_remat(irn))
 317                 classification |= arch_irn_class_remat;
 318
 319         return classification;
 320 }
 321
 322 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 323         arch_irn_flags_t flags = arch_irn_flags_none;
 324
 325         if (is_Unknown(irn))
 326                 return arch_irn_flags_ignore;
 327
 328         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 329                 ir_node *pred = get_Proj_pred(irn);
 330
 331                 if(is_ia32_irn(pred)) {
 332                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 333                 }
 334
 335                 irn = pred;
 336         }
 337
 338         if (is_ia32_irn(irn)) {
 339                 flags |= get_ia32_flags(irn);
 340         }
 341
 342         return flags;
 343 }
 344
 345 /**
 346  * The IA32 ABI callback object.
 347  */
 348 typedef struct {
 349         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 350         const arch_env_t *aenv;          /**< The architecture environment. */
 351         ir_graph *irg;                   /**< The associated graph. */
 352 } ia32_abi_env_t;
 353
 354 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 355         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 356 }
 357
 358 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 359         set_ia32_frame_ent(irn, ent);
 360 }
 361
 362 static void ia32_set_frame_offset(ir_node *irn, int bias)
 363 {
 364         if (get_ia32_frame_ent(irn) == NULL)
 365                 return;
 366
 367         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 368                 ia32_code_gen_t *cg = ia32_current_cg;
 369                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 370                 if (omit_fp) {
 371                         /* Pop nodes modify the stack pointer before calculating the
 372                          * destination address, so fix this here
 373                          */
 374                         bias -= 4;
 375                 }
 376         }
 377         add_ia32_am_offs_int(irn, bias);
 378 }
 379
 380 static int ia32_get_sp_bias(const ir_node *node)
 381 {
 382         if (is_ia32_Call(node))
 383                 return -(int)get_ia32_call_attr_const(node)->pop;
 384
 385         if (is_ia32_Push(node))
 386                 return 4;
 387
 388         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 389                 return -4;
 390
 391         return 0;
 392 }
 393
 394 /**
 395  * Put all registers which are saved by the prologue/epilogue in a set.
 396  *
 397  * @param self  The callback object.
 398  * @param s     The result set.
 399  */
 400 static void ia32_abi_dont_save_regs(void *self, pset *s)
 401 {
 402         ia32_abi_env_t *env = self;
 403         if(env->flags.try_omit_fp)
 404                 pset_insert_ptr(s, env->aenv->bp);
 405 }
 406
 407 /**
 408  * Generate the routine prologue.
 409  *
 410  * @param self       The callback object.
 411  * @param mem        A pointer to the mem node. Update this if you define new memory.
 412  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 413  * @param stack_bias Points to the current stack bias, can be modified if needed.
 414  *
 415  * @return           The register which shall be used as a stack frame base.
 416  *
 417  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 418  */
 419 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 420 {
 421         ia32_abi_env_t   *env      = self;
 422         ia32_code_gen_t  *cg       = ia32_current_cg;
 423         const arch_env_t *arch_env = env->aenv;
 424
 425         if (! env->flags.try_omit_fp) {
 426                 ir_graph *irg     =env->irg;
 427                 ir_node  *bl      = get_irg_start_block(irg);
 428                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 429                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 430                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 431                 ir_node  *push;
 432
 433                 /* ALL nodes representing bp must be set to ignore. */
 434                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 435
 436                 /* push ebp */
 437                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 438                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 439                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 440
 441                 /* the push must have SP out register */
 442                 arch_set_irn_register(curr_sp, arch_env->sp);
 443                 set_ia32_flags(push, arch_irn_flags_ignore);
 444
 445                 /* this modifies the stack bias, because we pushed 32bit */
 446                 *stack_bias -= 4;
 447
 448                 /* move esp to ebp */
 449                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 450                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 451                 arch_set_irn_register(curr_bp, arch_env->bp);
 452                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 453
 454                 /* beware: the copy must be done before any other sp use */
 455                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 456                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 457                 arch_set_irn_register(curr_sp, arch_env->sp);
 458                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 459
 460                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 461                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 462
 463                 return arch_env->bp;
 464         }
 465
 466         return arch_env->sp;
 467 }
 468
 469 /**
 470  * Generate the routine epilogue.
 471  * @param self    The callback object.
 472  * @param bl      The block for the epilog
 473  * @param mem     A pointer to the mem node. Update this if you define new memory.
 474  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 475  * @return        The register which shall be used as a stack frame base.
 476  *
 477  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 478  */
 479 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 480 {
 481         ia32_abi_env_t   *env      = self;
 482         const arch_env_t *arch_env = env->aenv;
 483         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 484         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 485         ir_graph         *irg      = env->irg;
 486
 487         if (env->flags.try_omit_fp) {
 488                 /* simply remove the stack frame here */
 489                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 490         } else {
 491                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 492
 493                 if (ia32_cg_config.use_leave) {
 494                         ir_node *leave;
 495
 496                         /* leave */
 497                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 498                         set_ia32_flags(leave, arch_irn_flags_ignore);
 499                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 500                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 501                 } else {
 502                         ir_node *pop;
 503
 504                         /* the old SP is not needed anymore (kill the proj) */
 505                         assert(is_Proj(curr_sp));
 506                         kill_node(curr_sp);
 507
 508                         /* copy ebp to esp */
 509                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 510                         arch_set_irn_register(curr_sp, arch_env->sp);
 511                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 512
 513                         /* pop ebp */
 514                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 515                         set_ia32_flags(pop, arch_irn_flags_ignore);
 516                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 517                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 518
 519                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 520                 }
 521                 arch_set_irn_register(curr_sp, arch_env->sp);
 522                 arch_set_irn_register(curr_bp, arch_env->bp);
 523         }
 524
 525         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 526         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 527 }
 528
 529 /**
 530  * Initialize the callback object.
 531  * @param call The call object.
 532  * @param aenv The architecture environment.
 533  * @param irg  The graph with the method.
 534  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 535  */
 536 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 537 {
 538         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 539         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 540         env->flags = fl.bits;
 541         env->irg   = irg;
 542         env->aenv  = aenv;
 543         return env;
 544 }
 545
 546 /**
 547  * Destroy the callback object.
 548  * @param self The callback object.
 549  */
 550 static void ia32_abi_done(void *self) {
 551         free(self);
 552 }
 553
 554 /**
 555  * Produces the type which sits between the stack args and the locals on the stack.
 556  * it will contain the return address and space to store the old base pointer.
 557  * @return The Firm type modeling the ABI between type.
 558  */
 559 static ir_type *ia32_abi_get_between_type(void *self)
 560 {
 561 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 562         static ir_type *omit_fp_between_type = NULL;
 563         static ir_type *between_type         = NULL;
 564
 565         ia32_abi_env_t *env = self;
 566
 567         if (! between_type) {
 568                 ir_entity *old_bp_ent;
 569                 ir_entity *ret_addr_ent;
 570                 ir_entity *omit_fp_ret_addr_ent;
 571
 572                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 573                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 574
 575                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 576                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 577                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 578
 579                 set_entity_offset(old_bp_ent, 0);
 580                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 581                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 582                 set_type_state(between_type, layout_fixed);
 583
 584                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 585                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 586
 587                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 588                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 589                 set_type_state(omit_fp_between_type, layout_fixed);
 590         }
 591
 592         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 593 #undef IDENT
 594 }
 595
 596 /**
 597  * Get the estimated cycle count for @p irn.
 598  *
 599  * @param self The this pointer.
 600  * @param irn  The node.
 601  *
 602  * @return     The estimated cycle count for this operation
 603  */
 604 static int ia32_get_op_estimated_cost(const ir_node *irn)
 605 {
 606         int            cost;
 607         ia32_op_type_t op_tp;
 608
 609         if (is_Proj(irn))
 610                 return 0;
 611         if (!is_ia32_irn(irn))
 612                 return 0;
 613
 614         assert(is_ia32_irn(irn));
 615
 616         cost  = get_ia32_latency(irn);
 617         op_tp = get_ia32_op_type(irn);
 618
 619         if (is_ia32_CopyB(irn)) {
 620                 cost = 250;
 621         }
 622         else if (is_ia32_CopyB_i(irn)) {
 623                 int size = get_ia32_copyb_size(irn);
 624                 cost     = 20 + (int)ceil((4/3) * size);
 625         }
 626         /* in case of address mode operations add additional cycles */
 627         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 628                 /*
 629                         In case of stack access and access to fixed addresses add 5 cycles
 630                         (we assume they are in cache), other memory operations cost 20
 631                         cycles.
 632                 */
 633                 if (is_ia32_use_frame(irn) || (
 634                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 635                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 636                     )) {
 637                         cost += 5;
 638                 } else {
 639                         cost += 20;
 640                 }
 641         }
 642
 643         return cost;
 644 }
 645
 646 /**
 647  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 648  *
 649  * @param irn       The original operation
 650  * @param i         Index of the argument we want the inverse operation to yield
 651  * @param inverse   struct to be filled with the resulting inverse op
 652  * @param obstack   The obstack to use for allocation of the returned nodes array
 653  * @return          The inverse operation or NULL if operation invertible
 654  */
 655 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 656         ir_graph *irg;
 657         ir_mode  *mode;
 658         ir_mode  *irn_mode;
 659         ir_node  *block, *noreg, *nomem;
 660         dbg_info *dbg;
 661
 662         /* we cannot invert non-ia32 irns */
 663         if (! is_ia32_irn(irn))
 664                 return NULL;
 665
 666         /* operand must always be a real operand (not base, index or mem) */
 667         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 668                 return NULL;
 669
 670         /* we don't invert address mode operations */
 671         if (get_ia32_op_type(irn) != ia32_Normal)
 672                 return NULL;
 673
 674         /* TODO: adjust for new immediates... */
 675         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 676                    irn);
 677         return NULL;
 678
 679         irg      = get_irn_irg(irn);
 680         block    = get_nodes_block(irn);
 681         mode     = get_irn_mode(irn);
 682         irn_mode = get_irn_mode(irn);
 683         noreg    = get_irn_n(irn, 0);
 684         nomem    = new_r_NoMem(irg);
 685         dbg      = get_irn_dbg_info(irn);
 686
 687         /* initialize structure */
 688         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 689         inverse->costs = 0;
 690         inverse->n     = 1;
 691
 692         switch (get_ia32_irn_opcode(irn)) {
 693                 case iro_ia32_Add:
 694 #if 0
 695                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 696                                 /* we have an add with a const here */
 697                                 /* invers == add with negated const */
 698                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 699                                 inverse->costs   += 1;
 700                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 701                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 702                                 set_ia32_commutative(inverse->nodes[0]);
 703                         }
 704                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 705                                 /* we have an add with a symconst here */
 706                                 /* invers == sub with const */
 707                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 708                                 inverse->costs   += 2;
 709                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 710                         }
 711                         else {
 712                                 /* normal add: inverse == sub */
 713                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 714                                 inverse->costs   += 2;
 715                         }
 716 #endif
 717                         break;
 718                 case iro_ia32_Sub:
 719 #if 0
 720                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 721                                 /* we have a sub with a const/symconst here */
 722                                 /* invers == add with this const */
 723                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 724                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 725                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 726                         }
 727                         else {
 728                                 /* normal sub */
 729                                 if (i == n_ia32_binary_left) {
 730                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 731                                 }
 732                                 else {
 733                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 734                                 }
 735                                 inverse->costs += 1;
 736                         }
 737 #endif
 738                         break;
 739                 case iro_ia32_Xor:
 740 #if 0
 741                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 742                                 /* xor with const: inverse = xor */
 743                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 744                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 745                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 746                         }
 747                         else {
 748                                 /* normal xor */
 749                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 750                                 inverse->costs   += 1;
 751                         }
 752 #endif
 753                         break;
 754                 case iro_ia32_Not: {
 755                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 756                         inverse->costs   += 1;
 757                         break;
 758                 }
 759                 case iro_ia32_Neg: {
 760                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 761                         inverse->costs   += 1;
 762                         break;
 763                 }
 764                 default:
 765                         /* inverse operation not supported */
 766                         return NULL;
 767         }
 768
 769         return inverse;
 770 }
 771
 772 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 773 {
 774         if(mode_is_float(mode))
 775                 return mode_D;
 776
 777         return mode_Iu;
 778 }
 779
 780 /**
 781  * Get the mode that should be used for spilling value node
 782  */
 783 static ir_mode *get_spill_mode(const ir_node *node)
 784 {
 785         ir_mode *mode = get_irn_mode(node);
 786         return get_spill_mode_mode(mode);
 787 }
 788
 789 /**
 790  * Checks whether an addressmode reload for a node with mode mode is compatible
 791  * with a spillslot of mode spill_mode
 792  */
 793 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 794 {
 795         return !mode_is_float(mode) || mode == spillmode;
 796 }
 797
 798 /**
 799  * Check if irn can load its operand at position i from memory (source addressmode).
 800  * @param irn    The irn to be checked
 801  * @param i      The operands position
 802  * @return Non-Zero if operand can be loaded
 803  */
 804 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 805 {
 806         ir_node       *op        = get_irn_n(irn, i);
 807         const ir_mode *mode      = get_irn_mode(op);
 808         const ir_mode *spillmode = get_spill_mode(op);
 809
 810         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 811             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 812             !ia32_is_spillmode_compatible(mode, spillmode) ||
 813             is_ia32_use_frame(irn))                            /* must not already use frame */
 814                 return 0;
 815
 816         switch (get_ia32_am_support(irn)) {
 817                 case ia32_am_none:
 818                         return 0;
 819
 820                 case ia32_am_unary:
 821                         if (i != n_ia32_unary_op)
 822                                 return 0;
 823                         break;
 824
 825                 case ia32_am_binary:
 826                         switch (i) {
 827                                 case n_ia32_binary_left: {
 828                                         const arch_register_req_t *req;
 829                                         if (!is_ia32_commutative(irn))
 830                                                 return 0;
 831
 832                                         /* we can't swap left/right for limited registers
 833                                          * (As this (currently) breaks constraint handling copies)
 834                                          */
 835                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 836                                         if (req->type & arch_register_req_type_limited)
 837                                                 return 0;
 838                                         break;
 839                                 }
 840
 841                                 case n_ia32_binary_right:
 842                                         break;
 843
 844                                 default:
 845                                         return 0;
 846                         }
 847                         break;
 848
 849                 default:
 850                         panic("Unknown AM type");
 851         }
 852
 853         /* HACK: must not already use "real" memory.
 854          * This can happen for Call and Div */
 855         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 856                 return 0;
 857
 858         return 1;
 859 }
 860
 861 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 862                                         unsigned int i)
 863 {
 864         ir_mode *load_mode;
 865         ir_mode *dest_op_mode;
 866
 867         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 868
 869         set_ia32_op_type(irn, ia32_AddrModeS);
 870
 871         load_mode    = get_irn_mode(get_irn_n(irn, i));
 872         dest_op_mode = get_ia32_ls_mode(irn);
 873         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 874                 set_ia32_ls_mode(irn, load_mode);
 875         }
 876         set_ia32_use_frame(irn);
 877         set_ia32_need_stackent(irn);
 878
 879         if (i == n_ia32_binary_left                    &&
 880             get_ia32_am_support(irn) == ia32_am_binary &&
 881             /* immediates are only allowed on the right side */
 882             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 883                 ia32_swap_left_right(irn);
 884                 i = n_ia32_binary_right;
 885         }
 886
 887         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 888
 889         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 890         set_irn_n(irn, n_ia32_mem,  spill);
 891         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 892         set_ia32_is_reload(irn);
 893 }
 894
 895 static const be_abi_callbacks_t ia32_abi_callbacks = {
 896         ia32_abi_init,
 897         ia32_abi_done,
 898         ia32_abi_get_between_type,
 899         ia32_abi_dont_save_regs,
 900         ia32_abi_prologue,
 901         ia32_abi_epilogue
 902 };
 903
 904 /* fill register allocator interface */
 905
 906 static const arch_irn_ops_t ia32_irn_ops = {
 907         ia32_get_irn_reg_req,
 908         ia32_set_irn_reg,
 909         ia32_get_irn_reg,
 910         ia32_classify,
 911         ia32_get_flags,
 912         ia32_get_frame_entity,
 913         ia32_set_frame_entity,
 914         ia32_set_frame_offset,
 915         ia32_get_sp_bias,
 916         ia32_get_inverse,
 917         ia32_get_op_estimated_cost,
 918         ia32_possible_memory_operand,
 919         ia32_perform_memory_operand,
 920 };
 921
 922 /**************************************************
 923  *                _                         _  __
 924  *               | |                       (_)/ _|
 925  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 926  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 927  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 928  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 929  *                        __/ |
 930  *                       |___/
 931  **************************************************/
 932
 933 static ir_entity *mcount = NULL;
 934
 935 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 936
 937 static void ia32_before_abi(void *self) {
 938         lower_mode_b_config_t lower_mode_b_config = {
 939                 mode_Iu,  /* lowered mode */
 940                 mode_Bu,  /* preferred mode for set */
 941                 0,        /* don't lower direct compares */
 942         };
 943         ia32_code_gen_t *cg = self;
 944
 945         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 946         if (cg->dump)
 947                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 948         if (cg->gprof) {
 949                 if (mcount == NULL) {
 950                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 951                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 952                         /* FIXME: enter the right ld_ident here */
 953                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 954                         set_entity_visibility(mcount, visibility_external_allocated);
 955                 }
 956                 instrument_initcall(cg->irg, mcount);
 957         }
 958 }
 959
 960 transformer_t be_transformer = TRANSFORMER_DEFAULT;
 961
 962 /**
 963  * Transforms the standard firm graph into
 964  * an ia32 firm graph
 965  */
 966 static void ia32_prepare_graph(void *self) {
 967         ia32_code_gen_t *cg = self;
 968
 969         /* do local optimizations */
 970         optimize_graph_df(cg->irg);
 971
 972         /* TODO: we often have dead code reachable through out-edges here. So for
 973          * now we rebuild edges (as we need correct user count for code selection)
 974          */
 975 #if 1
 976         edges_deactivate(cg->irg);
 977         edges_activate(cg->irg);
 978 #endif
 979
 980         if (cg->dump)
 981                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 982
 983         switch (be_transformer) {
 984                 case TRANSFORMER_DEFAULT:
 985                         /* transform remaining nodes into assembler instructions */
 986                         ia32_transform_graph(cg);
 987                         break;
 988
 989 #ifdef FIRM_GRGEN_BE
 990                 case TRANSFORMER_PBQP:
 991                 case TRANSFORMER_RAND:
 992                         /* transform nodes into assembler instructions by PBQP magic */
 993                         ia32_transform_graph_by_pbqp(cg);
 994                         break;
 995 #endif
 996
 997                 default: panic("invalid transformer");
 998         }
 999
1000         /* do local optimizations (mainly CSE) */
1001         optimize_graph_df(cg->irg);
1002
1003         if (cg->dump)
1004                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
1005
1006         /* optimize address mode */
1007         ia32_optimize_graph(cg);
1008
1009         if (cg->dump)
1010                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
1011
1012         /* do code placement, to optimize the position of constants */
1013         place_code(cg->irg);
1014
1015         if (cg->dump)
1016                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1017 }
1018
1019 /**
1020  * Dummy functions for hooks we don't need but which must be filled.
1021  */
1022 static void ia32_before_sched(void *self) {
1023         (void) self;
1024 }
1025
1026 ir_node *turn_back_am(ir_node *node)
1027 {
1028         ir_graph *irg   = current_ir_graph;
1029         dbg_info *dbgi  = get_irn_dbg_info(node);
1030         ir_node  *block = get_nodes_block(node);
1031         ir_node  *base  = get_irn_n(node, n_ia32_base);
1032         ir_node  *index = get_irn_n(node, n_ia32_index);
1033         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1034         ir_node  *noreg;
1035
1036         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1037         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1038
1039         ia32_copy_am_attrs(load, node);
1040         if (is_ia32_is_reload(node))
1041                 set_ia32_is_reload(load);
1042         set_irn_n(node, n_ia32_mem, new_NoMem());
1043
1044         switch (get_ia32_am_support(node)) {
1045                 case ia32_am_unary:
1046                         set_irn_n(node, n_ia32_unary_op, load_res);
1047                         break;
1048
1049                 case ia32_am_binary:
1050                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
1051                                 set_irn_n(node, n_ia32_binary_left, load_res);
1052                         } else {
1053                                 set_irn_n(node, n_ia32_binary_right, load_res);
1054                         }
1055                         break;
1056
1057                 default:
1058                         panic("Unknown AM type");
1059         }
1060         noreg = ia32_new_NoReg_gp(ia32_current_cg);
1061         set_irn_n(node, n_ia32_base,  noreg);
1062         set_irn_n(node, n_ia32_index, noreg);
1063         set_ia32_am_offs_int(node, 0);
1064         set_ia32_am_sc(node, NULL);
1065         set_ia32_am_scale(node, 0);
1066         clear_ia32_am_sc_sign(node);
1067
1068         /* rewire mem-proj */
1069         if (get_irn_mode(node) == mode_T) {
1070                 const ir_edge_t *edge;
1071                 foreach_out_edge(node, edge) {
1072                         ir_node *out = get_edge_src_irn(edge);
1073                         if (get_irn_mode(out) == mode_M) {
1074                                 set_Proj_pred(out, load);
1075                                 set_Proj_proj(out, pn_ia32_Load_M);
1076                                 break;
1077                         }
1078                 }
1079         }
1080
1081         set_ia32_op_type(node, ia32_Normal);
1082         if (sched_is_scheduled(node))
1083                 sched_add_before(node, load);
1084
1085         return load_res;
1086 }
1087
1088 static ir_node *flags_remat(ir_node *node, ir_node *after)
1089 {
1090         /* we should turn back source address mode when rematerializing nodes */
1091         ia32_op_type_t type;
1092         ir_node        *block;
1093         ir_node        *copy;
1094
1095         if (is_Block(after)) {
1096                 block = after;
1097         } else {
1098                 block = get_nodes_block(after);
1099         }
1100
1101         type = get_ia32_op_type(node);
1102         switch (type) {
1103                 case ia32_AddrModeS:
1104                         turn_back_am(node);
1105                         break;
1106
1107                 case ia32_AddrModeD:
1108                         /* TODO implement this later... */
1109                         panic("found DestAM with flag user %+F this should not happen", node);
1110                         break;
1111
1112                 default: assert(type == ia32_Normal); break;
1113         }
1114
1115         copy = exact_copy(node);
1116         set_nodes_block(copy, block);
1117         sched_add_after(after, copy);
1118
1119         return copy;
1120 }
1121
1122 /**
1123  * Called before the register allocator.
1124  */
1125 static void ia32_before_ra(void *self) {
1126         ia32_code_gen_t *cg = self;
1127
1128         /* setup fpu rounding modes */
1129         ia32_setup_fpu_mode(cg);
1130
1131         /* fixup flags */
1132         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1133                            &flags_remat);
1134
1135         ia32_add_missing_keeps(cg);
1136 }
1137
1138
1139 /**
1140  * Transforms a be_Reload into a ia32 Load.
1141  */
1142 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1143         ir_graph *irg        = get_irn_irg(node);
1144         dbg_info *dbg        = get_irn_dbg_info(node);
1145         ir_node *block       = get_nodes_block(node);
1146         ir_entity *ent       = be_get_frame_entity(node);
1147         ir_mode *mode        = get_irn_mode(node);
1148         ir_mode *spillmode   = get_spill_mode(node);
1149         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1150         ir_node *sched_point = NULL;
1151         ir_node *ptr         = get_irg_frame(irg);
1152         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1153         ir_node *new_op, *proj;
1154         const arch_register_t *reg;
1155
1156         if (sched_is_scheduled(node)) {
1157                 sched_point = sched_prev(node);
1158         }
1159
1160         if (mode_is_float(spillmode)) {
1161                 if (ia32_cg_config.use_sse2)
1162                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1163                 else
1164                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1165         }
1166         else if (get_mode_size_bits(spillmode) == 128) {
1167                 /* Reload 128 bit SSE registers */
1168                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1169         }
1170         else
1171                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1172
1173         set_ia32_op_type(new_op, ia32_AddrModeS);
1174         set_ia32_ls_mode(new_op, spillmode);
1175         set_ia32_frame_ent(new_op, ent);
1176         set_ia32_use_frame(new_op);
1177         set_ia32_is_reload(new_op);
1178
1179         DBG_OPT_RELOAD2LD(node, new_op);
1180
1181         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1182
1183         if (sched_point) {
1184                 sched_add_after(sched_point, new_op);
1185                 sched_remove(node);
1186         }
1187
1188         /* copy the register from the old node to the new Load */
1189         reg = arch_get_irn_register(node);
1190         arch_set_irn_register(new_op, reg);
1191
1192         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1193
1194         exchange(node, proj);
1195 }
1196
1197 /**
1198  * Transforms a be_Spill node into a ia32 Store.
1199  */
1200 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1201         ir_graph *irg  = get_irn_irg(node);
1202         dbg_info *dbg  = get_irn_dbg_info(node);
1203         ir_node *block = get_nodes_block(node);
1204         ir_entity *ent = be_get_frame_entity(node);
1205         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1206         ir_mode *mode  = get_spill_mode(spillval);
1207         ir_node *noreg = ia32_new_NoReg_gp(cg);
1208         ir_node *nomem = new_rd_NoMem(irg);
1209         ir_node *ptr   = get_irg_frame(irg);
1210         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1211         ir_node *store;
1212         ir_node *sched_point = NULL;
1213
1214         if (sched_is_scheduled(node)) {
1215                 sched_point = sched_prev(node);
1216         }
1217
1218         /* No need to spill unknown values... */
1219         if(is_ia32_Unknown_GP(val) ||
1220                 is_ia32_Unknown_VFP(val) ||
1221                 is_ia32_Unknown_XMM(val)) {
1222                 store = nomem;
1223                 if(sched_point)
1224                         sched_remove(node);
1225
1226                 exchange(node, store);
1227                 return;
1228         }
1229
1230         if (mode_is_float(mode)) {
1231                 if (ia32_cg_config.use_sse2)
1232                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1233                 else
1234                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1235         } else if (get_mode_size_bits(mode) == 128) {
1236                 /* Spill 128 bit SSE registers */
1237                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1238         } else if (get_mode_size_bits(mode) == 8) {
1239                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1240         } else {
1241                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1242         }
1243
1244         set_ia32_op_type(store, ia32_AddrModeD);
1245         set_ia32_ls_mode(store, mode);
1246         set_ia32_frame_ent(store, ent);
1247         set_ia32_use_frame(store);
1248         set_ia32_is_spill(store);
1249         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1250         DBG_OPT_SPILL2ST(node, store);
1251
1252         if (sched_point) {
1253                 sched_add_after(sched_point, store);
1254                 sched_remove(node);
1255         }
1256
1257         exchange(node, store);
1258 }
1259
1260 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1261         ir_graph *irg = get_irn_irg(node);
1262         dbg_info *dbg = get_irn_dbg_info(node);
1263         ir_node *block = get_nodes_block(node);
1264         ir_node *noreg = ia32_new_NoReg_gp(cg);
1265         ir_node *frame = get_irg_frame(irg);
1266
1267         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1268
1269         set_ia32_frame_ent(push, ent);
1270         set_ia32_use_frame(push);
1271         set_ia32_op_type(push, ia32_AddrModeS);
1272         set_ia32_ls_mode(push, mode_Is);
1273         set_ia32_is_spill(push);
1274
1275         sched_add_before(schedpoint, push);
1276         return push;
1277 }
1278
1279 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1280         ir_graph *irg = get_irn_irg(node);
1281         dbg_info *dbg = get_irn_dbg_info(node);
1282         ir_node *block = get_nodes_block(node);
1283         ir_node *noreg = ia32_new_NoReg_gp(cg);
1284         ir_node *frame = get_irg_frame(irg);
1285
1286         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1287
1288         set_ia32_frame_ent(pop, ent);
1289         set_ia32_use_frame(pop);
1290         set_ia32_op_type(pop, ia32_AddrModeD);
1291         set_ia32_ls_mode(pop, mode_Is);
1292         set_ia32_is_reload(pop);
1293
1294         sched_add_before(schedpoint, pop);
1295
1296         return pop;
1297 }
1298
1299 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1300 {
1301         ir_graph *irg = get_irn_irg(node);
1302         dbg_info *dbg = get_irn_dbg_info(node);
1303         ir_node *block = get_nodes_block(node);
1304         ir_mode *spmode = mode_Iu;
1305         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1306         ir_node *sp;
1307
1308         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1309         arch_set_irn_register(sp, spreg);
1310
1311         return sp;
1312 }
1313
1314 /**
1315  * Transform MemPerm, currently we do this the ugly way and produce
1316  * push/pop into/from memory cascades. This is possible without using
1317  * any registers.
1318  */
1319 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1320         ir_graph *irg = get_irn_irg(node);
1321         ir_node *block = get_nodes_block(node);
1322         ir_node *in[1];
1323         ir_node *keep;
1324         int i, arity;
1325         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1326         const ir_edge_t *edge;
1327         const ir_edge_t *next;
1328         ir_node **pops;
1329
1330         arity = be_get_MemPerm_entity_arity(node);
1331         pops = alloca(arity * sizeof(pops[0]));
1332
1333         /* create Pushs */
1334         for(i = 0; i < arity; ++i) {
1335                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1336                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1337                 ir_type *enttype = get_entity_type(inent);
1338                 unsigned entsize = get_type_size_bytes(enttype);
1339                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1340                 ir_node *mem = get_irn_n(node, i + 1);
1341                 ir_node *push;
1342
1343                 /* work around cases where entities have different sizes */
1344                 if(entsize2 < entsize)
1345                         entsize = entsize2;
1346                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1347
1348                 push = create_push(cg, node, node, sp, mem, inent);
1349                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1350                 if(entsize == 8) {
1351                         /* add another push after the first one */
1352                         push = create_push(cg, node, node, sp, mem, inent);
1353                         add_ia32_am_offs_int(push, 4);
1354                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1355                 }
1356
1357                 set_irn_n(node, i, new_Bad());
1358         }
1359
1360         /* create pops */
1361         for(i = arity - 1; i >= 0; --i) {
1362                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1363                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1364                 ir_type *enttype = get_entity_type(outent);
1365                 unsigned entsize = get_type_size_bytes(enttype);
1366                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1367                 ir_node *pop;
1368
1369                 /* work around cases where entities have different sizes */
1370                 if(entsize2 < entsize)
1371                         entsize = entsize2;
1372                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1373
1374                 pop = create_pop(cg, node, node, sp, outent);
1375                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1376                 if(entsize == 8) {
1377                         add_ia32_am_offs_int(pop, 4);
1378
1379                         /* add another pop after the first one */
1380                         pop = create_pop(cg, node, node, sp, outent);
1381                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1382                 }
1383
1384                 pops[i] = pop;
1385         }
1386
1387         in[0] = sp;
1388         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1389         sched_add_before(node, keep);
1390
1391         /* exchange memprojs */
1392         foreach_out_edge_safe(node, edge, next) {
1393                 ir_node *proj = get_edge_src_irn(edge);
1394                 int p = get_Proj_proj(proj);
1395
1396                 assert(p < arity);
1397
1398                 set_Proj_pred(proj, pops[p]);
1399                 set_Proj_proj(proj, pn_ia32_Pop_M);
1400         }
1401
1402         /* remove memperm */
1403         arity = get_irn_arity(node);
1404         for(i = 0; i < arity; ++i) {
1405                 set_irn_n(node, i, new_Bad());
1406         }
1407         sched_remove(node);
1408 }
1409
1410 /**
1411  * Block-Walker: Calls the transform functions Spill and Reload.
1412  */
1413 static void ia32_after_ra_walker(ir_node *block, void *env) {
1414         ir_node *node, *prev;
1415         ia32_code_gen_t *cg = env;
1416
1417         /* beware: the schedule is changed here */
1418         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1419                 prev = sched_prev(node);
1420
1421                 if (be_is_Reload(node)) {
1422                         transform_to_Load(cg, node);
1423                 } else if (be_is_Spill(node)) {
1424                         transform_to_Store(cg, node);
1425                 } else if (be_is_MemPerm(node)) {
1426                         transform_MemPerm(cg, node);
1427                 }
1428         }
1429 }
1430
1431 /**
1432  * Collects nodes that need frame entities assigned.
1433  */
1434 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1435 {
1436         be_fec_env_t *env = data;
1437
1438         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1439                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1440                 int align = get_mode_size_bytes(mode);
1441                 be_node_needs_frame_entity(env, node, mode, align);
1442         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1443                   && is_ia32_use_frame(node)) {
1444                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1445                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1446                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1447                         int                align;
1448
1449                         if (is_ia32_is_reload(node)) {
1450                                 mode = get_spill_mode_mode(mode);
1451                         }
1452
1453                         if(attr->data.need_64bit_stackent) {
1454                                 mode = mode_Ls;
1455                         }
1456                         if(attr->data.need_32bit_stackent) {
1457                                 mode = mode_Is;
1458                         }
1459                         align = get_mode_size_bytes(mode);
1460                         be_node_needs_frame_entity(env, node, mode, align);
1461                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1462                            || is_ia32_vfld(node)) {
1463                         const ir_mode *mode  = get_ia32_ls_mode(node);
1464                         int            align = 4;
1465                         be_node_needs_frame_entity(env, node, mode, align);
1466                 } else if(is_ia32_FldCW(node)) {
1467                         /* although 2 byte would be enough 4 byte performs best */
1468                         const ir_mode *mode  = mode_Iu;
1469                         int            align = 4;
1470                         be_node_needs_frame_entity(env, node, mode, align);
1471                 } else {
1472                         assert(is_ia32_St(node));
1473                 }
1474         }
1475 }
1476
1477 /**
1478  * We transform Spill and Reload here. This needs to be done before
1479  * stack biasing otherwise we would miss the corrected offset for these nodes.
1480  */
1481 static void ia32_after_ra(void *self) {
1482         ia32_code_gen_t *cg = self;
1483         ir_graph *irg = cg->irg;
1484         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1485
1486         /* create and coalesce frame entities */
1487         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1488         be_assign_entities(fec_env);
1489         be_free_frame_entity_coalescer(fec_env);
1490
1491         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1492 }
1493
1494 /**
1495  * Last touchups for the graph before emit: x87 simulation to replace the
1496  * virtual with real x87 instructions, creating a block schedule and peephole
1497  * optimisations.
1498  */
1499 static void ia32_finish(void *self) {
1500         ia32_code_gen_t *cg = self;
1501         ir_graph        *irg = cg->irg;
1502
1503         ia32_finish_irg(irg, cg);
1504
1505         /* we might have to rewrite x87 virtual registers */
1506         if (cg->do_x87_sim) {
1507                 x87_simulate_graph(cg->birg);
1508         }
1509
1510         /* do peephole optimisations */
1511         ia32_peephole_optimization(cg);
1512
1513         /* create block schedule, this also removes empty blocks which might
1514          * produce critical edges */
1515         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1516 }
1517
1518 /**
1519  * Emits the code, closes the output file and frees
1520  * the code generator interface.
1521  */
1522 static void ia32_codegen(void *self) {
1523         ia32_code_gen_t *cg = self;
1524         ir_graph        *irg = cg->irg;
1525
1526         ia32_gen_routine(cg, irg);
1527
1528         cur_reg_set = NULL;
1529
1530         /* remove it from the isa */
1531         cg->isa->cg = NULL;
1532
1533         assert(ia32_current_cg == cg);
1534         ia32_current_cg = NULL;
1535
1536         /* de-allocate code generator */
1537         del_set(cg->reg_set);
1538         free(cg);
1539 }
1540
1541 /**
1542  * Returns the node representing the PIC base.
1543  */
1544 static ir_node *ia32_get_pic_base(void *self) {
1545         ir_node         *block;
1546         ia32_code_gen_t *cg      = self;
1547         ir_node         *get_eip = cg->get_eip;
1548         if (get_eip != NULL)
1549                 return get_eip;
1550
1551         block       = get_irg_start_block(cg->irg);
1552         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1553         cg->get_eip = get_eip;
1554
1555         be_dep_on_frame(get_eip);
1556         return get_eip;
1557 }
1558
1559 static void *ia32_cg_init(be_irg_t *birg);
1560
1561 static const arch_code_generator_if_t ia32_code_gen_if = {
1562         ia32_cg_init,
1563         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1564         ia32_before_abi,     /* before abi introduce hook */
1565         ia32_prepare_graph,
1566         NULL,                /* spill */
1567         ia32_before_sched,   /* before scheduling hook */
1568         ia32_before_ra,      /* before register allocation hook */
1569         ia32_after_ra,       /* after register allocation hook */
1570         ia32_finish,         /* called before codegen */
1571         ia32_codegen         /* emit && done */
1572 };
1573
1574 /**
1575  * Initializes a IA32 code generator.
1576  */
1577 static void *ia32_cg_init(be_irg_t *birg) {
1578         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1579         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1580
1581         cg->impl      = &ia32_code_gen_if;
1582         cg->irg       = birg->irg;
1583         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1584         cg->isa       = isa;
1585         cg->birg      = birg;
1586         cg->blk_sched = NULL;
1587         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1588         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1589
1590         if (cg->gprof) {
1591                 /* Linux gprof implementation needs base pointer */
1592                 birg->main_env->options->omit_fp = 0;
1593         }
1594
1595         /* enter it */
1596         isa->cg = cg;
1597
1598 #ifndef NDEBUG
1599         if (isa->name_obst) {
1600                 obstack_free(isa->name_obst, NULL);
1601                 obstack_init(isa->name_obst);
1602         }
1603 #endif /* NDEBUG */
1604
1605         cur_reg_set = cg->reg_set;
1606
1607         assert(ia32_current_cg == NULL);
1608         ia32_current_cg = cg;
1609
1610         return (arch_code_generator_t *)cg;
1611 }
1612
1613
1614
1615 /*****************************************************************
1616  *  ____             _                  _   _____  _____
1617  * |  _ \           | |                | | |_   _|/ ____|  /\
1618  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1619  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1620  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1621  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1622  *
1623  *****************************************************************/
1624
1625 /**
1626  * Set output modes for GCC
1627  */
1628 static const tarval_mode_info mo_integer = {
1629         TVO_HEX,
1630         "0x",
1631         NULL,
1632 };
1633
1634 /*
1635  * set the tarval output mode of all integer modes to decimal
1636  */
1637 static void set_tarval_output_modes(void)
1638 {
1639         int i;
1640
1641         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1642                 ir_mode *mode = get_irp_mode(i);
1643
1644                 if (mode_is_int(mode))
1645                         set_tarval_mode_output_option(mode, &mo_integer);
1646         }
1647 }
1648
1649 const arch_isa_if_t ia32_isa_if;
1650
1651 /**
1652  * The template that generates a new ISA object.
1653  * Note that this template can be changed by command line
1654  * arguments.
1655  */
1656 static ia32_isa_t ia32_isa_template = {
1657         {
1658                 &ia32_isa_if,            /* isa interface implementation */
1659                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1660                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1661                 -1,                      /* stack direction */
1662                 2,                       /* power of two stack alignment, 2^2 == 4 */
1663                 NULL,                    /* main environment */
1664                 7,                       /* costs for a spill instruction */
1665                 5,                       /* costs for a reload instruction */
1666         },
1667         NULL,                    /* 16bit register names */
1668         NULL,                    /* 8bit register names */
1669         NULL,                    /* 8bit register names high */
1670         NULL,                    /* types */
1671         NULL,                    /* tv_ents */
1672         NULL,                    /* current code generator */
1673         NULL,                    /* abstract machine */
1674 #ifndef NDEBUG
1675         NULL,                    /* name obstack */
1676 #endif
1677 };
1678
1679 static void init_asm_constraints(void)
1680 {
1681         be_init_default_asm_constraint_flags();
1682
1683         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1684         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1685         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1686         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1687         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1688         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1689         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1690         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1691         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1692         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1693         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1694         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1695         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1696         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1697         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1698         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1699         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1700         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1701         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1702         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1703
1704         /* no support for autodecrement/autoincrement */
1705         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1706         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1707         /* no float consts */
1708         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1709         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1710         /* makes no sense on x86 */
1711         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1712         /* no support for sse consts yet */
1713         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1714         /* no support for x87 consts yet */
1715         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1716         /* no support for mmx registers yet */
1717         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1718         /* not available in 32bit mode */
1719         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1720         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1721
1722         /* no code yet to determine register class needed... */
1723         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1724 }
1725
1726 /**
1727  * Initializes the backend ISA.
1728  */
1729 static arch_env_t *ia32_init(FILE *file_handle) {
1730         static int inited = 0;
1731         ia32_isa_t *isa;
1732         int        i, n;
1733
1734         if (inited)
1735                 return NULL;
1736         inited = 1;
1737
1738         set_tarval_output_modes();
1739
1740         isa = XMALLOC(ia32_isa_t);
1741         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1742
1743         if(mode_fpcw == NULL) {
1744                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1745         }
1746
1747         ia32_register_init();
1748         ia32_create_opcodes(&ia32_irn_ops);
1749
1750         be_emit_init(file_handle);
1751         isa->regs_16bit     = pmap_create();
1752         isa->regs_8bit      = pmap_create();
1753         isa->regs_8bit_high = pmap_create();
1754         isa->types          = pmap_create();
1755         isa->tv_ent         = pmap_create();
1756         isa->cpu            = ia32_init_machine_description();
1757
1758         ia32_build_16bit_reg_map(isa->regs_16bit);
1759         ia32_build_8bit_reg_map(isa->regs_8bit);
1760         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1761
1762 #ifndef NDEBUG
1763         isa->name_obst = XMALLOC(struct obstack);
1764         obstack_init(isa->name_obst);
1765 #endif /* NDEBUG */
1766
1767         /* enter the ISA object into the intrinsic environment */
1768         intrinsic_env.isa = isa;
1769         ia32_handle_intrinsics();
1770
1771         /* emit asm includes */
1772         n = get_irp_n_asms();
1773         for (i = 0; i < n; ++i) {
1774                 be_emit_cstring("#APP\n");
1775                 be_emit_ident(get_irp_asm(i));
1776                 be_emit_cstring("\n#NO_APP\n");
1777         }
1778
1779         /* needed for the debug support */
1780         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1781         be_emit_cstring(".Ltext0:\n");
1782         be_emit_write_line();
1783
1784         /* we mark referenced global entities, so we can only emit those which
1785          * are actually referenced. (Note: you mustn't use the type visited flag
1786          * elsewhere in the backend)
1787          */
1788         inc_master_type_visited();
1789
1790         return &isa->arch_env;
1791 }
1792
1793
1794
1795 /**
1796  * Closes the output file and frees the ISA structure.
1797  */
1798 static void ia32_done(void *self) {
1799         ia32_isa_t *isa = self;
1800
1801         /* emit now all global declarations */
1802         be_gas_emit_decls(isa->arch_env.main_env, 1);
1803
1804         pmap_destroy(isa->regs_16bit);
1805         pmap_destroy(isa->regs_8bit);
1806         pmap_destroy(isa->regs_8bit_high);
1807         pmap_destroy(isa->tv_ent);
1808         pmap_destroy(isa->types);
1809
1810 #ifndef NDEBUG
1811         obstack_free(isa->name_obst, NULL);
1812 #endif /* NDEBUG */
1813
1814         be_emit_exit();
1815
1816         free(self);
1817 }
1818
1819
1820 /**
1821  * Return the number of register classes for this architecture.
1822  * We report always these:
1823  *  - the general purpose registers
1824  *  - the SSE floating point register set
1825  *  - the virtual floating point registers
1826  *  - the SSE vector register set
1827  */
1828 static unsigned ia32_get_n_reg_class(const void *self) {
1829         (void) self;
1830         return N_CLASSES;
1831 }
1832
1833 /**
1834  * Return the register class for index i.
1835  */
1836 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1837                                                        unsigned i)
1838 {
1839         (void) self;
1840         assert(i < N_CLASSES);
1841         return &ia32_reg_classes[i];
1842 }
1843
1844 /**
1845  * Get the register class which shall be used to store a value of a given mode.
1846  * @param self The this pointer.
1847  * @param mode The mode in question.
1848  * @return A register class which can hold values of the given mode.
1849  */
1850 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1851                 const ir_mode *mode)
1852 {
1853         (void) self;
1854
1855         if (mode_is_float(mode)) {
1856                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1857         }
1858         else
1859                 return &ia32_reg_classes[CLASS_ia32_gp];
1860 }
1861
1862 /**
1863  * Get the ABI restrictions for procedure calls.
1864  * @param self        The this pointer.
1865  * @param method_type The type of the method (procedure) in question.
1866  * @param abi         The abi object to be modified
1867  */
1868 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1869                               be_abi_call_t *abi)
1870 {
1871         ir_type  *tp;
1872         ir_mode  *mode;
1873         unsigned  cc;
1874         int       n, i, regnum;
1875         int                 pop_amount = 0;
1876         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1877
1878         (void) self;
1879
1880         /* set abi flags for calls */
1881         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1882         call_flags.bits.store_args_sequential = 0;
1883         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1884         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1885         call_flags.bits.call_has_imm          = 0;  /* No call immediates, we handle this by ourselves */
1886
1887         /* set parameter passing style */
1888         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1889
1890         if (get_method_variadicity(method_type) == variadicity_variadic) {
1891                 /* pass all parameters of a variadic function on the stack */
1892                 cc = cc_cdecl_set;
1893         } else {
1894                 cc = get_method_calling_convention(method_type);
1895                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1896                     ia32_cg_config.optimize_cc) {
1897                         /* set the calling conventions to register parameter */
1898                         cc = (cc & ~cc_bits) | cc_reg_param;
1899                 }
1900         }
1901
1902         /* we have to pop the shadow parameter ourself for compound calls */
1903         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1904                         && !(cc & cc_reg_param)) {
1905                 pop_amount += get_mode_size_bytes(mode_P_data);
1906         }
1907
1908         n = get_method_n_params(method_type);
1909         for (i = regnum = 0; i < n; i++) {
1910                 ir_mode               *mode;
1911                 const arch_register_t *reg = NULL;
1912
1913                 tp   = get_method_param_type(method_type, i);
1914                 mode = get_type_mode(tp);
1915                 if (mode != NULL) {
1916                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1917                 }
1918                 if (reg != NULL) {
1919                         be_abi_call_param_reg(abi, i, reg);
1920                         ++regnum;
1921                 } else {
1922                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1923                          * movl has a shorter opcode than mov[sz][bw]l */
1924                         ir_mode *load_mode = mode;
1925
1926                         if (mode != NULL) {
1927                                 unsigned size = get_mode_size_bytes(mode);
1928
1929                                 if (cc & cc_callee_clear_stk) {
1930                                         pop_amount += (size + 3U) & ~3U;
1931                                 }
1932
1933                                 if (size < 4) load_mode = mode_Iu;
1934                         }
1935
1936                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1937                 }
1938         }
1939
1940         be_abi_call_set_pop(abi, pop_amount);
1941
1942         /* set return registers */
1943         n = get_method_n_ress(method_type);
1944
1945         assert(n <= 2 && "more than two results not supported");
1946
1947         /* In case of 64bit returns, we will have two 32bit values */
1948         if (n == 2) {
1949                 tp   = get_method_res_type(method_type, 0);
1950                 mode = get_type_mode(tp);
1951
1952                 assert(!mode_is_float(mode) && "two FP results not supported");
1953
1954                 tp   = get_method_res_type(method_type, 1);
1955                 mode = get_type_mode(tp);
1956
1957                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1958
1959                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1960                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1961         }
1962         else if (n == 1) {
1963                 const arch_register_t *reg;
1964
1965                 tp   = get_method_res_type(method_type, 0);
1966                 assert(is_atomic_type(tp));
1967                 mode = get_type_mode(tp);
1968
1969                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1970
1971                 be_abi_call_res_reg(abi, 0, reg);
1972         }
1973 }
1974
1975 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1976 {
1977         (void) block_env;
1978
1979         if(!is_ia32_irn(irn)) {
1980                 return -1;
1981         }
1982
1983         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1984                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1985                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1986                 || is_ia32_Immediate(irn))
1987                 return 0;
1988
1989         return 1;
1990 }
1991
1992 /**
1993  * Initializes the code generator interface.
1994  */
1995 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1996 {
1997         (void) self;
1998         return &ia32_code_gen_if;
1999 }
2000
2001 /**
2002  * Returns the estimated execution time of an ia32 irn.
2003  */
2004 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2005         (void) env;
2006         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2007 }
2008
2009 list_sched_selector_t ia32_sched_selector;
2010
2011 /**
2012  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2013  */
2014 static const list_sched_selector_t *ia32_get_list_sched_selector(
2015                 const void *self, list_sched_selector_t *selector)
2016 {
2017         (void) self;
2018         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2019         ia32_sched_selector.exectime              = ia32_sched_exectime;
2020         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2021         return &ia32_sched_selector;
2022 }
2023
2024 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2025 {
2026         (void) self;
2027         return NULL;
2028 }
2029
2030 /**
2031  * Returns the necessary byte alignment for storing a register of given class.
2032  */
2033 static int ia32_get_reg_class_alignment(const void *self,
2034                                         const arch_register_class_t *cls)
2035 {
2036         ir_mode *mode = arch_register_class_mode(cls);
2037         int bytes     = get_mode_size_bytes(mode);
2038         (void) self;
2039
2040         if (mode_is_float(mode) && bytes > 8)
2041                 return 16;
2042         return bytes;
2043 }
2044
2045 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2046                 const void *self, const ir_node *irn)
2047 {
2048         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2049                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2050                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2051                 NULL,
2052         };
2053         static const be_execution_unit_t *_allowed_units_GP[] = {
2054                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2055                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2056                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2057                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2058                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2059                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2060                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2061                 NULL,
2062         };
2063         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2064                 &be_machine_execution_units_DUMMY[0],
2065                 NULL,
2066         };
2067         static const be_execution_unit_t **_units_callret[] = {
2068                 _allowed_units_BRANCH,
2069                 NULL
2070         };
2071         static const be_execution_unit_t **_units_other[] = {
2072                 _allowed_units_GP,
2073                 NULL
2074         };
2075         static const be_execution_unit_t **_units_dummy[] = {
2076                 _allowed_units_DUMMY,
2077                 NULL
2078         };
2079         const be_execution_unit_t ***ret;
2080         (void) self;
2081
2082         if (is_ia32_irn(irn)) {
2083                 ret = get_ia32_exec_units(irn);
2084         } else if (is_be_node(irn)) {
2085                 if (be_is_Return(irn)) {
2086                         ret = _units_callret;
2087                 } else if (be_is_Barrier(irn)) {
2088                         ret = _units_dummy;
2089                 } else {
2090                         ret = _units_other;
2091                 }
2092         }
2093         else {
2094                 ret = _units_dummy;
2095         }
2096
2097         return ret;
2098 }
2099
2100 /**
2101  * Return the abstract ia32 machine.
2102  */
2103 static const be_machine_t *ia32_get_machine(const void *self) {
2104         const ia32_isa_t *isa = self;
2105         return isa->cpu;
2106 }
2107
2108 /**
2109  * Return irp irgs in the desired order.
2110  */
2111 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2112 {
2113         (void) self;
2114         (void) irg_list;
2115         return NULL;
2116 }
2117
2118 static void ia32_mark_remat(const void *self, ir_node *node) {
2119         (void) self;
2120         if (is_ia32_irn(node)) {
2121                 set_ia32_is_remat(node);
2122         }
2123 }
2124
2125 /**
2126  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2127  * @return 1 if allowed, 0 otherwise
2128  */
2129 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2130 {
2131         ir_node *phi;
2132         ir_node *cmp = NULL;
2133
2134         /* we can't handle psis with 64bit compares yet */
2135         if (is_Proj(sel)) {
2136                 cmp = get_Proj_pred(sel);
2137                 if (is_Cmp(cmp)) {
2138                         ir_node *left     = get_Cmp_left(cmp);
2139                         ir_mode *cmp_mode = get_irn_mode(left);
2140                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2141                                 return 0;
2142                 } else {
2143                         cmp = NULL;
2144                 }
2145         }
2146
2147         if (ia32_cg_config.use_cmov) {
2148                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2149                         pn_Cmp pn   = get_Proj_proj(sel);
2150                         ir_node *cl = get_Cmp_left(cmp);
2151                         ir_node *cr = get_Cmp_right(cmp);
2152
2153                         /* check the Phi nodes: no 64bit and no floating point cmov */
2154                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2155                                 ir_mode *mode = get_irn_mode(phi);
2156
2157                                 if (mode_is_float(mode)) {
2158                                         /* check for Min, Max */
2159                                         ir_node *t = get_Phi_pred(phi, i);
2160                                         ir_node *f = get_Phi_pred(phi, j);
2161                                         int res    = 0;
2162
2163                                         /* SSE2 supports Min & Max */
2164                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2165                                                 if (cl == t && cr == f) {
2166                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2167                                                         res = 1;
2168                                                 } else if (cl == f && cr == t) {
2169                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2170                                                         res = 1;
2171                                                 }
2172                                         }
2173                                         if (! res)
2174                                                 return 0;
2175
2176                                 } else if (get_mode_size_bits(mode) > 32)
2177                                         return 0;
2178                         }
2179                 } else {
2180                         /* check the Phi nodes: no 64bit and no floating point cmov */
2181                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2182                                 ir_mode *mode = get_irn_mode(phi);
2183
2184                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2185                                         return 0;
2186                         }
2187                 }
2188
2189                 return 1;
2190         } else {
2191                 ir_node *cl, *cr;
2192                 pn_Cmp  pn;
2193
2194                 /* No cmov, only some special cases */
2195                 if (cmp == NULL)
2196                         return 0;
2197
2198                 /* Now some supported cases here */
2199                 pn = get_Proj_proj(sel);
2200                 cl = get_Cmp_left(cmp);
2201                 cr = get_Cmp_right(cmp);
2202
2203                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2204                         ir_mode *mode = get_irn_mode(phi);
2205                         int res = 0;
2206                         ir_node *t, *f;
2207
2208                         t = get_Phi_pred(phi, i);
2209                         f = get_Phi_pred(phi, j);
2210
2211                         /* no floating point and no 64bit yet */
2212                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2213                                 return 0;
2214
2215                         if (is_Const(t) && is_Const(f)) {
2216                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2217                                         /* always support Psi(x, C1, C2) */
2218                                         res = 1;
2219                                 }
2220                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2221                                 if (0) {
2222 #if 0
2223                                 } else if (cl == t && cr == f) {
2224                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2225                                         res = 1;
2226                                 } else if (cl == f && cr == t) {
2227                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2228                                         res = 1;
2229 #endif
2230                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2231                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2232                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2233                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2234                                         res = 1;
2235                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2236                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2237                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2238                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2239                                         res = 1;
2240                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2241                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2242                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2243                                                 res = 1;
2244                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2245                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2246                                                 res = 1;
2247                                         }
2248                                 }
2249                         }
2250                         if (! res)
2251                                 return 0;
2252                 }
2253                 /* all checks passed */
2254                 return 1;
2255         }
2256         return 0;
2257 }
2258
2259 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2260 {
2261         (void) self;
2262         (void) c;
2263
2264         /* we already added all our simple flags to the flags modifier list in
2265          * init, so this flag we don't know. */
2266         return ASM_CONSTRAINT_FLAG_INVALID;
2267 }
2268
2269 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2270 {
2271         (void) self;
2272
2273         return ia32_get_clobber_register(clobber) != NULL;
2274 }
2275
2276 /**
2277  * Returns the libFirm configuration parameter for this backend.
2278  */
2279 static const backend_params *ia32_get_libfirm_params(void) {
2280         static const ir_settings_if_conv_t ifconv = {
2281                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2282                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2283         };
2284         static const ir_settings_arch_dep_t ad = {
2285                 1,                   /* also use subs */
2286                 4,                   /* maximum shifts */
2287                 31,                  /* maximum shift amount */
2288                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2289
2290                 1,  /* allow Mulhs */
2291                 1,  /* allow Mulus */
2292                 32  /* Mulh allowed up to 32 bit */
2293         };
2294         static backend_params p = {
2295                 1,     /* need dword lowering */
2296                 1,     /* support inline assembly */
2297                 0,     /* no immediate floating point mode. */
2298                 NULL,  /* no additional opcodes */
2299                 NULL,  /* will be set later */
2300                 ia32_create_intrinsic_fkt,
2301                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2302                 NULL,  /* will be set below */
2303                 NULL   /* will be set below */
2304         };
2305
2306         ia32_setup_cg_config();
2307
2308         /* doesn't really belong here, but this is the earliest place the backend
2309          * is called... */
2310         init_asm_constraints();
2311
2312         p.dep_param    = &ad;
2313         p.if_conv_info = &ifconv;
2314         return &p;
2315 }
2316
2317 static const lc_opt_enum_int_items_t gas_items[] = {
2318         { "elf",     GAS_FLAVOUR_ELF },
2319         { "mingw",   GAS_FLAVOUR_MINGW  },
2320         { "yasm",    GAS_FLAVOUR_YASM   },
2321         { "macho",   GAS_FLAVOUR_MACH_O },
2322         { NULL,      0 }
2323 };
2324
2325 static lc_opt_enum_int_var_t gas_var = {
2326         (int*) &be_gas_flavour, gas_items
2327 };
2328
2329 static const lc_opt_enum_int_items_t transformer_items[] = {
2330         { "default", TRANSFORMER_DEFAULT },
2331 #ifdef FIRM_GRGEN_BE
2332         { "pbqp",    TRANSFORMER_PBQP    },
2333         { "random",  TRANSFORMER_RAND    },
2334 #endif
2335         { NULL,      0                   }
2336 };
2337
2338 static lc_opt_enum_int_var_t transformer_var = {
2339         (int*)&be_transformer, transformer_items
2340 };
2341
2342 static const lc_opt_table_entry_t ia32_options[] = {
2343         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2344         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2345         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2346                        &ia32_isa_template.arch_env.stack_alignment),
2347         LC_OPT_LAST
2348 };
2349
2350 const arch_isa_if_t ia32_isa_if = {
2351         ia32_init,
2352         ia32_done,
2353         ia32_get_n_reg_class,
2354         ia32_get_reg_class,
2355         ia32_get_reg_class_for_mode,
2356         ia32_get_call_abi,
2357         ia32_get_code_generator_if,
2358         ia32_get_list_sched_selector,
2359         ia32_get_ilp_sched_selector,
2360         ia32_get_reg_class_alignment,
2361         ia32_get_libfirm_params,
2362         ia32_get_allowed_execution_units,
2363         ia32_get_machine,
2364         ia32_get_irg_list,
2365         ia32_mark_remat,
2366         ia32_parse_asm_constraint,
2367         ia32_is_valid_clobber
2368 };
2369
2370 void ia32_init_emitter(void);
2371 void ia32_init_finish(void);
2372 void ia32_init_optimize(void);
2373 void ia32_init_transform(void);
2374 void ia32_init_x87(void);
2375
2376 void be_init_arch_ia32(void)
2377 {
2378         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2379         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2380
2381         lc_opt_add_table(ia32_grp, ia32_options);
2382         be_register_isa_if("ia32", &ia32_isa_if);
2383
2384         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2385
2386         ia32_init_emitter();
2387         ia32_init_finish();
2388         ia32_init_optimize();
2389         ia32_init_transform();
2390         ia32_init_x87();
2391         ia32_init_architecture();
2392 }
2393
2394 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);