nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54 #include "lower_dw.h"
  55 #include "lower_calls.h"
  56 #include "lower_softfloat.h"
  57
  58 #include "../beabi.h"
  59 #include "../beirg.h"
  60 #include "../benode.h"
  61 #include "../belower.h"
  62 #include "../besched.h"
  63 #include "be.h"
  64 #include "../be_t.h"
  65 #include "../beirgmod.h"
  66 #include "../be_dbgout.h"
  67 #include "../beblocksched.h"
  68 #include "../bemachine.h"
  69 #include "../bespillutil.h"
  70 #include "../bespillslots.h"
  71 #include "../bemodule.h"
  72 #include "../begnuas.h"
  73 #include "../bestate.h"
  74 #include "../beflags.h"
  75 #include "../betranshlp.h"
  76 #include "../belistsched.h"
  77 #include "../beabihelper.h"
  78 #include "../bestack.h"
  79
  80 #include "bearch_ia32_t.h"
  81
  82 #include "ia32_new_nodes.h"
  83 #include "gen_ia32_regalloc_if.h"
  84 #include "gen_ia32_machine.h"
  85 #include "ia32_common_transform.h"
  86 #include "ia32_transform.h"
  87 #include "ia32_emitter.h"
  88 #include "ia32_optimize.h"
  89 #include "ia32_x87.h"
  90 #include "ia32_dbg_stat.h"
  91 #include "ia32_finish.h"
  92 #include "ia32_fpu.h"
  93 #include "ia32_architecture.h"
  94
  95 #ifdef FIRM_GRGEN_BE
  96 #include "ia32_pbqp_transform.h"
  97
  98 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  99 #endif
 100
 101 ir_mode *ia32_mode_fpcw = NULL;
 102
 103 /** The current omit-fp state */
 104 static ir_type *omit_fp_between_type   = NULL;
 105 static ir_type *between_type           = NULL;
 106 static ir_entity *old_bp_ent           = NULL;
 107 static ir_entity *ret_addr_ent         = NULL;
 108 static ir_entity *omit_fp_ret_addr_ent = NULL;
 109
 110 /**
 111  * The environment for the intrinsic mapping.
 112  */
 113 static ia32_intrinsic_env_t intrinsic_env = {
 114         NULL,    /* the isa */
 115         NULL,    /* the irg, these entities belong to */
 116         NULL,    /* entity for __divdi3 library call */
 117         NULL,    /* entity for __moddi3 library call */
 118         NULL,    /* entity for __udivdi3 library call */
 119         NULL,    /* entity for __umoddi3 library call */
 120 };
 121
 122
 123 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 124
 125 /**
 126  * Used to create per-graph unique pseudo nodes.
 127  */
 128 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 129                                     create_const_node_func func,
 130                                     const arch_register_t* reg)
 131 {
 132         ir_node *block, *res;
 133
 134         if (*place != NULL)
 135                 return *place;
 136
 137         block = get_irg_start_block(irg);
 138         res = func(NULL, block);
 139         arch_set_irn_register(res, reg);
 140         *place = res;
 141
 142         return res;
 143 }
 144
 145 /* Creates the unique per irg GP NoReg node. */
 146 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 147 {
 148         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 149         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 150                             &ia32_registers[REG_GP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 154 {
 155         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 156         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 157                             &ia32_registers[REG_VFP_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 161 {
 162         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 163         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 164                             &ia32_registers[REG_XMM_NOREG]);
 165 }
 166
 167 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 168 {
 169         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 170         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 171                         &ia32_registers[REG_FPCW]);
 172 }
 173
 174
 175 /**
 176  * Returns the admissible noreg register node for input register pos of node irn.
 177  */
 178 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 179 {
 180         ir_graph                  *irg = get_irn_irg(irn);
 181         const arch_register_req_t *req = arch_get_irn_register_req_in(irn, pos);
 182
 183         assert(req != NULL && "Missing register requirements");
 184         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 185                 return ia32_new_NoReg_gp(irg);
 186
 187         if (ia32_cg_config.use_sse2) {
 188                 return ia32_new_NoReg_xmm(irg);
 189         } else {
 190                 return ia32_new_NoReg_vfp(irg);
 191         }
 192 }
 193
 194 static arch_irn_class_t ia32_classify(const ir_node *irn)
 195 {
 196         arch_irn_class_t classification = arch_irn_class_none;
 197
 198         assert(is_ia32_irn(irn));
 199
 200         if (is_ia32_is_reload(irn))
 201                 classification |= arch_irn_class_reload;
 202
 203         if (is_ia32_is_spill(irn))
 204                 classification |= arch_irn_class_spill;
 205
 206         if (is_ia32_is_remat(irn))
 207                 classification |= arch_irn_class_remat;
 208
 209         return classification;
 210 }
 211
 212 /**
 213  * The IA32 ABI callback object.
 214  */
 215 typedef struct {
 216         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 217         ir_graph *irg;                   /**< The associated graph. */
 218 } ia32_abi_env_t;
 219
 220 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 221 {
 222         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 223 }
 224
 225 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 226 {
 227         if (is_be_node(node))
 228                 be_node_set_frame_entity(node, entity);
 229         else
 230                 set_ia32_frame_ent(node, entity);
 231 }
 232
 233 static void ia32_set_frame_offset(ir_node *irn, int bias)
 234 {
 235         if (get_ia32_frame_ent(irn) == NULL)
 236                 return;
 237
 238         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 239                 ir_graph          *irg     = get_irn_irg(irn);
 240                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 241                 if (layout->sp_relative) {
 242                         /* Pop nodes modify the stack pointer before calculating the
 243                          * destination address, so fix this here
 244                          */
 245                         bias -= 4;
 246                 }
 247         }
 248         add_ia32_am_offs_int(irn, bias);
 249 }
 250
 251 static int ia32_get_sp_bias(const ir_node *node)
 252 {
 253         if (is_ia32_Call(node))
 254                 return -(int)get_ia32_call_attr_const(node)->pop;
 255
 256         if (is_ia32_Push(node))
 257                 return 4;
 258
 259         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 260                 return -4;
 261
 262         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 263                 return SP_BIAS_RESET;
 264         }
 265
 266         return 0;
 267 }
 268
 269 /**
 270  * Build the between type and entities if not already build.
 271  */
 272 static void ia32_build_between_type(void)
 273 {
 274 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 275         if (! between_type) {
 276                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 277                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 278
 279                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 280                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 281                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 282
 283                 set_entity_offset(old_bp_ent, 0);
 284                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 285                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 286                 set_type_state(between_type, layout_fixed);
 287
 288                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 289                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 290
 291                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 292                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 293                 set_type_state(omit_fp_between_type, layout_fixed);
 294         }
 295 #undef IDENT
 296 }
 297
 298 /**
 299  * Produces the type which sits between the stack args and the locals on the stack.
 300  * it will contain the return address and space to store the old base pointer.
 301  * @return The Firm type modeling the ABI between type.
 302  */
 303 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 304 {
 305         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 306         ia32_build_between_type();
 307         return layout->sp_relative ? omit_fp_between_type : between_type;
 308 }
 309
 310 /**
 311  * Return the stack entity that contains the return address.
 312  */
 313 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 314 {
 315         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 316         ia32_build_between_type();
 317         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 318 }
 319
 320 /**
 321  * Return the stack entity that contains the frame address.
 322  */
 323 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 324 {
 325         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 326         ia32_build_between_type();
 327         return layout->sp_relative ? NULL : old_bp_ent;
 328 }
 329
 330 /**
 331  * Get the estimated cycle count for @p irn.
 332  *
 333  * @param self The this pointer.
 334  * @param irn  The node.
 335  *
 336  * @return     The estimated cycle count for this operation
 337  */
 338 static int ia32_get_op_estimated_cost(const ir_node *irn)
 339 {
 340         int            cost;
 341         ia32_op_type_t op_tp;
 342
 343         if (is_Proj(irn))
 344                 return 0;
 345         if (!is_ia32_irn(irn))
 346                 return 0;
 347
 348         assert(is_ia32_irn(irn));
 349
 350         cost  = get_ia32_latency(irn);
 351         op_tp = get_ia32_op_type(irn);
 352
 353         if (is_ia32_CopyB(irn)) {
 354                 cost = 250;
 355         }
 356         else if (is_ia32_CopyB_i(irn)) {
 357                 int size = get_ia32_copyb_size(irn);
 358                 cost     = 20 + (int)ceil((4/3) * size);
 359         }
 360         /* in case of address mode operations add additional cycles */
 361         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 362                 /*
 363                         In case of stack access and access to fixed addresses add 5 cycles
 364                         (we assume they are in cache), other memory operations cost 20
 365                         cycles.
 366                 */
 367                 if (is_ia32_use_frame(irn) || (
 368                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 369                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 370                     )) {
 371                         cost += 5;
 372                 } else {
 373                         cost += 20;
 374                 }
 375         }
 376
 377         return cost;
 378 }
 379
 380 /**
 381  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 382  *
 383  * @param irn       The original operation
 384  * @param i         Index of the argument we want the inverse operation to yield
 385  * @param inverse   struct to be filled with the resulting inverse op
 386  * @param obstack   The obstack to use for allocation of the returned nodes array
 387  * @return          The inverse operation or NULL if operation invertible
 388  */
 389 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 390 {
 391         (void) irn;
 392         (void) i;
 393         (void) inverse;
 394         (void) obst;
 395         return NULL;
 396
 397 #if 0
 398         ir_mode  *mode;
 399         ir_mode  *irn_mode;
 400         ir_node  *block, *noreg, *nomem;
 401         dbg_info *dbgi;
 402
 403         /* we cannot invert non-ia32 irns */
 404         if (! is_ia32_irn(irn))
 405                 return NULL;
 406
 407         /* operand must always be a real operand (not base, index or mem) */
 408         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 409                 return NULL;
 410
 411         /* we don't invert address mode operations */
 412         if (get_ia32_op_type(irn) != ia32_Normal)
 413                 return NULL;
 414
 415         /* TODO: adjust for new immediates... */
 416         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 417                    irn);
 418         return NULL;
 419
 420         block    = get_nodes_block(irn);
 421         mode     = get_irn_mode(irn);
 422         irn_mode = get_irn_mode(irn);
 423         noreg    = get_irn_n(irn, 0);
 424         nomem    = get_irg_no_mem(irg);
 425         dbgi     = get_irn_dbg_info(irn);
 426
 427         /* initialize structure */
 428         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 429         inverse->costs = 0;
 430         inverse->n     = 1;
 431
 432         switch (get_ia32_irn_opcode(irn)) {
 433                 case iro_ia32_Add:
 434                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 435                                 /* we have an add with a const here */
 436                                 /* invers == add with negated const */
 437                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 438                                 inverse->costs   += 1;
 439                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 440                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 441                                 set_ia32_commutative(inverse->nodes[0]);
 442                         }
 443                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 444                                 /* we have an add with a symconst here */
 445                                 /* invers == sub with const */
 446                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 447                                 inverse->costs   += 2;
 448                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 449                         }
 450                         else {
 451                                 /* normal add: inverse == sub */
 452                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 453                                 inverse->costs   += 2;
 454                         }
 455                         break;
 456                 case iro_ia32_Sub:
 457                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 458                                 /* we have a sub with a const/symconst here */
 459                                 /* invers == add with this const */
 460                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 461                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 462                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 463                         }
 464                         else {
 465                                 /* normal sub */
 466                                 if (i == n_ia32_binary_left) {
 467                                         inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 468                                 }
 469                                 else {
 470                                         inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 471                                 }
 472                                 inverse->costs += 1;
 473                         }
 474                         break;
 475                 case iro_ia32_Xor:
 476                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 477                                 /* xor with const: inverse = xor */
 478                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 479                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 480                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 481                         }
 482                         else {
 483                                 /* normal xor */
 484                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 485                                 inverse->costs   += 1;
 486                         }
 487                         break;
 488                 case iro_ia32_Not: {
 489                         inverse->nodes[0] = new_bd_ia32_Not(dbgi, block, (ir_node*) irn);
 490                         inverse->costs   += 1;
 491                         break;
 492                 }
 493                 case iro_ia32_Neg: {
 494                         inverse->nodes[0] = new_bd_ia32_Neg(dbgi, block, (ir_node*) irn);
 495                         inverse->costs   += 1;
 496                         break;
 497                 }
 498                 default:
 499                         /* inverse operation not supported */
 500                         return NULL;
 501         }
 502
 503         return inverse;
 504 #endif
 505 }
 506
 507 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 508 {
 509         if (mode_is_float(mode))
 510                 return mode_D;
 511
 512         return mode_Iu;
 513 }
 514
 515 /**
 516  * Get the mode that should be used for spilling value node
 517  */
 518 static ir_mode *get_spill_mode(const ir_node *node)
 519 {
 520         ir_mode *mode = get_irn_mode(node);
 521         return get_spill_mode_mode(mode);
 522 }
 523
 524 /**
 525  * Checks whether an addressmode reload for a node with mode mode is compatible
 526  * with a spillslot of mode spill_mode
 527  */
 528 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 529 {
 530         return !mode_is_float(mode) || mode == spillmode;
 531 }
 532
 533 /**
 534  * Check if irn can load its operand at position i from memory (source addressmode).
 535  * @param irn    The irn to be checked
 536  * @param i      The operands position
 537  * @return Non-Zero if operand can be loaded
 538  */
 539 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 540 {
 541         ir_node       *op        = get_irn_n(irn, i);
 542         const ir_mode *mode      = get_irn_mode(op);
 543         const ir_mode *spillmode = get_spill_mode(op);
 544
 545         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 546             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 547             !ia32_is_spillmode_compatible(mode, spillmode) ||
 548             is_ia32_use_frame(irn))                            /* must not already use frame */
 549                 return 0;
 550
 551         switch (get_ia32_am_support(irn)) {
 552                 case ia32_am_none:
 553                         return 0;
 554
 555                 case ia32_am_unary:
 556                         if (i != n_ia32_unary_op)
 557                                 return 0;
 558                         break;
 559
 560                 case ia32_am_binary:
 561                         switch (i) {
 562                                 case n_ia32_binary_left: {
 563                                         const arch_register_req_t *req;
 564                                         if (!is_ia32_commutative(irn))
 565                                                 return 0;
 566
 567                                         /* we can't swap left/right for limited registers
 568                                          * (As this (currently) breaks constraint handling copies)
 569                                          */
 570                                         req = arch_get_irn_register_req_in(irn, n_ia32_binary_left);
 571                                         if (req->type & arch_register_req_type_limited)
 572                                                 return 0;
 573                                         break;
 574                                 }
 575
 576                                 case n_ia32_binary_right:
 577                                         break;
 578
 579                                 default:
 580                                         return 0;
 581                         }
 582                         break;
 583
 584                 default:
 585                         panic("Unknown AM type");
 586         }
 587
 588         /* HACK: must not already use "real" memory.
 589          * This can happen for Call and Div */
 590         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 591                 return 0;
 592
 593         return 1;
 594 }
 595
 596 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 597                                         unsigned int i)
 598 {
 599         ir_mode *load_mode;
 600         ir_mode *dest_op_mode;
 601
 602         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 603
 604         set_ia32_op_type(irn, ia32_AddrModeS);
 605
 606         load_mode    = get_irn_mode(get_irn_n(irn, i));
 607         dest_op_mode = get_ia32_ls_mode(irn);
 608         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 609                 set_ia32_ls_mode(irn, load_mode);
 610         }
 611         set_ia32_use_frame(irn);
 612         set_ia32_need_stackent(irn);
 613
 614         if (i == n_ia32_binary_left                    &&
 615             get_ia32_am_support(irn) == ia32_am_binary &&
 616             /* immediates are only allowed on the right side */
 617             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 618                 ia32_swap_left_right(irn);
 619                 i = n_ia32_binary_right;
 620         }
 621
 622         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 623
 624         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 625         set_irn_n(irn, n_ia32_mem,  spill);
 626         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 627         set_ia32_is_reload(irn);
 628 }
 629
 630 static const be_abi_callbacks_t ia32_abi_callbacks = {
 631         ia32_abi_get_between_type,
 632 };
 633
 634 /* register allocator interface */
 635 static const arch_irn_ops_t ia32_irn_ops = {
 636         ia32_classify,
 637         ia32_get_frame_entity,
 638         ia32_set_frame_offset,
 639         ia32_get_sp_bias,
 640         ia32_get_inverse,
 641         ia32_get_op_estimated_cost,
 642         ia32_possible_memory_operand,
 643         ia32_perform_memory_operand,
 644 };
 645
 646 static ir_entity *mcount = NULL;
 647 static int gprof = 0;
 648
 649 static void ia32_before_abi(ir_graph *irg)
 650 {
 651         if (gprof) {
 652                 if (mcount == NULL) {
 653                         ir_type *tp = new_type_method(0, 0);
 654                         ident   *id = new_id_from_str("mcount");
 655                         mcount = new_entity(get_glob_type(), id, tp);
 656                         /* FIXME: enter the right ld_ident here */
 657                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 658                         set_entity_visibility(mcount, ir_visibility_external);
 659                 }
 660                 instrument_initcall(irg, mcount);
 661         }
 662 }
 663
 664 /**
 665  * Transforms the standard firm graph into
 666  * an ia32 firm graph
 667  */
 668 static void ia32_prepare_graph(ir_graph *irg)
 669 {
 670         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 671
 672 #ifdef FIRM_GRGEN_BE
 673         switch (be_transformer) {
 674         case TRANSFORMER_DEFAULT:
 675                 /* transform remaining nodes into assembler instructions */
 676                 ia32_transform_graph(irg);
 677                 break;
 678
 679         case TRANSFORMER_PBQP:
 680         case TRANSFORMER_RAND:
 681                 /* transform nodes into assembler instructions by PBQP magic */
 682                 ia32_transform_graph_by_pbqp(irg);
 683                 break;
 684
 685         default:
 686                 panic("invalid transformer");
 687         }
 688 #else
 689         ia32_transform_graph(irg);
 690 #endif
 691
 692         /* do local optimizations (mainly CSE) */
 693         optimize_graph_df(irg);
 694
 695         if (irg_data->dump)
 696                 dump_ir_graph(irg, "transformed");
 697
 698         /* optimize address mode */
 699         ia32_optimize_graph(irg);
 700
 701         /* do code placement, to optimize the position of constants */
 702         place_code(irg);
 703
 704         if (irg_data->dump)
 705                 dump_ir_graph(irg, "place");
 706 }
 707
 708 ir_node *ia32_turn_back_am(ir_node *node)
 709 {
 710         dbg_info *dbgi  = get_irn_dbg_info(node);
 711         ir_graph *irg   = get_irn_irg(node);
 712         ir_node  *block = get_nodes_block(node);
 713         ir_node  *base  = get_irn_n(node, n_ia32_base);
 714         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 715         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 716         ir_node  *noreg;
 717
 718         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 719         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 720
 721         ia32_copy_am_attrs(load, node);
 722         if (is_ia32_is_reload(node))
 723                 set_ia32_is_reload(load);
 724         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 725
 726         switch (get_ia32_am_support(node)) {
 727                 case ia32_am_unary:
 728                         set_irn_n(node, n_ia32_unary_op, load_res);
 729                         break;
 730
 731                 case ia32_am_binary:
 732                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 733                                 set_irn_n(node, n_ia32_binary_left, load_res);
 734                         } else {
 735                                 set_irn_n(node, n_ia32_binary_right, load_res);
 736                         }
 737                         break;
 738
 739                 default:
 740                         panic("Unknown AM type");
 741         }
 742         noreg = ia32_new_NoReg_gp(current_ir_graph);
 743         set_irn_n(node, n_ia32_base,  noreg);
 744         set_irn_n(node, n_ia32_index, noreg);
 745         set_ia32_am_offs_int(node, 0);
 746         set_ia32_am_sc(node, NULL);
 747         set_ia32_am_scale(node, 0);
 748         clear_ia32_am_sc_sign(node);
 749
 750         /* rewire mem-proj */
 751         if (get_irn_mode(node) == mode_T) {
 752                 const ir_edge_t *edge;
 753                 foreach_out_edge(node, edge) {
 754                         ir_node *out = get_edge_src_irn(edge);
 755                         if (get_irn_mode(out) == mode_M) {
 756                                 set_Proj_pred(out, load);
 757                                 set_Proj_proj(out, pn_ia32_Load_M);
 758                                 break;
 759                         }
 760                 }
 761         }
 762
 763         set_ia32_op_type(node, ia32_Normal);
 764         if (sched_is_scheduled(node))
 765                 sched_add_before(node, load);
 766
 767         return load_res;
 768 }
 769
 770 static ir_node *flags_remat(ir_node *node, ir_node *after)
 771 {
 772         /* we should turn back source address mode when rematerializing nodes */
 773         ia32_op_type_t type;
 774         ir_node        *block;
 775         ir_node        *copy;
 776
 777         if (is_Block(after)) {
 778                 block = after;
 779         } else {
 780                 block = get_nodes_block(after);
 781         }
 782
 783         type = get_ia32_op_type(node);
 784         switch (type) {
 785                 case ia32_AddrModeS:
 786                         ia32_turn_back_am(node);
 787                         break;
 788
 789                 case ia32_AddrModeD:
 790                         /* TODO implement this later... */
 791                         panic("found DestAM with flag user %+F this should not happen", node);
 792
 793                 default: assert(type == ia32_Normal); break;
 794         }
 795
 796         copy = exact_copy(node);
 797         set_nodes_block(copy, block);
 798         sched_add_after(after, copy);
 799
 800         return copy;
 801 }
 802
 803 /**
 804  * Called before the register allocator.
 805  */
 806 static void ia32_before_ra(ir_graph *irg)
 807 {
 808         /* setup fpu rounding modes */
 809         ia32_setup_fpu_mode(irg);
 810
 811         /* fixup flags */
 812         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 813                            &flags_remat, NULL);
 814
 815         be_add_missing_keeps(irg);
 816 }
 817
 818
 819 /**
 820  * Transforms a be_Reload into a ia32 Load.
 821  */
 822 static void transform_to_Load(ir_node *node)
 823 {
 824         ir_graph *irg        = get_irn_irg(node);
 825         dbg_info *dbgi       = get_irn_dbg_info(node);
 826         ir_node *block       = get_nodes_block(node);
 827         ir_entity *ent       = be_get_frame_entity(node);
 828         ir_mode *mode        = get_irn_mode(node);
 829         ir_mode *spillmode   = get_spill_mode(node);
 830         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 831         ir_node *sched_point = NULL;
 832         ir_node *ptr         = get_irg_frame(irg);
 833         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 834         ir_node *new_op, *proj;
 835         const arch_register_t *reg;
 836
 837         if (sched_is_scheduled(node)) {
 838                 sched_point = sched_prev(node);
 839         }
 840
 841         if (mode_is_float(spillmode)) {
 842                 if (ia32_cg_config.use_sse2)
 843                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 844                 else
 845                         new_op = new_bd_ia32_vfld(dbgi, block, ptr, noreg, mem, spillmode);
 846         }
 847         else if (get_mode_size_bits(spillmode) == 128) {
 848                 /* Reload 128 bit SSE registers */
 849                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 850         }
 851         else
 852                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 853
 854         set_ia32_op_type(new_op, ia32_AddrModeS);
 855         set_ia32_ls_mode(new_op, spillmode);
 856         set_ia32_frame_ent(new_op, ent);
 857         set_ia32_use_frame(new_op);
 858         set_ia32_is_reload(new_op);
 859
 860         DBG_OPT_RELOAD2LD(node, new_op);
 861
 862         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 863
 864         if (sched_point) {
 865                 sched_add_after(sched_point, new_op);
 866                 sched_remove(node);
 867         }
 868
 869         /* copy the register from the old node to the new Load */
 870         reg = arch_get_irn_register(node);
 871         arch_set_irn_register(proj, reg);
 872
 873         SET_IA32_ORIG_NODE(new_op, node);
 874
 875         exchange(node, proj);
 876 }
 877
 878 /**
 879  * Transforms a be_Spill node into a ia32 Store.
 880  */
 881 static void transform_to_Store(ir_node *node)
 882 {
 883         ir_graph *irg  = get_irn_irg(node);
 884         dbg_info *dbgi = get_irn_dbg_info(node);
 885         ir_node *block = get_nodes_block(node);
 886         ir_entity *ent = be_get_frame_entity(node);
 887         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 888         ir_mode *mode  = get_spill_mode(spillval);
 889         ir_node *noreg = ia32_new_NoReg_gp(irg);
 890         ir_node *nomem = get_irg_no_mem(irg);
 891         ir_node *ptr   = get_irg_frame(irg);
 892         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 893         ir_node *res;
 894         ir_node *store;
 895         ir_node *sched_point = NULL;
 896
 897         if (sched_is_scheduled(node)) {
 898                 sched_point = sched_prev(node);
 899         }
 900
 901         if (mode_is_float(mode)) {
 902                 if (ia32_cg_config.use_sse2) {
 903                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 904                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 905                 } else {
 906                         store = new_bd_ia32_vfst(dbgi, block, ptr, noreg, nomem, val, mode);
 907                         res   = new_r_Proj(store, mode_M, pn_ia32_vfst_M);
 908                 }
 909         } else if (get_mode_size_bits(mode) == 128) {
 910                 /* Spill 128 bit SSE registers */
 911                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 912                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 913         } else if (get_mode_size_bits(mode) == 8) {
 914                 store = new_bd_ia32_Store8Bit(dbgi, block, ptr, noreg, nomem, val);
 915                 res   = new_r_Proj(store, mode_M, pn_ia32_Store8Bit_M);
 916         } else {
 917                 store = new_bd_ia32_Store(dbgi, block, ptr, noreg, nomem, val);
 918                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 919         }
 920
 921         set_ia32_op_type(store, ia32_AddrModeD);
 922         set_ia32_ls_mode(store, mode);
 923         set_ia32_frame_ent(store, ent);
 924         set_ia32_use_frame(store);
 925         set_ia32_is_spill(store);
 926         SET_IA32_ORIG_NODE(store, node);
 927         DBG_OPT_SPILL2ST(node, store);
 928
 929         if (sched_point) {
 930                 sched_add_after(sched_point, store);
 931                 sched_remove(node);
 932         }
 933
 934         exchange(node, res);
 935 }
 936
 937 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 938 {
 939         dbg_info *dbgi  = get_irn_dbg_info(node);
 940         ir_node  *block = get_nodes_block(node);
 941         ir_graph *irg   = get_irn_irg(node);
 942         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 943         ir_node  *frame = get_irg_frame(irg);
 944
 945         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 946
 947         set_ia32_frame_ent(push, ent);
 948         set_ia32_use_frame(push);
 949         set_ia32_op_type(push, ia32_AddrModeS);
 950         set_ia32_ls_mode(push, mode_Is);
 951         set_ia32_is_spill(push);
 952
 953         sched_add_before(schedpoint, push);
 954         return push;
 955 }
 956
 957 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 958 {
 959         dbg_info *dbgi  = get_irn_dbg_info(node);
 960         ir_node  *block = get_nodes_block(node);
 961         ir_graph *irg   = get_irn_irg(node);
 962         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 963         ir_node  *frame = get_irg_frame(irg);
 964
 965         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 966                                           get_irg_no_mem(irg), sp);
 967
 968         set_ia32_frame_ent(pop, ent);
 969         set_ia32_use_frame(pop);
 970         set_ia32_op_type(pop, ia32_AddrModeD);
 971         set_ia32_ls_mode(pop, mode_Is);
 972         set_ia32_is_reload(pop);
 973
 974         sched_add_before(schedpoint, pop);
 975
 976         return pop;
 977 }
 978
 979 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 980 {
 981         dbg_info *dbgi   = get_irn_dbg_info(node);
 982         ir_mode  *spmode = mode_Iu;
 983         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 984         ir_node *sp;
 985
 986         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 987         arch_set_irn_register(sp, spreg);
 988
 989         return sp;
 990 }
 991
 992 /**
 993  * Transform MemPerm, currently we do this the ugly way and produce
 994  * push/pop into/from memory cascades. This is possible without using
 995  * any registers.
 996  */
 997 static void transform_MemPerm(ir_node *node)
 998 {
 999         ir_node         *block = get_nodes_block(node);
1000         ir_graph        *irg   = get_irn_irg(node);
1001         ir_node         *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
1002         int              arity = be_get_MemPerm_entity_arity(node);
1003         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1004         ir_node         *in[1];
1005         ir_node         *keep;
1006         int              i;
1007         const ir_edge_t *edge;
1008         const ir_edge_t *next;
1009
1010         /* create Pushs */
1011         for (i = 0; i < arity; ++i) {
1012                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1013                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1014                 ir_type *enttype = get_entity_type(inent);
1015                 unsigned entsize = get_type_size_bytes(enttype);
1016                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1017                 ir_node *mem = get_irn_n(node, i + 1);
1018                 ir_node *push;
1019
1020                 /* work around cases where entities have different sizes */
1021                 if (entsize2 < entsize)
1022                         entsize = entsize2;
1023                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1024
1025                 push = create_push(node, node, sp, mem, inent);
1026                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1027                 if (entsize == 8) {
1028                         /* add another push after the first one */
1029                         push = create_push(node, node, sp, mem, inent);
1030                         add_ia32_am_offs_int(push, 4);
1031                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1032                 }
1033
1034                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
1035         }
1036
1037         /* create pops */
1038         for (i = arity - 1; i >= 0; --i) {
1039                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1040                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1041                 ir_type *enttype = get_entity_type(outent);
1042                 unsigned entsize = get_type_size_bytes(enttype);
1043                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1044                 ir_node *pop;
1045
1046                 /* work around cases where entities have different sizes */
1047                 if (entsize2 < entsize)
1048                         entsize = entsize2;
1049                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1050
1051                 pop = create_pop(node, node, sp, outent);
1052                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1053                 if (entsize == 8) {
1054                         add_ia32_am_offs_int(pop, 4);
1055
1056                         /* add another pop after the first one */
1057                         pop = create_pop(node, node, sp, outent);
1058                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1059                 }
1060
1061                 pops[i] = pop;
1062         }
1063
1064         in[0] = sp;
1065         keep  = be_new_Keep(block, 1, in);
1066         sched_add_before(node, keep);
1067
1068         /* exchange memprojs */
1069         foreach_out_edge_safe(node, edge, next) {
1070                 ir_node *proj = get_edge_src_irn(edge);
1071                 int p = get_Proj_proj(proj);
1072
1073                 assert(p < arity);
1074
1075                 set_Proj_pred(proj, pops[p]);
1076                 set_Proj_proj(proj, pn_ia32_Pop_M);
1077         }
1078
1079         /* remove memperm */
1080         sched_remove(node);
1081         kill_node(node);
1082 }
1083
1084 /**
1085  * Block-Walker: Calls the transform functions Spill and Reload.
1086  */
1087 static void ia32_after_ra_walker(ir_node *block, void *env)
1088 {
1089         ir_node *node, *prev;
1090         (void) env;
1091
1092         /* beware: the schedule is changed here */
1093         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1094                 prev = sched_prev(node);
1095
1096                 if (be_is_Reload(node)) {
1097                         transform_to_Load(node);
1098                 } else if (be_is_Spill(node)) {
1099                         transform_to_Store(node);
1100                 } else if (be_is_MemPerm(node)) {
1101                         transform_MemPerm(node);
1102                 }
1103         }
1104 }
1105
1106 /**
1107  * Collects nodes that need frame entities assigned.
1108  */
1109 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1110 {
1111         be_fec_env_t  *env = (be_fec_env_t*)data;
1112         const ir_mode *mode;
1113         int            align;
1114
1115         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1116                 mode  = get_spill_mode_mode(get_irn_mode(node));
1117                 align = get_mode_size_bytes(mode);
1118         } else if (is_ia32_irn(node)         &&
1119                         get_ia32_frame_ent(node) == NULL &&
1120                         is_ia32_use_frame(node)) {
1121                 if (is_ia32_need_stackent(node))
1122                         goto need_stackent;
1123
1124                 switch (get_ia32_irn_opcode(node)) {
1125 need_stackent:
1126                         case iro_ia32_Load: {
1127                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1128
1129                                 if (attr->data.need_32bit_stackent) {
1130                                         mode = mode_Is;
1131                                 } else if (attr->data.need_64bit_stackent) {
1132                                         mode = mode_Ls;
1133                                 } else {
1134                                         mode = get_ia32_ls_mode(node);
1135                                         if (is_ia32_is_reload(node))
1136                                                 mode = get_spill_mode_mode(mode);
1137                                 }
1138                                 align = get_mode_size_bytes(mode);
1139                                 break;
1140                         }
1141
1142                         case iro_ia32_vfild:
1143                         case iro_ia32_vfld:
1144                         case iro_ia32_xLoad: {
1145                                 mode  = get_ia32_ls_mode(node);
1146                                 align = 4;
1147                                 break;
1148                         }
1149
1150                         case iro_ia32_FldCW: {
1151                                 /* although 2 byte would be enough 4 byte performs best */
1152                                 mode  = mode_Iu;
1153                                 align = 4;
1154                                 break;
1155                         }
1156
1157                         default:
1158 #ifndef NDEBUG
1159                                 panic("unexpected frame user while collection frame entity nodes");
1160
1161                         case iro_ia32_FnstCW:
1162                         case iro_ia32_Store8Bit:
1163                         case iro_ia32_Store:
1164                         case iro_ia32_fst:
1165                         case iro_ia32_fstp:
1166                         case iro_ia32_vfist:
1167                         case iro_ia32_vfisttp:
1168                         case iro_ia32_vfst:
1169                         case iro_ia32_xStore:
1170                         case iro_ia32_xStoreSimple:
1171 #endif
1172                                 return;
1173                 }
1174         } else {
1175                 return;
1176         }
1177         be_node_needs_frame_entity(env, node, mode, align);
1178 }
1179
1180 static int determine_ebp_input(ir_node *ret)
1181 {
1182         const arch_register_t *bp = &ia32_registers[REG_EBP];
1183         int   arity               = get_irn_arity(ret);
1184         int   i;
1185
1186         for (i = 0; i < arity; ++i) {
1187                 ir_node *input = get_irn_n(ret, i);
1188                 if (arch_get_irn_register(input) == bp)
1189                         return i;
1190         }
1191         panic("no ebp input found at %+F", ret);
1192 }
1193
1194 static void introduce_epilog(ir_node *ret)
1195 {
1196         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1197         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1198         ir_graph              *irg        = get_irn_irg(ret);
1199         ir_type               *frame_type = get_irg_frame_type(irg);
1200         unsigned               frame_size = get_type_size_bytes(frame_type);
1201         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1202         ir_node               *block      = get_nodes_block(ret);
1203         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1204         ir_node               *curr_sp    = first_sp;
1205         ir_mode               *mode_gp    = mode_Iu;
1206
1207         if (!layout->sp_relative) {
1208                 int      n_ebp   = determine_ebp_input(ret);
1209                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1210                 if (ia32_cg_config.use_leave) {
1211                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1212                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1213                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1214                         arch_set_irn_register(curr_bp, bp);
1215                         arch_set_irn_register(curr_sp, sp);
1216                         sched_add_before(ret, leave);
1217                 } else {
1218                         ir_node *pop;
1219                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1220                         /* copy ebp to esp */
1221                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1222                         arch_set_irn_register(curr_sp, sp);
1223                         sched_add_before(ret, curr_sp);
1224
1225                         /* pop ebp */
1226                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1227                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1228                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1229                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1230                         arch_set_irn_register(curr_bp, bp);
1231                         arch_set_irn_register(curr_sp, sp);
1232                         sched_add_before(ret, pop);
1233
1234                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1235                 }
1236                 set_irn_n(ret, n_ebp, curr_bp);
1237         } else {
1238                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1239                 sched_add_before(ret, incsp);
1240                 curr_sp = incsp;
1241         }
1242         set_irn_n(ret, n_be_Return_sp, curr_sp);
1243
1244         /* keep verifier happy... */
1245         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1246                 kill_node(first_sp);
1247         }
1248 }
1249
1250 /**
1251  * put the Prolog code at the beginning, epilog code before each return
1252  */
1253 static void introduce_prolog_epilog(ir_graph *irg)
1254 {
1255         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1256         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1257         ir_node               *start      = get_irg_start(irg);
1258         ir_node               *block      = get_nodes_block(start);
1259         ir_type               *frame_type = get_irg_frame_type(irg);
1260         unsigned               frame_size = get_type_size_bytes(frame_type);
1261         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1262         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1263         ir_node               *curr_sp    = initial_sp;
1264         ir_mode               *mode_gp    = mode_Iu;
1265
1266         if (!layout->sp_relative) {
1267                 /* push ebp */
1268                 ir_node *mem        = get_irg_initial_mem(irg);
1269                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1270                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1271                 ir_node *curr_bp    = initial_bp;
1272                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, curr_bp, curr_sp);
1273                 ir_node *incsp;
1274
1275                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1276                 mem     = new_r_Proj(push, mode_M, pn_ia32_Push_M);
1277                 arch_set_irn_register(curr_sp, sp);
1278                 sched_add_after(start, push);
1279
1280                 /* move esp to ebp */
1281                 curr_bp = be_new_Copy(block, curr_sp);
1282                 sched_add_after(push, curr_bp);
1283                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1284                 curr_sp = be_new_CopyKeep_single(block, curr_sp, curr_bp);
1285                 sched_add_after(curr_bp, curr_sp);
1286                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1287                 edges_reroute(initial_bp, curr_bp);
1288                 set_irn_n(push, n_ia32_Push_val, initial_bp);
1289
1290                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1291                 edges_reroute(initial_sp, incsp);
1292                 set_irn_n(push, n_ia32_Push_stack, initial_sp);
1293                 sched_add_after(curr_sp, incsp);
1294
1295                 layout->initial_bias = -4;
1296         } else {
1297                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1298                 edges_reroute(initial_sp, incsp);
1299                 be_set_IncSP_pred(incsp, curr_sp);
1300                 sched_add_after(start, incsp);
1301         }
1302
1303         /* introduce epilog for every return node */
1304         {
1305                 ir_node *end_block = get_irg_end_block(irg);
1306                 int      arity     = get_irn_arity(end_block);
1307                 int      i;
1308
1309                 for (i = 0; i < arity; ++i) {
1310                         ir_node *ret = get_irn_n(end_block, i);
1311                         assert(be_is_Return(ret));
1312                         introduce_epilog(ret);
1313                 }
1314         }
1315 }
1316
1317 /**
1318  * Last touchups for the graph before emit: x87 simulation to replace the
1319  * virtual with real x87 instructions, creating a block schedule and peephole
1320  * optimisations.
1321  */
1322 static void ia32_finish(ir_graph *irg)
1323 {
1324         ia32_irg_data_t   *irg_data     = ia32_get_irg_data(irg);
1325         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1326         bool               at_begin     = stack_layout->sp_relative ? true : false;
1327         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1328
1329         /* create and coalesce frame entities */
1330         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1331         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1332         be_free_frame_entity_coalescer(fec_env);
1333
1334         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1335
1336         introduce_prolog_epilog(irg);
1337
1338         /* fix stack entity offsets */
1339         be_abi_fix_stack_nodes(irg);
1340         be_abi_fix_stack_bias(irg);
1341
1342         /* fix 2-address code constraints */
1343         ia32_finish_irg(irg);
1344
1345         /* we might have to rewrite x87 virtual registers */
1346         if (irg_data->do_x87_sim) {
1347                 ia32_x87_simulate_graph(irg);
1348         }
1349
1350         /* do peephole optimisations */
1351         ia32_peephole_optimization(irg);
1352
1353         be_remove_dead_nodes_from_schedule(irg);
1354
1355         /* create block schedule, this also removes empty blocks which might
1356          * produce critical edges */
1357         irg_data->blk_sched = be_create_block_schedule(irg);
1358 }
1359
1360 /**
1361  * Emits the code, closes the output file and frees
1362  * the code generator interface.
1363  */
1364 static void ia32_emit(ir_graph *irg)
1365 {
1366         if (ia32_cg_config.emit_machcode) {
1367                 ia32_gen_binary_routine(irg);
1368         } else {
1369                 ia32_gen_routine(irg);
1370         }
1371 }
1372
1373 /**
1374  * Returns the node representing the PIC base.
1375  */
1376 static ir_node *ia32_get_pic_base(ir_graph *irg)
1377 {
1378         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1379         ir_node         *block;
1380         ir_node         *get_eip = irg_data->get_eip;
1381         if (get_eip != NULL)
1382                 return get_eip;
1383
1384         block             = get_irg_start_block(irg);
1385         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1386         irg_data->get_eip = get_eip;
1387
1388         return get_eip;
1389 }
1390
1391 /**
1392  * Initializes a IA32 code generator.
1393  */
1394 static void ia32_init_graph(ir_graph *irg)
1395 {
1396         struct obstack  *obst     = be_get_be_obst(irg);
1397         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1398
1399         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1400
1401         if (gprof) {
1402                 /* Linux gprof implementation needs base pointer */
1403                 be_get_irg_options(irg)->omit_fp = 0;
1404         }
1405
1406         be_birg_from_irg(irg)->isa_link = irg_data;
1407 }
1408
1409
1410 /**
1411  * Set output modes for GCC
1412  */
1413 static const tarval_mode_info mo_integer = {
1414         TVO_HEX,
1415         "0x",
1416         NULL,
1417 };
1418
1419 /*
1420  * set the tarval output mode of all integer modes to decimal
1421  */
1422 static void set_tarval_output_modes(void)
1423 {
1424         size_t i;
1425
1426         for (i = get_irp_n_modes(); i > 0;) {
1427                 ir_mode *mode = get_irp_mode(--i);
1428
1429                 if (mode_is_int(mode))
1430                         set_tarval_mode_output_option(mode, &mo_integer);
1431         }
1432 }
1433
1434 extern const arch_isa_if_t ia32_isa_if;
1435
1436 /**
1437  * The template that generates a new ISA object.
1438  * Note that this template can be changed by command line
1439  * arguments.
1440  */
1441 static ia32_isa_t ia32_isa_template = {
1442         {
1443                 &ia32_isa_if,            /* isa interface implementation */
1444                 N_IA32_REGISTERS,
1445                 ia32_registers,
1446                 N_IA32_CLASSES,
1447                 ia32_reg_classes,
1448                 &ia32_registers[REG_ESP],  /* stack pointer register */
1449                 &ia32_registers[REG_EBP],  /* base pointer register */
1450                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1451                 2,                       /* power of two stack alignment, 2^2 == 4 */
1452                 NULL,                    /* main environment */
1453                 7,                       /* costs for a spill instruction */
1454                 5,                       /* costs for a reload instruction */
1455                 false,                   /* no custom abi handling */
1456         },
1457         NULL,                    /* types */
1458         NULL,                    /* tv_ents */
1459         NULL,                    /* abstract machine */
1460         IA32_FPU_ARCH_X87,       /* FPU architecture */
1461 };
1462
1463 static void init_asm_constraints(void)
1464 {
1465         be_init_default_asm_constraint_flags();
1466
1467         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1468         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1469         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1470         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1471         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1472         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1473         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1474         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1475         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1476         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1477         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1478         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1479         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1480         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1481         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1482         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1483         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1484         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1485         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1486         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1487
1488         /* no support for autodecrement/autoincrement */
1489         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1490         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1491         /* no float consts */
1492         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1493         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1494         /* makes no sense on x86 */
1495         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1496         /* no support for sse consts yet */
1497         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1498         /* no support for x87 consts yet */
1499         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1500         /* no support for mmx registers yet */
1501         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1502         /* not available in 32bit mode */
1503         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1504         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1505
1506         /* no code yet to determine register class needed... */
1507         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1508 }
1509
1510 /**
1511  * Initializes the backend ISA.
1512  */
1513 static arch_env_t *ia32_init(FILE *file_handle)
1514 {
1515         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1516
1517         set_tarval_output_modes();
1518
1519         *isa = ia32_isa_template;
1520
1521         if (ia32_mode_fpcw == NULL) {
1522                 ia32_mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1523         }
1524
1525         ia32_register_init();
1526         ia32_create_opcodes(&ia32_irn_ops);
1527
1528         be_emit_init(file_handle);
1529         isa->types          = pmap_create();
1530         isa->tv_ent         = pmap_create();
1531         isa->cpu            = ia32_init_machine_description();
1532
1533         /* enter the ISA object into the intrinsic environment */
1534         intrinsic_env.isa = isa;
1535
1536         return &isa->base;
1537 }
1538
1539
1540
1541 /**
1542  * Closes the output file and frees the ISA structure.
1543  */
1544 static void ia32_done(void *self)
1545 {
1546         ia32_isa_t *isa = (ia32_isa_t*)self;
1547
1548         /* emit now all global declarations */
1549         be_gas_emit_decls(isa->base.main_env);
1550
1551         pmap_destroy(isa->tv_ent);
1552         pmap_destroy(isa->types);
1553
1554         be_emit_exit();
1555
1556         free(self);
1557 }
1558
1559
1560 /**
1561  * Get the register class which shall be used to store a value of a given mode.
1562  * @param self The this pointer.
1563  * @param mode The mode in question.
1564  * @return A register class which can hold values of the given mode.
1565  */
1566 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1567 {
1568         if (mode_is_float(mode)) {
1569                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1570         }
1571         else
1572                 return &ia32_reg_classes[CLASS_ia32_gp];
1573 }
1574
1575 /**
1576  * Returns the register for parameter nr.
1577  */
1578 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1579                                                     const ir_mode *mode)
1580 {
1581         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1582                 &ia32_registers[REG_ECX],
1583                 &ia32_registers[REG_EDX],
1584                 NULL
1585         };
1586         static const unsigned MAXNUM_GPREG_ARGS = 3;
1587
1588         static const arch_register_t *gpreg_param_reg_regparam[] = {
1589                 &ia32_registers[REG_EAX],
1590                 &ia32_registers[REG_EDX],
1591                 &ia32_registers[REG_ECX]
1592         };
1593
1594         static const arch_register_t *gpreg_param_reg_this[] = {
1595                 &ia32_registers[REG_ECX],
1596                 NULL,
1597                 NULL
1598         };
1599
1600         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1601                 &ia32_registers[REG_XMM0],
1602                 &ia32_registers[REG_XMM1],
1603                 &ia32_registers[REG_XMM2],
1604                 &ia32_registers[REG_XMM3],
1605                 &ia32_registers[REG_XMM4],
1606                 &ia32_registers[REG_XMM5],
1607                 &ia32_registers[REG_XMM6],
1608                 &ia32_registers[REG_XMM7]
1609         };
1610
1611         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1612                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1613         };
1614         static const unsigned MAXNUM_SSE_ARGS = 8;
1615
1616         if ((cc & cc_this_call) && nr == 0)
1617                 return gpreg_param_reg_this[0];
1618
1619         if (! (cc & cc_reg_param))
1620                 return NULL;
1621
1622         if (mode_is_float(mode)) {
1623                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1624                         return NULL;
1625                 if (nr >= MAXNUM_SSE_ARGS)
1626                         return NULL;
1627
1628                 if (cc & cc_this_call) {
1629                         return fpreg_sse_param_reg_this[nr];
1630                 }
1631                 return fpreg_sse_param_reg_std[nr];
1632         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1633                 unsigned num_regparam;
1634
1635                 if (get_mode_size_bits(mode) > 32)
1636                         return NULL;
1637
1638                 if (nr >= MAXNUM_GPREG_ARGS)
1639                         return NULL;
1640
1641                 if (cc & cc_this_call) {
1642                         return gpreg_param_reg_this[nr];
1643                 }
1644                 num_regparam = cc & ~cc_bits;
1645                 if (num_regparam == 0) {
1646                         /* default fastcall */
1647                         return gpreg_param_reg_fastcall[nr];
1648                 }
1649                 if (nr < num_regparam)
1650                         return gpreg_param_reg_regparam[nr];
1651                 return NULL;
1652         }
1653
1654         panic("unknown argument mode");
1655 }
1656
1657 /**
1658  * Get the ABI restrictions for procedure calls.
1659  * @param self        The this pointer.
1660  * @param method_type The type of the method (procedure) in question.
1661  * @param abi         The abi object to be modified
1662  */
1663 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1664                               be_abi_call_t *abi)
1665 {
1666         unsigned  cc;
1667         int       n, i, regnum;
1668         int                 pop_amount = 0;
1669         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1670
1671         (void) self;
1672
1673         /* set abi flags for calls */
1674         call_flags.bits.store_args_sequential = 0;
1675         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1676         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1677         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1678
1679         /* set parameter passing style */
1680         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1681
1682         cc = get_method_calling_convention(method_type);
1683         if (get_method_variadicity(method_type) == variadicity_variadic) {
1684                 /* pass all parameters of a variadic function on the stack */
1685                 cc = cc_cdecl_set | (cc & cc_this_call);
1686         } else {
1687                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1688                     ia32_cg_config.optimize_cc) {
1689                         /* set the fast calling conventions (allowing up to 3) */
1690                         cc = SET_FASTCALL(cc) | 3;
1691                 }
1692         }
1693
1694         /* we have to pop the shadow parameter ourself for compound calls */
1695         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1696                         && !(cc & cc_reg_param)) {
1697                 pop_amount += get_mode_size_bytes(mode_P_data);
1698         }
1699
1700         n = get_method_n_params(method_type);
1701         for (i = regnum = 0; i < n; i++) {
1702                 const arch_register_t *reg  = NULL;
1703                 ir_type               *tp   = get_method_param_type(method_type, i);
1704                 ir_mode               *mode = get_type_mode(tp);
1705
1706                 if (mode != NULL) {
1707                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1708                 }
1709                 if (reg != NULL) {
1710                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1711                         ++regnum;
1712                 } else {
1713                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1714                          * movl has a shorter opcode than mov[sz][bw]l */
1715                         ir_mode *load_mode = mode;
1716
1717                         if (mode != NULL) {
1718                                 unsigned size = get_mode_size_bytes(mode);
1719
1720                                 if (cc & cc_callee_clear_stk) {
1721                                         pop_amount += (size + 3U) & ~3U;
1722                                 }
1723
1724                                 if (size < 4) load_mode = mode_Iu;
1725                         }
1726
1727                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1728                 }
1729         }
1730
1731         be_abi_call_set_pop(abi, pop_amount);
1732
1733         /* set return registers */
1734         n = get_method_n_ress(method_type);
1735
1736         assert(n <= 2 && "more than two results not supported");
1737
1738         /* In case of 64bit returns, we will have two 32bit values */
1739         if (n == 2) {
1740                 ir_type *tp   = get_method_res_type(method_type, 0);
1741                 ir_mode *mode = get_type_mode(tp);
1742
1743                 assert(!mode_is_float(mode) && "two FP results not supported");
1744
1745                 tp   = get_method_res_type(method_type, 1);
1746                 mode = get_type_mode(tp);
1747
1748                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1749
1750                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1751                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1752         }
1753         else if (n == 1) {
1754                 ir_type *tp   = get_method_res_type(method_type, 0);
1755                 ir_mode *mode = get_type_mode(tp);
1756                 const arch_register_t *reg;
1757                 assert(is_atomic_type(tp));
1758
1759                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1760
1761                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1762         }
1763 }
1764
1765 /**
1766  * Returns the necessary byte alignment for storing a register of given class.
1767  */
1768 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1769 {
1770         ir_mode *mode = arch_register_class_mode(cls);
1771         int bytes     = get_mode_size_bytes(mode);
1772
1773         if (mode_is_float(mode) && bytes > 8)
1774                 return 16;
1775         return bytes;
1776 }
1777
1778 /**
1779  * Return irp irgs in the desired order.
1780  */
1781 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1782 {
1783         (void) self;
1784         (void) irg_list;
1785         return NULL;
1786 }
1787
1788 static void ia32_mark_remat(ir_node *node)
1789 {
1790         if (is_ia32_irn(node)) {
1791                 set_ia32_is_remat(node);
1792         }
1793 }
1794
1795 /**
1796  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1797  */
1798 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1799                                  ir_node *mux_false)
1800 {
1801         ir_node    *cmp_l;
1802         ir_node    *cmp_r;
1803         ir_relation relation;
1804
1805         if (!is_Cmp(sel))
1806                 return false;
1807
1808         cmp_l = get_Cmp_left(sel);
1809         cmp_r = get_Cmp_right(sel);
1810         if (!mode_is_float(get_irn_mode(cmp_l)))
1811                 return false;
1812
1813         /* check for min/max. They're defined as (C-Semantik):
1814          *  min(a, b) = a < b ? a : b
1815          *  or min(a, b) = a <= b ? a : b
1816          *  max(a, b) = a > b ? a : b
1817          *  or max(a, b) = a >= b ? a : b
1818          * (Note we only handle float min/max here)
1819          */
1820         relation = get_Cmp_relation(sel);
1821         switch (relation) {
1822         case ir_relation_greater_equal:
1823         case ir_relation_greater:
1824                 /* this is a max */
1825                 if (cmp_l == mux_true && cmp_r == mux_false)
1826                         return true;
1827                 break;
1828         case ir_relation_less_equal:
1829         case ir_relation_less:
1830                 /* this is a min */
1831                 if (cmp_l == mux_true && cmp_r == mux_false)
1832                         return true;
1833                 break;
1834         case ir_relation_unordered_greater_equal:
1835         case ir_relation_unordered_greater:
1836                 /* this is a min */
1837                 if (cmp_l == mux_false && cmp_r == mux_true)
1838                         return true;
1839                 break;
1840         case ir_relation_unordered_less_equal:
1841         case ir_relation_unordered_less:
1842                 /* this is a max */
1843                 if (cmp_l == mux_false && cmp_r == mux_true)
1844                         return true;
1845                 break;
1846
1847         default:
1848                 break;
1849         }
1850
1851         return false;
1852 }
1853
1854 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1855 {
1856         ir_mode *mode = get_irn_mode(mux_true);
1857         (void) sel;
1858
1859         if (!mode_is_int(mode) && !mode_is_reference(mode)
1860                         && mode != mode_b)
1861                 return false;
1862
1863         if (is_Const(mux_true) && is_Const(mux_false)) {
1864                 /* we can create a set plus up two 3 instructions for any combination
1865                  * of constants */
1866                 return true;
1867         }
1868
1869         return false;
1870 }
1871
1872 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1873                                      ir_node *mux_false)
1874 {
1875         (void) sel;
1876
1877         if (!mode_is_float(get_irn_mode(mux_true)))
1878                 return false;
1879
1880         return is_Const(mux_true) && is_Const(mux_false);
1881 }
1882
1883 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1884 {
1885         ir_node    *cmp_left;
1886         ir_node    *cmp_right;
1887         ir_node    *sub_left;
1888         ir_node    *sub_right;
1889         ir_mode    *mode;
1890         ir_relation relation;
1891
1892         if (!is_Cmp(sel))
1893                 return false;
1894
1895         mode = get_irn_mode(mux_true);
1896         if (mode_is_signed(mode) || mode_is_float(mode))
1897                 return false;
1898
1899         relation  = get_Cmp_relation(sel);
1900         cmp_left  = get_Cmp_left(sel);
1901         cmp_right = get_Cmp_right(sel);
1902
1903         /* "move" zero constant to false input */
1904         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1905                 ir_node *tmp = mux_false;
1906                 mux_false = mux_true;
1907                 mux_true  = tmp;
1908                 relation = get_negated_relation(relation);
1909         }
1910         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1911                 return false;
1912         if (!is_Sub(mux_true))
1913                 return false;
1914         sub_left  = get_Sub_left(mux_true);
1915         sub_right = get_Sub_right(mux_true);
1916
1917         /* Mux(a >=u b, 0, a-b) */
1918         if ((relation & ir_relation_greater)
1919                         && sub_left == cmp_left && sub_right == cmp_right)
1920                 return true;
1921         /* Mux(a <=u b, 0, b-a) */
1922         if ((relation & ir_relation_less)
1923                         && sub_left == cmp_right && sub_right == cmp_left)
1924                 return true;
1925
1926         return false;
1927 }
1928
1929 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1930                                ir_node *mux_true)
1931 {
1932         ir_mode *mode;
1933
1934         /* we can handle Set for all modes and compares */
1935         if (mux_is_set(sel, mux_true, mux_false))
1936                 return true;
1937         /* SSE has own min/max operations */
1938         if (ia32_cg_config.use_sse2
1939                         && mux_is_float_min_max(sel, mux_true, mux_false))
1940                 return true;
1941         /* we can handle Mux(?, Const[f], Const[f]) */
1942         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1943 #ifdef FIRM_GRGEN_BE
1944                 /* well, some code selectors can't handle it */
1945                 if (be_transformer != TRANSFORMER_PBQP
1946                                 || be_transformer != TRANSFORMER_RAND)
1947                         return true;
1948 #else
1949                 return true;
1950 #endif
1951         }
1952
1953         /* no support for 64bit inputs to cmov */
1954         mode = get_irn_mode(mux_true);
1955         if (get_mode_size_bits(mode) > 32)
1956                 return false;
1957         /* we can handle Abs for all modes and compares (except 64bit) */
1958         if (ir_mux_is_abs(sel, mux_true, mux_false) != 0)
1959                 return true;
1960         /* we can't handle MuxF yet */
1961         if (mode_is_float(mode))
1962                 return false;
1963
1964         if (mux_is_doz(sel, mux_true, mux_false))
1965                 return true;
1966
1967         /* Check Cmp before the node */
1968         if (is_Cmp(sel)) {
1969                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1970
1971                 /* we can't handle 64bit compares */
1972                 if (get_mode_size_bits(cmp_mode) > 32)
1973                         return false;
1974
1975                 /* we can't handle float compares */
1976                 if (mode_is_float(cmp_mode))
1977                         return false;
1978         }
1979
1980         /* did we disable cmov generation? */
1981         if (!ia32_cg_config.use_cmov)
1982                 return false;
1983
1984         /* we can use a cmov */
1985         return true;
1986 }
1987
1988 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
1989 {
1990         (void) c;
1991
1992         /* we already added all our simple flags to the flags modifier list in
1993          * init, so this flag we don't know. */
1994         return ASM_CONSTRAINT_FLAG_INVALID;
1995 }
1996
1997 static int ia32_is_valid_clobber(const char *clobber)
1998 {
1999         return ia32_get_clobber_register(clobber) != NULL;
2000 }
2001
2002 static ir_node *ia32_create_set(ir_node *cond)
2003 {
2004         /* ia32-set function produces 8-bit results which have to be converted */
2005         ir_node *set   = ir_create_mux_set(cond, mode_Bu);
2006         ir_node *block = get_nodes_block(set);
2007         return new_r_Conv(block, set, mode_Iu);
2008 }
2009
2010 static void ia32_lower_for_target(void)
2011 {
2012         size_t i, n_irgs = get_irp_n_irgs();
2013         lower_mode_b_config_t lower_mode_b_config = {
2014                 mode_Iu,  /* lowered mode */
2015                 ia32_create_set,
2016                 0,        /* don't lower direct compares */
2017         };
2018
2019         /* perform doubleword lowering */
2020         lwrdw_param_t lower_dw_params = {
2021                 1,  /* little endian */
2022                 64, /* doubleword size */
2023                 ia32_create_intrinsic_fkt,
2024                 &intrinsic_env,
2025         };
2026
2027         /* lower compound param handling */
2028         lower_calls_with_compounds(LF_RETURN_HIDDEN);
2029
2030         /* replace floating point operations by function calls */
2031         if (ia32_cg_config.use_softfloat) {
2032                 lower_floating_point();
2033         }
2034
2035         ir_prepare_dw_lowering(&lower_dw_params);
2036         ir_lower_dw_ops();
2037
2038         for (i = 0; i < n_irgs; ++i) {
2039                 ir_graph *irg = get_irp_irg(i);
2040                 /* lower for mode_b stuff */
2041                 ir_lower_mode_b(irg, &lower_mode_b_config);
2042                 /* break up switches with wide ranges */
2043                 lower_switch(irg, 4, 256, false);
2044         }
2045 }
2046
2047 /**
2048  * Create the trampoline code.
2049  */
2050 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2051 {
2052         ir_graph *irg  = get_irn_irg(block);
2053         ir_node  *p    = trampoline;
2054         ir_mode  *mode = get_irn_mode(p);
2055         ir_node  *st;
2056
2057         /* mov  ecx,<env> */
2058         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2059         mem = new_r_Proj(st, mode_M, pn_Store_M);
2060         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2061         st  = new_r_Store(block, mem, p, env, cons_none);
2062         mem = new_r_Proj(st, mode_M, pn_Store_M);
2063         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2064         /* jmp  <callee> */
2065         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2066         mem = new_r_Proj(st, mode_M, pn_Store_M);
2067         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2068         st  = new_r_Store(block, mem, p, callee, cons_none);
2069         mem = new_r_Proj(st, mode_M, pn_Store_M);
2070         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2071
2072         return mem;
2073 }
2074
2075 /**
2076  * Returns the libFirm configuration parameter for this backend.
2077  */
2078 static const backend_params *ia32_get_libfirm_params(void)
2079 {
2080         static const ir_settings_arch_dep_t ad = {
2081                 1,                   /* also use subs */
2082                 4,                   /* maximum shifts */
2083                 63,                  /* maximum shift amount */
2084                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2085
2086                 1,  /* allow Mulhs */
2087                 1,  /* allow Mulus */
2088                 32, /* Mulh allowed up to 32 bit */
2089         };
2090         static backend_params p = {
2091                 1,     /* support inline assembly */
2092                 1,     /* support Rotl nodes */
2093                 0,     /* little endian */
2094                 1,     /* modulo shift efficient */
2095                 0,     /* non-modulo shift not efficient */
2096                 &ad,   /* will be set later */
2097                 ia32_is_mux_allowed,
2098                 32,    /* machine_size */
2099                 NULL,  /* float arithmetic mode, will be set below */
2100                 NULL,  /* long long type */
2101                 NULL,  /* unsigned long long type */
2102                 NULL,  /* long double type */
2103                 12,    /* size of trampoline code */
2104                 4,     /* alignment of trampoline code */
2105                 ia32_create_trampoline_fkt,
2106                 4      /* alignment of stack parameter */
2107         };
2108         ir_mode *mode_long_long
2109                 = new_ir_mode("long long", irms_int_number, 64, 1, irma_twos_complement,
2110                               64);
2111         ir_type *type_long_long = new_type_primitive(mode_long_long);
2112         ir_mode *mode_unsigned_long_long
2113                 = new_ir_mode("unsigned long long", irms_int_number, 64, 0,
2114                               irma_twos_complement, 64);
2115         ir_type *type_unsigned_long_long
2116                 = new_type_primitive(mode_unsigned_long_long);
2117
2118         ia32_setup_cg_config();
2119
2120         /* doesn't really belong here, but this is the earliest place the backend
2121          * is called... */
2122         init_asm_constraints();
2123
2124         p.type_long_long          = type_long_long;
2125         p.type_unsigned_long_long = type_unsigned_long_long;
2126
2127         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
2128                 p.mode_float_arithmetic = NULL;
2129                 p.type_long_double = NULL;
2130         } else {
2131                 p.mode_float_arithmetic = mode_E;
2132                 ir_mode *mode = new_ir_mode("long double", irms_float_number, 80, 1,
2133                                             irma_ieee754, 0);
2134                 ir_type *type = new_type_primitive(mode);
2135                 set_type_size_bytes(type, 12);
2136                 set_type_alignment_bytes(type, 4);
2137                 p.type_long_double = type;
2138         }
2139         return &p;
2140 }
2141
2142 /**
2143  * Check if the given register is callee or caller save.
2144  */
2145 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
2146 {
2147         if (callee) {
2148                 /* check for callee saved */
2149                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2150                         switch (reg->index) {
2151                         case REG_GP_EBX:
2152                         case REG_GP_ESI:
2153                         case REG_GP_EDI:
2154                         case REG_GP_EBP:
2155                                 return 1;
2156                         default:
2157                                 return 0;
2158                         }
2159                 }
2160         } else {
2161                 /* check for caller saved */
2162                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2163                         switch (reg->index) {
2164                         case REG_GP_EDX:
2165                         case REG_GP_ECX:
2166                         case REG_GP_EAX:
2167                                 return 1;
2168                         default:
2169                                 return 0;
2170                         }
2171                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_xmm]) {
2172                         /* all XMM registers are caller save */
2173                         return reg->index != REG_XMM_NOREG;
2174                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]) {
2175                         /* all VFP registers are caller save */
2176                         return reg->index != REG_VFP_NOREG;
2177                 }
2178         }
2179         return 0;
2180 }
2181
2182 static const lc_opt_enum_int_items_t gas_items[] = {
2183         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2184         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2185         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2186         { NULL,    0 }
2187 };
2188
2189 static lc_opt_enum_int_var_t gas_var = {
2190         (int*) &be_gas_object_file_format, gas_items
2191 };
2192
2193 #ifdef FIRM_GRGEN_BE
2194 static const lc_opt_enum_int_items_t transformer_items[] = {
2195         { "default", TRANSFORMER_DEFAULT },
2196         { "pbqp",    TRANSFORMER_PBQP    },
2197         { "random",  TRANSFORMER_RAND    },
2198         { NULL,      0                   }
2199 };
2200
2201 static lc_opt_enum_int_var_t transformer_var = {
2202         (int*)&be_transformer, transformer_items
2203 };
2204 #endif
2205
2206 static const lc_opt_table_entry_t ia32_options[] = {
2207         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2208 #ifdef FIRM_GRGEN_BE
2209         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2210 #endif
2211         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2212                         &ia32_isa_template.base.stack_alignment),
2213         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2214         LC_OPT_LAST
2215 };
2216
2217 const arch_isa_if_t ia32_isa_if = {
2218         ia32_init,
2219         ia32_lower_for_target,
2220         ia32_done,
2221         ia32_handle_intrinsics,
2222         ia32_get_reg_class_for_mode,
2223         ia32_get_call_abi,
2224         ia32_get_reg_class_alignment,
2225         ia32_get_libfirm_params,
2226         ia32_get_irg_list,
2227         ia32_mark_remat,
2228         ia32_parse_asm_constraint,
2229         ia32_is_valid_clobber,
2230
2231         ia32_init_graph,
2232         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2233         ia32_before_abi,     /* before abi introduce hook */
2234         ia32_prepare_graph,
2235         ia32_before_ra,      /* before register allocation hook */
2236         ia32_finish,         /* called before codegen */
2237         ia32_emit,           /* emit && done */
2238         ia32_register_saved_by,
2239         be_new_spill,
2240         be_new_reload
2241 };
2242
2243 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2244 void be_init_arch_ia32(void)
2245 {
2246         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2247         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2248
2249         lc_opt_add_table(ia32_grp, ia32_options);
2250         be_register_isa_if("ia32", &ia32_isa_if);
2251
2252         ia32_init_emitter();
2253         ia32_init_finish();
2254         ia32_init_optimize();
2255         ia32_init_transform();
2256         ia32_init_x87();
2257         ia32_init_architecture();
2258 }