nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irgmod.h"
  43 #include "irgopt.h"
  44 #include "irbitset.h"
  45 #include "irgopt.h"
  46 #include "irdump_grgen.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54 #include "instrument.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg_t.h"
  58 #include "../benode_t.h"
  59 #include "../belower.h"
  60 #include "../besched_t.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../beilpsched.h"
  68 #include "../bespillslots.h"
  69 #include "../bemodule.h"
  70 #include "../begnuas.h"
  71 #include "../bestate.h"
  72 #include "../beflags.h"
  73
  74 #include "bearch_ia32_t.h"
  75
  76 #include "ia32_new_nodes.h"
  77 #include "gen_ia32_regalloc_if.h"
  78 #include "gen_ia32_machine.h"
  79 #include "ia32_transform.h"
  80 #include "ia32_emitter.h"
  81 #include "ia32_map_regs.h"
  82 #include "ia32_optimize.h"
  83 #include "ia32_x87.h"
  84 #include "ia32_dbg_stat.h"
  85 #include "ia32_finish.h"
  86 #include "ia32_util.h"
  87 #include "ia32_fpu.h"
  88 #include "ia32_architecture.h"
  89
  90 #ifdef FIRM_GRGEN_BE
  91 #include "ia32_pbqp_transform.h"
  92 #endif
  93
  94 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  95
  96 /* TODO: ugly */
  97 static set *cur_reg_set = NULL;
  98
  99 ir_mode         *mode_fpcw       = NULL;
 100 ia32_code_gen_t *ia32_current_cg = NULL;
 101
 102 /**
 103  * The environment for the intrinsic mapping.
 104  */
 105 static ia32_intrinsic_env_t intrinsic_env = {
 106         NULL,    /* the isa */
 107         NULL,    /* the irg, these entities belong to */
 108         NULL,    /* entity for first div operand (move into FPU) */
 109         NULL,    /* entity for second div operand (move into FPU) */
 110         NULL,    /* entity for converts ll -> d */
 111         NULL,    /* entity for converts d -> ll */
 112         NULL,    /* entity for __divdi3 library call */
 113         NULL,    /* entity for __moddi3 library call */
 114         NULL,    /* entity for __udivdi3 library call */
 115         NULL,    /* entity for __umoddi3 library call */
 116         NULL,    /* bias value for conversion from float to unsigned 64 */
 117 };
 118
 119
 120 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 121
 122 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 123                                     create_const_node_func func,
 124                                     const arch_register_t* reg)
 125 {
 126         ir_node *block, *res;
 127
 128         if(*place != NULL)
 129                 return *place;
 130
 131         block = get_irg_start_block(cg->irg);
 132         res = func(NULL, cg->irg, block);
 133         arch_set_irn_register(cg->arch_env, res, reg);
 134         *place = res;
 135
 136         add_irn_dep(get_irg_end(cg->irg), res);
 137         /* add_irn_dep(get_irg_start(cg->irg), res); */
 138
 139         return res;
 140 }
 141
 142 /* Creates the unique per irg GP NoReg node. */
 143 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 144         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 145                             &ia32_gp_regs[REG_GP_NOREG]);
 146 }
 147
 148 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 149         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 150                             &ia32_vfp_regs[REG_VFP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 154         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 155                             &ia32_xmm_regs[REG_XMM_NOREG]);
 156 }
 157
 158 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 159         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 160                             &ia32_gp_regs[REG_GP_UKNWN]);
 161 }
 162
 163 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 164         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 165                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 166 }
 167
 168 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 169         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 170                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 171 }
 172
 173 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 174         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 175                         &ia32_fp_cw_regs[REG_FPCW]);
 176 }
 177
 178
 179 /**
 180  * Returns gp_noreg or fp_noreg, depending in input requirements.
 181  */
 182 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 183         const arch_register_req_t *req;
 184
 185         req = arch_get_register_req(cg->arch_env, irn, pos);
 186         assert(req != NULL && "Missing register requirements");
 187         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 188                 return ia32_new_NoReg_gp(cg);
 189
 190         if (ia32_cg_config.use_sse2) {
 191                 return ia32_new_NoReg_xmm(cg);
 192         } else {
 193                 return ia32_new_NoReg_vfp(cg);
 194         }
 195 }
 196
 197 /**************************************************
 198  *                         _ _              _  __
 199  *                        | | |            (_)/ _|
 200  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 201  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 202  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 203  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 204  *            __/ |
 205  *           |___/
 206  **************************************************/
 207
 208 /**
 209  * Return register requirements for an ia32 node.
 210  * If the node returns a tuple (mode_T) then the proj's
 211  * will be asked for this information.
 212  */
 213 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self,
 214                                                        const ir_node *node,
 215                                                                                                            int pos)
 216 {
 217         long node_pos = pos == -1 ? 0 : pos;
 218         ir_mode *mode     = is_Block(node) ? NULL : get_irn_mode(node);
 219         (void) self;
 220
 221         if (is_Block(node) || mode == mode_X) {
 222                 return arch_no_register_req;
 223         }
 224
 225         if (mode == mode_T && pos < 0) {
 226                 return arch_no_register_req;
 227         }
 228
 229         if (is_Proj(node)) {
 230                 if(mode == mode_M)
 231                         return arch_no_register_req;
 232
 233                 if(pos >= 0) {
 234                         return arch_no_register_req;
 235                 }
 236
 237                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 238                 node     = skip_Proj_const(node);
 239         }
 240
 241         if (is_ia32_irn(node)) {
 242                 const arch_register_req_t *req;
 243                 if(pos >= 0)
 244                         req = get_ia32_in_req(node, pos);
 245                 else
 246                         req = get_ia32_out_req(node, node_pos);
 247
 248                 assert(req != NULL);
 249
 250                 return req;
 251         }
 252
 253         /* unknowns should be transformed already */
 254         assert(!is_Unknown(node));
 255
 256         return arch_no_register_req;
 257 }
 258
 259 static void ia32_set_irn_reg(const void *self, ir_node *irn,
 260                              const arch_register_t *reg)
 261 {
 262         int                   pos = 0;
 263         (void) self;
 264
 265         if (get_irn_mode(irn) == mode_X) {
 266                 return;
 267         }
 268
 269         if (is_Proj(irn)) {
 270                 pos = get_Proj_proj(irn);
 271                 irn = skip_Proj(irn);
 272         }
 273
 274         if (is_ia32_irn(irn)) {
 275                 const arch_register_t **slots;
 276
 277                 slots      = get_ia32_slots(irn);
 278                 slots[pos] = reg;
 279         } else {
 280                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 281         }
 282 }
 283
 284 static const arch_register_t *ia32_get_irn_reg(const void *self,
 285                                                const ir_node *irn)
 286 {
 287         int pos = 0;
 288         const arch_register_t *reg = NULL;
 289         (void) self;
 290
 291         if (is_Proj(irn)) {
 292
 293                 if (get_irn_mode(irn) == mode_X) {
 294                         return NULL;
 295                 }
 296
 297                 pos = get_Proj_proj(irn);
 298                 irn = skip_Proj_const(irn);
 299         }
 300
 301         if (is_ia32_irn(irn)) {
 302                 const arch_register_t **slots;
 303                 slots = get_ia32_slots(irn);
 304                 assert(pos < get_ia32_n_res(irn));
 305                 reg   = slots[pos];
 306         } else {
 307                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 308         }
 309
 310         return reg;
 311 }
 312
 313 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 314         arch_irn_class_t classification = arch_irn_class_normal;
 315         (void) self;
 316
 317         irn = skip_Proj_const(irn);
 318
 319         if (is_cfop(irn))
 320                 classification |= arch_irn_class_branch;
 321
 322         if (! is_ia32_irn(irn))
 323                 return classification & ~arch_irn_class_normal;
 324
 325         if (is_ia32_Ld(irn))
 326                 classification |= arch_irn_class_load;
 327
 328         if (is_ia32_St(irn))
 329                 classification |= arch_irn_class_store;
 330
 331         if (is_ia32_need_stackent(irn))
 332                 classification |= arch_irn_class_reload;
 333
 334         return classification;
 335 }
 336
 337 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 338         arch_irn_flags_t flags = arch_irn_flags_none;
 339         (void) self;
 340
 341         if (is_Unknown(irn))
 342                 return arch_irn_flags_ignore;
 343
 344         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 345                 ir_node *pred = get_Proj_pred(irn);
 346
 347                 if(is_ia32_irn(pred)) {
 348                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 349                 }
 350
 351                 irn = pred;
 352         }
 353
 354         if (is_ia32_irn(irn)) {
 355                 flags |= get_ia32_flags(irn);
 356         }
 357
 358         return flags;
 359 }
 360
 361 /**
 362  * The IA32 ABI callback object.
 363  */
 364 typedef struct {
 365         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 366         const arch_isa_t *isa;           /**< The ISA handle. */
 367         const arch_env_t *aenv;          /**< The architecture environment. */
 368         ir_graph *irg;                   /**< The associated graph. */
 369 } ia32_abi_env_t;
 370
 371 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 372         (void) self;
 373         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 374 }
 375
 376 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 377         (void) self;
 378         set_ia32_frame_ent(irn, ent);
 379 }
 380
 381 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias)
 382 {
 383         const ia32_irn_ops_t *ops = self;
 384
 385         if (get_ia32_frame_ent(irn) == NULL)
 386                 return;
 387
 388         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 389                 int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 390                 if (omit_fp) {
 391                         /* Pop nodes modify the stack pointer before calculating the
 392                          * destination address, so fix this here
 393                          */
 394                         bias -= 4;
 395                 }
 396         }
 397         add_ia32_am_offs_int(irn, bias);
 398 }
 399
 400 static int ia32_get_sp_bias(const void *self, const ir_node *node)
 401 {
 402         (void) self;
 403
 404         if (is_ia32_Push(node))
 405                 return 4;
 406
 407         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 408                 return -4;
 409
 410         return 0;
 411 }
 412
 413 /**
 414  * Put all registers which are saved by the prologue/epilogue in a set.
 415  *
 416  * @param self  The callback object.
 417  * @param s     The result set.
 418  */
 419 static void ia32_abi_dont_save_regs(void *self, pset *s)
 420 {
 421         ia32_abi_env_t *env = self;
 422         if(env->flags.try_omit_fp)
 423                 pset_insert_ptr(s, env->isa->bp);
 424 }
 425
 426 /**
 427  * Generate the routine prologue.
 428  *
 429  * @param self    The callback object.
 430  * @param mem     A pointer to the mem node. Update this if you define new memory.
 431  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 432  *
 433  * @return        The register which shall be used as a stack frame base.
 434  *
 435  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 436  */
 437 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 438 {
 439         ia32_abi_env_t *env = self;
 440         const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 441         ia32_code_gen_t *cg = isa->cg;
 442
 443         if (! env->flags.try_omit_fp) {
 444                 ir_node *bl      = get_irg_start_block(env->irg);
 445                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 446                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 447                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 448                 ir_node *push;
 449
 450                 /* ALL nodes representing bp must be set to ignore. */
 451                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 452
 453                 /* push ebp */
 454                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 455                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 456                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 457
 458                 /* the push must have SP out register */
 459                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 460                 set_ia32_flags(push, arch_irn_flags_ignore);
 461
 462                 /* move esp to ebp */
 463                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 464                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 465                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 466                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 467
 468                 /* beware: the copy must be done before any other sp use */
 469                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 470                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 471                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 472                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 473
 474                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 475                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 476
 477                 return env->isa->bp;
 478         }
 479
 480         return env->isa->sp;
 481 }
 482
 483 /**
 484  * Generate the routine epilogue.
 485  * @param self    The callback object.
 486  * @param bl      The block for the epilog
 487  * @param mem     A pointer to the mem node. Update this if you define new memory.
 488  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 489  * @return        The register which shall be used as a stack frame base.
 490  *
 491  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 492  */
 493 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 494 {
 495         ia32_abi_env_t *env     = self;
 496         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 497         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 498
 499         if (env->flags.try_omit_fp) {
 500                 /* simply remove the stack frame here */
 501                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 502                 add_irn_dep(curr_sp, *mem);
 503         } else {
 504                 ir_mode         *mode_bp = env->isa->bp->reg_class->mode;
 505                 ir_graph        *irg     = current_ir_graph;
 506
 507                 if (ia32_cg_config.use_leave) {
 508                         ir_node *leave;
 509
 510                         /* leave */
 511                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_sp, curr_bp);
 512                         set_ia32_flags(leave, arch_irn_flags_ignore);
 513                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 514                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 515                 } else {
 516                         ir_node *pop;
 517
 518                         /* the old SP is not needed anymore (kill the proj) */
 519                         assert(is_Proj(curr_sp));
 520                         be_kill_node(curr_sp);
 521
 522                         /* copy ebp to esp */
 523                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 524                         arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 525                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 526
 527                         /* pop ebp */
 528                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 529                         set_ia32_flags(pop, arch_irn_flags_ignore);
 530                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 531                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 532
 533                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 534                 }
 535                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 536                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 537         }
 538
 539         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 540         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 541 }
 542
 543 /**
 544  * Initialize the callback object.
 545  * @param call The call object.
 546  * @param aenv The architecture environment.
 547  * @param irg  The graph with the method.
 548  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 549  */
 550 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 551 {
 552         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 553         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 554         env->flags = fl.bits;
 555         env->irg   = irg;
 556         env->aenv  = aenv;
 557         env->isa   = aenv->isa;
 558         return env;
 559 }
 560
 561 /**
 562  * Destroy the callback object.
 563  * @param self The callback object.
 564  */
 565 static void ia32_abi_done(void *self) {
 566         free(self);
 567 }
 568
 569 /**
 570  * Produces the type which sits between the stack args and the locals on the stack.
 571  * it will contain the return address and space to store the old base pointer.
 572  * @return The Firm type modeling the ABI between type.
 573  */
 574 static ir_type *ia32_abi_get_between_type(void *self)
 575 {
 576 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 577         static ir_type *omit_fp_between_type = NULL;
 578         static ir_type *between_type         = NULL;
 579
 580         ia32_abi_env_t *env = self;
 581
 582         if (! between_type) {
 583                 ir_entity *old_bp_ent;
 584                 ir_entity *ret_addr_ent;
 585                 ir_entity *omit_fp_ret_addr_ent;
 586
 587                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 588                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 589
 590                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 591                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 592                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 593
 594                 set_entity_offset(old_bp_ent, 0);
 595                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 596                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 597                 set_type_state(between_type, layout_fixed);
 598
 599                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 600                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 601
 602                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 603                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 604                 set_type_state(omit_fp_between_type, layout_fixed);
 605         }
 606
 607         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 608 #undef IDENT
 609 }
 610
 611 /**
 612  * Get the estimated cycle count for @p irn.
 613  *
 614  * @param self The this pointer.
 615  * @param irn  The node.
 616  *
 617  * @return     The estimated cycle count for this operation
 618  */
 619 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 620 {
 621         int            cost;
 622         ia32_op_type_t op_tp;
 623         (void) self;
 624
 625         if (is_Proj(irn))
 626                 return 0;
 627         if (!is_ia32_irn(irn))
 628                 return 0;
 629
 630         assert(is_ia32_irn(irn));
 631
 632         cost  = get_ia32_latency(irn);
 633         op_tp = get_ia32_op_type(irn);
 634
 635         if (is_ia32_CopyB(irn)) {
 636                 cost = 250;
 637         }
 638         else if (is_ia32_CopyB_i(irn)) {
 639                 int size = get_ia32_copyb_size(irn);
 640                 cost     = 20 + (int)ceil((4/3) * size);
 641         }
 642         /* in case of address mode operations add additional cycles */
 643         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 644                 /*
 645                         In case of stack access and access to fixed addresses add 5 cycles
 646                         (we assume they are in cache), other memory operations cost 20
 647                         cycles.
 648                 */
 649                 if(is_ia32_use_frame(irn) ||
 650                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 651                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 652                         cost += 5;
 653                 } else {
 654                         cost += 20;
 655                 }
 656         }
 657
 658         return cost;
 659 }
 660
 661 /**
 662  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 663  *
 664  * @param irn       The original operation
 665  * @param i         Index of the argument we want the inverse operation to yield
 666  * @param inverse   struct to be filled with the resulting inverse op
 667  * @param obstack   The obstack to use for allocation of the returned nodes array
 668  * @return          The inverse operation or NULL if operation invertible
 669  */
 670 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 671         ir_graph *irg;
 672         ir_mode  *mode;
 673         ir_mode  *irn_mode;
 674         ir_node  *block, *noreg, *nomem;
 675         dbg_info *dbg;
 676         (void) self;
 677
 678         /* we cannot invert non-ia32 irns */
 679         if (! is_ia32_irn(irn))
 680                 return NULL;
 681
 682         /* operand must always be a real operand (not base, index or mem) */
 683         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 684                 return NULL;
 685
 686         /* we don't invert address mode operations */
 687         if (get_ia32_op_type(irn) != ia32_Normal)
 688                 return NULL;
 689
 690         /* TODO: adjust for new immediates... */
 691         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 692                    irn);
 693         return NULL;
 694
 695         irg      = get_irn_irg(irn);
 696         block    = get_nodes_block(irn);
 697         mode     = get_irn_mode(irn);
 698         irn_mode = get_irn_mode(irn);
 699         noreg    = get_irn_n(irn, 0);
 700         nomem    = new_r_NoMem(irg);
 701         dbg      = get_irn_dbg_info(irn);
 702
 703         /* initialize structure */
 704         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 705         inverse->costs = 0;
 706         inverse->n     = 1;
 707
 708         switch (get_ia32_irn_opcode(irn)) {
 709                 case iro_ia32_Add:
 710 #if 0
 711                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 712                                 /* we have an add with a const here */
 713                                 /* invers == add with negated const */
 714                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 715                                 inverse->costs   += 1;
 716                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 717                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 718                                 set_ia32_commutative(inverse->nodes[0]);
 719                         }
 720                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 721                                 /* we have an add with a symconst here */
 722                                 /* invers == sub with const */
 723                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 724                                 inverse->costs   += 2;
 725                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 726                         }
 727                         else {
 728                                 /* normal add: inverse == sub */
 729                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 730                                 inverse->costs   += 2;
 731                         }
 732 #endif
 733                         break;
 734                 case iro_ia32_Sub:
 735 #if 0
 736                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 737                                 /* we have a sub with a const/symconst here */
 738                                 /* invers == add with this const */
 739                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 740                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 741                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 742                         }
 743                         else {
 744                                 /* normal sub */
 745                                 if (i == n_ia32_binary_left) {
 746                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 747                                 }
 748                                 else {
 749                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 750                                 }
 751                                 inverse->costs += 1;
 752                         }
 753 #endif
 754                         break;
 755                 case iro_ia32_Xor:
 756 #if 0
 757                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 758                                 /* xor with const: inverse = xor */
 759                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 760                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 761                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 762                         }
 763                         else {
 764                                 /* normal xor */
 765                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 766                                 inverse->costs   += 1;
 767                         }
 768 #endif
 769                         break;
 770                 case iro_ia32_Not: {
 771                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 772                         inverse->costs   += 1;
 773                         break;
 774                 }
 775                 case iro_ia32_Neg: {
 776                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 777                         inverse->costs   += 1;
 778                         break;
 779                 }
 780                 default:
 781                         /* inverse operation not supported */
 782                         return NULL;
 783         }
 784
 785         return inverse;
 786 }
 787
 788 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 789 {
 790         if(mode_is_float(mode))
 791                 return mode_D;
 792
 793         return mode_Iu;
 794 }
 795
 796 /**
 797  * Get the mode that should be used for spilling value node
 798  */
 799 static ir_mode *get_spill_mode(const ir_node *node)
 800 {
 801         ir_mode *mode = get_irn_mode(node);
 802         return get_spill_mode_mode(mode);
 803 }
 804
 805 /**
 806  * Checks whether an addressmode reload for a node with mode mode is compatible
 807  * with a spillslot of mode spill_mode
 808  */
 809 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 810 {
 811         if(mode_is_float(mode)) {
 812                 return mode == spillmode;
 813         } else {
 814                 return 1;
 815         }
 816 }
 817
 818 /**
 819  * Check if irn can load its operand at position i from memory (source addressmode).
 820  * @param self   Pointer to irn ops itself
 821  * @param irn    The irn to be checked
 822  * @param i      The operands position
 823  * @return Non-Zero if operand can be loaded
 824  */
 825 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 826         ir_node *op = get_irn_n(irn, i);
 827         const ir_mode *mode = get_irn_mode(op);
 828         const ir_mode *spillmode = get_spill_mode(op);
 829         (void) self;
 830
 831         if (! is_ia32_irn(irn)                                  ||  /* must be an ia32 irn */
 832                 get_ia32_am_arity(irn) != ia32_am_binary              ||  /* must be a binary operation TODO is this necessary? */
 833                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 834                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 835                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 836                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 837                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 838                 return 0;
 839
 840         if (i == n_ia32_binary_left) {
 841                 const arch_register_req_t *req;
 842                 if(!is_ia32_commutative(irn))
 843                         return 0;
 844                 /* we can't swap left/right for limited registers
 845                  * (As this (currently) breaks constraint handling copies)
 846                  */
 847                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 848                 if(req->type & arch_register_req_type_limited) {
 849                         return 0;
 850                 }
 851         }
 852
 853         return 1;
 854 }
 855
 856 static void ia32_perform_memory_operand(const void *self, ir_node *irn,
 857                                         ir_node *spill, unsigned int i)
 858 {
 859         const ia32_irn_ops_t *ops = self;
 860         ia32_code_gen_t      *cg  = ops->cg;
 861
 862         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 863
 864         if (i == n_ia32_binary_left) {
 865                 ia32_swap_left_right(irn);
 866         }
 867
 868         set_ia32_op_type(irn, ia32_AddrModeS);
 869         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 870         set_ia32_use_frame(irn);
 871         set_ia32_need_stackent(irn);
 872
 873         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 874         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 875         set_irn_n(irn, n_ia32_mem, spill);
 876
 877         /* immediates are only allowed on the right side */
 878         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 879                 ia32_swap_left_right(irn);
 880         }
 881 }
 882
 883 static const be_abi_callbacks_t ia32_abi_callbacks = {
 884         ia32_abi_init,
 885         ia32_abi_done,
 886         ia32_abi_get_between_type,
 887         ia32_abi_dont_save_regs,
 888         ia32_abi_prologue,
 889         ia32_abi_epilogue
 890 };
 891
 892 /* fill register allocator interface */
 893
 894 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 895         ia32_get_irn_reg_req,
 896         ia32_set_irn_reg,
 897         ia32_get_irn_reg,
 898         ia32_classify,
 899         ia32_get_flags,
 900         ia32_get_frame_entity,
 901         ia32_set_frame_entity,
 902         ia32_set_frame_offset,
 903         ia32_get_sp_bias,
 904         ia32_get_inverse,
 905         ia32_get_op_estimated_cost,
 906         ia32_possible_memory_operand,
 907         ia32_perform_memory_operand,
 908 };
 909
 910 static ia32_irn_ops_t ia32_irn_ops = {
 911         &ia32_irn_ops_if,
 912         NULL
 913 };
 914
 915
 916
 917 /**************************************************
 918  *                _                         _  __
 919  *               | |                       (_)/ _|
 920  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 921  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 922  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 923  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 924  *                        __/ |
 925  *                       |___/
 926  **************************************************/
 927
 928 static ir_entity *mcount = NULL;
 929
 930 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 931
 932 static void ia32_before_abi(void *self) {
 933         lower_mode_b_config_t lower_mode_b_config = {
 934                 mode_Iu,  /* lowered mode */
 935                 mode_Bu,  /* prefered mode for set */
 936                 0,        /* don't lower direct compares */
 937         };
 938         ia32_code_gen_t *cg = self;
 939
 940         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 941         if (cg->dump)
 942                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 943         if (cg->gprof) {
 944                 if (mcount == NULL) {
 945                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 946                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 947                         /* FIXME: enter the right ld_ident here */
 948                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 949                         set_entity_visibility(mcount, visibility_external_allocated);
 950                 }
 951                 instrument_initcall(cg->irg, mcount);
 952         }
 953 }
 954
 955 /**
 956  * Transforms the standard firm graph into
 957  * an ia32 firm graph
 958  */
 959 static void ia32_prepare_graph(void *self) {
 960         ia32_code_gen_t *cg = self;
 961
 962         /* do local optimisations */
 963         optimize_graph_df(cg->irg);
 964
 965         /* TODO: we often have dead code reachable through out-edges here. So for
 966          * now we rebuild edges (as we need correct user count for code selection)
 967          */
 968 #if 1
 969         edges_deactivate(cg->irg);
 970         edges_activate(cg->irg);
 971 #endif
 972
 973         if (cg->dump)
 974                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 975
 976 #ifdef FIRM_GRGEN_BE
 977         /* transform nodes into assembler instructions by PBQP magic */
 978         ia32_transform_graph_by_pbqp(cg);
 979 #endif
 980
 981         if (cg->dump)
 982                 be_dump(cg->irg, "-after_pbqp_transform", dump_ir_block_graph_sched);
 983
 984         /* transform remaining nodes into assembler instructions */
 985         ia32_transform_graph(cg);
 986
 987         /* do local optimisations (mainly CSE) */
 988         optimize_graph_df(cg->irg);
 989
 990         if (cg->dump)
 991                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 992
 993         /* optimize address mode */
 994         ia32_optimize_graph(cg);
 995
 996         if (cg->dump)
 997                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 998
 999         /* do code placement, to optimize the position of constants */
1000         place_code(cg->irg);
1001
1002         if (cg->dump)
1003                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1004 }
1005
1006 /**
1007  * Dummy functions for hooks we don't need but which must be filled.
1008  */
1009 static void ia32_before_sched(void *self) {
1010         (void) self;
1011 }
1012
1013 static void turn_back_am(ir_node *node)
1014 {
1015         ir_graph *irg   = current_ir_graph;
1016         dbg_info *dbgi  = get_irn_dbg_info(node);
1017         ir_node  *block = get_nodes_block(node);
1018         ir_node  *base  = get_irn_n(node, n_ia32_base);
1019         ir_node  *index = get_irn_n(node, n_ia32_index);
1020         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1021         ir_node  *noreg = ia32_new_NoReg_gp(ia32_current_cg);
1022         ir_node  *load;
1023         ir_node  *load_res;
1024         ir_node  *mem_proj;
1025         const ir_edge_t *edge;
1026
1027         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1028         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1029
1030         ia32_copy_am_attrs(load, node);
1031         set_irn_n(node, n_ia32_mem, new_NoMem());
1032
1033         switch (get_ia32_am_arity(node)) {
1034                 case ia32_am_unary:
1035                         set_irn_n(node, n_ia32_unary_op, load_res);
1036                         break;
1037
1038                 case ia32_am_binary:
1039                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_Cmp_right))) {
1040                                 assert(is_ia32_Cmp(node)  || is_ia32_Cmp8Bit(node) ||
1041                                        is_ia32_Test(node) || is_ia32_Test8Bit(node));
1042                                 set_irn_n(node, n_ia32_binary_left, load_res);
1043                         } else {
1044                                 set_irn_n(node, n_ia32_binary_right, load_res);
1045                         }
1046                         break;
1047
1048                 case ia32_am_ternary:
1049                         set_irn_n(node, n_ia32_binary_right, load_res);
1050                         break;
1051
1052                 default: break;
1053         }
1054         set_irn_n(node, n_ia32_base, noreg);
1055         set_irn_n(node, n_ia32_index, noreg);
1056         set_ia32_am_offs_int(node, 0);
1057         set_ia32_am_sc(node, NULL);
1058         set_ia32_am_scale(node, 0);
1059         clear_ia32_am_sc_sign(node);
1060
1061         /* rewire mem-proj */
1062         if (get_irn_mode(node) == mode_T) {
1063                 mem_proj = NULL;
1064                 foreach_out_edge(node, edge) {
1065                         ir_node *out = get_edge_src_irn(edge);
1066                         if(get_Proj_proj(out) == pn_ia32_mem) {
1067                                 mem_proj = out;
1068                                 break;
1069                         }
1070                 }
1071
1072                 if(mem_proj != NULL) {
1073                         set_Proj_pred(mem_proj, load);
1074                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
1075                 }
1076         }
1077
1078         set_ia32_op_type(node, ia32_Normal);
1079         if (sched_is_scheduled(node))
1080                 sched_add_before(node, load);
1081 }
1082
1083 static ir_node *flags_remat(ir_node *node, ir_node *after)
1084 {
1085         /* we should turn back source address mode when rematerializing nodes */
1086         ia32_op_type_t  type = get_ia32_op_type(node);
1087         ir_node        *block;
1088         ir_node        *copy;
1089
1090         if (is_Block(after)) {
1091                 block = after;
1092         } else {
1093                 block = get_nodes_block(after);
1094         }
1095
1096         switch (type) {
1097                 case ia32_AddrModeS: turn_back_am(node); break;
1098
1099                 case ia32_AddrModeD:
1100                         /* TODO implement this later... */
1101                         panic("found DestAM with flag user %+F this should not happen", node);
1102                         break;
1103
1104                 default: assert(type == ia32_Normal); break;
1105         }
1106
1107         copy = exact_copy(node);
1108         set_nodes_block(copy, block);
1109         sched_add_after(after, copy);
1110
1111         return copy;
1112 }
1113
1114 /**
1115  * Called before the register allocator.
1116  * Calculate a block schedule here. We need it for the x87
1117  * simulator and the emitter.
1118  */
1119 static void ia32_before_ra(void *self) {
1120         ia32_code_gen_t *cg = self;
1121
1122         /* setup fpu rounding modes */
1123         ia32_setup_fpu_mode(cg);
1124
1125         /* fixup flags */
1126         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1127                            &flags_remat);
1128
1129         ia32_add_missing_keeps(cg);
1130 }
1131
1132
1133 /**
1134  * Transforms a be_Reload into a ia32 Load.
1135  */
1136 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1137         ir_graph *irg        = get_irn_irg(node);
1138         dbg_info *dbg        = get_irn_dbg_info(node);
1139         ir_node *block       = get_nodes_block(node);
1140         ir_entity *ent       = be_get_frame_entity(node);
1141         ir_mode *mode        = get_irn_mode(node);
1142         ir_mode *spillmode   = get_spill_mode(node);
1143         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1144         ir_node *sched_point = NULL;
1145         ir_node *ptr         = get_irg_frame(irg);
1146         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1147         ir_node *new_op, *proj;
1148         const arch_register_t *reg;
1149
1150         if (sched_is_scheduled(node)) {
1151                 sched_point = sched_prev(node);
1152         }
1153
1154         if (mode_is_float(spillmode)) {
1155                 if (ia32_cg_config.use_sse2)
1156                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1157                 else
1158                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1159         }
1160         else if (get_mode_size_bits(spillmode) == 128) {
1161                 // Reload 128 bit sse registers
1162                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1163         }
1164         else
1165                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1166
1167         set_ia32_op_type(new_op, ia32_AddrModeS);
1168         set_ia32_ls_mode(new_op, spillmode);
1169         set_ia32_frame_ent(new_op, ent);
1170         set_ia32_use_frame(new_op);
1171
1172         DBG_OPT_RELOAD2LD(node, new_op);
1173
1174         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1175
1176         if (sched_point) {
1177                 sched_add_after(sched_point, new_op);
1178                 sched_remove(node);
1179         }
1180
1181         /* copy the register from the old node to the new Load */
1182         reg = arch_get_irn_register(cg->arch_env, node);
1183         arch_set_irn_register(cg->arch_env, new_op, reg);
1184
1185         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1186
1187         exchange(node, proj);
1188 }
1189
1190 /**
1191  * Transforms a be_Spill node into a ia32 Store.
1192  */
1193 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1194         ir_graph *irg  = get_irn_irg(node);
1195         dbg_info *dbg  = get_irn_dbg_info(node);
1196         ir_node *block = get_nodes_block(node);
1197         ir_entity *ent = be_get_frame_entity(node);
1198         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1199         ir_mode *mode  = get_spill_mode(spillval);
1200         ir_node *noreg = ia32_new_NoReg_gp(cg);
1201         ir_node *nomem = new_rd_NoMem(irg);
1202         ir_node *ptr   = get_irg_frame(irg);
1203         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1204         ir_node *store;
1205         ir_node *sched_point = NULL;
1206
1207         if (sched_is_scheduled(node)) {
1208                 sched_point = sched_prev(node);
1209         }
1210
1211         /* No need to spill unknown values... */
1212         if(is_ia32_Unknown_GP(val) ||
1213                 is_ia32_Unknown_VFP(val) ||
1214                 is_ia32_Unknown_XMM(val)) {
1215                 store = nomem;
1216                 if(sched_point)
1217                         sched_remove(node);
1218
1219                 exchange(node, store);
1220                 return;
1221         }
1222
1223         if (mode_is_float(mode)) {
1224                 if (ia32_cg_config.use_sse2)
1225                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1226                 else
1227                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1228         } else if (get_mode_size_bits(mode) == 128) {
1229                 // Spill 128 bit SSE registers
1230                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1231         } else if (get_mode_size_bits(mode) == 8) {
1232                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1233         } else {
1234                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1235         }
1236
1237         set_ia32_op_type(store, ia32_AddrModeD);
1238         set_ia32_ls_mode(store, mode);
1239         set_ia32_frame_ent(store, ent);
1240         set_ia32_use_frame(store);
1241         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1242         DBG_OPT_SPILL2ST(node, store);
1243
1244         if (sched_point) {
1245                 sched_add_after(sched_point, store);
1246                 sched_remove(node);
1247         }
1248
1249         exchange(node, store);
1250 }
1251
1252 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1253         ir_graph *irg = get_irn_irg(node);
1254         dbg_info *dbg = get_irn_dbg_info(node);
1255         ir_node *block = get_nodes_block(node);
1256         ir_node *noreg = ia32_new_NoReg_gp(cg);
1257         ir_node *frame = get_irg_frame(irg);
1258
1259         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1260
1261         set_ia32_frame_ent(push, ent);
1262         set_ia32_use_frame(push);
1263         set_ia32_op_type(push, ia32_AddrModeS);
1264         set_ia32_ls_mode(push, mode_Is);
1265
1266         sched_add_before(schedpoint, push);
1267         return push;
1268 }
1269
1270 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1271         ir_graph *irg = get_irn_irg(node);
1272         dbg_info *dbg = get_irn_dbg_info(node);
1273         ir_node *block = get_nodes_block(node);
1274         ir_node *noreg = ia32_new_NoReg_gp(cg);
1275         ir_node *frame = get_irg_frame(irg);
1276
1277         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1278
1279         set_ia32_frame_ent(pop, ent);
1280         set_ia32_use_frame(pop);
1281         set_ia32_op_type(pop, ia32_AddrModeD);
1282         set_ia32_ls_mode(pop, mode_Is);
1283
1284         sched_add_before(schedpoint, pop);
1285
1286         return pop;
1287 }
1288
1289 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1290         ir_graph *irg = get_irn_irg(node);
1291         dbg_info *dbg = get_irn_dbg_info(node);
1292         ir_node *block = get_nodes_block(node);
1293         ir_mode *spmode = mode_Iu;
1294         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1295         ir_node *sp;
1296
1297         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1298         arch_set_irn_register(cg->arch_env, sp, spreg);
1299
1300         return sp;
1301 }
1302
1303 /**
1304  * Transform memperm, currently we do this the ugly way and produce
1305  * push/pop into/from memory cascades. This is possible without using
1306  * any registers.
1307  */
1308 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1309         ir_graph *irg = get_irn_irg(node);
1310         ir_node *block = get_nodes_block(node);
1311         ir_node *in[1];
1312         ir_node *keep;
1313         int i, arity;
1314         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1315         const ir_edge_t *edge;
1316         const ir_edge_t *next;
1317         ir_node **pops;
1318
1319         arity = be_get_MemPerm_entity_arity(node);
1320         pops = alloca(arity * sizeof(pops[0]));
1321
1322         /* create Pushs */
1323         for(i = 0; i < arity; ++i) {
1324                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1325                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1326                 ir_type *enttype = get_entity_type(inent);
1327                 unsigned entsize = get_type_size_bytes(enttype);
1328                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1329                 ir_node *mem = get_irn_n(node, i + 1);
1330                 ir_node *push;
1331
1332                 /* work around cases where entities have different sizes */
1333                 if(entsize2 < entsize)
1334                         entsize = entsize2;
1335                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1336
1337                 push = create_push(cg, node, node, sp, mem, inent);
1338                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1339                 if(entsize == 8) {
1340                         /* add another push after the first one */
1341                         push = create_push(cg, node, node, sp, mem, inent);
1342                         add_ia32_am_offs_int(push, 4);
1343                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1344                 }
1345
1346                 set_irn_n(node, i, new_Bad());
1347         }
1348
1349         /* create pops */
1350         for(i = arity - 1; i >= 0; --i) {
1351                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1352                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1353                 ir_type *enttype = get_entity_type(outent);
1354                 unsigned entsize = get_type_size_bytes(enttype);
1355                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1356                 ir_node *pop;
1357
1358                 /* work around cases where entities have different sizes */
1359                 if(entsize2 < entsize)
1360                         entsize = entsize2;
1361                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1362
1363                 pop = create_pop(cg, node, node, sp, outent);
1364                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1365                 if(entsize == 8) {
1366                         add_ia32_am_offs_int(pop, 4);
1367
1368                         /* add another pop after the first one */
1369                         pop = create_pop(cg, node, node, sp, outent);
1370                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1371                 }
1372
1373                 pops[i] = pop;
1374         }
1375
1376         in[0] = sp;
1377         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1378         sched_add_before(node, keep);
1379
1380         /* exchange memprojs */
1381         foreach_out_edge_safe(node, edge, next) {
1382                 ir_node *proj = get_edge_src_irn(edge);
1383                 int p = get_Proj_proj(proj);
1384
1385                 assert(p < arity);
1386
1387                 set_Proj_pred(proj, pops[p]);
1388                 set_Proj_proj(proj, pn_ia32_Pop_M);
1389         }
1390
1391         /* remove memperm */
1392         arity = get_irn_arity(node);
1393         for(i = 0; i < arity; ++i) {
1394                 set_irn_n(node, i, new_Bad());
1395         }
1396         sched_remove(node);
1397 }
1398
1399 /**
1400  * Block-Walker: Calls the transform functions Spill and Reload.
1401  */
1402 static void ia32_after_ra_walker(ir_node *block, void *env) {
1403         ir_node *node, *prev;
1404         ia32_code_gen_t *cg = env;
1405
1406         /* beware: the schedule is changed here */
1407         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1408                 prev = sched_prev(node);
1409
1410                 if (be_is_Reload(node)) {
1411                         transform_to_Load(cg, node);
1412                 } else if (be_is_Spill(node)) {
1413                         transform_to_Store(cg, node);
1414                 } else if(be_is_MemPerm(node)) {
1415                         transform_MemPerm(cg, node);
1416                 }
1417         }
1418 }
1419
1420 /**
1421  * Collects nodes that need frame entities assigned.
1422  */
1423 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1424 {
1425         be_fec_env_t *env = data;
1426
1427         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1428                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1429                 int align = get_mode_size_bytes(mode);
1430                 be_node_needs_frame_entity(env, node, mode, align);
1431         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1432                   && is_ia32_use_frame(node)) {
1433                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1434                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1435                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1436                         int                align = get_mode_size_bytes(mode);
1437
1438                         if(attr->data.need_64bit_stackent) {
1439                                 mode = mode_Ls;
1440                         }
1441                         if(attr->data.need_32bit_stackent) {
1442                                 mode = mode_Is;
1443                         }
1444                         be_node_needs_frame_entity(env, node, mode, align);
1445                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1446                            || is_ia32_vfld(node)) {
1447                         const ir_mode *mode  = get_ia32_ls_mode(node);
1448                         int            align = 4;
1449                         be_node_needs_frame_entity(env, node, mode, align);
1450                 } else if(is_ia32_FldCW(node)) {
1451                         /* although 2 byte would be enough 4 byte performs best */
1452                         const ir_mode *mode  = mode_Iu;
1453                         int            align = 4;
1454                         be_node_needs_frame_entity(env, node, mode, align);
1455                 } else {
1456 #ifndef NDEBUG
1457                         assert(is_ia32_St(node) ||
1458                                    is_ia32_xStoreSimple(node) ||
1459                                    is_ia32_vfst(node) ||
1460                                    is_ia32_vfist(node) ||
1461                                is_ia32_FnstCW(node));
1462 #endif
1463                 }
1464         }
1465 }
1466
1467 /**
1468  * We transform Spill and Reload here. This needs to be done before
1469  * stack biasing otherwise we would miss the corrected offset for these nodes.
1470  */
1471 static void ia32_after_ra(void *self) {
1472         ia32_code_gen_t *cg = self;
1473         ir_graph *irg = cg->irg;
1474         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1475
1476         /* create and coalesce frame entities */
1477         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1478         be_assign_entities(fec_env);
1479         be_free_frame_entity_coalescer(fec_env);
1480
1481         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1482 }
1483
1484 /**
1485  * Last touchups for the graph before emit: x87 simulation to replace the
1486  * virtual with real x87 instructions, creating a block schedule and peephole
1487  * optimisations.
1488  */
1489 static void ia32_finish(void *self) {
1490         ia32_code_gen_t *cg = self;
1491         ir_graph        *irg = cg->irg;
1492
1493         ia32_finish_irg(irg, cg);
1494
1495         /* we might have to rewrite x87 virtual registers */
1496         if (cg->do_x87_sim) {
1497                 x87_simulate_graph(cg->arch_env, cg->birg);
1498         }
1499
1500         /* do peephole optimisations */
1501         ia32_peephole_optimization(cg);
1502
1503         /* create block schedule, this also removes empty blocks which might
1504          * produce critical edges */
1505         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1506 }
1507
1508 /**
1509  * Emits the code, closes the output file and frees
1510  * the code generator interface.
1511  */
1512 static void ia32_codegen(void *self) {
1513         ia32_code_gen_t *cg = self;
1514         ir_graph        *irg = cg->irg;
1515
1516         ia32_gen_routine(cg, irg);
1517
1518         cur_reg_set = NULL;
1519
1520         /* remove it from the isa */
1521         cg->isa->cg = NULL;
1522
1523         assert(ia32_current_cg == cg);
1524         ia32_current_cg = NULL;
1525
1526         /* de-allocate code generator */
1527         del_set(cg->reg_set);
1528         free(cg);
1529 }
1530
1531 /**
1532  * Returns the node representing the PIC base.
1533  */
1534 static ir_node *ia32_get_pic_base(void *self) {
1535         ir_node         *block;
1536         ia32_code_gen_t *cg      = self;
1537         ir_node         *get_eip = cg->get_eip;
1538         if (get_eip != NULL)
1539                 return get_eip;
1540
1541         block       = get_irg_start_block(cg->irg);
1542         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1543         cg->get_eip = get_eip;
1544
1545         add_irn_dep(get_eip, get_irg_frame(cg->irg));
1546
1547         return get_eip;
1548 }
1549
1550 static void *ia32_cg_init(be_irg_t *birg);
1551
1552 static const arch_code_generator_if_t ia32_code_gen_if = {
1553         ia32_cg_init,
1554         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1555         ia32_before_abi,     /* before abi introduce hook */
1556         ia32_prepare_graph,
1557         NULL,                /* spill */
1558         ia32_before_sched,   /* before scheduling hook */
1559         ia32_before_ra,      /* before register allocation hook */
1560         ia32_after_ra,       /* after register allocation hook */
1561         ia32_finish,         /* called before codegen */
1562         ia32_codegen         /* emit && done */
1563 };
1564
1565 /**
1566  * Initializes a IA32 code generator.
1567  */
1568 static void *ia32_cg_init(be_irg_t *birg) {
1569         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env.isa;
1570         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1571
1572         cg->impl      = &ia32_code_gen_if;
1573         cg->irg       = birg->irg;
1574         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1575         cg->arch_env  = &birg->main_env->arch_env;
1576         cg->isa       = isa;
1577         cg->birg      = birg;
1578         cg->blk_sched = NULL;
1579         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1580         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1581
1582         if (cg->gprof) {
1583                 /* Linux gprof implementation needs base pointer */
1584                 birg->main_env->options->omit_fp = 0;
1585         }
1586
1587         /* enter it */
1588         isa->cg = cg;
1589
1590 #ifndef NDEBUG
1591         if (isa->name_obst) {
1592                 obstack_free(isa->name_obst, NULL);
1593                 obstack_init(isa->name_obst);
1594         }
1595 #endif /* NDEBUG */
1596
1597         cur_reg_set = cg->reg_set;
1598
1599         ia32_irn_ops.cg = cg;
1600
1601         assert(ia32_current_cg == NULL);
1602         ia32_current_cg = cg;
1603
1604         return (arch_code_generator_t *)cg;
1605 }
1606
1607
1608
1609 /*****************************************************************
1610  *  ____             _                  _   _____  _____
1611  * |  _ \           | |                | | |_   _|/ ____|  /\
1612  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1613  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1614  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1615  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1616  *
1617  *****************************************************************/
1618
1619 /**
1620  * Set output modes for GCC
1621  */
1622 static const tarval_mode_info mo_integer = {
1623         TVO_HEX,
1624         "0x",
1625         NULL,
1626 };
1627
1628 /*
1629  * set the tarval output mode of all integer modes to decimal
1630  */
1631 static void set_tarval_output_modes(void)
1632 {
1633         int i;
1634
1635         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1636                 ir_mode *mode = get_irp_mode(i);
1637
1638                 if (mode_is_int(mode))
1639                         set_tarval_mode_output_option(mode, &mo_integer);
1640         }
1641 }
1642
1643 const arch_isa_if_t ia32_isa_if;
1644
1645 /**
1646  * The template that generates a new ISA object.
1647  * Note that this template can be changed by command line
1648  * arguments.
1649  */
1650 static ia32_isa_t ia32_isa_template = {
1651         {
1652                 &ia32_isa_if,            /* isa interface implementation */
1653                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1654                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1655                 -1,                      /* stack direction */
1656                 16,                      /* stack alignment */
1657                 NULL,                    /* main environment */
1658                 7,                       /* costs for a spill instruction */
1659                 5,                       /* costs for a reload instruction */
1660         },
1661         NULL,                    /* 16bit register names */
1662         NULL,                    /* 8bit register names */
1663         NULL,                    /* 8bit register names high */
1664         NULL,                    /* types */
1665         NULL,                    /* tv_ents */
1666         NULL,                    /* current code generator */
1667         NULL,                    /* abstract machine */
1668 #ifndef NDEBUG
1669         NULL,                    /* name obstack */
1670 #endif
1671 };
1672
1673 /**
1674  * Initializes the backend ISA.
1675  */
1676 static void *ia32_init(FILE *file_handle) {
1677         static int inited = 0;
1678         ia32_isa_t *isa;
1679
1680         if (inited)
1681                 return NULL;
1682         inited = 1;
1683
1684         set_tarval_output_modes();
1685
1686         isa = xmalloc(sizeof(*isa));
1687         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1688
1689         if(mode_fpcw == NULL) {
1690                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1691         }
1692
1693         ia32_register_init();
1694         ia32_create_opcodes();
1695
1696         be_emit_init(file_handle);
1697         isa->regs_16bit     = pmap_create();
1698         isa->regs_8bit      = pmap_create();
1699         isa->regs_8bit_high = pmap_create();
1700         isa->types          = pmap_create();
1701         isa->tv_ent         = pmap_create();
1702         isa->cpu            = ia32_init_machine_description();
1703
1704         ia32_build_16bit_reg_map(isa->regs_16bit);
1705         ia32_build_8bit_reg_map(isa->regs_8bit);
1706         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1707
1708 #ifndef NDEBUG
1709         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1710         obstack_init(isa->name_obst);
1711 #endif /* NDEBUG */
1712
1713         /* enter the ISA object into the intrinsic environment */
1714         intrinsic_env.isa = isa;
1715         ia32_handle_intrinsics();
1716
1717         /* needed for the debug support */
1718         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1719         be_emit_cstring(".Ltext0:\n");
1720         be_emit_write_line();
1721
1722         /* we mark referenced global entities, so we can only emit those which
1723          * are actually referenced. (Note: you mustn't use the type visited flag
1724          * elsewhere in the backend)
1725          */
1726         inc_master_type_visited();
1727
1728         return isa;
1729 }
1730
1731
1732
1733 /**
1734  * Closes the output file and frees the ISA structure.
1735  */
1736 static void ia32_done(void *self) {
1737         ia32_isa_t *isa = self;
1738
1739         /* emit now all global declarations */
1740         be_gas_emit_decls(isa->arch_isa.main_env, 1);
1741
1742         pmap_destroy(isa->regs_16bit);
1743         pmap_destroy(isa->regs_8bit);
1744         pmap_destroy(isa->regs_8bit_high);
1745         pmap_destroy(isa->tv_ent);
1746         pmap_destroy(isa->types);
1747
1748 #ifndef NDEBUG
1749         obstack_free(isa->name_obst, NULL);
1750 #endif /* NDEBUG */
1751
1752         be_emit_exit();
1753
1754         free(self);
1755 }
1756
1757
1758 /**
1759  * Return the number of register classes for this architecture.
1760  * We report always these:
1761  *  - the general purpose registers
1762  *  - the SSE floating point register set
1763  *  - the virtual floating point registers
1764  *  - the SSE vector register set
1765  */
1766 static unsigned ia32_get_n_reg_class(const void *self) {
1767         (void) self;
1768         return N_CLASSES;
1769 }
1770
1771 /**
1772  * Return the register class for index i.
1773  */
1774 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1775                                                        unsigned i)
1776 {
1777         (void) self;
1778         assert(i < N_CLASSES);
1779         return &ia32_reg_classes[i];
1780 }
1781
1782 /**
1783  * Get the register class which shall be used to store a value of a given mode.
1784  * @param self The this pointer.
1785  * @param mode The mode in question.
1786  * @return A register class which can hold values of the given mode.
1787  */
1788 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1789                 const ir_mode *mode)
1790 {
1791         (void) self;
1792
1793         if (mode_is_float(mode)) {
1794                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1795         }
1796         else
1797                 return &ia32_reg_classes[CLASS_ia32_gp];
1798 }
1799
1800 /**
1801  * Get the ABI restrictions for procedure calls.
1802  * @param self        The this pointer.
1803  * @param method_type The type of the method (procedure) in question.
1804  * @param abi         The abi object to be modified
1805  */
1806 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1807                               be_abi_call_t *abi)
1808 {
1809         ir_type  *tp;
1810         ir_mode  *mode;
1811         unsigned  cc;
1812         int       n, i, regnum;
1813         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1814         (void) self;
1815
1816         /* set abi flags for calls */
1817         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1818         call_flags.bits.store_args_sequential = 0;
1819         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1820         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1821         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1822
1823         /* set parameter passing style */
1824         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1825
1826         if (get_method_variadicity(method_type) == variadicity_variadic) {
1827                 /* pass all parameters of a variadic function on the stack */
1828                 cc = cc_cdecl_set;
1829         } else {
1830                 cc = get_method_calling_convention(method_type);
1831                 if (get_method_additional_properties(method_type) & mtp_property_private
1832                                 && (ia32_cg_config.optimize_cc)) {
1833                         /* set the calling conventions to register parameter */
1834                         cc = (cc & ~cc_bits) | cc_reg_param;
1835                 }
1836         }
1837
1838         /* we have to pop the shadow parameter ourself for compound calls */
1839         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1840                         && !(cc & cc_reg_param)) {
1841                 be_abi_call_set_pop(abi, get_mode_size_bytes(mode_P_data));
1842         }
1843
1844         n = get_method_n_params(method_type);
1845         for (i = regnum = 0; i < n; i++) {
1846                 ir_mode               *mode;
1847                 const arch_register_t *reg = NULL;
1848
1849                 tp   = get_method_param_type(method_type, i);
1850                 mode = get_type_mode(tp);
1851                 if (mode != NULL) {
1852                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1853                 }
1854                 if (reg != NULL) {
1855                         be_abi_call_param_reg(abi, i, reg);
1856                         ++regnum;
1857                 } else {
1858                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1859                          * movl has a shorter opcode than mov[sz][bw]l */
1860                         ir_mode *load_mode = mode;
1861                         if (mode != NULL && get_mode_size_bytes(mode) < 4) load_mode = mode_Iu;
1862                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1863                 }
1864         }
1865
1866         /* set return registers */
1867         n = get_method_n_ress(method_type);
1868
1869         assert(n <= 2 && "more than two results not supported");
1870
1871         /* In case of 64bit returns, we will have two 32bit values */
1872         if (n == 2) {
1873                 tp   = get_method_res_type(method_type, 0);
1874                 mode = get_type_mode(tp);
1875
1876                 assert(!mode_is_float(mode) && "two FP results not supported");
1877
1878                 tp   = get_method_res_type(method_type, 1);
1879                 mode = get_type_mode(tp);
1880
1881                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1882
1883                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1884                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1885         }
1886         else if (n == 1) {
1887                 const arch_register_t *reg;
1888
1889                 tp   = get_method_res_type(method_type, 0);
1890                 assert(is_atomic_type(tp));
1891                 mode = get_type_mode(tp);
1892
1893                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1894
1895                 be_abi_call_res_reg(abi, 0, reg);
1896         }
1897 }
1898
1899
1900 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self,
1901                                     const ir_node *irn)
1902 {
1903         (void) self;
1904         (void) irn;
1905         return &ia32_irn_ops;
1906 }
1907
1908 const arch_irn_handler_t ia32_irn_handler = {
1909         ia32_get_irn_ops
1910 };
1911
1912 const arch_irn_handler_t *ia32_get_irn_handler(const void *self)
1913 {
1914         (void) self;
1915         return &ia32_irn_handler;
1916 }
1917
1918 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1919 {
1920         (void) block_env;
1921
1922         if(!is_ia32_irn(irn)) {
1923                 return -1;
1924         }
1925
1926         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1927                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1928                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1929                 || is_ia32_Immediate(irn))
1930                 return 0;
1931
1932         return 1;
1933 }
1934
1935 /**
1936  * Initializes the code generator interface.
1937  */
1938 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1939 {
1940         (void) self;
1941         return &ia32_code_gen_if;
1942 }
1943
1944 /**
1945  * Returns the estimated execution time of an ia32 irn.
1946  */
1947 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1948         const arch_env_t *arch_env = env;
1949         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1950 }
1951
1952 list_sched_selector_t ia32_sched_selector;
1953
1954 /**
1955  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1956  */
1957 static const list_sched_selector_t *ia32_get_list_sched_selector(
1958                 const void *self, list_sched_selector_t *selector)
1959 {
1960         (void) self;
1961         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1962         ia32_sched_selector.exectime              = ia32_sched_exectime;
1963         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1964         return &ia32_sched_selector;
1965 }
1966
1967 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1968 {
1969         (void) self;
1970         return NULL;
1971 }
1972
1973 /**
1974  * Returns the necessary byte alignment for storing a register of given class.
1975  */
1976 static int ia32_get_reg_class_alignment(const void *self,
1977                                         const arch_register_class_t *cls)
1978 {
1979         ir_mode *mode = arch_register_class_mode(cls);
1980         int bytes     = get_mode_size_bytes(mode);
1981         (void) self;
1982
1983         if (mode_is_float(mode) && bytes > 8)
1984                 return 16;
1985         return bytes;
1986 }
1987
1988 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1989                 const void *self, const ir_node *irn)
1990 {
1991         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1992                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1993                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1994                 NULL,
1995         };
1996         static const be_execution_unit_t *_allowed_units_GP[] = {
1997                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1998                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1999                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2000                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2001                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2002                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2003                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2004                 NULL,
2005         };
2006         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2007                 &be_machine_execution_units_DUMMY[0],
2008                 NULL,
2009         };
2010         static const be_execution_unit_t **_units_callret[] = {
2011                 _allowed_units_BRANCH,
2012                 NULL
2013         };
2014         static const be_execution_unit_t **_units_other[] = {
2015                 _allowed_units_GP,
2016                 NULL
2017         };
2018         static const be_execution_unit_t **_units_dummy[] = {
2019                 _allowed_units_DUMMY,
2020                 NULL
2021         };
2022         const be_execution_unit_t ***ret;
2023         (void) self;
2024
2025         if (is_ia32_irn(irn)) {
2026                 ret = get_ia32_exec_units(irn);
2027         }
2028         else if (is_be_node(irn)) {
2029                 if (be_is_Call(irn) || be_is_Return(irn)) {
2030                         ret = _units_callret;
2031                 }
2032                 else if (be_is_Barrier(irn)) {
2033                         ret = _units_dummy;
2034                 }
2035                 else {
2036                          ret = _units_other;
2037                 }
2038         }
2039         else {
2040                 ret = _units_dummy;
2041         }
2042
2043         return ret;
2044 }
2045
2046 /**
2047  * Return the abstract ia32 machine.
2048  */
2049 static const be_machine_t *ia32_get_machine(const void *self) {
2050         const ia32_isa_t *isa = self;
2051         return isa->cpu;
2052 }
2053
2054 /**
2055  * Return irp irgs in the desired order.
2056  */
2057 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2058 {
2059         (void) self;
2060         (void) irg_list;
2061         return NULL;
2062 }
2063
2064 /**
2065  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2066  * @return 1 if allowed, 0 otherwise
2067  */
2068 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2069 {
2070         ir_node *phi;
2071
2072         (void)sel;
2073         (void)i;
2074         (void)j;
2075
2076         if(!ia32_cg_config.use_cmov) {
2077                 /* TODO: we could still handle abs(x)... */
2078                 return 0;
2079         }
2080
2081         /* we can't handle psis with 64bit compares yet */
2082         if(is_Proj(sel)) {
2083                 ir_node *pred = get_Proj_pred(sel);
2084                 if(is_Cmp(pred)) {
2085                         ir_node *left     = get_Cmp_left(pred);
2086                         ir_mode *cmp_mode = get_irn_mode(left);
2087                         if(!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2088                                 return 0;
2089                 }
2090         }
2091
2092         /* check the Phi nodes */
2093         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
2094                 ir_mode *mode = get_irn_mode(phi);
2095
2096                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2097                         return 0;
2098         }
2099
2100         return 1;
2101 }
2102
2103 /**
2104  * Returns the libFirm configuration parameter for this backend.
2105  */
2106 static const backend_params *ia32_get_libfirm_params(void) {
2107         static const ir_settings_if_conv_t ifconv = {
2108                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2109                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2110         };
2111         static const ir_settings_arch_dep_t ad = {
2112                 1,                   /* also use subs */
2113                 4,                   /* maximum shifts */
2114                 31,                  /* maximum shift amount */
2115                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2116
2117                 1,  /* allow Mulhs */
2118                 1,  /* allow Mulus */
2119                 32  /* Mulh allowed up to 32 bit */
2120         };
2121         static backend_params p = {
2122                 1,     /* need dword lowering */
2123                 1,     /* support inline assembly */
2124                 NULL,  /* no additional opcodes */
2125                 NULL,  /* will be set later */
2126                 ia32_create_intrinsic_fkt,
2127                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2128                 NULL,  /* will be set below */
2129         };
2130
2131         ia32_setup_cg_config();
2132
2133         p.dep_param    = &ad;
2134         p.if_conv_info = &ifconv;
2135         return &p;
2136 }
2137
2138 static const lc_opt_enum_int_items_t gas_items[] = {
2139         { "elf",     GAS_FLAVOUR_ELF },
2140         { "mingw",   GAS_FLAVOUR_MINGW  },
2141         { "yasm",    GAS_FLAVOUR_YASM   },
2142         { "macho",   GAS_FLAVOUR_MACH_O },
2143         { NULL,      0 }
2144 };
2145
2146 static lc_opt_enum_int_var_t gas_var = {
2147         (int*) &be_gas_flavour, gas_items
2148 };
2149
2150 static const lc_opt_table_entry_t ia32_options[] = {
2151         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2152         LC_OPT_ENT_INT("stackalign", "set stack alignment for calls",
2153                        &ia32_isa_template.arch_isa.stack_alignment),
2154         LC_OPT_LAST
2155 };
2156
2157 const arch_isa_if_t ia32_isa_if = {
2158         ia32_init,
2159         ia32_done,
2160         ia32_get_n_reg_class,
2161         ia32_get_reg_class,
2162         ia32_get_reg_class_for_mode,
2163         ia32_get_call_abi,
2164         ia32_get_irn_handler,
2165         ia32_get_code_generator_if,
2166         ia32_get_list_sched_selector,
2167         ia32_get_ilp_sched_selector,
2168         ia32_get_reg_class_alignment,
2169         ia32_get_libfirm_params,
2170         ia32_get_allowed_execution_units,
2171         ia32_get_machine,
2172         ia32_get_irg_list,
2173 };
2174
2175 void ia32_init_emitter(void);
2176 void ia32_init_finish(void);
2177 void ia32_init_optimize(void);
2178 void ia32_init_transform(void);
2179 void ia32_init_x87(void);
2180
2181 void be_init_arch_ia32(void)
2182 {
2183         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2184         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2185
2186         lc_opt_add_table(ia32_grp, ia32_options);
2187         be_register_isa_if("ia32", &ia32_isa_if);
2188
2189         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2190
2191         ia32_init_emitter();
2192         ia32_init_finish();
2193         ia32_init_optimize();
2194         ia32_init_transform();
2195         ia32_init_x87();
2196         ia32_init_architecture();
2197 }
2198
2199 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);