nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54 #include "lower_dw.h"
  55 #include "lower_calls.h"
  56 #include "lower_mode_b.h"
  57 #include "lower_softfloat.h"
  58
  59 #include "beabi.h"
  60 #include "beirg.h"
  61 #include "benode.h"
  62 #include "belower.h"
  63 #include "besched.h"
  64 #include "be.h"
  65 #include "be_t.h"
  66 #include "beirgmod.h"
  67 #include "be_dbgout.h"
  68 #include "beblocksched.h"
  69 #include "bemachine.h"
  70 #include "bespillutil.h"
  71 #include "bespillslots.h"
  72 #include "bemodule.h"
  73 #include "begnuas.h"
  74 #include "bestate.h"
  75 #include "beflags.h"
  76 #include "betranshlp.h"
  77 #include "belistsched.h"
  78 #include "beabihelper.h"
  79 #include "bestack.h"
  80
  81 #include "bearch_ia32_t.h"
  82
  83 #include "ia32_new_nodes.h"
  84 #include "gen_ia32_regalloc_if.h"
  85 #include "gen_ia32_machine.h"
  86 #include "ia32_common_transform.h"
  87 #include "ia32_transform.h"
  88 #include "ia32_emitter.h"
  89 #include "ia32_optimize.h"
  90 #include "ia32_x87.h"
  91 #include "ia32_dbg_stat.h"
  92 #include "ia32_finish.h"
  93 #include "ia32_fpu.h"
  94 #include "ia32_architecture.h"
  95
  96 #ifdef FIRM_GRGEN_BE
  97 #include "ia32_pbqp_transform.h"
  98
  99 transformer_t be_transformer = TRANSFORMER_DEFAULT;
 100 #endif
 101
 102 ir_mode *ia32_mode_fpcw;
 103 ir_mode *ia32_mode_E;
 104 ir_type *ia32_type_E;
 105
 106 /** The current omit-fp state */
 107 static ir_type *omit_fp_between_type   = NULL;
 108 static ir_type *between_type           = NULL;
 109 static ir_entity *old_bp_ent           = NULL;
 110 static ir_entity *ret_addr_ent         = NULL;
 111 static ir_entity *omit_fp_ret_addr_ent = NULL;
 112
 113 /**
 114  * The environment for the intrinsic mapping.
 115  */
 116 static ia32_intrinsic_env_t intrinsic_env = {
 117         NULL,    /* the isa */
 118         NULL,    /* the irg, these entities belong to */
 119         NULL,    /* entity for __divdi3 library call */
 120         NULL,    /* entity for __moddi3 library call */
 121         NULL,    /* entity for __udivdi3 library call */
 122         NULL,    /* entity for __umoddi3 library call */
 123 };
 124
 125
 126 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 127
 128 /**
 129  * Used to create per-graph unique pseudo nodes.
 130  */
 131 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 132                                     create_const_node_func func,
 133                                     const arch_register_t* reg)
 134 {
 135         ir_node *block, *res;
 136
 137         if (*place != NULL)
 138                 return *place;
 139
 140         block = get_irg_start_block(irg);
 141         res = func(NULL, block);
 142         arch_set_irn_register(res, reg);
 143         *place = res;
 144
 145         return res;
 146 }
 147
 148 /* Creates the unique per irg GP NoReg node. */
 149 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 150 {
 151         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 152         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 153                             &ia32_registers[REG_GP_NOREG]);
 154 }
 155
 156 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 157 {
 158         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 159         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 160                             &ia32_registers[REG_VFP_NOREG]);
 161 }
 162
 163 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 164 {
 165         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 166         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 167                             &ia32_registers[REG_XMM_NOREG]);
 168 }
 169
 170 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 171 {
 172         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 173         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 174                         &ia32_registers[REG_FPCW]);
 175 }
 176
 177
 178 /**
 179  * Returns the admissible noreg register node for input register pos of node irn.
 180  */
 181 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 182 {
 183         ir_graph                  *irg = get_irn_irg(irn);
 184         const arch_register_req_t *req = arch_get_irn_register_req_in(irn, pos);
 185
 186         assert(req != NULL && "Missing register requirements");
 187         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 188                 return ia32_new_NoReg_gp(irg);
 189
 190         if (ia32_cg_config.use_sse2) {
 191                 return ia32_new_NoReg_xmm(irg);
 192         } else {
 193                 return ia32_new_NoReg_vfp(irg);
 194         }
 195 }
 196
 197 static arch_irn_class_t ia32_classify(const ir_node *irn)
 198 {
 199         arch_irn_class_t classification = arch_irn_class_none;
 200
 201         assert(is_ia32_irn(irn));
 202
 203         if (is_ia32_is_reload(irn))
 204                 classification |= arch_irn_class_reload;
 205
 206         if (is_ia32_is_spill(irn))
 207                 classification |= arch_irn_class_spill;
 208
 209         if (is_ia32_is_remat(irn))
 210                 classification |= arch_irn_class_remat;
 211
 212         return classification;
 213 }
 214
 215 /**
 216  * The IA32 ABI callback object.
 217  */
 218 typedef struct {
 219         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 220         ir_graph *irg;                   /**< The associated graph. */
 221 } ia32_abi_env_t;
 222
 223 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 224 {
 225         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 226 }
 227
 228 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 229 {
 230         if (is_be_node(node))
 231                 be_node_set_frame_entity(node, entity);
 232         else
 233                 set_ia32_frame_ent(node, entity);
 234 }
 235
 236 static void ia32_set_frame_offset(ir_node *irn, int bias)
 237 {
 238         if (get_ia32_frame_ent(irn) == NULL)
 239                 return;
 240
 241         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 242                 ir_graph          *irg     = get_irn_irg(irn);
 243                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 244                 if (layout->sp_relative) {
 245                         /* Pop nodes modify the stack pointer before calculating the
 246                          * destination address, so fix this here
 247                          */
 248                         bias -= 4;
 249                 }
 250         }
 251         add_ia32_am_offs_int(irn, bias);
 252 }
 253
 254 static int ia32_get_sp_bias(const ir_node *node)
 255 {
 256         if (is_ia32_Call(node))
 257                 return -(int)get_ia32_call_attr_const(node)->pop;
 258
 259         if (is_ia32_Push(node))
 260                 return 4;
 261
 262         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 263                 return -4;
 264
 265         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 266                 return SP_BIAS_RESET;
 267         }
 268
 269         return 0;
 270 }
 271
 272 /**
 273  * Build the between type and entities if not already build.
 274  */
 275 static void ia32_build_between_type(void)
 276 {
 277 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 278         if (! between_type) {
 279                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 280                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 281
 282                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 283                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 284                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 285
 286                 set_entity_offset(old_bp_ent, 0);
 287                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 288                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 289                 set_type_state(between_type, layout_fixed);
 290
 291                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 292                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 293
 294                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 295                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 296                 set_type_state(omit_fp_between_type, layout_fixed);
 297         }
 298 #undef IDENT
 299 }
 300
 301 /**
 302  * Produces the type which sits between the stack args and the locals on the stack.
 303  * it will contain the return address and space to store the old base pointer.
 304  * @return The Firm type modeling the ABI between type.
 305  */
 306 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 307 {
 308         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 309         ia32_build_between_type();
 310         return layout->sp_relative ? omit_fp_between_type : between_type;
 311 }
 312
 313 /**
 314  * Return the stack entity that contains the return address.
 315  */
 316 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 317 {
 318         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 319         ia32_build_between_type();
 320         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 321 }
 322
 323 /**
 324  * Return the stack entity that contains the frame address.
 325  */
 326 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 327 {
 328         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 329         ia32_build_between_type();
 330         return layout->sp_relative ? NULL : old_bp_ent;
 331 }
 332
 333 /**
 334  * Get the estimated cycle count for @p irn.
 335  *
 336  * @param self The this pointer.
 337  * @param irn  The node.
 338  *
 339  * @return     The estimated cycle count for this operation
 340  */
 341 static int ia32_get_op_estimated_cost(const ir_node *irn)
 342 {
 343         int            cost;
 344         ia32_op_type_t op_tp;
 345
 346         if (is_Proj(irn))
 347                 return 0;
 348         if (!is_ia32_irn(irn))
 349                 return 0;
 350
 351         assert(is_ia32_irn(irn));
 352
 353         cost  = get_ia32_latency(irn);
 354         op_tp = get_ia32_op_type(irn);
 355
 356         if (is_ia32_CopyB(irn)) {
 357                 cost = 250;
 358         }
 359         else if (is_ia32_CopyB_i(irn)) {
 360                 int size = get_ia32_copyb_size(irn);
 361                 cost     = 20 + (int)ceil((4/3) * size);
 362         }
 363         /* in case of address mode operations add additional cycles */
 364         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 365                 /*
 366                         In case of stack access and access to fixed addresses add 5 cycles
 367                         (we assume they are in cache), other memory operations cost 20
 368                         cycles.
 369                 */
 370                 if (is_ia32_use_frame(irn) || (
 371                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 372                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 373                     )) {
 374                         cost += 5;
 375                 } else {
 376                         cost += 20;
 377                 }
 378         }
 379
 380         return cost;
 381 }
 382
 383 /**
 384  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 385  *
 386  * @param irn       The original operation
 387  * @param i         Index of the argument we want the inverse operation to yield
 388  * @param inverse   struct to be filled with the resulting inverse op
 389  * @param obstack   The obstack to use for allocation of the returned nodes array
 390  * @return          The inverse operation or NULL if operation invertible
 391  */
 392 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 393 {
 394         (void) irn;
 395         (void) i;
 396         (void) inverse;
 397         (void) obst;
 398         return NULL;
 399
 400 #if 0
 401         ir_mode  *mode;
 402         ir_mode  *irn_mode;
 403         ir_node  *block, *noreg, *nomem;
 404         dbg_info *dbgi;
 405
 406         /* we cannot invert non-ia32 irns */
 407         if (! is_ia32_irn(irn))
 408                 return NULL;
 409
 410         /* operand must always be a real operand (not base, index or mem) */
 411         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 412                 return NULL;
 413
 414         /* we don't invert address mode operations */
 415         if (get_ia32_op_type(irn) != ia32_Normal)
 416                 return NULL;
 417
 418         /* TODO: adjust for new immediates... */
 419         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 420                    irn);
 421         return NULL;
 422
 423         block    = get_nodes_block(irn);
 424         mode     = get_irn_mode(irn);
 425         irn_mode = get_irn_mode(irn);
 426         noreg    = get_irn_n(irn, 0);
 427         nomem    = get_irg_no_mem(irg);
 428         dbgi     = get_irn_dbg_info(irn);
 429
 430         /* initialize structure */
 431         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 432         inverse->costs = 0;
 433         inverse->n     = 1;
 434
 435         switch (get_ia32_irn_opcode(irn)) {
 436                 case iro_ia32_Add:
 437                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 438                                 /* we have an add with a const here */
 439                                 /* invers == add with negated const */
 440                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 441                                 inverse->costs   += 1;
 442                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 443                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 444                                 set_ia32_commutative(inverse->nodes[0]);
 445                         }
 446                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 447                                 /* we have an add with a symconst here */
 448                                 /* invers == sub with const */
 449                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 450                                 inverse->costs   += 2;
 451                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 452                         }
 453                         else {
 454                                 /* normal add: inverse == sub */
 455                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 456                                 inverse->costs   += 2;
 457                         }
 458                         break;
 459                 case iro_ia32_Sub:
 460                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 461                                 /* we have a sub with a const/symconst here */
 462                                 /* invers == add with this const */
 463                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 464                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 465                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 466                         }
 467                         else {
 468                                 /* normal sub */
 469                                 if (i == n_ia32_binary_left) {
 470                                         inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 471                                 }
 472                                 else {
 473                                         inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 474                                 }
 475                                 inverse->costs += 1;
 476                         }
 477                         break;
 478                 case iro_ia32_Xor:
 479                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 480                                 /* xor with const: inverse = xor */
 481                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 482                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 483                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 484                         }
 485                         else {
 486                                 /* normal xor */
 487                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 488                                 inverse->costs   += 1;
 489                         }
 490                         break;
 491                 case iro_ia32_Not: {
 492                         inverse->nodes[0] = new_bd_ia32_Not(dbgi, block, (ir_node*) irn);
 493                         inverse->costs   += 1;
 494                         break;
 495                 }
 496                 case iro_ia32_Neg: {
 497                         inverse->nodes[0] = new_bd_ia32_Neg(dbgi, block, (ir_node*) irn);
 498                         inverse->costs   += 1;
 499                         break;
 500                 }
 501                 default:
 502                         /* inverse operation not supported */
 503                         return NULL;
 504         }
 505
 506         return inverse;
 507 #endif
 508 }
 509
 510 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 511 {
 512         if (mode_is_float(mode))
 513                 return mode_D;
 514
 515         return mode_Iu;
 516 }
 517
 518 /**
 519  * Get the mode that should be used for spilling value node
 520  */
 521 static ir_mode *get_spill_mode(const ir_node *node)
 522 {
 523         ir_mode *mode = get_irn_mode(node);
 524         return get_spill_mode_mode(mode);
 525 }
 526
 527 /**
 528  * Checks whether an addressmode reload for a node with mode mode is compatible
 529  * with a spillslot of mode spill_mode
 530  */
 531 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 532 {
 533         return !mode_is_float(mode) || mode == spillmode;
 534 }
 535
 536 /**
 537  * Check if irn can load its operand at position i from memory (source addressmode).
 538  * @param irn    The irn to be checked
 539  * @param i      The operands position
 540  * @return Non-Zero if operand can be loaded
 541  */
 542 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 543 {
 544         ir_node       *op        = get_irn_n(irn, i);
 545         const ir_mode *mode      = get_irn_mode(op);
 546         const ir_mode *spillmode = get_spill_mode(op);
 547
 548         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 549             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 550             !ia32_is_spillmode_compatible(mode, spillmode) ||
 551             is_ia32_use_frame(irn))                            /* must not already use frame */
 552                 return 0;
 553
 554         switch (get_ia32_am_support(irn)) {
 555                 case ia32_am_none:
 556                         return 0;
 557
 558                 case ia32_am_unary:
 559                         if (i != n_ia32_unary_op)
 560                                 return 0;
 561                         break;
 562
 563                 case ia32_am_binary:
 564                         switch (i) {
 565                                 case n_ia32_binary_left: {
 566                                         const arch_register_req_t *req;
 567                                         if (!is_ia32_commutative(irn))
 568                                                 return 0;
 569
 570                                         /* we can't swap left/right for limited registers
 571                                          * (As this (currently) breaks constraint handling copies)
 572                                          */
 573                                         req = arch_get_irn_register_req_in(irn, n_ia32_binary_left);
 574                                         if (req->type & arch_register_req_type_limited)
 575                                                 return 0;
 576                                         break;
 577                                 }
 578
 579                                 case n_ia32_binary_right:
 580                                         break;
 581
 582                                 default:
 583                                         return 0;
 584                         }
 585                         break;
 586
 587                 default:
 588                         panic("Unknown AM type");
 589         }
 590
 591         /* HACK: must not already use "real" memory.
 592          * This can happen for Call and Div */
 593         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 594                 return 0;
 595
 596         return 1;
 597 }
 598
 599 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 600                                         unsigned int i)
 601 {
 602         ir_mode *load_mode;
 603         ir_mode *dest_op_mode;
 604
 605         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 606
 607         set_ia32_op_type(irn, ia32_AddrModeS);
 608
 609         load_mode    = get_irn_mode(get_irn_n(irn, i));
 610         dest_op_mode = get_ia32_ls_mode(irn);
 611         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 612                 set_ia32_ls_mode(irn, load_mode);
 613         }
 614         set_ia32_use_frame(irn);
 615         set_ia32_need_stackent(irn);
 616
 617         if (i == n_ia32_binary_left                    &&
 618             get_ia32_am_support(irn) == ia32_am_binary &&
 619             /* immediates are only allowed on the right side */
 620             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 621                 ia32_swap_left_right(irn);
 622                 i = n_ia32_binary_right;
 623         }
 624
 625         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 626
 627         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 628         set_irn_n(irn, n_ia32_mem,  spill);
 629         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 630         set_ia32_is_reload(irn);
 631 }
 632
 633 static const be_abi_callbacks_t ia32_abi_callbacks = {
 634         ia32_abi_get_between_type,
 635 };
 636
 637 /* register allocator interface */
 638 static const arch_irn_ops_t ia32_irn_ops = {
 639         ia32_classify,
 640         ia32_get_frame_entity,
 641         ia32_set_frame_offset,
 642         ia32_get_sp_bias,
 643         ia32_get_inverse,
 644         ia32_get_op_estimated_cost,
 645         ia32_possible_memory_operand,
 646         ia32_perform_memory_operand,
 647 };
 648
 649 static ir_entity *mcount = NULL;
 650 static int gprof = 0;
 651
 652 static void ia32_before_abi(ir_graph *irg)
 653 {
 654         if (gprof) {
 655                 if (mcount == NULL) {
 656                         ir_type *tp = new_type_method(0, 0);
 657                         ident   *id = new_id_from_str("mcount");
 658                         mcount = new_entity(get_glob_type(), id, tp);
 659                         /* FIXME: enter the right ld_ident here */
 660                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 661                         set_entity_visibility(mcount, ir_visibility_external);
 662                 }
 663                 instrument_initcall(irg, mcount);
 664         }
 665 }
 666
 667 /**
 668  * Transforms the standard firm graph into
 669  * an ia32 firm graph
 670  */
 671 static void ia32_prepare_graph(ir_graph *irg)
 672 {
 673         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 674
 675 #ifdef FIRM_GRGEN_BE
 676         switch (be_transformer) {
 677         case TRANSFORMER_DEFAULT:
 678                 /* transform remaining nodes into assembler instructions */
 679                 ia32_transform_graph(irg);
 680                 break;
 681
 682         case TRANSFORMER_PBQP:
 683         case TRANSFORMER_RAND:
 684                 /* transform nodes into assembler instructions by PBQP magic */
 685                 ia32_transform_graph_by_pbqp(irg);
 686                 break;
 687
 688         default:
 689                 panic("invalid transformer");
 690         }
 691 #else
 692         ia32_transform_graph(irg);
 693 #endif
 694
 695         /* do local optimizations (mainly CSE) */
 696         optimize_graph_df(irg);
 697         /* backend code expects that outedges are always enabled */
 698         edges_assure(irg);
 699
 700         if (irg_data->dump)
 701                 dump_ir_graph(irg, "transformed");
 702
 703         /* optimize address mode */
 704         ia32_optimize_graph(irg);
 705
 706         /* do code placement, to optimize the position of constants */
 707         place_code(irg);
 708         /* backend code expects that outedges are always enabled */
 709         edges_assure(irg);
 710
 711         if (irg_data->dump)
 712                 dump_ir_graph(irg, "place");
 713 }
 714
 715 ir_node *ia32_turn_back_am(ir_node *node)
 716 {
 717         dbg_info *dbgi  = get_irn_dbg_info(node);
 718         ir_graph *irg   = get_irn_irg(node);
 719         ir_node  *block = get_nodes_block(node);
 720         ir_node  *base  = get_irn_n(node, n_ia32_base);
 721         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 722         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 723         ir_node  *noreg;
 724
 725         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 726         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 727
 728         ia32_copy_am_attrs(load, node);
 729         if (is_ia32_is_reload(node))
 730                 set_ia32_is_reload(load);
 731         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 732
 733         switch (get_ia32_am_support(node)) {
 734                 case ia32_am_unary:
 735                         set_irn_n(node, n_ia32_unary_op, load_res);
 736                         break;
 737
 738                 case ia32_am_binary:
 739                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 740                                 set_irn_n(node, n_ia32_binary_left, load_res);
 741                         } else {
 742                                 set_irn_n(node, n_ia32_binary_right, load_res);
 743                         }
 744                         break;
 745
 746                 default:
 747                         panic("Unknown AM type");
 748         }
 749         noreg = ia32_new_NoReg_gp(current_ir_graph);
 750         set_irn_n(node, n_ia32_base,  noreg);
 751         set_irn_n(node, n_ia32_index, noreg);
 752         set_ia32_am_offs_int(node, 0);
 753         set_ia32_am_sc(node, NULL);
 754         set_ia32_am_scale(node, 0);
 755         clear_ia32_am_sc_sign(node);
 756
 757         /* rewire mem-proj */
 758         if (get_irn_mode(node) == mode_T) {
 759                 const ir_edge_t *edge;
 760                 foreach_out_edge(node, edge) {
 761                         ir_node *out = get_edge_src_irn(edge);
 762                         if (get_irn_mode(out) == mode_M) {
 763                                 set_Proj_pred(out, load);
 764                                 set_Proj_proj(out, pn_ia32_Load_M);
 765                                 break;
 766                         }
 767                 }
 768         }
 769
 770         set_ia32_op_type(node, ia32_Normal);
 771         if (sched_is_scheduled(node))
 772                 sched_add_before(node, load);
 773
 774         return load_res;
 775 }
 776
 777 static ir_node *flags_remat(ir_node *node, ir_node *after)
 778 {
 779         /* we should turn back source address mode when rematerializing nodes */
 780         ia32_op_type_t type;
 781         ir_node        *block;
 782         ir_node        *copy;
 783
 784         if (is_Block(after)) {
 785                 block = after;
 786         } else {
 787                 block = get_nodes_block(after);
 788         }
 789
 790         type = get_ia32_op_type(node);
 791         switch (type) {
 792                 case ia32_AddrModeS:
 793                         ia32_turn_back_am(node);
 794                         break;
 795
 796                 case ia32_AddrModeD:
 797                         /* TODO implement this later... */
 798                         panic("found DestAM with flag user %+F this should not happen", node);
 799
 800                 default: assert(type == ia32_Normal); break;
 801         }
 802
 803         copy = exact_copy(node);
 804         set_nodes_block(copy, block);
 805         sched_add_after(after, copy);
 806
 807         return copy;
 808 }
 809
 810 /**
 811  * Called before the register allocator.
 812  */
 813 static void ia32_before_ra(ir_graph *irg)
 814 {
 815         /* setup fpu rounding modes */
 816         ia32_setup_fpu_mode(irg);
 817
 818         /* fixup flags */
 819         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 820                            &flags_remat, NULL);
 821
 822         be_add_missing_keeps(irg);
 823 }
 824
 825
 826 /**
 827  * Transforms a be_Reload into a ia32 Load.
 828  */
 829 static void transform_to_Load(ir_node *node)
 830 {
 831         ir_graph *irg        = get_irn_irg(node);
 832         dbg_info *dbgi       = get_irn_dbg_info(node);
 833         ir_node *block       = get_nodes_block(node);
 834         ir_entity *ent       = be_get_frame_entity(node);
 835         ir_mode *mode        = get_irn_mode(node);
 836         ir_mode *spillmode   = get_spill_mode(node);
 837         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 838         ir_node *sched_point = NULL;
 839         ir_node *ptr         = get_irg_frame(irg);
 840         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 841         ir_node *new_op, *proj;
 842         const arch_register_t *reg;
 843
 844         if (sched_is_scheduled(node)) {
 845                 sched_point = sched_prev(node);
 846         }
 847
 848         if (mode_is_float(spillmode)) {
 849                 if (ia32_cg_config.use_sse2)
 850                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 851                 else
 852                         new_op = new_bd_ia32_vfld(dbgi, block, ptr, noreg, mem, spillmode);
 853         }
 854         else if (get_mode_size_bits(spillmode) == 128) {
 855                 /* Reload 128 bit SSE registers */
 856                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 857         }
 858         else
 859                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 860
 861         set_ia32_op_type(new_op, ia32_AddrModeS);
 862         set_ia32_ls_mode(new_op, spillmode);
 863         set_ia32_frame_ent(new_op, ent);
 864         set_ia32_use_frame(new_op);
 865         set_ia32_is_reload(new_op);
 866
 867         DBG_OPT_RELOAD2LD(node, new_op);
 868
 869         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 870
 871         if (sched_point) {
 872                 sched_add_after(sched_point, new_op);
 873                 sched_remove(node);
 874         }
 875
 876         /* copy the register from the old node to the new Load */
 877         reg = arch_get_irn_register(node);
 878         arch_set_irn_register(proj, reg);
 879
 880         SET_IA32_ORIG_NODE(new_op, node);
 881
 882         exchange(node, proj);
 883 }
 884
 885 /**
 886  * Transforms a be_Spill node into a ia32 Store.
 887  */
 888 static void transform_to_Store(ir_node *node)
 889 {
 890         ir_graph *irg  = get_irn_irg(node);
 891         dbg_info *dbgi = get_irn_dbg_info(node);
 892         ir_node *block = get_nodes_block(node);
 893         ir_entity *ent = be_get_frame_entity(node);
 894         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 895         ir_mode *mode  = get_spill_mode(spillval);
 896         ir_node *noreg = ia32_new_NoReg_gp(irg);
 897         ir_node *nomem = get_irg_no_mem(irg);
 898         ir_node *ptr   = get_irg_frame(irg);
 899         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 900         ir_node *res;
 901         ir_node *store;
 902         ir_node *sched_point = NULL;
 903
 904         if (sched_is_scheduled(node)) {
 905                 sched_point = sched_prev(node);
 906         }
 907
 908         if (mode_is_float(mode)) {
 909                 if (ia32_cg_config.use_sse2) {
 910                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 911                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 912                 } else {
 913                         store = new_bd_ia32_vfst(dbgi, block, ptr, noreg, nomem, val, mode);
 914                         res   = new_r_Proj(store, mode_M, pn_ia32_vfst_M);
 915                 }
 916         } else if (get_mode_size_bits(mode) == 128) {
 917                 /* Spill 128 bit SSE registers */
 918                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 919                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 920         } else if (get_mode_size_bits(mode) == 8) {
 921                 store = new_bd_ia32_Store8Bit(dbgi, block, ptr, noreg, nomem, val);
 922                 res   = new_r_Proj(store, mode_M, pn_ia32_Store8Bit_M);
 923         } else {
 924                 store = new_bd_ia32_Store(dbgi, block, ptr, noreg, nomem, val);
 925                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 926         }
 927
 928         set_ia32_op_type(store, ia32_AddrModeD);
 929         set_ia32_ls_mode(store, mode);
 930         set_ia32_frame_ent(store, ent);
 931         set_ia32_use_frame(store);
 932         set_ia32_is_spill(store);
 933         SET_IA32_ORIG_NODE(store, node);
 934         DBG_OPT_SPILL2ST(node, store);
 935
 936         if (sched_point) {
 937                 sched_add_after(sched_point, store);
 938                 sched_remove(node);
 939         }
 940
 941         exchange(node, res);
 942 }
 943
 944 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 945 {
 946         dbg_info *dbgi  = get_irn_dbg_info(node);
 947         ir_node  *block = get_nodes_block(node);
 948         ir_graph *irg   = get_irn_irg(node);
 949         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 950         ir_node  *frame = get_irg_frame(irg);
 951
 952         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 953
 954         set_ia32_frame_ent(push, ent);
 955         set_ia32_use_frame(push);
 956         set_ia32_op_type(push, ia32_AddrModeS);
 957         set_ia32_ls_mode(push, mode_Is);
 958         set_ia32_is_spill(push);
 959
 960         sched_add_before(schedpoint, push);
 961         return push;
 962 }
 963
 964 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 965 {
 966         dbg_info *dbgi  = get_irn_dbg_info(node);
 967         ir_node  *block = get_nodes_block(node);
 968         ir_graph *irg   = get_irn_irg(node);
 969         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 970         ir_node  *frame = get_irg_frame(irg);
 971
 972         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 973                                           get_irg_no_mem(irg), sp);
 974
 975         set_ia32_frame_ent(pop, ent);
 976         set_ia32_use_frame(pop);
 977         set_ia32_op_type(pop, ia32_AddrModeD);
 978         set_ia32_ls_mode(pop, mode_Is);
 979         set_ia32_is_reload(pop);
 980
 981         sched_add_before(schedpoint, pop);
 982
 983         return pop;
 984 }
 985
 986 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 987 {
 988         dbg_info *dbgi   = get_irn_dbg_info(node);
 989         ir_mode  *spmode = mode_Iu;
 990         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 991         ir_node *sp;
 992
 993         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 994         arch_set_irn_register(sp, spreg);
 995
 996         return sp;
 997 }
 998
 999 /**
1000  * Transform MemPerm, currently we do this the ugly way and produce
1001  * push/pop into/from memory cascades. This is possible without using
1002  * any registers.
1003  */
1004 static void transform_MemPerm(ir_node *node)
1005 {
1006         ir_node         *block = get_nodes_block(node);
1007         ir_graph        *irg   = get_irn_irg(node);
1008         ir_node         *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
1009         int              arity = be_get_MemPerm_entity_arity(node);
1010         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1011         ir_node         *in[1];
1012         ir_node         *keep;
1013         int              i;
1014         const ir_edge_t *edge;
1015         const ir_edge_t *next;
1016
1017         /* create Pushs */
1018         for (i = 0; i < arity; ++i) {
1019                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1020                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1021                 ir_type *enttype = get_entity_type(inent);
1022                 unsigned entsize = get_type_size_bytes(enttype);
1023                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1024                 ir_node *mem = get_irn_n(node, i + 1);
1025                 ir_node *push;
1026
1027                 /* work around cases where entities have different sizes */
1028                 if (entsize2 < entsize)
1029                         entsize = entsize2;
1030                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1031
1032                 push = create_push(node, node, sp, mem, inent);
1033                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1034                 if (entsize == 8) {
1035                         /* add another push after the first one */
1036                         push = create_push(node, node, sp, mem, inent);
1037                         add_ia32_am_offs_int(push, 4);
1038                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1039                 }
1040
1041                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
1042         }
1043
1044         /* create pops */
1045         for (i = arity - 1; i >= 0; --i) {
1046                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1047                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1048                 ir_type *enttype = get_entity_type(outent);
1049                 unsigned entsize = get_type_size_bytes(enttype);
1050                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1051                 ir_node *pop;
1052
1053                 /* work around cases where entities have different sizes */
1054                 if (entsize2 < entsize)
1055                         entsize = entsize2;
1056                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1057
1058                 pop = create_pop(node, node, sp, outent);
1059                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1060                 if (entsize == 8) {
1061                         add_ia32_am_offs_int(pop, 4);
1062
1063                         /* add another pop after the first one */
1064                         pop = create_pop(node, node, sp, outent);
1065                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1066                 }
1067
1068                 pops[i] = pop;
1069         }
1070
1071         in[0] = sp;
1072         keep  = be_new_Keep(block, 1, in);
1073         sched_add_before(node, keep);
1074
1075         /* exchange memprojs */
1076         foreach_out_edge_safe(node, edge, next) {
1077                 ir_node *proj = get_edge_src_irn(edge);
1078                 int p = get_Proj_proj(proj);
1079
1080                 assert(p < arity);
1081
1082                 set_Proj_pred(proj, pops[p]);
1083                 set_Proj_proj(proj, pn_ia32_Pop_M);
1084         }
1085
1086         /* remove memperm */
1087         sched_remove(node);
1088         kill_node(node);
1089 }
1090
1091 /**
1092  * Block-Walker: Calls the transform functions Spill and Reload.
1093  */
1094 static void ia32_after_ra_walker(ir_node *block, void *env)
1095 {
1096         ir_node *node, *prev;
1097         (void) env;
1098
1099         /* beware: the schedule is changed here */
1100         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1101                 prev = sched_prev(node);
1102
1103                 if (be_is_Reload(node)) {
1104                         transform_to_Load(node);
1105                 } else if (be_is_Spill(node)) {
1106                         transform_to_Store(node);
1107                 } else if (be_is_MemPerm(node)) {
1108                         transform_MemPerm(node);
1109                 }
1110         }
1111 }
1112
1113 /**
1114  * Collects nodes that need frame entities assigned.
1115  */
1116 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1117 {
1118         be_fec_env_t  *env = (be_fec_env_t*)data;
1119         const ir_mode *mode;
1120         int            align;
1121
1122         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1123                 mode  = get_spill_mode_mode(get_irn_mode(node));
1124                 align = get_mode_size_bytes(mode);
1125         } else if (is_ia32_irn(node)         &&
1126                         get_ia32_frame_ent(node) == NULL &&
1127                         is_ia32_use_frame(node)) {
1128                 if (is_ia32_need_stackent(node))
1129                         goto need_stackent;
1130
1131                 switch (get_ia32_irn_opcode(node)) {
1132 need_stackent:
1133                         case iro_ia32_Load: {
1134                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1135
1136                                 if (attr->data.need_32bit_stackent) {
1137                                         mode = mode_Is;
1138                                 } else if (attr->data.need_64bit_stackent) {
1139                                         mode = mode_Ls;
1140                                 } else {
1141                                         mode = get_ia32_ls_mode(node);
1142                                         if (is_ia32_is_reload(node))
1143                                                 mode = get_spill_mode_mode(mode);
1144                                 }
1145                                 align = get_mode_size_bytes(mode);
1146                                 break;
1147                         }
1148
1149                         case iro_ia32_vfild:
1150                         case iro_ia32_vfld:
1151                         case iro_ia32_xLoad: {
1152                                 mode  = get_ia32_ls_mode(node);
1153                                 align = 4;
1154                                 break;
1155                         }
1156
1157                         case iro_ia32_FldCW: {
1158                                 /* although 2 byte would be enough 4 byte performs best */
1159                                 mode  = mode_Iu;
1160                                 align = 4;
1161                                 break;
1162                         }
1163
1164                         default:
1165 #ifndef NDEBUG
1166                                 panic("unexpected frame user while collection frame entity nodes");
1167
1168                         case iro_ia32_FnstCW:
1169                         case iro_ia32_Store8Bit:
1170                         case iro_ia32_Store:
1171                         case iro_ia32_fst:
1172                         case iro_ia32_fstp:
1173                         case iro_ia32_vfist:
1174                         case iro_ia32_vfisttp:
1175                         case iro_ia32_vfst:
1176                         case iro_ia32_xStore:
1177                         case iro_ia32_xStoreSimple:
1178 #endif
1179                                 return;
1180                 }
1181         } else {
1182                 return;
1183         }
1184         be_node_needs_frame_entity(env, node, mode, align);
1185 }
1186
1187 static int determine_ebp_input(ir_node *ret)
1188 {
1189         const arch_register_t *bp = &ia32_registers[REG_EBP];
1190         int   arity               = get_irn_arity(ret);
1191         int   i;
1192
1193         for (i = 0; i < arity; ++i) {
1194                 ir_node *input = get_irn_n(ret, i);
1195                 if (arch_get_irn_register(input) == bp)
1196                         return i;
1197         }
1198         panic("no ebp input found at %+F", ret);
1199 }
1200
1201 static void introduce_epilog(ir_node *ret)
1202 {
1203         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1204         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1205         ir_graph              *irg        = get_irn_irg(ret);
1206         ir_type               *frame_type = get_irg_frame_type(irg);
1207         unsigned               frame_size = get_type_size_bytes(frame_type);
1208         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1209         ir_node               *block      = get_nodes_block(ret);
1210         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1211         ir_node               *curr_sp    = first_sp;
1212         ir_mode               *mode_gp    = mode_Iu;
1213
1214         if (!layout->sp_relative) {
1215                 int      n_ebp   = determine_ebp_input(ret);
1216                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1217                 if (ia32_cg_config.use_leave) {
1218                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1219                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1220                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1221                         arch_set_irn_register(curr_bp, bp);
1222                         arch_set_irn_register(curr_sp, sp);
1223                         sched_add_before(ret, leave);
1224                 } else {
1225                         ir_node *pop;
1226                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1227                         /* copy ebp to esp */
1228                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1229                         arch_set_irn_register(curr_sp, sp);
1230                         sched_add_before(ret, curr_sp);
1231
1232                         /* pop ebp */
1233                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1234                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1235                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1236                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1237                         arch_set_irn_register(curr_bp, bp);
1238                         arch_set_irn_register(curr_sp, sp);
1239                         sched_add_before(ret, pop);
1240
1241                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1242                 }
1243                 set_irn_n(ret, n_ebp, curr_bp);
1244         } else {
1245                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1246                 sched_add_before(ret, incsp);
1247                 curr_sp = incsp;
1248         }
1249         set_irn_n(ret, n_be_Return_sp, curr_sp);
1250
1251         /* keep verifier happy... */
1252         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1253                 kill_node(first_sp);
1254         }
1255 }
1256
1257 /**
1258  * put the Prolog code at the beginning, epilog code before each return
1259  */
1260 static void introduce_prolog_epilog(ir_graph *irg)
1261 {
1262         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1263         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1264         ir_node               *start      = get_irg_start(irg);
1265         ir_node               *block      = get_nodes_block(start);
1266         ir_type               *frame_type = get_irg_frame_type(irg);
1267         unsigned               frame_size = get_type_size_bytes(frame_type);
1268         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1269         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1270         ir_node               *curr_sp    = initial_sp;
1271         ir_mode               *mode_gp    = mode_Iu;
1272
1273         if (!layout->sp_relative) {
1274                 /* push ebp */
1275                 ir_node *mem        = get_irg_initial_mem(irg);
1276                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1277                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1278                 ir_node *curr_bp    = initial_bp;
1279                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, curr_bp, curr_sp);
1280                 ir_node *incsp;
1281
1282                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1283                 mem     = new_r_Proj(push, mode_M, pn_ia32_Push_M);
1284                 arch_set_irn_register(curr_sp, sp);
1285                 sched_add_after(start, push);
1286
1287                 /* move esp to ebp */
1288                 curr_bp = be_new_Copy(block, curr_sp);
1289                 sched_add_after(push, curr_bp);
1290                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1291                 curr_sp = be_new_CopyKeep_single(block, curr_sp, curr_bp);
1292                 sched_add_after(curr_bp, curr_sp);
1293                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1294                 edges_reroute(initial_bp, curr_bp);
1295                 set_irn_n(push, n_ia32_Push_val, initial_bp);
1296
1297                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1298                 edges_reroute(initial_sp, incsp);
1299                 set_irn_n(push, n_ia32_Push_stack, initial_sp);
1300                 sched_add_after(curr_sp, incsp);
1301
1302                 /* make sure the initial IncSP is really used by someone */
1303                 if (get_irn_n_edges(incsp) <= 1) {
1304                         ir_node *in[] = { incsp };
1305                         ir_node *keep = be_new_Keep(block, 1, in);
1306                         sched_add_after(incsp, keep);
1307                 }
1308
1309                 layout->initial_bias = -4;
1310         } else {
1311                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1312                 edges_reroute(initial_sp, incsp);
1313                 be_set_IncSP_pred(incsp, curr_sp);
1314                 sched_add_after(start, incsp);
1315         }
1316
1317         /* introduce epilog for every return node */
1318         {
1319                 ir_node *end_block = get_irg_end_block(irg);
1320                 int      arity     = get_irn_arity(end_block);
1321                 int      i;
1322
1323                 for (i = 0; i < arity; ++i) {
1324                         ir_node *ret = get_irn_n(end_block, i);
1325                         assert(be_is_Return(ret));
1326                         introduce_epilog(ret);
1327                 }
1328         }
1329 }
1330
1331 /**
1332  * Last touchups for the graph before emit: x87 simulation to replace the
1333  * virtual with real x87 instructions, creating a block schedule and peephole
1334  * optimisations.
1335  */
1336 static void ia32_finish(ir_graph *irg)
1337 {
1338         ia32_irg_data_t   *irg_data     = ia32_get_irg_data(irg);
1339         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1340         bool               at_begin     = stack_layout->sp_relative ? true : false;
1341         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1342
1343         /* create and coalesce frame entities */
1344         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1345         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1346         be_free_frame_entity_coalescer(fec_env);
1347
1348         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1349
1350         introduce_prolog_epilog(irg);
1351
1352         /* fix stack entity offsets */
1353         be_abi_fix_stack_nodes(irg);
1354         be_abi_fix_stack_bias(irg);
1355
1356         /* fix 2-address code constraints */
1357         ia32_finish_irg(irg);
1358
1359         /* we might have to rewrite x87 virtual registers */
1360         if (irg_data->do_x87_sim) {
1361                 ia32_x87_simulate_graph(irg);
1362         }
1363
1364         /* do peephole optimisations */
1365         ia32_peephole_optimization(irg);
1366
1367         be_remove_dead_nodes_from_schedule(irg);
1368
1369         /* create block schedule, this also removes empty blocks which might
1370          * produce critical edges */
1371         irg_data->blk_sched = be_create_block_schedule(irg);
1372 }
1373
1374 /**
1375  * Emits the code, closes the output file and frees
1376  * the code generator interface.
1377  */
1378 static void ia32_emit(ir_graph *irg)
1379 {
1380         if (ia32_cg_config.emit_machcode) {
1381                 ia32_gen_binary_routine(irg);
1382         } else {
1383                 ia32_gen_routine(irg);
1384         }
1385 }
1386
1387 /**
1388  * Returns the node representing the PIC base.
1389  */
1390 static ir_node *ia32_get_pic_base(ir_graph *irg)
1391 {
1392         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1393         ir_node         *block;
1394         ir_node         *get_eip = irg_data->get_eip;
1395         if (get_eip != NULL)
1396                 return get_eip;
1397
1398         block             = get_irg_start_block(irg);
1399         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1400         irg_data->get_eip = get_eip;
1401
1402         return get_eip;
1403 }
1404
1405 /**
1406  * Initializes a IA32 code generator.
1407  */
1408 static void ia32_init_graph(ir_graph *irg)
1409 {
1410         struct obstack  *obst     = be_get_be_obst(irg);
1411         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1412
1413         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1414
1415         if (gprof) {
1416                 /* Linux gprof implementation needs base pointer */
1417                 be_get_irg_options(irg)->omit_fp = 0;
1418         }
1419
1420         be_birg_from_irg(irg)->isa_link = irg_data;
1421 }
1422
1423
1424 /**
1425  * Set output modes for GCC
1426  */
1427 static const tarval_mode_info mo_integer = {
1428         TVO_HEX,
1429         "0x",
1430         NULL,
1431 };
1432
1433 /*
1434  * set the tarval output mode of all integer modes to decimal
1435  */
1436 static void set_tarval_output_modes(void)
1437 {
1438         size_t i;
1439
1440         for (i = get_irp_n_modes(); i > 0;) {
1441                 ir_mode *mode = get_irp_mode(--i);
1442
1443                 if (mode_is_int(mode))
1444                         set_tarval_mode_output_option(mode, &mo_integer);
1445         }
1446 }
1447
1448 extern const arch_isa_if_t ia32_isa_if;
1449
1450 /**
1451  * The template that generates a new ISA object.
1452  * Note that this template can be changed by command line
1453  * arguments.
1454  */
1455 static ia32_isa_t ia32_isa_template = {
1456         {
1457                 &ia32_isa_if,            /* isa interface implementation */
1458                 N_IA32_REGISTERS,
1459                 ia32_registers,
1460                 N_IA32_CLASSES,
1461                 ia32_reg_classes,
1462                 &ia32_registers[REG_ESP],  /* stack pointer register */
1463                 &ia32_registers[REG_EBP],  /* base pointer register */
1464                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1465                 2,                       /* power of two stack alignment, 2^2 == 4 */
1466                 NULL,                    /* main environment */
1467                 7,                       /* costs for a spill instruction */
1468                 5,                       /* costs for a reload instruction */
1469                 false,                   /* no custom abi handling */
1470         },
1471         NULL,                    /* tv_ents */
1472         NULL,                    /* abstract machine */
1473         IA32_FPU_ARCH_X87,       /* FPU architecture */
1474 };
1475
1476 static void init_asm_constraints(void)
1477 {
1478         be_init_default_asm_constraint_flags();
1479
1480         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1481         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1482         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1483         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1484         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1485         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1486         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1487         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1488         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1489         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1490         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1491         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1492         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1493         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1494         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1495         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1496         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1497         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1498         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1499         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1500
1501         /* no support for autodecrement/autoincrement */
1502         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1503         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1504         /* no float consts */
1505         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1506         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1507         /* makes no sense on x86 */
1508         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1509         /* no support for sse consts yet */
1510         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1511         /* no support for x87 consts yet */
1512         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1513         /* no support for mmx registers yet */
1514         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1515         /* not available in 32bit mode */
1516         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1517         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1518
1519         /* no code yet to determine register class needed... */
1520         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1521 }
1522
1523 /**
1524  * Initializes the backend ISA.
1525  */
1526 static arch_env_t *ia32_init(FILE *file_handle)
1527 {
1528         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1529
1530         set_tarval_output_modes();
1531
1532         *isa = ia32_isa_template;
1533
1534         if (ia32_mode_fpcw == NULL) {
1535                 ia32_mode_fpcw = new_int_mode("Fpcw", irma_twos_complement, 16, 0, 0);
1536         }
1537
1538         ia32_register_init();
1539         ia32_create_opcodes(&ia32_irn_ops);
1540
1541         be_emit_init(file_handle);
1542         isa->tv_ent         = pmap_create();
1543         isa->cpu            = ia32_init_machine_description();
1544
1545         /* enter the ISA object into the intrinsic environment */
1546         intrinsic_env.isa = isa;
1547
1548         return &isa->base;
1549 }
1550
1551
1552
1553 /**
1554  * Closes the output file and frees the ISA structure.
1555  */
1556 static void ia32_done(void *self)
1557 {
1558         ia32_isa_t *isa = (ia32_isa_t*)self;
1559
1560         /* emit now all global declarations */
1561         be_gas_emit_decls(isa->base.main_env);
1562
1563         pmap_destroy(isa->tv_ent);
1564
1565         be_emit_exit();
1566
1567         free(self);
1568 }
1569
1570
1571 /**
1572  * Get the register class which shall be used to store a value of a given mode.
1573  * @param self The this pointer.
1574  * @param mode The mode in question.
1575  * @return A register class which can hold values of the given mode.
1576  */
1577 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1578 {
1579         if (mode_is_float(mode)) {
1580                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1581         }
1582         else
1583                 return &ia32_reg_classes[CLASS_ia32_gp];
1584 }
1585
1586 /**
1587  * Returns the register for parameter nr.
1588  */
1589 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1590                                                     const ir_mode *mode)
1591 {
1592         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1593                 &ia32_registers[REG_ECX],
1594                 &ia32_registers[REG_EDX],
1595                 NULL
1596         };
1597         static const unsigned MAXNUM_GPREG_ARGS = 3;
1598
1599         static const arch_register_t *gpreg_param_reg_regparam[] = {
1600                 &ia32_registers[REG_EAX],
1601                 &ia32_registers[REG_EDX],
1602                 &ia32_registers[REG_ECX]
1603         };
1604
1605         static const arch_register_t *gpreg_param_reg_this[] = {
1606                 &ia32_registers[REG_ECX],
1607                 NULL,
1608                 NULL
1609         };
1610
1611         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1612                 &ia32_registers[REG_XMM0],
1613                 &ia32_registers[REG_XMM1],
1614                 &ia32_registers[REG_XMM2],
1615                 &ia32_registers[REG_XMM3],
1616                 &ia32_registers[REG_XMM4],
1617                 &ia32_registers[REG_XMM5],
1618                 &ia32_registers[REG_XMM6],
1619                 &ia32_registers[REG_XMM7]
1620         };
1621
1622         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1623                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1624         };
1625         static const unsigned MAXNUM_SSE_ARGS = 8;
1626
1627         if ((cc & cc_this_call) && nr == 0)
1628                 return gpreg_param_reg_this[0];
1629
1630         if (! (cc & cc_reg_param))
1631                 return NULL;
1632
1633         if (mode_is_float(mode)) {
1634                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1635                         return NULL;
1636                 if (nr >= MAXNUM_SSE_ARGS)
1637                         return NULL;
1638
1639                 if (cc & cc_this_call) {
1640                         return fpreg_sse_param_reg_this[nr];
1641                 }
1642                 return fpreg_sse_param_reg_std[nr];
1643         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1644                 unsigned num_regparam;
1645
1646                 if (get_mode_size_bits(mode) > 32)
1647                         return NULL;
1648
1649                 if (nr >= MAXNUM_GPREG_ARGS)
1650                         return NULL;
1651
1652                 if (cc & cc_this_call) {
1653                         return gpreg_param_reg_this[nr];
1654                 }
1655                 num_regparam = cc & ~cc_bits;
1656                 if (num_regparam == 0) {
1657                         /* default fastcall */
1658                         return gpreg_param_reg_fastcall[nr];
1659                 }
1660                 if (nr < num_regparam)
1661                         return gpreg_param_reg_regparam[nr];
1662                 return NULL;
1663         }
1664
1665         panic("unknown argument mode");
1666 }
1667
1668 /**
1669  * Get the ABI restrictions for procedure calls.
1670  * @param self        The this pointer.
1671  * @param method_type The type of the method (procedure) in question.
1672  * @param abi         The abi object to be modified
1673  */
1674 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1675                               be_abi_call_t *abi)
1676 {
1677         unsigned  cc;
1678         int       n, i, regnum;
1679         int                 pop_amount = 0;
1680         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1681
1682         (void) self;
1683
1684         /* set abi flags for calls */
1685         call_flags.bits.store_args_sequential = 0;
1686         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1687         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1688         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1689
1690         /* set parameter passing style */
1691         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1692
1693         cc = get_method_calling_convention(method_type);
1694         if (get_method_variadicity(method_type) == variadicity_variadic) {
1695                 /* pass all parameters of a variadic function on the stack */
1696                 cc = cc_cdecl_set | (cc & cc_this_call);
1697         } else {
1698                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1699                     ia32_cg_config.optimize_cc) {
1700                         /* set the fast calling conventions (allowing up to 3) */
1701                         cc = SET_FASTCALL(cc) | 3;
1702                 }
1703         }
1704
1705         /* we have to pop the shadow parameter ourself for compound calls */
1706         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1707                         && !(cc & cc_reg_param)) {
1708                 pop_amount += get_mode_size_bytes(mode_P_data);
1709         }
1710
1711         n = get_method_n_params(method_type);
1712         for (i = regnum = 0; i < n; i++) {
1713                 const arch_register_t *reg  = NULL;
1714                 ir_type               *tp   = get_method_param_type(method_type, i);
1715                 ir_mode               *mode = get_type_mode(tp);
1716
1717                 if (mode != NULL) {
1718                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1719                 }
1720                 if (reg != NULL) {
1721                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1722                         ++regnum;
1723                 } else {
1724                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1725                          * movl has a shorter opcode than mov[sz][bw]l */
1726                         ir_mode *load_mode = mode;
1727
1728                         if (mode != NULL) {
1729                                 unsigned size = get_mode_size_bytes(mode);
1730
1731                                 if (cc & cc_callee_clear_stk) {
1732                                         pop_amount += (size + 3U) & ~3U;
1733                                 }
1734
1735                                 if (size < 4) load_mode = mode_Iu;
1736                         }
1737
1738                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1739                 }
1740         }
1741
1742         be_abi_call_set_pop(abi, pop_amount);
1743
1744         /* set return registers */
1745         n = get_method_n_ress(method_type);
1746
1747         assert(n <= 2 && "more than two results not supported");
1748
1749         /* In case of 64bit returns, we will have two 32bit values */
1750         if (n == 2) {
1751                 ir_type *tp   = get_method_res_type(method_type, 0);
1752                 ir_mode *mode = get_type_mode(tp);
1753
1754                 assert(!mode_is_float(mode) && "two FP results not supported");
1755
1756                 tp   = get_method_res_type(method_type, 1);
1757                 mode = get_type_mode(tp);
1758
1759                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1760
1761                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1762                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1763         }
1764         else if (n == 1) {
1765                 ir_type *tp   = get_method_res_type(method_type, 0);
1766                 ir_mode *mode = get_type_mode(tp);
1767                 const arch_register_t *reg;
1768                 assert(is_atomic_type(tp));
1769
1770                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1771
1772                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1773         }
1774 }
1775
1776 /**
1777  * Returns the necessary byte alignment for storing a register of given class.
1778  */
1779 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1780 {
1781         ir_mode *mode = arch_register_class_mode(cls);
1782         int bytes     = get_mode_size_bytes(mode);
1783
1784         if (mode_is_float(mode) && bytes > 8)
1785                 return 16;
1786         return bytes;
1787 }
1788
1789 /**
1790  * Return irp irgs in the desired order.
1791  */
1792 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1793 {
1794         (void) self;
1795         (void) irg_list;
1796         return NULL;
1797 }
1798
1799 static void ia32_mark_remat(ir_node *node)
1800 {
1801         if (is_ia32_irn(node)) {
1802                 set_ia32_is_remat(node);
1803         }
1804 }
1805
1806 /**
1807  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1808  */
1809 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1810                                  ir_node *mux_false)
1811 {
1812         ir_node    *cmp_l;
1813         ir_node    *cmp_r;
1814         ir_relation relation;
1815
1816         if (!is_Cmp(sel))
1817                 return false;
1818
1819         cmp_l = get_Cmp_left(sel);
1820         cmp_r = get_Cmp_right(sel);
1821         if (!mode_is_float(get_irn_mode(cmp_l)))
1822                 return false;
1823
1824         /* check for min/max. They're defined as (C-Semantik):
1825          *  min(a, b) = a < b ? a : b
1826          *  or min(a, b) = a <= b ? a : b
1827          *  max(a, b) = a > b ? a : b
1828          *  or max(a, b) = a >= b ? a : b
1829          * (Note we only handle float min/max here)
1830          */
1831         relation = get_Cmp_relation(sel);
1832         switch (relation) {
1833         case ir_relation_greater_equal:
1834         case ir_relation_greater:
1835                 /* this is a max */
1836                 if (cmp_l == mux_true && cmp_r == mux_false)
1837                         return true;
1838                 break;
1839         case ir_relation_less_equal:
1840         case ir_relation_less:
1841                 /* this is a min */
1842                 if (cmp_l == mux_true && cmp_r == mux_false)
1843                         return true;
1844                 break;
1845         case ir_relation_unordered_greater_equal:
1846         case ir_relation_unordered_greater:
1847                 /* this is a min */
1848                 if (cmp_l == mux_false && cmp_r == mux_true)
1849                         return true;
1850                 break;
1851         case ir_relation_unordered_less_equal:
1852         case ir_relation_unordered_less:
1853                 /* this is a max */
1854                 if (cmp_l == mux_false && cmp_r == mux_true)
1855                         return true;
1856                 break;
1857
1858         default:
1859                 break;
1860         }
1861
1862         return false;
1863 }
1864
1865 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1866 {
1867         ir_mode *mode = get_irn_mode(mux_true);
1868         (void) sel;
1869
1870         if (!mode_is_int(mode) && !mode_is_reference(mode)
1871                         && mode != mode_b)
1872                 return false;
1873
1874         if (is_Const(mux_true) && is_Const(mux_false)) {
1875                 /* we can create a set plus up two 3 instructions for any combination
1876                  * of constants */
1877                 return true;
1878         }
1879
1880         return false;
1881 }
1882
1883 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1884                                      ir_node *mux_false)
1885 {
1886         (void) sel;
1887
1888         if (!mode_is_float(get_irn_mode(mux_true)))
1889                 return false;
1890
1891         return is_Const(mux_true) && is_Const(mux_false);
1892 }
1893
1894 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1895 {
1896         ir_node    *cmp_left;
1897         ir_node    *cmp_right;
1898         ir_node    *sub_left;
1899         ir_node    *sub_right;
1900         ir_mode    *mode;
1901         ir_relation relation;
1902
1903         if (!is_Cmp(sel))
1904                 return false;
1905
1906         mode = get_irn_mode(mux_true);
1907         if (mode_is_signed(mode) || mode_is_float(mode))
1908                 return false;
1909
1910         relation  = get_Cmp_relation(sel);
1911         cmp_left  = get_Cmp_left(sel);
1912         cmp_right = get_Cmp_right(sel);
1913
1914         /* "move" zero constant to false input */
1915         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1916                 ir_node *tmp = mux_false;
1917                 mux_false = mux_true;
1918                 mux_true  = tmp;
1919                 relation = get_negated_relation(relation);
1920         }
1921         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1922                 return false;
1923         if (!is_Sub(mux_true))
1924                 return false;
1925         sub_left  = get_Sub_left(mux_true);
1926         sub_right = get_Sub_right(mux_true);
1927
1928         /* Mux(a >=u b, 0, a-b) */
1929         if ((relation & ir_relation_greater)
1930                         && sub_left == cmp_left && sub_right == cmp_right)
1931                 return true;
1932         /* Mux(a <=u b, 0, b-a) */
1933         if ((relation & ir_relation_less)
1934                         && sub_left == cmp_right && sub_right == cmp_left)
1935                 return true;
1936
1937         return false;
1938 }
1939
1940 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1941                                ir_node *mux_true)
1942 {
1943         ir_mode *mode;
1944
1945         /* middleend can handle some things */
1946         if (ir_is_optimizable_mux(sel, mux_false, mux_true))
1947                 return true;
1948         /* we can handle Set for all modes and compares */
1949         if (mux_is_set(sel, mux_true, mux_false))
1950                 return true;
1951         /* SSE has own min/max operations */
1952         if (ia32_cg_config.use_sse2
1953                         && mux_is_float_min_max(sel, mux_true, mux_false))
1954                 return true;
1955         /* we can handle Mux(?, Const[f], Const[f]) */
1956         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1957 #ifdef FIRM_GRGEN_BE
1958                 /* well, some code selectors can't handle it */
1959                 if (be_transformer != TRANSFORMER_PBQP
1960                                 || be_transformer != TRANSFORMER_RAND)
1961                         return true;
1962 #else
1963                 return true;
1964 #endif
1965         }
1966
1967         /* no support for 64bit inputs to cmov */
1968         mode = get_irn_mode(mux_true);
1969         if (get_mode_size_bits(mode) > 32)
1970                 return false;
1971         /* we can handle Abs for all modes and compares (except 64bit) */
1972         if (ir_mux_is_abs(sel, mux_false, mux_true) != 0)
1973                 return true;
1974         /* we can't handle MuxF yet */
1975         if (mode_is_float(mode))
1976                 return false;
1977
1978         if (mux_is_doz(sel, mux_true, mux_false))
1979                 return true;
1980
1981         /* Check Cmp before the node */
1982         if (is_Cmp(sel)) {
1983                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1984
1985                 /* we can't handle 64bit compares */
1986                 if (get_mode_size_bits(cmp_mode) > 32)
1987                         return false;
1988
1989                 /* we can't handle float compares */
1990                 if (mode_is_float(cmp_mode))
1991                         return false;
1992         }
1993
1994         /* did we disable cmov generation? */
1995         if (!ia32_cg_config.use_cmov)
1996                 return false;
1997
1998         /* we can use a cmov */
1999         return true;
2000 }
2001
2002 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2003 {
2004         (void) c;
2005
2006         /* we already added all our simple flags to the flags modifier list in
2007          * init, so this flag we don't know. */
2008         return ASM_CONSTRAINT_FLAG_INVALID;
2009 }
2010
2011 static int ia32_is_valid_clobber(const char *clobber)
2012 {
2013         return ia32_get_clobber_register(clobber) != NULL;
2014 }
2015
2016 static void ia32_lower_for_target(void)
2017 {
2018         size_t i, n_irgs = get_irp_n_irgs();
2019
2020         /* perform doubleword lowering */
2021         lwrdw_param_t lower_dw_params = {
2022                 1,  /* little endian */
2023                 64, /* doubleword size */
2024                 ia32_create_intrinsic_fkt,
2025                 &intrinsic_env,
2026         };
2027
2028         ia32_create_opcodes(&ia32_irn_ops);
2029
2030         /* lower compound param handling
2031          * Note: we lower compound arguments ourself, since on ia32 we don't
2032          * have hidden parameters but know where to find the structs on the stack.
2033          * (This also forces us to always allocate space for the compound arguments
2034          *  on the callframe and we can't just use an arbitrary position on the
2035          *  stackframe)
2036          */
2037         lower_calls_with_compounds(LF_RETURN_HIDDEN | LF_DONT_LOWER_ARGUMENTS);
2038
2039         /* replace floating point operations by function calls */
2040         if (ia32_cg_config.use_softfloat) {
2041                 lower_floating_point();
2042         }
2043
2044         ir_prepare_dw_lowering(&lower_dw_params);
2045         ir_lower_dw_ops();
2046
2047         for (i = 0; i < n_irgs; ++i) {
2048                 ir_graph *irg = get_irp_irg(i);
2049                 /* lower for mode_b stuff */
2050                 ir_lower_mode_b(irg, mode_Iu);
2051                 /* break up switches with wide ranges */
2052                 lower_switch(irg, 4, 256, false);
2053         }
2054
2055         for (i = 0; i < n_irgs; ++i) {
2056                 ir_graph *irg = get_irp_irg(i);
2057                 /* Turn all small CopyBs into loads/stores, keep medium-sized CopyBs,
2058                  * so we can generate rep movs later, and turn all big CopyBs into
2059                  * memcpy calls. */
2060                 lower_CopyB(irg, 64, 8193, true);
2061         }
2062 }
2063
2064 /**
2065  * Create the trampoline code.
2066  */
2067 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2068 {
2069         ir_graph *const irg  = get_irn_irg(block);
2070         ir_node  *      p    = trampoline;
2071         ir_mode  *const mode = get_irn_mode(p);
2072         ir_node  *const one  = new_r_Const(irg, get_mode_one(mode_Iu));
2073         ir_node  *const four = new_r_Const_long(irg, mode_Iu, 4);
2074         ir_node  *      st;
2075
2076         /* mov  ecx,<env> */
2077         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2078         mem = new_r_Proj(st, mode_M, pn_Store_M);
2079         p   = new_r_Add(block, p, one, mode);
2080         st  = new_r_Store(block, mem, p, env, cons_none);
2081         mem = new_r_Proj(st, mode_M, pn_Store_M);
2082         p   = new_r_Add(block, p, four, mode);
2083         /* jmp  <callee> */
2084         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2085         mem = new_r_Proj(st, mode_M, pn_Store_M);
2086         p   = new_r_Add(block, p, one, mode);
2087         st  = new_r_Store(block, mem, p, callee, cons_none);
2088         mem = new_r_Proj(st, mode_M, pn_Store_M);
2089         p   = new_r_Add(block, p, four, mode);
2090
2091         return mem;
2092 }
2093
2094 /**
2095  * Returns the libFirm configuration parameter for this backend.
2096  */
2097 static const backend_params *ia32_get_libfirm_params(void)
2098 {
2099         static const ir_settings_arch_dep_t ad = {
2100                 1,                   /* also use subs */
2101                 4,                   /* maximum shifts */
2102                 63,                  /* maximum shift amount */
2103                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2104
2105                 1,  /* allow Mulhs */
2106                 1,  /* allow Mulus */
2107                 32, /* Mulh allowed up to 32 bit */
2108         };
2109         static backend_params p = {
2110                 1,     /* support inline assembly */
2111                 1,     /* support Rotl nodes */
2112                 0,     /* little endian */
2113                 1,     /* modulo shift efficient */
2114                 0,     /* non-modulo shift not efficient */
2115                 &ad,   /* will be set later */
2116                 ia32_is_mux_allowed,
2117                 32,    /* machine_size */
2118                 NULL,  /* float arithmetic mode, will be set below */
2119                 NULL,  /* long long type */
2120                 NULL,  /* unsigned long long type */
2121                 NULL,  /* long double type */
2122                 12,    /* size of trampoline code */
2123                 4,     /* alignment of trampoline code */
2124                 ia32_create_trampoline_fkt,
2125                 4      /* alignment of stack parameter */
2126         };
2127
2128         if (ia32_mode_E == NULL) {
2129                 /* note mantissa is 64bit but with explicitely encoded 1 so the really
2130                  * usable part as counted by firm is only 63 bits */
2131                 ia32_mode_E = new_float_mode("E", irma_x86_extended_float, 15, 63);
2132                 ia32_type_E = new_type_primitive(ia32_mode_E);
2133                 set_type_size_bytes(ia32_type_E, 12);
2134                 set_type_alignment_bytes(ia32_type_E, 16);
2135         }
2136
2137         ir_mode *mode_long_long
2138                 = new_int_mode("long long", irma_twos_complement, 64, 1, 64);
2139         ir_type *type_long_long = new_type_primitive(mode_long_long);
2140         ir_mode *mode_unsigned_long_long
2141                 = new_int_mode("unsigned long long", irma_twos_complement, 64, 0, 64);
2142         ir_type *type_unsigned_long_long
2143                 = new_type_primitive(mode_unsigned_long_long);
2144
2145         ia32_setup_cg_config();
2146
2147         /* doesn't really belong here, but this is the earliest place the backend
2148          * is called... */
2149         init_asm_constraints();
2150
2151         p.type_long_long          = type_long_long;
2152         p.type_unsigned_long_long = type_unsigned_long_long;
2153
2154         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
2155                 p.mode_float_arithmetic = NULL;
2156                 p.type_long_double = NULL;
2157         } else {
2158                 p.mode_float_arithmetic = ia32_mode_E;
2159                 p.type_long_double      = ia32_type_E;
2160         }
2161         return &p;
2162 }
2163
2164 /**
2165  * Check if the given register is callee or caller save.
2166  */
2167 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
2168 {
2169         if (callee) {
2170                 /* check for callee saved */
2171                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2172                         switch (reg->index) {
2173                         case REG_GP_EBX:
2174                         case REG_GP_ESI:
2175                         case REG_GP_EDI:
2176                         case REG_GP_EBP:
2177                                 return 1;
2178                         default:
2179                                 return 0;
2180                         }
2181                 }
2182         } else {
2183                 /* check for caller saved */
2184                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2185                         switch (reg->index) {
2186                         case REG_GP_EDX:
2187                         case REG_GP_ECX:
2188                         case REG_GP_EAX:
2189                                 return 1;
2190                         default:
2191                                 return 0;
2192                         }
2193                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_xmm]) {
2194                         /* all XMM registers are caller save */
2195                         return reg->index != REG_XMM_NOREG;
2196                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]) {
2197                         /* all VFP registers are caller save */
2198                         return reg->index != REG_VFP_NOREG;
2199                 }
2200         }
2201         return 0;
2202 }
2203
2204 static const lc_opt_enum_int_items_t gas_items[] = {
2205         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2206         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2207         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2208         { NULL,    0 }
2209 };
2210
2211 static lc_opt_enum_int_var_t gas_var = {
2212         (int*) &be_gas_object_file_format, gas_items
2213 };
2214
2215 #ifdef FIRM_GRGEN_BE
2216 static const lc_opt_enum_int_items_t transformer_items[] = {
2217         { "default", TRANSFORMER_DEFAULT },
2218         { "pbqp",    TRANSFORMER_PBQP    },
2219         { "random",  TRANSFORMER_RAND    },
2220         { NULL,      0                   }
2221 };
2222
2223 static lc_opt_enum_int_var_t transformer_var = {
2224         (int*)&be_transformer, transformer_items
2225 };
2226 #endif
2227
2228 static const lc_opt_table_entry_t ia32_options[] = {
2229         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2230 #ifdef FIRM_GRGEN_BE
2231         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2232 #endif
2233         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2234                         &ia32_isa_template.base.stack_alignment),
2235         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2236         LC_OPT_LAST
2237 };
2238
2239 const arch_isa_if_t ia32_isa_if = {
2240         ia32_init,
2241         ia32_lower_for_target,
2242         ia32_done,
2243         ia32_handle_intrinsics,
2244         ia32_get_reg_class_for_mode,
2245         ia32_get_call_abi,
2246         ia32_get_reg_class_alignment,
2247         ia32_get_libfirm_params,
2248         ia32_get_irg_list,
2249         ia32_mark_remat,
2250         ia32_parse_asm_constraint,
2251         ia32_is_valid_clobber,
2252
2253         ia32_init_graph,
2254         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2255         ia32_before_abi,     /* before abi introduce hook */
2256         ia32_prepare_graph,
2257         ia32_before_ra,      /* before register allocation hook */
2258         ia32_finish,         /* called before codegen */
2259         ia32_emit,           /* emit && done */
2260         ia32_register_saved_by,
2261         be_new_spill,
2262         be_new_reload
2263 };
2264
2265 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2266 void be_init_arch_ia32(void)
2267 {
2268         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2269         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2270
2271         lc_opt_add_table(ia32_grp, ia32_options);
2272         be_register_isa_if("ia32", &ia32_isa_if);
2273
2274         ia32_init_emitter();
2275         ia32_init_finish();
2276         ia32_init_optimize();
2277         ia32_init_transform();
2278         ia32_init_x87();
2279         ia32_init_architecture();
2280 }