nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <libcore/lc_opts.h>
  31 #include <libcore/lc_opts_enum.h>
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irgmod.h"
  43 #include "irgopt.h"
  44 #include "irbitset.h"
  45 #include "irgopt.h"
  46 #include "pdeq.h"
  47 #include "pset.h"
  48 #include "debug.h"
  49 #include "error.h"
  50 #include "xmalloc.h"
  51 #include "irtools.h"
  52
  53 #include "../beabi.h"
  54 #include "../beirg_t.h"
  55 #include "../benode_t.h"
  56 #include "../belower.h"
  57 #include "../besched_t.h"
  58 #include "be.h"
  59 #include "../be_t.h"
  60 #include "../beirgmod.h"
  61 #include "../be_dbgout.h"
  62 #include "../beblocksched.h"
  63 #include "../bemachine.h"
  64 #include "../beilpsched.h"
  65 #include "../bespillslots.h"
  66 #include "../bemodule.h"
  67 #include "../begnuas.h"
  68 #include "../bestate.h"
  69
  70 #include "bearch_ia32_t.h"
  71
  72 #include "ia32_new_nodes.h"
  73 #include "gen_ia32_regalloc_if.h"
  74 #include "gen_ia32_machine.h"
  75 #include "ia32_transform.h"
  76 #include "ia32_emitter.h"
  77 #include "ia32_map_regs.h"
  78 #include "ia32_optimize.h"
  79 #include "ia32_x87.h"
  80 #include "ia32_dbg_stat.h"
  81 #include "ia32_finish.h"
  82 #include "ia32_util.h"
  83 #include "ia32_fpu.h"
  84
  85 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  86
  87 /* TODO: ugly */
  88 static set *cur_reg_set = NULL;
  89
  90 ir_mode *mode_fpcw = NULL;
  91
  92 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
  93
  94 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
  95                                     create_const_node_func func,
  96                                     const arch_register_t* reg)
  97 {
  98         ir_node *block, *res;
  99
 100         if(*place != NULL)
 101                 return *place;
 102
 103         block = get_irg_start_block(cg->irg);
 104         res = func(NULL, cg->irg, block);
 105         arch_set_irn_register(cg->arch_env, res, reg);
 106         *place = res;
 107
 108         add_irn_dep(get_irg_end(cg->irg), res);
 109         /* add_irn_dep(get_irg_start(cg->irg), res); */
 110
 111         return res;
 112 }
 113
 114 /* Creates the unique per irg GP NoReg node. */
 115 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 116         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 117                             &ia32_gp_regs[REG_GP_NOREG]);
 118 }
 119
 120 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 121         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 122                             &ia32_vfp_regs[REG_VFP_NOREG]);
 123 }
 124
 125 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 126         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 127                             &ia32_xmm_regs[REG_XMM_NOREG]);
 128 }
 129
 130 /* Creates the unique per irg FP NoReg node. */
 131 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
 132         return USE_SSE2(cg) ? ia32_new_NoReg_xmm(cg) : ia32_new_NoReg_vfp(cg);
 133 }
 134
 135 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 136         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 137                             &ia32_gp_regs[REG_GP_UKNWN]);
 138 }
 139
 140 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 141         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 142                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 143 }
 144
 145 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 147                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 148 }
 149
 150 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 151         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 152                         &ia32_fp_cw_regs[REG_FPCW]);
 153 }
 154
 155
 156 /**
 157  * Returns gp_noreg or fp_noreg, depending in input requirements.
 158  */
 159 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 160         const arch_register_req_t *req;
 161
 162         req = arch_get_register_req(cg->arch_env, irn, pos);
 163         assert(req != NULL && "Missing register requirements");
 164         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 165                 return ia32_new_NoReg_gp(cg);
 166
 167         return ia32_new_NoReg_fp(cg);
 168 }
 169
 170 /**************************************************
 171  *                         _ _              _  __
 172  *                        | | |            (_)/ _|
 173  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 174  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 175  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 176  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 177  *            __/ |
 178  *           |___/
 179  **************************************************/
 180
 181 /**
 182  * Return register requirements for an ia32 node.
 183  * If the node returns a tuple (mode_T) then the proj's
 184  * will be asked for this information.
 185  */
 186 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self,
 187                                                        const ir_node *node,
 188                                                                                                            int pos) {
 189         long node_pos = pos == -1 ? 0 : pos;
 190         ir_mode *mode     = is_Block(node) ? NULL : get_irn_mode(node);
 191         (void) self;
 192
 193         if (is_Block(node) || mode == mode_X) {
 194                 return arch_no_register_req;
 195         }
 196
 197         if (mode == mode_T && pos < 0) {
 198                 return arch_no_register_req;
 199         }
 200
 201         if (is_Proj(node)) {
 202                 if(mode == mode_M)
 203                         return arch_no_register_req;
 204
 205                 if(pos >= 0) {
 206                         return arch_no_register_req;
 207                 }
 208
 209                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 210                 node     = skip_Proj_const(node);
 211         }
 212
 213         if (is_ia32_irn(node)) {
 214                 const arch_register_req_t *req;
 215                 if(pos >= 0)
 216                         req = get_ia32_in_req(node, pos);
 217                 else
 218                         req = get_ia32_out_req(node, node_pos);
 219
 220                 assert(req != NULL);
 221
 222                 return req;
 223         }
 224
 225         /* unknowns should be transformed already */
 226         assert(!is_Unknown(node));
 227
 228         return arch_no_register_req;
 229 }
 230
 231 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 232         int                   pos = 0;
 233         (void) self;
 234
 235         if (get_irn_mode(irn) == mode_X) {
 236                 return;
 237         }
 238
 239         if (is_Proj(irn)) {
 240                 pos = get_Proj_proj(irn);
 241                 irn = skip_Proj(irn);
 242         }
 243
 244         if (is_ia32_irn(irn)) {
 245                 const arch_register_t **slots;
 246
 247                 slots      = get_ia32_slots(irn);
 248                 slots[pos] = reg;
 249         } else {
 250                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 251         }
 252 }
 253
 254 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 255         int pos = 0;
 256         const arch_register_t *reg = NULL;
 257         (void) self;
 258
 259         if (is_Proj(irn)) {
 260
 261                 if (get_irn_mode(irn) == mode_X) {
 262                         return NULL;
 263                 }
 264
 265                 pos = get_Proj_proj(irn);
 266                 irn = skip_Proj_const(irn);
 267         }
 268
 269         if (is_ia32_irn(irn)) {
 270                 const arch_register_t **slots;
 271                 slots = get_ia32_slots(irn);
 272                 reg   = slots[pos];
 273         } else {
 274                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 275         }
 276
 277         return reg;
 278 }
 279
 280 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 281         arch_irn_class_t classification = arch_irn_class_normal;
 282         (void) self;
 283
 284         irn = skip_Proj_const(irn);
 285
 286         if (is_cfop(irn))
 287                 classification |= arch_irn_class_branch;
 288
 289         if (! is_ia32_irn(irn))
 290                 return classification & ~arch_irn_class_normal;
 291
 292         if (is_ia32_Cnst(irn))
 293                 classification |= arch_irn_class_const;
 294
 295         if (is_ia32_Ld(irn))
 296                 classification |= arch_irn_class_load;
 297
 298         if (is_ia32_St(irn))
 299                 classification |= arch_irn_class_store;
 300
 301         if (is_ia32_need_stackent(irn))
 302                 classification |= arch_irn_class_reload;
 303
 304         return classification;
 305 }
 306
 307 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 308         arch_irn_flags_t flags = arch_irn_flags_none;
 309         (void) self;
 310
 311         if (is_Unknown(irn))
 312                 return arch_irn_flags_ignore;
 313
 314         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 315                 ir_node *pred = get_Proj_pred(irn);
 316
 317                 if(is_ia32_irn(pred)) {
 318                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 319                 }
 320
 321                 irn = pred;
 322         }
 323
 324         if (is_ia32_irn(irn)) {
 325                 flags |= get_ia32_flags(irn);
 326         }
 327
 328         return flags;
 329 }
 330
 331 /**
 332  * The IA32 ABI callback object.
 333  */
 334 typedef struct {
 335         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 336         const arch_isa_t *isa;           /**< The ISA handle. */
 337         const arch_env_t *aenv;          /**< The architecture environment. */
 338         ir_graph *irg;                   /**< The associated graph. */
 339 } ia32_abi_env_t;
 340
 341 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 342         (void) self;
 343         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 344 }
 345
 346 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 347         (void) self;
 348         set_ia32_frame_ent(irn, ent);
 349 }
 350
 351 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias) {
 352         const ia32_irn_ops_t *ops = self;
 353
 354         if (get_ia32_frame_ent(irn)) {
 355                 ia32_am_flavour_t am_flav;
 356
 357                 if (is_ia32_Pop(irn)) {
 358                         int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 359                         if (omit_fp) {
 360                                 /* Pop nodes modify the stack pointer before calculating the destination
 361                                  * address, so fix this here
 362                                  */
 363                                 bias -= 4;
 364                         }
 365                 }
 366
 367                 am_flav  = get_ia32_am_flavour(irn);
 368                 am_flav |= ia32_O;
 369                 set_ia32_am_flavour(irn, am_flav);
 370
 371                 add_ia32_am_offs_int(irn, bias);
 372         }
 373 }
 374
 375 static int ia32_get_sp_bias(const void *self, const ir_node *node)
 376 {
 377         (void) self;
 378
 379         if (is_ia32_Push(node))
 380                 return 4;
 381
 382         if (is_ia32_Pop(node))
 383                 return -4;
 384
 385         return 0;
 386 }
 387
 388 /**
 389  * Put all registers which are saved by the prologue/epilogue in a set.
 390  *
 391  * @param self  The callback object.
 392  * @param s     The result set.
 393  */
 394 static void ia32_abi_dont_save_regs(void *self, pset *s)
 395 {
 396         ia32_abi_env_t *env = self;
 397         if(env->flags.try_omit_fp)
 398                 pset_insert_ptr(s, env->isa->bp);
 399 }
 400
 401 /**
 402  * Generate the routine prologue.
 403  *
 404  * @param self    The callback object.
 405  * @param mem     A pointer to the mem node. Update this if you define new memory.
 406  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 407  *
 408  * @return        The register which shall be used as a stack frame base.
 409  *
 410  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 411  */
 412 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 413 {
 414         ia32_abi_env_t *env = self;
 415         const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 416         ia32_code_gen_t *cg = isa->cg;
 417
 418         if (! env->flags.try_omit_fp) {
 419                 ir_node *bl      = get_irg_start_block(env->irg);
 420                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 421                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 422                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 423                 ir_node *push;
 424
 425                 /* ALL nodes representing bp must be set to ignore. */
 426                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 427
 428                 /* push ebp */
 429                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, curr_bp, curr_sp, *mem);
 430                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 431                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 432
 433                 /* the push must have SP out register */
 434                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 435                 set_ia32_flags(push, arch_irn_flags_ignore);
 436
 437                 /* move esp to ebp */
 438                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 439                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 440                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 441                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 442
 443                 /* beware: the copy must be done before any other sp use */
 444                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 445                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 446                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 447                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 448
 449                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 450                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 451
 452                 return env->isa->bp;
 453         }
 454
 455         return env->isa->sp;
 456 }
 457
 458 /**
 459  * Generate the routine epilogue.
 460  * @param self    The callback object.
 461  * @param bl      The block for the epilog
 462  * @param mem     A pointer to the mem node. Update this if you define new memory.
 463  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 464  * @return        The register which shall be used as a stack frame base.
 465  *
 466  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 467  */
 468 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 469 {
 470         ia32_abi_env_t *env     = self;
 471         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 472         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 473
 474         if (env->flags.try_omit_fp) {
 475                 /* simply remove the stack frame here */
 476                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 477                 add_irn_dep(curr_sp, *mem);
 478         } else {
 479                 const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 480                 ia32_code_gen_t *cg = isa->cg;
 481                 ir_mode          *mode_bp = env->isa->bp->reg_class->mode;
 482
 483                 /* gcc always emits a leave at the end of a routine */
 484                 if (1 || ARCH_AMD(isa->opt_arch)) {
 485                         ir_node *leave;
 486
 487                         /* leave */
 488                         leave   = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, curr_bp);
 489                         set_ia32_flags(leave, arch_irn_flags_ignore);
 490                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 491                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 492                 } else {
 493                         ir_node *noreg = ia32_new_NoReg_gp(cg);
 494                         ir_node *pop;
 495
 496                         /* copy ebp to esp */
 497                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 498
 499                         /* pop ebp */
 500                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, noreg, noreg, curr_sp, *mem);
 501                         set_ia32_flags(pop, arch_irn_flags_ignore);
 502                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 503                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 504
 505                         *mem = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 506                 }
 507                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 508                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 509         }
 510
 511         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 512         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 513 }
 514
 515 /**
 516  * Initialize the callback object.
 517  * @param call The call object.
 518  * @param aenv The architecture environment.
 519  * @param irg  The graph with the method.
 520  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 521  */
 522 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 523 {
 524         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 525         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 526         env->flags = fl.bits;
 527         env->irg   = irg;
 528         env->aenv  = aenv;
 529         env->isa   = aenv->isa;
 530         return env;
 531 }
 532
 533 /**
 534  * Destroy the callback object.
 535  * @param self The callback object.
 536  */
 537 static void ia32_abi_done(void *self) {
 538         free(self);
 539 }
 540
 541 /**
 542  * Produces the type which sits between the stack args and the locals on the stack.
 543  * it will contain the return address and space to store the old base pointer.
 544  * @return The Firm type modeling the ABI between type.
 545  */
 546 static ir_type *ia32_abi_get_between_type(void *self)
 547 {
 548 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 549         static ir_type *omit_fp_between_type = NULL;
 550         static ir_type *between_type         = NULL;
 551
 552         ia32_abi_env_t *env = self;
 553
 554         if (! between_type) {
 555                 ir_entity *old_bp_ent;
 556                 ir_entity *ret_addr_ent;
 557                 ir_entity *omit_fp_ret_addr_ent;
 558
 559                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 560                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 561
 562                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 563                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 564                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 565
 566                 set_entity_offset(old_bp_ent, 0);
 567                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 568                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 569                 set_type_state(between_type, layout_fixed);
 570
 571                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 572                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 573
 574                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 575                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 576                 set_type_state(omit_fp_between_type, layout_fixed);
 577         }
 578
 579         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 580 #undef IDENT
 581 }
 582
 583 /**
 584  * Get the estimated cycle count for @p irn.
 585  *
 586  * @param self The this pointer.
 587  * @param irn  The node.
 588  *
 589  * @return     The estimated cycle count for this operation
 590  */
 591 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 592 {
 593         int cost;
 594         ia32_op_type_t op_tp;
 595         const ia32_irn_ops_t *ops = self;
 596
 597         if (is_Proj(irn))
 598                 return 0;
 599         if (!is_ia32_irn(irn))
 600                 return 0;
 601
 602         assert(is_ia32_irn(irn));
 603
 604         cost  = get_ia32_latency(irn);
 605         op_tp = get_ia32_op_type(irn);
 606
 607         if (is_ia32_CopyB(irn)) {
 608                 cost = 250;
 609                 if (ARCH_INTEL(ops->cg->arch))
 610                         cost += 150;
 611         }
 612         else if (is_ia32_CopyB_i(irn)) {
 613                 int size = get_tarval_long(get_ia32_Immop_tarval(irn));
 614                 cost     = 20 + (int)ceil((4/3) * size);
 615                 if (ARCH_INTEL(ops->cg->arch))
 616                         cost += 150;
 617         }
 618         /* in case of address mode operations add additional cycles */
 619         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 620                 /*
 621                         In case of stack access and access to fixed addresses add 5 cycles
 622                         (we assume they are in cache), other memory operations cost 20
 623                         cycles.
 624                 */
 625                 if(is_ia32_use_frame(irn) ||
 626                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 627                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 628                         cost += 5;
 629                 } else {
 630                         cost += 20;
 631                 }
 632         }
 633
 634         return cost;
 635 }
 636
 637 /**
 638  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 639  *
 640  * @param irn       The original operation
 641  * @param i         Index of the argument we want the inverse operation to yield
 642  * @param inverse   struct to be filled with the resulting inverse op
 643  * @param obstack   The obstack to use for allocation of the returned nodes array
 644  * @return          The inverse operation or NULL if operation invertible
 645  */
 646 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 647         ir_graph *irg;
 648         ir_mode  *mode;
 649         ir_mode  *irn_mode;
 650         ir_node  *block, *noreg, *nomem;
 651         dbg_info *dbg;
 652         (void) self;
 653
 654         /* we cannot invert non-ia32 irns */
 655         if (! is_ia32_irn(irn))
 656                 return NULL;
 657
 658         /* operand must always be a real operand (not base, index or mem) */
 659         if (i != 2 && i != 3)
 660                 return NULL;
 661
 662         /* we don't invert address mode operations */
 663         if (get_ia32_op_type(irn) != ia32_Normal)
 664                 return NULL;
 665
 666         irg      = get_irn_irg(irn);
 667         block    = get_nodes_block(irn);
 668         mode     = get_irn_mode(irn);
 669         irn_mode = get_irn_mode(irn);
 670         noreg    = get_irn_n(irn, 0);
 671         nomem    = new_r_NoMem(irg);
 672         dbg      = get_irn_dbg_info(irn);
 673
 674         /* initialize structure */
 675         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 676         inverse->costs = 0;
 677         inverse->n     = 1;
 678
 679         switch (get_ia32_irn_opcode(irn)) {
 680                 case iro_ia32_Add:
 681                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 682                                 /* we have an add with a const here */
 683                                 /* invers == add with negated const */
 684                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 685                                 inverse->costs   += 1;
 686                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 687                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 688                                 set_ia32_commutative(inverse->nodes[0]);
 689                         }
 690                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 691                                 /* we have an add with a symconst here */
 692                                 /* invers == sub with const */
 693                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 694                                 inverse->costs   += 2;
 695                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 696                         }
 697                         else {
 698                                 /* normal add: inverse == sub */
 699                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, (ir_node*) irn, get_irn_n(irn, i ^ 1), nomem);
 700                                 inverse->costs   += 2;
 701                         }
 702                         break;
 703                 case iro_ia32_Sub:
 704                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 705                                 /* we have a sub with a const/symconst here */
 706                                 /* invers == add with this const */
 707                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 708                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 709                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 710                         }
 711                         else {
 712                                 /* normal sub */
 713                                 if (i == 2) {
 714                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, (ir_node*) irn, get_irn_n(irn, 3), nomem);
 715                                 }
 716                                 else {
 717                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, get_irn_n(irn, 2), (ir_node*) irn, nomem);
 718                                 }
 719                                 inverse->costs += 1;
 720                         }
 721                         break;
 722                 case iro_ia32_Xor:
 723                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 724                                 /* xor with const: inverse = xor */
 725                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 726                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 727                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 728                         }
 729                         else {
 730                                 /* normal xor */
 731                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, (ir_node *) irn, get_irn_n(irn, i), nomem);
 732                                 inverse->costs   += 1;
 733                         }
 734                         break;
 735                 case iro_ia32_Not: {
 736                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, noreg, noreg, (ir_node*) irn, nomem);
 737                         inverse->costs   += 1;
 738                         break;
 739                 }
 740                 case iro_ia32_Neg: {
 741                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, noreg, noreg, (ir_node*) irn, nomem);
 742                         inverse->costs   += 1;
 743                         break;
 744                 }
 745                 default:
 746                         /* inverse operation not supported */
 747                         return NULL;
 748         }
 749
 750         return inverse;
 751 }
 752
 753 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 754 {
 755         if(mode_is_float(mode))
 756                 return mode_D;
 757
 758         return mode_Iu;
 759 }
 760
 761 /**
 762  * Get the mode that should be used for spilling value node
 763  */
 764 static ir_mode *get_spill_mode(const ir_node *node)
 765 {
 766         ir_mode *mode = get_irn_mode(node);
 767         return get_spill_mode_mode(mode);
 768 }
 769
 770 /**
 771  * Checks whether an addressmode reload for a node with mode mode is compatible
 772  * with a spillslot of mode spill_mode
 773  */
 774 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 775 {
 776         if(mode_is_float(mode)) {
 777                 return mode == spillmode;
 778         } else {
 779                 return 1;
 780         }
 781 }
 782
 783 /**
 784  * Check if irn can load it's operand at position i from memory (source addressmode).
 785  * @param self   Pointer to irn ops itself
 786  * @param irn    The irn to be checked
 787  * @param i      The operands position
 788  * @return Non-Zero if operand can be loaded
 789  */
 790 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 791         ir_node *op = get_irn_n(irn, i);
 792         const ir_mode *mode = get_irn_mode(op);
 793         const ir_mode *spillmode = get_spill_mode(op);
 794         (void) self;
 795
 796         if (! is_ia32_irn(irn)                            ||  /* must be an ia32 irn */
 797                 get_irn_arity(irn) != 5                       ||  /* must be a binary operation */
 798                 get_ia32_op_type(irn) != ia32_Normal          ||  /* must not already be a addressmode irn */
 799                 ! (get_ia32_am_support(irn) & ia32_am_Source) ||  /* must be capable of source addressmode */
 800                 ! ia32_is_spillmode_compatible(mode, spillmode) ||
 801                 (i != 2 && i != 3)                            ||  /* a "real" operand position must be requested */
 802                 (i == 2 && ! is_ia32_commutative(irn))        ||  /* if first operand requested irn must be commutative */
 803                 is_ia32_use_frame(irn))                           /* must not already use frame */
 804                 return 0;
 805
 806         return 1;
 807 }
 808
 809 static void ia32_perform_memory_operand(const void *self, ir_node *irn, ir_node *spill, unsigned int i) {
 810         const ia32_irn_ops_t *ops = self;
 811         ia32_code_gen_t      *cg  = ops->cg;
 812
 813         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 814
 815         if (i == 2) {
 816                 ia32_swap_left_right(irn);
 817         }
 818
 819         set_ia32_op_type(irn, ia32_AddrModeS);
 820         set_ia32_am_flavour(irn, ia32_B);
 821         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 822         set_ia32_use_frame(irn);
 823         set_ia32_need_stackent(irn);
 824
 825         set_irn_n(irn, 0, get_irg_frame(get_irn_irg(irn)));
 826         set_irn_n(irn, 3, ia32_get_admissible_noreg(cg, irn, 3));
 827         set_irn_n(irn, 4, spill);
 828
 829         /* immediates are only allowed on the right side */
 830         if(i == 2 && is_ia32_Immediate(get_irn_n(irn, 2))) {
 831                 ia32_swap_left_right(irn);
 832         }
 833 }
 834
 835 static const be_abi_callbacks_t ia32_abi_callbacks = {
 836         ia32_abi_init,
 837         ia32_abi_done,
 838         ia32_abi_get_between_type,
 839         ia32_abi_dont_save_regs,
 840         ia32_abi_prologue,
 841         ia32_abi_epilogue
 842 };
 843
 844 /* fill register allocator interface */
 845
 846 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 847         ia32_get_irn_reg_req,
 848         ia32_set_irn_reg,
 849         ia32_get_irn_reg,
 850         ia32_classify,
 851         ia32_get_flags,
 852         ia32_get_frame_entity,
 853         ia32_set_frame_entity,
 854         ia32_set_frame_offset,
 855         ia32_get_sp_bias,
 856         ia32_get_inverse,
 857         ia32_get_op_estimated_cost,
 858         ia32_possible_memory_operand,
 859         ia32_perform_memory_operand,
 860 };
 861
 862 ia32_irn_ops_t ia32_irn_ops = {
 863         &ia32_irn_ops_if,
 864         NULL
 865 };
 866
 867
 868
 869 /**************************************************
 870  *                _                         _  __
 871  *               | |                       (_)/ _|
 872  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 873  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 874  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 875  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 876  *                        __/ |
 877  *                       |___/
 878  **************************************************/
 879
 880 /**
 881  * Transforms the standard firm graph into
 882  * an ia32 firm graph
 883  */
 884 static void ia32_prepare_graph(void *self) {
 885         ia32_code_gen_t *cg = self;
 886
 887         /* transform nodes into assembler instructions */
 888         ia32_transform_graph(cg);
 889
 890         /* do local optimisations (mainly CSE) */
 891         optimize_graph_df(cg->irg);
 892
 893         if (cg->dump)
 894                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 895
 896         /* optimize address mode */
 897         ia32_optimize_graph(cg);
 898
 899         if (cg->dump)
 900                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 901
 902         /* do code placement, to optimize the position of constants */
 903         place_code(cg->irg);
 904
 905         if (cg->dump)
 906                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 907 }
 908
 909 /**
 910  * Dummy functions for hooks we don't need but which must be filled.
 911  */
 912 static void ia32_before_sched(void *self) {
 913         (void) self;
 914 }
 915
 916 /**
 917  * Called before the register allocator.
 918  * Calculate a block schedule here. We need it for the x87
 919  * simulator and the emitter.
 920  */
 921 static void ia32_before_ra(void *self) {
 922         ia32_code_gen_t *cg              = self;
 923
 924         /* setup fpu rounding modes */
 925         ia32_setup_fpu_mode(cg);
 926 }
 927
 928
 929 /**
 930  * Transforms a be_Reload into a ia32 Load.
 931  */
 932 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
 933         ir_graph *irg        = get_irn_irg(node);
 934         dbg_info *dbg        = get_irn_dbg_info(node);
 935         ir_node *block       = get_nodes_block(node);
 936         ir_entity *ent       = be_get_frame_entity(node);
 937         ir_mode *mode        = get_irn_mode(node);
 938         ir_mode *spillmode   = get_spill_mode(node);
 939         ir_node *noreg       = ia32_new_NoReg_gp(cg);
 940         ir_node *sched_point = NULL;
 941         ir_node *ptr         = get_irg_frame(irg);
 942         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
 943         ir_node *new_op, *proj;
 944         const arch_register_t *reg;
 945
 946         if (sched_is_scheduled(node)) {
 947                 sched_point = sched_prev(node);
 948         }
 949
 950         if (mode_is_float(spillmode)) {
 951                 if (USE_SSE2(cg))
 952                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem);
 953                 else
 954                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
 955         }
 956         else if (get_mode_size_bits(spillmode) == 128) {
 957                 // Reload 128 bit sse registers
 958                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
 959         }
 960         else
 961                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
 962
 963         set_ia32_op_type(new_op, ia32_AddrModeS);
 964         set_ia32_am_flavour(new_op, ia32_B);
 965         set_ia32_ls_mode(new_op, spillmode);
 966         set_ia32_frame_ent(new_op, ent);
 967         set_ia32_use_frame(new_op);
 968
 969         DBG_OPT_RELOAD2LD(node, new_op);
 970
 971         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
 972
 973         if (sched_point) {
 974                 sched_add_after(sched_point, new_op);
 975 #ifdef SCHEDULE_PROJS
 976                 sched_add_after(new_op, proj);
 977 #endif
 978                 sched_remove(node);
 979         }
 980
 981         /* copy the register from the old node to the new Load */
 982         reg = arch_get_irn_register(cg->arch_env, node);
 983         arch_set_irn_register(cg->arch_env, new_op, reg);
 984
 985         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
 986
 987         exchange(node, proj);
 988 }
 989
 990 /**
 991  * Transforms a be_Spill node into a ia32 Store.
 992  */
 993 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
 994         ir_graph *irg  = get_irn_irg(node);
 995         dbg_info *dbg  = get_irn_dbg_info(node);
 996         ir_node *block = get_nodes_block(node);
 997         ir_entity *ent = be_get_frame_entity(node);
 998         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
 999         ir_mode *mode  = get_spill_mode(spillval);
1000         ir_node *noreg = ia32_new_NoReg_gp(cg);
1001         ir_node *nomem = new_rd_NoMem(irg);
1002         ir_node *ptr   = get_irg_frame(irg);
1003         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1004         ir_node *store;
1005         ir_node *sched_point = NULL;
1006
1007         if (sched_is_scheduled(node)) {
1008                 sched_point = sched_prev(node);
1009         }
1010
1011         /* No need to spill unknown values... */
1012         if(is_ia32_Unknown_GP(val) ||
1013                 is_ia32_Unknown_VFP(val) ||
1014                 is_ia32_Unknown_XMM(val)) {
1015                 store = nomem;
1016                 if(sched_point)
1017                         sched_remove(node);
1018
1019                 exchange(node, store);
1020                 return;
1021         }
1022
1023         if (mode_is_float(mode)) {
1024                 if (USE_SSE2(cg))
1025                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, val, nomem);
1026                 else
1027                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, val, nomem, mode);
1028         } else if (get_mode_size_bits(mode) == 128) {
1029                 // Spill 128 bit SSE registers
1030                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, val, nomem);
1031         } else if (get_mode_size_bits(mode) == 8) {
1032                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, val, nomem);
1033         } else {
1034                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, val, nomem);
1035         }
1036
1037         set_ia32_op_type(store, ia32_AddrModeD);
1038         set_ia32_am_flavour(store, ia32_B);
1039         set_ia32_ls_mode(store, mode);
1040         set_ia32_frame_ent(store, ent);
1041         set_ia32_use_frame(store);
1042         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1043         DBG_OPT_SPILL2ST(node, store);
1044
1045         if (sched_point) {
1046                 sched_add_after(sched_point, store);
1047                 sched_remove(node);
1048         }
1049
1050         exchange(node, store);
1051 }
1052
1053 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1054         ir_graph *irg = get_irn_irg(node);
1055         dbg_info *dbg = get_irn_dbg_info(node);
1056         ir_node *block = get_nodes_block(node);
1057         ir_node *noreg = ia32_new_NoReg_gp(cg);
1058         ir_node *frame = get_irg_frame(irg);
1059
1060         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, noreg, sp, mem);
1061
1062         set_ia32_frame_ent(push, ent);
1063         set_ia32_use_frame(push);
1064         set_ia32_op_type(push, ia32_AddrModeS);
1065         set_ia32_am_flavour(push, ia32_B);
1066         set_ia32_ls_mode(push, mode_Is);
1067
1068         sched_add_before(schedpoint, push);
1069         return push;
1070 }
1071
1072 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1073         ir_graph *irg = get_irn_irg(node);
1074         dbg_info *dbg = get_irn_dbg_info(node);
1075         ir_node *block = get_nodes_block(node);
1076         ir_node *noreg = ia32_new_NoReg_gp(cg);
1077         ir_node *frame = get_irg_frame(irg);
1078
1079         ir_node *pop = new_rd_ia32_Pop(dbg, irg, block, frame, noreg, sp, new_NoMem());
1080
1081         set_ia32_frame_ent(pop, ent);
1082         set_ia32_use_frame(pop);
1083         set_ia32_op_type(pop, ia32_AddrModeD);
1084         set_ia32_am_flavour(pop, ia32_am_OB);
1085         set_ia32_ls_mode(pop, mode_Is);
1086
1087         sched_add_before(schedpoint, pop);
1088
1089         return pop;
1090 }
1091
1092 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1093         ir_graph *irg = get_irn_irg(node);
1094         dbg_info *dbg = get_irn_dbg_info(node);
1095         ir_node *block = get_nodes_block(node);
1096         ir_mode *spmode = mode_Iu;
1097         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1098         ir_node *sp;
1099
1100         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1101         arch_set_irn_register(cg->arch_env, sp, spreg);
1102
1103         return sp;
1104 }
1105
1106 /**
1107  * Transform memperm, currently we do this the ugly way and produce
1108  * push/pop into/from memory cascades. This is possible without using
1109  * any registers.
1110  */
1111 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1112         ir_graph *irg = get_irn_irg(node);
1113         ir_node *block = get_nodes_block(node);
1114         ir_node *in[1];
1115         ir_node *keep;
1116         int i, arity;
1117         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1118         const ir_edge_t *edge;
1119         const ir_edge_t *next;
1120         ir_node **pops;
1121
1122         arity = be_get_MemPerm_entity_arity(node);
1123         pops = alloca(arity * sizeof(pops[0]));
1124
1125         // create pushs
1126         for(i = 0; i < arity; ++i) {
1127                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1128                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1129                 ir_type *enttype = get_entity_type(inent);
1130                 int entbits = get_type_size_bits(enttype);
1131                 int entbits2 = get_type_size_bits(get_entity_type(outent));
1132                 ir_node *mem = get_irn_n(node, i + 1);
1133                 ir_node *push;
1134
1135                 /* work around cases where entities have different sizes */
1136                 if(entbits2 < entbits)
1137                         entbits = entbits2;
1138                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1139
1140                 push = create_push(cg, node, node, sp, mem, inent);
1141                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1142                 if(entbits == 64) {
1143                         // add another push after the first one
1144                         push = create_push(cg, node, node, sp, mem, inent);
1145                         add_ia32_am_offs_int(push, 4);
1146                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1147                 }
1148
1149                 set_irn_n(node, i, new_Bad());
1150         }
1151
1152         // create pops
1153         for(i = arity - 1; i >= 0; --i) {
1154                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1155                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1156                 ir_type *enttype = get_entity_type(outent);
1157                 int entbits = get_type_size_bits(enttype);
1158                 int entbits2 = get_type_size_bits(get_entity_type(inent));
1159                 ir_node *pop;
1160
1161                 /* work around cases where entities have different sizes */
1162                 if(entbits2 < entbits)
1163                         entbits = entbits2;
1164                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1165
1166                 pop = create_pop(cg, node, node, sp, outent);
1167                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1168                 if(entbits == 64) {
1169                         add_ia32_am_offs_int(pop, 4);
1170
1171                         // add another pop after the first one
1172                         pop = create_pop(cg, node, node, sp, outent);
1173                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1174                 }
1175
1176                 pops[i] = pop;
1177         }
1178
1179         in[0] = sp;
1180         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1181         sched_add_before(node, keep);
1182
1183         // exchange memprojs
1184         foreach_out_edge_safe(node, edge, next) {
1185                 ir_node *proj = get_edge_src_irn(edge);
1186                 int p = get_Proj_proj(proj);
1187
1188                 assert(p < arity);
1189
1190                 set_Proj_pred(proj, pops[p]);
1191                 set_Proj_proj(proj, pn_ia32_Pop_M);
1192         }
1193
1194         // remove memperm
1195         arity = get_irn_arity(node);
1196         for(i = 0; i < arity; ++i) {
1197                 set_irn_n(node, i, new_Bad());
1198         }
1199         sched_remove(node);
1200 }
1201
1202 /**
1203  * Block-Walker: Calls the transform functions Spill and Reload.
1204  */
1205 static void ia32_after_ra_walker(ir_node *block, void *env) {
1206         ir_node *node, *prev;
1207         ia32_code_gen_t *cg = env;
1208
1209         /* beware: the schedule is changed here */
1210         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1211                 prev = sched_prev(node);
1212
1213                 if (be_is_Reload(node)) {
1214                         transform_to_Load(cg, node);
1215                 } else if (be_is_Spill(node)) {
1216                         transform_to_Store(cg, node);
1217                 } else if(be_is_MemPerm(node)) {
1218                         transform_MemPerm(cg, node);
1219                 }
1220         }
1221 }
1222
1223 /**
1224  * Collects nodes that need frame entities assigned.
1225  */
1226 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1227 {
1228         be_fec_env_t *env = data;
1229
1230         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1231                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1232                 int align = get_mode_size_bytes(mode);
1233                 be_node_needs_frame_entity(env, node, mode, align);
1234         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1235                   && is_ia32_use_frame(node)) {
1236                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1237                         const ir_mode *mode = get_ia32_ls_mode(node);
1238                         int align = get_mode_size_bytes(mode);
1239                         be_node_needs_frame_entity(env, node, mode, align);
1240                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1241                            || is_ia32_vfld(node)) {
1242                         const ir_mode *mode = get_ia32_ls_mode(node);
1243                         int align = 4;
1244                         be_node_needs_frame_entity(env, node, mode, align);
1245                 } else if(is_ia32_FldCW(node)) {
1246                         const ir_mode *mode = ia32_reg_classes[CLASS_ia32_fp_cw].mode;
1247                         int align = 4;
1248                         be_node_needs_frame_entity(env, node, mode, align);
1249                 } else if (is_ia32_SetST0(node)) {
1250                         const ir_mode *mode = get_ia32_ls_mode(node);
1251                         int align = 4;
1252                         be_node_needs_frame_entity(env, node, mode, align);
1253                 } else {
1254 #ifndef NDEBUG
1255                         assert(is_ia32_St(node) ||
1256                                    is_ia32_xStoreSimple(node) ||
1257                                    is_ia32_vfst(node) ||
1258                                    is_ia32_vfist(node) ||
1259                                is_ia32_GetST0(node) ||
1260                                is_ia32_FnstCW(node));
1261 #endif
1262                 }
1263         }
1264 }
1265
1266 /**
1267  * We transform Spill and Reload here. This needs to be done before
1268  * stack biasing otherwise we would miss the corrected offset for these nodes.
1269  */
1270 static void ia32_after_ra(void *self) {
1271         ia32_code_gen_t *cg = self;
1272         ir_graph *irg = cg->irg;
1273         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1274
1275         /* create and coalesce frame entities */
1276         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1277         be_assign_entities(fec_env);
1278         be_free_frame_entity_coalescer(fec_env);
1279
1280         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1281
1282         ia32_finish_irg(irg, cg);
1283 }
1284
1285 /**
1286  * Last touchups for the graph before emit: x87 simulation to replace the
1287  * virtual with real x87 instructions, creating a block schedule and peephole
1288  * optimisations.
1289  */
1290 static void ia32_finish(void *self) {
1291         ia32_code_gen_t *cg = self;
1292         ir_graph        *irg = cg->irg;
1293
1294         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
1295         if (cg->used_fp == fp_x87 || cg->force_sim) {
1296                 x87_simulate_graph(cg->arch_env, cg->birg);
1297         }
1298
1299         /* create block schedule, this also removes empty blocks which might
1300          * produce critical edges */
1301         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1302
1303         /* do peephole optimisations */
1304         ia32_peephole_optimization(irg, cg);
1305 }
1306
1307 /**
1308  * Emits the code, closes the output file and frees
1309  * the code generator interface.
1310  */
1311 static void ia32_codegen(void *self) {
1312         ia32_code_gen_t *cg = self;
1313         ir_graph        *irg = cg->irg;
1314
1315         ia32_gen_routine(cg, irg);
1316
1317         cur_reg_set = NULL;
1318
1319         /* remove it from the isa */
1320         cg->isa->cg = NULL;
1321
1322         /* de-allocate code generator */
1323         del_set(cg->reg_set);
1324         free(cg);
1325 }
1326
1327 static void *ia32_cg_init(be_irg_t *birg);
1328
1329 static const arch_code_generator_if_t ia32_code_gen_if = {
1330         ia32_cg_init,
1331         NULL,                /* before abi introduce hook */
1332         ia32_prepare_graph,
1333         NULL,                /* spill */
1334         ia32_before_sched,   /* before scheduling hook */
1335         ia32_before_ra,      /* before register allocation hook */
1336         ia32_after_ra,       /* after register allocation hook */
1337         ia32_finish,         /* called before codegen */
1338         ia32_codegen         /* emit && done */
1339 };
1340
1341 /**
1342  * Initializes a IA32 code generator.
1343  */
1344 static void *ia32_cg_init(be_irg_t *birg) {
1345         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1346         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1347
1348         cg->impl      = &ia32_code_gen_if;
1349         cg->irg       = birg->irg;
1350         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1351         cg->arch_env  = birg->main_env->arch_env;
1352         cg->isa       = isa;
1353         cg->birg      = birg;
1354         cg->blk_sched = NULL;
1355         cg->fp_kind   = isa->fp_kind;
1356         cg->used_fp   = fp_none;
1357         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1358
1359         /* copy optimizations from isa for easier access */
1360         cg->opt      = isa->opt;
1361         cg->arch     = isa->arch;
1362         cg->opt_arch = isa->opt_arch;
1363
1364         /* enter it */
1365         isa->cg = cg;
1366
1367 #ifndef NDEBUG
1368         if (isa->name_obst) {
1369                 obstack_free(isa->name_obst, NULL);
1370                 obstack_init(isa->name_obst);
1371         }
1372 #endif /* NDEBUG */
1373
1374         cur_reg_set = cg->reg_set;
1375
1376         ia32_irn_ops.cg = cg;
1377
1378         return (arch_code_generator_t *)cg;
1379 }
1380
1381
1382
1383 /*****************************************************************
1384  *  ____             _                  _   _____  _____
1385  * |  _ \           | |                | | |_   _|/ ____|  /\
1386  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1387  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1388  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1389  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1390  *
1391  *****************************************************************/
1392
1393 /**
1394  * Set output modes for GCC
1395  */
1396 static const tarval_mode_info mo_integer = {
1397         TVO_DECIMAL,
1398         NULL,
1399         NULL,
1400 };
1401
1402 /*
1403  * set the tarval output mode of all integer modes to decimal
1404  */
1405 static void set_tarval_output_modes(void)
1406 {
1407         int i;
1408
1409         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1410                 ir_mode *mode = get_irp_mode(i);
1411
1412                 if (mode_is_int(mode))
1413                         set_tarval_mode_output_option(mode, &mo_integer);
1414         }
1415 }
1416
1417 const arch_isa_if_t ia32_isa_if;
1418
1419 /**
1420  * The template that generates a new ISA object.
1421  * Note that this template can be changed by command line
1422  * arguments.
1423  */
1424 static ia32_isa_t ia32_isa_template = {
1425         {
1426                 &ia32_isa_if,            /* isa interface implementation */
1427                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1428                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1429                 -1,                      /* stack direction */
1430                 NULL,                    /* main environment */
1431                 7,                       /* costs for a spill instruction */
1432                 5,                       /* costs for a reload instruction */
1433         },
1434         NULL_EMITTER,                /* emitter environment */
1435         NULL,                    /* 16bit register names */
1436         NULL,                    /* 8bit register names */
1437         NULL,                    /* 8bit register names high */
1438         NULL,                    /* types */
1439         NULL,                    /* tv_ents */
1440         (0                 |
1441         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on */
1442         IA32_OPT_DOAM      |     /* optimize address mode                            default: on */
1443         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on */
1444         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on */
1445         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on */
1446         IA32_OPT_PUSHARGS),      /* create pushs for function argument passing,      default: on */
1447         arch_pentium_4,          /* instruction architecture */
1448         arch_pentium_4,          /* optimize for architecture */
1449         fp_x87,                  /* floating point mode */
1450         NULL,                    /* current code generator */
1451 #ifndef NDEBUG
1452         NULL,                    /* name obstack */
1453         0                        /* name obst size */
1454 #endif
1455 };
1456
1457 /**
1458  * Initializes the backend ISA.
1459  */
1460 static void *ia32_init(FILE *file_handle) {
1461         static int inited = 0;
1462         ia32_isa_t *isa;
1463
1464         if (inited)
1465                 return NULL;
1466         inited = 1;
1467
1468         set_tarval_output_modes();
1469
1470         isa = xmalloc(sizeof(*isa));
1471         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1472
1473         if(mode_fpcw == NULL) {
1474                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1475         }
1476
1477         ia32_register_init();
1478         ia32_create_opcodes();
1479
1480         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1481             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1482                 /* no SSE2 for these cpu's */
1483                 isa->fp_kind = fp_x87;
1484
1485         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1486                 /* Pentium 4 don't like inc and dec instructions */
1487                 isa->opt &= ~IA32_OPT_INCDEC;
1488         }
1489
1490         be_emit_init_env(&isa->emit, file_handle);
1491         isa->regs_16bit     = pmap_create();
1492         isa->regs_8bit      = pmap_create();
1493         isa->regs_8bit_high = pmap_create();
1494         isa->types          = pmap_create();
1495         isa->tv_ent         = pmap_create();
1496         isa->cpu            = ia32_init_machine_description();
1497
1498         ia32_build_16bit_reg_map(isa->regs_16bit);
1499         ia32_build_8bit_reg_map(isa->regs_8bit);
1500         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1501
1502 #ifndef NDEBUG
1503         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1504         obstack_init(isa->name_obst);
1505 #endif /* NDEBUG */
1506
1507         ia32_handle_intrinsics();
1508
1509         /* needed for the debug support */
1510         be_gas_emit_switch_section(&isa->emit, GAS_SECTION_TEXT);
1511         be_emit_cstring(&isa->emit, ".Ltext0:\n");
1512         be_emit_write_line(&isa->emit);
1513
1514         /* we mark referenced global entities, so we can only emit those which
1515          * are actually referenced. (Note: you mustn't use the type visited flag
1516          * elsewhere in the backend)
1517          */
1518         inc_master_type_visited();
1519
1520         return isa;
1521 }
1522
1523
1524
1525 /**
1526  * Closes the output file and frees the ISA structure.
1527  */
1528 static void ia32_done(void *self) {
1529         ia32_isa_t *isa = self;
1530
1531         /* emit now all global declarations */
1532         be_gas_emit_decls(&isa->emit, isa->arch_isa.main_env, 1);
1533
1534         pmap_destroy(isa->regs_16bit);
1535         pmap_destroy(isa->regs_8bit);
1536         pmap_destroy(isa->regs_8bit_high);
1537         pmap_destroy(isa->tv_ent);
1538         pmap_destroy(isa->types);
1539
1540 #ifndef NDEBUG
1541         obstack_free(isa->name_obst, NULL);
1542 #endif /* NDEBUG */
1543
1544         be_emit_destroy_env(&isa->emit);
1545
1546         free(self);
1547 }
1548
1549
1550 /**
1551  * Return the number of register classes for this architecture.
1552  * We report always these:
1553  *  - the general purpose registers
1554  *  - the SSE floating point register set
1555  *  - the virtual floating point registers
1556  *  - the SSE vector register set
1557  */
1558 static int ia32_get_n_reg_class(const void *self) {
1559         (void) self;
1560         return N_CLASSES;
1561 }
1562
1563 /**
1564  * Return the register class for index i.
1565  */
1566 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i)
1567 {
1568         (void) self;
1569         assert(i >= 0 && i < N_CLASSES);
1570         return &ia32_reg_classes[i];
1571 }
1572
1573 /**
1574  * Get the register class which shall be used to store a value of a given mode.
1575  * @param self The this pointer.
1576  * @param mode The mode in question.
1577  * @return A register class which can hold values of the given mode.
1578  */
1579 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1580         const ia32_isa_t *isa = self;
1581         if (mode_is_float(mode)) {
1582                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1583         }
1584         else
1585                 return &ia32_reg_classes[CLASS_ia32_gp];
1586 }
1587
1588 /**
1589  * Get the ABI restrictions for procedure calls.
1590  * @param self        The this pointer.
1591  * @param method_type The type of the method (procedure) in question.
1592  * @param abi         The abi object to be modified
1593  */
1594 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1595         const ia32_isa_t *isa = self;
1596         ir_type  *tp;
1597         ir_mode  *mode;
1598         unsigned  cc;
1599         int       n, i, regnum;
1600         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1601
1602         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1603
1604         /* set abi flags for calls */
1605         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1606         call_flags.bits.store_args_sequential = use_push;
1607         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1608         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1609         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1610
1611         /* set parameter passing style */
1612         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1613
1614         if (get_method_variadicity(method_type) == variadicity_variadic) {
1615                 /* pass all parameters of a variadic function on the stack */
1616                 cc = cc_cdecl_set;
1617         } else {
1618                 cc = get_method_calling_convention(method_type);
1619                 if (get_method_additional_properties(method_type) & mtp_property_private) {
1620                         /* set the calling conventions to register parameter */
1621                         cc = (cc & ~cc_bits) | cc_reg_param;
1622                 }
1623         }
1624         n = get_method_n_params(method_type);
1625         for (i = regnum = 0; i < n; i++) {
1626                 const ir_mode         *mode;
1627                 const arch_register_t *reg = NULL;
1628
1629                 tp   = get_method_param_type(method_type, i);
1630                 mode = get_type_mode(tp);
1631                 if (mode != NULL) {
1632                         reg  = ia32_get_RegParam_reg(isa->cg, cc, regnum, mode);
1633                 }
1634                 if (reg != NULL) {
1635                         be_abi_call_param_reg(abi, i, reg);
1636                         ++regnum;
1637                 } else {
1638                         be_abi_call_param_stack(abi, i, 4, 0, 0);
1639                 }
1640         }
1641
1642         /* set return registers */
1643         n = get_method_n_ress(method_type);
1644
1645         assert(n <= 2 && "more than two results not supported");
1646
1647         /* In case of 64bit returns, we will have two 32bit values */
1648         if (n == 2) {
1649                 tp   = get_method_res_type(method_type, 0);
1650                 mode = get_type_mode(tp);
1651
1652                 assert(!mode_is_float(mode) && "two FP results not supported");
1653
1654                 tp   = get_method_res_type(method_type, 1);
1655                 mode = get_type_mode(tp);
1656
1657                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1658
1659                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1660                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1661         }
1662         else if (n == 1) {
1663                 const arch_register_t *reg;
1664
1665                 tp   = get_method_res_type(method_type, 0);
1666                 assert(is_atomic_type(tp));
1667                 mode = get_type_mode(tp);
1668
1669                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1670
1671                 be_abi_call_res_reg(abi, 0, reg);
1672         }
1673 }
1674
1675
1676 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self,
1677                                     const ir_node *irn)
1678 {
1679         (void) self;
1680         (void) irn;
1681         return &ia32_irn_ops;
1682 }
1683
1684 const arch_irn_handler_t ia32_irn_handler = {
1685         ia32_get_irn_ops
1686 };
1687
1688 const arch_irn_handler_t *ia32_get_irn_handler(const void *self)
1689 {
1690         (void) self;
1691         return &ia32_irn_handler;
1692 }
1693
1694 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1695 {
1696         (void) block_env;
1697
1698         if(!is_ia32_irn(irn)) {
1699                 return -1;
1700         }
1701
1702         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1703                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1704                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1705                 || is_ia32_Immediate(irn))
1706                 return 0;
1707
1708         return 1;
1709 }
1710
1711 /**
1712  * Initializes the code generator interface.
1713  */
1714 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1715 {
1716         (void) self;
1717         return &ia32_code_gen_if;
1718 }
1719
1720 /**
1721  * Returns the estimated execution time of an ia32 irn.
1722  */
1723 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1724         const arch_env_t *arch_env = env;
1725         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1726 }
1727
1728 list_sched_selector_t ia32_sched_selector;
1729
1730 /**
1731  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1732  */
1733 static const list_sched_selector_t *ia32_get_list_sched_selector(
1734                 const void *self, list_sched_selector_t *selector)
1735 {
1736         (void) self;
1737         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1738         ia32_sched_selector.exectime              = ia32_sched_exectime;
1739         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1740         return &ia32_sched_selector;
1741 }
1742
1743 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1744 {
1745         (void) self;
1746         return NULL;
1747 }
1748
1749 /**
1750  * Returns the necessary byte alignment for storing a register of given class.
1751  */
1752 static int ia32_get_reg_class_alignment(const void *self,
1753                                         const arch_register_class_t *cls)
1754 {
1755         ir_mode *mode = arch_register_class_mode(cls);
1756         int bytes     = get_mode_size_bytes(mode);
1757         (void) self;
1758
1759         if (mode_is_float(mode) && bytes > 8)
1760                 return 16;
1761         return bytes;
1762 }
1763
1764 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1765                 const void *self, const ir_node *irn)
1766 {
1767         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1768                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1769                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1770                 NULL,
1771         };
1772         static const be_execution_unit_t *_allowed_units_GP[] = {
1773                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1774                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1775                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1776                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1777                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1778                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1779                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1780                 NULL,
1781         };
1782         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1783                 &be_machine_execution_units_DUMMY[0],
1784                 NULL,
1785         };
1786         static const be_execution_unit_t **_units_callret[] = {
1787                 _allowed_units_BRANCH,
1788                 NULL
1789         };
1790         static const be_execution_unit_t **_units_other[] = {
1791                 _allowed_units_GP,
1792                 NULL
1793         };
1794         static const be_execution_unit_t **_units_dummy[] = {
1795                 _allowed_units_DUMMY,
1796                 NULL
1797         };
1798         const be_execution_unit_t ***ret;
1799         (void) self;
1800
1801         if (is_ia32_irn(irn)) {
1802                 ret = get_ia32_exec_units(irn);
1803         }
1804         else if (is_be_node(irn)) {
1805                 if (be_is_Call(irn) || be_is_Return(irn)) {
1806                         ret = _units_callret;
1807                 }
1808                 else if (be_is_Barrier(irn)) {
1809                         ret = _units_dummy;
1810                 }
1811                 else {
1812                          ret = _units_other;
1813                 }
1814         }
1815         else {
1816                 ret = _units_dummy;
1817         }
1818
1819         return ret;
1820 }
1821
1822 /**
1823  * Return the abstract ia32 machine.
1824  */
1825 static const be_machine_t *ia32_get_machine(const void *self) {
1826         const ia32_isa_t *isa = self;
1827         return isa->cpu;
1828 }
1829
1830 /**
1831  * Return irp irgs in the desired order.
1832  */
1833 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1834 {
1835         (void) self;
1836         (void) irg_list;
1837         return NULL;
1838 }
1839
1840 /**
1841  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1842  * @return 1 if allowed, 0 otherwise
1843  */
1844 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
1845 {
1846         ir_node *cmp, *cmp_a, *phi;
1847         ir_mode *mode;
1848
1849 /* we don't want long long and floating point Psi */
1850 #define IS_BAD_PSI_MODE(mode) (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
1851
1852         if (get_irn_mode(sel) != mode_b)
1853                 return 0;
1854
1855         cmp   = get_Proj_pred(sel);
1856         cmp_a = get_Cmp_left(cmp);
1857         mode  = get_irn_mode(cmp_a);
1858
1859         if (IS_BAD_PSI_MODE(mode))
1860                 return 0;
1861
1862         /* check the Phi nodes */
1863         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1864                 ir_node *pred_i = get_irn_n(phi, i);
1865                 ir_node *pred_j = get_irn_n(phi, j);
1866                 ir_mode *mode_i = get_irn_mode(pred_i);
1867                 ir_mode *mode_j = get_irn_mode(pred_j);
1868
1869                 if (IS_BAD_PSI_MODE(mode_i) || IS_BAD_PSI_MODE(mode_j))
1870                         return 0;
1871         }
1872
1873 #undef IS_BAD_PSI_MODE
1874
1875         return 1;
1876 }
1877
1878 static ia32_intrinsic_env_t intrinsic_env = {
1879         NULL,    /**< the irg, these entities belong to */
1880         NULL,    /**< entity for first div operand (move into FPU) */
1881         NULL,    /**< entity for second div operand (move into FPU) */
1882         NULL,    /**< entity for converts ll -> d */
1883         NULL,    /**< entity for converts d -> ll */
1884 };
1885
1886 /**
1887  * Returns the libFirm configuration parameter for this backend.
1888  */
1889 static const backend_params *ia32_get_libfirm_params(void) {
1890         static const ir_settings_if_conv_t ifconv = {
1891                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1892                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1893         };
1894         static const ir_settings_arch_dep_t ad = {
1895                 1,  /* also use subs */
1896                 4,  /* maximum shifts */
1897                 31, /* maximum shift amount */
1898
1899                 1,  /* allow Mulhs */
1900                 1,  /* allow Mulus */
1901                 32  /* Mulh allowed up to 32 bit */
1902         };
1903         static backend_params p = {
1904                 1,     /* need dword lowering */
1905                 1,     /* support inline assembly */
1906                 NULL,  /* no additional opcodes */
1907                 NULL,  /* will be set later */
1908                 ia32_create_intrinsic_fkt,
1909                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
1910                 NULL,  /* will be set below */
1911         };
1912
1913         p.dep_param    = &ad;
1914         p.if_conv_info = &ifconv;
1915         return &p;
1916 }
1917
1918 /* instruction set architectures. */
1919 static const lc_opt_enum_int_items_t arch_items[] = {
1920         { "386",        arch_i386, },
1921         { "486",        arch_i486, },
1922         { "pentium",    arch_pentium, },
1923         { "586",        arch_pentium, },
1924         { "pentiumpro", arch_pentium_pro, },
1925         { "686",        arch_pentium_pro, },
1926         { "pentiummmx", arch_pentium_mmx, },
1927         { "pentium2",   arch_pentium_2, },
1928         { "p2",         arch_pentium_2, },
1929         { "pentium3",   arch_pentium_3, },
1930         { "p3",         arch_pentium_3, },
1931         { "pentium4",   arch_pentium_4, },
1932         { "p4",         arch_pentium_4, },
1933         { "pentiumm",   arch_pentium_m, },
1934         { "pm",         arch_pentium_m, },
1935         { "core",       arch_core, },
1936         { "k6",         arch_k6, },
1937         { "athlon",     arch_athlon, },
1938         { "athlon64",   arch_athlon_64, },
1939         { "opteron",    arch_opteron, },
1940         { NULL,         0 }
1941 };
1942
1943 static lc_opt_enum_int_var_t arch_var = {
1944         &ia32_isa_template.arch, arch_items
1945 };
1946
1947 static lc_opt_enum_int_var_t opt_arch_var = {
1948         &ia32_isa_template.opt_arch, arch_items
1949 };
1950
1951 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1952         { "x87" ,    fp_x87 },
1953         { "sse2",    fp_sse2 },
1954         { NULL,      0 }
1955 };
1956
1957 static lc_opt_enum_int_var_t fp_unit_var = {
1958         &ia32_isa_template.fp_kind, fp_unit_items
1959 };
1960
1961 static const lc_opt_enum_int_items_t gas_items[] = {
1962         { "normal",  GAS_FLAVOUR_NORMAL },
1963         { "mingw",   GAS_FLAVOUR_MINGW  },
1964         { NULL,      0 }
1965 };
1966
1967 static lc_opt_enum_int_var_t gas_var = {
1968         (int*) &be_gas_flavour, gas_items
1969 };
1970
1971 static const lc_opt_table_entry_t ia32_options[] = {
1972         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
1973         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
1974         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
1975         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1976         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
1977         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1978         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
1979         LC_OPT_ENT_NEGBIT("nopushargs",  "do not create pushs for function arguments", &ia32_isa_template.opt, IA32_OPT_PUSHARGS),
1980         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
1981         LC_OPT_LAST
1982 };
1983
1984 const arch_isa_if_t ia32_isa_if = {
1985         ia32_init,
1986         ia32_done,
1987         ia32_get_n_reg_class,
1988         ia32_get_reg_class,
1989         ia32_get_reg_class_for_mode,
1990         ia32_get_call_abi,
1991         ia32_get_irn_handler,
1992         ia32_get_code_generator_if,
1993         ia32_get_list_sched_selector,
1994         ia32_get_ilp_sched_selector,
1995         ia32_get_reg_class_alignment,
1996         ia32_get_libfirm_params,
1997         ia32_get_allowed_execution_units,
1998         ia32_get_machine,
1999         ia32_get_irg_list,
2000 };
2001
2002 void ia32_init_emitter(void);
2003 void ia32_init_finish(void);
2004 void ia32_init_optimize(void);
2005 void ia32_init_transform(void);
2006 void ia32_init_x87(void);
2007
2008 void be_init_arch_ia32(void)
2009 {
2010         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
2011         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2012
2013         lc_opt_add_table(ia32_grp, ia32_options);
2014         be_register_isa_if("ia32", &ia32_isa_if);
2015
2016         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2017
2018         ia32_init_emitter();
2019         ia32_init_finish();
2020         ia32_init_optimize();
2021         ia32_init_transform();
2022         ia32_init_x87();
2023 }
2024
2025 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);