nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irflag.h"
  43 #include "irgmod.h"
  44 #include "irgopt.h"
  45 #include "irbitset.h"
  46 #include "irgopt.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54 #include "instrument.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg_t.h"
  58 #include "../benode_t.h"
  59 #include "../belower.h"
  60 #include "../besched_t.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../beilpsched.h"
  68 #include "../bespillslots.h"
  69 #include "../bemodule.h"
  70 #include "../begnuas.h"
  71 #include "../bestate.h"
  72 #include "../beflags.h"
  73
  74 #include "bearch_ia32_t.h"
  75
  76 #include "ia32_new_nodes.h"
  77 #include "gen_ia32_regalloc_if.h"
  78 #include "gen_ia32_machine.h"
  79 #include "ia32_common_transform.h"
  80 #include "ia32_transform.h"
  81 #include "ia32_emitter.h"
  82 #include "ia32_map_regs.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_util.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93 #endif
  94
  95 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  96
  97 /* TODO: ugly */
  98 static set *cur_reg_set = NULL;
  99
 100 ir_mode         *mode_fpcw       = NULL;
 101 ia32_code_gen_t *ia32_current_cg = NULL;
 102
 103 /**
 104  * The environment for the intrinsic mapping.
 105  */
 106 static ia32_intrinsic_env_t intrinsic_env = {
 107         NULL,    /* the isa */
 108         NULL,    /* the irg, these entities belong to */
 109         NULL,    /* entity for first div operand (move into FPU) */
 110         NULL,    /* entity for second div operand (move into FPU) */
 111         NULL,    /* entity for converts ll -> d */
 112         NULL,    /* entity for converts d -> ll */
 113         NULL,    /* entity for __divdi3 library call */
 114         NULL,    /* entity for __moddi3 library call */
 115         NULL,    /* entity for __udivdi3 library call */
 116         NULL,    /* entity for __umoddi3 library call */
 117         NULL,    /* bias value for conversion from float to unsigned 64 */
 118 };
 119
 120
 121 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 122
 123 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 124                                     create_const_node_func func,
 125                                     const arch_register_t* reg)
 126 {
 127         ir_node *block, *res;
 128
 129         if(*place != NULL)
 130                 return *place;
 131
 132         block = get_irg_start_block(cg->irg);
 133         res = func(NULL, cg->irg, block);
 134         arch_set_irn_register(cg->arch_env, res, reg);
 135         *place = res;
 136
 137         add_irn_dep(get_irg_end(cg->irg), res);
 138         /* add_irn_dep(get_irg_start(cg->irg), res); */
 139
 140         return res;
 141 }
 142
 143 /* Creates the unique per irg GP NoReg node. */
 144 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 145         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 146                             &ia32_gp_regs[REG_GP_NOREG]);
 147 }
 148
 149 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 150         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 151                             &ia32_vfp_regs[REG_VFP_NOREG]);
 152 }
 153
 154 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 155         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 156                             &ia32_xmm_regs[REG_XMM_NOREG]);
 157 }
 158
 159 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 160         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 161                             &ia32_gp_regs[REG_GP_UKNWN]);
 162 }
 163
 164 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 165         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 166                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 167 }
 168
 169 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 170         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 171                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 172 }
 173
 174 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 175         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 176                         &ia32_fp_cw_regs[REG_FPCW]);
 177 }
 178
 179
 180 /**
 181  * Returns the admissible noreg register node for input register pos of node irn.
 182  */
 183 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 184         const arch_register_req_t *req;
 185
 186         req = arch_get_register_req(cg->arch_env, irn, pos);
 187         assert(req != NULL && "Missing register requirements");
 188         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 189                 return ia32_new_NoReg_gp(cg);
 190
 191         if (ia32_cg_config.use_sse2) {
 192                 return ia32_new_NoReg_xmm(cg);
 193         } else {
 194                 return ia32_new_NoReg_vfp(cg);
 195         }
 196 }
 197
 198 /**************************************************
 199  *                         _ _              _  __
 200  *                        | | |            (_)/ _|
 201  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 202  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 203  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 204  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 205  *            __/ |
 206  *           |___/
 207  **************************************************/
 208
 209 /**
 210  * Return register requirements for an ia32 node.
 211  * If the node returns a tuple (mode_T) then the proj's
 212  * will be asked for this information.
 213  */
 214 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 215                                                                                                            int pos)
 216 {
 217         ir_mode *mode = get_irn_mode(node);
 218         long    node_pos;
 219
 220         if (mode == mode_X || is_Block(node)) {
 221                 return arch_no_register_req;
 222         }
 223
 224         if (mode == mode_T && pos < 0) {
 225                 return arch_no_register_req;
 226         }
 227
 228         node_pos = pos == -1 ? 0 : pos;
 229         if (is_Proj(node)) {
 230                 if (mode == mode_M || pos >= 0) {
 231                         return arch_no_register_req;
 232                 }
 233
 234                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 235                 node     = skip_Proj_const(node);
 236         }
 237
 238         if (is_ia32_irn(node)) {
 239                 const arch_register_req_t *req;
 240                 if (pos >= 0)
 241                         req = get_ia32_in_req(node, pos);
 242                 else
 243                         req = get_ia32_out_req(node, node_pos);
 244
 245                 assert(req != NULL);
 246
 247                 return req;
 248         }
 249
 250         /* unknowns should be transformed already */
 251         assert(!is_Unknown(node));
 252         return arch_no_register_req;
 253 }
 254
 255 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 256 {
 257         int    pos = 0;
 258
 259         if (get_irn_mode(irn) == mode_X) {
 260                 return;
 261         }
 262
 263         if (is_Proj(irn)) {
 264                 pos = get_Proj_proj(irn);
 265                 irn = skip_Proj(irn);
 266         }
 267
 268         if (is_ia32_irn(irn)) {
 269                 const arch_register_t **slots;
 270
 271                 slots      = get_ia32_slots(irn);
 272                 slots[pos] = reg;
 273         } else {
 274                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 275         }
 276 }
 277
 278 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 279 {
 280         int pos = 0;
 281         const arch_register_t *reg = NULL;
 282
 283         if (is_Proj(irn)) {
 284
 285                 if (get_irn_mode(irn) == mode_X) {
 286                         return NULL;
 287                 }
 288
 289                 pos = get_Proj_proj(irn);
 290                 irn = skip_Proj_const(irn);
 291         }
 292
 293         if (is_ia32_irn(irn)) {
 294                 const arch_register_t **slots;
 295                 slots = get_ia32_slots(irn);
 296                 assert(pos < get_ia32_n_res(irn));
 297                 reg   = slots[pos];
 298         } else {
 299                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 300         }
 301
 302         return reg;
 303 }
 304
 305 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 306         arch_irn_class_t classification = arch_irn_class_normal;
 307
 308         irn = skip_Proj_const(irn);
 309
 310         if (is_cfop(irn))
 311                 classification |= arch_irn_class_branch;
 312
 313         if (! is_ia32_irn(irn))
 314                 return classification & ~arch_irn_class_normal;
 315
 316         if (is_ia32_Ld(irn))
 317                 classification |= arch_irn_class_load;
 318
 319         if (is_ia32_St(irn))
 320                 classification |= arch_irn_class_store;
 321
 322         if (is_ia32_need_stackent(irn))
 323                 classification |= arch_irn_class_reload;
 324
 325         return classification;
 326 }
 327
 328 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 329         arch_irn_flags_t flags = arch_irn_flags_none;
 330
 331         if (is_Unknown(irn))
 332                 return arch_irn_flags_ignore;
 333
 334         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 335                 ir_node *pred = get_Proj_pred(irn);
 336
 337                 if(is_ia32_irn(pred)) {
 338                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 339                 }
 340
 341                 irn = pred;
 342         }
 343
 344         if (is_ia32_irn(irn)) {
 345                 flags |= get_ia32_flags(irn);
 346         }
 347
 348         return flags;
 349 }
 350
 351 /**
 352  * The IA32 ABI callback object.
 353  */
 354 typedef struct {
 355         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 356         const arch_env_t *aenv;          /**< The architecture environment. */
 357         ir_graph *irg;                   /**< The associated graph. */
 358 } ia32_abi_env_t;
 359
 360 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 361         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 362 }
 363
 364 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 365         set_ia32_frame_ent(irn, ent);
 366 }
 367
 368 static void ia32_set_frame_offset(ir_node *irn, int bias)
 369 {
 370         if (get_ia32_frame_ent(irn) == NULL)
 371                 return;
 372
 373         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 374                 ia32_code_gen_t *cg = ia32_current_cg;
 375                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 376                 if (omit_fp) {
 377                         /* Pop nodes modify the stack pointer before calculating the
 378                          * destination address, so fix this here
 379                          */
 380                         bias -= 4;
 381                 }
 382         }
 383         add_ia32_am_offs_int(irn, bias);
 384 }
 385
 386 static int ia32_get_sp_bias(const ir_node *node)
 387 {
 388         if (is_ia32_Push(node))
 389                 return 4;
 390
 391         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 392                 return -4;
 393
 394         return 0;
 395 }
 396
 397 /**
 398  * Put all registers which are saved by the prologue/epilogue in a set.
 399  *
 400  * @param self  The callback object.
 401  * @param s     The result set.
 402  */
 403 static void ia32_abi_dont_save_regs(void *self, pset *s)
 404 {
 405         ia32_abi_env_t *env = self;
 406         if(env->flags.try_omit_fp)
 407                 pset_insert_ptr(s, env->aenv->bp);
 408 }
 409
 410 /**
 411  * Generate the routine prologue.
 412  *
 413  * @param self    The callback object.
 414  * @param mem     A pointer to the mem node. Update this if you define new memory.
 415  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 416  *
 417  * @return        The register which shall be used as a stack frame base.
 418  *
 419  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 420  */
 421 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 422 {
 423         ia32_abi_env_t   *env      = self;
 424         ia32_code_gen_t  *cg       = ia32_current_cg;
 425         const arch_env_t *arch_env = env->aenv;
 426
 427         if (! env->flags.try_omit_fp) {
 428                 ir_graph *irg     =env->irg;
 429                 ir_node  *bl      = get_irg_start_block(irg);
 430                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 431                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 432                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 433                 ir_node  *push;
 434
 435                 /* ALL nodes representing bp must be set to ignore. */
 436                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 437
 438                 /* push ebp */
 439                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 440                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 441                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 442
 443                 /* the push must have SP out register */
 444                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 445                 set_ia32_flags(push, arch_irn_flags_ignore);
 446
 447                 /* move esp to ebp */
 448                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 449                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 450                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 451                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 452
 453                 /* beware: the copy must be done before any other sp use */
 454                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 455                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 456                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 457                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 458
 459                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 460                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 461
 462                 return arch_env->bp;
 463         }
 464
 465         return arch_env->sp;
 466 }
 467
 468 /**
 469  * Generate the routine epilogue.
 470  * @param self    The callback object.
 471  * @param bl      The block for the epilog
 472  * @param mem     A pointer to the mem node. Update this if you define new memory.
 473  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 474  * @return        The register which shall be used as a stack frame base.
 475  *
 476  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 477  */
 478 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 479 {
 480         ia32_abi_env_t   *env      = self;
 481         const arch_env_t *arch_env = env->aenv;
 482         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 483         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 484         ir_graph         *irg      = env->irg;
 485
 486         if (env->flags.try_omit_fp) {
 487                 /* simply remove the stack frame here */
 488                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 489                 add_irn_dep(curr_sp, *mem);
 490         } else {
 491                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 492
 493                 if (ia32_cg_config.use_leave) {
 494                         ir_node *leave;
 495
 496                         /* leave */
 497                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_sp, curr_bp);
 498                         set_ia32_flags(leave, arch_irn_flags_ignore);
 499                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 500                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 501                 } else {
 502                         ir_node *pop;
 503
 504                         /* the old SP is not needed anymore (kill the proj) */
 505                         assert(is_Proj(curr_sp));
 506                         kill_node(curr_sp);
 507
 508                         /* copy ebp to esp */
 509                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 510                         arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 511                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 512
 513                         /* pop ebp */
 514                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 515                         set_ia32_flags(pop, arch_irn_flags_ignore);
 516                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 517                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 518
 519                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 520                 }
 521                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 522                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 523         }
 524
 525         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 526         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 527 }
 528
 529 /**
 530  * Initialize the callback object.
 531  * @param call The call object.
 532  * @param aenv The architecture environment.
 533  * @param irg  The graph with the method.
 534  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 535  */
 536 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 537 {
 538         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 539         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 540         env->flags = fl.bits;
 541         env->irg   = irg;
 542         env->aenv  = aenv;
 543         return env;
 544 }
 545
 546 /**
 547  * Destroy the callback object.
 548  * @param self The callback object.
 549  */
 550 static void ia32_abi_done(void *self) {
 551         free(self);
 552 }
 553
 554 /**
 555  * Produces the type which sits between the stack args and the locals on the stack.
 556  * it will contain the return address and space to store the old base pointer.
 557  * @return The Firm type modeling the ABI between type.
 558  */
 559 static ir_type *ia32_abi_get_between_type(void *self)
 560 {
 561 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 562         static ir_type *omit_fp_between_type = NULL;
 563         static ir_type *between_type         = NULL;
 564
 565         ia32_abi_env_t *env = self;
 566
 567         if (! between_type) {
 568                 ir_entity *old_bp_ent;
 569                 ir_entity *ret_addr_ent;
 570                 ir_entity *omit_fp_ret_addr_ent;
 571
 572                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 573                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 574
 575                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 576                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 577                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 578
 579                 set_entity_offset(old_bp_ent, 0);
 580                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 581                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 582                 set_type_state(between_type, layout_fixed);
 583
 584                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 585                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 586
 587                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 588                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 589                 set_type_state(omit_fp_between_type, layout_fixed);
 590         }
 591
 592         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 593 #undef IDENT
 594 }
 595
 596 /**
 597  * Get the estimated cycle count for @p irn.
 598  *
 599  * @param self The this pointer.
 600  * @param irn  The node.
 601  *
 602  * @return     The estimated cycle count for this operation
 603  */
 604 static int ia32_get_op_estimated_cost(const ir_node *irn)
 605 {
 606         int            cost;
 607         ia32_op_type_t op_tp;
 608
 609         if (is_Proj(irn))
 610                 return 0;
 611         if (!is_ia32_irn(irn))
 612                 return 0;
 613
 614         assert(is_ia32_irn(irn));
 615
 616         cost  = get_ia32_latency(irn);
 617         op_tp = get_ia32_op_type(irn);
 618
 619         if (is_ia32_CopyB(irn)) {
 620                 cost = 250;
 621         }
 622         else if (is_ia32_CopyB_i(irn)) {
 623                 int size = get_ia32_copyb_size(irn);
 624                 cost     = 20 + (int)ceil((4/3) * size);
 625         }
 626         /* in case of address mode operations add additional cycles */
 627         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 628                 /*
 629                         In case of stack access and access to fixed addresses add 5 cycles
 630                         (we assume they are in cache), other memory operations cost 20
 631                         cycles.
 632                 */
 633                 if(is_ia32_use_frame(irn) ||
 634                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 635                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 636                         cost += 5;
 637                 } else {
 638                         cost += 20;
 639                 }
 640         }
 641
 642         return cost;
 643 }
 644
 645 /**
 646  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 647  *
 648  * @param irn       The original operation
 649  * @param i         Index of the argument we want the inverse operation to yield
 650  * @param inverse   struct to be filled with the resulting inverse op
 651  * @param obstack   The obstack to use for allocation of the returned nodes array
 652  * @return          The inverse operation or NULL if operation invertible
 653  */
 654 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 655         ir_graph *irg;
 656         ir_mode  *mode;
 657         ir_mode  *irn_mode;
 658         ir_node  *block, *noreg, *nomem;
 659         dbg_info *dbg;
 660
 661         /* we cannot invert non-ia32 irns */
 662         if (! is_ia32_irn(irn))
 663                 return NULL;
 664
 665         /* operand must always be a real operand (not base, index or mem) */
 666         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 667                 return NULL;
 668
 669         /* we don't invert address mode operations */
 670         if (get_ia32_op_type(irn) != ia32_Normal)
 671                 return NULL;
 672
 673         /* TODO: adjust for new immediates... */
 674         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 675                    irn);
 676         return NULL;
 677
 678         irg      = get_irn_irg(irn);
 679         block    = get_nodes_block(irn);
 680         mode     = get_irn_mode(irn);
 681         irn_mode = get_irn_mode(irn);
 682         noreg    = get_irn_n(irn, 0);
 683         nomem    = new_r_NoMem(irg);
 684         dbg      = get_irn_dbg_info(irn);
 685
 686         /* initialize structure */
 687         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 688         inverse->costs = 0;
 689         inverse->n     = 1;
 690
 691         switch (get_ia32_irn_opcode(irn)) {
 692                 case iro_ia32_Add:
 693 #if 0
 694                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 695                                 /* we have an add with a const here */
 696                                 /* invers == add with negated const */
 697                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 698                                 inverse->costs   += 1;
 699                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 700                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 701                                 set_ia32_commutative(inverse->nodes[0]);
 702                         }
 703                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 704                                 /* we have an add with a symconst here */
 705                                 /* invers == sub with const */
 706                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 707                                 inverse->costs   += 2;
 708                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 709                         }
 710                         else {
 711                                 /* normal add: inverse == sub */
 712                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 713                                 inverse->costs   += 2;
 714                         }
 715 #endif
 716                         break;
 717                 case iro_ia32_Sub:
 718 #if 0
 719                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 720                                 /* we have a sub with a const/symconst here */
 721                                 /* invers == add with this const */
 722                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 723                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 724                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 725                         }
 726                         else {
 727                                 /* normal sub */
 728                                 if (i == n_ia32_binary_left) {
 729                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 730                                 }
 731                                 else {
 732                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 733                                 }
 734                                 inverse->costs += 1;
 735                         }
 736 #endif
 737                         break;
 738                 case iro_ia32_Xor:
 739 #if 0
 740                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 741                                 /* xor with const: inverse = xor */
 742                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 743                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 744                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 745                         }
 746                         else {
 747                                 /* normal xor */
 748                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 749                                 inverse->costs   += 1;
 750                         }
 751 #endif
 752                         break;
 753                 case iro_ia32_Not: {
 754                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 755                         inverse->costs   += 1;
 756                         break;
 757                 }
 758                 case iro_ia32_Neg: {
 759                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 760                         inverse->costs   += 1;
 761                         break;
 762                 }
 763                 default:
 764                         /* inverse operation not supported */
 765                         return NULL;
 766         }
 767
 768         return inverse;
 769 }
 770
 771 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 772 {
 773         if(mode_is_float(mode))
 774                 return mode_D;
 775
 776         return mode_Iu;
 777 }
 778
 779 /**
 780  * Get the mode that should be used for spilling value node
 781  */
 782 static ir_mode *get_spill_mode(const ir_node *node)
 783 {
 784         ir_mode *mode = get_irn_mode(node);
 785         return get_spill_mode_mode(mode);
 786 }
 787
 788 /**
 789  * Checks whether an addressmode reload for a node with mode mode is compatible
 790  * with a spillslot of mode spill_mode
 791  */
 792 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 793 {
 794         if(mode_is_float(mode)) {
 795                 return mode == spillmode;
 796         } else {
 797                 return 1;
 798         }
 799 }
 800
 801 /**
 802  * Check if irn can load its operand at position i from memory (source addressmode).
 803  * @param self   Pointer to irn ops itself
 804  * @param irn    The irn to be checked
 805  * @param i      The operands position
 806  * @return Non-Zero if operand can be loaded
 807  */
 808 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i) {
 809         ir_node *op = get_irn_n(irn, i);
 810         const ir_mode *mode = get_irn_mode(op);
 811         const ir_mode *spillmode = get_spill_mode(op);
 812
 813         if (
 814                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 815                 ! is_ia32_irn(irn)                                    ||  /* must be an ia32 irn */
 816                 get_ia32_am_arity(irn) != ia32_am_binary              ||  /* must be a binary operation TODO is this necessary? */
 817                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 818                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 819                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 820                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 821                 return 0;
 822
 823         if (i == n_ia32_binary_left) {
 824                 const arch_register_req_t *req;
 825                 if(!is_ia32_commutative(irn))
 826                         return 0;
 827                 /* we can't swap left/right for limited registers
 828                  * (As this (currently) breaks constraint handling copies)
 829                  */
 830                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 831                 if (req->type & arch_register_req_type_limited) {
 832                         return 0;
 833                 }
 834         }
 835
 836         return 1;
 837 }
 838
 839 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 840                                         unsigned int i)
 841 {
 842         ia32_code_gen_t *cg = ia32_current_cg;
 843
 844         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 845
 846         if (i == n_ia32_binary_left) {
 847                 ia32_swap_left_right(irn);
 848         }
 849
 850         set_ia32_op_type(irn, ia32_AddrModeS);
 851         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 852         set_ia32_use_frame(irn);
 853         set_ia32_need_stackent(irn);
 854
 855         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 856         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 857         set_irn_n(irn, n_ia32_mem, spill);
 858
 859         /* immediates are only allowed on the right side */
 860         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 861                 ia32_swap_left_right(irn);
 862         }
 863 }
 864
 865 static const be_abi_callbacks_t ia32_abi_callbacks = {
 866         ia32_abi_init,
 867         ia32_abi_done,
 868         ia32_abi_get_between_type,
 869         ia32_abi_dont_save_regs,
 870         ia32_abi_prologue,
 871         ia32_abi_epilogue
 872 };
 873
 874 /* fill register allocator interface */
 875
 876 static const arch_irn_ops_t ia32_irn_ops = {
 877         ia32_get_irn_reg_req,
 878         ia32_set_irn_reg,
 879         ia32_get_irn_reg,
 880         ia32_classify,
 881         ia32_get_flags,
 882         ia32_get_frame_entity,
 883         ia32_set_frame_entity,
 884         ia32_set_frame_offset,
 885         ia32_get_sp_bias,
 886         ia32_get_inverse,
 887         ia32_get_op_estimated_cost,
 888         ia32_possible_memory_operand,
 889         ia32_perform_memory_operand,
 890 };
 891
 892 /**************************************************
 893  *                _                         _  __
 894  *               | |                       (_)/ _|
 895  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 896  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 897  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 898  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 899  *                        __/ |
 900  *                       |___/
 901  **************************************************/
 902
 903 static ir_entity *mcount = NULL;
 904
 905 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 906
 907 static void ia32_before_abi(void *self) {
 908         lower_mode_b_config_t lower_mode_b_config = {
 909                 mode_Iu,  /* lowered mode */
 910                 mode_Bu,  /* prefered mode for set */
 911                 0,        /* don't lower direct compares */
 912         };
 913         ia32_code_gen_t *cg = self;
 914
 915         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 916         if (cg->dump)
 917                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 918         if (cg->gprof) {
 919                 if (mcount == NULL) {
 920                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 921                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 922                         /* FIXME: enter the right ld_ident here */
 923                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 924                         set_entity_visibility(mcount, visibility_external_allocated);
 925                 }
 926                 instrument_initcall(cg->irg, mcount);
 927         }
 928 }
 929
 930 /**
 931  * Transforms the standard firm graph into
 932  * an ia32 firm graph
 933  */
 934 static void ia32_prepare_graph(void *self) {
 935         ia32_code_gen_t *cg = self;
 936
 937         /* do local optimizations */
 938         optimize_graph_df(cg->irg);
 939
 940         /* TODO: we often have dead code reachable through out-edges here. So for
 941          * now we rebuild edges (as we need correct user count for code selection)
 942          */
 943 #if 1
 944         edges_deactivate(cg->irg);
 945         edges_activate(cg->irg);
 946 #endif
 947
 948         if (cg->dump)
 949                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 950
 951 #ifndef FIRM_GRGEN_BE
 952         // disable CSE, because of two-step node-construction
 953         set_opt_cse(0);
 954
 955         /* transform nodes into assembler instructions by PBQP magic */
 956         ia32_transform_graph_by_pbqp(cg);
 957
 958         if (cg->dump)
 959                 be_dump(cg->irg, "-after_pbqp_transform", dump_ir_block_graph_sched);
 960         set_opt_cse(1);
 961 #else
 962
 963         /* transform remaining nodes into assembler instructions */
 964         ia32_transform_graph(cg);
 965 #endif
 966
 967         /* do local optimizations (mainly CSE) */
 968         optimize_graph_df(cg->irg);
 969
 970         if (cg->dump)
 971                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 972
 973         /* optimize address mode */
 974         ia32_optimize_graph(cg);
 975
 976         if (cg->dump)
 977                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 978
 979         /* do code placement, to optimize the position of constants */
 980         place_code(cg->irg);
 981
 982         if (cg->dump)
 983                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 984 }
 985
 986 /**
 987  * Dummy functions for hooks we don't need but which must be filled.
 988  */
 989 static void ia32_before_sched(void *self) {
 990         (void) self;
 991 }
 992
 993 static void turn_back_am(ir_node *node)
 994 {
 995         ir_graph *irg   = current_ir_graph;
 996         dbg_info *dbgi  = get_irn_dbg_info(node);
 997         ir_node  *block = get_nodes_block(node);
 998         ir_node  *base  = get_irn_n(node, n_ia32_base);
 999         ir_node  *index = get_irn_n(node, n_ia32_index);
1000         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1001         ir_node  *noreg = ia32_new_NoReg_gp(ia32_current_cg);
1002         ir_node  *load;
1003         ir_node  *load_res;
1004         ir_node  *mem_proj;
1005         const ir_edge_t *edge;
1006
1007         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1008         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1009
1010         ia32_copy_am_attrs(load, node);
1011         set_irn_n(node, n_ia32_mem, new_NoMem());
1012
1013         switch (get_ia32_am_arity(node)) {
1014                 case ia32_am_unary:
1015                         set_irn_n(node, n_ia32_unary_op, load_res);
1016                         break;
1017
1018                 case ia32_am_binary:
1019                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_Cmp_right))) {
1020                                 assert(is_ia32_Cmp(node)  || is_ia32_Cmp8Bit(node) ||
1021                                        is_ia32_Test(node) || is_ia32_Test8Bit(node));
1022                                 set_irn_n(node, n_ia32_binary_left, load_res);
1023                         } else {
1024                                 set_irn_n(node, n_ia32_binary_right, load_res);
1025                         }
1026                         break;
1027
1028                 case ia32_am_ternary:
1029                         set_irn_n(node, n_ia32_binary_right, load_res);
1030                         break;
1031
1032                 default: break;
1033         }
1034         set_irn_n(node, n_ia32_base, noreg);
1035         set_irn_n(node, n_ia32_index, noreg);
1036         set_ia32_am_offs_int(node, 0);
1037         set_ia32_am_sc(node, NULL);
1038         set_ia32_am_scale(node, 0);
1039         clear_ia32_am_sc_sign(node);
1040
1041         /* rewire mem-proj */
1042         if (get_irn_mode(node) == mode_T) {
1043                 mem_proj = NULL;
1044                 foreach_out_edge(node, edge) {
1045                         ir_node *out = get_edge_src_irn(edge);
1046                         if(get_irn_mode(out) == mode_M) {
1047                                 assert(mem_proj == NULL);
1048                                 mem_proj = out;
1049                         }
1050                 }
1051
1052                 if(mem_proj != NULL) {
1053                         set_Proj_pred(mem_proj, load);
1054                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
1055                 }
1056         }
1057
1058         set_ia32_op_type(node, ia32_Normal);
1059         if (sched_is_scheduled(node))
1060                 sched_add_before(node, load);
1061 }
1062
1063 static ir_node *flags_remat(ir_node *node, ir_node *after)
1064 {
1065         /* we should turn back source address mode when rematerializing nodes */
1066         ia32_op_type_t type;
1067         ir_node        *block;
1068         ir_node        *copy;
1069
1070         if (is_Block(after)) {
1071                 block = after;
1072         } else {
1073                 block = get_nodes_block(after);
1074         }
1075
1076         type = get_ia32_op_type(node);
1077         switch (type) {
1078                 case ia32_AddrModeS:
1079                         turn_back_am(node);
1080                         break;
1081
1082                 case ia32_AddrModeD:
1083                         /* TODO implement this later... */
1084                         panic("found DestAM with flag user %+F this should not happen", node);
1085                         break;
1086
1087                 default: assert(type == ia32_Normal); break;
1088         }
1089
1090         copy = exact_copy(node);
1091         set_nodes_block(copy, block);
1092         sched_add_after(after, copy);
1093
1094         return copy;
1095 }
1096
1097 /**
1098  * Called before the register allocator.
1099  * Calculate a block schedule here. We need it for the x87
1100  * simulator and the emitter.
1101  */
1102 static void ia32_before_ra(void *self) {
1103         ia32_code_gen_t *cg = self;
1104
1105         /* setup fpu rounding modes */
1106         ia32_setup_fpu_mode(cg);
1107
1108         /* fixup flags */
1109         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1110                            &flags_remat);
1111
1112         ia32_add_missing_keeps(cg);
1113 }
1114
1115
1116 /**
1117  * Transforms a be_Reload into a ia32 Load.
1118  */
1119 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1120         ir_graph *irg        = get_irn_irg(node);
1121         dbg_info *dbg        = get_irn_dbg_info(node);
1122         ir_node *block       = get_nodes_block(node);
1123         ir_entity *ent       = be_get_frame_entity(node);
1124         ir_mode *mode        = get_irn_mode(node);
1125         ir_mode *spillmode   = get_spill_mode(node);
1126         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1127         ir_node *sched_point = NULL;
1128         ir_node *ptr         = get_irg_frame(irg);
1129         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1130         ir_node *new_op, *proj;
1131         const arch_register_t *reg;
1132
1133         if (sched_is_scheduled(node)) {
1134                 sched_point = sched_prev(node);
1135         }
1136
1137         if (mode_is_float(spillmode)) {
1138                 if (ia32_cg_config.use_sse2)
1139                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1140                 else
1141                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1142         }
1143         else if (get_mode_size_bits(spillmode) == 128) {
1144                 /* Reload 128 bit SSE registers */
1145                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1146         }
1147         else
1148                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1149
1150         set_ia32_op_type(new_op, ia32_AddrModeS);
1151         set_ia32_ls_mode(new_op, spillmode);
1152         set_ia32_frame_ent(new_op, ent);
1153         set_ia32_use_frame(new_op);
1154
1155         DBG_OPT_RELOAD2LD(node, new_op);
1156
1157         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1158
1159         if (sched_point) {
1160                 sched_add_after(sched_point, new_op);
1161                 sched_remove(node);
1162         }
1163
1164         /* copy the register from the old node to the new Load */
1165         reg = arch_get_irn_register(cg->arch_env, node);
1166         arch_set_irn_register(cg->arch_env, new_op, reg);
1167
1168         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1169
1170         exchange(node, proj);
1171 }
1172
1173 /**
1174  * Transforms a be_Spill node into a ia32 Store.
1175  */
1176 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1177         ir_graph *irg  = get_irn_irg(node);
1178         dbg_info *dbg  = get_irn_dbg_info(node);
1179         ir_node *block = get_nodes_block(node);
1180         ir_entity *ent = be_get_frame_entity(node);
1181         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1182         ir_mode *mode  = get_spill_mode(spillval);
1183         ir_node *noreg = ia32_new_NoReg_gp(cg);
1184         ir_node *nomem = new_rd_NoMem(irg);
1185         ir_node *ptr   = get_irg_frame(irg);
1186         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1187         ir_node *store;
1188         ir_node *sched_point = NULL;
1189
1190         if (sched_is_scheduled(node)) {
1191                 sched_point = sched_prev(node);
1192         }
1193
1194         /* No need to spill unknown values... */
1195         if(is_ia32_Unknown_GP(val) ||
1196                 is_ia32_Unknown_VFP(val) ||
1197                 is_ia32_Unknown_XMM(val)) {
1198                 store = nomem;
1199                 if(sched_point)
1200                         sched_remove(node);
1201
1202                 exchange(node, store);
1203                 return;
1204         }
1205
1206         if (mode_is_float(mode)) {
1207                 if (ia32_cg_config.use_sse2)
1208                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1209                 else
1210                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1211         } else if (get_mode_size_bits(mode) == 128) {
1212                 /* Spill 128 bit SSE registers */
1213                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1214         } else if (get_mode_size_bits(mode) == 8) {
1215                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1216         } else {
1217                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1218         }
1219
1220         set_ia32_op_type(store, ia32_AddrModeD);
1221         set_ia32_ls_mode(store, mode);
1222         set_ia32_frame_ent(store, ent);
1223         set_ia32_use_frame(store);
1224         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1225         DBG_OPT_SPILL2ST(node, store);
1226
1227         if (sched_point) {
1228                 sched_add_after(sched_point, store);
1229                 sched_remove(node);
1230         }
1231
1232         exchange(node, store);
1233 }
1234
1235 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1236         ir_graph *irg = get_irn_irg(node);
1237         dbg_info *dbg = get_irn_dbg_info(node);
1238         ir_node *block = get_nodes_block(node);
1239         ir_node *noreg = ia32_new_NoReg_gp(cg);
1240         ir_node *frame = get_irg_frame(irg);
1241
1242         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1243
1244         set_ia32_frame_ent(push, ent);
1245         set_ia32_use_frame(push);
1246         set_ia32_op_type(push, ia32_AddrModeS);
1247         set_ia32_ls_mode(push, mode_Is);
1248
1249         sched_add_before(schedpoint, push);
1250         return push;
1251 }
1252
1253 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1254         ir_graph *irg = get_irn_irg(node);
1255         dbg_info *dbg = get_irn_dbg_info(node);
1256         ir_node *block = get_nodes_block(node);
1257         ir_node *noreg = ia32_new_NoReg_gp(cg);
1258         ir_node *frame = get_irg_frame(irg);
1259
1260         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1261
1262         set_ia32_frame_ent(pop, ent);
1263         set_ia32_use_frame(pop);
1264         set_ia32_op_type(pop, ia32_AddrModeD);
1265         set_ia32_ls_mode(pop, mode_Is);
1266
1267         sched_add_before(schedpoint, pop);
1268
1269         return pop;
1270 }
1271
1272 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1273         ir_graph *irg = get_irn_irg(node);
1274         dbg_info *dbg = get_irn_dbg_info(node);
1275         ir_node *block = get_nodes_block(node);
1276         ir_mode *spmode = mode_Iu;
1277         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1278         ir_node *sp;
1279
1280         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1281         arch_set_irn_register(cg->arch_env, sp, spreg);
1282
1283         return sp;
1284 }
1285
1286 /**
1287  * Transform MemPerm, currently we do this the ugly way and produce
1288  * push/pop into/from memory cascades. This is possible without using
1289  * any registers.
1290  */
1291 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1292         ir_graph *irg = get_irn_irg(node);
1293         ir_node *block = get_nodes_block(node);
1294         ir_node *in[1];
1295         ir_node *keep;
1296         int i, arity;
1297         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1298         const ir_edge_t *edge;
1299         const ir_edge_t *next;
1300         ir_node **pops;
1301
1302         arity = be_get_MemPerm_entity_arity(node);
1303         pops = alloca(arity * sizeof(pops[0]));
1304
1305         /* create Pushs */
1306         for(i = 0; i < arity; ++i) {
1307                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1308                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1309                 ir_type *enttype = get_entity_type(inent);
1310                 unsigned entsize = get_type_size_bytes(enttype);
1311                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1312                 ir_node *mem = get_irn_n(node, i + 1);
1313                 ir_node *push;
1314
1315                 /* work around cases where entities have different sizes */
1316                 if(entsize2 < entsize)
1317                         entsize = entsize2;
1318                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1319
1320                 push = create_push(cg, node, node, sp, mem, inent);
1321                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1322                 if(entsize == 8) {
1323                         /* add another push after the first one */
1324                         push = create_push(cg, node, node, sp, mem, inent);
1325                         add_ia32_am_offs_int(push, 4);
1326                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1327                 }
1328
1329                 set_irn_n(node, i, new_Bad());
1330         }
1331
1332         /* create pops */
1333         for(i = arity - 1; i >= 0; --i) {
1334                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1335                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1336                 ir_type *enttype = get_entity_type(outent);
1337                 unsigned entsize = get_type_size_bytes(enttype);
1338                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1339                 ir_node *pop;
1340
1341                 /* work around cases where entities have different sizes */
1342                 if(entsize2 < entsize)
1343                         entsize = entsize2;
1344                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1345
1346                 pop = create_pop(cg, node, node, sp, outent);
1347                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1348                 if(entsize == 8) {
1349                         add_ia32_am_offs_int(pop, 4);
1350
1351                         /* add another pop after the first one */
1352                         pop = create_pop(cg, node, node, sp, outent);
1353                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1354                 }
1355
1356                 pops[i] = pop;
1357         }
1358
1359         in[0] = sp;
1360         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1361         sched_add_before(node, keep);
1362
1363         /* exchange memprojs */
1364         foreach_out_edge_safe(node, edge, next) {
1365                 ir_node *proj = get_edge_src_irn(edge);
1366                 int p = get_Proj_proj(proj);
1367
1368                 assert(p < arity);
1369
1370                 set_Proj_pred(proj, pops[p]);
1371                 set_Proj_proj(proj, pn_ia32_Pop_M);
1372         }
1373
1374         /* remove memperm */
1375         arity = get_irn_arity(node);
1376         for(i = 0; i < arity; ++i) {
1377                 set_irn_n(node, i, new_Bad());
1378         }
1379         sched_remove(node);
1380 }
1381
1382 /**
1383  * Block-Walker: Calls the transform functions Spill and Reload.
1384  */
1385 static void ia32_after_ra_walker(ir_node *block, void *env) {
1386         ir_node *node, *prev;
1387         ia32_code_gen_t *cg = env;
1388
1389         /* beware: the schedule is changed here */
1390         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1391                 prev = sched_prev(node);
1392
1393                 if (be_is_Reload(node)) {
1394                         transform_to_Load(cg, node);
1395                 } else if (be_is_Spill(node)) {
1396                         transform_to_Store(cg, node);
1397                 } else if (be_is_MemPerm(node)) {
1398                         transform_MemPerm(cg, node);
1399                 }
1400         }
1401 }
1402
1403 /**
1404  * Collects nodes that need frame entities assigned.
1405  */
1406 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1407 {
1408         be_fec_env_t *env = data;
1409
1410         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1411                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1412                 int align = get_mode_size_bytes(mode);
1413                 be_node_needs_frame_entity(env, node, mode, align);
1414         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1415                   && is_ia32_use_frame(node)) {
1416                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1417                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1418                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1419                         int                align = get_mode_size_bytes(mode);
1420
1421                         if(attr->data.need_64bit_stackent) {
1422                                 mode = mode_Ls;
1423                         }
1424                         if(attr->data.need_32bit_stackent) {
1425                                 mode = mode_Is;
1426                         }
1427                         be_node_needs_frame_entity(env, node, mode, align);
1428                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1429                            || is_ia32_vfld(node)) {
1430                         const ir_mode *mode  = get_ia32_ls_mode(node);
1431                         int            align = 4;
1432                         be_node_needs_frame_entity(env, node, mode, align);
1433                 } else if(is_ia32_FldCW(node)) {
1434                         /* although 2 byte would be enough 4 byte performs best */
1435                         const ir_mode *mode  = mode_Iu;
1436                         int            align = 4;
1437                         be_node_needs_frame_entity(env, node, mode, align);
1438                 } else {
1439 #ifndef NDEBUG
1440                         assert(is_ia32_St(node) ||
1441                                    is_ia32_xStoreSimple(node) ||
1442                                    is_ia32_vfst(node) ||
1443                                    is_ia32_vfist(node) ||
1444                                    is_ia32_vfisttp(node) ||
1445                                is_ia32_FnstCW(node));
1446 #endif
1447                 }
1448         }
1449 }
1450
1451 /**
1452  * We transform Spill and Reload here. This needs to be done before
1453  * stack biasing otherwise we would miss the corrected offset for these nodes.
1454  */
1455 static void ia32_after_ra(void *self) {
1456         ia32_code_gen_t *cg = self;
1457         ir_graph *irg = cg->irg;
1458         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1459
1460         /* create and coalesce frame entities */
1461         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1462         be_assign_entities(fec_env);
1463         be_free_frame_entity_coalescer(fec_env);
1464
1465         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1466 }
1467
1468 /**
1469  * Last touchups for the graph before emit: x87 simulation to replace the
1470  * virtual with real x87 instructions, creating a block schedule and peephole
1471  * optimisations.
1472  */
1473 static void ia32_finish(void *self) {
1474         ia32_code_gen_t *cg = self;
1475         ir_graph        *irg = cg->irg;
1476
1477         ia32_finish_irg(irg, cg);
1478
1479         /* we might have to rewrite x87 virtual registers */
1480         if (cg->do_x87_sim) {
1481                 x87_simulate_graph(cg->arch_env, cg->birg);
1482         }
1483
1484         /* do peephole optimisations */
1485         ia32_peephole_optimization(cg);
1486
1487         /* create block schedule, this also removes empty blocks which might
1488          * produce critical edges */
1489         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1490 }
1491
1492 /**
1493  * Emits the code, closes the output file and frees
1494  * the code generator interface.
1495  */
1496 static void ia32_codegen(void *self) {
1497         ia32_code_gen_t *cg = self;
1498         ir_graph        *irg = cg->irg;
1499
1500         ia32_gen_routine(cg, irg);
1501
1502         cur_reg_set = NULL;
1503
1504         /* remove it from the isa */
1505         cg->isa->cg = NULL;
1506
1507         assert(ia32_current_cg == cg);
1508         ia32_current_cg = NULL;
1509
1510         /* de-allocate code generator */
1511         del_set(cg->reg_set);
1512         free(cg);
1513 }
1514
1515 /**
1516  * Returns the node representing the PIC base.
1517  */
1518 static ir_node *ia32_get_pic_base(void *self) {
1519         ir_node         *block;
1520         ia32_code_gen_t *cg      = self;
1521         ir_node         *get_eip = cg->get_eip;
1522         if (get_eip != NULL)
1523                 return get_eip;
1524
1525         block       = get_irg_start_block(cg->irg);
1526         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1527         cg->get_eip = get_eip;
1528
1529         add_irn_dep(get_eip, get_irg_frame(cg->irg));
1530
1531         return get_eip;
1532 }
1533
1534 static void *ia32_cg_init(be_irg_t *birg);
1535
1536 static const arch_code_generator_if_t ia32_code_gen_if = {
1537         ia32_cg_init,
1538         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1539         ia32_before_abi,     /* before abi introduce hook */
1540         ia32_prepare_graph,
1541         NULL,                /* spill */
1542         ia32_before_sched,   /* before scheduling hook */
1543         ia32_before_ra,      /* before register allocation hook */
1544         ia32_after_ra,       /* after register allocation hook */
1545         ia32_finish,         /* called before codegen */
1546         ia32_codegen         /* emit && done */
1547 };
1548
1549 /**
1550  * Initializes a IA32 code generator.
1551  */
1552 static void *ia32_cg_init(be_irg_t *birg) {
1553         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1554         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1555
1556         cg->impl      = &ia32_code_gen_if;
1557         cg->irg       = birg->irg;
1558         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1559         cg->isa       = isa;
1560         cg->arch_env  = birg->main_env->arch_env;
1561         cg->birg      = birg;
1562         cg->blk_sched = NULL;
1563         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1564         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1565
1566         if (cg->gprof) {
1567                 /* Linux gprof implementation needs base pointer */
1568                 birg->main_env->options->omit_fp = 0;
1569         }
1570
1571         /* enter it */
1572         isa->cg = cg;
1573
1574 #ifndef NDEBUG
1575         if (isa->name_obst) {
1576                 obstack_free(isa->name_obst, NULL);
1577                 obstack_init(isa->name_obst);
1578         }
1579 #endif /* NDEBUG */
1580
1581         cur_reg_set = cg->reg_set;
1582
1583         assert(ia32_current_cg == NULL);
1584         ia32_current_cg = cg;
1585
1586         return (arch_code_generator_t *)cg;
1587 }
1588
1589
1590
1591 /*****************************************************************
1592  *  ____             _                  _   _____  _____
1593  * |  _ \           | |                | | |_   _|/ ____|  /\
1594  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1595  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1596  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1597  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1598  *
1599  *****************************************************************/
1600
1601 /**
1602  * Set output modes for GCC
1603  */
1604 static const tarval_mode_info mo_integer = {
1605         TVO_HEX,
1606         "0x",
1607         NULL,
1608 };
1609
1610 /*
1611  * set the tarval output mode of all integer modes to decimal
1612  */
1613 static void set_tarval_output_modes(void)
1614 {
1615         int i;
1616
1617         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1618                 ir_mode *mode = get_irp_mode(i);
1619
1620                 if (mode_is_int(mode))
1621                         set_tarval_mode_output_option(mode, &mo_integer);
1622         }
1623 }
1624
1625 const arch_isa_if_t ia32_isa_if;
1626
1627 /**
1628  * The template that generates a new ISA object.
1629  * Note that this template can be changed by command line
1630  * arguments.
1631  */
1632 static ia32_isa_t ia32_isa_template = {
1633         {
1634                 &ia32_isa_if,            /* isa interface implementation */
1635                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1636                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1637                 -1,                      /* stack direction */
1638                 4,                       /* power of two stack alignment, 2^4 == 16 */
1639                 NULL,                    /* main environment */
1640                 7,                       /* costs for a spill instruction */
1641                 5,                       /* costs for a reload instruction */
1642         },
1643         NULL,                    /* 16bit register names */
1644         NULL,                    /* 8bit register names */
1645         NULL,                    /* 8bit register names high */
1646         NULL,                    /* types */
1647         NULL,                    /* tv_ents */
1648         NULL,                    /* current code generator */
1649         NULL,                    /* abstract machine */
1650 #ifndef NDEBUG
1651         NULL,                    /* name obstack */
1652 #endif
1653 };
1654
1655 static void init_asm_constraints(void)
1656 {
1657         be_init_default_asm_constraint_flags();
1658
1659         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1660         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1661         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1662         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1663         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1664         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1665         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1666         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1667         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1668         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1669         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1670         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1671         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1672         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1673         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1674         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1675         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1676         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1677         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1678         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1679
1680         /* no support for autodecrement/autoincrement */
1681         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1682         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1683         /* no float consts */
1684         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1685         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1686         /* makes no sense on x86 */
1687         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1688         /* no support for sse consts yet */
1689         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1690         /* no support for x87 consts yet */
1691         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1692         /* no support for mmx registers yet */
1693         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1694         /* not available in 32bit mode */
1695         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1696         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1697
1698         /* no code yet to determine register class needed... */
1699         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1700 }
1701
1702 /**
1703  * Initializes the backend ISA.
1704  */
1705 static arch_env_t *ia32_init(FILE *file_handle) {
1706         static int inited = 0;
1707         ia32_isa_t *isa;
1708         int        i, n;
1709
1710         if (inited)
1711                 return NULL;
1712         inited = 1;
1713
1714         set_tarval_output_modes();
1715
1716         isa = xmalloc(sizeof(*isa));
1717         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1718
1719         if(mode_fpcw == NULL) {
1720                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1721         }
1722
1723         ia32_register_init();
1724         ia32_create_opcodes(&ia32_irn_ops);
1725
1726         be_emit_init(file_handle);
1727         isa->regs_16bit     = pmap_create();
1728         isa->regs_8bit      = pmap_create();
1729         isa->regs_8bit_high = pmap_create();
1730         isa->types          = pmap_create();
1731         isa->tv_ent         = pmap_create();
1732         isa->cpu            = ia32_init_machine_description();
1733
1734         ia32_build_16bit_reg_map(isa->regs_16bit);
1735         ia32_build_8bit_reg_map(isa->regs_8bit);
1736         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1737
1738 #ifndef NDEBUG
1739         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1740         obstack_init(isa->name_obst);
1741 #endif /* NDEBUG */
1742
1743         /* enter the ISA object into the intrinsic environment */
1744         intrinsic_env.isa = isa;
1745         ia32_handle_intrinsics();
1746
1747         /* emit asm includes */
1748         n = get_irp_n_asms();
1749         for (i = 0; i < n; ++i) {
1750                 be_emit_cstring("#APP\n");
1751                 be_emit_ident(get_irp_asm(i));
1752                 be_emit_cstring("\n#NO_APP\n");
1753         }
1754
1755         /* needed for the debug support */
1756         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1757         be_emit_cstring(".Ltext0:\n");
1758         be_emit_write_line();
1759
1760         /* we mark referenced global entities, so we can only emit those which
1761          * are actually referenced. (Note: you mustn't use the type visited flag
1762          * elsewhere in the backend)
1763          */
1764         inc_master_type_visited();
1765
1766         return &isa->arch_env;
1767 }
1768
1769
1770
1771 /**
1772  * Closes the output file and frees the ISA structure.
1773  */
1774 static void ia32_done(void *self) {
1775         ia32_isa_t *isa = self;
1776
1777         /* emit now all global declarations */
1778         be_gas_emit_decls(isa->arch_env.main_env, 1);
1779
1780         pmap_destroy(isa->regs_16bit);
1781         pmap_destroy(isa->regs_8bit);
1782         pmap_destroy(isa->regs_8bit_high);
1783         pmap_destroy(isa->tv_ent);
1784         pmap_destroy(isa->types);
1785
1786 #ifndef NDEBUG
1787         obstack_free(isa->name_obst, NULL);
1788 #endif /* NDEBUG */
1789
1790         be_emit_exit();
1791
1792         free(self);
1793 }
1794
1795
1796 /**
1797  * Return the number of register classes for this architecture.
1798  * We report always these:
1799  *  - the general purpose registers
1800  *  - the SSE floating point register set
1801  *  - the virtual floating point registers
1802  *  - the SSE vector register set
1803  */
1804 static unsigned ia32_get_n_reg_class(const void *self) {
1805         (void) self;
1806         return N_CLASSES;
1807 }
1808
1809 /**
1810  * Return the register class for index i.
1811  */
1812 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1813                                                        unsigned i)
1814 {
1815         (void) self;
1816         assert(i < N_CLASSES);
1817         return &ia32_reg_classes[i];
1818 }
1819
1820 /**
1821  * Get the register class which shall be used to store a value of a given mode.
1822  * @param self The this pointer.
1823  * @param mode The mode in question.
1824  * @return A register class which can hold values of the given mode.
1825  */
1826 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1827                 const ir_mode *mode)
1828 {
1829         (void) self;
1830
1831         if (mode_is_float(mode)) {
1832                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1833         }
1834         else
1835                 return &ia32_reg_classes[CLASS_ia32_gp];
1836 }
1837
1838 /**
1839  * Get the ABI restrictions for procedure calls.
1840  * @param self        The this pointer.
1841  * @param method_type The type of the method (procedure) in question.
1842  * @param abi         The abi object to be modified
1843  */
1844 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1845                               be_abi_call_t *abi)
1846 {
1847         ir_type  *tp;
1848         ir_mode  *mode;
1849         unsigned  cc;
1850         int       n, i, regnum;
1851         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1852         (void) self;
1853
1854         /* set abi flags for calls */
1855         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1856         call_flags.bits.store_args_sequential = 0;
1857         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1858         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1859         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1860
1861         /* set parameter passing style */
1862         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1863
1864         if (get_method_variadicity(method_type) == variadicity_variadic) {
1865                 /* pass all parameters of a variadic function on the stack */
1866                 cc = cc_cdecl_set;
1867         } else {
1868                 cc = get_method_calling_convention(method_type);
1869                 if (get_method_additional_properties(method_type) & mtp_property_private
1870                                 && (ia32_cg_config.optimize_cc)) {
1871                         /* set the calling conventions to register parameter */
1872                         cc = (cc & ~cc_bits) | cc_reg_param;
1873                 }
1874         }
1875
1876         /* we have to pop the shadow parameter ourself for compound calls */
1877         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1878                         && !(cc & cc_reg_param)) {
1879                 be_abi_call_set_pop(abi, get_mode_size_bytes(mode_P_data));
1880         }
1881
1882         n = get_method_n_params(method_type);
1883         for (i = regnum = 0; i < n; i++) {
1884                 ir_mode               *mode;
1885                 const arch_register_t *reg = NULL;
1886
1887                 tp   = get_method_param_type(method_type, i);
1888                 mode = get_type_mode(tp);
1889                 if (mode != NULL) {
1890                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1891                 }
1892                 if (reg != NULL) {
1893                         be_abi_call_param_reg(abi, i, reg);
1894                         ++regnum;
1895                 } else {
1896                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1897                          * movl has a shorter opcode than mov[sz][bw]l */
1898                         ir_mode *load_mode = mode;
1899                         if (mode != NULL && get_mode_size_bytes(mode) < 4) load_mode = mode_Iu;
1900                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1901                 }
1902         }
1903
1904         /* set return registers */
1905         n = get_method_n_ress(method_type);
1906
1907         assert(n <= 2 && "more than two results not supported");
1908
1909         /* In case of 64bit returns, we will have two 32bit values */
1910         if (n == 2) {
1911                 tp   = get_method_res_type(method_type, 0);
1912                 mode = get_type_mode(tp);
1913
1914                 assert(!mode_is_float(mode) && "two FP results not supported");
1915
1916                 tp   = get_method_res_type(method_type, 1);
1917                 mode = get_type_mode(tp);
1918
1919                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1920
1921                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1922                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1923         }
1924         else if (n == 1) {
1925                 const arch_register_t *reg;
1926
1927                 tp   = get_method_res_type(method_type, 0);
1928                 assert(is_atomic_type(tp));
1929                 mode = get_type_mode(tp);
1930
1931                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1932
1933                 be_abi_call_res_reg(abi, 0, reg);
1934         }
1935 }
1936
1937 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1938 {
1939         (void) block_env;
1940
1941         if(!is_ia32_irn(irn)) {
1942                 return -1;
1943         }
1944
1945         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1946                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1947                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1948                 || is_ia32_Immediate(irn))
1949                 return 0;
1950
1951         return 1;
1952 }
1953
1954 /**
1955  * Initializes the code generator interface.
1956  */
1957 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1958 {
1959         (void) self;
1960         return &ia32_code_gen_if;
1961 }
1962
1963 /**
1964  * Returns the estimated execution time of an ia32 irn.
1965  */
1966 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1967         (void) env;
1968         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
1969 }
1970
1971 list_sched_selector_t ia32_sched_selector;
1972
1973 /**
1974  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1975  */
1976 static const list_sched_selector_t *ia32_get_list_sched_selector(
1977                 const void *self, list_sched_selector_t *selector)
1978 {
1979         (void) self;
1980         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1981         ia32_sched_selector.exectime              = ia32_sched_exectime;
1982         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1983         return &ia32_sched_selector;
1984 }
1985
1986 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1987 {
1988         (void) self;
1989         return NULL;
1990 }
1991
1992 /**
1993  * Returns the necessary byte alignment for storing a register of given class.
1994  */
1995 static int ia32_get_reg_class_alignment(const void *self,
1996                                         const arch_register_class_t *cls)
1997 {
1998         ir_mode *mode = arch_register_class_mode(cls);
1999         int bytes     = get_mode_size_bytes(mode);
2000         (void) self;
2001
2002         if (mode_is_float(mode) && bytes > 8)
2003                 return 16;
2004         return bytes;
2005 }
2006
2007 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2008                 const void *self, const ir_node *irn)
2009 {
2010         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2011                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2012                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2013                 NULL,
2014         };
2015         static const be_execution_unit_t *_allowed_units_GP[] = {
2016                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2017                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2018                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2019                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2020                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2021                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2022                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2023                 NULL,
2024         };
2025         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2026                 &be_machine_execution_units_DUMMY[0],
2027                 NULL,
2028         };
2029         static const be_execution_unit_t **_units_callret[] = {
2030                 _allowed_units_BRANCH,
2031                 NULL
2032         };
2033         static const be_execution_unit_t **_units_other[] = {
2034                 _allowed_units_GP,
2035                 NULL
2036         };
2037         static const be_execution_unit_t **_units_dummy[] = {
2038                 _allowed_units_DUMMY,
2039                 NULL
2040         };
2041         const be_execution_unit_t ***ret;
2042         (void) self;
2043
2044         if (is_ia32_irn(irn)) {
2045                 ret = get_ia32_exec_units(irn);
2046         }
2047         else if (is_be_node(irn)) {
2048                 if (be_is_Call(irn) || be_is_Return(irn)) {
2049                         ret = _units_callret;
2050                 }
2051                 else if (be_is_Barrier(irn)) {
2052                         ret = _units_dummy;
2053                 }
2054                 else {
2055                          ret = _units_other;
2056                 }
2057         }
2058         else {
2059                 ret = _units_dummy;
2060         }
2061
2062         return ret;
2063 }
2064
2065 /**
2066  * Return the abstract ia32 machine.
2067  */
2068 static const be_machine_t *ia32_get_machine(const void *self) {
2069         const ia32_isa_t *isa = self;
2070         return isa->cpu;
2071 }
2072
2073 /**
2074  * Return irp irgs in the desired order.
2075  */
2076 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2077 {
2078         (void) self;
2079         (void) irg_list;
2080         return NULL;
2081 }
2082
2083 /**
2084  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2085  * @return 1 if allowed, 0 otherwise
2086  */
2087 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2088 {
2089         ir_node *phi;
2090         ir_node *cmp = NULL;
2091
2092         /* we can't handle psis with 64bit compares yet */
2093         if (is_Proj(sel)) {
2094                 cmp = get_Proj_pred(sel);
2095                 if (is_Cmp(cmp)) {
2096                         ir_node *left     = get_Cmp_left(cmp);
2097                         ir_mode *cmp_mode = get_irn_mode(left);
2098                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2099                                 return 0;
2100                 } else {
2101                         cmp = NULL;
2102                 }
2103         }
2104
2105         if (ia32_cg_config.use_cmov) {
2106                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2107                         pn_Cmp pn   = get_Proj_proj(sel);
2108                         ir_node *cl = get_Cmp_left(cmp);
2109                         ir_node *cr = get_Cmp_right(cmp);
2110
2111                         /* check the Phi nodes: no 64bit and no floating point cmov */
2112                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2113                                 ir_mode *mode = get_irn_mode(phi);
2114
2115                                 if (mode_is_float(mode)) {
2116                                         /* check for Min, Max */
2117                                         ir_node *t = get_Phi_pred(phi, i);
2118                                         ir_node *f = get_Phi_pred(phi, j);
2119                                         int res    = 0;
2120
2121                                         /* SSE2 supports Min & Max */
2122                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2123                                                 if (cl == t && cr == f) {
2124                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2125                                                         res = 1;
2126                                                 } else if (cl == f && cr == t) {
2127                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2128                                                         res = 1;
2129                                                 }
2130                                         }
2131                                         if (! res)
2132                                                 return 0;
2133
2134                                 } else if (get_mode_size_bits(mode) > 32)
2135                                         return 0;
2136                         }
2137                 } else {
2138                         /* check the Phi nodes: no 64bit and no floating point cmov */
2139                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2140                                 ir_mode *mode = get_irn_mode(phi);
2141
2142                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2143                                         return 0;
2144                         }
2145                 }
2146
2147                 return 1;
2148         } else {
2149                 ir_node *cl, *cr;
2150                 pn_Cmp  pn;
2151
2152                 /* No cmov, only some special cases */
2153                 if (cmp == NULL)
2154                         return 0;
2155
2156                 /* Now some supported cases here */
2157                 pn = get_Proj_proj(sel);
2158                 cl = get_Cmp_left(cmp);
2159                 cr = get_Cmp_right(cmp);
2160
2161                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2162                         ir_mode *mode = get_irn_mode(phi);
2163                         int res = 0;
2164                         ir_node *t, *f;
2165
2166                         t = get_Phi_pred(phi, i);
2167                         f = get_Phi_pred(phi, j);
2168
2169                         /* no floating point and no 64bit yet */
2170                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2171                                 return 0;
2172
2173                         if (is_Const(t) && is_Const(f)) {
2174                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2175                                         /* always support Psi(x, C1, C2) */
2176                                         res = 1;
2177                                 }
2178                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2179                                 if (0) {
2180 #if 0
2181                                 } else if (cl == t && cr == f) {
2182                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2183                                         res = 1;
2184                                 } else if (cl == f && cr == t) {
2185                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2186                                         res = 1;
2187 #endif
2188                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2189                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2190                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2191                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2192                                         res = 1;
2193                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2194                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2195                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2196                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2197                                         res = 1;
2198                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2199                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2200                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2201                                                 res = 1;
2202                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2203                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2204                                                 res = 1;
2205                                         }
2206                                 }
2207                         }
2208                         if (! res)
2209                                 return 0;
2210                 }
2211                 /* all checks passed */
2212                 return 1;
2213         }
2214         return 0;
2215 }
2216
2217 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2218 {
2219         (void) self;
2220         (void) c;
2221
2222         /* we already added all our simple flags to the flags modifier list in
2223          * init, so this flag we don't know. */
2224         return ASM_CONSTRAINT_FLAG_INVALID;
2225 }
2226
2227 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2228 {
2229         (void) self;
2230
2231         return ia32_get_clobber_register(clobber) != NULL;
2232 }
2233
2234 /**
2235  * Returns the libFirm configuration parameter for this backend.
2236  */
2237 static const backend_params *ia32_get_libfirm_params(void) {
2238         static const ir_settings_if_conv_t ifconv = {
2239                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2240                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2241         };
2242         static const ir_settings_arch_dep_t ad = {
2243                 1,                   /* also use subs */
2244                 4,                   /* maximum shifts */
2245                 31,                  /* maximum shift amount */
2246                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2247
2248                 1,  /* allow Mulhs */
2249                 1,  /* allow Mulus */
2250                 32  /* Mulh allowed up to 32 bit */
2251         };
2252         static backend_params p = {
2253                 1,     /* need dword lowering */
2254                 1,     /* support inline assembly */
2255                 0,     /* no immediate floating point mode. */
2256                 NULL,  /* no additional opcodes */
2257                 NULL,  /* will be set later */
2258                 ia32_create_intrinsic_fkt,
2259                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2260                 NULL,  /* will be set below */
2261                 NULL   /* will be set below */
2262         };
2263
2264         ia32_setup_cg_config();
2265
2266         /* doesn't really belong here, but this is the earliest place the backend
2267          * is called... */
2268         init_asm_constraints();
2269
2270         p.dep_param    = &ad;
2271         p.if_conv_info = &ifconv;
2272         return &p;
2273 }
2274
2275 static const lc_opt_enum_int_items_t gas_items[] = {
2276         { "elf",     GAS_FLAVOUR_ELF },
2277         { "mingw",   GAS_FLAVOUR_MINGW  },
2278         { "yasm",    GAS_FLAVOUR_YASM   },
2279         { "macho",   GAS_FLAVOUR_MACH_O },
2280         { NULL,      0 }
2281 };
2282
2283 static lc_opt_enum_int_var_t gas_var = {
2284         (int*) &be_gas_flavour, gas_items
2285 };
2286
2287 static const lc_opt_table_entry_t ia32_options[] = {
2288         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2289         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2290                        &ia32_isa_template.arch_env.stack_alignment),
2291         LC_OPT_LAST
2292 };
2293
2294 const arch_isa_if_t ia32_isa_if = {
2295         ia32_init,
2296         ia32_done,
2297         ia32_get_n_reg_class,
2298         ia32_get_reg_class,
2299         ia32_get_reg_class_for_mode,
2300         ia32_get_call_abi,
2301         ia32_get_code_generator_if,
2302         ia32_get_list_sched_selector,
2303         ia32_get_ilp_sched_selector,
2304         ia32_get_reg_class_alignment,
2305         ia32_get_libfirm_params,
2306         ia32_get_allowed_execution_units,
2307         ia32_get_machine,
2308         ia32_get_irg_list,
2309         ia32_parse_asm_constraint,
2310         ia32_is_valid_clobber
2311 };
2312
2313 void ia32_init_emitter(void);
2314 void ia32_init_finish(void);
2315 void ia32_init_optimize(void);
2316 void ia32_init_transform(void);
2317 void ia32_init_x87(void);
2318
2319 void be_init_arch_ia32(void)
2320 {
2321         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2322         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2323
2324         lc_opt_add_table(ia32_grp, ia32_options);
2325         be_register_isa_if("ia32", &ia32_isa_if);
2326
2327         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2328
2329         ia32_init_emitter();
2330         ia32_init_finish();
2331         ia32_init_optimize();
2332         ia32_init_transform();
2333         ia32_init_x87();
2334         ia32_init_architecture();
2335 }
2336
2337 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);