nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  *
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef _WIN32
  12 #include <malloc.h>
  13 #else
  14 #include <alloca.h>
  15 #endif
  16
  17 #include "pseudo_irg.h"
  18 #include "irgwalk.h"
  19 #include "irprog.h"
  20 #include "irprintf.h"
  21 #include "iredges_t.h"
  22 #include "ircons.h"
  23 #include "irgmod.h"
  24 #include "irgopt.h"
  25
  26 #include "bitset.h"
  27 #include "debug.h"
  28
  29 #include "../beabi.h"                 /* the general register allocator interface */
  30 #include "../benode_t.h"
  31 #include "../belower.h"
  32 #include "../besched_t.h"
  33 #include "../be.h"
  34 #include "bearch_ia32_t.h"
  35
  36 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  37 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  38 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  39 #include "ia32_transform.h"
  40 #include "ia32_emitter.h"
  41 #include "ia32_map_regs.h"
  42 #include "ia32_optimize.h"
  43
  44 #define DEBUG_MODULE "firm.be.ia32.isa"
  45
  46 /* TODO: ugly */
  47 static set *cur_reg_set = NULL;
  48
  49 #undef is_Start
  50 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  51
  52 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  53         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_XXX]);
  54 }
  55
  56 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  57         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_fp_regs[REG_XXXX]);
  58 }
  59
  60 /**************************************************
  61  *                         _ _              _  __
  62  *                        | | |            (_)/ _|
  63  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  64  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  65  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  66  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  67  *            __/ |
  68  *           |___/
  69  **************************************************/
  70
  71 static ir_node *my_skip_proj(const ir_node *n) {
  72         while (is_Proj(n))
  73                 n = get_Proj_pred(n);
  74         return (ir_node *)n;
  75 }
  76
  77
  78 /**
  79  * Return register requirements for an ia32 node.
  80  * If the node returns a tuple (mode_T) then the proj's
  81  * will be asked for this information.
  82  */
  83 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  84         const ia32_register_req_t *irn_req;
  85         long                       node_pos = pos == -1 ? 0 : pos;
  86         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
  87         firm_dbg_module_t         *mod      = firm_dbg_register(DEBUG_MODULE);
  88
  89         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
  90                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
  91                 return NULL;
  92         }
  93
  94         if (mode == mode_T && pos < 0) {
  95                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
  96                 return NULL;
  97         }
  98
  99         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 100
 101
 102         if (is_Proj(irn)) {
 103                 if (pos == -1) {
 104                         node_pos = ia32_translate_proj_pos(irn);
 105                 }
 106                 else {
 107                         node_pos = pos;
 108                 }
 109
 110                 irn = my_skip_proj(irn);
 111
 112                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 113         }
 114
 115         if (is_ia32_irn(irn)) {
 116                 if (pos >= 0) {
 117                         irn_req = get_ia32_in_req(irn, pos);
 118                 }
 119                 else {
 120                         irn_req = get_ia32_out_req(irn, node_pos);
 121                 }
 122
 123                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 124
 125                 memcpy(req, &(irn_req->req), sizeof(*req));
 126
 127                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 128                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 129                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 130                 }
 131
 132                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 133                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 134                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 135                 }
 136         }
 137         else {
 138                 /* treat Phi like Const with default requirements */
 139                 if (is_Phi(irn)) {
 140                         DB((mod, LEVEL_1, "returning standard reqs for %+F\n", irn));
 141                         if (mode_is_float(mode))
 142                                 memcpy(req, &(ia32_default_req_ia32_fp.req), sizeof(*req));
 143                         else if (mode_is_int(mode) || mode_is_reference(mode))
 144                                 memcpy(req, &(ia32_default_req_ia32_gp.req), sizeof(*req));
 145                         else if (mode == mode_T || mode == mode_M) {
 146                                 DBG((mod, LEVEL_1, "ignoring Phi node %+F\n", irn));
 147                                 return NULL;
 148                         }
 149                         else
 150                                 assert(0 && "unsupported Phi-Mode");
 151                 }
 152                 else {
 153                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 154                         req = NULL;
 155                 }
 156         }
 157
 158         return req;
 159 }
 160
 161 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 162         int                   pos = 0;
 163         const ia32_irn_ops_t *ops = self;
 164
 165         if (get_irn_mode(irn) == mode_X) {
 166                 return;
 167         }
 168
 169         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 170
 171         if (is_Proj(irn)) {
 172                 pos = ia32_translate_proj_pos(irn);
 173                 irn = my_skip_proj(irn);
 174         }
 175
 176         if (is_ia32_irn(irn)) {
 177                 const arch_register_t **slots;
 178
 179                 slots      = get_ia32_slots(irn);
 180                 slots[pos] = reg;
 181         }
 182         else {
 183                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 184         }
 185 }
 186
 187 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 188         int pos = 0;
 189         const arch_register_t *reg = NULL;
 190
 191         if (is_Proj(irn)) {
 192
 193                 if (get_irn_mode(irn) == mode_X) {
 194                         return NULL;
 195                 }
 196
 197                 pos = ia32_translate_proj_pos(irn);
 198                 irn = my_skip_proj(irn);
 199         }
 200
 201         if (is_ia32_irn(irn)) {
 202                 const arch_register_t **slots;
 203                 slots = get_ia32_slots(irn);
 204                 reg   = slots[pos];
 205         }
 206         else {
 207                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 208         }
 209
 210         return reg;
 211 }
 212
 213 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 214         irn = my_skip_proj(irn);
 215         if (is_cfop(irn))
 216                 return arch_irn_class_branch;
 217         else if (is_ia32_irn(irn))
 218                 return arch_irn_class_normal;
 219         else
 220                 return 0;
 221 }
 222
 223 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 224         irn = my_skip_proj(irn);
 225         if (is_ia32_irn(irn))
 226                 return get_ia32_flags(irn);
 227         else {
 228                 return 0;
 229         }
 230 }
 231
 232 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 233         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 234 }
 235
 236 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 237         char buf[64];
 238         const ia32_irn_ops_t *ops = self;
 239
 240         if (is_ia32_use_frame(irn) && bias != 0) {
 241                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 242
 243                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 244                 snprintf(buf, sizeof(buf), "%d", bias);
 245                 add_ia32_am_offs(irn, buf);
 246                 am_flav |= ia32_O;
 247                 set_ia32_am_flavour(irn, am_flav);
 248         }
 249 }
 250
 251 typedef struct {
 252         be_abi_call_flags_bits_t flags;
 253         const arch_isa_t *isa;
 254         ir_graph *irg;
 255 } ia32_abi_env_t;
 256
 257 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 258 {
 259         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 260         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 261         env->flags = fl.bits;
 262         env->irg   = irg;
 263         env->isa   = aenv->isa;
 264         return env;
 265 }
 266
 267 static void ia32_abi_dont_save_regs(void *self, pset *s)
 268 {
 269         ia32_abi_env_t *env = self;
 270         if(env->flags.try_omit_fp)
 271                 pset_insert_ptr(s, env->isa->bp);
 272 }
 273
 274 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 275 {
 276         ia32_abi_env_t *env              = self;
 277         const arch_register_t *frame_reg = env->isa->sp;
 278
 279         if(!env->flags.try_omit_fp) {
 280                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 281                 ir_node *bl          = get_irg_start_block(env->irg);
 282                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 283                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 284                 ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_XXX]);
 285                 ir_node *store_bp;
 286
 287                 curr_sp  = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, reg_size, be_stack_dir_expand);
 288                 store_bp = new_rd_ia32_Store(NULL, env->irg, bl, curr_sp, curr_no_reg, curr_bp, *mem, mode_T);
 289                 set_ia32_am_support(store_bp, ia32_am_Dest);
 290                 set_ia32_am_flavour(store_bp, ia32_B);
 291                 set_ia32_op_type(store_bp, ia32_AddrModeD);
 292                 *mem     = new_r_Proj(env->irg, bl, store_bp, mode_M, 0);
 293                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 294                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 295                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 296
 297                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 298                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 299         }
 300
 301         return frame_reg;
 302 }
 303
 304 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 305 {
 306         ia32_abi_env_t *env = self;
 307         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 308         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 309         ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_XXX]);
 310
 311         if(env->flags.try_omit_fp) {
 312                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 313         }
 314
 315         else {
 316                 ir_node *load_bp;
 317                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 318
 319                 curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 320                 load_bp = new_rd_ia32_Load(NULL, env->irg, bl, curr_sp, curr_no_reg, *mem, mode_T);
 321                 set_ia32_am_support(load_bp, ia32_am_Source);
 322                 set_ia32_am_flavour(load_bp, ia32_B);
 323                 set_ia32_op_type(load_bp, ia32_AddrModeS);
 324                 set_ia32_ls_mode(load_bp, mode_bp);
 325                 curr_bp = new_r_Proj(env->irg, bl, load_bp, mode_bp, 0);
 326                 *mem    = new_r_Proj(env->irg, bl, load_bp, mode_M, 1);
 327         }
 328
 329         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 330         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 331 }
 332
 333 /**
 334  * Produces the type which sits between the stack args and the locals on the stack.
 335  * it will contain the return address and space to store the old base pointer.
 336  * @return The Firm type modeling the ABI between type.
 337  */
 338 static ir_type *ia32_abi_get_between_type(void *self)
 339 {
 340         static ir_type *omit_fp_between_type = NULL;
 341         static ir_type *between_type         = NULL;
 342
 343         ia32_abi_env_t *env = self;
 344
 345         if(!between_type) {
 346                 entity *old_bp_ent;
 347                 entity *ret_addr_ent;
 348                 entity *omit_fp_ret_addr_ent;
 349
 350                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 351                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 352
 353                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 354                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 355                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 356
 357                 set_entity_offset_bytes(old_bp_ent, 0);
 358                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 359                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 360
 361                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 362                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 363
 364                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 365                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 366         }
 367
 368         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 369 }
 370
 371 static const be_abi_callbacks_t ia32_abi_callbacks = {
 372         ia32_abi_init,
 373         free,
 374         ia32_abi_get_between_type,
 375         ia32_abi_dont_save_regs,
 376         ia32_abi_prologue,
 377         ia32_abi_epilogue,
 378 };
 379
 380 /* fill register allocator interface */
 381
 382 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 383         ia32_get_irn_reg_req,
 384         ia32_set_irn_reg,
 385         ia32_get_irn_reg,
 386         ia32_classify,
 387         ia32_get_flags,
 388         ia32_get_frame_entity,
 389         ia32_set_stack_bias
 390 };
 391
 392 ia32_irn_ops_t ia32_irn_ops = {
 393         &ia32_irn_ops_if,
 394         NULL
 395 };
 396
 397
 398
 399 /**************************************************
 400  *                _                         _  __
 401  *               | |                       (_)/ _|
 402  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 403  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 404  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 405  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 406  *                        __/ |
 407  *                       |___/
 408  **************************************************/
 409
 410 /**
 411  * Transforms the standard firm graph into
 412  * an ia32 firm graph
 413  */
 414 static void ia32_prepare_graph(void *self) {
 415         ia32_code_gen_t *cg = self;
 416         firm_dbg_module_t *old_mod = cg->mod;
 417
 418         cg->mod = firm_dbg_register("firm.be.ia32.transform");
 419         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_node, cg);
 420         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 421
 422         cg->mod = old_mod;
 423
 424         if (cg->opt.doam) {
 425                 edges_deactivate(cg->irg);
 426                 //dead_node_elimination(cg->irg);
 427                 edges_activate(cg->irg);
 428
 429                 irg_walk_blkwise_graph(cg->irg, NULL, ia32_optimize_am, cg);
 430                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 431         }
 432 }
 433
 434
 435 /**
 436  * Insert copies for all ia32 nodes where the should_be_same requirement
 437  * is not fulfilled.
 438  * Transform Sub into Neg -- Add if IN2 == OUT
 439  */
 440 static void ia32_finish_irg_walker(ir_node *irn, void *env) {
 441         ia32_code_gen_t            *cg = env;
 442         const ia32_register_req_t **reqs;
 443         const arch_register_t      *out_reg, *in_reg;
 444         int                         n_res, i;
 445         ir_node                    *copy, *in_node, *block;
 446         ia32_op_type_t             *op_tp;
 447
 448         if (! is_ia32_irn(irn))
 449                 return;
 450
 451         /* AM Dest nodes don't produce any values  */
 452         op_tp = get_ia32_op_type(irn);
 453         if (op_tp == ia32_AddrModeD)
 454                 return;
 455
 456         reqs  = get_ia32_out_req_all(irn);
 457         n_res = get_ia32_n_res(irn);
 458         block = get_nodes_block(irn);
 459
 460         /* check all OUT requirements, if there is a should_be_same */
 461         if (op_tp == ia32_Normal) {
 462                 for (i = 0; i < n_res; i++) {
 463                         if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 464                                 /* get in and out register */
 465                                 out_reg = get_ia32_out_reg(irn, i);
 466                                 in_node = get_irn_n(irn, reqs[i]->same_pos);
 467                                 in_reg  = arch_get_irn_register(cg->arch_env, in_node);
 468
 469                                 /* don't copy ignore nodes */
 470                                 if (arch_irn_is(cg->arch_env, in_node, ignore))
 471                                         continue;
 472
 473                                 /* check if in and out register are equal */
 474                                 if (arch_register_get_index(out_reg) != arch_register_get_index(in_reg)) {
 475                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 476
 477                                         /* create copy from in register */
 478                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 479
 480                                         /* destination is the out register */
 481                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 482
 483                                         /* insert copy before the node into the schedule */
 484                                         sched_add_before(irn, copy);
 485
 486                                         /* set copy as in */
 487                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 488                                 }
 489                         }
 490                 }
 491         }
 492
 493         /* check if there is a sub which need to be transformed */
 494         ia32_transform_sub_to_neg_add(irn, cg);
 495
 496         /* transform a LEA into an Add if possible */
 497         ia32_transform_lea_to_add(irn, cg);
 498
 499         /* check for peephole optimization */
 500         ia32_peephole_optimization(irn, cg);
 501 }
 502
 503 /**
 504  * Add Copy nodes for not fulfilled should_be_equal constraints
 505  */
 506 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 507         irg_walk_blkwise_graph(irg, NULL, ia32_finish_irg_walker, cg);
 508 }
 509
 510
 511
 512 /**
 513  * Dummy functions for hooks we don't need but which must be filled.
 514  */
 515 static void ia32_before_sched(void *self) {
 516 }
 517
 518 static void ia32_before_ra(void *self) {
 519 }
 520
 521
 522
 523 /**
 524  * Transforms a be node into a Load.
 525  */
 526 static void transform_to_Load(ia32_transform_env_t *env) {
 527         ir_node *irn         = env->irn;
 528         entity  *ent         = be_get_frame_entity(irn);
 529         ir_mode *mode        = env->mode;
 530         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 531         ir_node *nomem       = new_rd_NoMem(env->irg);
 532         ir_node *sched_point = NULL;
 533         ir_node *ptr         = get_irn_n(irn, 0);
 534         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 535         ir_node *new_op, *proj;
 536         const arch_register_t *reg;
 537
 538         if (sched_is_scheduled(irn)) {
 539                 sched_point = sched_prev(irn);
 540         }
 541
 542         if (mode_is_float(mode)) {
 543                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 544         }
 545         else {
 546                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 547         }
 548
 549         set_ia32_am_support(new_op, ia32_am_Source);
 550         set_ia32_op_type(new_op, ia32_AddrModeS);
 551         set_ia32_am_flavour(new_op, ia32_B);
 552         set_ia32_ls_mode(new_op, mode);
 553         set_ia32_frame_ent(new_op, ent);
 554         set_ia32_use_frame(new_op);
 555
 556         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 557
 558         if (sched_point) {
 559                 sched_add_after(sched_point, new_op);
 560                 sched_add_after(new_op, proj);
 561
 562                 sched_remove(irn);
 563         }
 564
 565         /* copy the register from the old node to the new Load */
 566         reg = arch_get_irn_register(env->cg->arch_env, irn);
 567         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 568
 569         exchange(irn, proj);
 570
 571 }
 572
 573 /**
 574  * Transforms a be node into a Store.
 575  */
 576 static void transform_to_Store(ia32_transform_env_t *env) {
 577         ir_node *irn   = env->irn;
 578         entity  *ent   = be_get_frame_entity(irn);
 579         ir_mode *mode  = env->mode;
 580         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 581         ir_node *nomem = new_rd_NoMem(env->irg);
 582         ir_node *ptr   = get_irn_n(irn, 0);
 583         ir_node *val   = get_irn_n(irn, 1);
 584         ir_node *new_op, *proj;
 585         ir_node *sched_point = NULL;
 586
 587         if (sched_is_scheduled(irn)) {
 588                 sched_point = sched_prev(irn);
 589         }
 590
 591         if (mode_is_float(mode)) {
 592                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 593         }
 594         else if (get_mode_size_bits(mode) == 8) {
 595                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 596         }
 597         else {
 598                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 599         }
 600
 601         set_ia32_am_support(new_op, ia32_am_Dest);
 602         set_ia32_op_type(new_op, ia32_AddrModeD);
 603         set_ia32_am_flavour(new_op, ia32_B);
 604         set_ia32_ls_mode(new_op, get_irn_mode(val));
 605         set_ia32_frame_ent(new_op, ent);
 606         set_ia32_use_frame(new_op);
 607
 608         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
 609
 610         if (sched_point) {
 611                 sched_add_after(sched_point, new_op);
 612                 sched_add_after(new_op, proj);
 613
 614                 sched_remove(irn);
 615         }
 616
 617         exchange(irn, proj);
 618
 619 }
 620
 621 /**
 622  * Calls the transform functions for StackParam, Spill and Reload.
 623  */
 624 static void ia32_after_ra_walker(ir_node *node, void *env) {
 625         ia32_code_gen_t *cg = env;
 626         ia32_transform_env_t tenv;
 627
 628         if (is_Block(node))
 629                 return;
 630
 631         tenv.block = get_nodes_block(node);
 632         tenv.dbg   = get_irn_dbg_info(node);
 633         tenv.irg   = current_ir_graph;
 634         tenv.irn   = node;
 635         tenv.mod   = cg->mod;
 636         tenv.mode  = get_irn_mode(node);
 637         tenv.cg    = cg;
 638
 639         /* be_is_StackParam(node) || */
 640         if (be_is_Reload(node)) {
 641                 transform_to_Load(&tenv);
 642         }
 643         else if (be_is_Spill(node)) {
 644                 transform_to_Store(&tenv);
 645         }
 646 }
 647
 648 /**
 649  * We transform StackParam, Spill and Reload here. This needs to be done before
 650  * stack biasing otherwise we would miss the corrected offset for these nodes.
 651  */
 652 static void ia32_after_ra(void *self) {
 653         ia32_code_gen_t *cg = self;
 654         irg_walk_blkwise_graph(cg->irg, NULL, ia32_after_ra_walker, self);
 655 }
 656
 657
 658 /**
 659  * Emits the code, closes the output file and frees
 660  * the code generator interface.
 661  */
 662 static void ia32_codegen(void *self) {
 663         ia32_code_gen_t *cg = self;
 664         ir_graph        *irg = cg->irg;
 665         FILE            *out = cg->out;
 666
 667         if (cg->emit_decls) {
 668                 ia32_gen_decls(cg->out);
 669                 cg->emit_decls = 0;
 670         }
 671
 672         ia32_finish_irg(irg, cg);
 673         be_dump(irg, "-finished", dump_ir_block_graph_sched);
 674         ia32_gen_routine(out, irg, cg);
 675
 676         cur_reg_set = NULL;
 677
 678         pmap_destroy(cg->tv_ent);
 679         pmap_destroy(cg->types);
 680
 681         /* de-allocate code generator */
 682         del_set(cg->reg_set);
 683         free(self);
 684 }
 685
 686 static void *ia32_cg_init(FILE *F, const be_irg_t *birg);
 687
 688 static const arch_code_generator_if_t ia32_code_gen_if = {
 689         ia32_cg_init,
 690         NULL,                /* before abi introduce hook */
 691         ia32_prepare_graph,
 692         ia32_before_sched,   /* before scheduling hook */
 693         ia32_before_ra,      /* before register allocation hook */
 694         ia32_after_ra,       /* after register allocation hook */
 695         ia32_codegen         /* emit && done */
 696 };
 697
 698 /**
 699  * Initializes the code generator.
 700  */
 701 static void *ia32_cg_init(FILE *F, const be_irg_t *birg) {
 702         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
 703         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
 704
 705         cg->impl     = &ia32_code_gen_if;
 706         cg->irg      = birg->irg;
 707         cg->reg_set  = new_set(ia32_cmp_irn_reg_assoc, 1024);
 708         cg->mod      = firm_dbg_register("firm.be.ia32.cg");
 709         cg->out      = F;
 710         cg->arch_env = birg->main_env->arch_env;
 711         cg->types    = pmap_create();
 712         cg->tv_ent   = pmap_create();
 713         cg->birg     = birg;
 714
 715         /* set optimizations */
 716         cg->opt.incdec    = 0;
 717         cg->opt.doam      = 1;
 718         cg->opt.placecnst = 1;
 719         cg->opt.immops    = 1;
 720         cg->opt.extbb     = 1;
 721
 722 #ifndef NDEBUG
 723         if (isa->name_obst_size) {
 724                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
 725                 isa->name_obst_size = 0;
 726                 obstack_free(isa->name_obst, NULL);
 727                 obstack_init(isa->name_obst);
 728         }
 729 #endif /* NDEBUG */
 730
 731         isa->num_codegens++;
 732
 733         if (isa->num_codegens > 1)
 734                 cg->emit_decls = 0;
 735         else
 736                 cg->emit_decls = 1;
 737
 738         cur_reg_set = cg->reg_set;
 739
 740         ia32_irn_ops.cg = cg;
 741
 742         return (arch_code_generator_t *)cg;
 743 }
 744
 745
 746
 747 /*****************************************************************
 748  *  ____             _                  _   _____  _____
 749  * |  _ \           | |                | | |_   _|/ ____|  /\
 750  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 751  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 752  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 753  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 754  *
 755  *****************************************************************/
 756
 757 static ia32_isa_t ia32_isa_template = {
 758         &ia32_isa_if,            /* isa interface implementation */
 759         &ia32_gp_regs[REG_ESP],  /* stack pointer register */
 760         &ia32_gp_regs[REG_EBP],  /* base pointer register */
 761         -1,                      /* stack direction */
 762         0,                       /* number of code generator objects so far */
 763         NULL,                    /* 16bit register names */
 764         NULL,                    /* 8bit register names */
 765 #ifndef NDEBUG
 766         NULL,                    /* name obstack */
 767         0                        /* name obst size */
 768 #endif
 769 };
 770
 771 /**
 772  * Initializes the backend ISA.
 773  */
 774 static void *ia32_init(void) {
 775         static int inited = 0;
 776         ia32_isa_t *isa;
 777
 778         if(inited)
 779                 return NULL;
 780
 781         isa = xcalloc(1, sizeof(*isa));
 782         memcpy(isa, &ia32_isa_template, sizeof(*isa));
 783
 784         ia32_register_init(isa);
 785         ia32_create_opcodes();
 786         ia32_register_copy_attr_func();
 787
 788         isa->regs_16bit = pmap_create();
 789         isa->regs_8bit  = pmap_create();
 790
 791         ia32_build_16bit_reg_map(isa->regs_16bit);
 792         ia32_build_8bit_reg_map(isa->regs_8bit);
 793
 794 #ifndef NDEBUG
 795         isa->name_obst = xcalloc(1, sizeof(*(isa->name_obst)));
 796         obstack_init(isa->name_obst);
 797         isa->name_obst_size = 0;
 798 #endif /* NDEBUG */
 799
 800         inited = 1;
 801
 802         return isa;
 803 }
 804
 805
 806
 807 /**
 808  * Closes the output file and frees the ISA structure.
 809  */
 810 static void ia32_done(void *self) {
 811         ia32_isa_t *isa = self;
 812
 813         pmap_destroy(isa->regs_16bit);
 814         pmap_destroy(isa->regs_8bit);
 815
 816 #ifndef NDEBUG
 817         //printf("name obst size = %d bytes\n", isa->name_obst_size);
 818         obstack_free(isa->name_obst, NULL);
 819 #endif /* NDEBUG */
 820
 821         free(self);
 822 }
 823
 824
 825
 826 static int ia32_get_n_reg_class(const void *self) {
 827         return N_CLASSES;
 828 }
 829
 830 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
 831         assert(i >= 0 && i < N_CLASSES && "Invalid ia32 register class requested.");
 832         return &ia32_reg_classes[i];
 833 }
 834
 835 /**
 836  * Get the register class which shall be used to store a value of a given mode.
 837  * @param self The this pointer.
 838  * @param mode The mode in question.
 839  * @return A register class which can hold values of the given mode.
 840  */
 841 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 842         if (mode_is_float(mode))
 843                 return &ia32_reg_classes[CLASS_ia32_fp];
 844         else
 845                 return &ia32_reg_classes[CLASS_ia32_gp];
 846 }
 847
 848 /**
 849  * Get the ABI restrictions for procedure calls.
 850  * @param self        The this pointer.
 851  * @param method_type The type of the method (procedure) in question.
 852  * @param abi         The abi object to be modified
 853  */
 854 void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
 855         ir_type  *tp;
 856         ir_mode  *mode;
 857         unsigned  cc        = get_method_calling_convention(method_type);
 858         int       n         = get_method_n_params(method_type);
 859         int       biggest_n = -1;
 860         int       stack_idx = 0;
 861         int       i, ignore_1, ignore_2;
 862         ir_mode **modes;
 863         const arch_register_t *reg;
 864         be_abi_call_flags_t call_flags;
 865
 866         /* set abi flags for calls */
 867         call_flags.bits.left_to_right         = 0;
 868         call_flags.bits.store_args_sequential = 0;
 869         call_flags.bits.try_omit_fp           = 1;
 870         call_flags.bits.fp_free               = 0;
 871         call_flags.bits.call_has_imm          = 1;
 872
 873         /* set stack parameter passing style */
 874         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
 875
 876         /* collect the mode for each type */
 877         modes = alloca(n * sizeof(modes[0]));
 878
 879         for (i = 0; i < n; i++) {
 880                 tp       = get_method_param_type(method_type, i);
 881                 modes[i] = get_type_mode(tp);
 882         }
 883
 884         /* set register parameters  */
 885         if (cc & cc_reg_param) {
 886                 /* determine the number of parameters passed via registers */
 887                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
 888
 889                 /* loop over all parameters and set the register requirements */
 890                 for (i = 0; i <= biggest_n; i++) {
 891                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
 892                         assert(reg && "kaputt");
 893                         be_abi_call_param_reg(abi, i, reg);
 894                 }
 895
 896                 stack_idx = i;
 897         }
 898
 899
 900         /* set stack parameters */
 901         for (i = stack_idx; i < n; i++) {
 902                 be_abi_call_param_stack(abi, i, 1, 0, 0);
 903         }
 904
 905
 906         /* set return registers */
 907         n = get_method_n_ress(method_type);
 908
 909         assert(n <= 2 && "more than two results not supported");
 910
 911         /* In case of 64bit returns, we will have two 32bit values */
 912         if (n == 2) {
 913                 tp   = get_method_res_type(method_type, 0);
 914                 mode = get_type_mode(tp);
 915
 916                 assert(!mode_is_float(mode) && "two FP results not supported");
 917
 918                 tp   = get_method_res_type(method_type, 1);
 919                 mode = get_type_mode(tp);
 920
 921                 assert(!mode_is_float(mode) && "two FP results not supported");
 922
 923                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
 924                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
 925         }
 926         else if (n == 1) {
 927                 tp   = get_method_res_type(method_type, 0);
 928                 assert(is_atomic_type(tp));
 929                 mode = get_type_mode(tp);
 930
 931                 be_abi_call_res_reg(abi, 0, mode_is_float(mode) ? &ia32_fp_regs[REG_XMM0] : &ia32_gp_regs[REG_EAX]);
 932         }
 933 }
 934
 935
 936 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
 937         return &ia32_irn_ops;
 938 }
 939
 940 const arch_irn_handler_t ia32_irn_handler = {
 941         ia32_get_irn_ops
 942 };
 943
 944 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
 945         return &ia32_irn_handler;
 946 }
 947
 948 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
 949         return is_ia32_irn(irn);
 950 }
 951
 952 /**
 953  * Initializes the code generator interface.
 954  */
 955 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
 956         return &ia32_code_gen_if;
 957 }
 958
 959 list_sched_selector_t ia32_sched_selector;
 960
 961 /**
 962  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
 963  */
 964 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
 965         memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
 966         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
 967         return &ia32_sched_selector;
 968 }
 969
 970 #ifdef WITH_LIBCORE
 971 static void ia32_register_options(lc_opt_entry_t *ent)
 972 {
 973 }
 974 #endif /* WITH_LIBCORE */
 975
 976 const arch_isa_if_t ia32_isa_if = {
 977 #ifdef WITH_LIBCORE
 978         ia32_register_options,
 979 #endif
 980         ia32_init,
 981         ia32_done,
 982         ia32_get_n_reg_class,
 983         ia32_get_reg_class,
 984         ia32_get_reg_class_for_mode,
 985         ia32_get_call_abi,
 986         ia32_get_irn_handler,
 987         ia32_get_code_generator_if,
 988         ia32_get_list_sched_selector
 989 };