nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53
  54 #include "../beabi.h"
  55 #include "../beirg_t.h"
  56 #include "../benode_t.h"
  57 #include "../belower.h"
  58 #include "../besched_t.h"
  59 #include "be.h"
  60 #include "../be_t.h"
  61 #include "../beirgmod.h"
  62 #include "../be_dbgout.h"
  63 #include "../beblocksched.h"
  64 #include "../bemachine.h"
  65 #include "../beilpsched.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72
  73 #include "bearch_ia32_t.h"
  74
  75 #include "ia32_new_nodes.h"
  76 #include "gen_ia32_regalloc_if.h"
  77 #include "gen_ia32_machine.h"
  78 #include "ia32_common_transform.h"
  79 #include "ia32_transform.h"
  80 #include "ia32_emitter.h"
  81 #include "ia32_map_regs.h"
  82 #include "ia32_optimize.h"
  83 #include "ia32_x87.h"
  84 #include "ia32_dbg_stat.h"
  85 #include "ia32_finish.h"
  86 #include "ia32_util.h"
  87 #include "ia32_fpu.h"
  88 #include "ia32_architecture.h"
  89
  90 #ifdef FIRM_GRGEN_BE
  91 #include "ia32_pbqp_transform.h"
  92
  93 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  94 #endif
  95
  96 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  97
  98 /* TODO: ugly */
  99 static set *cur_reg_set = NULL;
 100
 101 ir_mode         *mode_fpcw       = NULL;
 102 ia32_code_gen_t *ia32_current_cg = NULL;
 103
 104 /**
 105  * The environment for the intrinsic mapping.
 106  */
 107 static ia32_intrinsic_env_t intrinsic_env = {
 108         NULL,    /* the isa */
 109         NULL,    /* the irg, these entities belong to */
 110         NULL,    /* entity for first div operand (move into FPU) */
 111         NULL,    /* entity for second div operand (move into FPU) */
 112         NULL,    /* entity for converts ll -> d */
 113         NULL,    /* entity for converts d -> ll */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118         NULL,    /* bias value for conversion from float to unsigned 64 */
 119 };
 120
 121
 122 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 123
 124 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 125                                     create_const_node_func func,
 126                                     const arch_register_t* reg)
 127 {
 128         ir_node *block, *res;
 129
 130         if(*place != NULL)
 131                 return *place;
 132
 133         block = get_irg_start_block(cg->irg);
 134         res = func(NULL, cg->irg, block);
 135         arch_set_irn_register(res, reg);
 136         *place = res;
 137
 138         add_irn_dep(get_irg_end(cg->irg), res);
 139         /* add_irn_dep(get_irg_start(cg->irg), res); */
 140
 141         return res;
 142 }
 143
 144 /* Creates the unique per irg GP NoReg node. */
 145 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 147                             &ia32_gp_regs[REG_GP_NOREG]);
 148 }
 149
 150 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 151         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 152                             &ia32_vfp_regs[REG_VFP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 157                             &ia32_xmm_regs[REG_XMM_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 162                             &ia32_gp_regs[REG_GP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 167                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 172                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 173 }
 174
 175 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 176         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 177                         &ia32_fp_cw_regs[REG_FPCW]);
 178 }
 179
 180
 181 /**
 182  * Returns the admissible noreg register node for input register pos of node irn.
 183  */
 184 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 185 {
 186         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 187
 188         assert(req != NULL && "Missing register requirements");
 189         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 190                 return ia32_new_NoReg_gp(cg);
 191
 192         if (ia32_cg_config.use_sse2) {
 193                 return ia32_new_NoReg_xmm(cg);
 194         } else {
 195                 return ia32_new_NoReg_vfp(cg);
 196         }
 197 }
 198
 199 /**************************************************
 200  *                         _ _              _  __
 201  *                        | | |            (_)/ _|
 202  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 203  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 204  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 205  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 206  *            __/ |
 207  *           |___/
 208  **************************************************/
 209
 210 /**
 211  * Return register requirements for an ia32 node.
 212  * If the node returns a tuple (mode_T) then the proj's
 213  * will be asked for this information.
 214  */
 215 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 216                                                                                                            int pos)
 217 {
 218         ir_mode *mode = get_irn_mode(node);
 219         long    node_pos;
 220
 221         if (mode == mode_X || is_Block(node)) {
 222                 return arch_no_register_req;
 223         }
 224
 225         if (mode == mode_T && pos < 0) {
 226                 return arch_no_register_req;
 227         }
 228
 229         node_pos = pos == -1 ? 0 : pos;
 230         if (is_Proj(node)) {
 231                 if (mode == mode_M || pos >= 0) {
 232                         return arch_no_register_req;
 233                 }
 234
 235                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 236                 node     = skip_Proj_const(node);
 237         }
 238
 239         if (is_ia32_irn(node)) {
 240                 const arch_register_req_t *req;
 241                 if (pos >= 0)
 242                         req = get_ia32_in_req(node, pos);
 243                 else
 244                         req = get_ia32_out_req(node, node_pos);
 245
 246                 assert(req != NULL);
 247
 248                 return req;
 249         }
 250
 251         /* unknowns should be transformed already */
 252         assert(!is_Unknown(node));
 253         return arch_no_register_req;
 254 }
 255
 256 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 257 {
 258         int    pos = 0;
 259
 260         if (get_irn_mode(irn) == mode_X) {
 261                 return;
 262         }
 263
 264         if (is_Proj(irn)) {
 265                 pos = get_Proj_proj(irn);
 266                 irn = skip_Proj(irn);
 267         }
 268
 269         if (is_ia32_irn(irn)) {
 270                 const arch_register_t **slots;
 271
 272                 slots      = get_ia32_slots(irn);
 273                 slots[pos] = reg;
 274         } else {
 275                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 276         }
 277 }
 278
 279 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 280 {
 281         int pos = 0;
 282
 283         if (is_Proj(irn)) {
 284                 if (get_irn_mode(irn) == mode_X) {
 285                         return NULL;
 286                 }
 287
 288                 pos = get_Proj_proj(irn);
 289                 irn = skip_Proj_const(irn);
 290         }
 291
 292         if (is_ia32_irn(irn)) {
 293                 const arch_register_t **slots = get_ia32_slots(irn);
 294                 assert(pos < get_ia32_n_res(irn));
 295                 return slots[pos];
 296         } else {
 297                 return ia32_get_firm_reg(irn, cur_reg_set);
 298         }
 299 }
 300
 301 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 302         arch_irn_class_t classification = 0;
 303
 304         irn = skip_Proj_const(irn);
 305
 306         if (is_cfop(irn))
 307                 classification |= arch_irn_class_branch;
 308
 309         if (! is_ia32_irn(irn))
 310                 return classification;
 311
 312         if (is_ia32_is_reload(irn))
 313                 classification |= arch_irn_class_reload;
 314
 315         if (is_ia32_is_spill(irn))
 316                 classification |= arch_irn_class_spill;
 317
 318         if (is_ia32_is_remat(irn))
 319                 classification |= arch_irn_class_remat;
 320
 321         return classification;
 322 }
 323
 324 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 325         arch_irn_flags_t flags = arch_irn_flags_none;
 326
 327         if (is_Unknown(irn))
 328                 return arch_irn_flags_ignore;
 329
 330         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 331                 ir_node *pred = get_Proj_pred(irn);
 332
 333                 if(is_ia32_irn(pred)) {
 334                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 335                 }
 336
 337                 irn = pred;
 338         }
 339
 340         if (is_ia32_irn(irn)) {
 341                 flags |= get_ia32_flags(irn);
 342         }
 343
 344         return flags;
 345 }
 346
 347 /**
 348  * The IA32 ABI callback object.
 349  */
 350 typedef struct {
 351         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 352         const arch_env_t *aenv;          /**< The architecture environment. */
 353         ir_graph *irg;                   /**< The associated graph. */
 354 } ia32_abi_env_t;
 355
 356 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 357         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 358 }
 359
 360 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 361         set_ia32_frame_ent(irn, ent);
 362 }
 363
 364 static void ia32_set_frame_offset(ir_node *irn, int bias)
 365 {
 366         if (get_ia32_frame_ent(irn) == NULL)
 367                 return;
 368
 369         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 370                 ia32_code_gen_t *cg = ia32_current_cg;
 371                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 372                 if (omit_fp) {
 373                         /* Pop nodes modify the stack pointer before calculating the
 374                          * destination address, so fix this here
 375                          */
 376                         bias -= 4;
 377                 }
 378         }
 379         add_ia32_am_offs_int(irn, bias);
 380 }
 381
 382 static int ia32_get_sp_bias(const ir_node *node)
 383 {
 384         if (is_ia32_Call(node))
 385                 return -(int)get_ia32_call_attr_const(node)->pop;
 386
 387         if (is_ia32_Push(node))
 388                 return 4;
 389
 390         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 391                 return -4;
 392
 393         return 0;
 394 }
 395
 396 /**
 397  * Put all registers which are saved by the prologue/epilogue in a set.
 398  *
 399  * @param self  The callback object.
 400  * @param s     The result set.
 401  */
 402 static void ia32_abi_dont_save_regs(void *self, pset *s)
 403 {
 404         ia32_abi_env_t *env = self;
 405         if(env->flags.try_omit_fp)
 406                 pset_insert_ptr(s, env->aenv->bp);
 407 }
 408
 409 /**
 410  * Generate the routine prologue.
 411  *
 412  * @param self       The callback object.
 413  * @param mem        A pointer to the mem node. Update this if you define new memory.
 414  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 415  * @param stack_bias Points to the current stack bias, can be modified if needed.
 416  *
 417  * @return           The register which shall be used as a stack frame base.
 418  *
 419  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 420  */
 421 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 422 {
 423         ia32_abi_env_t   *env      = self;
 424         ia32_code_gen_t  *cg       = ia32_current_cg;
 425         const arch_env_t *arch_env = env->aenv;
 426
 427         if (! env->flags.try_omit_fp) {
 428                 ir_graph *irg     =env->irg;
 429                 ir_node  *bl      = get_irg_start_block(irg);
 430                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 431                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 432                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 433                 ir_node  *push;
 434
 435                 /* ALL nodes representing bp must be set to ignore. */
 436                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 437
 438                 /* push ebp */
 439                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 440                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 441                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 442
 443                 /* the push must have SP out register */
 444                 arch_set_irn_register(curr_sp, arch_env->sp);
 445                 set_ia32_flags(push, arch_irn_flags_ignore);
 446
 447                 /* this modifies the stack bias, because we pushed 32bit */
 448                 *stack_bias -= 4;
 449
 450                 /* move esp to ebp */
 451                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 452                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 453                 arch_set_irn_register(curr_bp, arch_env->bp);
 454                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 455
 456                 /* beware: the copy must be done before any other sp use */
 457                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 458                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 459                 arch_set_irn_register(curr_sp, arch_env->sp);
 460                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 461
 462                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 463                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 464
 465                 return arch_env->bp;
 466         }
 467
 468         return arch_env->sp;
 469 }
 470
 471 /**
 472  * Generate the routine epilogue.
 473  * @param self    The callback object.
 474  * @param bl      The block for the epilog
 475  * @param mem     A pointer to the mem node. Update this if you define new memory.
 476  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 477  * @return        The register which shall be used as a stack frame base.
 478  *
 479  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 480  */
 481 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 482 {
 483         ia32_abi_env_t   *env      = self;
 484         const arch_env_t *arch_env = env->aenv;
 485         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 486         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 487         ir_graph         *irg      = env->irg;
 488
 489         if (env->flags.try_omit_fp) {
 490                 /* simply remove the stack frame here */
 491                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 492         } else {
 493                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 494
 495                 if (ia32_cg_config.use_leave) {
 496                         ir_node *leave;
 497
 498                         /* leave */
 499                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 500                         set_ia32_flags(leave, arch_irn_flags_ignore);
 501                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 502                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 503                 } else {
 504                         ir_node *pop;
 505
 506                         /* the old SP is not needed anymore (kill the proj) */
 507                         assert(is_Proj(curr_sp));
 508                         kill_node(curr_sp);
 509
 510                         /* copy ebp to esp */
 511                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 512                         arch_set_irn_register(curr_sp, arch_env->sp);
 513                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 514
 515                         /* pop ebp */
 516                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 517                         set_ia32_flags(pop, arch_irn_flags_ignore);
 518                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 519                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 520
 521                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 522                 }
 523                 arch_set_irn_register(curr_sp, arch_env->sp);
 524                 arch_set_irn_register(curr_bp, arch_env->bp);
 525         }
 526
 527         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 528         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 529 }
 530
 531 /**
 532  * Initialize the callback object.
 533  * @param call The call object.
 534  * @param aenv The architecture environment.
 535  * @param irg  The graph with the method.
 536  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 537  */
 538 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 539 {
 540         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 541         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 542         env->flags = fl.bits;
 543         env->irg   = irg;
 544         env->aenv  = aenv;
 545         return env;
 546 }
 547
 548 /**
 549  * Destroy the callback object.
 550  * @param self The callback object.
 551  */
 552 static void ia32_abi_done(void *self) {
 553         free(self);
 554 }
 555
 556 /**
 557  * Produces the type which sits between the stack args and the locals on the stack.
 558  * it will contain the return address and space to store the old base pointer.
 559  * @return The Firm type modeling the ABI between type.
 560  */
 561 static ir_type *ia32_abi_get_between_type(void *self)
 562 {
 563 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 564         static ir_type *omit_fp_between_type = NULL;
 565         static ir_type *between_type         = NULL;
 566
 567         ia32_abi_env_t *env = self;
 568
 569         if (! between_type) {
 570                 ir_entity *old_bp_ent;
 571                 ir_entity *ret_addr_ent;
 572                 ir_entity *omit_fp_ret_addr_ent;
 573
 574                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 575                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 576
 577                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 578                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 579                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 580
 581                 set_entity_offset(old_bp_ent, 0);
 582                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 583                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 584                 set_type_state(between_type, layout_fixed);
 585
 586                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 587                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 588
 589                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 590                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 591                 set_type_state(omit_fp_between_type, layout_fixed);
 592         }
 593
 594         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 595 #undef IDENT
 596 }
 597
 598 /**
 599  * Get the estimated cycle count for @p irn.
 600  *
 601  * @param self The this pointer.
 602  * @param irn  The node.
 603  *
 604  * @return     The estimated cycle count for this operation
 605  */
 606 static int ia32_get_op_estimated_cost(const ir_node *irn)
 607 {
 608         int            cost;
 609         ia32_op_type_t op_tp;
 610
 611         if (is_Proj(irn))
 612                 return 0;
 613         if (!is_ia32_irn(irn))
 614                 return 0;
 615
 616         assert(is_ia32_irn(irn));
 617
 618         cost  = get_ia32_latency(irn);
 619         op_tp = get_ia32_op_type(irn);
 620
 621         if (is_ia32_CopyB(irn)) {
 622                 cost = 250;
 623         }
 624         else if (is_ia32_CopyB_i(irn)) {
 625                 int size = get_ia32_copyb_size(irn);
 626                 cost     = 20 + (int)ceil((4/3) * size);
 627         }
 628         /* in case of address mode operations add additional cycles */
 629         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 630                 /*
 631                         In case of stack access and access to fixed addresses add 5 cycles
 632                         (we assume they are in cache), other memory operations cost 20
 633                         cycles.
 634                 */
 635                 if (is_ia32_use_frame(irn) || (
 636                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 637                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 638                     )) {
 639                         cost += 5;
 640                 } else {
 641                         cost += 20;
 642                 }
 643         }
 644
 645         return cost;
 646 }
 647
 648 /**
 649  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 650  *
 651  * @param irn       The original operation
 652  * @param i         Index of the argument we want the inverse operation to yield
 653  * @param inverse   struct to be filled with the resulting inverse op
 654  * @param obstack   The obstack to use for allocation of the returned nodes array
 655  * @return          The inverse operation or NULL if operation invertible
 656  */
 657 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 658         ir_graph *irg;
 659         ir_mode  *mode;
 660         ir_mode  *irn_mode;
 661         ir_node  *block, *noreg, *nomem;
 662         dbg_info *dbg;
 663
 664         /* we cannot invert non-ia32 irns */
 665         if (! is_ia32_irn(irn))
 666                 return NULL;
 667
 668         /* operand must always be a real operand (not base, index or mem) */
 669         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 670                 return NULL;
 671
 672         /* we don't invert address mode operations */
 673         if (get_ia32_op_type(irn) != ia32_Normal)
 674                 return NULL;
 675
 676         /* TODO: adjust for new immediates... */
 677         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 678                    irn);
 679         return NULL;
 680
 681         irg      = get_irn_irg(irn);
 682         block    = get_nodes_block(irn);
 683         mode     = get_irn_mode(irn);
 684         irn_mode = get_irn_mode(irn);
 685         noreg    = get_irn_n(irn, 0);
 686         nomem    = new_r_NoMem(irg);
 687         dbg      = get_irn_dbg_info(irn);
 688
 689         /* initialize structure */
 690         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 691         inverse->costs = 0;
 692         inverse->n     = 1;
 693
 694         switch (get_ia32_irn_opcode(irn)) {
 695                 case iro_ia32_Add:
 696 #if 0
 697                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 698                                 /* we have an add with a const here */
 699                                 /* invers == add with negated const */
 700                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 701                                 inverse->costs   += 1;
 702                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 703                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 704                                 set_ia32_commutative(inverse->nodes[0]);
 705                         }
 706                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 707                                 /* we have an add with a symconst here */
 708                                 /* invers == sub with const */
 709                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 710                                 inverse->costs   += 2;
 711                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 712                         }
 713                         else {
 714                                 /* normal add: inverse == sub */
 715                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 716                                 inverse->costs   += 2;
 717                         }
 718 #endif
 719                         break;
 720                 case iro_ia32_Sub:
 721 #if 0
 722                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 723                                 /* we have a sub with a const/symconst here */
 724                                 /* invers == add with this const */
 725                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 726                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 727                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 728                         }
 729                         else {
 730                                 /* normal sub */
 731                                 if (i == n_ia32_binary_left) {
 732                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 733                                 }
 734                                 else {
 735                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 736                                 }
 737                                 inverse->costs += 1;
 738                         }
 739 #endif
 740                         break;
 741                 case iro_ia32_Xor:
 742 #if 0
 743                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 744                                 /* xor with const: inverse = xor */
 745                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 746                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 747                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 748                         }
 749                         else {
 750                                 /* normal xor */
 751                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 752                                 inverse->costs   += 1;
 753                         }
 754 #endif
 755                         break;
 756                 case iro_ia32_Not: {
 757                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 758                         inverse->costs   += 1;
 759                         break;
 760                 }
 761                 case iro_ia32_Neg: {
 762                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 763                         inverse->costs   += 1;
 764                         break;
 765                 }
 766                 default:
 767                         /* inverse operation not supported */
 768                         return NULL;
 769         }
 770
 771         return inverse;
 772 }
 773
 774 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 775 {
 776         if(mode_is_float(mode))
 777                 return mode_D;
 778
 779         return mode_Iu;
 780 }
 781
 782 /**
 783  * Get the mode that should be used for spilling value node
 784  */
 785 static ir_mode *get_spill_mode(const ir_node *node)
 786 {
 787         ir_mode *mode = get_irn_mode(node);
 788         return get_spill_mode_mode(mode);
 789 }
 790
 791 /**
 792  * Checks whether an addressmode reload for a node with mode mode is compatible
 793  * with a spillslot of mode spill_mode
 794  */
 795 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 796 {
 797         return !mode_is_float(mode) || mode == spillmode;
 798 }
 799
 800 /**
 801  * Check if irn can load its operand at position i from memory (source addressmode).
 802  * @param irn    The irn to be checked
 803  * @param i      The operands position
 804  * @return Non-Zero if operand can be loaded
 805  */
 806 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 807 {
 808         ir_node       *op        = get_irn_n(irn, i);
 809         const ir_mode *mode      = get_irn_mode(op);
 810         const ir_mode *spillmode = get_spill_mode(op);
 811
 812         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 813             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 814             !ia32_is_spillmode_compatible(mode, spillmode) ||
 815             is_ia32_use_frame(irn))                            /* must not already use frame */
 816                 return 0;
 817
 818         switch (get_ia32_am_support(irn)) {
 819                 case ia32_am_none:
 820                         return 0;
 821
 822                 case ia32_am_unary:
 823                         if (i != n_ia32_unary_op)
 824                                 return 0;
 825                         break;
 826
 827                 case ia32_am_binary:
 828                         switch (i) {
 829                                 case n_ia32_binary_left: {
 830                                         const arch_register_req_t *req;
 831                                         if (!is_ia32_commutative(irn))
 832                                                 return 0;
 833
 834                                         /* we can't swap left/right for limited registers
 835                                          * (As this (currently) breaks constraint handling copies)
 836                                          */
 837                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 838                                         if (req->type & arch_register_req_type_limited)
 839                                                 return 0;
 840                                         break;
 841                                 }
 842
 843                                 case n_ia32_binary_right:
 844                                         break;
 845
 846                                 default:
 847                                         return 0;
 848                         }
 849                         break;
 850
 851                 default:
 852                         panic("Unknown AM type");
 853         }
 854
 855         /* HACK: must not already use "real" memory.
 856          * This can happen for Call and Div */
 857         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 858                 return 0;
 859
 860         return 1;
 861 }
 862
 863 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 864                                         unsigned int i)
 865 {
 866         ir_mode *load_mode;
 867         ir_mode *dest_op_mode;
 868
 869         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 870
 871         set_ia32_op_type(irn, ia32_AddrModeS);
 872
 873         load_mode    = get_irn_mode(get_irn_n(irn, i));
 874         dest_op_mode = get_ia32_ls_mode(irn);
 875         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 876                 set_ia32_ls_mode(irn, load_mode);
 877         }
 878         set_ia32_use_frame(irn);
 879         set_ia32_need_stackent(irn);
 880
 881         if (i == n_ia32_binary_left                    &&
 882             get_ia32_am_support(irn) == ia32_am_binary &&
 883             /* immediates are only allowed on the right side */
 884             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 885                 ia32_swap_left_right(irn);
 886                 i = n_ia32_binary_right;
 887         }
 888
 889         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 890
 891         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 892         set_irn_n(irn, n_ia32_mem,  spill);
 893         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 894         set_ia32_is_reload(irn);
 895 }
 896
 897 static const be_abi_callbacks_t ia32_abi_callbacks = {
 898         ia32_abi_init,
 899         ia32_abi_done,
 900         ia32_abi_get_between_type,
 901         ia32_abi_dont_save_regs,
 902         ia32_abi_prologue,
 903         ia32_abi_epilogue
 904 };
 905
 906 /* fill register allocator interface */
 907
 908 static const arch_irn_ops_t ia32_irn_ops = {
 909         ia32_get_irn_reg_req,
 910         ia32_set_irn_reg,
 911         ia32_get_irn_reg,
 912         ia32_classify,
 913         ia32_get_flags,
 914         ia32_get_frame_entity,
 915         ia32_set_frame_entity,
 916         ia32_set_frame_offset,
 917         ia32_get_sp_bias,
 918         ia32_get_inverse,
 919         ia32_get_op_estimated_cost,
 920         ia32_possible_memory_operand,
 921         ia32_perform_memory_operand,
 922 };
 923
 924 /**************************************************
 925  *                _                         _  __
 926  *               | |                       (_)/ _|
 927  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 928  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 929  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 930  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 931  *                        __/ |
 932  *                       |___/
 933  **************************************************/
 934
 935 static ir_entity *mcount = NULL;
 936
 937 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 938
 939 static void ia32_before_abi(void *self) {
 940         lower_mode_b_config_t lower_mode_b_config = {
 941                 mode_Iu,  /* lowered mode */
 942                 mode_Bu,  /* preferred mode for set */
 943                 0,        /* don't lower direct compares */
 944         };
 945         ia32_code_gen_t *cg = self;
 946
 947         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 948         if (cg->dump)
 949                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 950         if (cg->gprof) {
 951                 if (mcount == NULL) {
 952                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 953                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 954                         /* FIXME: enter the right ld_ident here */
 955                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 956                         set_entity_visibility(mcount, visibility_external_allocated);
 957                 }
 958                 instrument_initcall(cg->irg, mcount);
 959         }
 960 }
 961
 962 /**
 963  * Transforms the standard firm graph into
 964  * an ia32 firm graph
 965  */
 966 static void ia32_prepare_graph(void *self) {
 967         ia32_code_gen_t *cg = self;
 968
 969         /* do local optimizations */
 970         optimize_graph_df(cg->irg);
 971
 972         /* TODO: we often have dead code reachable through out-edges here. So for
 973          * now we rebuild edges (as we need correct user count for code selection)
 974          */
 975 #if 1
 976         edges_deactivate(cg->irg);
 977         edges_activate(cg->irg);
 978 #endif
 979
 980         if (cg->dump)
 981                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 982
 983         switch (be_transformer) {
 984         case TRANSFORMER_DEFAULT:
 985                 /* transform remaining nodes into assembler instructions */
 986                 ia32_transform_graph(cg);
 987                 break;
 988
 989 #ifdef FIRM_GRGEN_BE
 990         case TRANSFORMER_PBQP:
 991         case TRANSFORMER_RAND:
 992                 /* transform nodes into assembler instructions by PBQP magic */
 993                 ia32_transform_graph_by_pbqp(cg);
 994                 break;
 995 #endif
 996
 997         default:
 998                 panic("invalid transformer");
 999         }
1000
1001         /* do local optimizations (mainly CSE) */
1002         optimize_graph_df(cg->irg);
1003
1004         if (cg->dump)
1005                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
1006
1007         /* optimize address mode */
1008         ia32_optimize_graph(cg);
1009
1010         /* do code placement, to optimize the position of constants */
1011         place_code(cg->irg);
1012
1013         if (cg->dump)
1014                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1015 }
1016
1017 ir_node *turn_back_am(ir_node *node)
1018 {
1019         ir_graph *irg   = current_ir_graph;
1020         dbg_info *dbgi  = get_irn_dbg_info(node);
1021         ir_node  *block = get_nodes_block(node);
1022         ir_node  *base  = get_irn_n(node, n_ia32_base);
1023         ir_node  *index = get_irn_n(node, n_ia32_index);
1024         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1025         ir_node  *noreg;
1026
1027         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1028         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1029
1030         ia32_copy_am_attrs(load, node);
1031         if (is_ia32_is_reload(node))
1032                 set_ia32_is_reload(load);
1033         set_irn_n(node, n_ia32_mem, new_NoMem());
1034
1035         switch (get_ia32_am_support(node)) {
1036                 case ia32_am_unary:
1037                         set_irn_n(node, n_ia32_unary_op, load_res);
1038                         break;
1039
1040                 case ia32_am_binary:
1041                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
1042                                 set_irn_n(node, n_ia32_binary_left, load_res);
1043                         } else {
1044                                 set_irn_n(node, n_ia32_binary_right, load_res);
1045                         }
1046                         break;
1047
1048                 default:
1049                         panic("Unknown AM type");
1050         }
1051         noreg = ia32_new_NoReg_gp(ia32_current_cg);
1052         set_irn_n(node, n_ia32_base,  noreg);
1053         set_irn_n(node, n_ia32_index, noreg);
1054         set_ia32_am_offs_int(node, 0);
1055         set_ia32_am_sc(node, NULL);
1056         set_ia32_am_scale(node, 0);
1057         clear_ia32_am_sc_sign(node);
1058
1059         /* rewire mem-proj */
1060         if (get_irn_mode(node) == mode_T) {
1061                 const ir_edge_t *edge;
1062                 foreach_out_edge(node, edge) {
1063                         ir_node *out = get_edge_src_irn(edge);
1064                         if (get_irn_mode(out) == mode_M) {
1065                                 set_Proj_pred(out, load);
1066                                 set_Proj_proj(out, pn_ia32_Load_M);
1067                                 break;
1068                         }
1069                 }
1070         }
1071
1072         set_ia32_op_type(node, ia32_Normal);
1073         if (sched_is_scheduled(node))
1074                 sched_add_before(node, load);
1075
1076         return load_res;
1077 }
1078
1079 static ir_node *flags_remat(ir_node *node, ir_node *after)
1080 {
1081         /* we should turn back source address mode when rematerializing nodes */
1082         ia32_op_type_t type;
1083         ir_node        *block;
1084         ir_node        *copy;
1085
1086         if (is_Block(after)) {
1087                 block = after;
1088         } else {
1089                 block = get_nodes_block(after);
1090         }
1091
1092         type = get_ia32_op_type(node);
1093         switch (type) {
1094                 case ia32_AddrModeS:
1095                         turn_back_am(node);
1096                         break;
1097
1098                 case ia32_AddrModeD:
1099                         /* TODO implement this later... */
1100                         panic("found DestAM with flag user %+F this should not happen", node);
1101                         break;
1102
1103                 default: assert(type == ia32_Normal); break;
1104         }
1105
1106         copy = exact_copy(node);
1107         set_nodes_block(copy, block);
1108         sched_add_after(after, copy);
1109
1110         return copy;
1111 }
1112
1113 /**
1114  * Called before the register allocator.
1115  */
1116 static void ia32_before_ra(void *self) {
1117         ia32_code_gen_t *cg = self;
1118
1119         /* setup fpu rounding modes */
1120         ia32_setup_fpu_mode(cg);
1121
1122         /* fixup flags */
1123         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1124                            &flags_remat);
1125
1126         ia32_add_missing_keeps(cg);
1127 }
1128
1129
1130 /**
1131  * Transforms a be_Reload into a ia32 Load.
1132  */
1133 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1134         ir_graph *irg        = get_irn_irg(node);
1135         dbg_info *dbg        = get_irn_dbg_info(node);
1136         ir_node *block       = get_nodes_block(node);
1137         ir_entity *ent       = be_get_frame_entity(node);
1138         ir_mode *mode        = get_irn_mode(node);
1139         ir_mode *spillmode   = get_spill_mode(node);
1140         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1141         ir_node *sched_point = NULL;
1142         ir_node *ptr         = get_irg_frame(irg);
1143         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1144         ir_node *new_op, *proj;
1145         const arch_register_t *reg;
1146
1147         if (sched_is_scheduled(node)) {
1148                 sched_point = sched_prev(node);
1149         }
1150
1151         if (mode_is_float(spillmode)) {
1152                 if (ia32_cg_config.use_sse2)
1153                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1154                 else
1155                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1156         }
1157         else if (get_mode_size_bits(spillmode) == 128) {
1158                 /* Reload 128 bit SSE registers */
1159                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1160         }
1161         else
1162                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1163
1164         set_ia32_op_type(new_op, ia32_AddrModeS);
1165         set_ia32_ls_mode(new_op, spillmode);
1166         set_ia32_frame_ent(new_op, ent);
1167         set_ia32_use_frame(new_op);
1168         set_ia32_is_reload(new_op);
1169
1170         DBG_OPT_RELOAD2LD(node, new_op);
1171
1172         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1173
1174         if (sched_point) {
1175                 sched_add_after(sched_point, new_op);
1176                 sched_remove(node);
1177         }
1178
1179         /* copy the register from the old node to the new Load */
1180         reg = arch_get_irn_register(node);
1181         arch_set_irn_register(new_op, reg);
1182
1183         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1184
1185         exchange(node, proj);
1186 }
1187
1188 /**
1189  * Transforms a be_Spill node into a ia32 Store.
1190  */
1191 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1192         ir_graph *irg  = get_irn_irg(node);
1193         dbg_info *dbg  = get_irn_dbg_info(node);
1194         ir_node *block = get_nodes_block(node);
1195         ir_entity *ent = be_get_frame_entity(node);
1196         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1197         ir_mode *mode  = get_spill_mode(spillval);
1198         ir_node *noreg = ia32_new_NoReg_gp(cg);
1199         ir_node *nomem = new_rd_NoMem(irg);
1200         ir_node *ptr   = get_irg_frame(irg);
1201         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1202         ir_node *store;
1203         ir_node *sched_point = NULL;
1204
1205         if (sched_is_scheduled(node)) {
1206                 sched_point = sched_prev(node);
1207         }
1208
1209         /* No need to spill unknown values... */
1210         if(is_ia32_Unknown_GP(val) ||
1211                 is_ia32_Unknown_VFP(val) ||
1212                 is_ia32_Unknown_XMM(val)) {
1213                 store = nomem;
1214                 if(sched_point)
1215                         sched_remove(node);
1216
1217                 exchange(node, store);
1218                 return;
1219         }
1220
1221         if (mode_is_float(mode)) {
1222                 if (ia32_cg_config.use_sse2)
1223                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1224                 else
1225                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1226         } else if (get_mode_size_bits(mode) == 128) {
1227                 /* Spill 128 bit SSE registers */
1228                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1229         } else if (get_mode_size_bits(mode) == 8) {
1230                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1231         } else {
1232                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1233         }
1234
1235         set_ia32_op_type(store, ia32_AddrModeD);
1236         set_ia32_ls_mode(store, mode);
1237         set_ia32_frame_ent(store, ent);
1238         set_ia32_use_frame(store);
1239         set_ia32_is_spill(store);
1240         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1241         DBG_OPT_SPILL2ST(node, store);
1242
1243         if (sched_point) {
1244                 sched_add_after(sched_point, store);
1245                 sched_remove(node);
1246         }
1247
1248         exchange(node, store);
1249 }
1250
1251 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1252         ir_graph *irg = get_irn_irg(node);
1253         dbg_info *dbg = get_irn_dbg_info(node);
1254         ir_node *block = get_nodes_block(node);
1255         ir_node *noreg = ia32_new_NoReg_gp(cg);
1256         ir_node *frame = get_irg_frame(irg);
1257
1258         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1259
1260         set_ia32_frame_ent(push, ent);
1261         set_ia32_use_frame(push);
1262         set_ia32_op_type(push, ia32_AddrModeS);
1263         set_ia32_ls_mode(push, mode_Is);
1264         set_ia32_is_spill(push);
1265
1266         sched_add_before(schedpoint, push);
1267         return push;
1268 }
1269
1270 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1271         ir_graph *irg = get_irn_irg(node);
1272         dbg_info *dbg = get_irn_dbg_info(node);
1273         ir_node *block = get_nodes_block(node);
1274         ir_node *noreg = ia32_new_NoReg_gp(cg);
1275         ir_node *frame = get_irg_frame(irg);
1276
1277         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1278
1279         set_ia32_frame_ent(pop, ent);
1280         set_ia32_use_frame(pop);
1281         set_ia32_op_type(pop, ia32_AddrModeD);
1282         set_ia32_ls_mode(pop, mode_Is);
1283         set_ia32_is_reload(pop);
1284
1285         sched_add_before(schedpoint, pop);
1286
1287         return pop;
1288 }
1289
1290 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1291 {
1292         ir_graph *irg = get_irn_irg(node);
1293         dbg_info *dbg = get_irn_dbg_info(node);
1294         ir_node *block = get_nodes_block(node);
1295         ir_mode *spmode = mode_Iu;
1296         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1297         ir_node *sp;
1298
1299         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1300         arch_set_irn_register(sp, spreg);
1301
1302         return sp;
1303 }
1304
1305 /**
1306  * Transform MemPerm, currently we do this the ugly way and produce
1307  * push/pop into/from memory cascades. This is possible without using
1308  * any registers.
1309  */
1310 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1311 {
1312         ir_graph        *irg   = get_irn_irg(node);
1313         ir_node         *block = get_nodes_block(node);
1314         ir_node         *sp    = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1315         int              arity = be_get_MemPerm_entity_arity(node);
1316         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1317         ir_node         *in[1];
1318         ir_node         *keep;
1319         int              i;
1320         const ir_edge_t *edge;
1321         const ir_edge_t *next;
1322
1323         /* create Pushs */
1324         for(i = 0; i < arity; ++i) {
1325                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1326                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1327                 ir_type *enttype = get_entity_type(inent);
1328                 unsigned entsize = get_type_size_bytes(enttype);
1329                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1330                 ir_node *mem = get_irn_n(node, i + 1);
1331                 ir_node *push;
1332
1333                 /* work around cases where entities have different sizes */
1334                 if(entsize2 < entsize)
1335                         entsize = entsize2;
1336                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1337
1338                 push = create_push(cg, node, node, sp, mem, inent);
1339                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1340                 if(entsize == 8) {
1341                         /* add another push after the first one */
1342                         push = create_push(cg, node, node, sp, mem, inent);
1343                         add_ia32_am_offs_int(push, 4);
1344                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1345                 }
1346
1347                 set_irn_n(node, i, new_Bad());
1348         }
1349
1350         /* create pops */
1351         for(i = arity - 1; i >= 0; --i) {
1352                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1353                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1354                 ir_type *enttype = get_entity_type(outent);
1355                 unsigned entsize = get_type_size_bytes(enttype);
1356                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1357                 ir_node *pop;
1358
1359                 /* work around cases where entities have different sizes */
1360                 if(entsize2 < entsize)
1361                         entsize = entsize2;
1362                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1363
1364                 pop = create_pop(cg, node, node, sp, outent);
1365                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1366                 if(entsize == 8) {
1367                         add_ia32_am_offs_int(pop, 4);
1368
1369                         /* add another pop after the first one */
1370                         pop = create_pop(cg, node, node, sp, outent);
1371                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1372                 }
1373
1374                 pops[i] = pop;
1375         }
1376
1377         in[0] = sp;
1378         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1379         sched_add_before(node, keep);
1380
1381         /* exchange memprojs */
1382         foreach_out_edge_safe(node, edge, next) {
1383                 ir_node *proj = get_edge_src_irn(edge);
1384                 int p = get_Proj_proj(proj);
1385
1386                 assert(p < arity);
1387
1388                 set_Proj_pred(proj, pops[p]);
1389                 set_Proj_proj(proj, pn_ia32_Pop_M);
1390         }
1391
1392         /* remove memperm */
1393         arity = get_irn_arity(node);
1394         for(i = 0; i < arity; ++i) {
1395                 set_irn_n(node, i, new_Bad());
1396         }
1397         sched_remove(node);
1398 }
1399
1400 /**
1401  * Block-Walker: Calls the transform functions Spill and Reload.
1402  */
1403 static void ia32_after_ra_walker(ir_node *block, void *env) {
1404         ir_node *node, *prev;
1405         ia32_code_gen_t *cg = env;
1406
1407         /* beware: the schedule is changed here */
1408         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1409                 prev = sched_prev(node);
1410
1411                 if (be_is_Reload(node)) {
1412                         transform_to_Load(cg, node);
1413                 } else if (be_is_Spill(node)) {
1414                         transform_to_Store(cg, node);
1415                 } else if (be_is_MemPerm(node)) {
1416                         transform_MemPerm(cg, node);
1417                 }
1418         }
1419 }
1420
1421 /**
1422  * Collects nodes that need frame entities assigned.
1423  */
1424 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1425 {
1426         be_fec_env_t  *env = data;
1427         const ir_mode *mode;
1428         int            align;
1429
1430         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1431                 mode  = get_spill_mode_mode(get_irn_mode(node));
1432                 align = get_mode_size_bytes(mode);
1433         } else if (is_ia32_irn(node)         &&
1434                         get_ia32_frame_ent(node) == NULL &&
1435                         is_ia32_use_frame(node)) {
1436                 if (is_ia32_need_stackent(node))
1437                         goto need_stackent;
1438
1439                 switch (get_ia32_irn_opcode(node)) {
1440 need_stackent:
1441                         case iro_ia32_Load: {
1442                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1443
1444                                 if (attr->data.need_32bit_stackent) {
1445                                         mode = mode_Is;
1446                                 } else if (attr->data.need_64bit_stackent) {
1447                                         mode = mode_Ls;
1448                                 } else {
1449                                         mode = get_ia32_ls_mode(node);
1450                                         if (is_ia32_is_reload(node))
1451                                                 mode = get_spill_mode_mode(mode);
1452                                 }
1453                                 align = get_mode_size_bytes(mode);
1454                                 break;
1455                         }
1456
1457                         case iro_ia32_vfild:
1458                         case iro_ia32_vfld:
1459                         case iro_ia32_xLoad: {
1460                                 mode  = get_ia32_ls_mode(node);
1461                                 align = 4;
1462                                 break;
1463                         }
1464
1465                         case iro_ia32_FldCW: {
1466                                 /* although 2 byte would be enough 4 byte performs best */
1467                                 mode  = mode_Iu;
1468                                 align = 4;
1469                                 break;
1470                         }
1471
1472                         default:
1473 #ifndef NDEBUG
1474                                 panic("unexpected frame user while collection frame entity nodes");
1475
1476                         case iro_ia32_FnstCW:
1477                         case iro_ia32_Store8Bit:
1478                         case iro_ia32_Store:
1479                         case iro_ia32_fst:
1480                         case iro_ia32_fstp:
1481                         case iro_ia32_vfist:
1482                         case iro_ia32_vfisttp:
1483                         case iro_ia32_vfst:
1484                         case iro_ia32_xStore:
1485                         case iro_ia32_xStoreSimple:
1486 #endif
1487                                 return;
1488                 }
1489         } else {
1490                 return;
1491         }
1492         be_node_needs_frame_entity(env, node, mode, align);
1493 }
1494
1495 /**
1496  * We transform Spill and Reload here. This needs to be done before
1497  * stack biasing otherwise we would miss the corrected offset for these nodes.
1498  */
1499 static void ia32_after_ra(void *self) {
1500         ia32_code_gen_t *cg = self;
1501         ir_graph *irg = cg->irg;
1502         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1503
1504         /* create and coalesce frame entities */
1505         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1506         be_assign_entities(fec_env);
1507         be_free_frame_entity_coalescer(fec_env);
1508
1509         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1510 }
1511
1512 /**
1513  * Last touchups for the graph before emit: x87 simulation to replace the
1514  * virtual with real x87 instructions, creating a block schedule and peephole
1515  * optimisations.
1516  */
1517 static void ia32_finish(void *self) {
1518         ia32_code_gen_t *cg = self;
1519         ir_graph        *irg = cg->irg;
1520
1521         ia32_finish_irg(irg, cg);
1522
1523         /* we might have to rewrite x87 virtual registers */
1524         if (cg->do_x87_sim) {
1525                 x87_simulate_graph(cg->birg);
1526         }
1527
1528         /* do peephole optimisations */
1529         ia32_peephole_optimization(cg);
1530
1531         /* create block schedule, this also removes empty blocks which might
1532          * produce critical edges */
1533         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1534 }
1535
1536 /**
1537  * Emits the code, closes the output file and frees
1538  * the code generator interface.
1539  */
1540 static void ia32_codegen(void *self) {
1541         ia32_code_gen_t *cg = self;
1542         ir_graph        *irg = cg->irg;
1543
1544         ia32_gen_routine(cg, irg);
1545
1546         cur_reg_set = NULL;
1547
1548         /* remove it from the isa */
1549         cg->isa->cg = NULL;
1550
1551         assert(ia32_current_cg == cg);
1552         ia32_current_cg = NULL;
1553
1554         /* de-allocate code generator */
1555         del_set(cg->reg_set);
1556         free(cg);
1557 }
1558
1559 /**
1560  * Returns the node representing the PIC base.
1561  */
1562 static ir_node *ia32_get_pic_base(void *self) {
1563         ir_node         *block;
1564         ia32_code_gen_t *cg      = self;
1565         ir_node         *get_eip = cg->get_eip;
1566         if (get_eip != NULL)
1567                 return get_eip;
1568
1569         block       = get_irg_start_block(cg->irg);
1570         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1571         cg->get_eip = get_eip;
1572
1573         be_dep_on_frame(get_eip);
1574         return get_eip;
1575 }
1576
1577 static void *ia32_cg_init(be_irg_t *birg);
1578
1579 static const arch_code_generator_if_t ia32_code_gen_if = {
1580         ia32_cg_init,
1581         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1582         ia32_before_abi,     /* before abi introduce hook */
1583         ia32_prepare_graph,
1584         NULL,                /* spill */
1585         ia32_before_ra,      /* before register allocation hook */
1586         ia32_after_ra,       /* after register allocation hook */
1587         ia32_finish,         /* called before codegen */
1588         ia32_codegen         /* emit && done */
1589 };
1590
1591 /**
1592  * Initializes a IA32 code generator.
1593  */
1594 static void *ia32_cg_init(be_irg_t *birg) {
1595         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1596         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1597
1598         cg->impl      = &ia32_code_gen_if;
1599         cg->irg       = birg->irg;
1600         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1601         cg->isa       = isa;
1602         cg->birg      = birg;
1603         cg->blk_sched = NULL;
1604         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1605         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1606
1607         if (cg->gprof) {
1608                 /* Linux gprof implementation needs base pointer */
1609                 birg->main_env->options->omit_fp = 0;
1610         }
1611
1612         /* enter it */
1613         isa->cg = cg;
1614
1615 #ifndef NDEBUG
1616         if (isa->name_obst) {
1617                 obstack_free(isa->name_obst, NULL);
1618                 obstack_init(isa->name_obst);
1619         }
1620 #endif /* NDEBUG */
1621
1622         cur_reg_set = cg->reg_set;
1623
1624         assert(ia32_current_cg == NULL);
1625         ia32_current_cg = cg;
1626
1627         return (arch_code_generator_t *)cg;
1628 }
1629
1630
1631
1632 /*****************************************************************
1633  *  ____             _                  _   _____  _____
1634  * |  _ \           | |                | | |_   _|/ ____|  /\
1635  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1636  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1637  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1638  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1639  *
1640  *****************************************************************/
1641
1642 /**
1643  * Set output modes for GCC
1644  */
1645 static const tarval_mode_info mo_integer = {
1646         TVO_HEX,
1647         "0x",
1648         NULL,
1649 };
1650
1651 /*
1652  * set the tarval output mode of all integer modes to decimal
1653  */
1654 static void set_tarval_output_modes(void)
1655 {
1656         int i;
1657
1658         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1659                 ir_mode *mode = get_irp_mode(i);
1660
1661                 if (mode_is_int(mode))
1662                         set_tarval_mode_output_option(mode, &mo_integer);
1663         }
1664 }
1665
1666 const arch_isa_if_t ia32_isa_if;
1667
1668 /**
1669  * The template that generates a new ISA object.
1670  * Note that this template can be changed by command line
1671  * arguments.
1672  */
1673 static ia32_isa_t ia32_isa_template = {
1674         {
1675                 &ia32_isa_if,            /* isa interface implementation */
1676                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1677                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1678                 -1,                      /* stack direction */
1679                 2,                       /* power of two stack alignment, 2^2 == 4 */
1680                 NULL,                    /* main environment */
1681                 7,                       /* costs for a spill instruction */
1682                 5,                       /* costs for a reload instruction */
1683         },
1684         NULL,                    /* 16bit register names */
1685         NULL,                    /* 8bit register names */
1686         NULL,                    /* 8bit register names high */
1687         NULL,                    /* types */
1688         NULL,                    /* tv_ents */
1689         NULL,                    /* current code generator */
1690         NULL,                    /* abstract machine */
1691 #ifndef NDEBUG
1692         NULL,                    /* name obstack */
1693 #endif
1694 };
1695
1696 static void init_asm_constraints(void)
1697 {
1698         be_init_default_asm_constraint_flags();
1699
1700         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1701         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1702         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1703         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1704         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1705         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1706         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1707         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1708         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1709         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1710         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1711         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1712         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1713         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1714         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1715         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1716         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1717         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1718         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1719         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1720
1721         /* no support for autodecrement/autoincrement */
1722         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1723         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1724         /* no float consts */
1725         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1726         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1727         /* makes no sense on x86 */
1728         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1729         /* no support for sse consts yet */
1730         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1731         /* no support for x87 consts yet */
1732         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1733         /* no support for mmx registers yet */
1734         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1735         /* not available in 32bit mode */
1736         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1737         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1738
1739         /* no code yet to determine register class needed... */
1740         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1741 }
1742
1743 /**
1744  * Initializes the backend ISA.
1745  */
1746 static arch_env_t *ia32_init(FILE *file_handle) {
1747         static int inited = 0;
1748         ia32_isa_t *isa;
1749         int        i, n;
1750
1751         if (inited)
1752                 return NULL;
1753         inited = 1;
1754
1755         set_tarval_output_modes();
1756
1757         isa = XMALLOC(ia32_isa_t);
1758         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1759
1760         if(mode_fpcw == NULL) {
1761                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1762         }
1763
1764         ia32_register_init();
1765         ia32_create_opcodes(&ia32_irn_ops);
1766
1767         be_emit_init(file_handle);
1768         isa->regs_16bit     = pmap_create();
1769         isa->regs_8bit      = pmap_create();
1770         isa->regs_8bit_high = pmap_create();
1771         isa->types          = pmap_create();
1772         isa->tv_ent         = pmap_create();
1773         isa->cpu            = ia32_init_machine_description();
1774
1775         ia32_build_16bit_reg_map(isa->regs_16bit);
1776         ia32_build_8bit_reg_map(isa->regs_8bit);
1777         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1778
1779 #ifndef NDEBUG
1780         isa->name_obst = XMALLOC(struct obstack);
1781         obstack_init(isa->name_obst);
1782 #endif /* NDEBUG */
1783
1784         /* enter the ISA object into the intrinsic environment */
1785         intrinsic_env.isa = isa;
1786         ia32_handle_intrinsics();
1787
1788         /* emit asm includes */
1789         n = get_irp_n_asms();
1790         for (i = 0; i < n; ++i) {
1791                 be_emit_cstring("#APP\n");
1792                 be_emit_ident(get_irp_asm(i));
1793                 be_emit_cstring("\n#NO_APP\n");
1794         }
1795
1796         /* needed for the debug support */
1797         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1798         be_emit_cstring(".Ltext0:\n");
1799         be_emit_write_line();
1800
1801         /* we mark referenced global entities, so we can only emit those which
1802          * are actually referenced. (Note: you mustn't use the type visited flag
1803          * elsewhere in the backend)
1804          */
1805         inc_master_type_visited();
1806
1807         return &isa->arch_env;
1808 }
1809
1810
1811
1812 /**
1813  * Closes the output file and frees the ISA structure.
1814  */
1815 static void ia32_done(void *self) {
1816         ia32_isa_t *isa = self;
1817
1818         /* emit now all global declarations */
1819         be_gas_emit_decls(isa->arch_env.main_env, 1);
1820
1821         pmap_destroy(isa->regs_16bit);
1822         pmap_destroy(isa->regs_8bit);
1823         pmap_destroy(isa->regs_8bit_high);
1824         pmap_destroy(isa->tv_ent);
1825         pmap_destroy(isa->types);
1826
1827 #ifndef NDEBUG
1828         obstack_free(isa->name_obst, NULL);
1829 #endif /* NDEBUG */
1830
1831         be_emit_exit();
1832
1833         free(self);
1834 }
1835
1836
1837 /**
1838  * Return the number of register classes for this architecture.
1839  * We report always these:
1840  *  - the general purpose registers
1841  *  - the SSE floating point register set
1842  *  - the virtual floating point registers
1843  *  - the SSE vector register set
1844  */
1845 static unsigned ia32_get_n_reg_class(const void *self) {
1846         (void) self;
1847         return N_CLASSES;
1848 }
1849
1850 /**
1851  * Return the register class for index i.
1852  */
1853 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1854                                                        unsigned i)
1855 {
1856         (void) self;
1857         assert(i < N_CLASSES);
1858         return &ia32_reg_classes[i];
1859 }
1860
1861 /**
1862  * Get the register class which shall be used to store a value of a given mode.
1863  * @param self The this pointer.
1864  * @param mode The mode in question.
1865  * @return A register class which can hold values of the given mode.
1866  */
1867 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1868                 const ir_mode *mode)
1869 {
1870         (void) self;
1871
1872         if (mode_is_float(mode)) {
1873                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1874         }
1875         else
1876                 return &ia32_reg_classes[CLASS_ia32_gp];
1877 }
1878
1879 /**
1880  * Get the ABI restrictions for procedure calls.
1881  * @param self        The this pointer.
1882  * @param method_type The type of the method (procedure) in question.
1883  * @param abi         The abi object to be modified
1884  */
1885 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1886                               be_abi_call_t *abi)
1887 {
1888         ir_type  *tp;
1889         ir_mode  *mode;
1890         unsigned  cc;
1891         int       n, i, regnum;
1892         int                 pop_amount = 0;
1893         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1894
1895         (void) self;
1896
1897         /* set abi flags for calls */
1898         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1899         call_flags.bits.store_args_sequential = 0;
1900         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1901         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1902         call_flags.bits.call_has_imm          = 0;  /* No call immediates, we handle this by ourselves */
1903
1904         /* set parameter passing style */
1905         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1906
1907         if (get_method_variadicity(method_type) == variadicity_variadic) {
1908                 /* pass all parameters of a variadic function on the stack */
1909                 cc = cc_cdecl_set;
1910         } else {
1911                 cc = get_method_calling_convention(method_type);
1912                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1913                     ia32_cg_config.optimize_cc) {
1914                         /* set the calling conventions to register parameter */
1915                         cc = (cc & ~cc_bits) | cc_reg_param;
1916                 }
1917         }
1918
1919         /* we have to pop the shadow parameter ourself for compound calls */
1920         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1921                         && !(cc & cc_reg_param)) {
1922                 pop_amount += get_mode_size_bytes(mode_P_data);
1923         }
1924
1925         n = get_method_n_params(method_type);
1926         for (i = regnum = 0; i < n; i++) {
1927                 ir_mode               *mode;
1928                 const arch_register_t *reg = NULL;
1929
1930                 tp   = get_method_param_type(method_type, i);
1931                 mode = get_type_mode(tp);
1932                 if (mode != NULL) {
1933                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1934                 }
1935                 if (reg != NULL) {
1936                         be_abi_call_param_reg(abi, i, reg);
1937                         ++regnum;
1938                 } else {
1939                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1940                          * movl has a shorter opcode than mov[sz][bw]l */
1941                         ir_mode *load_mode = mode;
1942
1943                         if (mode != NULL) {
1944                                 unsigned size = get_mode_size_bytes(mode);
1945
1946                                 if (cc & cc_callee_clear_stk) {
1947                                         pop_amount += (size + 3U) & ~3U;
1948                                 }
1949
1950                                 if (size < 4) load_mode = mode_Iu;
1951                         }
1952
1953                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1954                 }
1955         }
1956
1957         be_abi_call_set_pop(abi, pop_amount);
1958
1959         /* set return registers */
1960         n = get_method_n_ress(method_type);
1961
1962         assert(n <= 2 && "more than two results not supported");
1963
1964         /* In case of 64bit returns, we will have two 32bit values */
1965         if (n == 2) {
1966                 tp   = get_method_res_type(method_type, 0);
1967                 mode = get_type_mode(tp);
1968
1969                 assert(!mode_is_float(mode) && "two FP results not supported");
1970
1971                 tp   = get_method_res_type(method_type, 1);
1972                 mode = get_type_mode(tp);
1973
1974                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1975
1976                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1977                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1978         }
1979         else if (n == 1) {
1980                 const arch_register_t *reg;
1981
1982                 tp   = get_method_res_type(method_type, 0);
1983                 assert(is_atomic_type(tp));
1984                 mode = get_type_mode(tp);
1985
1986                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1987
1988                 be_abi_call_res_reg(abi, 0, reg);
1989         }
1990 }
1991
1992 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1993 {
1994         (void) block_env;
1995
1996         if(!is_ia32_irn(irn)) {
1997                 return -1;
1998         }
1999
2000         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
2001                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
2002                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
2003                 || is_ia32_Immediate(irn))
2004                 return 0;
2005
2006         return 1;
2007 }
2008
2009 /**
2010  * Initializes the code generator interface.
2011  */
2012 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
2013 {
2014         (void) self;
2015         return &ia32_code_gen_if;
2016 }
2017
2018 /**
2019  * Returns the estimated execution time of an ia32 irn.
2020  */
2021 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2022         (void) env;
2023         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2024 }
2025
2026 list_sched_selector_t ia32_sched_selector;
2027
2028 /**
2029  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2030  */
2031 static const list_sched_selector_t *ia32_get_list_sched_selector(
2032                 const void *self, list_sched_selector_t *selector)
2033 {
2034         (void) self;
2035         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2036         ia32_sched_selector.exectime              = ia32_sched_exectime;
2037         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2038         return &ia32_sched_selector;
2039 }
2040
2041 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2042 {
2043         (void) self;
2044         return NULL;
2045 }
2046
2047 /**
2048  * Returns the necessary byte alignment for storing a register of given class.
2049  */
2050 static int ia32_get_reg_class_alignment(const void *self,
2051                                         const arch_register_class_t *cls)
2052 {
2053         ir_mode *mode = arch_register_class_mode(cls);
2054         int bytes     = get_mode_size_bytes(mode);
2055         (void) self;
2056
2057         if (mode_is_float(mode) && bytes > 8)
2058                 return 16;
2059         return bytes;
2060 }
2061
2062 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2063                 const void *self, const ir_node *irn)
2064 {
2065         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2066                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2067                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2068                 NULL,
2069         };
2070         static const be_execution_unit_t *_allowed_units_GP[] = {
2071                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2072                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2073                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2074                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2075                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2076                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2077                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2078                 NULL,
2079         };
2080         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2081                 &be_machine_execution_units_DUMMY[0],
2082                 NULL,
2083         };
2084         static const be_execution_unit_t **_units_callret[] = {
2085                 _allowed_units_BRANCH,
2086                 NULL
2087         };
2088         static const be_execution_unit_t **_units_other[] = {
2089                 _allowed_units_GP,
2090                 NULL
2091         };
2092         static const be_execution_unit_t **_units_dummy[] = {
2093                 _allowed_units_DUMMY,
2094                 NULL
2095         };
2096         const be_execution_unit_t ***ret;
2097         (void) self;
2098
2099         if (is_ia32_irn(irn)) {
2100                 ret = get_ia32_exec_units(irn);
2101         } else if (is_be_node(irn)) {
2102                 if (be_is_Return(irn)) {
2103                         ret = _units_callret;
2104                 } else if (be_is_Barrier(irn)) {
2105                         ret = _units_dummy;
2106                 } else {
2107                         ret = _units_other;
2108                 }
2109         }
2110         else {
2111                 ret = _units_dummy;
2112         }
2113
2114         return ret;
2115 }
2116
2117 /**
2118  * Return the abstract ia32 machine.
2119  */
2120 static const be_machine_t *ia32_get_machine(const void *self) {
2121         const ia32_isa_t *isa = self;
2122         return isa->cpu;
2123 }
2124
2125 /**
2126  * Return irp irgs in the desired order.
2127  */
2128 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2129 {
2130         (void) self;
2131         (void) irg_list;
2132         return NULL;
2133 }
2134
2135 static void ia32_mark_remat(const void *self, ir_node *node) {
2136         (void) self;
2137         if (is_ia32_irn(node)) {
2138                 set_ia32_is_remat(node);
2139         }
2140 }
2141
2142 /**
2143  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2144  * @return 1 if allowed, 0 otherwise
2145  */
2146 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2147 {
2148         ir_node *phi;
2149         ir_node *cmp = NULL;
2150
2151         /* we can't handle psis with 64bit compares yet */
2152         if (is_Proj(sel)) {
2153                 cmp = get_Proj_pred(sel);
2154                 if (is_Cmp(cmp)) {
2155                         ir_node *left     = get_Cmp_left(cmp);
2156                         ir_mode *cmp_mode = get_irn_mode(left);
2157                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2158                                 return 0;
2159                 } else {
2160                         cmp = NULL;
2161                 }
2162         }
2163
2164         if (ia32_cg_config.use_cmov) {
2165                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2166                         pn_Cmp pn   = get_Proj_proj(sel);
2167                         ir_node *cl = get_Cmp_left(cmp);
2168                         ir_node *cr = get_Cmp_right(cmp);
2169
2170                         /* check the Phi nodes: no 64bit and no floating point cmov */
2171                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2172                                 ir_mode *mode = get_irn_mode(phi);
2173
2174                                 if (mode_is_float(mode)) {
2175                                         /* check for Min, Max */
2176                                         ir_node *t = get_Phi_pred(phi, i);
2177                                         ir_node *f = get_Phi_pred(phi, j);
2178                                         int res    = 0;
2179
2180                                         /* SSE2 supports Min & Max */
2181                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2182                                                 if (cl == t && cr == f) {
2183                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2184                                                         res = 1;
2185                                                 } else if (cl == f && cr == t) {
2186                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2187                                                         res = 1;
2188                                                 }
2189                                         }
2190                                         if (! res)
2191                                                 return 0;
2192
2193                                 } else if (get_mode_size_bits(mode) > 32)
2194                                         return 0;
2195                         }
2196                 } else {
2197                         /* check the Phi nodes: no 64bit and no floating point cmov */
2198                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2199                                 ir_mode *mode = get_irn_mode(phi);
2200
2201                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2202                                         return 0;
2203                         }
2204                 }
2205
2206                 return 1;
2207         } else {
2208                 ir_node *cl, *cr;
2209                 pn_Cmp  pn;
2210
2211                 /* No cmov, only some special cases */
2212                 if (cmp == NULL)
2213                         return 0;
2214
2215                 /* Now some supported cases here */
2216                 pn = get_Proj_proj(sel);
2217                 cl = get_Cmp_left(cmp);
2218                 cr = get_Cmp_right(cmp);
2219
2220                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2221                         ir_mode *mode = get_irn_mode(phi);
2222                         int res = 0;
2223                         ir_node *t, *f;
2224
2225                         t = get_Phi_pred(phi, i);
2226                         f = get_Phi_pred(phi, j);
2227
2228                         /* no floating point and no 64bit yet */
2229                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2230                                 return 0;
2231
2232                         if (is_Const(t) && is_Const(f)) {
2233                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2234                                         /* always support Psi(x, C1, C2) */
2235                                         res = 1;
2236                                 }
2237                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2238                                 if (0) {
2239 #if 0
2240                                 } else if (cl == t && cr == f) {
2241                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2242                                         res = 1;
2243                                 } else if (cl == f && cr == t) {
2244                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2245                                         res = 1;
2246 #endif
2247                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2248                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2249                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2250                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2251                                         res = 1;
2252                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2253                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2254                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2255                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2256                                         res = 1;
2257                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2258                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2259                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2260                                                 res = 1;
2261                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2262                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2263                                                 res = 1;
2264                                         }
2265                                 }
2266                         }
2267                         if (! res)
2268                                 return 0;
2269                 }
2270                 /* all checks passed */
2271                 return 1;
2272         }
2273         return 0;
2274 }
2275
2276 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2277 {
2278         (void) self;
2279         (void) c;
2280
2281         /* we already added all our simple flags to the flags modifier list in
2282          * init, so this flag we don't know. */
2283         return ASM_CONSTRAINT_FLAG_INVALID;
2284 }
2285
2286 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2287 {
2288         (void) self;
2289
2290         return ia32_get_clobber_register(clobber) != NULL;
2291 }
2292
2293 /**
2294  * Returns the libFirm configuration parameter for this backend.
2295  */
2296 static const backend_params *ia32_get_libfirm_params(void) {
2297         static const ir_settings_if_conv_t ifconv = {
2298                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2299                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2300         };
2301         static const ir_settings_arch_dep_t ad = {
2302                 1,                   /* also use subs */
2303                 4,                   /* maximum shifts */
2304                 31,                  /* maximum shift amount */
2305                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2306
2307                 1,  /* allow Mulhs */
2308                 1,  /* allow Mulus */
2309                 32  /* Mulh allowed up to 32 bit */
2310         };
2311         static backend_params p = {
2312                 1,     /* need dword lowering */
2313                 1,     /* support inline assembly */
2314                 0,     /* no immediate floating point mode. */
2315                 NULL,  /* no additional opcodes */
2316                 NULL,  /* will be set later */
2317                 ia32_create_intrinsic_fkt,
2318                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2319                 NULL,  /* will be set below */
2320                 NULL   /* will be set below */
2321         };
2322
2323         ia32_setup_cg_config();
2324
2325         /* doesn't really belong here, but this is the earliest place the backend
2326          * is called... */
2327         init_asm_constraints();
2328
2329         p.dep_param    = &ad;
2330         p.if_conv_info = &ifconv;
2331         return &p;
2332 }
2333
2334 static const lc_opt_enum_int_items_t gas_items[] = {
2335         { "elf",     GAS_FLAVOUR_ELF },
2336         { "mingw",   GAS_FLAVOUR_MINGW  },
2337         { "yasm",    GAS_FLAVOUR_YASM   },
2338         { "macho",   GAS_FLAVOUR_MACH_O },
2339         { NULL,      0 }
2340 };
2341
2342 static lc_opt_enum_int_var_t gas_var = {
2343         (int*) &be_gas_flavour, gas_items
2344 };
2345
2346 #ifdef FIRM_GRGEN_BE
2347 static const lc_opt_enum_int_items_t transformer_items[] = {
2348         { "default", TRANSFORMER_DEFAULT },
2349         { "pbqp",    TRANSFORMER_PBQP    },
2350         { "random",  TRANSFORMER_RAND    },
2351         { NULL,      0                   }
2352 };
2353
2354 static lc_opt_enum_int_var_t transformer_var = {
2355         (int*)&be_transformer, transformer_items
2356 };
2357 #endif
2358
2359 static const lc_opt_table_entry_t ia32_options[] = {
2360         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2361 #ifdef FIRM_GRGEN_BE
2362         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2363 #endif
2364         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2365                        &ia32_isa_template.arch_env.stack_alignment),
2366         LC_OPT_LAST
2367 };
2368
2369 const arch_isa_if_t ia32_isa_if = {
2370         ia32_init,
2371         ia32_done,
2372         ia32_get_n_reg_class,
2373         ia32_get_reg_class,
2374         ia32_get_reg_class_for_mode,
2375         ia32_get_call_abi,
2376         ia32_get_code_generator_if,
2377         ia32_get_list_sched_selector,
2378         ia32_get_ilp_sched_selector,
2379         ia32_get_reg_class_alignment,
2380         ia32_get_libfirm_params,
2381         ia32_get_allowed_execution_units,
2382         ia32_get_machine,
2383         ia32_get_irg_list,
2384         ia32_mark_remat,
2385         ia32_parse_asm_constraint,
2386         ia32_is_valid_clobber
2387 };
2388
2389 void ia32_init_emitter(void);
2390 void ia32_init_finish(void);
2391 void ia32_init_optimize(void);
2392 void ia32_init_transform(void);
2393 void ia32_init_x87(void);
2394
2395 void be_init_arch_ia32(void)
2396 {
2397         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2398         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2399
2400         lc_opt_add_table(ia32_grp, ia32_options);
2401         be_register_isa_if("ia32", &ia32_isa_if);
2402
2403         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2404
2405         ia32_init_emitter();
2406         ia32_init_finish();
2407         ia32_init_optimize();
2408         ia32_init_transform();
2409         ia32_init_x87();
2410         ia32_init_architecture();
2411 }
2412
2413 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);