nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irflag.h"
  43 #include "irgmod.h"
  44 #include "irgopt.h"
  45 #include "irbitset.h"
  46 #include "irgopt.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54 #include "instrument.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg_t.h"
  58 #include "../benode_t.h"
  59 #include "../belower.h"
  60 #include "../besched_t.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../beilpsched.h"
  68 #include "../bespillslots.h"
  69 #include "../bemodule.h"
  70 #include "../begnuas.h"
  71 #include "../bestate.h"
  72 #include "../beflags.h"
  73
  74 #include "bearch_ia32_t.h"
  75
  76 #include "ia32_new_nodes.h"
  77 #include "gen_ia32_regalloc_if.h"
  78 #include "gen_ia32_machine.h"
  79 #include "ia32_common_transform.h"
  80 #include "ia32_transform.h"
  81 #include "ia32_emitter.h"
  82 #include "ia32_map_regs.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_util.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93 #endif
  94
  95 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  96
  97 /* TODO: ugly */
  98 static set *cur_reg_set = NULL;
  99
 100 ir_mode         *mode_fpcw       = NULL;
 101 ia32_code_gen_t *ia32_current_cg = NULL;
 102
 103 /**
 104  * The environment for the intrinsic mapping.
 105  */
 106 static ia32_intrinsic_env_t intrinsic_env = {
 107         NULL,    /* the isa */
 108         NULL,    /* the irg, these entities belong to */
 109         NULL,    /* entity for first div operand (move into FPU) */
 110         NULL,    /* entity for second div operand (move into FPU) */
 111         NULL,    /* entity for converts ll -> d */
 112         NULL,    /* entity for converts d -> ll */
 113         NULL,    /* entity for __divdi3 library call */
 114         NULL,    /* entity for __moddi3 library call */
 115         NULL,    /* entity for __udivdi3 library call */
 116         NULL,    /* entity for __umoddi3 library call */
 117         NULL,    /* bias value for conversion from float to unsigned 64 */
 118 };
 119
 120
 121 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 122
 123 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 124                                     create_const_node_func func,
 125                                     const arch_register_t* reg)
 126 {
 127         ir_node *block, *res;
 128
 129         if(*place != NULL)
 130                 return *place;
 131
 132         block = get_irg_start_block(cg->irg);
 133         res = func(NULL, cg->irg, block);
 134         arch_set_irn_register(cg->arch_env, res, reg);
 135         *place = res;
 136
 137         add_irn_dep(get_irg_end(cg->irg), res);
 138         /* add_irn_dep(get_irg_start(cg->irg), res); */
 139
 140         return res;
 141 }
 142
 143 /* Creates the unique per irg GP NoReg node. */
 144 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 145         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 146                             &ia32_gp_regs[REG_GP_NOREG]);
 147 }
 148
 149 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 150         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 151                             &ia32_vfp_regs[REG_VFP_NOREG]);
 152 }
 153
 154 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 155         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 156                             &ia32_xmm_regs[REG_XMM_NOREG]);
 157 }
 158
 159 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 160         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 161                             &ia32_gp_regs[REG_GP_UKNWN]);
 162 }
 163
 164 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 165         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 166                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 167 }
 168
 169 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 170         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 171                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 172 }
 173
 174 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 175         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 176                         &ia32_fp_cw_regs[REG_FPCW]);
 177 }
 178
 179
 180 /**
 181  * Returns the admissible noreg register node for input register pos of node irn.
 182  */
 183 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 184 {
 185         const arch_register_req_t *req;
 186
 187         req = arch_get_register_req(cg->arch_env, irn, pos);
 188         assert(req != NULL && "Missing register requirements");
 189         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 190                 return ia32_new_NoReg_gp(cg);
 191
 192         if (ia32_cg_config.use_sse2) {
 193                 return ia32_new_NoReg_xmm(cg);
 194         } else {
 195                 return ia32_new_NoReg_vfp(cg);
 196         }
 197 }
 198
 199 /**************************************************
 200  *                         _ _              _  __
 201  *                        | | |            (_)/ _|
 202  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 203  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 204  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 205  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 206  *            __/ |
 207  *           |___/
 208  **************************************************/
 209
 210 /**
 211  * Return register requirements for an ia32 node.
 212  * If the node returns a tuple (mode_T) then the proj's
 213  * will be asked for this information.
 214  */
 215 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 216                                                                                                            int pos)
 217 {
 218         ir_mode *mode = get_irn_mode(node);
 219         long    node_pos;
 220
 221         if (mode == mode_X || is_Block(node)) {
 222                 return arch_no_register_req;
 223         }
 224
 225         if (mode == mode_T && pos < 0) {
 226                 return arch_no_register_req;
 227         }
 228
 229         node_pos = pos == -1 ? 0 : pos;
 230         if (is_Proj(node)) {
 231                 if (mode == mode_M || pos >= 0) {
 232                         return arch_no_register_req;
 233                 }
 234
 235                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 236                 node     = skip_Proj_const(node);
 237         }
 238
 239         if (is_ia32_irn(node)) {
 240                 const arch_register_req_t *req;
 241                 if (pos >= 0)
 242                         req = get_ia32_in_req(node, pos);
 243                 else
 244                         req = get_ia32_out_req(node, node_pos);
 245
 246                 assert(req != NULL);
 247
 248                 return req;
 249         }
 250
 251         /* unknowns should be transformed already */
 252         assert(!is_Unknown(node));
 253         return arch_no_register_req;
 254 }
 255
 256 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 257 {
 258         int    pos = 0;
 259
 260         if (get_irn_mode(irn) == mode_X) {
 261                 return;
 262         }
 263
 264         if (is_Proj(irn)) {
 265                 pos = get_Proj_proj(irn);
 266                 irn = skip_Proj(irn);
 267         }
 268
 269         if (is_ia32_irn(irn)) {
 270                 const arch_register_t **slots;
 271
 272                 slots      = get_ia32_slots(irn);
 273                 slots[pos] = reg;
 274         } else {
 275                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 276         }
 277 }
 278
 279 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 280 {
 281         int pos = 0;
 282         const arch_register_t *reg = NULL;
 283
 284         if (is_Proj(irn)) {
 285
 286                 if (get_irn_mode(irn) == mode_X) {
 287                         return NULL;
 288                 }
 289
 290                 pos = get_Proj_proj(irn);
 291                 irn = skip_Proj_const(irn);
 292         }
 293
 294         if (is_ia32_irn(irn)) {
 295                 const arch_register_t **slots;
 296                 slots = get_ia32_slots(irn);
 297                 assert(pos < get_ia32_n_res(irn));
 298                 reg   = slots[pos];
 299         } else {
 300                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 301         }
 302
 303         return reg;
 304 }
 305
 306 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 307         arch_irn_class_t classification = arch_irn_class_normal;
 308
 309         irn = skip_Proj_const(irn);
 310
 311         if (is_cfop(irn))
 312                 classification |= arch_irn_class_branch;
 313
 314         if (! is_ia32_irn(irn))
 315                 return classification & ~arch_irn_class_normal;
 316
 317         if (is_ia32_Ld(irn))
 318                 classification |= arch_irn_class_load;
 319
 320         if (is_ia32_St(irn))
 321                 classification |= arch_irn_class_store;
 322
 323         if (is_ia32_is_reload(irn))
 324                 classification |= arch_irn_class_reload;
 325
 326         if (is_ia32_is_spill(irn))
 327                 classification |= arch_irn_class_spill;
 328
 329         if (is_ia32_is_remat(irn))
 330                 classification |= arch_irn_class_remat;
 331
 332         return classification;
 333 }
 334
 335 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 336         arch_irn_flags_t flags = arch_irn_flags_none;
 337
 338         if (is_Unknown(irn))
 339                 return arch_irn_flags_ignore;
 340
 341         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 342                 ir_node *pred = get_Proj_pred(irn);
 343
 344                 if(is_ia32_irn(pred)) {
 345                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 346                 }
 347
 348                 irn = pred;
 349         }
 350
 351         if (is_ia32_irn(irn)) {
 352                 flags |= get_ia32_flags(irn);
 353         }
 354
 355         return flags;
 356 }
 357
 358 /**
 359  * The IA32 ABI callback object.
 360  */
 361 typedef struct {
 362         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 363         const arch_env_t *aenv;          /**< The architecture environment. */
 364         ir_graph *irg;                   /**< The associated graph. */
 365 } ia32_abi_env_t;
 366
 367 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 368         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 369 }
 370
 371 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 372         set_ia32_frame_ent(irn, ent);
 373 }
 374
 375 static void ia32_set_frame_offset(ir_node *irn, int bias)
 376 {
 377         if (get_ia32_frame_ent(irn) == NULL)
 378                 return;
 379
 380         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 381                 ia32_code_gen_t *cg = ia32_current_cg;
 382                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 383                 if (omit_fp) {
 384                         /* Pop nodes modify the stack pointer before calculating the
 385                          * destination address, so fix this here
 386                          */
 387                         bias -= 4;
 388                 }
 389         }
 390         add_ia32_am_offs_int(irn, bias);
 391 }
 392
 393 static int ia32_get_sp_bias(const ir_node *node)
 394 {
 395         if (is_ia32_Push(node))
 396                 return 4;
 397
 398         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 399                 return -4;
 400
 401         return 0;
 402 }
 403
 404 /**
 405  * Put all registers which are saved by the prologue/epilogue in a set.
 406  *
 407  * @param self  The callback object.
 408  * @param s     The result set.
 409  */
 410 static void ia32_abi_dont_save_regs(void *self, pset *s)
 411 {
 412         ia32_abi_env_t *env = self;
 413         if(env->flags.try_omit_fp)
 414                 pset_insert_ptr(s, env->aenv->bp);
 415 }
 416
 417 /**
 418  * Generate the routine prologue.
 419  *
 420  * @param self       The callback object.
 421  * @param mem        A pointer to the mem node. Update this if you define new memory.
 422  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 423  * @param stack_bias Points to the current stack bias, can be modified if needed.
 424  *
 425  * @return           The register which shall be used as a stack frame base.
 426  *
 427  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 428  */
 429 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 430 {
 431         ia32_abi_env_t   *env      = self;
 432         ia32_code_gen_t  *cg       = ia32_current_cg;
 433         const arch_env_t *arch_env = env->aenv;
 434
 435         if (! env->flags.try_omit_fp) {
 436                 ir_graph *irg     =env->irg;
 437                 ir_node  *bl      = get_irg_start_block(irg);
 438                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 439                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 440                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 441                 ir_node  *push;
 442
 443                 /* ALL nodes representing bp must be set to ignore. */
 444                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 445
 446                 /* push ebp */
 447                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 448                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 449                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 450
 451                 /* the push must have SP out register */
 452                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 453                 set_ia32_flags(push, arch_irn_flags_ignore);
 454
 455                 /* this modifies the stack bias, because we pushed 32bit */
 456                 *stack_bias -= 4;
 457
 458                 /* move esp to ebp */
 459                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 460                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 461                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 462                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 463
 464                 /* beware: the copy must be done before any other sp use */
 465                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 466                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 467                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 468                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 469
 470                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 471                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 472
 473                 return arch_env->bp;
 474         }
 475
 476         return arch_env->sp;
 477 }
 478
 479 /**
 480  * Generate the routine epilogue.
 481  * @param self    The callback object.
 482  * @param bl      The block for the epilog
 483  * @param mem     A pointer to the mem node. Update this if you define new memory.
 484  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 485  * @return        The register which shall be used as a stack frame base.
 486  *
 487  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 488  */
 489 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 490 {
 491         ia32_abi_env_t   *env      = self;
 492         const arch_env_t *arch_env = env->aenv;
 493         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 494         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 495         ir_graph         *irg      = env->irg;
 496
 497         if (env->flags.try_omit_fp) {
 498                 /* simply remove the stack frame here */
 499                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 500         } else {
 501                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 502
 503                 if (ia32_cg_config.use_leave) {
 504                         ir_node *leave;
 505
 506                         /* leave */
 507                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 508                         set_ia32_flags(leave, arch_irn_flags_ignore);
 509                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 510                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 511                 } else {
 512                         ir_node *pop;
 513
 514                         /* the old SP is not needed anymore (kill the proj) */
 515                         assert(is_Proj(curr_sp));
 516                         kill_node(curr_sp);
 517
 518                         /* copy ebp to esp */
 519                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 520                         arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 521                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 522
 523                         /* pop ebp */
 524                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 525                         set_ia32_flags(pop, arch_irn_flags_ignore);
 526                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 527                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 528
 529                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 530                 }
 531                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 532                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 533         }
 534
 535         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 536         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 537 }
 538
 539 /**
 540  * Initialize the callback object.
 541  * @param call The call object.
 542  * @param aenv The architecture environment.
 543  * @param irg  The graph with the method.
 544  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 545  */
 546 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 547 {
 548         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 549         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 550         env->flags = fl.bits;
 551         env->irg   = irg;
 552         env->aenv  = aenv;
 553         return env;
 554 }
 555
 556 /**
 557  * Destroy the callback object.
 558  * @param self The callback object.
 559  */
 560 static void ia32_abi_done(void *self) {
 561         free(self);
 562 }
 563
 564 /**
 565  * Produces the type which sits between the stack args and the locals on the stack.
 566  * it will contain the return address and space to store the old base pointer.
 567  * @return The Firm type modeling the ABI between type.
 568  */
 569 static ir_type *ia32_abi_get_between_type(void *self)
 570 {
 571 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 572         static ir_type *omit_fp_between_type = NULL;
 573         static ir_type *between_type         = NULL;
 574
 575         ia32_abi_env_t *env = self;
 576
 577         if (! between_type) {
 578                 ir_entity *old_bp_ent;
 579                 ir_entity *ret_addr_ent;
 580                 ir_entity *omit_fp_ret_addr_ent;
 581
 582                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 583                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 584
 585                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 586                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 587                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 588
 589                 set_entity_offset(old_bp_ent, 0);
 590                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 591                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 592                 set_type_state(between_type, layout_fixed);
 593
 594                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 595                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 596
 597                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 598                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 599                 set_type_state(omit_fp_between_type, layout_fixed);
 600         }
 601
 602         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 603 #undef IDENT
 604 }
 605
 606 /**
 607  * Get the estimated cycle count for @p irn.
 608  *
 609  * @param self The this pointer.
 610  * @param irn  The node.
 611  *
 612  * @return     The estimated cycle count for this operation
 613  */
 614 static int ia32_get_op_estimated_cost(const ir_node *irn)
 615 {
 616         int            cost;
 617         ia32_op_type_t op_tp;
 618
 619         if (is_Proj(irn))
 620                 return 0;
 621         if (!is_ia32_irn(irn))
 622                 return 0;
 623
 624         assert(is_ia32_irn(irn));
 625
 626         cost  = get_ia32_latency(irn);
 627         op_tp = get_ia32_op_type(irn);
 628
 629         if (is_ia32_CopyB(irn)) {
 630                 cost = 250;
 631         }
 632         else if (is_ia32_CopyB_i(irn)) {
 633                 int size = get_ia32_copyb_size(irn);
 634                 cost     = 20 + (int)ceil((4/3) * size);
 635         }
 636         /* in case of address mode operations add additional cycles */
 637         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 638                 /*
 639                         In case of stack access and access to fixed addresses add 5 cycles
 640                         (we assume they are in cache), other memory operations cost 20
 641                         cycles.
 642                 */
 643                 if (is_ia32_use_frame(irn) || (
 644                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 645                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 646                     )) {
 647                         cost += 5;
 648                 } else {
 649                         cost += 20;
 650                 }
 651         }
 652
 653         return cost;
 654 }
 655
 656 /**
 657  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 658  *
 659  * @param irn       The original operation
 660  * @param i         Index of the argument we want the inverse operation to yield
 661  * @param inverse   struct to be filled with the resulting inverse op
 662  * @param obstack   The obstack to use for allocation of the returned nodes array
 663  * @return          The inverse operation or NULL if operation invertible
 664  */
 665 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 666         ir_graph *irg;
 667         ir_mode  *mode;
 668         ir_mode  *irn_mode;
 669         ir_node  *block, *noreg, *nomem;
 670         dbg_info *dbg;
 671
 672         /* we cannot invert non-ia32 irns */
 673         if (! is_ia32_irn(irn))
 674                 return NULL;
 675
 676         /* operand must always be a real operand (not base, index or mem) */
 677         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 678                 return NULL;
 679
 680         /* we don't invert address mode operations */
 681         if (get_ia32_op_type(irn) != ia32_Normal)
 682                 return NULL;
 683
 684         /* TODO: adjust for new immediates... */
 685         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 686                    irn);
 687         return NULL;
 688
 689         irg      = get_irn_irg(irn);
 690         block    = get_nodes_block(irn);
 691         mode     = get_irn_mode(irn);
 692         irn_mode = get_irn_mode(irn);
 693         noreg    = get_irn_n(irn, 0);
 694         nomem    = new_r_NoMem(irg);
 695         dbg      = get_irn_dbg_info(irn);
 696
 697         /* initialize structure */
 698         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 699         inverse->costs = 0;
 700         inverse->n     = 1;
 701
 702         switch (get_ia32_irn_opcode(irn)) {
 703                 case iro_ia32_Add:
 704 #if 0
 705                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 706                                 /* we have an add with a const here */
 707                                 /* invers == add with negated const */
 708                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 709                                 inverse->costs   += 1;
 710                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 711                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 712                                 set_ia32_commutative(inverse->nodes[0]);
 713                         }
 714                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 715                                 /* we have an add with a symconst here */
 716                                 /* invers == sub with const */
 717                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 718                                 inverse->costs   += 2;
 719                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 720                         }
 721                         else {
 722                                 /* normal add: inverse == sub */
 723                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 724                                 inverse->costs   += 2;
 725                         }
 726 #endif
 727                         break;
 728                 case iro_ia32_Sub:
 729 #if 0
 730                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 731                                 /* we have a sub with a const/symconst here */
 732                                 /* invers == add with this const */
 733                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 734                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 735                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 736                         }
 737                         else {
 738                                 /* normal sub */
 739                                 if (i == n_ia32_binary_left) {
 740                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 741                                 }
 742                                 else {
 743                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 744                                 }
 745                                 inverse->costs += 1;
 746                         }
 747 #endif
 748                         break;
 749                 case iro_ia32_Xor:
 750 #if 0
 751                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 752                                 /* xor with const: inverse = xor */
 753                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 754                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 755                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 756                         }
 757                         else {
 758                                 /* normal xor */
 759                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 760                                 inverse->costs   += 1;
 761                         }
 762 #endif
 763                         break;
 764                 case iro_ia32_Not: {
 765                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 766                         inverse->costs   += 1;
 767                         break;
 768                 }
 769                 case iro_ia32_Neg: {
 770                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 771                         inverse->costs   += 1;
 772                         break;
 773                 }
 774                 default:
 775                         /* inverse operation not supported */
 776                         return NULL;
 777         }
 778
 779         return inverse;
 780 }
 781
 782 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 783 {
 784         if(mode_is_float(mode))
 785                 return mode_D;
 786
 787         return mode_Iu;
 788 }
 789
 790 /**
 791  * Get the mode that should be used for spilling value node
 792  */
 793 static ir_mode *get_spill_mode(const ir_node *node)
 794 {
 795         ir_mode *mode = get_irn_mode(node);
 796         return get_spill_mode_mode(mode);
 797 }
 798
 799 /**
 800  * Checks whether an addressmode reload for a node with mode mode is compatible
 801  * with a spillslot of mode spill_mode
 802  */
 803 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 804 {
 805         return !mode_is_float(mode) || mode == spillmode;
 806 }
 807
 808 /**
 809  * Check if irn can load its operand at position i from memory (source addressmode).
 810  * @param irn    The irn to be checked
 811  * @param i      The operands position
 812  * @return Non-Zero if operand can be loaded
 813  */
 814 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 815 {
 816         ir_node       *op        = get_irn_n(irn, i);
 817         const ir_mode *mode      = get_irn_mode(op);
 818         const ir_mode *spillmode = get_spill_mode(op);
 819
 820         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 821             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 822             !ia32_is_spillmode_compatible(mode, spillmode) ||
 823             is_ia32_use_frame(irn))                            /* must not already use frame */
 824                 return 0;
 825
 826         switch (get_ia32_am_support(irn)) {
 827                 case ia32_am_none:
 828                         return 0;
 829
 830                 case ia32_am_unary:
 831                         return i == n_ia32_unary_op;
 832
 833                 case ia32_am_binary:
 834                         switch (i) {
 835                                 case n_ia32_binary_left: {
 836                                         const arch_register_req_t *req;
 837                                         if (!is_ia32_commutative(irn))
 838                                                 return 0;
 839
 840                                         /* we can't swap left/right for limited registers
 841                                          * (As this (currently) breaks constraint handling copies)
 842                                          */
 843                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 844                                         if (req->type & arch_register_req_type_limited)
 845                                                 return 0;
 846
 847                                         return 1;
 848                                 }
 849
 850                                 case n_ia32_binary_right:
 851                                         return 1;
 852
 853                                 default:
 854                                         return 0;
 855                         }
 856
 857                 default:
 858                         panic("Unknown AM type");
 859         }
 860 }
 861
 862 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 863                                         unsigned int i)
 864 {
 865         ir_mode *load_mode;
 866         ir_mode *dest_op_mode;
 867
 868         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 869
 870         set_ia32_op_type(irn, ia32_AddrModeS);
 871
 872         load_mode    = get_irn_mode(get_irn_n(irn, i));
 873         dest_op_mode = get_ia32_ls_mode(irn);
 874         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 875                 set_ia32_ls_mode(irn, load_mode);
 876         }
 877         set_ia32_use_frame(irn);
 878         set_ia32_need_stackent(irn);
 879
 880         if (i == n_ia32_binary_left                    &&
 881             get_ia32_am_support(irn) == ia32_am_binary &&
 882             /* immediates are only allowed on the right side */
 883             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 884                 ia32_swap_left_right(irn);
 885                 i = n_ia32_binary_right;
 886         }
 887
 888         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 889         set_irn_n(irn, n_ia32_mem,  spill);
 890         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 891         set_ia32_is_reload(irn);
 892 }
 893
 894 static const be_abi_callbacks_t ia32_abi_callbacks = {
 895         ia32_abi_init,
 896         ia32_abi_done,
 897         ia32_abi_get_between_type,
 898         ia32_abi_dont_save_regs,
 899         ia32_abi_prologue,
 900         ia32_abi_epilogue
 901 };
 902
 903 /* fill register allocator interface */
 904
 905 static const arch_irn_ops_t ia32_irn_ops = {
 906         ia32_get_irn_reg_req,
 907         ia32_set_irn_reg,
 908         ia32_get_irn_reg,
 909         ia32_classify,
 910         ia32_get_flags,
 911         ia32_get_frame_entity,
 912         ia32_set_frame_entity,
 913         ia32_set_frame_offset,
 914         ia32_get_sp_bias,
 915         ia32_get_inverse,
 916         ia32_get_op_estimated_cost,
 917         ia32_possible_memory_operand,
 918         ia32_perform_memory_operand,
 919 };
 920
 921 /**************************************************
 922  *                _                         _  __
 923  *               | |                       (_)/ _|
 924  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 925  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 926  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 927  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 928  *                        __/ |
 929  *                       |___/
 930  **************************************************/
 931
 932 static ir_entity *mcount = NULL;
 933
 934 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 935
 936 static void ia32_before_abi(void *self) {
 937         lower_mode_b_config_t lower_mode_b_config = {
 938                 mode_Iu,  /* lowered mode */
 939                 mode_Bu,  /* preferred mode for set */
 940                 0,        /* don't lower direct compares */
 941         };
 942         ia32_code_gen_t *cg = self;
 943
 944         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 945         if (cg->dump)
 946                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 947         if (cg->gprof) {
 948                 if (mcount == NULL) {
 949                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 950                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 951                         /* FIXME: enter the right ld_ident here */
 952                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 953                         set_entity_visibility(mcount, visibility_external_allocated);
 954                 }
 955                 instrument_initcall(cg->irg, mcount);
 956         }
 957 }
 958
 959 transformer_t be_transformer = TRANSFORMER_DEFAULT;
 960
 961 /**
 962  * Transforms the standard firm graph into
 963  * an ia32 firm graph
 964  */
 965 static void ia32_prepare_graph(void *self) {
 966         ia32_code_gen_t *cg = self;
 967
 968         /* do local optimizations */
 969         optimize_graph_df(cg->irg);
 970
 971         /* TODO: we often have dead code reachable through out-edges here. So for
 972          * now we rebuild edges (as we need correct user count for code selection)
 973          */
 974 #if 1
 975         edges_deactivate(cg->irg);
 976         edges_activate(cg->irg);
 977 #endif
 978
 979         if (cg->dump)
 980                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 981
 982         switch (be_transformer) {
 983                 case TRANSFORMER_DEFAULT:
 984                         /* transform remaining nodes into assembler instructions */
 985                         ia32_transform_graph(cg);
 986                         break;
 987
 988 #ifdef FIRM_GRGEN_BE
 989                 case TRANSFORMER_PBQP:
 990                 case TRANSFORMER_RAND:
 991                         /* transform nodes into assembler instructions by PBQP magic */
 992                         ia32_transform_graph_by_pbqp(cg);
 993                         break;
 994 #endif
 995
 996                 default: panic("invalid transformer");
 997         }
 998
 999         /* do local optimizations (mainly CSE) */
1000         optimize_graph_df(cg->irg);
1001
1002         if (cg->dump)
1003                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
1004
1005         /* optimize address mode */
1006         ia32_optimize_graph(cg);
1007
1008         if (cg->dump)
1009                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
1010
1011         /* do code placement, to optimize the position of constants */
1012         place_code(cg->irg);
1013
1014         if (cg->dump)
1015                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1016 }
1017
1018 /**
1019  * Dummy functions for hooks we don't need but which must be filled.
1020  */
1021 static void ia32_before_sched(void *self) {
1022         (void) self;
1023 }
1024
1025 static void turn_back_am(ir_node *node)
1026 {
1027         ir_graph *irg   = current_ir_graph;
1028         dbg_info *dbgi  = get_irn_dbg_info(node);
1029         ir_node  *block = get_nodes_block(node);
1030         ir_node  *base  = get_irn_n(node, n_ia32_base);
1031         ir_node  *index = get_irn_n(node, n_ia32_index);
1032         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1033         ir_node  *noreg;
1034
1035         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1036         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1037
1038         ia32_copy_am_attrs(load, node);
1039         if (is_ia32_is_reload(node))
1040                 set_ia32_is_reload(load);
1041         set_irn_n(node, n_ia32_mem, new_NoMem());
1042
1043         switch (get_ia32_am_support(node)) {
1044                 case ia32_am_unary:
1045                         set_irn_n(node, n_ia32_unary_op, load_res);
1046                         break;
1047
1048                 case ia32_am_binary:
1049                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
1050                                 assert(is_ia32_Cmp(node)  || is_ia32_Cmp8Bit(node) ||
1051                                        is_ia32_Test(node) || is_ia32_Test8Bit(node));
1052                                 set_irn_n(node, n_ia32_binary_left, load_res);
1053                         } else {
1054                                 set_irn_n(node, n_ia32_binary_right, load_res);
1055                         }
1056                         break;
1057
1058                 default:
1059                         panic("Unknown AM type");
1060         }
1061         noreg = ia32_new_NoReg_gp(ia32_current_cg);
1062         set_irn_n(node, n_ia32_base,  noreg);
1063         set_irn_n(node, n_ia32_index, noreg);
1064         set_ia32_am_offs_int(node, 0);
1065         set_ia32_am_sc(node, NULL);
1066         set_ia32_am_scale(node, 0);
1067         clear_ia32_am_sc_sign(node);
1068
1069         /* rewire mem-proj */
1070         if (get_irn_mode(node) == mode_T) {
1071                 const ir_edge_t *edge;
1072                 foreach_out_edge(node, edge) {
1073                         ir_node *out = get_edge_src_irn(edge);
1074                         if (get_irn_mode(out) == mode_M) {
1075                                 set_Proj_pred(out, load);
1076                                 set_Proj_proj(out, pn_ia32_Load_M);
1077                                 break;
1078                         }
1079                 }
1080         }
1081
1082         set_ia32_op_type(node, ia32_Normal);
1083         if (sched_is_scheduled(node))
1084                 sched_add_before(node, load);
1085 }
1086
1087 static ir_node *flags_remat(ir_node *node, ir_node *after)
1088 {
1089         /* we should turn back source address mode when rematerializing nodes */
1090         ia32_op_type_t type;
1091         ir_node        *block;
1092         ir_node        *copy;
1093
1094         if (is_Block(after)) {
1095                 block = after;
1096         } else {
1097                 block = get_nodes_block(after);
1098         }
1099
1100         type = get_ia32_op_type(node);
1101         switch (type) {
1102                 case ia32_AddrModeS:
1103                         turn_back_am(node);
1104                         break;
1105
1106                 case ia32_AddrModeD:
1107                         /* TODO implement this later... */
1108                         panic("found DestAM with flag user %+F this should not happen", node);
1109                         break;
1110
1111                 default: assert(type == ia32_Normal); break;
1112         }
1113
1114         copy = exact_copy(node);
1115         set_nodes_block(copy, block);
1116         sched_add_after(after, copy);
1117
1118         return copy;
1119 }
1120
1121 /**
1122  * Called before the register allocator.
1123  */
1124 static void ia32_before_ra(void *self) {
1125         ia32_code_gen_t *cg = self;
1126
1127         /* setup fpu rounding modes */
1128         ia32_setup_fpu_mode(cg);
1129
1130         /* fixup flags */
1131         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1132                            &flags_remat);
1133
1134         ia32_add_missing_keeps(cg);
1135 }
1136
1137
1138 /**
1139  * Transforms a be_Reload into a ia32 Load.
1140  */
1141 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1142         ir_graph *irg        = get_irn_irg(node);
1143         dbg_info *dbg        = get_irn_dbg_info(node);
1144         ir_node *block       = get_nodes_block(node);
1145         ir_entity *ent       = be_get_frame_entity(node);
1146         ir_mode *mode        = get_irn_mode(node);
1147         ir_mode *spillmode   = get_spill_mode(node);
1148         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1149         ir_node *sched_point = NULL;
1150         ir_node *ptr         = get_irg_frame(irg);
1151         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1152         ir_node *new_op, *proj;
1153         const arch_register_t *reg;
1154
1155         if (sched_is_scheduled(node)) {
1156                 sched_point = sched_prev(node);
1157         }
1158
1159         if (mode_is_float(spillmode)) {
1160                 if (ia32_cg_config.use_sse2)
1161                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1162                 else
1163                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1164         }
1165         else if (get_mode_size_bits(spillmode) == 128) {
1166                 /* Reload 128 bit SSE registers */
1167                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1168         }
1169         else
1170                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1171
1172         set_ia32_op_type(new_op, ia32_AddrModeS);
1173         set_ia32_ls_mode(new_op, spillmode);
1174         set_ia32_frame_ent(new_op, ent);
1175         set_ia32_use_frame(new_op);
1176         set_ia32_is_reload(new_op);
1177
1178         DBG_OPT_RELOAD2LD(node, new_op);
1179
1180         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1181
1182         if (sched_point) {
1183                 sched_add_after(sched_point, new_op);
1184                 sched_remove(node);
1185         }
1186
1187         /* copy the register from the old node to the new Load */
1188         reg = arch_get_irn_register(cg->arch_env, node);
1189         arch_set_irn_register(cg->arch_env, new_op, reg);
1190
1191         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1192
1193         exchange(node, proj);
1194 }
1195
1196 /**
1197  * Transforms a be_Spill node into a ia32 Store.
1198  */
1199 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1200         ir_graph *irg  = get_irn_irg(node);
1201         dbg_info *dbg  = get_irn_dbg_info(node);
1202         ir_node *block = get_nodes_block(node);
1203         ir_entity *ent = be_get_frame_entity(node);
1204         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1205         ir_mode *mode  = get_spill_mode(spillval);
1206         ir_node *noreg = ia32_new_NoReg_gp(cg);
1207         ir_node *nomem = new_rd_NoMem(irg);
1208         ir_node *ptr   = get_irg_frame(irg);
1209         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1210         ir_node *store;
1211         ir_node *sched_point = NULL;
1212
1213         if (sched_is_scheduled(node)) {
1214                 sched_point = sched_prev(node);
1215         }
1216
1217         /* No need to spill unknown values... */
1218         if(is_ia32_Unknown_GP(val) ||
1219                 is_ia32_Unknown_VFP(val) ||
1220                 is_ia32_Unknown_XMM(val)) {
1221                 store = nomem;
1222                 if(sched_point)
1223                         sched_remove(node);
1224
1225                 exchange(node, store);
1226                 return;
1227         }
1228
1229         if (mode_is_float(mode)) {
1230                 if (ia32_cg_config.use_sse2)
1231                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1232                 else
1233                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1234         } else if (get_mode_size_bits(mode) == 128) {
1235                 /* Spill 128 bit SSE registers */
1236                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1237         } else if (get_mode_size_bits(mode) == 8) {
1238                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1239         } else {
1240                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1241         }
1242
1243         set_ia32_op_type(store, ia32_AddrModeD);
1244         set_ia32_ls_mode(store, mode);
1245         set_ia32_frame_ent(store, ent);
1246         set_ia32_use_frame(store);
1247         set_ia32_is_spill(store);
1248         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1249         DBG_OPT_SPILL2ST(node, store);
1250
1251         if (sched_point) {
1252                 sched_add_after(sched_point, store);
1253                 sched_remove(node);
1254         }
1255
1256         exchange(node, store);
1257 }
1258
1259 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1260         ir_graph *irg = get_irn_irg(node);
1261         dbg_info *dbg = get_irn_dbg_info(node);
1262         ir_node *block = get_nodes_block(node);
1263         ir_node *noreg = ia32_new_NoReg_gp(cg);
1264         ir_node *frame = get_irg_frame(irg);
1265
1266         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1267
1268         set_ia32_frame_ent(push, ent);
1269         set_ia32_use_frame(push);
1270         set_ia32_op_type(push, ia32_AddrModeS);
1271         set_ia32_ls_mode(push, mode_Is);
1272
1273         sched_add_before(schedpoint, push);
1274         return push;
1275 }
1276
1277 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1278         ir_graph *irg = get_irn_irg(node);
1279         dbg_info *dbg = get_irn_dbg_info(node);
1280         ir_node *block = get_nodes_block(node);
1281         ir_node *noreg = ia32_new_NoReg_gp(cg);
1282         ir_node *frame = get_irg_frame(irg);
1283
1284         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1285
1286         set_ia32_frame_ent(pop, ent);
1287         set_ia32_use_frame(pop);
1288         set_ia32_op_type(pop, ia32_AddrModeD);
1289         set_ia32_ls_mode(pop, mode_Is);
1290
1291         sched_add_before(schedpoint, pop);
1292
1293         return pop;
1294 }
1295
1296 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1297         ir_graph *irg = get_irn_irg(node);
1298         dbg_info *dbg = get_irn_dbg_info(node);
1299         ir_node *block = get_nodes_block(node);
1300         ir_mode *spmode = mode_Iu;
1301         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1302         ir_node *sp;
1303
1304         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1305         arch_set_irn_register(cg->arch_env, sp, spreg);
1306
1307         return sp;
1308 }
1309
1310 /**
1311  * Transform MemPerm, currently we do this the ugly way and produce
1312  * push/pop into/from memory cascades. This is possible without using
1313  * any registers.
1314  */
1315 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1316         ir_graph *irg = get_irn_irg(node);
1317         ir_node *block = get_nodes_block(node);
1318         ir_node *in[1];
1319         ir_node *keep;
1320         int i, arity;
1321         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1322         const ir_edge_t *edge;
1323         const ir_edge_t *next;
1324         ir_node **pops;
1325
1326         arity = be_get_MemPerm_entity_arity(node);
1327         pops = alloca(arity * sizeof(pops[0]));
1328
1329         /* create Pushs */
1330         for(i = 0; i < arity; ++i) {
1331                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1332                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1333                 ir_type *enttype = get_entity_type(inent);
1334                 unsigned entsize = get_type_size_bytes(enttype);
1335                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1336                 ir_node *mem = get_irn_n(node, i + 1);
1337                 ir_node *push;
1338
1339                 /* work around cases where entities have different sizes */
1340                 if(entsize2 < entsize)
1341                         entsize = entsize2;
1342                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1343
1344                 push = create_push(cg, node, node, sp, mem, inent);
1345                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1346                 if(entsize == 8) {
1347                         /* add another push after the first one */
1348                         push = create_push(cg, node, node, sp, mem, inent);
1349                         add_ia32_am_offs_int(push, 4);
1350                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1351                 }
1352
1353                 set_irn_n(node, i, new_Bad());
1354         }
1355
1356         /* create pops */
1357         for(i = arity - 1; i >= 0; --i) {
1358                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1359                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1360                 ir_type *enttype = get_entity_type(outent);
1361                 unsigned entsize = get_type_size_bytes(enttype);
1362                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1363                 ir_node *pop;
1364
1365                 /* work around cases where entities have different sizes */
1366                 if(entsize2 < entsize)
1367                         entsize = entsize2;
1368                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1369
1370                 pop = create_pop(cg, node, node, sp, outent);
1371                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1372                 if(entsize == 8) {
1373                         add_ia32_am_offs_int(pop, 4);
1374
1375                         /* add another pop after the first one */
1376                         pop = create_pop(cg, node, node, sp, outent);
1377                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1378                 }
1379
1380                 pops[i] = pop;
1381         }
1382
1383         in[0] = sp;
1384         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1385         sched_add_before(node, keep);
1386
1387         /* exchange memprojs */
1388         foreach_out_edge_safe(node, edge, next) {
1389                 ir_node *proj = get_edge_src_irn(edge);
1390                 int p = get_Proj_proj(proj);
1391
1392                 assert(p < arity);
1393
1394                 set_Proj_pred(proj, pops[p]);
1395                 set_Proj_proj(proj, pn_ia32_Pop_M);
1396         }
1397
1398         /* remove memperm */
1399         arity = get_irn_arity(node);
1400         for(i = 0; i < arity; ++i) {
1401                 set_irn_n(node, i, new_Bad());
1402         }
1403         sched_remove(node);
1404 }
1405
1406 /**
1407  * Block-Walker: Calls the transform functions Spill and Reload.
1408  */
1409 static void ia32_after_ra_walker(ir_node *block, void *env) {
1410         ir_node *node, *prev;
1411         ia32_code_gen_t *cg = env;
1412
1413         /* beware: the schedule is changed here */
1414         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1415                 prev = sched_prev(node);
1416
1417                 if (be_is_Reload(node)) {
1418                         transform_to_Load(cg, node);
1419                 } else if (be_is_Spill(node)) {
1420                         transform_to_Store(cg, node);
1421                 } else if (be_is_MemPerm(node)) {
1422                         transform_MemPerm(cg, node);
1423                 }
1424         }
1425 }
1426
1427 /**
1428  * Collects nodes that need frame entities assigned.
1429  */
1430 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1431 {
1432         be_fec_env_t *env = data;
1433
1434         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1435                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1436                 int align = get_mode_size_bytes(mode);
1437                 be_node_needs_frame_entity(env, node, mode, align);
1438         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1439                   && is_ia32_use_frame(node)) {
1440                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1441                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1442                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1443                         int                align;
1444
1445                         if (is_ia32_is_reload(node)) {
1446                                 mode = get_spill_mode_mode(mode);
1447                         }
1448
1449                         if(attr->data.need_64bit_stackent) {
1450                                 mode = mode_Ls;
1451                         }
1452                         if(attr->data.need_32bit_stackent) {
1453                                 mode = mode_Is;
1454                         }
1455                         align = get_mode_size_bytes(mode);
1456                         be_node_needs_frame_entity(env, node, mode, align);
1457                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1458                            || is_ia32_vfld(node)) {
1459                         const ir_mode *mode  = get_ia32_ls_mode(node);
1460                         int            align = 4;
1461                         be_node_needs_frame_entity(env, node, mode, align);
1462                 } else if(is_ia32_FldCW(node)) {
1463                         /* although 2 byte would be enough 4 byte performs best */
1464                         const ir_mode *mode  = mode_Iu;
1465                         int            align = 4;
1466                         be_node_needs_frame_entity(env, node, mode, align);
1467                 } else {
1468 #ifndef NDEBUG
1469                         assert(is_ia32_St(node) ||
1470                                    is_ia32_xStoreSimple(node) ||
1471                                    is_ia32_vfst(node) ||
1472                                    is_ia32_vfist(node) ||
1473                                    is_ia32_vfisttp(node) ||
1474                                is_ia32_FnstCW(node));
1475 #endif
1476                 }
1477         }
1478 }
1479
1480 /**
1481  * We transform Spill and Reload here. This needs to be done before
1482  * stack biasing otherwise we would miss the corrected offset for these nodes.
1483  */
1484 static void ia32_after_ra(void *self) {
1485         ia32_code_gen_t *cg = self;
1486         ir_graph *irg = cg->irg;
1487         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1488
1489         /* create and coalesce frame entities */
1490         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1491         be_assign_entities(fec_env);
1492         be_free_frame_entity_coalescer(fec_env);
1493
1494         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1495 }
1496
1497 /**
1498  * Last touchups for the graph before emit: x87 simulation to replace the
1499  * virtual with real x87 instructions, creating a block schedule and peephole
1500  * optimisations.
1501  */
1502 static void ia32_finish(void *self) {
1503         ia32_code_gen_t *cg = self;
1504         ir_graph        *irg = cg->irg;
1505
1506         ia32_finish_irg(irg, cg);
1507
1508         /* we might have to rewrite x87 virtual registers */
1509         if (cg->do_x87_sim) {
1510                 x87_simulate_graph(cg->arch_env, cg->birg);
1511         }
1512
1513         /* do peephole optimisations */
1514         ia32_peephole_optimization(cg);
1515
1516         /* create block schedule, this also removes empty blocks which might
1517          * produce critical edges */
1518         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1519 }
1520
1521 /**
1522  * Emits the code, closes the output file and frees
1523  * the code generator interface.
1524  */
1525 static void ia32_codegen(void *self) {
1526         ia32_code_gen_t *cg = self;
1527         ir_graph        *irg = cg->irg;
1528
1529         ia32_gen_routine(cg, irg);
1530
1531         cur_reg_set = NULL;
1532
1533         /* remove it from the isa */
1534         cg->isa->cg = NULL;
1535
1536         assert(ia32_current_cg == cg);
1537         ia32_current_cg = NULL;
1538
1539         /* de-allocate code generator */
1540         del_set(cg->reg_set);
1541         free(cg);
1542 }
1543
1544 /**
1545  * Returns the node representing the PIC base.
1546  */
1547 static ir_node *ia32_get_pic_base(void *self) {
1548         ir_node         *block;
1549         ia32_code_gen_t *cg      = self;
1550         ir_node         *get_eip = cg->get_eip;
1551         if (get_eip != NULL)
1552                 return get_eip;
1553
1554         block       = get_irg_start_block(cg->irg);
1555         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1556         cg->get_eip = get_eip;
1557
1558         add_irn_dep(get_eip, get_irg_frame(cg->irg));
1559
1560         return get_eip;
1561 }
1562
1563 static void *ia32_cg_init(be_irg_t *birg);
1564
1565 static const arch_code_generator_if_t ia32_code_gen_if = {
1566         ia32_cg_init,
1567         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1568         ia32_before_abi,     /* before abi introduce hook */
1569         ia32_prepare_graph,
1570         NULL,                /* spill */
1571         ia32_before_sched,   /* before scheduling hook */
1572         ia32_before_ra,      /* before register allocation hook */
1573         ia32_after_ra,       /* after register allocation hook */
1574         ia32_finish,         /* called before codegen */
1575         ia32_codegen         /* emit && done */
1576 };
1577
1578 /**
1579  * Initializes a IA32 code generator.
1580  */
1581 static void *ia32_cg_init(be_irg_t *birg) {
1582         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1583         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1584
1585         cg->impl      = &ia32_code_gen_if;
1586         cg->irg       = birg->irg;
1587         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1588         cg->isa       = isa;
1589         cg->arch_env  = birg->main_env->arch_env;
1590         cg->birg      = birg;
1591         cg->blk_sched = NULL;
1592         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1593         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1594
1595         if (cg->gprof) {
1596                 /* Linux gprof implementation needs base pointer */
1597                 birg->main_env->options->omit_fp = 0;
1598         }
1599
1600         /* enter it */
1601         isa->cg = cg;
1602
1603 #ifndef NDEBUG
1604         if (isa->name_obst) {
1605                 obstack_free(isa->name_obst, NULL);
1606                 obstack_init(isa->name_obst);
1607         }
1608 #endif /* NDEBUG */
1609
1610         cur_reg_set = cg->reg_set;
1611
1612         assert(ia32_current_cg == NULL);
1613         ia32_current_cg = cg;
1614
1615         return (arch_code_generator_t *)cg;
1616 }
1617
1618
1619
1620 /*****************************************************************
1621  *  ____             _                  _   _____  _____
1622  * |  _ \           | |                | | |_   _|/ ____|  /\
1623  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1624  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1625  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1626  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1627  *
1628  *****************************************************************/
1629
1630 /**
1631  * Set output modes for GCC
1632  */
1633 static const tarval_mode_info mo_integer = {
1634         TVO_HEX,
1635         "0x",
1636         NULL,
1637 };
1638
1639 /*
1640  * set the tarval output mode of all integer modes to decimal
1641  */
1642 static void set_tarval_output_modes(void)
1643 {
1644         int i;
1645
1646         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1647                 ir_mode *mode = get_irp_mode(i);
1648
1649                 if (mode_is_int(mode))
1650                         set_tarval_mode_output_option(mode, &mo_integer);
1651         }
1652 }
1653
1654 const arch_isa_if_t ia32_isa_if;
1655
1656 /**
1657  * The template that generates a new ISA object.
1658  * Note that this template can be changed by command line
1659  * arguments.
1660  */
1661 static ia32_isa_t ia32_isa_template = {
1662         {
1663                 &ia32_isa_if,            /* isa interface implementation */
1664                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1665                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1666                 -1,                      /* stack direction */
1667                 2,                       /* power of two stack alignment, 2^2 == 4 */
1668                 NULL,                    /* main environment */
1669                 7,                       /* costs for a spill instruction */
1670                 5,                       /* costs for a reload instruction */
1671         },
1672         NULL,                    /* 16bit register names */
1673         NULL,                    /* 8bit register names */
1674         NULL,                    /* 8bit register names high */
1675         NULL,                    /* types */
1676         NULL,                    /* tv_ents */
1677         NULL,                    /* current code generator */
1678         NULL,                    /* abstract machine */
1679 #ifndef NDEBUG
1680         NULL,                    /* name obstack */
1681 #endif
1682 };
1683
1684 static void init_asm_constraints(void)
1685 {
1686         be_init_default_asm_constraint_flags();
1687
1688         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1689         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1690         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1691         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1692         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1693         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1694         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1695         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1696         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1697         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1698         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1699         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1700         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1701         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1702         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1703         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1704         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1705         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1706         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1707         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1708
1709         /* no support for autodecrement/autoincrement */
1710         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1711         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1712         /* no float consts */
1713         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1714         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1715         /* makes no sense on x86 */
1716         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1717         /* no support for sse consts yet */
1718         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1719         /* no support for x87 consts yet */
1720         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1721         /* no support for mmx registers yet */
1722         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1723         /* not available in 32bit mode */
1724         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1725         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1726
1727         /* no code yet to determine register class needed... */
1728         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1729 }
1730
1731 /**
1732  * Initializes the backend ISA.
1733  */
1734 static arch_env_t *ia32_init(FILE *file_handle) {
1735         static int inited = 0;
1736         ia32_isa_t *isa;
1737         int        i, n;
1738
1739         if (inited)
1740                 return NULL;
1741         inited = 1;
1742
1743         set_tarval_output_modes();
1744
1745         isa = xmalloc(sizeof(*isa));
1746         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1747
1748         if(mode_fpcw == NULL) {
1749                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1750         }
1751
1752         ia32_register_init();
1753         ia32_create_opcodes(&ia32_irn_ops);
1754
1755         be_emit_init(file_handle);
1756         isa->regs_16bit     = pmap_create();
1757         isa->regs_8bit      = pmap_create();
1758         isa->regs_8bit_high = pmap_create();
1759         isa->types          = pmap_create();
1760         isa->tv_ent         = pmap_create();
1761         isa->cpu            = ia32_init_machine_description();
1762
1763         ia32_build_16bit_reg_map(isa->regs_16bit);
1764         ia32_build_8bit_reg_map(isa->regs_8bit);
1765         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1766
1767 #ifndef NDEBUG
1768         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1769         obstack_init(isa->name_obst);
1770 #endif /* NDEBUG */
1771
1772         /* enter the ISA object into the intrinsic environment */
1773         intrinsic_env.isa = isa;
1774         ia32_handle_intrinsics();
1775
1776         /* emit asm includes */
1777         n = get_irp_n_asms();
1778         for (i = 0; i < n; ++i) {
1779                 be_emit_cstring("#APP\n");
1780                 be_emit_ident(get_irp_asm(i));
1781                 be_emit_cstring("\n#NO_APP\n");
1782         }
1783
1784         /* needed for the debug support */
1785         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1786         be_emit_cstring(".Ltext0:\n");
1787         be_emit_write_line();
1788
1789         /* we mark referenced global entities, so we can only emit those which
1790          * are actually referenced. (Note: you mustn't use the type visited flag
1791          * elsewhere in the backend)
1792          */
1793         inc_master_type_visited();
1794
1795         return &isa->arch_env;
1796 }
1797
1798
1799
1800 /**
1801  * Closes the output file and frees the ISA structure.
1802  */
1803 static void ia32_done(void *self) {
1804         ia32_isa_t *isa = self;
1805
1806         /* emit now all global declarations */
1807         be_gas_emit_decls(isa->arch_env.main_env, 1);
1808
1809         pmap_destroy(isa->regs_16bit);
1810         pmap_destroy(isa->regs_8bit);
1811         pmap_destroy(isa->regs_8bit_high);
1812         pmap_destroy(isa->tv_ent);
1813         pmap_destroy(isa->types);
1814
1815 #ifndef NDEBUG
1816         obstack_free(isa->name_obst, NULL);
1817 #endif /* NDEBUG */
1818
1819         be_emit_exit();
1820
1821         free(self);
1822 }
1823
1824
1825 /**
1826  * Return the number of register classes for this architecture.
1827  * We report always these:
1828  *  - the general purpose registers
1829  *  - the SSE floating point register set
1830  *  - the virtual floating point registers
1831  *  - the SSE vector register set
1832  */
1833 static unsigned ia32_get_n_reg_class(const void *self) {
1834         (void) self;
1835         return N_CLASSES;
1836 }
1837
1838 /**
1839  * Return the register class for index i.
1840  */
1841 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1842                                                        unsigned i)
1843 {
1844         (void) self;
1845         assert(i < N_CLASSES);
1846         return &ia32_reg_classes[i];
1847 }
1848
1849 /**
1850  * Get the register class which shall be used to store a value of a given mode.
1851  * @param self The this pointer.
1852  * @param mode The mode in question.
1853  * @return A register class which can hold values of the given mode.
1854  */
1855 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1856                 const ir_mode *mode)
1857 {
1858         (void) self;
1859
1860         if (mode_is_float(mode)) {
1861                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1862         }
1863         else
1864                 return &ia32_reg_classes[CLASS_ia32_gp];
1865 }
1866
1867 /**
1868  * Get the ABI restrictions for procedure calls.
1869  * @param self        The this pointer.
1870  * @param method_type The type of the method (procedure) in question.
1871  * @param abi         The abi object to be modified
1872  */
1873 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1874                               be_abi_call_t *abi)
1875 {
1876         ir_type  *tp;
1877         ir_mode  *mode;
1878         unsigned  cc;
1879         int       n, i, regnum;
1880         int                 pop_amount = 0;
1881         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1882
1883         (void) self;
1884
1885         /* set abi flags for calls */
1886         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1887         call_flags.bits.store_args_sequential = 0;
1888         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1889         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1890         call_flags.bits.call_has_imm          = 1;  /* No call immediates, we handle this by ourselves */
1891
1892         /* set parameter passing style */
1893         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1894
1895         if (get_method_variadicity(method_type) == variadicity_variadic) {
1896                 /* pass all parameters of a variadic function on the stack */
1897                 cc = cc_cdecl_set;
1898         } else {
1899                 cc = get_method_calling_convention(method_type);
1900                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1901                     ia32_cg_config.optimize_cc) {
1902                         /* set the calling conventions to register parameter */
1903                         cc = (cc & ~cc_bits) | cc_reg_param;
1904                 }
1905         }
1906
1907         /* we have to pop the shadow parameter ourself for compound calls */
1908         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1909                         && !(cc & cc_reg_param)) {
1910                 pop_amount += get_mode_size_bytes(mode_P_data);
1911         }
1912
1913         n = get_method_n_params(method_type);
1914         for (i = regnum = 0; i < n; i++) {
1915                 ir_mode               *mode;
1916                 const arch_register_t *reg = NULL;
1917
1918                 tp   = get_method_param_type(method_type, i);
1919                 mode = get_type_mode(tp);
1920                 if (mode != NULL) {
1921                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1922                 }
1923                 if (reg != NULL) {
1924                         be_abi_call_param_reg(abi, i, reg);
1925                         ++regnum;
1926                 } else {
1927                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1928                          * movl has a shorter opcode than mov[sz][bw]l */
1929                         ir_mode *load_mode = mode;
1930
1931                         if (mode != NULL) {
1932                                 unsigned size = get_mode_size_bytes(mode);
1933
1934                                 if (cc & cc_callee_clear_stk) {
1935                                         pop_amount += (size + 3U) & ~3U;
1936                                 }
1937
1938                                 if (size < 4) load_mode = mode_Iu;
1939                         }
1940
1941                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1942                 }
1943         }
1944
1945         be_abi_call_set_pop(abi, pop_amount);
1946
1947         /* set return registers */
1948         n = get_method_n_ress(method_type);
1949
1950         assert(n <= 2 && "more than two results not supported");
1951
1952         /* In case of 64bit returns, we will have two 32bit values */
1953         if (n == 2) {
1954                 tp   = get_method_res_type(method_type, 0);
1955                 mode = get_type_mode(tp);
1956
1957                 assert(!mode_is_float(mode) && "two FP results not supported");
1958
1959                 tp   = get_method_res_type(method_type, 1);
1960                 mode = get_type_mode(tp);
1961
1962                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1963
1964                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1965                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1966         }
1967         else if (n == 1) {
1968                 const arch_register_t *reg;
1969
1970                 tp   = get_method_res_type(method_type, 0);
1971                 assert(is_atomic_type(tp));
1972                 mode = get_type_mode(tp);
1973
1974                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1975
1976                 be_abi_call_res_reg(abi, 0, reg);
1977         }
1978 }
1979
1980 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1981 {
1982         (void) block_env;
1983
1984         if(!is_ia32_irn(irn)) {
1985                 return -1;
1986         }
1987
1988         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1989                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1990                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1991                 || is_ia32_Immediate(irn))
1992                 return 0;
1993
1994         return 1;
1995 }
1996
1997 /**
1998  * Initializes the code generator interface.
1999  */
2000 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
2001 {
2002         (void) self;
2003         return &ia32_code_gen_if;
2004 }
2005
2006 /**
2007  * Returns the estimated execution time of an ia32 irn.
2008  */
2009 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2010         (void) env;
2011         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2012 }
2013
2014 list_sched_selector_t ia32_sched_selector;
2015
2016 /**
2017  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2018  */
2019 static const list_sched_selector_t *ia32_get_list_sched_selector(
2020                 const void *self, list_sched_selector_t *selector)
2021 {
2022         (void) self;
2023         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2024         ia32_sched_selector.exectime              = ia32_sched_exectime;
2025         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2026         return &ia32_sched_selector;
2027 }
2028
2029 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2030 {
2031         (void) self;
2032         return NULL;
2033 }
2034
2035 /**
2036  * Returns the necessary byte alignment for storing a register of given class.
2037  */
2038 static int ia32_get_reg_class_alignment(const void *self,
2039                                         const arch_register_class_t *cls)
2040 {
2041         ir_mode *mode = arch_register_class_mode(cls);
2042         int bytes     = get_mode_size_bytes(mode);
2043         (void) self;
2044
2045         if (mode_is_float(mode) && bytes > 8)
2046                 return 16;
2047         return bytes;
2048 }
2049
2050 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2051                 const void *self, const ir_node *irn)
2052 {
2053         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2054                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2055                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2056                 NULL,
2057         };
2058         static const be_execution_unit_t *_allowed_units_GP[] = {
2059                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2060                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2061                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2062                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2063                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2064                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2065                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2066                 NULL,
2067         };
2068         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2069                 &be_machine_execution_units_DUMMY[0],
2070                 NULL,
2071         };
2072         static const be_execution_unit_t **_units_callret[] = {
2073                 _allowed_units_BRANCH,
2074                 NULL
2075         };
2076         static const be_execution_unit_t **_units_other[] = {
2077                 _allowed_units_GP,
2078                 NULL
2079         };
2080         static const be_execution_unit_t **_units_dummy[] = {
2081                 _allowed_units_DUMMY,
2082                 NULL
2083         };
2084         const be_execution_unit_t ***ret;
2085         (void) self;
2086
2087         if (is_ia32_irn(irn)) {
2088                 ret = get_ia32_exec_units(irn);
2089         }
2090         else if (is_be_node(irn)) {
2091                 if (be_is_Call(irn) || be_is_Return(irn)) {
2092                         ret = _units_callret;
2093                 }
2094                 else if (be_is_Barrier(irn)) {
2095                         ret = _units_dummy;
2096                 }
2097                 else {
2098                          ret = _units_other;
2099                 }
2100         }
2101         else {
2102                 ret = _units_dummy;
2103         }
2104
2105         return ret;
2106 }
2107
2108 /**
2109  * Return the abstract ia32 machine.
2110  */
2111 static const be_machine_t *ia32_get_machine(const void *self) {
2112         const ia32_isa_t *isa = self;
2113         return isa->cpu;
2114 }
2115
2116 /**
2117  * Return irp irgs in the desired order.
2118  */
2119 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2120 {
2121         (void) self;
2122         (void) irg_list;
2123         return NULL;
2124 }
2125
2126 static void ia32_mark_remat(const void *self, ir_node *node) {
2127         (void) self;
2128         if (is_ia32_irn(node)) {
2129                 set_ia32_is_remat(node);
2130         }
2131 }
2132
2133 /**
2134  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2135  * @return 1 if allowed, 0 otherwise
2136  */
2137 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2138 {
2139         ir_node *phi;
2140         ir_node *cmp = NULL;
2141
2142         /* we can't handle psis with 64bit compares yet */
2143         if (is_Proj(sel)) {
2144                 cmp = get_Proj_pred(sel);
2145                 if (is_Cmp(cmp)) {
2146                         ir_node *left     = get_Cmp_left(cmp);
2147                         ir_mode *cmp_mode = get_irn_mode(left);
2148                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2149                                 return 0;
2150                 } else {
2151                         cmp = NULL;
2152                 }
2153         }
2154
2155         if (ia32_cg_config.use_cmov) {
2156                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2157                         pn_Cmp pn   = get_Proj_proj(sel);
2158                         ir_node *cl = get_Cmp_left(cmp);
2159                         ir_node *cr = get_Cmp_right(cmp);
2160
2161                         /* check the Phi nodes: no 64bit and no floating point cmov */
2162                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2163                                 ir_mode *mode = get_irn_mode(phi);
2164
2165                                 if (mode_is_float(mode)) {
2166                                         /* check for Min, Max */
2167                                         ir_node *t = get_Phi_pred(phi, i);
2168                                         ir_node *f = get_Phi_pred(phi, j);
2169                                         int res    = 0;
2170
2171                                         /* SSE2 supports Min & Max */
2172                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2173                                                 if (cl == t && cr == f) {
2174                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2175                                                         res = 1;
2176                                                 } else if (cl == f && cr == t) {
2177                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2178                                                         res = 1;
2179                                                 }
2180                                         }
2181                                         if (! res)
2182                                                 return 0;
2183
2184                                 } else if (get_mode_size_bits(mode) > 32)
2185                                         return 0;
2186                         }
2187                 } else {
2188                         /* check the Phi nodes: no 64bit and no floating point cmov */
2189                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2190                                 ir_mode *mode = get_irn_mode(phi);
2191
2192                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2193                                         return 0;
2194                         }
2195                 }
2196
2197                 return 1;
2198         } else {
2199                 ir_node *cl, *cr;
2200                 pn_Cmp  pn;
2201
2202                 /* No cmov, only some special cases */
2203                 if (cmp == NULL)
2204                         return 0;
2205
2206                 /* Now some supported cases here */
2207                 pn = get_Proj_proj(sel);
2208                 cl = get_Cmp_left(cmp);
2209                 cr = get_Cmp_right(cmp);
2210
2211                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2212                         ir_mode *mode = get_irn_mode(phi);
2213                         int res = 0;
2214                         ir_node *t, *f;
2215
2216                         t = get_Phi_pred(phi, i);
2217                         f = get_Phi_pred(phi, j);
2218
2219                         /* no floating point and no 64bit yet */
2220                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2221                                 return 0;
2222
2223                         if (is_Const(t) && is_Const(f)) {
2224                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2225                                         /* always support Psi(x, C1, C2) */
2226                                         res = 1;
2227                                 }
2228                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2229                                 if (0) {
2230 #if 0
2231                                 } else if (cl == t && cr == f) {
2232                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2233                                         res = 1;
2234                                 } else if (cl == f && cr == t) {
2235                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2236                                         res = 1;
2237 #endif
2238                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2239                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2240                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2241                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2242                                         res = 1;
2243                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2244                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2245                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2246                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2247                                         res = 1;
2248                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2249                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2250                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2251                                                 res = 1;
2252                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2253                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2254                                                 res = 1;
2255                                         }
2256                                 }
2257                         }
2258                         if (! res)
2259                                 return 0;
2260                 }
2261                 /* all checks passed */
2262                 return 1;
2263         }
2264         return 0;
2265 }
2266
2267 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2268 {
2269         (void) self;
2270         (void) c;
2271
2272         /* we already added all our simple flags to the flags modifier list in
2273          * init, so this flag we don't know. */
2274         return ASM_CONSTRAINT_FLAG_INVALID;
2275 }
2276
2277 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2278 {
2279         (void) self;
2280
2281         return ia32_get_clobber_register(clobber) != NULL;
2282 }
2283
2284 /**
2285  * Returns the libFirm configuration parameter for this backend.
2286  */
2287 static const backend_params *ia32_get_libfirm_params(void) {
2288         static const ir_settings_if_conv_t ifconv = {
2289                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2290                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2291         };
2292         static const ir_settings_arch_dep_t ad = {
2293                 1,                   /* also use subs */
2294                 4,                   /* maximum shifts */
2295                 31,                  /* maximum shift amount */
2296                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2297
2298                 1,  /* allow Mulhs */
2299                 1,  /* allow Mulus */
2300                 32  /* Mulh allowed up to 32 bit */
2301         };
2302         static backend_params p = {
2303                 1,     /* need dword lowering */
2304                 1,     /* support inline assembly */
2305                 0,     /* no immediate floating point mode. */
2306                 NULL,  /* no additional opcodes */
2307                 NULL,  /* will be set later */
2308                 ia32_create_intrinsic_fkt,
2309                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2310                 NULL,  /* will be set below */
2311                 NULL   /* will be set below */
2312         };
2313
2314         ia32_setup_cg_config();
2315
2316         /* doesn't really belong here, but this is the earliest place the backend
2317          * is called... */
2318         init_asm_constraints();
2319
2320         p.dep_param    = &ad;
2321         p.if_conv_info = &ifconv;
2322         return &p;
2323 }
2324
2325 static const lc_opt_enum_int_items_t gas_items[] = {
2326         { "elf",     GAS_FLAVOUR_ELF },
2327         { "mingw",   GAS_FLAVOUR_MINGW  },
2328         { "yasm",    GAS_FLAVOUR_YASM   },
2329         { "macho",   GAS_FLAVOUR_MACH_O },
2330         { NULL,      0 }
2331 };
2332
2333 static lc_opt_enum_int_var_t gas_var = {
2334         (int*) &be_gas_flavour, gas_items
2335 };
2336
2337 static const lc_opt_enum_int_items_t transformer_items[] = {
2338         { "default", TRANSFORMER_DEFAULT },
2339 #ifdef FIRM_GRGEN_BE
2340         { "pbqp",    TRANSFORMER_PBQP    },
2341         { "random",  TRANSFORMER_RAND    },
2342 #endif
2343         { NULL,      0                   }
2344 };
2345
2346 static lc_opt_enum_int_var_t transformer_var = {
2347         (int*)&be_transformer, transformer_items
2348 };
2349
2350 static const lc_opt_table_entry_t ia32_options[] = {
2351         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2352         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2353         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2354                        &ia32_isa_template.arch_env.stack_alignment),
2355         LC_OPT_LAST
2356 };
2357
2358 const arch_isa_if_t ia32_isa_if = {
2359         ia32_init,
2360         ia32_done,
2361         ia32_get_n_reg_class,
2362         ia32_get_reg_class,
2363         ia32_get_reg_class_for_mode,
2364         ia32_get_call_abi,
2365         ia32_get_code_generator_if,
2366         ia32_get_list_sched_selector,
2367         ia32_get_ilp_sched_selector,
2368         ia32_get_reg_class_alignment,
2369         ia32_get_libfirm_params,
2370         ia32_get_allowed_execution_units,
2371         ia32_get_machine,
2372         ia32_get_irg_list,
2373         ia32_mark_remat,
2374         ia32_parse_asm_constraint,
2375         ia32_is_valid_clobber
2376 };
2377
2378 void ia32_init_emitter(void);
2379 void ia32_init_finish(void);
2380 void ia32_init_optimize(void);
2381 void ia32_init_transform(void);
2382 void ia32_init_x87(void);
2383
2384 void be_init_arch_ia32(void)
2385 {
2386         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2387         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2388
2389         lc_opt_add_table(ia32_grp, ia32_options);
2390         be_register_isa_if("ia32", &ia32_isa_if);
2391
2392         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2393
2394         ia32_init_emitter();
2395         ia32_init_finish();
2396         ia32_init_optimize();
2397         ia32_init_transform();
2398         ia32_init_x87();
2399         ia32_init_architecture();
2400 }
2401
2402 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);