nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "lc_opts.h"
  28 #include "lc_opts_enum.h"
  29
  30 #include <math.h>
  31
  32 #include "irarch.h"
  33 #include "irgwalk.h"
  34 #include "irprog.h"
  35 #include "irprintf.h"
  36 #include "iredges_t.h"
  37 #include "ircons.h"
  38 #include "irflag.h"
  39 #include "irgmod.h"
  40 #include "irgopt.h"
  41 #include "irbitset.h"
  42 #include "irgopt.h"
  43 #include "irdump.h"
  44 #include "pdeq.h"
  45 #include "pset.h"
  46 #include "debug.h"
  47 #include "error.h"
  48 #include "xmalloc.h"
  49 #include "irtools.h"
  50 #include "iroptimize.h"
  51 #include "instrument.h"
  52 #include "iropt_t.h"
  53 #include "lower_dw.h"
  54 #include "lower_calls.h"
  55 #include "lower_mode_b.h"
  56 #include "lower_softfloat.h"
  57
  58 #include "beabi.h"
  59 #include "beirg.h"
  60 #include "benode.h"
  61 #include "belower.h"
  62 #include "besched.h"
  63 #include "be.h"
  64 #include "be_t.h"
  65 #include "beirgmod.h"
  66 #include "be_dbgout.h"
  67 #include "beblocksched.h"
  68 #include "bespillutil.h"
  69 #include "bespillslots.h"
  70 #include "bemodule.h"
  71 #include "begnuas.h"
  72 #include "bestate.h"
  73 #include "beflags.h"
  74 #include "betranshlp.h"
  75 #include "belistsched.h"
  76 #include "beabihelper.h"
  77 #include "bestack.h"
  78
  79 #include "bearch_ia32_t.h"
  80
  81 #include "ia32_new_nodes.h"
  82 #include "gen_ia32_regalloc_if.h"
  83 #include "ia32_common_transform.h"
  84 #include "ia32_transform.h"
  85 #include "ia32_emitter.h"
  86 #include "ia32_optimize.h"
  87 #include "ia32_x87.h"
  88 #include "ia32_dbg_stat.h"
  89 #include "ia32_finish.h"
  90 #include "ia32_fpu.h"
  91 #include "ia32_architecture.h"
  92
  93 #ifdef FIRM_GRGEN_BE
  94 #include "ia32_pbqp_transform.h"
  95
  96 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  97 #endif
  98
  99 ir_mode *ia32_mode_fpcw;
 100 ir_mode *ia32_mode_E;
 101 ir_type *ia32_type_E;
 102
 103 /** The current omit-fp state */
 104 static ir_type *omit_fp_between_type   = NULL;
 105 static ir_type *between_type           = NULL;
 106 static ir_entity *old_bp_ent           = NULL;
 107 static ir_entity *ret_addr_ent         = NULL;
 108 static ir_entity *omit_fp_ret_addr_ent = NULL;
 109
 110 /**
 111  * The environment for the intrinsic mapping.
 112  */
 113 static ia32_intrinsic_env_t intrinsic_env = {
 114         NULL,    /* the isa */
 115         NULL,    /* the irg, these entities belong to */
 116         NULL,    /* entity for __divdi3 library call */
 117         NULL,    /* entity for __moddi3 library call */
 118         NULL,    /* entity for __udivdi3 library call */
 119         NULL,    /* entity for __umoddi3 library call */
 120 };
 121
 122
 123 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 124
 125 /**
 126  * Used to create per-graph unique pseudo nodes.
 127  */
 128 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 129                                     create_const_node_func func,
 130                                     const arch_register_t* reg)
 131 {
 132         ir_node *block, *res;
 133
 134         if (*place != NULL)
 135                 return *place;
 136
 137         block = get_irg_start_block(irg);
 138         res = func(NULL, block);
 139         arch_set_irn_register(res, reg);
 140         *place = res;
 141
 142         return res;
 143 }
 144
 145 /* Creates the unique per irg GP NoReg node. */
 146 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 147 {
 148         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 149         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 150                             &ia32_registers[REG_GP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 154 {
 155         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 156         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 157                             &ia32_registers[REG_VFP_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 161 {
 162         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 163         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 164                             &ia32_registers[REG_XMM_NOREG]);
 165 }
 166
 167 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 168 {
 169         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 170         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 171                         &ia32_registers[REG_FPCW]);
 172 }
 173
 174
 175 /**
 176  * Returns the admissible noreg register node for input register pos of node irn.
 177  */
 178 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 179 {
 180         ir_graph                  *irg = get_irn_irg(irn);
 181         const arch_register_req_t *req = arch_get_irn_register_req_in(irn, pos);
 182
 183         assert(req != NULL && "Missing register requirements");
 184         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 185                 return ia32_new_NoReg_gp(irg);
 186
 187         if (ia32_cg_config.use_sse2) {
 188                 return ia32_new_NoReg_xmm(irg);
 189         } else {
 190                 return ia32_new_NoReg_vfp(irg);
 191         }
 192 }
 193
 194 /**
 195  * The IA32 ABI callback object.
 196  */
 197 typedef struct {
 198         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 199         ir_graph *irg;                   /**< The associated graph. */
 200 } ia32_abi_env_t;
 201
 202 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 203 {
 204         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 205 }
 206
 207 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 208 {
 209         if (is_be_node(node))
 210                 be_node_set_frame_entity(node, entity);
 211         else
 212                 set_ia32_frame_ent(node, entity);
 213 }
 214
 215 static void ia32_set_frame_offset(ir_node *irn, int bias)
 216 {
 217         if (get_ia32_frame_ent(irn) == NULL)
 218                 return;
 219
 220         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 221                 ir_graph          *irg     = get_irn_irg(irn);
 222                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 223                 if (layout->sp_relative) {
 224                         /* Pop nodes modify the stack pointer before calculating the
 225                          * destination address, so fix this here
 226                          */
 227                         bias -= 4;
 228                 }
 229         }
 230         add_ia32_am_offs_int(irn, bias);
 231 }
 232
 233 static int ia32_get_sp_bias(const ir_node *node)
 234 {
 235         if (is_ia32_Call(node))
 236                 return -(int)get_ia32_call_attr_const(node)->pop;
 237
 238         if (is_ia32_Push(node))
 239                 return 4;
 240
 241         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 242                 return -4;
 243
 244         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 245                 return SP_BIAS_RESET;
 246         }
 247
 248         return 0;
 249 }
 250
 251 /**
 252  * Build the between type and entities if not already build.
 253  */
 254 static void ia32_build_between_type(void)
 255 {
 256 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 257         if (! between_type) {
 258                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 259                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 260
 261                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 262                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 263                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 264
 265                 set_entity_offset(old_bp_ent, 0);
 266                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 267                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 268                 set_type_state(between_type, layout_fixed);
 269
 270                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 271                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 272
 273                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 274                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 275                 set_type_state(omit_fp_between_type, layout_fixed);
 276         }
 277 #undef IDENT
 278 }
 279
 280 /**
 281  * Produces the type which sits between the stack args and the locals on the stack.
 282  * it will contain the return address and space to store the old base pointer.
 283  * @return The Firm type modeling the ABI between type.
 284  */
 285 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 286 {
 287         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 288         ia32_build_between_type();
 289         return layout->sp_relative ? omit_fp_between_type : between_type;
 290 }
 291
 292 /**
 293  * Return the stack entity that contains the return address.
 294  */
 295 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 296 {
 297         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 298         ia32_build_between_type();
 299         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 300 }
 301
 302 /**
 303  * Return the stack entity that contains the frame address.
 304  */
 305 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 306 {
 307         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 308         ia32_build_between_type();
 309         return layout->sp_relative ? NULL : old_bp_ent;
 310 }
 311
 312 /**
 313  * Get the estimated cycle count for @p irn.
 314  *
 315  * @param self The this pointer.
 316  * @param irn  The node.
 317  *
 318  * @return     The estimated cycle count for this operation
 319  */
 320 static int ia32_get_op_estimated_cost(const ir_node *irn)
 321 {
 322         int            cost;
 323         ia32_op_type_t op_tp;
 324
 325         if (is_Proj(irn))
 326                 return 0;
 327         if (!is_ia32_irn(irn))
 328                 return 0;
 329
 330         assert(is_ia32_irn(irn));
 331
 332         cost  = get_ia32_latency(irn);
 333         op_tp = get_ia32_op_type(irn);
 334
 335         if (is_ia32_CopyB(irn)) {
 336                 cost = 250;
 337         }
 338         else if (is_ia32_CopyB_i(irn)) {
 339                 int size = get_ia32_copyb_size(irn);
 340                 cost     = 20 + (int)ceil((4/3) * size);
 341         }
 342         /* in case of address mode operations add additional cycles */
 343         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 344                 /*
 345                         In case of stack access and access to fixed addresses add 5 cycles
 346                         (we assume they are in cache), other memory operations cost 20
 347                         cycles.
 348                 */
 349                 if (is_ia32_use_frame(irn) || (
 350                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 351                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 352                     )) {
 353                         cost += 5;
 354                 } else {
 355                         cost += 20;
 356                 }
 357         }
 358
 359         return cost;
 360 }
 361
 362 /**
 363  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 364  *
 365  * @param irn       The original operation
 366  * @param i         Index of the argument we want the inverse operation to yield
 367  * @param inverse   struct to be filled with the resulting inverse op
 368  * @param obstack   The obstack to use for allocation of the returned nodes array
 369  * @return          The inverse operation or NULL if operation invertible
 370  */
 371 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 372 {
 373         (void) irn;
 374         (void) i;
 375         (void) inverse;
 376         (void) obst;
 377         return NULL;
 378
 379 #if 0
 380         ir_mode  *mode;
 381         ir_mode  *irn_mode;
 382         ir_node  *block, *noreg, *nomem;
 383         dbg_info *dbgi;
 384
 385         /* we cannot invert non-ia32 irns */
 386         if (! is_ia32_irn(irn))
 387                 return NULL;
 388
 389         /* operand must always be a real operand (not base, index or mem) */
 390         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 391                 return NULL;
 392
 393         /* we don't invert address mode operations */
 394         if (get_ia32_op_type(irn) != ia32_Normal)
 395                 return NULL;
 396
 397         /* TODO: adjust for new immediates... */
 398         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 399                    irn);
 400         return NULL;
 401
 402         block    = get_nodes_block(irn);
 403         mode     = get_irn_mode(irn);
 404         irn_mode = get_irn_mode(irn);
 405         noreg    = get_irn_n(irn, 0);
 406         nomem    = get_irg_no_mem(irg);
 407         dbgi     = get_irn_dbg_info(irn);
 408
 409         /* initialize structure */
 410         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 411         inverse->costs = 0;
 412         inverse->n     = 1;
 413
 414         switch (get_ia32_irn_opcode(irn)) {
 415                 case iro_ia32_Add:
 416                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 417                                 /* we have an add with a const here */
 418                                 /* invers == add with negated const */
 419                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 420                                 inverse->costs   += 1;
 421                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 422                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 423                                 set_ia32_commutative(inverse->nodes[0]);
 424                         }
 425                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 426                                 /* we have an add with a symconst here */
 427                                 /* invers == sub with const */
 428                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 429                                 inverse->costs   += 2;
 430                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 431                         }
 432                         else {
 433                                 /* normal add: inverse == sub */
 434                                 inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 435                                 inverse->costs   += 2;
 436                         }
 437                         break;
 438                 case iro_ia32_Sub:
 439                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 440                                 /* we have a sub with a const/symconst here */
 441                                 /* invers == add with this const */
 442                                 inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 443                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 444                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 445                         }
 446                         else {
 447                                 /* normal sub */
 448                                 if (i == n_ia32_binary_left) {
 449                                         inverse->nodes[0] = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 450                                 }
 451                                 else {
 452                                         inverse->nodes[0] = new_bd_ia32_Sub(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 453                                 }
 454                                 inverse->costs += 1;
 455                         }
 456                         break;
 457                 case iro_ia32_Xor:
 458                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 459                                 /* xor with const: inverse = xor */
 460                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 461                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 462                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 463                         }
 464                         else {
 465                                 /* normal xor */
 466                                 inverse->nodes[0] = new_bd_ia32_Xor(dbgi, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 467                                 inverse->costs   += 1;
 468                         }
 469                         break;
 470                 case iro_ia32_Not: {
 471                         inverse->nodes[0] = new_bd_ia32_Not(dbgi, block, (ir_node*) irn);
 472                         inverse->costs   += 1;
 473                         break;
 474                 }
 475                 case iro_ia32_Neg: {
 476                         inverse->nodes[0] = new_bd_ia32_Neg(dbgi, block, (ir_node*) irn);
 477                         inverse->costs   += 1;
 478                         break;
 479                 }
 480                 default:
 481                         /* inverse operation not supported */
 482                         return NULL;
 483         }
 484
 485         return inverse;
 486 #endif
 487 }
 488
 489 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 490 {
 491         if (mode_is_float(mode))
 492                 return mode_D;
 493
 494         return mode_Iu;
 495 }
 496
 497 /**
 498  * Get the mode that should be used for spilling value node
 499  */
 500 static ir_mode *get_spill_mode(const ir_node *node)
 501 {
 502         ir_mode *mode = get_irn_mode(node);
 503         return get_spill_mode_mode(mode);
 504 }
 505
 506 /**
 507  * Checks whether an addressmode reload for a node with mode mode is compatible
 508  * with a spillslot of mode spill_mode
 509  */
 510 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 511 {
 512         return !mode_is_float(mode) || mode == spillmode;
 513 }
 514
 515 /**
 516  * Check if irn can load its operand at position i from memory (source addressmode).
 517  * @param irn    The irn to be checked
 518  * @param i      The operands position
 519  * @return Non-Zero if operand can be loaded
 520  */
 521 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 522 {
 523         ir_node       *op        = get_irn_n(irn, i);
 524         const ir_mode *mode      = get_irn_mode(op);
 525         const ir_mode *spillmode = get_spill_mode(op);
 526
 527         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 528             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 529             !ia32_is_spillmode_compatible(mode, spillmode) ||
 530             is_ia32_use_frame(irn))                            /* must not already use frame */
 531                 return 0;
 532
 533         switch (get_ia32_am_support(irn)) {
 534                 case ia32_am_none:
 535                         return 0;
 536
 537                 case ia32_am_unary:
 538                         if (i != n_ia32_unary_op)
 539                                 return 0;
 540                         break;
 541
 542                 case ia32_am_binary:
 543                         switch (i) {
 544                                 case n_ia32_binary_left: {
 545                                         const arch_register_req_t *req;
 546                                         if (!is_ia32_commutative(irn))
 547                                                 return 0;
 548
 549                                         /* we can't swap left/right for limited registers
 550                                          * (As this (currently) breaks constraint handling copies)
 551                                          */
 552                                         req = arch_get_irn_register_req_in(irn, n_ia32_binary_left);
 553                                         if (req->type & arch_register_req_type_limited)
 554                                                 return 0;
 555                                         break;
 556                                 }
 557
 558                                 case n_ia32_binary_right:
 559                                         break;
 560
 561                                 default:
 562                                         return 0;
 563                         }
 564                         break;
 565
 566                 default:
 567                         panic("Unknown AM type");
 568         }
 569
 570         /* HACK: must not already use "real" memory.
 571          * This can happen for Call and Div */
 572         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 573                 return 0;
 574
 575         return 1;
 576 }
 577
 578 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 579                                         unsigned int i)
 580 {
 581         ir_mode *load_mode;
 582         ir_mode *dest_op_mode;
 583
 584         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 585
 586         set_ia32_op_type(irn, ia32_AddrModeS);
 587
 588         load_mode    = get_irn_mode(get_irn_n(irn, i));
 589         dest_op_mode = get_ia32_ls_mode(irn);
 590         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 591                 set_ia32_ls_mode(irn, load_mode);
 592         }
 593         set_ia32_use_frame(irn);
 594         set_ia32_need_stackent(irn);
 595
 596         if (i == n_ia32_binary_left                    &&
 597             get_ia32_am_support(irn) == ia32_am_binary &&
 598             /* immediates are only allowed on the right side */
 599             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 600                 ia32_swap_left_right(irn);
 601                 i = n_ia32_binary_right;
 602         }
 603
 604         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 605
 606         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 607         set_irn_n(irn, n_ia32_mem,  spill);
 608         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 609         set_ia32_is_reload(irn);
 610 }
 611
 612 static const be_abi_callbacks_t ia32_abi_callbacks = {
 613         ia32_abi_get_between_type,
 614 };
 615
 616 /* register allocator interface */
 617 static const arch_irn_ops_t ia32_irn_ops = {
 618         ia32_get_frame_entity,
 619         ia32_set_frame_offset,
 620         ia32_get_sp_bias,
 621         ia32_get_inverse,
 622         ia32_get_op_estimated_cost,
 623         ia32_possible_memory_operand,
 624         ia32_perform_memory_operand,
 625 };
 626
 627 static ir_entity *mcount = NULL;
 628 static int gprof = 0;
 629
 630 static void ia32_before_abi(ir_graph *irg)
 631 {
 632         if (gprof) {
 633                 if (mcount == NULL) {
 634                         ir_type *tp = new_type_method(0, 0);
 635                         ident   *id = new_id_from_str("mcount");
 636                         mcount = new_entity(get_glob_type(), id, tp);
 637                         /* FIXME: enter the right ld_ident here */
 638                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 639                         set_entity_visibility(mcount, ir_visibility_external);
 640                 }
 641                 instrument_initcall(irg, mcount);
 642         }
 643 }
 644
 645 /**
 646  * Transforms the standard firm graph into
 647  * an ia32 firm graph
 648  */
 649 static void ia32_prepare_graph(ir_graph *irg)
 650 {
 651         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 652
 653 #ifdef FIRM_GRGEN_BE
 654         switch (be_transformer) {
 655         case TRANSFORMER_DEFAULT:
 656                 /* transform remaining nodes into assembler instructions */
 657                 ia32_transform_graph(irg);
 658                 break;
 659
 660         case TRANSFORMER_PBQP:
 661         case TRANSFORMER_RAND:
 662                 /* transform nodes into assembler instructions by PBQP magic */
 663                 ia32_transform_graph_by_pbqp(irg);
 664                 break;
 665
 666         default:
 667                 panic("invalid transformer");
 668         }
 669 #else
 670         ia32_transform_graph(irg);
 671 #endif
 672
 673         /* do local optimizations (mainly CSE) */
 674         optimize_graph_df(irg);
 675         /* backend code expects that outedges are always enabled */
 676         edges_assure(irg);
 677
 678         if (irg_data->dump)
 679                 dump_ir_graph(irg, "transformed");
 680
 681         /* optimize address mode */
 682         ia32_optimize_graph(irg);
 683
 684         /* do code placement, to optimize the position of constants */
 685         place_code(irg);
 686         /* backend code expects that outedges are always enabled */
 687         edges_assure(irg);
 688
 689         if (irg_data->dump)
 690                 dump_ir_graph(irg, "place");
 691 }
 692
 693 ir_node *ia32_turn_back_am(ir_node *node)
 694 {
 695         dbg_info *dbgi  = get_irn_dbg_info(node);
 696         ir_graph *irg   = get_irn_irg(node);
 697         ir_node  *block = get_nodes_block(node);
 698         ir_node  *base  = get_irn_n(node, n_ia32_base);
 699         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 700         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 701         ir_node  *noreg;
 702
 703         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 704         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 705
 706         ia32_copy_am_attrs(load, node);
 707         if (is_ia32_is_reload(node))
 708                 set_ia32_is_reload(load);
 709         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 710
 711         switch (get_ia32_am_support(node)) {
 712                 case ia32_am_unary:
 713                         set_irn_n(node, n_ia32_unary_op, load_res);
 714                         break;
 715
 716                 case ia32_am_binary:
 717                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 718                                 set_irn_n(node, n_ia32_binary_left, load_res);
 719                         } else {
 720                                 set_irn_n(node, n_ia32_binary_right, load_res);
 721                         }
 722                         break;
 723
 724                 default:
 725                         panic("Unknown AM type");
 726         }
 727         noreg = ia32_new_NoReg_gp(current_ir_graph);
 728         set_irn_n(node, n_ia32_base,  noreg);
 729         set_irn_n(node, n_ia32_index, noreg);
 730         set_ia32_am_offs_int(node, 0);
 731         set_ia32_am_sc(node, NULL);
 732         set_ia32_am_scale(node, 0);
 733         clear_ia32_am_sc_sign(node);
 734
 735         /* rewire mem-proj */
 736         if (get_irn_mode(node) == mode_T) {
 737                 const ir_edge_t *edge;
 738                 foreach_out_edge(node, edge) {
 739                         ir_node *out = get_edge_src_irn(edge);
 740                         if (get_irn_mode(out) == mode_M) {
 741                                 set_Proj_pred(out, load);
 742                                 set_Proj_proj(out, pn_ia32_Load_M);
 743                                 break;
 744                         }
 745                 }
 746         }
 747
 748         set_ia32_op_type(node, ia32_Normal);
 749         if (sched_is_scheduled(node))
 750                 sched_add_before(node, load);
 751
 752         return load_res;
 753 }
 754
 755 static ir_node *flags_remat(ir_node *node, ir_node *after)
 756 {
 757         /* we should turn back source address mode when rematerializing nodes */
 758         ia32_op_type_t type;
 759         ir_node        *block;
 760         ir_node        *copy;
 761
 762         if (is_Block(after)) {
 763                 block = after;
 764         } else {
 765                 block = get_nodes_block(after);
 766         }
 767
 768         type = get_ia32_op_type(node);
 769         switch (type) {
 770                 case ia32_AddrModeS:
 771                         ia32_turn_back_am(node);
 772                         break;
 773
 774                 case ia32_AddrModeD:
 775                         /* TODO implement this later... */
 776                         panic("found DestAM with flag user %+F this should not happen", node);
 777
 778                 default: assert(type == ia32_Normal); break;
 779         }
 780
 781         copy = exact_copy(node);
 782         set_nodes_block(copy, block);
 783         sched_add_after(after, copy);
 784
 785         return copy;
 786 }
 787
 788 /**
 789  * Called before the register allocator.
 790  */
 791 static void ia32_before_ra(ir_graph *irg)
 792 {
 793         /* setup fpu rounding modes */
 794         ia32_setup_fpu_mode(irg);
 795
 796         /* fixup flags */
 797         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 798                            &flags_remat, NULL);
 799
 800         be_add_missing_keeps(irg);
 801 }
 802
 803
 804 /**
 805  * Transforms a be_Reload into a ia32 Load.
 806  */
 807 static void transform_to_Load(ir_node *node)
 808 {
 809         ir_graph *irg        = get_irn_irg(node);
 810         dbg_info *dbgi       = get_irn_dbg_info(node);
 811         ir_node *block       = get_nodes_block(node);
 812         ir_entity *ent       = be_get_frame_entity(node);
 813         ir_mode *mode        = get_irn_mode(node);
 814         ir_mode *spillmode   = get_spill_mode(node);
 815         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 816         ir_node *sched_point = NULL;
 817         ir_node *ptr         = get_irg_frame(irg);
 818         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 819         ir_node *new_op, *proj;
 820         const arch_register_t *reg;
 821
 822         if (sched_is_scheduled(node)) {
 823                 sched_point = sched_prev(node);
 824         }
 825
 826         if (mode_is_float(spillmode)) {
 827                 if (ia32_cg_config.use_sse2)
 828                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 829                 else
 830                         new_op = new_bd_ia32_vfld(dbgi, block, ptr, noreg, mem, spillmode);
 831         }
 832         else if (get_mode_size_bits(spillmode) == 128) {
 833                 /* Reload 128 bit SSE registers */
 834                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 835         }
 836         else
 837                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 838
 839         set_ia32_op_type(new_op, ia32_AddrModeS);
 840         set_ia32_ls_mode(new_op, spillmode);
 841         set_ia32_frame_ent(new_op, ent);
 842         set_ia32_use_frame(new_op);
 843         set_ia32_is_reload(new_op);
 844
 845         DBG_OPT_RELOAD2LD(node, new_op);
 846
 847         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 848
 849         if (sched_point) {
 850                 sched_add_after(sched_point, new_op);
 851                 sched_remove(node);
 852         }
 853
 854         /* copy the register from the old node to the new Load */
 855         reg = arch_get_irn_register(node);
 856         arch_set_irn_register(proj, reg);
 857
 858         SET_IA32_ORIG_NODE(new_op, node);
 859
 860         exchange(node, proj);
 861 }
 862
 863 /**
 864  * Transforms a be_Spill node into a ia32 Store.
 865  */
 866 static void transform_to_Store(ir_node *node)
 867 {
 868         ir_graph *irg  = get_irn_irg(node);
 869         dbg_info *dbgi = get_irn_dbg_info(node);
 870         ir_node *block = get_nodes_block(node);
 871         ir_entity *ent = be_get_frame_entity(node);
 872         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 873         ir_mode *mode  = get_spill_mode(spillval);
 874         ir_node *noreg = ia32_new_NoReg_gp(irg);
 875         ir_node *nomem = get_irg_no_mem(irg);
 876         ir_node *ptr   = get_irg_frame(irg);
 877         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 878         ir_node *res;
 879         ir_node *store;
 880         ir_node *sched_point = NULL;
 881
 882         if (sched_is_scheduled(node)) {
 883                 sched_point = sched_prev(node);
 884         }
 885
 886         if (mode_is_float(mode)) {
 887                 if (ia32_cg_config.use_sse2) {
 888                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 889                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 890                 } else {
 891                         store = new_bd_ia32_vfst(dbgi, block, ptr, noreg, nomem, val, mode);
 892                         res   = new_r_Proj(store, mode_M, pn_ia32_vfst_M);
 893                 }
 894         } else if (get_mode_size_bits(mode) == 128) {
 895                 /* Spill 128 bit SSE registers */
 896                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 897                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 898         } else if (get_mode_size_bits(mode) == 8) {
 899                 store = new_bd_ia32_Store8Bit(dbgi, block, ptr, noreg, nomem, val);
 900                 res   = new_r_Proj(store, mode_M, pn_ia32_Store8Bit_M);
 901         } else {
 902                 store = new_bd_ia32_Store(dbgi, block, ptr, noreg, nomem, val);
 903                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 904         }
 905
 906         set_ia32_op_type(store, ia32_AddrModeD);
 907         set_ia32_ls_mode(store, mode);
 908         set_ia32_frame_ent(store, ent);
 909         set_ia32_use_frame(store);
 910         set_ia32_is_spill(store);
 911         SET_IA32_ORIG_NODE(store, node);
 912         DBG_OPT_SPILL2ST(node, store);
 913
 914         if (sched_point) {
 915                 sched_add_after(sched_point, store);
 916                 sched_remove(node);
 917         }
 918
 919         exchange(node, res);
 920 }
 921
 922 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 923 {
 924         dbg_info *dbgi  = get_irn_dbg_info(node);
 925         ir_node  *block = get_nodes_block(node);
 926         ir_graph *irg   = get_irn_irg(node);
 927         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 928         ir_node  *frame = get_irg_frame(irg);
 929
 930         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 931
 932         set_ia32_frame_ent(push, ent);
 933         set_ia32_use_frame(push);
 934         set_ia32_op_type(push, ia32_AddrModeS);
 935         set_ia32_ls_mode(push, mode_Is);
 936         set_ia32_is_spill(push);
 937
 938         sched_add_before(schedpoint, push);
 939         return push;
 940 }
 941
 942 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 943 {
 944         dbg_info *dbgi  = get_irn_dbg_info(node);
 945         ir_node  *block = get_nodes_block(node);
 946         ir_graph *irg   = get_irn_irg(node);
 947         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 948         ir_node  *frame = get_irg_frame(irg);
 949
 950         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 951                                           get_irg_no_mem(irg), sp);
 952
 953         set_ia32_frame_ent(pop, ent);
 954         set_ia32_use_frame(pop);
 955         set_ia32_op_type(pop, ia32_AddrModeD);
 956         set_ia32_ls_mode(pop, mode_Is);
 957         set_ia32_is_reload(pop);
 958
 959         sched_add_before(schedpoint, pop);
 960
 961         return pop;
 962 }
 963
 964 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 965 {
 966         dbg_info *dbgi   = get_irn_dbg_info(node);
 967         ir_mode  *spmode = mode_Iu;
 968         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 969         ir_node *sp;
 970
 971         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 972         arch_set_irn_register(sp, spreg);
 973
 974         return sp;
 975 }
 976
 977 /**
 978  * Transform MemPerm, currently we do this the ugly way and produce
 979  * push/pop into/from memory cascades. This is possible without using
 980  * any registers.
 981  */
 982 static void transform_MemPerm(ir_node *node)
 983 {
 984         ir_node         *block = get_nodes_block(node);
 985         ir_graph        *irg   = get_irn_irg(node);
 986         ir_node         *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
 987         int              arity = be_get_MemPerm_entity_arity(node);
 988         ir_node        **pops  = ALLOCAN(ir_node*, arity);
 989         ir_node         *in[1];
 990         ir_node         *keep;
 991         int              i;
 992         const ir_edge_t *edge;
 993         const ir_edge_t *next;
 994
 995         /* create Pushs */
 996         for (i = 0; i < arity; ++i) {
 997                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
 998                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
 999                 ir_type *enttype = get_entity_type(inent);
1000                 unsigned entsize = get_type_size_bytes(enttype);
1001                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1002                 ir_node *mem = get_irn_n(node, i + 1);
1003                 ir_node *push;
1004
1005                 /* work around cases where entities have different sizes */
1006                 if (entsize2 < entsize)
1007                         entsize = entsize2;
1008                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1009
1010                 push = create_push(node, node, sp, mem, inent);
1011                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1012                 if (entsize == 8) {
1013                         /* add another push after the first one */
1014                         push = create_push(node, node, sp, mem, inent);
1015                         add_ia32_am_offs_int(push, 4);
1016                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1017                 }
1018
1019                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
1020         }
1021
1022         /* create pops */
1023         for (i = arity - 1; i >= 0; --i) {
1024                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1025                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1026                 ir_type *enttype = get_entity_type(outent);
1027                 unsigned entsize = get_type_size_bytes(enttype);
1028                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1029                 ir_node *pop;
1030
1031                 /* work around cases where entities have different sizes */
1032                 if (entsize2 < entsize)
1033                         entsize = entsize2;
1034                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1035
1036                 pop = create_pop(node, node, sp, outent);
1037                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1038                 if (entsize == 8) {
1039                         add_ia32_am_offs_int(pop, 4);
1040
1041                         /* add another pop after the first one */
1042                         pop = create_pop(node, node, sp, outent);
1043                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1044                 }
1045
1046                 pops[i] = pop;
1047         }
1048
1049         in[0] = sp;
1050         keep  = be_new_Keep(block, 1, in);
1051         sched_add_before(node, keep);
1052
1053         /* exchange memprojs */
1054         foreach_out_edge_safe(node, edge, next) {
1055                 ir_node *proj = get_edge_src_irn(edge);
1056                 int p = get_Proj_proj(proj);
1057
1058                 assert(p < arity);
1059
1060                 set_Proj_pred(proj, pops[p]);
1061                 set_Proj_proj(proj, pn_ia32_Pop_M);
1062         }
1063
1064         /* remove memperm */
1065         sched_remove(node);
1066         kill_node(node);
1067 }
1068
1069 /**
1070  * Block-Walker: Calls the transform functions Spill and Reload.
1071  */
1072 static void ia32_after_ra_walker(ir_node *block, void *env)
1073 {
1074         ir_node *node, *prev;
1075         (void) env;
1076
1077         /* beware: the schedule is changed here */
1078         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1079                 prev = sched_prev(node);
1080
1081                 if (be_is_Reload(node)) {
1082                         transform_to_Load(node);
1083                 } else if (be_is_Spill(node)) {
1084                         transform_to_Store(node);
1085                 } else if (be_is_MemPerm(node)) {
1086                         transform_MemPerm(node);
1087                 }
1088         }
1089 }
1090
1091 /**
1092  * Collects nodes that need frame entities assigned.
1093  */
1094 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1095 {
1096         be_fec_env_t  *env = (be_fec_env_t*)data;
1097         const ir_mode *mode;
1098         int            align;
1099
1100         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1101                 mode  = get_spill_mode_mode(get_irn_mode(node));
1102                 align = get_mode_size_bytes(mode);
1103         } else if (is_ia32_irn(node)         &&
1104                         get_ia32_frame_ent(node) == NULL &&
1105                         is_ia32_use_frame(node)) {
1106                 if (is_ia32_need_stackent(node))
1107                         goto need_stackent;
1108
1109                 switch (get_ia32_irn_opcode(node)) {
1110 need_stackent:
1111                         case iro_ia32_Load: {
1112                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1113
1114                                 if (attr->data.need_32bit_stackent) {
1115                                         mode = mode_Is;
1116                                 } else if (attr->data.need_64bit_stackent) {
1117                                         mode = mode_Ls;
1118                                 } else {
1119                                         mode = get_ia32_ls_mode(node);
1120                                         if (is_ia32_is_reload(node))
1121                                                 mode = get_spill_mode_mode(mode);
1122                                 }
1123                                 align = get_mode_size_bytes(mode);
1124                                 break;
1125                         }
1126
1127                         case iro_ia32_vfild:
1128                         case iro_ia32_vfld:
1129                         case iro_ia32_xLoad: {
1130                                 mode  = get_ia32_ls_mode(node);
1131                                 align = 4;
1132                                 break;
1133                         }
1134
1135                         case iro_ia32_FldCW: {
1136                                 /* although 2 byte would be enough 4 byte performs best */
1137                                 mode  = mode_Iu;
1138                                 align = 4;
1139                                 break;
1140                         }
1141
1142                         default:
1143 #ifndef NDEBUG
1144                                 panic("unexpected frame user while collection frame entity nodes");
1145
1146                         case iro_ia32_FnstCW:
1147                         case iro_ia32_Store8Bit:
1148                         case iro_ia32_Store:
1149                         case iro_ia32_fst:
1150                         case iro_ia32_fstp:
1151                         case iro_ia32_vfist:
1152                         case iro_ia32_vfisttp:
1153                         case iro_ia32_vfst:
1154                         case iro_ia32_xStore:
1155                         case iro_ia32_xStoreSimple:
1156 #endif
1157                                 return;
1158                 }
1159         } else {
1160                 return;
1161         }
1162         be_node_needs_frame_entity(env, node, mode, align);
1163 }
1164
1165 static int determine_ebp_input(ir_node *ret)
1166 {
1167         const arch_register_t *bp = &ia32_registers[REG_EBP];
1168         int   arity               = get_irn_arity(ret);
1169         int   i;
1170
1171         for (i = 0; i < arity; ++i) {
1172                 ir_node *input = get_irn_n(ret, i);
1173                 if (arch_get_irn_register(input) == bp)
1174                         return i;
1175         }
1176         panic("no ebp input found at %+F", ret);
1177 }
1178
1179 static void introduce_epilog(ir_node *ret)
1180 {
1181         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1182         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1183         ir_graph              *irg        = get_irn_irg(ret);
1184         ir_type               *frame_type = get_irg_frame_type(irg);
1185         unsigned               frame_size = get_type_size_bytes(frame_type);
1186         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1187         ir_node               *block      = get_nodes_block(ret);
1188         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1189         ir_node               *curr_sp    = first_sp;
1190         ir_mode               *mode_gp    = mode_Iu;
1191
1192         if (!layout->sp_relative) {
1193                 int      n_ebp   = determine_ebp_input(ret);
1194                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1195                 if (ia32_cg_config.use_leave) {
1196                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1197                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1198                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1199                         arch_set_irn_register(curr_bp, bp);
1200                         arch_set_irn_register(curr_sp, sp);
1201                         sched_add_before(ret, leave);
1202                 } else {
1203                         ir_node *pop;
1204                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1205                         /* copy ebp to esp */
1206                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1207                         arch_set_irn_register(curr_sp, sp);
1208                         sched_add_before(ret, curr_sp);
1209
1210                         /* pop ebp */
1211                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1212                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1213                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1214                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1215                         arch_set_irn_register(curr_bp, bp);
1216                         arch_set_irn_register(curr_sp, sp);
1217                         sched_add_before(ret, pop);
1218
1219                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1220                 }
1221                 set_irn_n(ret, n_ebp, curr_bp);
1222         } else {
1223                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1224                 sched_add_before(ret, incsp);
1225                 curr_sp = incsp;
1226         }
1227         set_irn_n(ret, n_be_Return_sp, curr_sp);
1228
1229         /* keep verifier happy... */
1230         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1231                 kill_node(first_sp);
1232         }
1233 }
1234
1235 /**
1236  * put the Prolog code at the beginning, epilog code before each return
1237  */
1238 static void introduce_prolog_epilog(ir_graph *irg)
1239 {
1240         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1241         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1242         ir_node               *start      = get_irg_start(irg);
1243         ir_node               *block      = get_nodes_block(start);
1244         ir_type               *frame_type = get_irg_frame_type(irg);
1245         unsigned               frame_size = get_type_size_bytes(frame_type);
1246         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1247         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1248         ir_node               *curr_sp    = initial_sp;
1249         ir_mode               *mode_gp    = mode_Iu;
1250
1251         if (!layout->sp_relative) {
1252                 /* push ebp */
1253                 ir_node *mem        = get_irg_initial_mem(irg);
1254                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1255                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1256                 ir_node *curr_bp    = initial_bp;
1257                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, curr_bp, curr_sp);
1258                 ir_node *incsp;
1259
1260                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1261                 mem     = new_r_Proj(push, mode_M, pn_ia32_Push_M);
1262                 arch_set_irn_register(curr_sp, sp);
1263                 sched_add_after(start, push);
1264
1265                 /* move esp to ebp */
1266                 curr_bp = be_new_Copy(block, curr_sp);
1267                 sched_add_after(push, curr_bp);
1268                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1269                 curr_sp = be_new_CopyKeep_single(block, curr_sp, curr_bp);
1270                 sched_add_after(curr_bp, curr_sp);
1271                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1272                 edges_reroute(initial_bp, curr_bp);
1273                 set_irn_n(push, n_ia32_Push_val, initial_bp);
1274
1275                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1276                 edges_reroute(initial_sp, incsp);
1277                 set_irn_n(push, n_ia32_Push_stack, initial_sp);
1278                 sched_add_after(curr_sp, incsp);
1279
1280                 /* make sure the initial IncSP is really used by someone */
1281                 if (get_irn_n_edges(incsp) <= 1) {
1282                         ir_node *in[] = { incsp };
1283                         ir_node *keep = be_new_Keep(block, 1, in);
1284                         sched_add_after(incsp, keep);
1285                 }
1286
1287                 layout->initial_bias = -4;
1288         } else {
1289                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1290                 edges_reroute(initial_sp, incsp);
1291                 be_set_IncSP_pred(incsp, curr_sp);
1292                 sched_add_after(start, incsp);
1293         }
1294
1295         /* introduce epilog for every return node */
1296         {
1297                 ir_node *end_block = get_irg_end_block(irg);
1298                 int      arity     = get_irn_arity(end_block);
1299                 int      i;
1300
1301                 for (i = 0; i < arity; ++i) {
1302                         ir_node *ret = get_irn_n(end_block, i);
1303                         assert(be_is_Return(ret));
1304                         introduce_epilog(ret);
1305                 }
1306         }
1307 }
1308
1309 /**
1310  * Last touchups for the graph before emit: x87 simulation to replace the
1311  * virtual with real x87 instructions, creating a block schedule and peephole
1312  * optimisations.
1313  */
1314 static void ia32_finish(ir_graph *irg)
1315 {
1316         ia32_irg_data_t   *irg_data     = ia32_get_irg_data(irg);
1317         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1318         bool               at_begin     = stack_layout->sp_relative ? true : false;
1319         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1320
1321         /* create and coalesce frame entities */
1322         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1323         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1324         be_free_frame_entity_coalescer(fec_env);
1325
1326         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1327
1328         introduce_prolog_epilog(irg);
1329
1330         /* fix stack entity offsets */
1331         be_abi_fix_stack_nodes(irg);
1332         be_abi_fix_stack_bias(irg);
1333
1334         /* fix 2-address code constraints */
1335         ia32_finish_irg(irg);
1336
1337         /* we might have to rewrite x87 virtual registers */
1338         if (irg_data->do_x87_sim) {
1339                 ia32_x87_simulate_graph(irg);
1340         }
1341
1342         /* do peephole optimisations */
1343         ia32_peephole_optimization(irg);
1344
1345         be_remove_dead_nodes_from_schedule(irg);
1346
1347         /* create block schedule, this also removes empty blocks which might
1348          * produce critical edges */
1349         irg_data->blk_sched = be_create_block_schedule(irg);
1350 }
1351
1352 /**
1353  * Emits the code, closes the output file and frees
1354  * the code generator interface.
1355  */
1356 static void ia32_emit(ir_graph *irg)
1357 {
1358         if (ia32_cg_config.emit_machcode) {
1359                 ia32_gen_binary_routine(irg);
1360         } else {
1361                 ia32_gen_routine(irg);
1362         }
1363 }
1364
1365 /**
1366  * Returns the node representing the PIC base.
1367  */
1368 static ir_node *ia32_get_pic_base(ir_graph *irg)
1369 {
1370         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1371         ir_node         *block;
1372         ir_node         *get_eip = irg_data->get_eip;
1373         if (get_eip != NULL)
1374                 return get_eip;
1375
1376         block             = get_irg_start_block(irg);
1377         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1378         irg_data->get_eip = get_eip;
1379
1380         return get_eip;
1381 }
1382
1383 /**
1384  * Initializes a IA32 code generator.
1385  */
1386 static void ia32_init_graph(ir_graph *irg)
1387 {
1388         struct obstack  *obst     = be_get_be_obst(irg);
1389         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1390
1391         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1392
1393         if (gprof) {
1394                 /* Linux gprof implementation needs base pointer */
1395                 be_get_irg_options(irg)->omit_fp = 0;
1396         }
1397
1398         be_birg_from_irg(irg)->isa_link = irg_data;
1399 }
1400
1401
1402 /**
1403  * Set output modes for GCC
1404  */
1405 static const tarval_mode_info mo_integer = {
1406         TVO_HEX,
1407         "0x",
1408         NULL,
1409 };
1410
1411 /*
1412  * set the tarval output mode of all integer modes to decimal
1413  */
1414 static void set_tarval_output_modes(void)
1415 {
1416         size_t i;
1417
1418         for (i = get_irp_n_modes(); i > 0;) {
1419                 ir_mode *mode = get_irp_mode(--i);
1420
1421                 if (mode_is_int(mode))
1422                         set_tarval_mode_output_option(mode, &mo_integer);
1423         }
1424 }
1425
1426 extern const arch_isa_if_t ia32_isa_if;
1427
1428 /**
1429  * The template that generates a new ISA object.
1430  * Note that this template can be changed by command line
1431  * arguments.
1432  */
1433 static ia32_isa_t ia32_isa_template = {
1434         {
1435                 &ia32_isa_if,            /* isa interface implementation */
1436                 N_IA32_REGISTERS,
1437                 ia32_registers,
1438                 N_IA32_CLASSES,
1439                 ia32_reg_classes,
1440                 &ia32_registers[REG_ESP],  /* stack pointer register */
1441                 &ia32_registers[REG_EBP],  /* base pointer register */
1442                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1443                 2,                       /* power of two stack alignment, 2^2 == 4 */
1444                 NULL,                    /* main environment */
1445                 7,                       /* costs for a spill instruction */
1446                 5,                       /* costs for a reload instruction */
1447                 false,                   /* no custom abi handling */
1448         },
1449         NULL,                    /* tv_ents */
1450         IA32_FPU_ARCH_X87,       /* FPU architecture */
1451 };
1452
1453 static void init_asm_constraints(void)
1454 {
1455         be_init_default_asm_constraint_flags();
1456
1457         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1458         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1459         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1460         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1461         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1462         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1463         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1464         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1465         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1466         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1467         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1468         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1469         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1470         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1471         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1472         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1473         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1474         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1475         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1476         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1477
1478         /* no support for autodecrement/autoincrement */
1479         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1480         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1481         /* no float consts */
1482         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1483         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1484         /* makes no sense on x86 */
1485         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1486         /* no support for sse consts yet */
1487         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1488         /* no support for x87 consts yet */
1489         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1490         /* no support for mmx registers yet */
1491         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1492         /* not available in 32bit mode */
1493         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1494         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1495
1496         /* no code yet to determine register class needed... */
1497         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1498 }
1499
1500 /**
1501  * Initializes the backend ISA.
1502  */
1503 static arch_env_t *ia32_init(const be_main_env_t *env)
1504 {
1505         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1506
1507         set_tarval_output_modes();
1508
1509         *isa = ia32_isa_template;
1510
1511         if (ia32_mode_fpcw == NULL) {
1512                 ia32_mode_fpcw = new_int_mode("Fpcw", irma_twos_complement, 16, 0, 0);
1513         }
1514
1515         ia32_register_init();
1516         ia32_create_opcodes(&ia32_irn_ops);
1517
1518         isa->tv_ent         = pmap_create();
1519
1520         /* enter the ISA object into the intrinsic environment */
1521         intrinsic_env.isa = isa;
1522
1523         be_emit_init(env->file_handle);
1524         be_gas_begin_compilation_unit(env);
1525
1526         return &isa->base;
1527 }
1528
1529 /**
1530  * Closes the output file and frees the ISA structure.
1531  */
1532 static void ia32_done(void *self)
1533 {
1534         ia32_isa_t *isa = (ia32_isa_t*)self;
1535
1536         /* emit now all global declarations */
1537         be_gas_end_compilation_unit(isa->base.main_env);
1538
1539         be_emit_exit();
1540
1541         pmap_destroy(isa->tv_ent);
1542         free(self);
1543 }
1544
1545 /**
1546  * Returns the register for parameter nr.
1547  */
1548 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1549                                                     const ir_mode *mode)
1550 {
1551         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1552                 &ia32_registers[REG_ECX],
1553                 &ia32_registers[REG_EDX],
1554                 NULL
1555         };
1556         static const unsigned MAXNUM_GPREG_ARGS = 3;
1557
1558         static const arch_register_t *gpreg_param_reg_regparam[] = {
1559                 &ia32_registers[REG_EAX],
1560                 &ia32_registers[REG_EDX],
1561                 &ia32_registers[REG_ECX]
1562         };
1563
1564         static const arch_register_t *gpreg_param_reg_this[] = {
1565                 &ia32_registers[REG_ECX],
1566                 NULL,
1567                 NULL
1568         };
1569
1570         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1571                 &ia32_registers[REG_XMM0],
1572                 &ia32_registers[REG_XMM1],
1573                 &ia32_registers[REG_XMM2],
1574                 &ia32_registers[REG_XMM3],
1575                 &ia32_registers[REG_XMM4],
1576                 &ia32_registers[REG_XMM5],
1577                 &ia32_registers[REG_XMM6],
1578                 &ia32_registers[REG_XMM7]
1579         };
1580
1581         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1582                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1583         };
1584         static const unsigned MAXNUM_SSE_ARGS = 8;
1585
1586         if ((cc & cc_this_call) && nr == 0)
1587                 return gpreg_param_reg_this[0];
1588
1589         if (! (cc & cc_reg_param))
1590                 return NULL;
1591
1592         if (mode_is_float(mode)) {
1593                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1594                         return NULL;
1595                 if (nr >= MAXNUM_SSE_ARGS)
1596                         return NULL;
1597
1598                 if (cc & cc_this_call) {
1599                         return fpreg_sse_param_reg_this[nr];
1600                 }
1601                 return fpreg_sse_param_reg_std[nr];
1602         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1603                 unsigned num_regparam;
1604
1605                 if (get_mode_size_bits(mode) > 32)
1606                         return NULL;
1607
1608                 if (nr >= MAXNUM_GPREG_ARGS)
1609                         return NULL;
1610
1611                 if (cc & cc_this_call) {
1612                         return gpreg_param_reg_this[nr];
1613                 }
1614                 num_regparam = cc & ~cc_bits;
1615                 if (num_regparam == 0) {
1616                         /* default fastcall */
1617                         return gpreg_param_reg_fastcall[nr];
1618                 }
1619                 if (nr < num_regparam)
1620                         return gpreg_param_reg_regparam[nr];
1621                 return NULL;
1622         }
1623
1624         panic("unknown argument mode");
1625 }
1626
1627 /**
1628  * Get the ABI restrictions for procedure calls.
1629  */
1630 static void ia32_get_call_abi(ir_type *method_type, be_abi_call_t *abi)
1631 {
1632         unsigned  cc;
1633         int       n, i, regnum;
1634         int                 pop_amount = 0;
1635         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1636
1637         /* set abi flags for calls */
1638         call_flags.bits.store_args_sequential = 0;
1639         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1640         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1641         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1642
1643         /* set parameter passing style */
1644         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1645
1646         cc = get_method_calling_convention(method_type);
1647         if (get_method_variadicity(method_type) == variadicity_variadic) {
1648                 /* pass all parameters of a variadic function on the stack */
1649                 cc = cc_cdecl_set | (cc & cc_this_call);
1650         } else {
1651                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1652                     ia32_cg_config.optimize_cc) {
1653                         /* set the fast calling conventions (allowing up to 3) */
1654                         cc = SET_FASTCALL(cc) | 3;
1655                 }
1656         }
1657
1658         /* we have to pop the shadow parameter ourself for compound calls */
1659         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1660                         && !(cc & cc_reg_param)) {
1661                 pop_amount += get_mode_size_bytes(mode_P_data);
1662         }
1663
1664         n = get_method_n_params(method_type);
1665         for (i = regnum = 0; i < n; i++) {
1666                 const arch_register_t *reg  = NULL;
1667                 ir_type               *tp   = get_method_param_type(method_type, i);
1668                 ir_mode               *mode = get_type_mode(tp);
1669
1670                 if (mode != NULL) {
1671                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1672                 }
1673                 if (reg != NULL) {
1674                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1675                         ++regnum;
1676                 } else {
1677                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1678                          * movl has a shorter opcode than mov[sz][bw]l */
1679                         ir_mode *load_mode = mode;
1680
1681                         if (mode != NULL) {
1682                                 unsigned size = get_mode_size_bytes(mode);
1683
1684                                 if (cc & cc_callee_clear_stk) {
1685                                         pop_amount += (size + 3U) & ~3U;
1686                                 }
1687
1688                                 if (size < 4) load_mode = mode_Iu;
1689                         }
1690
1691                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1692                 }
1693         }
1694
1695         be_abi_call_set_pop(abi, pop_amount);
1696
1697         /* set return registers */
1698         n = get_method_n_ress(method_type);
1699
1700         assert(n <= 2 && "more than two results not supported");
1701
1702         /* In case of 64bit returns, we will have two 32bit values */
1703         if (n == 2) {
1704                 ir_type *tp   = get_method_res_type(method_type, 0);
1705                 ir_mode *mode = get_type_mode(tp);
1706
1707                 assert(!mode_is_float(mode) && "two FP results not supported");
1708
1709                 tp   = get_method_res_type(method_type, 1);
1710                 mode = get_type_mode(tp);
1711
1712                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1713
1714                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1715                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1716         }
1717         else if (n == 1) {
1718                 ir_type *tp   = get_method_res_type(method_type, 0);
1719                 ir_mode *mode = get_type_mode(tp);
1720                 const arch_register_t *reg;
1721                 assert(is_atomic_type(tp));
1722
1723                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1724
1725                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1726         }
1727 }
1728
1729 static void ia32_mark_remat(ir_node *node)
1730 {
1731         if (is_ia32_irn(node)) {
1732                 set_ia32_is_remat(node);
1733         }
1734 }
1735
1736 /**
1737  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1738  */
1739 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1740                                  ir_node *mux_false)
1741 {
1742         ir_node    *cmp_l;
1743         ir_node    *cmp_r;
1744         ir_relation relation;
1745
1746         if (!is_Cmp(sel))
1747                 return false;
1748
1749         cmp_l = get_Cmp_left(sel);
1750         cmp_r = get_Cmp_right(sel);
1751         if (!mode_is_float(get_irn_mode(cmp_l)))
1752                 return false;
1753
1754         /* check for min/max. They're defined as (C-Semantik):
1755          *  min(a, b) = a < b ? a : b
1756          *  or min(a, b) = a <= b ? a : b
1757          *  max(a, b) = a > b ? a : b
1758          *  or max(a, b) = a >= b ? a : b
1759          * (Note we only handle float min/max here)
1760          */
1761         relation = get_Cmp_relation(sel);
1762         switch (relation) {
1763         case ir_relation_greater_equal:
1764         case ir_relation_greater:
1765                 /* this is a max */
1766                 if (cmp_l == mux_true && cmp_r == mux_false)
1767                         return true;
1768                 break;
1769         case ir_relation_less_equal:
1770         case ir_relation_less:
1771                 /* this is a min */
1772                 if (cmp_l == mux_true && cmp_r == mux_false)
1773                         return true;
1774                 break;
1775         case ir_relation_unordered_greater_equal:
1776         case ir_relation_unordered_greater:
1777                 /* this is a min */
1778                 if (cmp_l == mux_false && cmp_r == mux_true)
1779                         return true;
1780                 break;
1781         case ir_relation_unordered_less_equal:
1782         case ir_relation_unordered_less:
1783                 /* this is a max */
1784                 if (cmp_l == mux_false && cmp_r == mux_true)
1785                         return true;
1786                 break;
1787
1788         default:
1789                 break;
1790         }
1791
1792         return false;
1793 }
1794
1795 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1796 {
1797         ir_mode *mode = get_irn_mode(mux_true);
1798         (void) sel;
1799
1800         if (!mode_is_int(mode) && !mode_is_reference(mode)
1801                         && mode != mode_b)
1802                 return false;
1803
1804         if (is_Const(mux_true) && is_Const(mux_false)) {
1805                 /* we can create a set plus up two 3 instructions for any combination
1806                  * of constants */
1807                 return true;
1808         }
1809
1810         return false;
1811 }
1812
1813 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1814                                      ir_node *mux_false)
1815 {
1816         (void) sel;
1817
1818         if (!mode_is_float(get_irn_mode(mux_true)))
1819                 return false;
1820
1821         return is_Const(mux_true) && is_Const(mux_false);
1822 }
1823
1824 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1825 {
1826         ir_node    *cmp_left;
1827         ir_node    *cmp_right;
1828         ir_node    *sub_left;
1829         ir_node    *sub_right;
1830         ir_mode    *mode;
1831         ir_relation relation;
1832
1833         if (!is_Cmp(sel))
1834                 return false;
1835
1836         mode = get_irn_mode(mux_true);
1837         if (mode_is_signed(mode) || mode_is_float(mode))
1838                 return false;
1839
1840         relation  = get_Cmp_relation(sel);
1841         cmp_left  = get_Cmp_left(sel);
1842         cmp_right = get_Cmp_right(sel);
1843
1844         /* "move" zero constant to false input */
1845         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1846                 ir_node *tmp = mux_false;
1847                 mux_false = mux_true;
1848                 mux_true  = tmp;
1849                 relation = get_negated_relation(relation);
1850         }
1851         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1852                 return false;
1853         if (!is_Sub(mux_true))
1854                 return false;
1855         sub_left  = get_Sub_left(mux_true);
1856         sub_right = get_Sub_right(mux_true);
1857
1858         /* Mux(a >=u b, 0, a-b) */
1859         if ((relation & ir_relation_greater)
1860                         && sub_left == cmp_left && sub_right == cmp_right)
1861                 return true;
1862         /* Mux(a <=u b, 0, b-a) */
1863         if ((relation & ir_relation_less)
1864                         && sub_left == cmp_right && sub_right == cmp_left)
1865                 return true;
1866
1867         return false;
1868 }
1869
1870 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1871                                ir_node *mux_true)
1872 {
1873         ir_mode *mode;
1874
1875         /* middleend can handle some things */
1876         if (ir_is_optimizable_mux(sel, mux_false, mux_true))
1877                 return true;
1878         /* we can handle Set for all modes and compares */
1879         if (mux_is_set(sel, mux_true, mux_false))
1880                 return true;
1881         /* SSE has own min/max operations */
1882         if (ia32_cg_config.use_sse2
1883                         && mux_is_float_min_max(sel, mux_true, mux_false))
1884                 return true;
1885         /* we can handle Mux(?, Const[f], Const[f]) */
1886         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1887 #ifdef FIRM_GRGEN_BE
1888                 /* well, some code selectors can't handle it */
1889                 if (be_transformer != TRANSFORMER_PBQP
1890                                 || be_transformer != TRANSFORMER_RAND)
1891                         return true;
1892 #else
1893                 return true;
1894 #endif
1895         }
1896
1897         /* no support for 64bit inputs to cmov */
1898         mode = get_irn_mode(mux_true);
1899         if (get_mode_size_bits(mode) > 32)
1900                 return false;
1901         /* we can handle Abs for all modes and compares (except 64bit) */
1902         if (ir_mux_is_abs(sel, mux_false, mux_true) != 0)
1903                 return true;
1904         /* we can't handle MuxF yet */
1905         if (mode_is_float(mode))
1906                 return false;
1907
1908         if (mux_is_doz(sel, mux_true, mux_false))
1909                 return true;
1910
1911         /* Check Cmp before the node */
1912         if (is_Cmp(sel)) {
1913                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1914
1915                 /* we can't handle 64bit compares */
1916                 if (get_mode_size_bits(cmp_mode) > 32)
1917                         return false;
1918
1919                 /* we can't handle float compares */
1920                 if (mode_is_float(cmp_mode))
1921                         return false;
1922         }
1923
1924         /* did we disable cmov generation? */
1925         if (!ia32_cg_config.use_cmov)
1926                 return false;
1927
1928         /* we can use a cmov */
1929         return true;
1930 }
1931
1932 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
1933 {
1934         (void) c;
1935
1936         /* we already added all our simple flags to the flags modifier list in
1937          * init, so this flag we don't know. */
1938         return ASM_CONSTRAINT_FLAG_INVALID;
1939 }
1940
1941 static int ia32_is_valid_clobber(const char *clobber)
1942 {
1943         return ia32_get_clobber_register(clobber) != NULL;
1944 }
1945
1946 static void ia32_lower_for_target(void)
1947 {
1948         size_t i, n_irgs = get_irp_n_irgs();
1949
1950         /* perform doubleword lowering */
1951         lwrdw_param_t lower_dw_params = {
1952                 1,  /* little endian */
1953                 64, /* doubleword size */
1954                 ia32_create_intrinsic_fkt,
1955                 &intrinsic_env,
1956         };
1957
1958         ia32_create_opcodes(&ia32_irn_ops);
1959
1960         /* lower compound param handling
1961          * Note: we lower compound arguments ourself, since on ia32 we don't
1962          * have hidden parameters but know where to find the structs on the stack.
1963          * (This also forces us to always allocate space for the compound arguments
1964          *  on the callframe and we can't just use an arbitrary position on the
1965          *  stackframe)
1966          */
1967         lower_calls_with_compounds(LF_RETURN_HIDDEN | LF_DONT_LOWER_ARGUMENTS);
1968
1969         /* replace floating point operations by function calls */
1970         if (ia32_cg_config.use_softfloat) {
1971                 lower_floating_point();
1972         }
1973
1974         ir_prepare_dw_lowering(&lower_dw_params);
1975         ir_lower_dw_ops();
1976
1977         for (i = 0; i < n_irgs; ++i) {
1978                 ir_graph *irg = get_irp_irg(i);
1979                 /* lower for mode_b stuff */
1980                 ir_lower_mode_b(irg, mode_Iu);
1981                 /* break up switches with wide ranges */
1982                 lower_switch(irg, 4, 256, false);
1983         }
1984
1985         for (i = 0; i < n_irgs; ++i) {
1986                 ir_graph *irg = get_irp_irg(i);
1987                 /* Turn all small CopyBs into loads/stores, keep medium-sized CopyBs,
1988                  * so we can generate rep movs later, and turn all big CopyBs into
1989                  * memcpy calls. */
1990                 lower_CopyB(irg, 64, 8193, true);
1991         }
1992 }
1993
1994 /**
1995  * Create the trampoline code.
1996  */
1997 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
1998 {
1999         ir_graph *const irg  = get_irn_irg(block);
2000         ir_node  *      p    = trampoline;
2001         ir_mode  *const mode = get_irn_mode(p);
2002         ir_node  *const one  = new_r_Const(irg, get_mode_one(mode_Iu));
2003         ir_node  *const four = new_r_Const_long(irg, mode_Iu, 4);
2004         ir_node  *      st;
2005
2006         /* mov  ecx,<env> */
2007         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2008         mem = new_r_Proj(st, mode_M, pn_Store_M);
2009         p   = new_r_Add(block, p, one, mode);
2010         st  = new_r_Store(block, mem, p, env, cons_none);
2011         mem = new_r_Proj(st, mode_M, pn_Store_M);
2012         p   = new_r_Add(block, p, four, mode);
2013         /* jmp  <callee> */
2014         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2015         mem = new_r_Proj(st, mode_M, pn_Store_M);
2016         p   = new_r_Add(block, p, one, mode);
2017         st  = new_r_Store(block, mem, p, callee, cons_none);
2018         mem = new_r_Proj(st, mode_M, pn_Store_M);
2019         p   = new_r_Add(block, p, four, mode);
2020
2021         return mem;
2022 }
2023
2024 /**
2025  * Returns the libFirm configuration parameter for this backend.
2026  */
2027 static const backend_params *ia32_get_libfirm_params(void)
2028 {
2029         static const ir_settings_arch_dep_t ad = {
2030                 1,                   /* also use subs */
2031                 4,                   /* maximum shifts */
2032                 63,                  /* maximum shift amount */
2033                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2034
2035                 1,  /* allow Mulhs */
2036                 1,  /* allow Mulus */
2037                 32, /* Mulh allowed up to 32 bit */
2038         };
2039         static backend_params p = {
2040                 1,     /* support inline assembly */
2041                 1,     /* support Rotl nodes */
2042                 0,     /* little endian */
2043                 1,     /* modulo shift efficient */
2044                 0,     /* non-modulo shift not efficient */
2045                 &ad,   /* will be set later */
2046                 ia32_is_mux_allowed,
2047                 32,    /* machine_size */
2048                 NULL,  /* float arithmetic mode, will be set below */
2049                 NULL,  /* long long type */
2050                 NULL,  /* unsigned long long type */
2051                 NULL,  /* long double type */
2052                 12,    /* size of trampoline code */
2053                 4,     /* alignment of trampoline code */
2054                 ia32_create_trampoline_fkt,
2055                 4      /* alignment of stack parameter */
2056         };
2057
2058         if (ia32_mode_E == NULL) {
2059                 /* note mantissa is 64bit but with explicitely encoded 1 so the really
2060                  * usable part as counted by firm is only 63 bits */
2061                 ia32_mode_E = new_float_mode("E", irma_x86_extended_float, 15, 63);
2062                 ia32_type_E = new_type_primitive(ia32_mode_E);
2063                 set_type_size_bytes(ia32_type_E, 12);
2064                 set_type_alignment_bytes(ia32_type_E, 16);
2065         }
2066
2067         ir_mode *mode_long_long
2068                 = new_int_mode("long long", irma_twos_complement, 64, 1, 64);
2069         ir_type *type_long_long = new_type_primitive(mode_long_long);
2070         ir_mode *mode_unsigned_long_long
2071                 = new_int_mode("unsigned long long", irma_twos_complement, 64, 0, 64);
2072         ir_type *type_unsigned_long_long
2073                 = new_type_primitive(mode_unsigned_long_long);
2074
2075         ia32_setup_cg_config();
2076
2077         /* doesn't really belong here, but this is the earliest place the backend
2078          * is called... */
2079         init_asm_constraints();
2080
2081         p.type_long_long          = type_long_long;
2082         p.type_unsigned_long_long = type_unsigned_long_long;
2083
2084         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
2085                 p.mode_float_arithmetic = NULL;
2086                 p.type_long_double = NULL;
2087         } else {
2088                 p.mode_float_arithmetic = ia32_mode_E;
2089                 p.type_long_double      = ia32_type_E;
2090         }
2091         return &p;
2092 }
2093
2094 /**
2095  * Check if the given register is callee or caller save.
2096  */
2097 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
2098 {
2099         if (callee) {
2100                 /* check for callee saved */
2101                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2102                         switch (reg->index) {
2103                         case REG_GP_EBX:
2104                         case REG_GP_ESI:
2105                         case REG_GP_EDI:
2106                         case REG_GP_EBP:
2107                                 return 1;
2108                         default:
2109                                 return 0;
2110                         }
2111                 }
2112         } else {
2113                 /* check for caller saved */
2114                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
2115                         switch (reg->index) {
2116                         case REG_GP_EDX:
2117                         case REG_GP_ECX:
2118                         case REG_GP_EAX:
2119                                 return 1;
2120                         default:
2121                                 return 0;
2122                         }
2123                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_xmm]) {
2124                         /* all XMM registers are caller save */
2125                         return reg->index != REG_XMM_NOREG;
2126                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]) {
2127                         /* all VFP registers are caller save */
2128                         return reg->index != REG_VFP_NOREG;
2129                 }
2130         }
2131         return 0;
2132 }
2133
2134 static const lc_opt_enum_int_items_t gas_items[] = {
2135         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2136         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2137         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2138         { NULL,    0 }
2139 };
2140
2141 static lc_opt_enum_int_var_t gas_var = {
2142         (int*) &be_gas_object_file_format, gas_items
2143 };
2144
2145 #ifdef FIRM_GRGEN_BE
2146 static const lc_opt_enum_int_items_t transformer_items[] = {
2147         { "default", TRANSFORMER_DEFAULT },
2148         { "pbqp",    TRANSFORMER_PBQP    },
2149         { "random",  TRANSFORMER_RAND    },
2150         { NULL,      0                   }
2151 };
2152
2153 static lc_opt_enum_int_var_t transformer_var = {
2154         (int*)&be_transformer, transformer_items
2155 };
2156 #endif
2157
2158 static const lc_opt_table_entry_t ia32_options[] = {
2159         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2160 #ifdef FIRM_GRGEN_BE
2161         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2162 #endif
2163         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2164                         &ia32_isa_template.base.stack_alignment),
2165         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2166         LC_OPT_LAST
2167 };
2168
2169 const arch_isa_if_t ia32_isa_if = {
2170         ia32_init,
2171         ia32_lower_for_target,
2172         ia32_done,
2173         ia32_handle_intrinsics,
2174         ia32_get_call_abi,
2175         ia32_get_libfirm_params,
2176         ia32_mark_remat,
2177         ia32_parse_asm_constraint,
2178         ia32_is_valid_clobber,
2179
2180         ia32_init_graph,
2181         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2182         ia32_before_abi,     /* before abi introduce hook */
2183         ia32_prepare_graph,
2184         ia32_before_ra,      /* before register allocation hook */
2185         ia32_finish,         /* called before codegen */
2186         ia32_emit,           /* emit && done */
2187         ia32_register_saved_by,
2188         be_new_spill,
2189         be_new_reload
2190 };
2191
2192 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2193 void be_init_arch_ia32(void)
2194 {
2195         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2196         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2197
2198         lc_opt_add_table(ia32_grp, ia32_options);
2199         be_register_isa_if("ia32", &ia32_isa_if);
2200
2201         ia32_init_emitter();
2202         ia32_init_finish();
2203         ia32_init_optimize();
2204         ia32_init_transform();
2205         ia32_init_x87();
2206         ia32_init_architecture();
2207 }