nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "lc_opts.h"
  28 #include "lc_opts_enum.h"
  29
  30 #include <math.h>
  31
  32 #include "irarch.h"
  33 #include "irgwalk.h"
  34 #include "irprog.h"
  35 #include "irprintf.h"
  36 #include "iredges_t.h"
  37 #include "ircons.h"
  38 #include "irflag.h"
  39 #include "irgmod.h"
  40 #include "irgopt.h"
  41 #include "irgopt.h"
  42 #include "irdump.h"
  43 #include "pdeq.h"
  44 #include "pset.h"
  45 #include "debug.h"
  46 #include "error.h"
  47 #include "xmalloc.h"
  48 #include "irtools.h"
  49 #include "iroptimize.h"
  50 #include "instrument.h"
  51 #include "iropt_t.h"
  52 #include "lower_dw.h"
  53 #include "lower_calls.h"
  54 #include "lower_mode_b.h"
  55 #include "lower_softfloat.h"
  56 #include "firmstat_t.h"
  57
  58 #include "beabi.h"
  59 #include "benode.h"
  60 #include "belower.h"
  61 #include "besched.h"
  62 #include "be.h"
  63 #include "be_t.h"
  64 #include "beirgmod.h"
  65 #include "beblocksched.h"
  66 #include "bespillutil.h"
  67 #include "bespillslots.h"
  68 #include "bemodule.h"
  69 #include "begnuas.h"
  70 #include "bestate.h"
  71 #include "beflags.h"
  72 #include "betranshlp.h"
  73 #include "belistsched.h"
  74 #include "beabihelper.h"
  75 #include "bestack.h"
  76
  77 #include "bearch_ia32_t.h"
  78
  79 #include "ia32_new_nodes.h"
  80 #include "gen_ia32_regalloc_if.h"
  81 #include "ia32_common_transform.h"
  82 #include "ia32_transform.h"
  83 #include "ia32_emitter.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93
  94 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  95 #endif
  96
  97 ir_mode *ia32_mode_fpcw;
  98 ir_mode *ia32_mode_E;
  99 ir_type *ia32_type_E;
 100
 101 /** The current omit-fp state */
 102 static ir_type *omit_fp_between_type   = NULL;
 103 static ir_type *between_type           = NULL;
 104 static ir_entity *old_bp_ent           = NULL;
 105 static ir_entity *ret_addr_ent         = NULL;
 106 static ir_entity *omit_fp_ret_addr_ent = NULL;
 107
 108 /**
 109  * The environment for the intrinsic mapping.
 110  */
 111 static ia32_intrinsic_env_t intrinsic_env = {
 112         NULL,    /* entity for __divdi3 library call */
 113         NULL,    /* entity for __moddi3 library call */
 114         NULL,    /* entity for __udivdi3 library call */
 115         NULL,    /* entity for __umoddi3 library call */
 116 };
 117
 118
 119 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 120
 121 /**
 122  * Used to create per-graph unique pseudo nodes.
 123  */
 124 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 125                                     create_const_node_func func,
 126                                     const arch_register_t* reg)
 127 {
 128         ir_node *block, *res;
 129
 130         if (*place != NULL)
 131                 return *place;
 132
 133         block = get_irg_start_block(irg);
 134         res = func(NULL, block);
 135         arch_set_irn_register(res, reg);
 136         *place = res;
 137
 138         return res;
 139 }
 140
 141 /* Creates the unique per irg GP NoReg node. */
 142 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 143 {
 144         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 145         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 146                             &ia32_registers[REG_GP_NOREG]);
 147 }
 148
 149 ir_node *ia32_new_NoReg_fp(ir_graph *irg)
 150 {
 151         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 152         return create_const(irg, &irg_data->noreg_fp, new_bd_ia32_NoReg_FP,
 153                             &ia32_registers[REG_FP_NOREG]);
 154 }
 155
 156 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 157 {
 158         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 159         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 160                             &ia32_registers[REG_XMM_NOREG]);
 161 }
 162
 163 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 164 {
 165         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 166         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 167                         &ia32_registers[REG_FPCW]);
 168 }
 169
 170
 171 /**
 172  * Returns the admissible noreg register node for input register pos of node irn.
 173  */
 174 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 175 {
 176         ir_graph                  *irg = get_irn_irg(irn);
 177         const arch_register_req_t *req = arch_get_irn_register_req_in(irn, pos);
 178
 179         assert(req != NULL && "Missing register requirements");
 180         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 181                 return ia32_new_NoReg_gp(irg);
 182
 183         if (ia32_cg_config.use_sse2) {
 184                 return ia32_new_NoReg_xmm(irg);
 185         } else {
 186                 return ia32_new_NoReg_fp(irg);
 187         }
 188 }
 189
 190 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 191 {
 192         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 193 }
 194
 195 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 196 {
 197         if (is_be_node(node))
 198                 be_node_set_frame_entity(node, entity);
 199         else
 200                 set_ia32_frame_ent(node, entity);
 201 }
 202
 203 static void ia32_set_frame_offset(ir_node *irn, int bias)
 204 {
 205         if (get_ia32_frame_ent(irn) == NULL)
 206                 return;
 207
 208         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 209                 ir_graph          *irg     = get_irn_irg(irn);
 210                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 211                 if (layout->sp_relative) {
 212                         /* Pop nodes modify the stack pointer before calculating the
 213                          * destination address, so fix this here
 214                          */
 215                         bias -= 4;
 216                 }
 217         }
 218         add_ia32_am_offs_int(irn, bias);
 219 }
 220
 221 static int ia32_get_sp_bias(const ir_node *node)
 222 {
 223         if (is_ia32_Call(node))
 224                 return -(int)get_ia32_call_attr_const(node)->pop;
 225
 226         if (is_ia32_Push(node))
 227                 return 4;
 228
 229         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 230                 return -4;
 231
 232         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 233                 return SP_BIAS_RESET;
 234         }
 235
 236         return 0;
 237 }
 238
 239 /**
 240  * Build the between type and entities if not already build.
 241  */
 242 static void ia32_build_between_type(void)
 243 {
 244 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 245         if (between_type == NULL) {
 246                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 247                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 248
 249                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 250                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 251                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 252
 253                 set_entity_offset(old_bp_ent, 0);
 254                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 255                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 256                 set_type_state(between_type, layout_fixed);
 257
 258                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 259                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 260
 261                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 262                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 263                 set_type_state(omit_fp_between_type, layout_fixed);
 264         }
 265 #undef IDENT
 266 }
 267
 268 /**
 269  * Produces the type which sits between the stack args and the locals on the stack.
 270  * it will contain the return address and space to store the old base pointer.
 271  * @return The Firm type modeling the ABI between type.
 272  */
 273 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 274 {
 275         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 276         ia32_build_between_type();
 277         return layout->sp_relative ? omit_fp_between_type : between_type;
 278 }
 279
 280 /**
 281  * Return the stack entity that contains the return address.
 282  */
 283 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 284 {
 285         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 286         ia32_build_between_type();
 287         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 288 }
 289
 290 /**
 291  * Return the stack entity that contains the frame address.
 292  */
 293 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 294 {
 295         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 296         ia32_build_between_type();
 297         return layout->sp_relative ? NULL : old_bp_ent;
 298 }
 299
 300 /**
 301  * Get the estimated cycle count for @p irn.
 302  *
 303  * @param self The this pointer.
 304  * @param irn  The node.
 305  *
 306  * @return     The estimated cycle count for this operation
 307  */
 308 static int ia32_get_op_estimated_cost(const ir_node *irn)
 309 {
 310         int            cost;
 311         ia32_op_type_t op_tp;
 312
 313         if (is_Proj(irn))
 314                 return 0;
 315         if (!is_ia32_irn(irn))
 316                 return 0;
 317
 318         assert(is_ia32_irn(irn));
 319
 320         cost  = get_ia32_latency(irn);
 321         op_tp = get_ia32_op_type(irn);
 322
 323         if (is_ia32_CopyB(irn)) {
 324                 cost = 250;
 325         }
 326         else if (is_ia32_CopyB_i(irn)) {
 327                 int size = get_ia32_copyb_size(irn);
 328                 cost     = 20 + (int)ceil((4/3) * size);
 329         }
 330         /* in case of address mode operations add additional cycles */
 331         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 332                 /*
 333                         In case of stack access and access to fixed addresses add 5 cycles
 334                         (we assume they are in cache), other memory operations cost 20
 335                         cycles.
 336                 */
 337                 if (is_ia32_use_frame(irn) || (
 338                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 339                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 340                     )) {
 341                         cost += 5;
 342                 } else {
 343                         cost += 20;
 344                 }
 345         }
 346
 347         return cost;
 348 }
 349
 350 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 351 {
 352         if (mode_is_float(mode))
 353                 return mode_D;
 354
 355         return mode_Iu;
 356 }
 357
 358 /**
 359  * Get the mode that should be used for spilling value node
 360  */
 361 static ir_mode *get_spill_mode(const ir_node *node)
 362 {
 363         ir_mode *mode = get_irn_mode(node);
 364         return get_spill_mode_mode(mode);
 365 }
 366
 367 /**
 368  * Checks whether an addressmode reload for a node with mode mode is compatible
 369  * with a spillslot of mode spill_mode
 370  */
 371 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 372 {
 373         return !mode_is_float(mode) || mode == spillmode;
 374 }
 375
 376 /**
 377  * Check if irn can load its operand at position i from memory (source addressmode).
 378  * @param irn    The irn to be checked
 379  * @param i      The operands position
 380  * @return Non-Zero if operand can be loaded
 381  */
 382 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 383 {
 384         ir_node       *op        = get_irn_n(irn, i);
 385         const ir_mode *mode      = get_irn_mode(op);
 386         const ir_mode *spillmode = get_spill_mode(op);
 387
 388         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 389             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 390             !ia32_is_spillmode_compatible(mode, spillmode) ||
 391             is_ia32_use_frame(irn))                            /* must not already use frame */
 392                 return 0;
 393
 394         switch (get_ia32_am_support(irn)) {
 395                 case ia32_am_none:
 396                         return 0;
 397
 398                 case ia32_am_unary:
 399                         if (i != n_ia32_unary_op)
 400                                 return 0;
 401                         break;
 402
 403                 case ia32_am_binary:
 404                         switch (i) {
 405                                 case n_ia32_binary_left: {
 406                                         if (!is_ia32_commutative(irn))
 407                                                 return 0;
 408
 409                                         /* we can't swap left/right for limited registers
 410                                          * (As this (currently) breaks constraint handling copies) */
 411                                         arch_register_req_t const *const req = arch_get_irn_register_req_in(irn, n_ia32_binary_left);
 412                                         if (arch_register_req_is(req, limited))
 413                                                 return 0;
 414                                         break;
 415                                 }
 416
 417                                 case n_ia32_binary_right:
 418                                         break;
 419
 420                                 default:
 421                                         return 0;
 422                         }
 423                         break;
 424
 425                 default:
 426                         panic("Unknown AM type");
 427         }
 428
 429         /* HACK: must not already use "real" memory.
 430          * This can happen for Call and Div */
 431         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 432                 return 0;
 433
 434         return 1;
 435 }
 436
 437 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 438                                         unsigned int i)
 439 {
 440         ir_mode *load_mode;
 441         ir_mode *dest_op_mode;
 442
 443         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 444
 445         set_ia32_op_type(irn, ia32_AddrModeS);
 446
 447         load_mode    = get_irn_mode(get_irn_n(irn, i));
 448         dest_op_mode = get_ia32_ls_mode(irn);
 449         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 450                 set_ia32_ls_mode(irn, load_mode);
 451         }
 452         set_ia32_use_frame(irn);
 453         set_ia32_need_stackent(irn);
 454
 455         if (i == n_ia32_binary_left                    &&
 456             get_ia32_am_support(irn) == ia32_am_binary &&
 457             /* immediates are only allowed on the right side */
 458             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 459                 ia32_swap_left_right(irn);
 460                 i = n_ia32_binary_right;
 461         }
 462
 463         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 464
 465         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 466         set_irn_n(irn, n_ia32_mem,  spill);
 467         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 468         set_ia32_is_reload(irn);
 469 }
 470
 471 static const be_abi_callbacks_t ia32_abi_callbacks = {
 472         ia32_abi_get_between_type,
 473 };
 474
 475 /* register allocator interface */
 476 static const arch_irn_ops_t ia32_irn_ops = {
 477         ia32_get_frame_entity,
 478         ia32_set_frame_offset,
 479         ia32_get_sp_bias,
 480         ia32_get_op_estimated_cost,
 481         ia32_possible_memory_operand,
 482         ia32_perform_memory_operand,
 483 };
 484
 485 static int gprof = 0;
 486
 487 static void ia32_before_abi(ir_graph *irg)
 488 {
 489         if (gprof) {
 490                 static ir_entity *mcount = NULL;
 491                 if (mcount == NULL) {
 492                         ir_type *tp = new_type_method(0, 0);
 493                         ident   *id = new_id_from_str("mcount");
 494                         mcount = new_entity(get_glob_type(), id, tp);
 495                         /* FIXME: enter the right ld_ident here */
 496                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 497                         set_entity_visibility(mcount, ir_visibility_external);
 498                 }
 499                 instrument_initcall(irg, mcount);
 500         }
 501 }
 502
 503 /**
 504  * Transforms the standard firm graph into
 505  * an ia32 firm graph
 506  */
 507 static void ia32_prepare_graph(ir_graph *irg)
 508 {
 509         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 510
 511 #ifdef FIRM_GRGEN_BE
 512         switch (be_transformer) {
 513         case TRANSFORMER_DEFAULT:
 514                 /* transform remaining nodes into assembler instructions */
 515                 ia32_transform_graph(irg);
 516                 break;
 517
 518         case TRANSFORMER_PBQP:
 519         case TRANSFORMER_RAND:
 520                 /* transform nodes into assembler instructions by PBQP magic */
 521                 ia32_transform_graph_by_pbqp(irg);
 522                 break;
 523
 524         default:
 525                 panic("invalid transformer");
 526         }
 527 #else
 528         ia32_transform_graph(irg);
 529 #endif
 530
 531         /* do local optimizations (mainly CSE) */
 532         optimize_graph_df(irg);
 533         /* backend code expects that outedges are always enabled */
 534         assure_edges(irg);
 535
 536         if (irg_data->dump)
 537                 dump_ir_graph(irg, "transformed");
 538
 539         /* optimize address mode */
 540         ia32_optimize_graph(irg);
 541
 542         /* do code placement, to optimize the position of constants */
 543         place_code(irg);
 544         /* backend code expects that outedges are always enabled */
 545         assure_edges(irg);
 546
 547         if (irg_data->dump)
 548                 dump_ir_graph(irg, "place");
 549 }
 550
 551 ir_node *ia32_turn_back_am(ir_node *node)
 552 {
 553         dbg_info *dbgi  = get_irn_dbg_info(node);
 554         ir_graph *irg   = get_irn_irg(node);
 555         ir_node  *block = get_nodes_block(node);
 556         ir_node  *base  = get_irn_n(node, n_ia32_base);
 557         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 558         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 559         ir_node  *noreg;
 560
 561         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 562         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 563
 564         ia32_copy_am_attrs(load, node);
 565         if (is_ia32_is_reload(node))
 566                 set_ia32_is_reload(load);
 567         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 568
 569         switch (get_ia32_am_support(node)) {
 570                 case ia32_am_unary:
 571                         set_irn_n(node, n_ia32_unary_op, load_res);
 572                         break;
 573
 574                 case ia32_am_binary:
 575                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 576                                 set_irn_n(node, n_ia32_binary_left, load_res);
 577                         } else {
 578                                 set_irn_n(node, n_ia32_binary_right, load_res);
 579                         }
 580                         break;
 581
 582                 default:
 583                         panic("Unknown AM type");
 584         }
 585         noreg = ia32_new_NoReg_gp(irg);
 586         set_irn_n(node, n_ia32_base,  noreg);
 587         set_irn_n(node, n_ia32_index, noreg);
 588         set_ia32_am_offs_int(node, 0);
 589         set_ia32_am_sc(node, NULL);
 590         set_ia32_am_scale(node, 0);
 591         clear_ia32_am_sc_sign(node);
 592
 593         /* rewire mem-proj */
 594         if (get_irn_mode(node) == mode_T) {
 595                 foreach_out_edge(node, edge) {
 596                         ir_node *out = get_edge_src_irn(edge);
 597                         if (get_irn_mode(out) == mode_M) {
 598                                 set_Proj_pred(out, load);
 599                                 set_Proj_proj(out, pn_ia32_Load_M);
 600                                 break;
 601                         }
 602                 }
 603         }
 604
 605         set_ia32_op_type(node, ia32_Normal);
 606         if (sched_is_scheduled(node))
 607                 sched_add_before(node, load);
 608
 609         return load_res;
 610 }
 611
 612 static ir_node *flags_remat(ir_node *node, ir_node *after)
 613 {
 614         /* we should turn back source address mode when rematerializing nodes */
 615         ia32_op_type_t type;
 616         ir_node        *block;
 617         ir_node        *copy;
 618
 619         if (is_Block(after)) {
 620                 block = after;
 621         } else {
 622                 block = get_nodes_block(after);
 623         }
 624
 625         type = get_ia32_op_type(node);
 626         switch (type) {
 627                 case ia32_AddrModeS:
 628                         ia32_turn_back_am(node);
 629                         break;
 630
 631                 case ia32_AddrModeD:
 632                         /* TODO implement this later... */
 633                         panic("found DestAM with flag user %+F this should not happen", node);
 634
 635                 default: assert(type == ia32_Normal); break;
 636         }
 637
 638         copy = exact_copy(node);
 639         set_nodes_block(copy, block);
 640         sched_add_after(after, copy);
 641
 642         return copy;
 643 }
 644
 645 /**
 646  * Called before the register allocator.
 647  */
 648 static void ia32_before_ra(ir_graph *irg)
 649 {
 650         /* setup fpu rounding modes */
 651         ia32_setup_fpu_mode(irg);
 652
 653         /* fixup flags */
 654         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 655                            &flags_remat, NULL);
 656
 657         be_add_missing_keeps(irg);
 658 }
 659
 660
 661 /**
 662  * Transforms a be_Reload into a ia32 Load.
 663  */
 664 static void transform_to_Load(ir_node *node)
 665 {
 666         ir_graph *irg        = get_irn_irg(node);
 667         dbg_info *dbgi       = get_irn_dbg_info(node);
 668         ir_node *block       = get_nodes_block(node);
 669         ir_entity *ent       = be_get_frame_entity(node);
 670         ir_mode *mode        = get_irn_mode(node);
 671         ir_mode *spillmode   = get_spill_mode(node);
 672         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 673         ir_node *ptr         = get_irg_frame(irg);
 674         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 675         ir_node *new_op, *proj;
 676         const arch_register_t *reg;
 677
 678         if (mode_is_float(spillmode)) {
 679                 if (ia32_cg_config.use_sse2)
 680                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 681                 else
 682                         new_op = new_bd_ia32_fld(dbgi, block, ptr, noreg, mem, spillmode);
 683         }
 684         else if (get_mode_size_bits(spillmode) == 128) {
 685                 /* Reload 128 bit SSE registers */
 686                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 687         }
 688         else
 689                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 690
 691         set_ia32_op_type(new_op, ia32_AddrModeS);
 692         set_ia32_ls_mode(new_op, spillmode);
 693         set_ia32_frame_ent(new_op, ent);
 694         set_ia32_use_frame(new_op);
 695         set_ia32_is_reload(new_op);
 696
 697         DBG_OPT_RELOAD2LD(node, new_op);
 698
 699         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 700
 701         sched_replace(node, new_op);
 702
 703         /* copy the register from the old node to the new Load */
 704         reg = arch_get_irn_register(node);
 705         arch_set_irn_register(proj, reg);
 706
 707         SET_IA32_ORIG_NODE(new_op, node);
 708
 709         exchange(node, proj);
 710 }
 711
 712 /**
 713  * Transforms a be_Spill node into a ia32 Store.
 714  */
 715 static void transform_to_Store(ir_node *node)
 716 {
 717         ir_graph *irg  = get_irn_irg(node);
 718         dbg_info *dbgi = get_irn_dbg_info(node);
 719         ir_node *block = get_nodes_block(node);
 720         ir_entity *ent = be_get_frame_entity(node);
 721         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 722         ir_mode *mode  = get_spill_mode(spillval);
 723         ir_node *noreg = ia32_new_NoReg_gp(irg);
 724         ir_node *nomem = get_irg_no_mem(irg);
 725         ir_node *ptr   = get_irg_frame(irg);
 726         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 727         ir_node *res;
 728         ir_node *store;
 729
 730         if (mode_is_float(mode)) {
 731                 if (ia32_cg_config.use_sse2) {
 732                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 733                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 734                 } else {
 735                         store = new_bd_ia32_fst(dbgi, block, ptr, noreg, nomem, val, mode);
 736                         res   = new_r_Proj(store, mode_M, pn_ia32_fst_M);
 737                 }
 738         } else if (get_mode_size_bits(mode) == 128) {
 739                 /* Spill 128 bit SSE registers */
 740                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 741                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 742         } else if (get_mode_size_bits(mode) == 8) {
 743                 store = new_bd_ia32_Store8Bit(dbgi, block, ptr, noreg, nomem, val);
 744                 res   = new_r_Proj(store, mode_M, pn_ia32_Store8Bit_M);
 745         } else {
 746                 store = new_bd_ia32_Store(dbgi, block, ptr, noreg, nomem, val);
 747                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 748         }
 749
 750         set_ia32_op_type(store, ia32_AddrModeD);
 751         set_ia32_ls_mode(store, mode);
 752         set_ia32_frame_ent(store, ent);
 753         set_ia32_use_frame(store);
 754         set_ia32_is_spill(store);
 755         SET_IA32_ORIG_NODE(store, node);
 756         DBG_OPT_SPILL2ST(node, store);
 757
 758         sched_replace(node, store);
 759         exchange(node, res);
 760 }
 761
 762 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 763 {
 764         dbg_info *dbgi  = get_irn_dbg_info(node);
 765         ir_node  *block = get_nodes_block(node);
 766         ir_graph *irg   = get_irn_irg(node);
 767         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 768         ir_node  *frame = get_irg_frame(irg);
 769
 770         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 771
 772         set_ia32_frame_ent(push, ent);
 773         set_ia32_use_frame(push);
 774         set_ia32_op_type(push, ia32_AddrModeS);
 775         set_ia32_ls_mode(push, mode_Is);
 776         set_ia32_is_spill(push);
 777
 778         sched_add_before(schedpoint, push);
 779         return push;
 780 }
 781
 782 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 783 {
 784         dbg_info *dbgi  = get_irn_dbg_info(node);
 785         ir_node  *block = get_nodes_block(node);
 786         ir_graph *irg   = get_irn_irg(node);
 787         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 788         ir_node  *frame = get_irg_frame(irg);
 789
 790         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 791                                           get_irg_no_mem(irg), sp);
 792
 793         set_ia32_frame_ent(pop, ent);
 794         set_ia32_use_frame(pop);
 795         set_ia32_op_type(pop, ia32_AddrModeD);
 796         set_ia32_ls_mode(pop, mode_Is);
 797         set_ia32_is_reload(pop);
 798
 799         sched_add_before(schedpoint, pop);
 800
 801         return pop;
 802 }
 803
 804 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 805 {
 806         dbg_info *dbgi   = get_irn_dbg_info(node);
 807         ir_mode  *spmode = mode_Iu;
 808         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 809         ir_node *sp;
 810
 811         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 812         arch_set_irn_register(sp, spreg);
 813
 814         return sp;
 815 }
 816
 817 /**
 818  * Transform MemPerm, currently we do this the ugly way and produce
 819  * push/pop into/from memory cascades. This is possible without using
 820  * any registers.
 821  */
 822 static void transform_MemPerm(ir_node *node)
 823 {
 824         ir_node  *block = get_nodes_block(node);
 825         ir_graph *irg   = get_irn_irg(node);
 826         ir_node  *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
 827         int       arity = be_get_MemPerm_entity_arity(node);
 828         ir_node **pops  = ALLOCAN(ir_node*, arity);
 829         ir_node  *in[1];
 830         ir_node  *keep;
 831         int       i;
 832
 833         /* create Pushs */
 834         for (i = 0; i < arity; ++i) {
 835                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
 836                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
 837                 ir_type *enttype = get_entity_type(inent);
 838                 unsigned entsize = get_type_size_bytes(enttype);
 839                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
 840                 ir_node *mem = get_irn_n(node, i + 1);
 841                 ir_node *push;
 842
 843                 /* work around cases where entities have different sizes */
 844                 if (entsize2 < entsize)
 845                         entsize = entsize2;
 846                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
 847
 848                 push = create_push(node, node, sp, mem, inent);
 849                 sp = create_spproj(node, push, pn_ia32_Push_stack);
 850                 if (entsize == 8) {
 851                         /* add another push after the first one */
 852                         push = create_push(node, node, sp, mem, inent);
 853                         add_ia32_am_offs_int(push, 4);
 854                         sp = create_spproj(node, push, pn_ia32_Push_stack);
 855                 }
 856
 857                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
 858         }
 859
 860         /* create pops */
 861         for (i = arity - 1; i >= 0; --i) {
 862                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
 863                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
 864                 ir_type *enttype = get_entity_type(outent);
 865                 unsigned entsize = get_type_size_bytes(enttype);
 866                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
 867                 ir_node *pop;
 868
 869                 /* work around cases where entities have different sizes */
 870                 if (entsize2 < entsize)
 871                         entsize = entsize2;
 872                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
 873
 874                 pop = create_pop(node, node, sp, outent);
 875                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
 876                 if (entsize == 8) {
 877                         add_ia32_am_offs_int(pop, 4);
 878
 879                         /* add another pop after the first one */
 880                         pop = create_pop(node, node, sp, outent);
 881                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
 882                 }
 883
 884                 pops[i] = pop;
 885         }
 886
 887         in[0] = sp;
 888         keep  = be_new_Keep(block, 1, in);
 889         sched_replace(node, keep);
 890
 891         /* exchange memprojs */
 892         foreach_out_edge_safe(node, edge) {
 893                 ir_node *proj = get_edge_src_irn(edge);
 894                 int p = get_Proj_proj(proj);
 895
 896                 assert(p < arity);
 897
 898                 set_Proj_pred(proj, pops[p]);
 899                 set_Proj_proj(proj, pn_ia32_Pop_M);
 900         }
 901
 902         /* remove memperm */
 903         kill_node(node);
 904 }
 905
 906 /**
 907  * Block-Walker: Calls the transform functions Spill and Reload.
 908  */
 909 static void ia32_after_ra_walker(ir_node *block, void *env)
 910 {
 911         ir_node *node, *prev;
 912         (void) env;
 913
 914         /* beware: the schedule is changed here */
 915         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 916                 prev = sched_prev(node);
 917
 918                 if (be_is_Reload(node)) {
 919                         transform_to_Load(node);
 920                 } else if (be_is_Spill(node)) {
 921                         transform_to_Store(node);
 922                 } else if (be_is_MemPerm(node)) {
 923                         transform_MemPerm(node);
 924                 }
 925         }
 926 }
 927
 928 /**
 929  * Collects nodes that need frame entities assigned.
 930  */
 931 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
 932 {
 933         be_fec_env_t  *env = (be_fec_env_t*)data;
 934         const ir_mode *mode;
 935         int            align;
 936
 937         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
 938                 mode  = get_spill_mode_mode(get_irn_mode(node));
 939                 align = get_mode_size_bytes(mode);
 940         } else if (is_ia32_irn(node)         &&
 941                         get_ia32_frame_ent(node) == NULL &&
 942                         is_ia32_use_frame(node)) {
 943                 if (is_ia32_need_stackent(node))
 944                         goto need_stackent;
 945
 946                 switch (get_ia32_irn_opcode(node)) {
 947 need_stackent:
 948                         case iro_ia32_Load: {
 949                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
 950
 951                                 if (attr->data.need_32bit_stackent) {
 952                                         mode = mode_Is;
 953                                 } else if (attr->data.need_64bit_stackent) {
 954                                         mode = mode_Ls;
 955                                 } else {
 956                                         mode = get_ia32_ls_mode(node);
 957                                         if (is_ia32_is_reload(node))
 958                                                 mode = get_spill_mode_mode(mode);
 959                                 }
 960                                 align = get_mode_size_bytes(mode);
 961                                 break;
 962                         }
 963
 964                         case iro_ia32_fild:
 965                         case iro_ia32_fld:
 966                         case iro_ia32_xLoad: {
 967                                 mode  = get_ia32_ls_mode(node);
 968                                 align = 4;
 969                                 break;
 970                         }
 971
 972                         case iro_ia32_FldCW: {
 973                                 /* although 2 byte would be enough 4 byte performs best */
 974                                 mode  = mode_Iu;
 975                                 align = 4;
 976                                 break;
 977                         }
 978
 979                         default:
 980 #ifndef NDEBUG
 981                                 panic("unexpected frame user while collection frame entity nodes");
 982
 983                         case iro_ia32_FnstCW:
 984                         case iro_ia32_Store8Bit:
 985                         case iro_ia32_Store:
 986                         case iro_ia32_fst:
 987                         case iro_ia32_fist:
 988                         case iro_ia32_fisttp:
 989                         case iro_ia32_xStore:
 990                         case iro_ia32_xStoreSimple:
 991 #endif
 992                                 return;
 993                 }
 994         } else {
 995                 return;
 996         }
 997         be_node_needs_frame_entity(env, node, mode, align);
 998 }
 999
1000 static int determine_ebp_input(ir_node *ret)
1001 {
1002         const arch_register_t *bp = &ia32_registers[REG_EBP];
1003         int   arity               = get_irn_arity(ret);
1004         int   i;
1005
1006         for (i = 0; i < arity; ++i) {
1007                 ir_node *input = get_irn_n(ret, i);
1008                 if (arch_get_irn_register(input) == bp)
1009                         return i;
1010         }
1011         panic("no ebp input found at %+F", ret);
1012 }
1013
1014 static void introduce_epilog(ir_node *ret)
1015 {
1016         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1017         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1018         ir_graph              *irg        = get_irn_irg(ret);
1019         ir_type               *frame_type = get_irg_frame_type(irg);
1020         unsigned               frame_size = get_type_size_bytes(frame_type);
1021         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1022         ir_node               *block      = get_nodes_block(ret);
1023         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1024         ir_node               *curr_sp    = first_sp;
1025         ir_mode               *mode_gp    = ia32_reg_classes[CLASS_ia32_gp].mode;
1026
1027         if (!layout->sp_relative) {
1028                 int      n_ebp   = determine_ebp_input(ret);
1029                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1030                 if (ia32_cg_config.use_leave) {
1031                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1032                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1033                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1034                         arch_set_irn_register(curr_bp, bp);
1035                         arch_set_irn_register(curr_sp, sp);
1036                         sched_add_before(ret, leave);
1037                 } else {
1038                         ir_node *pop;
1039                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1040                         /* copy ebp to esp */
1041                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1042                         arch_set_irn_register(curr_sp, sp);
1043                         sched_add_before(ret, curr_sp);
1044
1045                         /* pop ebp */
1046                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1047                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1048                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1049                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1050                         arch_set_irn_register(curr_bp, bp);
1051                         arch_set_irn_register(curr_sp, sp);
1052                         sched_add_before(ret, pop);
1053
1054                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1055                 }
1056                 set_irn_n(ret, n_ebp, curr_bp);
1057         } else {
1058                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1059                 sched_add_before(ret, incsp);
1060                 curr_sp = incsp;
1061         }
1062         set_irn_n(ret, n_be_Return_sp, curr_sp);
1063
1064         /* keep verifier happy... */
1065         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1066                 kill_node(first_sp);
1067         }
1068 }
1069
1070 /**
1071  * put the Prolog code at the beginning, epilog code before each return
1072  */
1073 static void introduce_prolog_epilog(ir_graph *irg)
1074 {
1075         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1076         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1077         ir_node               *start      = get_irg_start(irg);
1078         ir_node               *block      = get_nodes_block(start);
1079         ir_type               *frame_type = get_irg_frame_type(irg);
1080         unsigned               frame_size = get_type_size_bytes(frame_type);
1081         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1082         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1083         ir_node               *curr_sp    = initial_sp;
1084         ir_mode               *mode_gp    = mode_Iu;
1085
1086         if (!layout->sp_relative) {
1087                 /* push ebp */
1088                 ir_node *mem        = get_irg_initial_mem(irg);
1089                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1090                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1091                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, initial_bp, initial_sp);
1092                 ir_node *incsp;
1093
1094                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1095                 arch_set_irn_register(curr_sp, sp);
1096                 sched_add_after(start, push);
1097
1098                 /* move esp to ebp */
1099                 ir_node *const curr_bp = be_new_Copy(block, curr_sp);
1100                 sched_add_after(push, curr_bp);
1101                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1102                 curr_sp = be_new_CopyKeep_single(block, curr_sp, curr_bp);
1103                 sched_add_after(curr_bp, curr_sp);
1104                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1105                 edges_reroute_except(initial_bp, curr_bp, push);
1106
1107                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1108                 edges_reroute_except(initial_sp, incsp, push);
1109                 sched_add_after(curr_sp, incsp);
1110
1111                 /* make sure the initial IncSP is really used by someone */
1112                 if (get_irn_n_edges(incsp) <= 1) {
1113                         ir_node *in[] = { incsp };
1114                         ir_node *keep = be_new_Keep(block, 1, in);
1115                         sched_add_after(incsp, keep);
1116                 }
1117
1118                 layout->initial_bias = -4;
1119         } else {
1120                 ir_node *const incsp = be_new_IncSP(sp, block, initial_sp, frame_size, 0);
1121                 edges_reroute_except(initial_sp, incsp, incsp);
1122                 sched_add_after(start, incsp);
1123         }
1124
1125         /* introduce epilog for every return node */
1126         {
1127                 ir_node *end_block = get_irg_end_block(irg);
1128                 int      arity     = get_irn_arity(end_block);
1129                 int      i;
1130
1131                 for (i = 0; i < arity; ++i) {
1132                         ir_node *ret = get_irn_n(end_block, i);
1133                         assert(be_is_Return(ret));
1134                         introduce_epilog(ret);
1135                 }
1136         }
1137 }
1138
1139 /**
1140  * Last touchups for the graph before emit: x87 simulation to replace the
1141  * virtual with real x87 instructions, creating a block schedule and peephole
1142  * optimisations.
1143  */
1144 static void ia32_finish_graph(ir_graph *irg)
1145 {
1146         ia32_irg_data_t   *irg_data     = ia32_get_irg_data(irg);
1147         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1148         bool               at_begin     = stack_layout->sp_relative ? true : false;
1149         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1150
1151         /* create and coalesce frame entities */
1152         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1153         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1154         be_free_frame_entity_coalescer(fec_env);
1155
1156         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1157
1158         introduce_prolog_epilog(irg);
1159
1160         /* fix stack entity offsets */
1161         be_abi_fix_stack_nodes(irg);
1162         be_abi_fix_stack_bias(irg);
1163
1164         /* fix 2-address code constraints */
1165         ia32_finish_irg(irg);
1166
1167         /* we might have to rewrite x87 virtual registers */
1168         if (irg_data->do_x87_sim) {
1169                 ia32_x87_simulate_graph(irg);
1170         }
1171
1172         /* do peephole optimisations */
1173         ia32_peephole_optimization(irg);
1174
1175         be_remove_dead_nodes_from_schedule(irg);
1176
1177         /* create block schedule, this also removes empty blocks which might
1178          * produce critical edges */
1179         irg_data->blk_sched = be_create_block_schedule(irg);
1180 }
1181
1182 /**
1183  * Emits the code, closes the output file and frees
1184  * the code generator interface.
1185  */
1186 static void ia32_emit(ir_graph *irg)
1187 {
1188         if (ia32_cg_config.emit_machcode) {
1189                 ia32_gen_binary_routine(irg);
1190         } else {
1191                 ia32_gen_routine(irg);
1192         }
1193 }
1194
1195 /**
1196  * Returns the node representing the PIC base.
1197  */
1198 static ir_node *ia32_get_pic_base(ir_graph *irg)
1199 {
1200         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1201         ir_node         *block;
1202         ir_node         *get_eip = irg_data->get_eip;
1203         if (get_eip != NULL)
1204                 return get_eip;
1205
1206         block             = get_irg_start_block(irg);
1207         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1208         irg_data->get_eip = get_eip;
1209
1210         return get_eip;
1211 }
1212
1213 /**
1214  * Initializes a IA32 code generator.
1215  */
1216 static void ia32_init_graph(ir_graph *irg)
1217 {
1218         struct obstack  *obst     = be_get_be_obst(irg);
1219         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1220
1221         irg_data->dump = (be_options.dump_flags & DUMP_BE) ? 1 : 0;
1222
1223         if (gprof) {
1224                 /* Linux gprof implementation needs base pointer */
1225                 be_options.omit_fp = 0;
1226         }
1227
1228         be_birg_from_irg(irg)->isa_link = irg_data;
1229 }
1230
1231 static const tarval_mode_info mo_integer = {
1232         TVO_HEX,
1233         "0x",
1234         NULL,
1235 };
1236
1237 /*
1238  * set the tarval output mode of all integer modes to decimal
1239  */
1240 static void set_tarval_output_modes(void)
1241 {
1242         size_t i;
1243
1244         for (i = ir_get_n_modes(); i > 0;) {
1245                 ir_mode *mode = ir_get_mode(--i);
1246
1247                 if (mode_is_int(mode))
1248                         set_tarval_mode_output_option(mode, &mo_integer);
1249         }
1250 }
1251
1252 extern const arch_isa_if_t ia32_isa_if;
1253
1254 static void init_asm_constraints(void)
1255 {
1256         be_init_default_asm_constraint_flags();
1257
1258         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1259         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1260         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1261         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1262         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1263         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1264         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1265         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1266         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1267         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1268         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1269         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1270         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1271         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1272         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1273         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1274         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1275         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1276         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1277         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1278
1279         /* no support for autodecrement/autoincrement */
1280         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1281         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1282         /* no float consts */
1283         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1284         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1285         /* makes no sense on x86 */
1286         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1287         /* no support for sse consts yet */
1288         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1289         /* no support for x87 consts yet */
1290         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1291         /* no support for mmx registers yet */
1292         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1293         /* not available in 32bit mode */
1294         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1295         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1296
1297         /* no code yet to determine register class needed... */
1298         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1299 }
1300
1301 /**
1302  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1303  */
1304 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1305                                  ir_node *mux_false)
1306 {
1307         ir_node    *cmp_l;
1308         ir_node    *cmp_r;
1309         ir_relation relation;
1310
1311         if (!is_Cmp(sel))
1312                 return false;
1313
1314         cmp_l = get_Cmp_left(sel);
1315         cmp_r = get_Cmp_right(sel);
1316         if (!mode_is_float(get_irn_mode(cmp_l)))
1317                 return false;
1318
1319         /* check for min/max. They're defined as (C-Semantik):
1320          *  min(a, b) = a < b ? a : b
1321          *  or min(a, b) = a <= b ? a : b
1322          *  max(a, b) = a > b ? a : b
1323          *  or max(a, b) = a >= b ? a : b
1324          * (Note we only handle float min/max here)
1325          */
1326         relation = get_Cmp_relation(sel);
1327         switch (relation) {
1328         case ir_relation_greater_equal:
1329         case ir_relation_greater:
1330                 /* this is a max */
1331                 if (cmp_l == mux_true && cmp_r == mux_false)
1332                         return true;
1333                 break;
1334         case ir_relation_less_equal:
1335         case ir_relation_less:
1336                 /* this is a min */
1337                 if (cmp_l == mux_true && cmp_r == mux_false)
1338                         return true;
1339                 break;
1340         case ir_relation_unordered_greater_equal:
1341         case ir_relation_unordered_greater:
1342                 /* this is a min */
1343                 if (cmp_l == mux_false && cmp_r == mux_true)
1344                         return true;
1345                 break;
1346         case ir_relation_unordered_less_equal:
1347         case ir_relation_unordered_less:
1348                 /* this is a max */
1349                 if (cmp_l == mux_false && cmp_r == mux_true)
1350                         return true;
1351                 break;
1352
1353         default:
1354                 break;
1355         }
1356
1357         return false;
1358 }
1359
1360 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1361 {
1362         ir_mode *mode = get_irn_mode(mux_true);
1363         (void) sel;
1364
1365         if (!mode_is_int(mode) && !mode_is_reference(mode)
1366                         && mode != mode_b)
1367                 return false;
1368
1369         if (is_Const(mux_true) && is_Const(mux_false)) {
1370                 /* we can create a set plus up two 3 instructions for any combination
1371                  * of constants */
1372                 return true;
1373         }
1374
1375         return false;
1376 }
1377
1378 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1379                                      ir_node *mux_false)
1380 {
1381         (void) sel;
1382
1383         if (!mode_is_float(get_irn_mode(mux_true)))
1384                 return false;
1385
1386         return is_Const(mux_true) && is_Const(mux_false);
1387 }
1388
1389 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1390 {
1391         ir_node    *cmp_left;
1392         ir_node    *cmp_right;
1393         ir_node    *sub_left;
1394         ir_node    *sub_right;
1395         ir_mode    *mode;
1396         ir_relation relation;
1397
1398         if (!is_Cmp(sel))
1399                 return false;
1400
1401         mode = get_irn_mode(mux_true);
1402         if (mode_is_signed(mode) || mode_is_float(mode))
1403                 return false;
1404
1405         relation  = get_Cmp_relation(sel);
1406         cmp_left  = get_Cmp_left(sel);
1407         cmp_right = get_Cmp_right(sel);
1408
1409         /* "move" zero constant to false input */
1410         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1411                 ir_node *tmp = mux_false;
1412                 mux_false = mux_true;
1413                 mux_true  = tmp;
1414                 relation = get_negated_relation(relation);
1415         }
1416         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1417                 return false;
1418         if (!is_Sub(mux_true))
1419                 return false;
1420         sub_left  = get_Sub_left(mux_true);
1421         sub_right = get_Sub_right(mux_true);
1422
1423         /* Mux(a >=u b, 0, a-b) */
1424         if ((relation & ir_relation_greater)
1425                         && sub_left == cmp_left && sub_right == cmp_right)
1426                 return true;
1427         /* Mux(a <=u b, 0, b-a) */
1428         if ((relation & ir_relation_less)
1429                         && sub_left == cmp_right && sub_right == cmp_left)
1430                 return true;
1431
1432         return false;
1433 }
1434
1435 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1436                                ir_node *mux_true)
1437 {
1438         ir_mode *mode;
1439
1440         /* middleend can handle some things */
1441         if (ir_is_optimizable_mux(sel, mux_false, mux_true))
1442                 return true;
1443         /* we can handle Set for all modes and compares */
1444         if (mux_is_set(sel, mux_true, mux_false))
1445                 return true;
1446         /* SSE has own min/max operations */
1447         if (ia32_cg_config.use_sse2
1448                         && mux_is_float_min_max(sel, mux_true, mux_false))
1449                 return true;
1450         /* we can handle Mux(?, Const[f], Const[f]) */
1451         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1452 #ifdef FIRM_GRGEN_BE
1453                 /* well, some code selectors can't handle it */
1454                 if (be_transformer != TRANSFORMER_PBQP
1455                                 || be_transformer != TRANSFORMER_RAND)
1456                         return true;
1457 #else
1458                 return true;
1459 #endif
1460         }
1461
1462         /* no support for 64bit inputs to cmov */
1463         mode = get_irn_mode(mux_true);
1464         if (get_mode_size_bits(mode) > 32)
1465                 return false;
1466         /* we can handle Abs for all modes and compares (except 64bit) */
1467         if (ir_mux_is_abs(sel, mux_false, mux_true) != 0)
1468                 return true;
1469         /* we can't handle MuxF yet */
1470         if (mode_is_float(mode))
1471                 return false;
1472
1473         if (mux_is_doz(sel, mux_true, mux_false))
1474                 return true;
1475
1476         /* Check Cmp before the node */
1477         if (is_Cmp(sel)) {
1478                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1479
1480                 /* we can't handle 64bit compares */
1481                 if (get_mode_size_bits(cmp_mode) > 32)
1482                         return false;
1483
1484                 /* we can't handle float compares */
1485                 if (mode_is_float(cmp_mode))
1486                         return false;
1487         }
1488
1489         /* did we disable cmov generation? */
1490         if (!ia32_cg_config.use_cmov)
1491                 return false;
1492
1493         /* we can use a cmov */
1494         return true;
1495 }
1496
1497 /**
1498  * Create the trampoline code.
1499  */
1500 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
1501 {
1502         ir_graph *const irg  = get_irn_irg(block);
1503         ir_node  *      p    = trampoline;
1504         ir_mode  *const mode = get_irn_mode(p);
1505         ir_node  *const one  = new_r_Const(irg, get_mode_one(mode_Iu));
1506         ir_node  *const four = new_r_Const_long(irg, mode_Iu, 4);
1507         ir_node  *      st;
1508
1509         /* mov  ecx,<env> */
1510         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
1511         mem = new_r_Proj(st, mode_M, pn_Store_M);
1512         p   = new_r_Add(block, p, one, mode);
1513         st  = new_r_Store(block, mem, p, env, cons_none);
1514         mem = new_r_Proj(st, mode_M, pn_Store_M);
1515         p   = new_r_Add(block, p, four, mode);
1516         /* jmp  <callee> */
1517         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
1518         mem = new_r_Proj(st, mode_M, pn_Store_M);
1519         p   = new_r_Add(block, p, one, mode);
1520         st  = new_r_Store(block, mem, p, callee, cons_none);
1521         mem = new_r_Proj(st, mode_M, pn_Store_M);
1522
1523         return mem;
1524 }
1525
1526 static const ir_settings_arch_dep_t ia32_arch_dep = {
1527         1,                   /* also use subs */
1528         4,                   /* maximum shifts */
1529         63,                  /* maximum shift amount */
1530         ia32_evaluate_insn,  /* evaluate the instruction sequence */
1531
1532         1,  /* allow Mulhs */
1533         1,  /* allow Mulus */
1534         32, /* Mulh allowed up to 32 bit */
1535 };
1536 static backend_params ia32_backend_params = {
1537         1,     /* support inline assembly */
1538         1,     /* support Rotl nodes */
1539         0,     /* little endian */
1540         1,     /* modulo shift efficient */
1541         0,     /* non-modulo shift not efficient */
1542         &ia32_arch_dep, /* will be set later */
1543         ia32_is_mux_allowed,
1544         32,    /* machine_size */
1545         NULL,  /* float arithmetic mode, will be set below */
1546         NULL,  /* long long type */
1547         NULL,  /* unsigned long long type */
1548         NULL,  /* long double type */
1549         12,    /* size of trampoline code */
1550         4,     /* alignment of trampoline code */
1551         ia32_create_trampoline_fkt,
1552         4      /* alignment of stack parameter */
1553 };
1554
1555 /**
1556  * Initializes the backend ISA.
1557  */
1558 static void ia32_init(void)
1559 {
1560         ir_mode *mode_long_long;
1561         ir_mode *mode_unsigned_long_long;
1562         ir_type *type_long_long;
1563         ir_type *type_unsigned_long_long;
1564
1565         ia32_setup_cg_config();
1566
1567         init_asm_constraints();
1568
1569         ia32_mode_fpcw = new_int_mode("Fpcw", irma_twos_complement, 16, 0, 0);
1570
1571         /* note mantissa is 64bit but with explicitely encoded 1 so the really
1572          * usable part as counted by firm is only 63 bits */
1573         ia32_mode_E = new_float_mode("E", irma_x86_extended_float, 15, 63);
1574         ia32_type_E = new_type_primitive(ia32_mode_E);
1575         set_type_size_bytes(ia32_type_E, 12);
1576         set_type_alignment_bytes(ia32_type_E, 4);
1577
1578         mode_long_long = new_int_mode("long long", irma_twos_complement, 64, 1, 64);
1579         type_long_long = new_type_primitive(mode_long_long);
1580         mode_unsigned_long_long
1581                 = new_int_mode("unsigned long long", irma_twos_complement, 64, 0, 64);
1582         type_unsigned_long_long = new_type_primitive(mode_unsigned_long_long);
1583
1584         ia32_backend_params.type_long_long          = type_long_long;
1585         ia32_backend_params.type_unsigned_long_long = type_unsigned_long_long;
1586
1587         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
1588                 ia32_backend_params.mode_float_arithmetic = NULL;
1589                 ia32_backend_params.type_long_double = NULL;
1590         } else {
1591                 ia32_backend_params.mode_float_arithmetic = ia32_mode_E;
1592                 ia32_backend_params.type_long_double      = ia32_type_E;
1593         }
1594
1595         ia32_register_init();
1596         obstack_init(&opcodes_obst);
1597         ia32_create_opcodes(&ia32_irn_ops);
1598 }
1599
1600 static void ia32_finish(void)
1601 {
1602         if (between_type != NULL) {
1603                 free_type(between_type);
1604                 between_type = NULL;
1605         }
1606         ia32_free_opcodes();
1607         obstack_free(&opcodes_obst, NULL);
1608 }
1609
1610 /**
1611  * The template that generates a new ISA object.
1612  * Note that this template can be changed by command line
1613  * arguments.
1614  */
1615 static ia32_isa_t ia32_isa_template = {
1616         {
1617                 &ia32_isa_if,             /* isa interface implementation */
1618                 N_IA32_REGISTERS,
1619                 ia32_registers,
1620                 N_IA32_CLASSES,
1621                 ia32_reg_classes,
1622                 &ia32_registers[REG_ESP], /* stack pointer register */
1623                 &ia32_registers[REG_EBP], /* base pointer register */
1624                 2,                        /* power of two stack alignment, 2^2 == 4 */
1625                 7,                        /* costs for a spill instruction */
1626                 5,                        /* costs for a reload instruction */
1627                 false,                    /* no custom abi handling */
1628         },
1629         NULL,                       /* tv_ents */
1630         IA32_FPU_ARCH_X87,          /* FPU architecture */
1631 };
1632
1633 static arch_env_t *ia32_begin_codegeneration(void)
1634 {
1635         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1636
1637         set_tarval_output_modes();
1638
1639         *isa        = ia32_isa_template;
1640         isa->tv_ent = pmap_create();
1641
1642         return &isa->base;
1643 }
1644
1645 /**
1646  * Closes the output file and frees the ISA structure.
1647  */
1648 static void ia32_end_codegeneration(void *self)
1649 {
1650         ia32_isa_t *isa = (ia32_isa_t*)self;
1651         pmap_destroy(isa->tv_ent);
1652         free(self);
1653 }
1654
1655 /**
1656  * Returns the register for parameter nr.
1657  */
1658 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1659                                                     const ir_mode *mode)
1660 {
1661         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1662                 &ia32_registers[REG_ECX],
1663                 &ia32_registers[REG_EDX],
1664                 NULL
1665         };
1666         static const unsigned MAXNUM_GPREG_ARGS = 3;
1667
1668         static const arch_register_t *gpreg_param_reg_regparam[] = {
1669                 &ia32_registers[REG_EAX],
1670                 &ia32_registers[REG_EDX],
1671                 &ia32_registers[REG_ECX]
1672         };
1673
1674         static const arch_register_t *gpreg_param_reg_this[] = {
1675                 &ia32_registers[REG_ECX],
1676                 NULL,
1677                 NULL
1678         };
1679
1680         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1681                 &ia32_registers[REG_XMM0],
1682                 &ia32_registers[REG_XMM1],
1683                 &ia32_registers[REG_XMM2],
1684                 &ia32_registers[REG_XMM3],
1685                 &ia32_registers[REG_XMM4],
1686                 &ia32_registers[REG_XMM5],
1687                 &ia32_registers[REG_XMM6],
1688                 &ia32_registers[REG_XMM7]
1689         };
1690
1691         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1692                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1693         };
1694         static const unsigned MAXNUM_SSE_ARGS = 8;
1695
1696         if ((cc & cc_this_call) && nr == 0)
1697                 return gpreg_param_reg_this[0];
1698
1699         if (! (cc & cc_reg_param))
1700                 return NULL;
1701
1702         if (mode_is_float(mode)) {
1703                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1704                         return NULL;
1705                 if (nr >= MAXNUM_SSE_ARGS)
1706                         return NULL;
1707
1708                 if (cc & cc_this_call) {
1709                         return fpreg_sse_param_reg_this[nr];
1710                 }
1711                 return fpreg_sse_param_reg_std[nr];
1712         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1713                 unsigned num_regparam;
1714
1715                 if (get_mode_size_bits(mode) > 32)
1716                         return NULL;
1717
1718                 if (nr >= MAXNUM_GPREG_ARGS)
1719                         return NULL;
1720
1721                 if (cc & cc_this_call) {
1722                         return gpreg_param_reg_this[nr];
1723                 }
1724                 num_regparam = cc & ~cc_bits;
1725                 if (num_regparam == 0) {
1726                         /* default fastcall */
1727                         return gpreg_param_reg_fastcall[nr];
1728                 }
1729                 if (nr < num_regparam)
1730                         return gpreg_param_reg_regparam[nr];
1731                 return NULL;
1732         }
1733
1734         panic("unknown argument mode");
1735 }
1736
1737 /**
1738  * Get the ABI restrictions for procedure calls.
1739  */
1740 static void ia32_get_call_abi(ir_type *method_type, be_abi_call_t *abi)
1741 {
1742         unsigned  cc;
1743         int       n, i, regnum;
1744         int                 pop_amount = 0;
1745         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1746
1747         /* set abi flags for calls */
1748         /* call_flags.try_omit_fp                 not changed: can handle both settings */
1749         call_flags.call_has_imm = false;  /* No call immediate, we handle this by ourselves */
1750
1751         /* set parameter passing style */
1752         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1753
1754         cc = get_method_calling_convention(method_type);
1755         if (get_method_variadicity(method_type) == variadicity_variadic) {
1756                 /* pass all parameters of a variadic function on the stack */
1757                 cc = cc_cdecl_set | (cc & cc_this_call);
1758         } else {
1759                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1760                     ia32_cg_config.optimize_cc) {
1761                         /* set the fast calling conventions (allowing up to 3) */
1762                         cc = SET_FASTCALL(cc) | 3;
1763                 }
1764         }
1765
1766         /* we have to pop the shadow parameter ourself for compound calls */
1767         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1768                         && !(cc & cc_reg_param)) {
1769                 pop_amount += get_mode_size_bytes(mode_P_data);
1770         }
1771
1772         n = get_method_n_params(method_type);
1773         for (i = regnum = 0; i < n; i++) {
1774                 const arch_register_t *reg  = NULL;
1775                 ir_type               *tp   = get_method_param_type(method_type, i);
1776                 ir_mode               *mode = get_type_mode(tp);
1777
1778                 if (mode != NULL) {
1779                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1780                 }
1781                 if (reg != NULL) {
1782                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1783                         ++regnum;
1784                 } else {
1785                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1786                          * movl has a shorter opcode than mov[sz][bw]l */
1787                         ir_mode *load_mode = mode;
1788
1789                         if (mode != NULL) {
1790                                 unsigned size = get_mode_size_bytes(mode);
1791
1792                                 if (cc & cc_callee_clear_stk) {
1793                                         pop_amount += (size + 3U) & ~3U;
1794                                 }
1795
1796                                 if (size < 4) load_mode = mode_Iu;
1797                         }
1798
1799                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1800                 }
1801         }
1802
1803         be_abi_call_set_pop(abi, pop_amount);
1804
1805         /* set return registers */
1806         n = get_method_n_ress(method_type);
1807
1808         assert(n <= 2 && "more than two results not supported");
1809
1810         /* In case of 64bit returns, we will have two 32bit values */
1811         if (n == 2) {
1812                 ir_type *tp   = get_method_res_type(method_type, 0);
1813                 ir_mode *mode = get_type_mode(tp);
1814
1815                 assert(!mode_is_float(mode) && "two FP results not supported");
1816
1817                 tp   = get_method_res_type(method_type, 1);
1818                 mode = get_type_mode(tp);
1819
1820                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1821
1822                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1823                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1824         }
1825         else if (n == 1) {
1826                 ir_type *tp   = get_method_res_type(method_type, 0);
1827                 ir_mode *mode = get_type_mode(tp);
1828                 const arch_register_t *reg;
1829                 assert(is_atomic_type(tp));
1830
1831                 reg = mode_is_float(mode) ? &ia32_registers[REG_ST0] : &ia32_registers[REG_EAX];
1832
1833                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1834         }
1835 }
1836
1837 static void ia32_mark_remat(ir_node *node)
1838 {
1839         if (is_ia32_irn(node)) {
1840                 set_ia32_is_remat(node);
1841         }
1842 }
1843
1844 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
1845 {
1846         (void) c;
1847
1848         /* we already added all our simple flags to the flags modifier list in
1849          * init, so this flag we don't know. */
1850         return ASM_CONSTRAINT_FLAG_INVALID;
1851 }
1852
1853 static int ia32_is_valid_clobber(const char *clobber)
1854 {
1855         return ia32_get_clobber_register(clobber) != NULL;
1856 }
1857
1858 static void ia32_lower_for_target(void)
1859 {
1860         ir_mode *mode_gp = ia32_reg_classes[CLASS_ia32_gp].mode;
1861         size_t i, n_irgs = get_irp_n_irgs();
1862
1863         /* perform doubleword lowering */
1864         lwrdw_param_t lower_dw_params = {
1865                 1,  /* little endian */
1866                 64, /* doubleword size */
1867                 ia32_create_intrinsic_fkt,
1868                 &intrinsic_env,
1869         };
1870
1871         /* lower compound param handling
1872          * Note: we lower compound arguments ourself, since on ia32 we don't
1873          * have hidden parameters but know where to find the structs on the stack.
1874          * (This also forces us to always allocate space for the compound arguments
1875          *  on the callframe and we can't just use an arbitrary position on the
1876          *  stackframe)
1877          */
1878         lower_calls_with_compounds(LF_RETURN_HIDDEN | LF_DONT_LOWER_ARGUMENTS);
1879
1880         /* replace floating point operations by function calls */
1881         if (ia32_cg_config.use_softfloat) {
1882                 lower_floating_point();
1883         }
1884
1885         for (i = 0; i < n_irgs; ++i) {
1886                 ir_graph *irg = get_irp_irg(i);
1887                 /* break up switches with wide ranges */
1888                 lower_switch(irg, 4, 256, mode_gp);
1889         }
1890
1891         ir_prepare_dw_lowering(&lower_dw_params);
1892         ir_lower_dw_ops();
1893
1894         for (i = 0; i < n_irgs; ++i) {
1895                 ir_graph *irg = get_irp_irg(i);
1896                 /* lower for mode_b stuff */
1897                 ir_lower_mode_b(irg, mode_Iu);
1898         }
1899
1900         for (i = 0; i < n_irgs; ++i) {
1901                 ir_graph *irg = get_irp_irg(i);
1902                 /* Turn all small CopyBs into loads/stores, keep medium-sized CopyBs,
1903                  * so we can generate rep movs later, and turn all big CopyBs into
1904                  * memcpy calls. */
1905                 lower_CopyB(irg, 64, 8193, true);
1906         }
1907 }
1908
1909 /**
1910  * Returns the libFirm configuration parameter for this backend.
1911  */
1912 static const backend_params *ia32_get_libfirm_params(void)
1913 {
1914         return &ia32_backend_params;
1915 }
1916
1917 /**
1918  * Check if the given register is callee or caller save.
1919  */
1920 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
1921 {
1922         switch (reg->global_index) {
1923         case REG_EBX:
1924         case REG_EBP:
1925         case REG_ESI:
1926         case REG_EDI:
1927         case REG_FPCW:
1928                 return callee;
1929
1930         case REG_EAX:
1931         case REG_ECX:
1932         case REG_EDX:
1933         case REG_ST0:
1934         case REG_ST1:
1935         case REG_ST2:
1936         case REG_ST3:
1937         case REG_ST4:
1938         case REG_ST5:
1939         case REG_ST6:
1940         case REG_ST7:
1941         case REG_XMM0:
1942         case REG_XMM1:
1943         case REG_XMM2:
1944         case REG_XMM3:
1945         case REG_XMM4:
1946         case REG_XMM5:
1947         case REG_XMM6:
1948         case REG_XMM7:
1949                 return !callee;
1950
1951         default:
1952                 return 0;
1953         }
1954 }
1955
1956 static const lc_opt_enum_int_items_t gas_items[] = {
1957         { "elf",   OBJECT_FILE_FORMAT_ELF    },
1958         { "mingw", OBJECT_FILE_FORMAT_COFF   },
1959         { "macho", OBJECT_FILE_FORMAT_MACH_O },
1960         { NULL,    0 }
1961 };
1962
1963 static lc_opt_enum_int_var_t gas_var = {
1964         (int*) &be_gas_object_file_format, gas_items
1965 };
1966
1967 #ifdef FIRM_GRGEN_BE
1968 static const lc_opt_enum_int_items_t transformer_items[] = {
1969         { "default", TRANSFORMER_DEFAULT },
1970         { "pbqp",    TRANSFORMER_PBQP    },
1971         { "random",  TRANSFORMER_RAND    },
1972         { NULL,      0                   }
1973 };
1974
1975 static lc_opt_enum_int_var_t transformer_var = {
1976         (int*)&be_transformer, transformer_items
1977 };
1978 #endif
1979
1980 static const lc_opt_table_entry_t ia32_options[] = {
1981         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
1982 #ifdef FIRM_GRGEN_BE
1983         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
1984 #endif
1985         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
1986                         &ia32_isa_template.base.stack_alignment),
1987         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
1988         LC_OPT_LAST
1989 };
1990
1991 const arch_isa_if_t ia32_isa_if = {
1992         ia32_init,
1993         ia32_finish,
1994         ia32_get_libfirm_params,
1995         ia32_lower_for_target,
1996         ia32_parse_asm_constraint,
1997         ia32_is_valid_clobber,
1998
1999         ia32_begin_codegeneration,
2000         ia32_end_codegeneration,
2001         ia32_init_graph,
2002         ia32_get_call_abi,
2003         ia32_mark_remat,
2004         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2005         be_new_spill,
2006         be_new_reload,
2007         ia32_register_saved_by,
2008
2009         ia32_handle_intrinsics,
2010         ia32_before_abi,     /* before abi introduce hook */
2011         ia32_prepare_graph,
2012         ia32_before_ra,      /* before register allocation hook */
2013         ia32_finish_graph,   /* called before codegen */
2014         ia32_emit,           /* emit && done */
2015 };
2016
2017 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2018 void be_init_arch_ia32(void)
2019 {
2020         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2021         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2022
2023         lc_opt_add_table(ia32_grp, ia32_options);
2024         be_register_isa_if("ia32", &ia32_isa_if);
2025
2026         ia32_init_emitter();
2027         ia32_init_finish();
2028         ia32_init_optimize();
2029         ia32_init_transform();
2030         ia32_init_x87();
2031         ia32_init_architecture();
2032 }