nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "lc_opts.h"
  28 #include "lc_opts_enum.h"
  29
  30 #include <math.h>
  31
  32 #include "irarch.h"
  33 #include "irgwalk.h"
  34 #include "irprog.h"
  35 #include "irprintf.h"
  36 #include "iredges_t.h"
  37 #include "ircons.h"
  38 #include "irflag.h"
  39 #include "irgmod.h"
  40 #include "irgopt.h"
  41 #include "irgopt.h"
  42 #include "irdump.h"
  43 #include "pdeq.h"
  44 #include "pset.h"
  45 #include "debug.h"
  46 #include "error.h"
  47 #include "xmalloc.h"
  48 #include "irtools.h"
  49 #include "iroptimize.h"
  50 #include "instrument.h"
  51 #include "iropt_t.h"
  52 #include "lower_dw.h"
  53 #include "lower_calls.h"
  54 #include "lower_mode_b.h"
  55 #include "lower_softfloat.h"
  56
  57 #include "beabi.h"
  58 #include "benode.h"
  59 #include "belower.h"
  60 #include "besched.h"
  61 #include "be.h"
  62 #include "be_t.h"
  63 #include "beirgmod.h"
  64 #include "beblocksched.h"
  65 #include "bespillutil.h"
  66 #include "bespillslots.h"
  67 #include "bemodule.h"
  68 #include "begnuas.h"
  69 #include "bestate.h"
  70 #include "beflags.h"
  71 #include "betranshlp.h"
  72 #include "belistsched.h"
  73 #include "beabihelper.h"
  74 #include "bestack.h"
  75
  76 #include "bearch_ia32_t.h"
  77
  78 #include "ia32_new_nodes.h"
  79 #include "gen_ia32_regalloc_if.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_fpu.h"
  88 #include "ia32_architecture.h"
  89
  90 #ifdef FIRM_GRGEN_BE
  91 #include "ia32_pbqp_transform.h"
  92
  93 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  94 #endif
  95
  96 ir_mode *ia32_mode_fpcw;
  97 ir_mode *ia32_mode_E;
  98 ir_type *ia32_type_E;
  99
 100 /** The current omit-fp state */
 101 static ir_type *omit_fp_between_type   = NULL;
 102 static ir_type *between_type           = NULL;
 103 static ir_entity *old_bp_ent           = NULL;
 104 static ir_entity *ret_addr_ent         = NULL;
 105 static ir_entity *omit_fp_ret_addr_ent = NULL;
 106
 107 /**
 108  * The environment for the intrinsic mapping.
 109  */
 110 static ia32_intrinsic_env_t intrinsic_env = {
 111         NULL,    /* the isa */
 112         NULL,    /* the irg, these entities belong to */
 113         NULL,    /* entity for __divdi3 library call */
 114         NULL,    /* entity for __moddi3 library call */
 115         NULL,    /* entity for __udivdi3 library call */
 116         NULL,    /* entity for __umoddi3 library call */
 117 };
 118
 119
 120 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 121
 122 /**
 123  * Used to create per-graph unique pseudo nodes.
 124  */
 125 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 126                                     create_const_node_func func,
 127                                     const arch_register_t* reg)
 128 {
 129         ir_node *block, *res;
 130
 131         if (*place != NULL)
 132                 return *place;
 133
 134         block = get_irg_start_block(irg);
 135         res = func(NULL, block);
 136         arch_set_irn_register(res, reg);
 137         *place = res;
 138
 139         return res;
 140 }
 141
 142 /* Creates the unique per irg GP NoReg node. */
 143 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 144 {
 145         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 146         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 147                             &ia32_registers[REG_GP_NOREG]);
 148 }
 149
 150 ir_node *ia32_new_NoReg_fp(ir_graph *irg)
 151 {
 152         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 153         return create_const(irg, &irg_data->noreg_fp, new_bd_ia32_NoReg_FP,
 154                             &ia32_registers[REG_FP_NOREG]);
 155 }
 156
 157 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 158 {
 159         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 160         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 161                             &ia32_registers[REG_XMM_NOREG]);
 162 }
 163
 164 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 165 {
 166         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 167         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 168                         &ia32_registers[REG_FPCW]);
 169 }
 170
 171
 172 /**
 173  * Returns the admissible noreg register node for input register pos of node irn.
 174  */
 175 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 176 {
 177         ir_graph                  *irg = get_irn_irg(irn);
 178         const arch_register_req_t *req = arch_get_irn_register_req_in(irn, pos);
 179
 180         assert(req != NULL && "Missing register requirements");
 181         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 182                 return ia32_new_NoReg_gp(irg);
 183
 184         if (ia32_cg_config.use_sse2) {
 185                 return ia32_new_NoReg_xmm(irg);
 186         } else {
 187                 return ia32_new_NoReg_fp(irg);
 188         }
 189 }
 190
 191 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 192 {
 193         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 194 }
 195
 196 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 197 {
 198         if (is_be_node(node))
 199                 be_node_set_frame_entity(node, entity);
 200         else
 201                 set_ia32_frame_ent(node, entity);
 202 }
 203
 204 static void ia32_set_frame_offset(ir_node *irn, int bias)
 205 {
 206         if (get_ia32_frame_ent(irn) == NULL)
 207                 return;
 208
 209         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 210                 ir_graph          *irg     = get_irn_irg(irn);
 211                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 212                 if (layout->sp_relative) {
 213                         /* Pop nodes modify the stack pointer before calculating the
 214                          * destination address, so fix this here
 215                          */
 216                         bias -= 4;
 217                 }
 218         }
 219         add_ia32_am_offs_int(irn, bias);
 220 }
 221
 222 static int ia32_get_sp_bias(const ir_node *node)
 223 {
 224         if (is_ia32_Call(node))
 225                 return -(int)get_ia32_call_attr_const(node)->pop;
 226
 227         if (is_ia32_Push(node))
 228                 return 4;
 229
 230         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 231                 return -4;
 232
 233         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 234                 return SP_BIAS_RESET;
 235         }
 236
 237         return 0;
 238 }
 239
 240 /**
 241  * Build the between type and entities if not already build.
 242  */
 243 static void ia32_build_between_type(void)
 244 {
 245 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 246         if (between_type == NULL) {
 247                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 248                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 249
 250                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 251                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 252                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 253
 254                 set_entity_offset(old_bp_ent, 0);
 255                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 256                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 257                 set_type_state(between_type, layout_fixed);
 258
 259                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 260                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 261
 262                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 263                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 264                 set_type_state(omit_fp_between_type, layout_fixed);
 265         }
 266 #undef IDENT
 267 }
 268
 269 /**
 270  * Produces the type which sits between the stack args and the locals on the stack.
 271  * it will contain the return address and space to store the old base pointer.
 272  * @return The Firm type modeling the ABI between type.
 273  */
 274 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 275 {
 276         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 277         ia32_build_between_type();
 278         return layout->sp_relative ? omit_fp_between_type : between_type;
 279 }
 280
 281 /**
 282  * Return the stack entity that contains the return address.
 283  */
 284 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 285 {
 286         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 287         ia32_build_between_type();
 288         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 289 }
 290
 291 /**
 292  * Return the stack entity that contains the frame address.
 293  */
 294 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 295 {
 296         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 297         ia32_build_between_type();
 298         return layout->sp_relative ? NULL : old_bp_ent;
 299 }
 300
 301 /**
 302  * Get the estimated cycle count for @p irn.
 303  *
 304  * @param self The this pointer.
 305  * @param irn  The node.
 306  *
 307  * @return     The estimated cycle count for this operation
 308  */
 309 static int ia32_get_op_estimated_cost(const ir_node *irn)
 310 {
 311         int            cost;
 312         ia32_op_type_t op_tp;
 313
 314         if (is_Proj(irn))
 315                 return 0;
 316         if (!is_ia32_irn(irn))
 317                 return 0;
 318
 319         assert(is_ia32_irn(irn));
 320
 321         cost  = get_ia32_latency(irn);
 322         op_tp = get_ia32_op_type(irn);
 323
 324         if (is_ia32_CopyB(irn)) {
 325                 cost = 250;
 326         }
 327         else if (is_ia32_CopyB_i(irn)) {
 328                 int size = get_ia32_copyb_size(irn);
 329                 cost     = 20 + (int)ceil((4/3) * size);
 330         }
 331         /* in case of address mode operations add additional cycles */
 332         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 333                 /*
 334                         In case of stack access and access to fixed addresses add 5 cycles
 335                         (we assume they are in cache), other memory operations cost 20
 336                         cycles.
 337                 */
 338                 if (is_ia32_use_frame(irn) || (
 339                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 340                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 341                     )) {
 342                         cost += 5;
 343                 } else {
 344                         cost += 20;
 345                 }
 346         }
 347
 348         return cost;
 349 }
 350
 351 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 352 {
 353         if (mode_is_float(mode))
 354                 return mode_D;
 355
 356         return mode_Iu;
 357 }
 358
 359 /**
 360  * Get the mode that should be used for spilling value node
 361  */
 362 static ir_mode *get_spill_mode(const ir_node *node)
 363 {
 364         ir_mode *mode = get_irn_mode(node);
 365         return get_spill_mode_mode(mode);
 366 }
 367
 368 /**
 369  * Checks whether an addressmode reload for a node with mode mode is compatible
 370  * with a spillslot of mode spill_mode
 371  */
 372 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 373 {
 374         return !mode_is_float(mode) || mode == spillmode;
 375 }
 376
 377 /**
 378  * Check if irn can load its operand at position i from memory (source addressmode).
 379  * @param irn    The irn to be checked
 380  * @param i      The operands position
 381  * @return Non-Zero if operand can be loaded
 382  */
 383 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 384 {
 385         ir_node       *op        = get_irn_n(irn, i);
 386         const ir_mode *mode      = get_irn_mode(op);
 387         const ir_mode *spillmode = get_spill_mode(op);
 388
 389         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 390             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 391             !ia32_is_spillmode_compatible(mode, spillmode) ||
 392             is_ia32_use_frame(irn))                            /* must not already use frame */
 393                 return 0;
 394
 395         switch (get_ia32_am_support(irn)) {
 396                 case ia32_am_none:
 397                         return 0;
 398
 399                 case ia32_am_unary:
 400                         if (i != n_ia32_unary_op)
 401                                 return 0;
 402                         break;
 403
 404                 case ia32_am_binary:
 405                         switch (i) {
 406                                 case n_ia32_binary_left: {
 407                                         const arch_register_req_t *req;
 408                                         if (!is_ia32_commutative(irn))
 409                                                 return 0;
 410
 411                                         /* we can't swap left/right for limited registers
 412                                          * (As this (currently) breaks constraint handling copies)
 413                                          */
 414                                         req = arch_get_irn_register_req_in(irn, n_ia32_binary_left);
 415                                         if (req->type & arch_register_req_type_limited)
 416                                                 return 0;
 417                                         break;
 418                                 }
 419
 420                                 case n_ia32_binary_right:
 421                                         break;
 422
 423                                 default:
 424                                         return 0;
 425                         }
 426                         break;
 427
 428                 default:
 429                         panic("Unknown AM type");
 430         }
 431
 432         /* HACK: must not already use "real" memory.
 433          * This can happen for Call and Div */
 434         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 435                 return 0;
 436
 437         return 1;
 438 }
 439
 440 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 441                                         unsigned int i)
 442 {
 443         ir_mode *load_mode;
 444         ir_mode *dest_op_mode;
 445
 446         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 447
 448         set_ia32_op_type(irn, ia32_AddrModeS);
 449
 450         load_mode    = get_irn_mode(get_irn_n(irn, i));
 451         dest_op_mode = get_ia32_ls_mode(irn);
 452         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 453                 set_ia32_ls_mode(irn, load_mode);
 454         }
 455         set_ia32_use_frame(irn);
 456         set_ia32_need_stackent(irn);
 457
 458         if (i == n_ia32_binary_left                    &&
 459             get_ia32_am_support(irn) == ia32_am_binary &&
 460             /* immediates are only allowed on the right side */
 461             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 462                 ia32_swap_left_right(irn);
 463                 i = n_ia32_binary_right;
 464         }
 465
 466         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 467
 468         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 469         set_irn_n(irn, n_ia32_mem,  spill);
 470         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 471         set_ia32_is_reload(irn);
 472 }
 473
 474 static const be_abi_callbacks_t ia32_abi_callbacks = {
 475         ia32_abi_get_between_type,
 476 };
 477
 478 /* register allocator interface */
 479 static const arch_irn_ops_t ia32_irn_ops = {
 480         ia32_get_frame_entity,
 481         ia32_set_frame_offset,
 482         ia32_get_sp_bias,
 483         ia32_get_op_estimated_cost,
 484         ia32_possible_memory_operand,
 485         ia32_perform_memory_operand,
 486 };
 487
 488 static ir_entity *mcount = NULL;
 489 static int gprof = 0;
 490
 491 static void ia32_before_abi(ir_graph *irg)
 492 {
 493         if (gprof) {
 494                 if (mcount == NULL) {
 495                         ir_type *tp = new_type_method(0, 0);
 496                         ident   *id = new_id_from_str("mcount");
 497                         mcount = new_entity(get_glob_type(), id, tp);
 498                         /* FIXME: enter the right ld_ident here */
 499                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 500                         set_entity_visibility(mcount, ir_visibility_external);
 501                 }
 502                 instrument_initcall(irg, mcount);
 503         }
 504 }
 505
 506 /**
 507  * Transforms the standard firm graph into
 508  * an ia32 firm graph
 509  */
 510 static void ia32_prepare_graph(ir_graph *irg)
 511 {
 512         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 513
 514 #ifdef FIRM_GRGEN_BE
 515         switch (be_transformer) {
 516         case TRANSFORMER_DEFAULT:
 517                 /* transform remaining nodes into assembler instructions */
 518                 ia32_transform_graph(irg);
 519                 break;
 520
 521         case TRANSFORMER_PBQP:
 522         case TRANSFORMER_RAND:
 523                 /* transform nodes into assembler instructions by PBQP magic */
 524                 ia32_transform_graph_by_pbqp(irg);
 525                 break;
 526
 527         default:
 528                 panic("invalid transformer");
 529         }
 530 #else
 531         ia32_transform_graph(irg);
 532 #endif
 533
 534         /* do local optimizations (mainly CSE) */
 535         optimize_graph_df(irg);
 536         /* backend code expects that outedges are always enabled */
 537         assure_edges(irg);
 538
 539         if (irg_data->dump)
 540                 dump_ir_graph(irg, "transformed");
 541
 542         /* optimize address mode */
 543         ia32_optimize_graph(irg);
 544
 545         /* do code placement, to optimize the position of constants */
 546         place_code(irg);
 547         /* backend code expects that outedges are always enabled */
 548         assure_edges(irg);
 549
 550         if (irg_data->dump)
 551                 dump_ir_graph(irg, "place");
 552 }
 553
 554 ir_node *ia32_turn_back_am(ir_node *node)
 555 {
 556         dbg_info *dbgi  = get_irn_dbg_info(node);
 557         ir_graph *irg   = get_irn_irg(node);
 558         ir_node  *block = get_nodes_block(node);
 559         ir_node  *base  = get_irn_n(node, n_ia32_base);
 560         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 561         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 562         ir_node  *noreg;
 563
 564         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 565         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 566
 567         ia32_copy_am_attrs(load, node);
 568         if (is_ia32_is_reload(node))
 569                 set_ia32_is_reload(load);
 570         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 571
 572         switch (get_ia32_am_support(node)) {
 573                 case ia32_am_unary:
 574                         set_irn_n(node, n_ia32_unary_op, load_res);
 575                         break;
 576
 577                 case ia32_am_binary:
 578                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 579                                 set_irn_n(node, n_ia32_binary_left, load_res);
 580                         } else {
 581                                 set_irn_n(node, n_ia32_binary_right, load_res);
 582                         }
 583                         break;
 584
 585                 default:
 586                         panic("Unknown AM type");
 587         }
 588         noreg = ia32_new_NoReg_gp(current_ir_graph);
 589         set_irn_n(node, n_ia32_base,  noreg);
 590         set_irn_n(node, n_ia32_index, noreg);
 591         set_ia32_am_offs_int(node, 0);
 592         set_ia32_am_sc(node, NULL);
 593         set_ia32_am_scale(node, 0);
 594         clear_ia32_am_sc_sign(node);
 595
 596         /* rewire mem-proj */
 597         if (get_irn_mode(node) == mode_T) {
 598                 foreach_out_edge(node, edge) {
 599                         ir_node *out = get_edge_src_irn(edge);
 600                         if (get_irn_mode(out) == mode_M) {
 601                                 set_Proj_pred(out, load);
 602                                 set_Proj_proj(out, pn_ia32_Load_M);
 603                                 break;
 604                         }
 605                 }
 606         }
 607
 608         set_ia32_op_type(node, ia32_Normal);
 609         if (sched_is_scheduled(node))
 610                 sched_add_before(node, load);
 611
 612         return load_res;
 613 }
 614
 615 static ir_node *flags_remat(ir_node *node, ir_node *after)
 616 {
 617         /* we should turn back source address mode when rematerializing nodes */
 618         ia32_op_type_t type;
 619         ir_node        *block;
 620         ir_node        *copy;
 621
 622         if (is_Block(after)) {
 623                 block = after;
 624         } else {
 625                 block = get_nodes_block(after);
 626         }
 627
 628         type = get_ia32_op_type(node);
 629         switch (type) {
 630                 case ia32_AddrModeS:
 631                         ia32_turn_back_am(node);
 632                         break;
 633
 634                 case ia32_AddrModeD:
 635                         /* TODO implement this later... */
 636                         panic("found DestAM with flag user %+F this should not happen", node);
 637
 638                 default: assert(type == ia32_Normal); break;
 639         }
 640
 641         copy = exact_copy(node);
 642         set_nodes_block(copy, block);
 643         sched_add_after(after, copy);
 644
 645         return copy;
 646 }
 647
 648 /**
 649  * Called before the register allocator.
 650  */
 651 static void ia32_before_ra(ir_graph *irg)
 652 {
 653         /* setup fpu rounding modes */
 654         ia32_setup_fpu_mode(irg);
 655
 656         /* fixup flags */
 657         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 658                            &flags_remat, NULL);
 659
 660         be_add_missing_keeps(irg);
 661 }
 662
 663
 664 /**
 665  * Transforms a be_Reload into a ia32 Load.
 666  */
 667 static void transform_to_Load(ir_node *node)
 668 {
 669         ir_graph *irg        = get_irn_irg(node);
 670         dbg_info *dbgi       = get_irn_dbg_info(node);
 671         ir_node *block       = get_nodes_block(node);
 672         ir_entity *ent       = be_get_frame_entity(node);
 673         ir_mode *mode        = get_irn_mode(node);
 674         ir_mode *spillmode   = get_spill_mode(node);
 675         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 676         ir_node *sched_point = NULL;
 677         ir_node *ptr         = get_irg_frame(irg);
 678         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 679         ir_node *new_op, *proj;
 680         const arch_register_t *reg;
 681
 682         if (sched_is_scheduled(node)) {
 683                 sched_point = sched_prev(node);
 684         }
 685
 686         if (mode_is_float(spillmode)) {
 687                 if (ia32_cg_config.use_sse2)
 688                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 689                 else
 690                         new_op = new_bd_ia32_fld(dbgi, block, ptr, noreg, mem, spillmode);
 691         }
 692         else if (get_mode_size_bits(spillmode) == 128) {
 693                 /* Reload 128 bit SSE registers */
 694                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 695         }
 696         else
 697                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 698
 699         set_ia32_op_type(new_op, ia32_AddrModeS);
 700         set_ia32_ls_mode(new_op, spillmode);
 701         set_ia32_frame_ent(new_op, ent);
 702         set_ia32_use_frame(new_op);
 703         set_ia32_is_reload(new_op);
 704
 705         DBG_OPT_RELOAD2LD(node, new_op);
 706
 707         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 708
 709         if (sched_point) {
 710                 sched_add_after(sched_point, new_op);
 711                 sched_remove(node);
 712         }
 713
 714         /* copy the register from the old node to the new Load */
 715         reg = arch_get_irn_register(node);
 716         arch_set_irn_register(proj, reg);
 717
 718         SET_IA32_ORIG_NODE(new_op, node);
 719
 720         exchange(node, proj);
 721 }
 722
 723 /**
 724  * Transforms a be_Spill node into a ia32 Store.
 725  */
 726 static void transform_to_Store(ir_node *node)
 727 {
 728         ir_graph *irg  = get_irn_irg(node);
 729         dbg_info *dbgi = get_irn_dbg_info(node);
 730         ir_node *block = get_nodes_block(node);
 731         ir_entity *ent = be_get_frame_entity(node);
 732         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 733         ir_mode *mode  = get_spill_mode(spillval);
 734         ir_node *noreg = ia32_new_NoReg_gp(irg);
 735         ir_node *nomem = get_irg_no_mem(irg);
 736         ir_node *ptr   = get_irg_frame(irg);
 737         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 738         ir_node *res;
 739         ir_node *store;
 740         ir_node *sched_point = NULL;
 741
 742         if (sched_is_scheduled(node)) {
 743                 sched_point = sched_prev(node);
 744         }
 745
 746         if (mode_is_float(mode)) {
 747                 if (ia32_cg_config.use_sse2) {
 748                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 749                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 750                 } else {
 751                         store = new_bd_ia32_fst(dbgi, block, ptr, noreg, nomem, val, mode);
 752                         res   = new_r_Proj(store, mode_M, pn_ia32_fst_M);
 753                 }
 754         } else if (get_mode_size_bits(mode) == 128) {
 755                 /* Spill 128 bit SSE registers */
 756                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 757                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 758         } else if (get_mode_size_bits(mode) == 8) {
 759                 store = new_bd_ia32_Store8Bit(dbgi, block, ptr, noreg, nomem, val);
 760                 res   = new_r_Proj(store, mode_M, pn_ia32_Store8Bit_M);
 761         } else {
 762                 store = new_bd_ia32_Store(dbgi, block, ptr, noreg, nomem, val);
 763                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 764         }
 765
 766         set_ia32_op_type(store, ia32_AddrModeD);
 767         set_ia32_ls_mode(store, mode);
 768         set_ia32_frame_ent(store, ent);
 769         set_ia32_use_frame(store);
 770         set_ia32_is_spill(store);
 771         SET_IA32_ORIG_NODE(store, node);
 772         DBG_OPT_SPILL2ST(node, store);
 773
 774         if (sched_point) {
 775                 sched_add_after(sched_point, store);
 776                 sched_remove(node);
 777         }
 778
 779         exchange(node, res);
 780 }
 781
 782 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 783 {
 784         dbg_info *dbgi  = get_irn_dbg_info(node);
 785         ir_node  *block = get_nodes_block(node);
 786         ir_graph *irg   = get_irn_irg(node);
 787         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 788         ir_node  *frame = get_irg_frame(irg);
 789
 790         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 791
 792         set_ia32_frame_ent(push, ent);
 793         set_ia32_use_frame(push);
 794         set_ia32_op_type(push, ia32_AddrModeS);
 795         set_ia32_ls_mode(push, mode_Is);
 796         set_ia32_is_spill(push);
 797
 798         sched_add_before(schedpoint, push);
 799         return push;
 800 }
 801
 802 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 803 {
 804         dbg_info *dbgi  = get_irn_dbg_info(node);
 805         ir_node  *block = get_nodes_block(node);
 806         ir_graph *irg   = get_irn_irg(node);
 807         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 808         ir_node  *frame = get_irg_frame(irg);
 809
 810         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 811                                           get_irg_no_mem(irg), sp);
 812
 813         set_ia32_frame_ent(pop, ent);
 814         set_ia32_use_frame(pop);
 815         set_ia32_op_type(pop, ia32_AddrModeD);
 816         set_ia32_ls_mode(pop, mode_Is);
 817         set_ia32_is_reload(pop);
 818
 819         sched_add_before(schedpoint, pop);
 820
 821         return pop;
 822 }
 823
 824 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 825 {
 826         dbg_info *dbgi   = get_irn_dbg_info(node);
 827         ir_mode  *spmode = mode_Iu;
 828         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 829         ir_node *sp;
 830
 831         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 832         arch_set_irn_register(sp, spreg);
 833
 834         return sp;
 835 }
 836
 837 /**
 838  * Transform MemPerm, currently we do this the ugly way and produce
 839  * push/pop into/from memory cascades. This is possible without using
 840  * any registers.
 841  */
 842 static void transform_MemPerm(ir_node *node)
 843 {
 844         ir_node  *block = get_nodes_block(node);
 845         ir_graph *irg   = get_irn_irg(node);
 846         ir_node  *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
 847         int       arity = be_get_MemPerm_entity_arity(node);
 848         ir_node **pops  = ALLOCAN(ir_node*, arity);
 849         ir_node  *in[1];
 850         ir_node  *keep;
 851         int       i;
 852
 853         /* create Pushs */
 854         for (i = 0; i < arity; ++i) {
 855                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
 856                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
 857                 ir_type *enttype = get_entity_type(inent);
 858                 unsigned entsize = get_type_size_bytes(enttype);
 859                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
 860                 ir_node *mem = get_irn_n(node, i + 1);
 861                 ir_node *push;
 862
 863                 /* work around cases where entities have different sizes */
 864                 if (entsize2 < entsize)
 865                         entsize = entsize2;
 866                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
 867
 868                 push = create_push(node, node, sp, mem, inent);
 869                 sp = create_spproj(node, push, pn_ia32_Push_stack);
 870                 if (entsize == 8) {
 871                         /* add another push after the first one */
 872                         push = create_push(node, node, sp, mem, inent);
 873                         add_ia32_am_offs_int(push, 4);
 874                         sp = create_spproj(node, push, pn_ia32_Push_stack);
 875                 }
 876
 877                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
 878         }
 879
 880         /* create pops */
 881         for (i = arity - 1; i >= 0; --i) {
 882                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
 883                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
 884                 ir_type *enttype = get_entity_type(outent);
 885                 unsigned entsize = get_type_size_bytes(enttype);
 886                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
 887                 ir_node *pop;
 888
 889                 /* work around cases where entities have different sizes */
 890                 if (entsize2 < entsize)
 891                         entsize = entsize2;
 892                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
 893
 894                 pop = create_pop(node, node, sp, outent);
 895                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
 896                 if (entsize == 8) {
 897                         add_ia32_am_offs_int(pop, 4);
 898
 899                         /* add another pop after the first one */
 900                         pop = create_pop(node, node, sp, outent);
 901                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
 902                 }
 903
 904                 pops[i] = pop;
 905         }
 906
 907         in[0] = sp;
 908         keep  = be_new_Keep(block, 1, in);
 909         sched_add_before(node, keep);
 910
 911         /* exchange memprojs */
 912         foreach_out_edge_safe(node, edge) {
 913                 ir_node *proj = get_edge_src_irn(edge);
 914                 int p = get_Proj_proj(proj);
 915
 916                 assert(p < arity);
 917
 918                 set_Proj_pred(proj, pops[p]);
 919                 set_Proj_proj(proj, pn_ia32_Pop_M);
 920         }
 921
 922         /* remove memperm */
 923         sched_remove(node);
 924         kill_node(node);
 925 }
 926
 927 /**
 928  * Block-Walker: Calls the transform functions Spill and Reload.
 929  */
 930 static void ia32_after_ra_walker(ir_node *block, void *env)
 931 {
 932         ir_node *node, *prev;
 933         (void) env;
 934
 935         /* beware: the schedule is changed here */
 936         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 937                 prev = sched_prev(node);
 938
 939                 if (be_is_Reload(node)) {
 940                         transform_to_Load(node);
 941                 } else if (be_is_Spill(node)) {
 942                         transform_to_Store(node);
 943                 } else if (be_is_MemPerm(node)) {
 944                         transform_MemPerm(node);
 945                 }
 946         }
 947 }
 948
 949 /**
 950  * Collects nodes that need frame entities assigned.
 951  */
 952 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
 953 {
 954         be_fec_env_t  *env = (be_fec_env_t*)data;
 955         const ir_mode *mode;
 956         int            align;
 957
 958         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
 959                 mode  = get_spill_mode_mode(get_irn_mode(node));
 960                 align = get_mode_size_bytes(mode);
 961         } else if (is_ia32_irn(node)         &&
 962                         get_ia32_frame_ent(node) == NULL &&
 963                         is_ia32_use_frame(node)) {
 964                 if (is_ia32_need_stackent(node))
 965                         goto need_stackent;
 966
 967                 switch (get_ia32_irn_opcode(node)) {
 968 need_stackent:
 969                         case iro_ia32_Load: {
 970                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
 971
 972                                 if (attr->data.need_32bit_stackent) {
 973                                         mode = mode_Is;
 974                                 } else if (attr->data.need_64bit_stackent) {
 975                                         mode = mode_Ls;
 976                                 } else {
 977                                         mode = get_ia32_ls_mode(node);
 978                                         if (is_ia32_is_reload(node))
 979                                                 mode = get_spill_mode_mode(mode);
 980                                 }
 981                                 align = get_mode_size_bytes(mode);
 982                                 break;
 983                         }
 984
 985                         case iro_ia32_fild:
 986                         case iro_ia32_fld:
 987                         case iro_ia32_xLoad: {
 988                                 mode  = get_ia32_ls_mode(node);
 989                                 align = 4;
 990                                 break;
 991                         }
 992
 993                         case iro_ia32_FldCW: {
 994                                 /* although 2 byte would be enough 4 byte performs best */
 995                                 mode  = mode_Iu;
 996                                 align = 4;
 997                                 break;
 998                         }
 999
1000                         default:
1001 #ifndef NDEBUG
1002                                 panic("unexpected frame user while collection frame entity nodes");
1003
1004                         case iro_ia32_FnstCW:
1005                         case iro_ia32_Store8Bit:
1006                         case iro_ia32_Store:
1007                         case iro_ia32_fst:
1008                         case iro_ia32_fist:
1009                         case iro_ia32_fisttp:
1010                         case iro_ia32_xStore:
1011                         case iro_ia32_xStoreSimple:
1012 #endif
1013                                 return;
1014                 }
1015         } else {
1016                 return;
1017         }
1018         be_node_needs_frame_entity(env, node, mode, align);
1019 }
1020
1021 static int determine_ebp_input(ir_node *ret)
1022 {
1023         const arch_register_t *bp = &ia32_registers[REG_EBP];
1024         int   arity               = get_irn_arity(ret);
1025         int   i;
1026
1027         for (i = 0; i < arity; ++i) {
1028                 ir_node *input = get_irn_n(ret, i);
1029                 if (arch_get_irn_register(input) == bp)
1030                         return i;
1031         }
1032         panic("no ebp input found at %+F", ret);
1033 }
1034
1035 static void introduce_epilog(ir_node *ret)
1036 {
1037         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1038         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1039         ir_graph              *irg        = get_irn_irg(ret);
1040         ir_type               *frame_type = get_irg_frame_type(irg);
1041         unsigned               frame_size = get_type_size_bytes(frame_type);
1042         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1043         ir_node               *block      = get_nodes_block(ret);
1044         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1045         ir_node               *curr_sp    = first_sp;
1046         ir_mode               *mode_gp    = ia32_reg_classes[CLASS_ia32_gp].mode;
1047
1048         if (!layout->sp_relative) {
1049                 int      n_ebp   = determine_ebp_input(ret);
1050                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1051                 if (ia32_cg_config.use_leave) {
1052                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1053                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1054                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1055                         arch_set_irn_register(curr_bp, bp);
1056                         arch_set_irn_register(curr_sp, sp);
1057                         sched_add_before(ret, leave);
1058                 } else {
1059                         ir_node *pop;
1060                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1061                         /* copy ebp to esp */
1062                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1063                         arch_set_irn_register(curr_sp, sp);
1064                         sched_add_before(ret, curr_sp);
1065
1066                         /* pop ebp */
1067                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1068                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1069                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1070                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1071                         arch_set_irn_register(curr_bp, bp);
1072                         arch_set_irn_register(curr_sp, sp);
1073                         sched_add_before(ret, pop);
1074
1075                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1076                 }
1077                 set_irn_n(ret, n_ebp, curr_bp);
1078         } else {
1079                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1080                 sched_add_before(ret, incsp);
1081                 curr_sp = incsp;
1082         }
1083         set_irn_n(ret, n_be_Return_sp, curr_sp);
1084
1085         /* keep verifier happy... */
1086         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1087                 kill_node(first_sp);
1088         }
1089 }
1090
1091 /**
1092  * put the Prolog code at the beginning, epilog code before each return
1093  */
1094 static void introduce_prolog_epilog(ir_graph *irg)
1095 {
1096         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1097         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1098         ir_node               *start      = get_irg_start(irg);
1099         ir_node               *block      = get_nodes_block(start);
1100         ir_type               *frame_type = get_irg_frame_type(irg);
1101         unsigned               frame_size = get_type_size_bytes(frame_type);
1102         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1103         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1104         ir_node               *curr_sp    = initial_sp;
1105         ir_mode               *mode_gp    = mode_Iu;
1106
1107         if (!layout->sp_relative) {
1108                 /* push ebp */
1109                 ir_node *mem        = get_irg_initial_mem(irg);
1110                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1111                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1112                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, initial_bp, initial_sp);
1113                 ir_node *incsp;
1114
1115                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1116                 arch_set_irn_register(curr_sp, sp);
1117                 sched_add_after(start, push);
1118
1119                 /* move esp to ebp */
1120                 ir_node *const curr_bp = be_new_Copy(block, curr_sp);
1121                 sched_add_after(push, curr_bp);
1122                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1123                 curr_sp = be_new_CopyKeep_single(block, curr_sp, curr_bp);
1124                 sched_add_after(curr_bp, curr_sp);
1125                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1126                 edges_reroute_except(initial_bp, curr_bp, push);
1127
1128                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1129                 edges_reroute_except(initial_sp, incsp, push);
1130                 sched_add_after(curr_sp, incsp);
1131
1132                 /* make sure the initial IncSP is really used by someone */
1133                 if (get_irn_n_edges(incsp) <= 1) {
1134                         ir_node *in[] = { incsp };
1135                         ir_node *keep = be_new_Keep(block, 1, in);
1136                         sched_add_after(incsp, keep);
1137                 }
1138
1139                 layout->initial_bias = -4;
1140         } else {
1141                 ir_node *const incsp = be_new_IncSP(sp, block, initial_sp, frame_size, 0);
1142                 edges_reroute_except(initial_sp, incsp, incsp);
1143                 sched_add_after(start, incsp);
1144         }
1145
1146         /* introduce epilog for every return node */
1147         {
1148                 ir_node *end_block = get_irg_end_block(irg);
1149                 int      arity     = get_irn_arity(end_block);
1150                 int      i;
1151
1152                 for (i = 0; i < arity; ++i) {
1153                         ir_node *ret = get_irn_n(end_block, i);
1154                         assert(be_is_Return(ret));
1155                         introduce_epilog(ret);
1156                 }
1157         }
1158 }
1159
1160 /**
1161  * Last touchups for the graph before emit: x87 simulation to replace the
1162  * virtual with real x87 instructions, creating a block schedule and peephole
1163  * optimisations.
1164  */
1165 static void ia32_finish_graph(ir_graph *irg)
1166 {
1167         ia32_irg_data_t   *irg_data     = ia32_get_irg_data(irg);
1168         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1169         bool               at_begin     = stack_layout->sp_relative ? true : false;
1170         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1171
1172         /* create and coalesce frame entities */
1173         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1174         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1175         be_free_frame_entity_coalescer(fec_env);
1176
1177         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1178
1179         introduce_prolog_epilog(irg);
1180
1181         /* fix stack entity offsets */
1182         be_abi_fix_stack_nodes(irg);
1183         be_abi_fix_stack_bias(irg);
1184
1185         /* fix 2-address code constraints */
1186         ia32_finish_irg(irg);
1187
1188         /* we might have to rewrite x87 virtual registers */
1189         if (irg_data->do_x87_sim) {
1190                 ia32_x87_simulate_graph(irg);
1191         }
1192
1193         /* do peephole optimisations */
1194         ia32_peephole_optimization(irg);
1195
1196         be_remove_dead_nodes_from_schedule(irg);
1197
1198         /* create block schedule, this also removes empty blocks which might
1199          * produce critical edges */
1200         irg_data->blk_sched = be_create_block_schedule(irg);
1201 }
1202
1203 /**
1204  * Emits the code, closes the output file and frees
1205  * the code generator interface.
1206  */
1207 static void ia32_emit(ir_graph *irg)
1208 {
1209         if (ia32_cg_config.emit_machcode) {
1210                 ia32_gen_binary_routine(irg);
1211         } else {
1212                 ia32_gen_routine(irg);
1213         }
1214 }
1215
1216 /**
1217  * Returns the node representing the PIC base.
1218  */
1219 static ir_node *ia32_get_pic_base(ir_graph *irg)
1220 {
1221         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1222         ir_node         *block;
1223         ir_node         *get_eip = irg_data->get_eip;
1224         if (get_eip != NULL)
1225                 return get_eip;
1226
1227         block             = get_irg_start_block(irg);
1228         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1229         irg_data->get_eip = get_eip;
1230
1231         return get_eip;
1232 }
1233
1234 /**
1235  * Initializes a IA32 code generator.
1236  */
1237 static void ia32_init_graph(ir_graph *irg)
1238 {
1239         struct obstack  *obst     = be_get_be_obst(irg);
1240         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1241
1242         irg_data->dump = (be_options.dump_flags & DUMP_BE) ? 1 : 0;
1243
1244         if (gprof) {
1245                 /* Linux gprof implementation needs base pointer */
1246                 be_options.omit_fp = 0;
1247         }
1248
1249         be_birg_from_irg(irg)->isa_link = irg_data;
1250 }
1251
1252 static const tarval_mode_info mo_integer = {
1253         TVO_HEX,
1254         "0x",
1255         NULL,
1256 };
1257
1258 /*
1259  * set the tarval output mode of all integer modes to decimal
1260  */
1261 static void set_tarval_output_modes(void)
1262 {
1263         size_t i;
1264
1265         for (i = ir_get_n_modes(); i > 0;) {
1266                 ir_mode *mode = ir_get_mode(--i);
1267
1268                 if (mode_is_int(mode))
1269                         set_tarval_mode_output_option(mode, &mo_integer);
1270         }
1271 }
1272
1273 extern const arch_isa_if_t ia32_isa_if;
1274
1275 static void init_asm_constraints(void)
1276 {
1277         be_init_default_asm_constraint_flags();
1278
1279         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1280         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1281         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1282         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1283         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1284         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1285         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1286         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1287         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1288         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1289         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1290         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1291         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1292         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1293         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1294         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1295         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1296         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1297         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1298         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1299
1300         /* no support for autodecrement/autoincrement */
1301         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1302         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1303         /* no float consts */
1304         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1305         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1306         /* makes no sense on x86 */
1307         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1308         /* no support for sse consts yet */
1309         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1310         /* no support for x87 consts yet */
1311         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1312         /* no support for mmx registers yet */
1313         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1314         /* not available in 32bit mode */
1315         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1316         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1317
1318         /* no code yet to determine register class needed... */
1319         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1320 }
1321
1322 /**
1323  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1324  */
1325 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1326                                  ir_node *mux_false)
1327 {
1328         ir_node    *cmp_l;
1329         ir_node    *cmp_r;
1330         ir_relation relation;
1331
1332         if (!is_Cmp(sel))
1333                 return false;
1334
1335         cmp_l = get_Cmp_left(sel);
1336         cmp_r = get_Cmp_right(sel);
1337         if (!mode_is_float(get_irn_mode(cmp_l)))
1338                 return false;
1339
1340         /* check for min/max. They're defined as (C-Semantik):
1341          *  min(a, b) = a < b ? a : b
1342          *  or min(a, b) = a <= b ? a : b
1343          *  max(a, b) = a > b ? a : b
1344          *  or max(a, b) = a >= b ? a : b
1345          * (Note we only handle float min/max here)
1346          */
1347         relation = get_Cmp_relation(sel);
1348         switch (relation) {
1349         case ir_relation_greater_equal:
1350         case ir_relation_greater:
1351                 /* this is a max */
1352                 if (cmp_l == mux_true && cmp_r == mux_false)
1353                         return true;
1354                 break;
1355         case ir_relation_less_equal:
1356         case ir_relation_less:
1357                 /* this is a min */
1358                 if (cmp_l == mux_true && cmp_r == mux_false)
1359                         return true;
1360                 break;
1361         case ir_relation_unordered_greater_equal:
1362         case ir_relation_unordered_greater:
1363                 /* this is a min */
1364                 if (cmp_l == mux_false && cmp_r == mux_true)
1365                         return true;
1366                 break;
1367         case ir_relation_unordered_less_equal:
1368         case ir_relation_unordered_less:
1369                 /* this is a max */
1370                 if (cmp_l == mux_false && cmp_r == mux_true)
1371                         return true;
1372                 break;
1373
1374         default:
1375                 break;
1376         }
1377
1378         return false;
1379 }
1380
1381 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1382 {
1383         ir_mode *mode = get_irn_mode(mux_true);
1384         (void) sel;
1385
1386         if (!mode_is_int(mode) && !mode_is_reference(mode)
1387                         && mode != mode_b)
1388                 return false;
1389
1390         if (is_Const(mux_true) && is_Const(mux_false)) {
1391                 /* we can create a set plus up two 3 instructions for any combination
1392                  * of constants */
1393                 return true;
1394         }
1395
1396         return false;
1397 }
1398
1399 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1400                                      ir_node *mux_false)
1401 {
1402         (void) sel;
1403
1404         if (!mode_is_float(get_irn_mode(mux_true)))
1405                 return false;
1406
1407         return is_Const(mux_true) && is_Const(mux_false);
1408 }
1409
1410 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1411 {
1412         ir_node    *cmp_left;
1413         ir_node    *cmp_right;
1414         ir_node    *sub_left;
1415         ir_node    *sub_right;
1416         ir_mode    *mode;
1417         ir_relation relation;
1418
1419         if (!is_Cmp(sel))
1420                 return false;
1421
1422         mode = get_irn_mode(mux_true);
1423         if (mode_is_signed(mode) || mode_is_float(mode))
1424                 return false;
1425
1426         relation  = get_Cmp_relation(sel);
1427         cmp_left  = get_Cmp_left(sel);
1428         cmp_right = get_Cmp_right(sel);
1429
1430         /* "move" zero constant to false input */
1431         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1432                 ir_node *tmp = mux_false;
1433                 mux_false = mux_true;
1434                 mux_true  = tmp;
1435                 relation = get_negated_relation(relation);
1436         }
1437         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1438                 return false;
1439         if (!is_Sub(mux_true))
1440                 return false;
1441         sub_left  = get_Sub_left(mux_true);
1442         sub_right = get_Sub_right(mux_true);
1443
1444         /* Mux(a >=u b, 0, a-b) */
1445         if ((relation & ir_relation_greater)
1446                         && sub_left == cmp_left && sub_right == cmp_right)
1447                 return true;
1448         /* Mux(a <=u b, 0, b-a) */
1449         if ((relation & ir_relation_less)
1450                         && sub_left == cmp_right && sub_right == cmp_left)
1451                 return true;
1452
1453         return false;
1454 }
1455
1456 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1457                                ir_node *mux_true)
1458 {
1459         ir_mode *mode;
1460
1461         /* middleend can handle some things */
1462         if (ir_is_optimizable_mux(sel, mux_false, mux_true))
1463                 return true;
1464         /* we can handle Set for all modes and compares */
1465         if (mux_is_set(sel, mux_true, mux_false))
1466                 return true;
1467         /* SSE has own min/max operations */
1468         if (ia32_cg_config.use_sse2
1469                         && mux_is_float_min_max(sel, mux_true, mux_false))
1470                 return true;
1471         /* we can handle Mux(?, Const[f], Const[f]) */
1472         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1473 #ifdef FIRM_GRGEN_BE
1474                 /* well, some code selectors can't handle it */
1475                 if (be_transformer != TRANSFORMER_PBQP
1476                                 || be_transformer != TRANSFORMER_RAND)
1477                         return true;
1478 #else
1479                 return true;
1480 #endif
1481         }
1482
1483         /* no support for 64bit inputs to cmov */
1484         mode = get_irn_mode(mux_true);
1485         if (get_mode_size_bits(mode) > 32)
1486                 return false;
1487         /* we can handle Abs for all modes and compares (except 64bit) */
1488         if (ir_mux_is_abs(sel, mux_false, mux_true) != 0)
1489                 return true;
1490         /* we can't handle MuxF yet */
1491         if (mode_is_float(mode))
1492                 return false;
1493
1494         if (mux_is_doz(sel, mux_true, mux_false))
1495                 return true;
1496
1497         /* Check Cmp before the node */
1498         if (is_Cmp(sel)) {
1499                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1500
1501                 /* we can't handle 64bit compares */
1502                 if (get_mode_size_bits(cmp_mode) > 32)
1503                         return false;
1504
1505                 /* we can't handle float compares */
1506                 if (mode_is_float(cmp_mode))
1507                         return false;
1508         }
1509
1510         /* did we disable cmov generation? */
1511         if (!ia32_cg_config.use_cmov)
1512                 return false;
1513
1514         /* we can use a cmov */
1515         return true;
1516 }
1517
1518 /**
1519  * Create the trampoline code.
1520  */
1521 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
1522 {
1523         ir_graph *const irg  = get_irn_irg(block);
1524         ir_node  *      p    = trampoline;
1525         ir_mode  *const mode = get_irn_mode(p);
1526         ir_node  *const one  = new_r_Const(irg, get_mode_one(mode_Iu));
1527         ir_node  *const four = new_r_Const_long(irg, mode_Iu, 4);
1528         ir_node  *      st;
1529
1530         /* mov  ecx,<env> */
1531         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
1532         mem = new_r_Proj(st, mode_M, pn_Store_M);
1533         p   = new_r_Add(block, p, one, mode);
1534         st  = new_r_Store(block, mem, p, env, cons_none);
1535         mem = new_r_Proj(st, mode_M, pn_Store_M);
1536         p   = new_r_Add(block, p, four, mode);
1537         /* jmp  <callee> */
1538         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
1539         mem = new_r_Proj(st, mode_M, pn_Store_M);
1540         p   = new_r_Add(block, p, one, mode);
1541         st  = new_r_Store(block, mem, p, callee, cons_none);
1542         mem = new_r_Proj(st, mode_M, pn_Store_M);
1543
1544         return mem;
1545 }
1546
1547 static const ir_settings_arch_dep_t ia32_arch_dep = {
1548         1,                   /* also use subs */
1549         4,                   /* maximum shifts */
1550         63,                  /* maximum shift amount */
1551         ia32_evaluate_insn,  /* evaluate the instruction sequence */
1552
1553         1,  /* allow Mulhs */
1554         1,  /* allow Mulus */
1555         32, /* Mulh allowed up to 32 bit */
1556 };
1557 static backend_params ia32_backend_params = {
1558         1,     /* support inline assembly */
1559         1,     /* support Rotl nodes */
1560         0,     /* little endian */
1561         1,     /* modulo shift efficient */
1562         0,     /* non-modulo shift not efficient */
1563         &ia32_arch_dep, /* will be set later */
1564         ia32_is_mux_allowed,
1565         32,    /* machine_size */
1566         NULL,  /* float arithmetic mode, will be set below */
1567         NULL,  /* long long type */
1568         NULL,  /* unsigned long long type */
1569         NULL,  /* long double type */
1570         12,    /* size of trampoline code */
1571         4,     /* alignment of trampoline code */
1572         ia32_create_trampoline_fkt,
1573         4      /* alignment of stack parameter */
1574 };
1575
1576 /**
1577  * Initializes the backend ISA.
1578  */
1579 static void ia32_init(void)
1580 {
1581         ir_mode *mode_long_long;
1582         ir_mode *mode_unsigned_long_long;
1583         ir_type *type_long_long;
1584         ir_type *type_unsigned_long_long;
1585
1586         ia32_setup_cg_config();
1587
1588         init_asm_constraints();
1589
1590         ia32_mode_fpcw = new_int_mode("Fpcw", irma_twos_complement, 16, 0, 0);
1591
1592         /* note mantissa is 64bit but with explicitely encoded 1 so the really
1593          * usable part as counted by firm is only 63 bits */
1594         ia32_mode_E = new_float_mode("E", irma_x86_extended_float, 15, 63);
1595         ia32_type_E = new_type_primitive(ia32_mode_E);
1596         set_type_size_bytes(ia32_type_E, 12);
1597         set_type_alignment_bytes(ia32_type_E, 4);
1598
1599         mode_long_long = new_int_mode("long long", irma_twos_complement, 64, 1, 64);
1600         type_long_long = new_type_primitive(mode_long_long);
1601         mode_unsigned_long_long
1602                 = new_int_mode("unsigned long long", irma_twos_complement, 64, 0, 64);
1603         type_unsigned_long_long = new_type_primitive(mode_unsigned_long_long);
1604
1605         ia32_backend_params.type_long_long          = type_long_long;
1606         ia32_backend_params.type_unsigned_long_long = type_unsigned_long_long;
1607
1608         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
1609                 ia32_backend_params.mode_float_arithmetic = NULL;
1610                 ia32_backend_params.type_long_double = NULL;
1611         } else {
1612                 ia32_backend_params.mode_float_arithmetic = ia32_mode_E;
1613                 ia32_backend_params.type_long_double      = ia32_type_E;
1614         }
1615
1616         ia32_register_init();
1617         obstack_init(&opcodes_obst);
1618         ia32_create_opcodes(&ia32_irn_ops);
1619 }
1620
1621 static void ia32_finish(void)
1622 {
1623         if (between_type != NULL) {
1624                 free_type(between_type);
1625                 between_type = NULL;
1626         }
1627         ia32_free_opcodes();
1628         obstack_free(&opcodes_obst, NULL);
1629 }
1630
1631 /**
1632  * The template that generates a new ISA object.
1633  * Note that this template can be changed by command line
1634  * arguments.
1635  */
1636 static ia32_isa_t ia32_isa_template = {
1637         {
1638                 &ia32_isa_if,             /* isa interface implementation */
1639                 N_IA32_REGISTERS,
1640                 ia32_registers,
1641                 N_IA32_CLASSES,
1642                 ia32_reg_classes,
1643                 &ia32_registers[REG_ESP], /* stack pointer register */
1644                 &ia32_registers[REG_EBP], /* base pointer register */
1645                 2,                        /* power of two stack alignment, 2^2 == 4 */
1646                 NULL,                     /* main environment */
1647                 7,                        /* costs for a spill instruction */
1648                 5,                        /* costs for a reload instruction */
1649                 false,                    /* no custom abi handling */
1650         },
1651         NULL,                       /* tv_ents */
1652         IA32_FPU_ARCH_X87,          /* FPU architecture */
1653 };
1654
1655 static arch_env_t *ia32_begin_codegeneration(const be_main_env_t *env)
1656 {
1657         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1658
1659         set_tarval_output_modes();
1660
1661         *isa        = ia32_isa_template;
1662         isa->tv_ent = pmap_create();
1663
1664         /* enter the ISA object into the intrinsic environment */
1665         intrinsic_env.isa = isa;
1666
1667         be_emit_init(env->file_handle);
1668         be_gas_begin_compilation_unit(env);
1669
1670         return &isa->base;
1671 }
1672
1673 /**
1674  * Closes the output file and frees the ISA structure.
1675  */
1676 static void ia32_end_codegeneration(void *self)
1677 {
1678         ia32_isa_t *isa = (ia32_isa_t*)self;
1679
1680         /* emit now all global declarations */
1681         be_gas_end_compilation_unit(isa->base.main_env);
1682
1683         be_emit_exit();
1684
1685         pmap_destroy(isa->tv_ent);
1686         free(self);
1687 }
1688
1689 /**
1690  * Returns the register for parameter nr.
1691  */
1692 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1693                                                     const ir_mode *mode)
1694 {
1695         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1696                 &ia32_registers[REG_ECX],
1697                 &ia32_registers[REG_EDX],
1698                 NULL
1699         };
1700         static const unsigned MAXNUM_GPREG_ARGS = 3;
1701
1702         static const arch_register_t *gpreg_param_reg_regparam[] = {
1703                 &ia32_registers[REG_EAX],
1704                 &ia32_registers[REG_EDX],
1705                 &ia32_registers[REG_ECX]
1706         };
1707
1708         static const arch_register_t *gpreg_param_reg_this[] = {
1709                 &ia32_registers[REG_ECX],
1710                 NULL,
1711                 NULL
1712         };
1713
1714         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1715                 &ia32_registers[REG_XMM0],
1716                 &ia32_registers[REG_XMM1],
1717                 &ia32_registers[REG_XMM2],
1718                 &ia32_registers[REG_XMM3],
1719                 &ia32_registers[REG_XMM4],
1720                 &ia32_registers[REG_XMM5],
1721                 &ia32_registers[REG_XMM6],
1722                 &ia32_registers[REG_XMM7]
1723         };
1724
1725         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1726                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1727         };
1728         static const unsigned MAXNUM_SSE_ARGS = 8;
1729
1730         if ((cc & cc_this_call) && nr == 0)
1731                 return gpreg_param_reg_this[0];
1732
1733         if (! (cc & cc_reg_param))
1734                 return NULL;
1735
1736         if (mode_is_float(mode)) {
1737                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1738                         return NULL;
1739                 if (nr >= MAXNUM_SSE_ARGS)
1740                         return NULL;
1741
1742                 if (cc & cc_this_call) {
1743                         return fpreg_sse_param_reg_this[nr];
1744                 }
1745                 return fpreg_sse_param_reg_std[nr];
1746         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1747                 unsigned num_regparam;
1748
1749                 if (get_mode_size_bits(mode) > 32)
1750                         return NULL;
1751
1752                 if (nr >= MAXNUM_GPREG_ARGS)
1753                         return NULL;
1754
1755                 if (cc & cc_this_call) {
1756                         return gpreg_param_reg_this[nr];
1757                 }
1758                 num_regparam = cc & ~cc_bits;
1759                 if (num_regparam == 0) {
1760                         /* default fastcall */
1761                         return gpreg_param_reg_fastcall[nr];
1762                 }
1763                 if (nr < num_regparam)
1764                         return gpreg_param_reg_regparam[nr];
1765                 return NULL;
1766         }
1767
1768         panic("unknown argument mode");
1769 }
1770
1771 /**
1772  * Get the ABI restrictions for procedure calls.
1773  */
1774 static void ia32_get_call_abi(ir_type *method_type, be_abi_call_t *abi)
1775 {
1776         unsigned  cc;
1777         int       n, i, regnum;
1778         int                 pop_amount = 0;
1779         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1780
1781         /* set abi flags for calls */
1782         /* call_flags.try_omit_fp                 not changed: can handle both settings */
1783         call_flags.call_has_imm = false;  /* No call immediate, we handle this by ourselves */
1784
1785         /* set parameter passing style */
1786         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1787
1788         cc = get_method_calling_convention(method_type);
1789         if (get_method_variadicity(method_type) == variadicity_variadic) {
1790                 /* pass all parameters of a variadic function on the stack */
1791                 cc = cc_cdecl_set | (cc & cc_this_call);
1792         } else {
1793                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1794                     ia32_cg_config.optimize_cc) {
1795                         /* set the fast calling conventions (allowing up to 3) */
1796                         cc = SET_FASTCALL(cc) | 3;
1797                 }
1798         }
1799
1800         /* we have to pop the shadow parameter ourself for compound calls */
1801         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1802                         && !(cc & cc_reg_param)) {
1803                 pop_amount += get_mode_size_bytes(mode_P_data);
1804         }
1805
1806         n = get_method_n_params(method_type);
1807         for (i = regnum = 0; i < n; i++) {
1808                 const arch_register_t *reg  = NULL;
1809                 ir_type               *tp   = get_method_param_type(method_type, i);
1810                 ir_mode               *mode = get_type_mode(tp);
1811
1812                 if (mode != NULL) {
1813                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1814                 }
1815                 if (reg != NULL) {
1816                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1817                         ++regnum;
1818                 } else {
1819                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1820                          * movl has a shorter opcode than mov[sz][bw]l */
1821                         ir_mode *load_mode = mode;
1822
1823                         if (mode != NULL) {
1824                                 unsigned size = get_mode_size_bytes(mode);
1825
1826                                 if (cc & cc_callee_clear_stk) {
1827                                         pop_amount += (size + 3U) & ~3U;
1828                                 }
1829
1830                                 if (size < 4) load_mode = mode_Iu;
1831                         }
1832
1833                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1834                 }
1835         }
1836
1837         be_abi_call_set_pop(abi, pop_amount);
1838
1839         /* set return registers */
1840         n = get_method_n_ress(method_type);
1841
1842         assert(n <= 2 && "more than two results not supported");
1843
1844         /* In case of 64bit returns, we will have two 32bit values */
1845         if (n == 2) {
1846                 ir_type *tp   = get_method_res_type(method_type, 0);
1847                 ir_mode *mode = get_type_mode(tp);
1848
1849                 assert(!mode_is_float(mode) && "two FP results not supported");
1850
1851                 tp   = get_method_res_type(method_type, 1);
1852                 mode = get_type_mode(tp);
1853
1854                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1855
1856                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1857                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1858         }
1859         else if (n == 1) {
1860                 ir_type *tp   = get_method_res_type(method_type, 0);
1861                 ir_mode *mode = get_type_mode(tp);
1862                 const arch_register_t *reg;
1863                 assert(is_atomic_type(tp));
1864
1865                 reg = mode_is_float(mode) ? &ia32_registers[REG_ST0] : &ia32_registers[REG_EAX];
1866
1867                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1868         }
1869 }
1870
1871 static void ia32_mark_remat(ir_node *node)
1872 {
1873         if (is_ia32_irn(node)) {
1874                 set_ia32_is_remat(node);
1875         }
1876 }
1877
1878 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
1879 {
1880         (void) c;
1881
1882         /* we already added all our simple flags to the flags modifier list in
1883          * init, so this flag we don't know. */
1884         return ASM_CONSTRAINT_FLAG_INVALID;
1885 }
1886
1887 static int ia32_is_valid_clobber(const char *clobber)
1888 {
1889         return ia32_get_clobber_register(clobber) != NULL;
1890 }
1891
1892 static void ia32_lower_for_target(void)
1893 {
1894         ir_mode *mode_gp = ia32_reg_classes[CLASS_ia32_gp].mode;
1895         size_t i, n_irgs = get_irp_n_irgs();
1896
1897         /* perform doubleword lowering */
1898         lwrdw_param_t lower_dw_params = {
1899                 1,  /* little endian */
1900                 64, /* doubleword size */
1901                 ia32_create_intrinsic_fkt,
1902                 &intrinsic_env,
1903         };
1904
1905         /* lower compound param handling
1906          * Note: we lower compound arguments ourself, since on ia32 we don't
1907          * have hidden parameters but know where to find the structs on the stack.
1908          * (This also forces us to always allocate space for the compound arguments
1909          *  on the callframe and we can't just use an arbitrary position on the
1910          *  stackframe)
1911          */
1912         lower_calls_with_compounds(LF_RETURN_HIDDEN | LF_DONT_LOWER_ARGUMENTS);
1913
1914         /* replace floating point operations by function calls */
1915         if (ia32_cg_config.use_softfloat) {
1916                 lower_floating_point();
1917         }
1918
1919         for (i = 0; i < n_irgs; ++i) {
1920                 ir_graph *irg = get_irp_irg(i);
1921                 /* break up switches with wide ranges */
1922                 lower_switch(irg, 4, 256, mode_gp);
1923         }
1924
1925         ir_prepare_dw_lowering(&lower_dw_params);
1926         ir_lower_dw_ops();
1927
1928         for (i = 0; i < n_irgs; ++i) {
1929                 ir_graph *irg = get_irp_irg(i);
1930                 /* lower for mode_b stuff */
1931                 ir_lower_mode_b(irg, mode_Iu);
1932         }
1933
1934         for (i = 0; i < n_irgs; ++i) {
1935                 ir_graph *irg = get_irp_irg(i);
1936                 /* Turn all small CopyBs into loads/stores, keep medium-sized CopyBs,
1937                  * so we can generate rep movs later, and turn all big CopyBs into
1938                  * memcpy calls. */
1939                 lower_CopyB(irg, 64, 8193, true);
1940         }
1941 }
1942
1943 /**
1944  * Returns the libFirm configuration parameter for this backend.
1945  */
1946 static const backend_params *ia32_get_libfirm_params(void)
1947 {
1948         return &ia32_backend_params;
1949 }
1950
1951 /**
1952  * Check if the given register is callee or caller save.
1953  */
1954 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
1955 {
1956         if (callee) {
1957                 /* check for callee saved */
1958                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
1959                         switch (reg->index) {
1960                         case REG_GP_EBX:
1961                         case REG_GP_ESI:
1962                         case REG_GP_EDI:
1963                         case REG_GP_EBP:
1964                                 return 1;
1965                         default:
1966                                 return 0;
1967                         }
1968                 }
1969         } else {
1970                 /* check for caller saved */
1971                 if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_gp]) {
1972                         switch (reg->index) {
1973                         case REG_GP_EDX:
1974                         case REG_GP_ECX:
1975                         case REG_GP_EAX:
1976                                 return 1;
1977                         default:
1978                                 return 0;
1979                         }
1980                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_xmm]) {
1981                         /* all XMM registers are caller save */
1982                         return reg->index != REG_XMM_NOREG;
1983                 } else if (reg->reg_class == &ia32_reg_classes[CLASS_ia32_fp]) {
1984                         /* all FP registers are caller save */
1985                         return reg->index != REG_FP_NOREG;
1986                 }
1987         }
1988         return 0;
1989 }
1990
1991 static const lc_opt_enum_int_items_t gas_items[] = {
1992         { "elf",   OBJECT_FILE_FORMAT_ELF    },
1993         { "mingw", OBJECT_FILE_FORMAT_COFF   },
1994         { "macho", OBJECT_FILE_FORMAT_MACH_O },
1995         { NULL,    0 }
1996 };
1997
1998 static lc_opt_enum_int_var_t gas_var = {
1999         (int*) &be_gas_object_file_format, gas_items
2000 };
2001
2002 #ifdef FIRM_GRGEN_BE
2003 static const lc_opt_enum_int_items_t transformer_items[] = {
2004         { "default", TRANSFORMER_DEFAULT },
2005         { "pbqp",    TRANSFORMER_PBQP    },
2006         { "random",  TRANSFORMER_RAND    },
2007         { NULL,      0                   }
2008 };
2009
2010 static lc_opt_enum_int_var_t transformer_var = {
2011         (int*)&be_transformer, transformer_items
2012 };
2013 #endif
2014
2015 static const lc_opt_table_entry_t ia32_options[] = {
2016         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2017 #ifdef FIRM_GRGEN_BE
2018         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2019 #endif
2020         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
2021                         &ia32_isa_template.base.stack_alignment),
2022         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
2023         LC_OPT_LAST
2024 };
2025
2026 const arch_isa_if_t ia32_isa_if = {
2027         ia32_init,
2028         ia32_finish,
2029         ia32_get_libfirm_params,
2030         ia32_lower_for_target,
2031         ia32_parse_asm_constraint,
2032         ia32_is_valid_clobber,
2033
2034         ia32_begin_codegeneration,
2035         ia32_end_codegeneration,
2036         ia32_init_graph,
2037         ia32_get_call_abi,
2038         ia32_mark_remat,
2039         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2040         be_new_spill,
2041         be_new_reload,
2042         ia32_register_saved_by,
2043
2044         ia32_handle_intrinsics,
2045         ia32_before_abi,     /* before abi introduce hook */
2046         ia32_prepare_graph,
2047         ia32_before_ra,      /* before register allocation hook */
2048         ia32_finish_graph,   /* called before codegen */
2049         ia32_emit,           /* emit && done */
2050 };
2051
2052 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2053 void be_init_arch_ia32(void)
2054 {
2055         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2056         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2057
2058         lc_opt_add_table(ia32_grp, ia32_options);
2059         be_register_isa_if("ia32", &ia32_isa_if);
2060
2061         ia32_init_emitter();
2062         ia32_init_finish();
2063         ia32_init_optimize();
2064         ia32_init_transform();
2065         ia32_init_x87();
2066         ia32_init_architecture();
2067 }