nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  *
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef HAVE_MALLOC_H
  12 #include <malloc.h>
  13 #endif
  14
  15 #ifdef HAVE_ALLOCA_H
  16 #include <alloca.h>
  17 #endif
  18
  19 #ifdef WITH_LIBCORE
  20 #include <libcore/lc_opts.h>
  21 #include <libcore/lc_opts_enum.h>
  22 #endif /* WITH_LIBCORE */
  23
  24 #include "pseudo_irg.h"
  25 #include "irgwalk.h"
  26 #include "irprog.h"
  27 #include "irprintf.h"
  28 #include "iredges_t.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irgopt.h"
  32
  33 #include "bitset.h"
  34 #include "debug.h"
  35
  36 #include "../beabi.h"                 /* the general register allocator interface */
  37 #include "../benode_t.h"
  38 #include "../belower.h"
  39 #include "../besched_t.h"
  40 #include "../be.h"
  41 #include "bearch_ia32_t.h"
  42
  43 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  44 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  45 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  46 #include "ia32_transform.h"
  47 #include "ia32_emitter.h"
  48 #include "ia32_map_regs.h"
  49 #include "ia32_optimize.h"
  50 #include "ia32_x87.h"
  51 #include "ia32_dbg_stat.h"
  52
  53 #define DEBUG_MODULE "firm.be.ia32.isa"
  54
  55 /* TODO: ugly */
  56 static set *cur_reg_set = NULL;
  57
  58 #undef is_Start
  59 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  60
  61 /* Creates the unique per irg GP NoReg node. */
  62 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  63         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  64 }
  65
  66 /* Creates the unique per irg FP NoReg node. */
  67 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  68         return be_abi_get_callee_save_irn(cg->birg->abi,
  69                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  70 }
  71
  72 /**************************************************
  73  *                         _ _              _  __
  74  *                        | | |            (_)/ _|
  75  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  76  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  77  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  78  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  79  *            __/ |
  80  *           |___/
  81  **************************************************/
  82
  83 static ir_node *my_skip_proj(const ir_node *n) {
  84         while (is_Proj(n))
  85                 n = get_Proj_pred(n);
  86         return (ir_node *)n;
  87 }
  88
  89
  90 /**
  91  * Return register requirements for an ia32 node.
  92  * If the node returns a tuple (mode_T) then the proj's
  93  * will be asked for this information.
  94  */
  95 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  96         const ia32_irn_ops_t      *ops = self;
  97         const ia32_register_req_t *irn_req;
  98         long                       node_pos = pos == -1 ? 0 : pos;
  99         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
 100         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
 101
 102         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
 103                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
 104                 return NULL;
 105         }
 106
 107         if (mode == mode_T && pos < 0) {
 108                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
 109                 return NULL;
 110         }
 111
 112         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 113
 114         if (is_Proj(irn)) {
 115                 if (pos == -1) {
 116                         node_pos = ia32_translate_proj_pos(irn);
 117                 }
 118                 else {
 119                         node_pos = pos;
 120                 }
 121
 122                 irn = my_skip_proj(irn);
 123
 124                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 125         }
 126
 127         if (is_ia32_irn(irn)) {
 128                 if (pos >= 0) {
 129                         irn_req = get_ia32_in_req(irn, pos);
 130                 }
 131                 else {
 132                         irn_req = get_ia32_out_req(irn, node_pos);
 133                 }
 134
 135                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 136
 137                 memcpy(req, &(irn_req->req), sizeof(*req));
 138
 139                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 140                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 141                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 142                 }
 143
 144                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 145                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 146                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 147                 }
 148         }
 149         else {
 150                 /* treat Unknowns like Const with default requirements */
 151                 if (is_Unknown(irn)) {
 152                         DB((mod, LEVEL_1, "returning UKNWN reqs for %+F\n", irn));
 153                         if (mode_is_float(mode)) {
 154                                 if (USE_SSE2(ops->cg))
 155                                         memcpy(req, &(ia32_default_req_ia32_xmm_xmm_UKNWN), sizeof(*req));
 156                                 else
 157                                         memcpy(req, &(ia32_default_req_ia32_vfp_vfp_UKNWN), sizeof(*req));
 158                         }
 159                         else if (mode_is_int(mode) || mode_is_reference(mode))
 160                                 memcpy(req, &(ia32_default_req_ia32_gp_gp_UKNWN), sizeof(*req));
 161                         else if (mode == mode_T || mode == mode_M) {
 162                                 DBG((mod, LEVEL_1, "ignoring Unknown node %+F\n", irn));
 163                                 return NULL;
 164                         }
 165                         else
 166                                 assert(0 && "unsupported Unknown-Mode");
 167                 }
 168                 else {
 169                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 170                         req = NULL;
 171                 }
 172         }
 173
 174         return req;
 175 }
 176
 177 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 178         int                   pos = 0;
 179         const ia32_irn_ops_t *ops = self;
 180
 181         if (get_irn_mode(irn) == mode_X) {
 182                 return;
 183         }
 184
 185         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 186
 187         if (is_Proj(irn)) {
 188                 pos = ia32_translate_proj_pos(irn);
 189                 irn = my_skip_proj(irn);
 190         }
 191
 192         if (is_ia32_irn(irn)) {
 193                 const arch_register_t **slots;
 194
 195                 slots      = get_ia32_slots(irn);
 196                 slots[pos] = reg;
 197         }
 198         else {
 199                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 200         }
 201 }
 202
 203 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 204         int pos = 0;
 205         const arch_register_t *reg = NULL;
 206
 207         if (is_Proj(irn)) {
 208
 209                 if (get_irn_mode(irn) == mode_X) {
 210                         return NULL;
 211                 }
 212
 213                 pos = ia32_translate_proj_pos(irn);
 214                 irn = my_skip_proj(irn);
 215         }
 216
 217         if (is_ia32_irn(irn)) {
 218                 const arch_register_t **slots;
 219                 slots = get_ia32_slots(irn);
 220                 reg   = slots[pos];
 221         }
 222         else {
 223                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 224         }
 225
 226         return reg;
 227 }
 228
 229 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 230         irn = my_skip_proj(irn);
 231         if (is_cfop(irn))
 232                 return arch_irn_class_branch;
 233         else if (is_ia32_irn(irn))
 234                 return arch_irn_class_normal;
 235         else
 236                 return 0;
 237 }
 238
 239 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 240         irn = my_skip_proj(irn);
 241         if (is_ia32_irn(irn))
 242                 return get_ia32_flags(irn);
 243         else {
 244                 if (is_Unknown(irn))
 245                         return arch_irn_flags_ignore;
 246                 return 0;
 247         }
 248 }
 249
 250 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 251         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 252 }
 253
 254 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 255         char buf[64];
 256         const ia32_irn_ops_t *ops = self;
 257
 258         if (get_ia32_frame_ent(irn)) {
 259                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 260
 261                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 262                 snprintf(buf, sizeof(buf), "%d", bias);
 263
 264                 if (get_ia32_op_type(irn) == ia32_Normal) {
 265                         set_ia32_cnst(irn, buf);
 266                 }
 267                 else {
 268                         add_ia32_am_offs(irn, buf);
 269                         am_flav |= ia32_O;
 270                         set_ia32_am_flavour(irn, am_flav);
 271                 }
 272         }
 273 }
 274
 275 typedef struct {
 276         be_abi_call_flags_bits_t flags;
 277         const arch_isa_t *isa;
 278         const arch_env_t *aenv;
 279         ir_graph *irg;
 280 } ia32_abi_env_t;
 281
 282 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 283 {
 284         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 285         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 286         env->flags = fl.bits;
 287         env->irg   = irg;
 288         env->aenv  = aenv;
 289         env->isa   = aenv->isa;
 290         return env;
 291 }
 292
 293 static void ia32_abi_dont_save_regs(void *self, pset *s)
 294 {
 295         ia32_abi_env_t *env = self;
 296         if(env->flags.try_omit_fp)
 297                 pset_insert_ptr(s, env->isa->bp);
 298 }
 299
 300 /**
 301  * Generate the prologue.
 302  * @param self    The callback object.
 303  * @param mem     A pointer to the mem node. Update this if you define new memory.
 304  * @param reg_map A mapping mapping all callee_save/ignore/parameter registers to their defining nodes.
 305  * @return        The register which shall be used as a stack frame base.
 306  *
 307  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 308  */
 309 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 310 {
 311         ia32_abi_env_t *env              = self;
 312
 313         if (!env->flags.try_omit_fp) {
 314                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 315                 ir_node *bl          = get_irg_start_block(env->irg);
 316                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 317                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 318                 ir_node *push;
 319
 320                 /* push ebp */
 321                 push    = new_rd_ia32_Push(NULL, env->irg, bl, curr_sp, curr_bp, *mem, mode_T);
 322                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), 0);
 323                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, 1);
 324
 325                 /* the push must have SP out register */
 326                  arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 327
 328                 /* move esp to ebp */
 329                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 330                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 331                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 332                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 333
 334                 /* beware: the copy must be done before any other sp use */
 335                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 336                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 337                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 338                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 339
 340                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 341                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 342
 343                 return env->isa->bp;
 344         }
 345
 346         return env->isa->sp;
 347 }
 348
 349 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 350 {
 351         ia32_abi_env_t *env  = self;
 352         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 353         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 354
 355         if (env->flags.try_omit_fp) {
 356                 /* simply remove the stack frame here */
 357                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 358         }
 359         else {
 360                 const ia32_isa_t *isa = (ia32_isa_t *)env->isa;
 361                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 362                 int reg_size     = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 363
 364     if (ARCH_AMD(isa->opt_arch)) {
 365                         ir_node *leave;
 366
 367                         /* leave */
 368                         leave = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, *mem, mode_T);
 369                         set_ia32_flags(leave, arch_irn_flags_ignore);
 370                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, 0);
 371                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), 1);
 372                         *mem    = new_r_Proj(current_ir_graph, bl, leave, mode_M, 2);
 373                 }
 374                 else {
 375                         ir_node *pop;
 376
 377                         /* copy ebp to esp */
 378                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 379
 380                         /* pop ebp */
 381                         pop = new_rd_ia32_Pop(NULL, env->irg, bl, curr_sp, *mem, mode_T);
 382                         set_ia32_flags(pop, arch_irn_flags_ignore);
 383                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, 0);
 384                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), 1);
 385                         *mem    = new_r_Proj(current_ir_graph, bl, pop, mode_M, 2);
 386                 }
 387                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 388                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 389         }
 390
 391         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 392         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 393 }
 394
 395 /**
 396  * Produces the type which sits between the stack args and the locals on the stack.
 397  * it will contain the return address and space to store the old base pointer.
 398  * @return The Firm type modeling the ABI between type.
 399  */
 400 static ir_type *ia32_abi_get_between_type(void *self)
 401 {
 402         static ir_type *omit_fp_between_type = NULL;
 403         static ir_type *between_type         = NULL;
 404
 405         ia32_abi_env_t *env = self;
 406
 407         if(!between_type) {
 408                 entity *old_bp_ent;
 409                 entity *ret_addr_ent;
 410                 entity *omit_fp_ret_addr_ent;
 411
 412                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 413                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 414
 415                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 416                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 417                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 418
 419                 set_entity_offset_bytes(old_bp_ent, 0);
 420                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 421                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 422
 423                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 424                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 425
 426                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 427                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 428         }
 429
 430         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 431 }
 432
 433 static const be_abi_callbacks_t ia32_abi_callbacks = {
 434         ia32_abi_init,
 435         free,
 436         ia32_abi_get_between_type,
 437         ia32_abi_dont_save_regs,
 438         ia32_abi_prologue,
 439         ia32_abi_epilogue,
 440 };
 441
 442 /* fill register allocator interface */
 443
 444 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 445         ia32_get_irn_reg_req,
 446         ia32_set_irn_reg,
 447         ia32_get_irn_reg,
 448         ia32_classify,
 449         ia32_get_flags,
 450         ia32_get_frame_entity,
 451         ia32_set_stack_bias
 452 };
 453
 454 ia32_irn_ops_t ia32_irn_ops = {
 455         &ia32_irn_ops_if,
 456         NULL
 457 };
 458
 459
 460
 461 /**************************************************
 462  *                _                         _  __
 463  *               | |                       (_)/ _|
 464  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 465  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 466  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 467  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 468  *                        __/ |
 469  *                       |___/
 470  **************************************************/
 471
 472 /**
 473  * Transforms the standard firm graph into
 474  * an ia32 firm graph
 475  */
 476 static void ia32_prepare_graph(void *self) {
 477         ia32_code_gen_t *cg = self;
 478         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 479
 480         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 481         ia32_register_transformers();
 482         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_node, cg);
 483         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 484
 485         if (cg->opt & IA32_OPT_DOAM) {
 486                 edges_deactivate(cg->irg);
 487                 //dead_node_elimination(cg->irg);
 488                 edges_activate(cg->irg);
 489
 490                 FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.am");
 491
 492                 irg_walk_blkwise_graph(cg->irg, NULL, ia32_optimize_am, cg);
 493                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 494         }
 495
 496         DEBUG_ONLY(cg->mod = old_mod;)
 497 }
 498
 499
 500 /**
 501  * Insert copies for all ia32 nodes where the should_be_same requirement
 502  * is not fulfilled.
 503  * Transform Sub into Neg -- Add if IN2 == OUT
 504  */
 505 static void ia32_finish_node(ir_node *irn, void *env) {
 506         ia32_code_gen_t            *cg = env;
 507         const ia32_register_req_t **reqs;
 508         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 509         int                         n_res, i;
 510         ir_node                    *copy, *in_node, *block, *in2_node;
 511         ia32_op_type_t              op_tp;
 512
 513         if (is_ia32_irn(irn)) {
 514                 /* AM Dest nodes don't produce any values  */
 515                 op_tp = get_ia32_op_type(irn);
 516                 if (op_tp == ia32_AddrModeD)
 517                         goto end;
 518
 519                 reqs  = get_ia32_out_req_all(irn);
 520                 n_res = get_ia32_n_res(irn);
 521                 block = get_nodes_block(irn);
 522
 523                 /* check all OUT requirements, if there is a should_be_same */
 524                 if (op_tp == ia32_Normal && ! is_ia32_Lea(irn) && ! is_ia32_Conv_I2I(irn) && ! is_ia32_Conv_I2I8Bit(irn)) {
 525                         for (i = 0; i < n_res; i++) {
 526                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 527                                         /* get in and out register */
 528                                         out_reg  = get_ia32_out_reg(irn, i);
 529                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 530                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 531
 532                                         /* don't copy ignore nodes */
 533                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 534                                                 continue;
 535
 536                                         /* check if in and out register are equal */
 537                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 538                                                 /* in case of a commutative op: just exchange the in's */
 539                                                 /* beware: the current op could be everything, so test for ia32 */
 540                                                 /*         commutativity first before getting the second in     */
 541                                                 if (is_ia32_commutative(irn)) {
 542                                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 543                                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 544
 545                                                         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
 546                                                                 set_irn_n(irn, reqs[i]->same_pos, in2_node);
 547                                                                 set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 548                                                         }
 549                                                         else
 550                                                                 goto insert_copy;
 551                                                 }
 552                                                 else {
 553 insert_copy:
 554                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 555                                                         /* create copy from in register */
 556                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 557
 558                                                         DBG_OPT_2ADDRCPY(copy);
 559
 560                                                         /* destination is the out register */
 561                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 562
 563                                                         /* insert copy before the node into the schedule */
 564                                                         sched_add_before(irn, copy);
 565
 566                                                         /* set copy as in */
 567                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 568                                                 }
 569                                         }
 570                                 }
 571                         }
 572                 }
 573
 574                 /* If we have a CondJmp with immediate, we need to    */
 575                 /* check if it's the right operand, otherwise we have */
 576                 /* to change it, as CMP doesn't support immediate as  */
 577                 /* left operands.                                     */
 578                 if (is_ia32_CondJmp(irn) && (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn)) && op_tp == ia32_AddrModeS) {
 579                         long pnc = get_negated_pnc(get_ia32_pncode(irn), get_ia32_res_mode(irn));
 580                         set_ia32_op_type(irn, ia32_AddrModeD);
 581                         set_ia32_pncode(irn, pnc);
 582                 }
 583
 584                 /* check if there is a sub which need to be transformed */
 585                 ia32_transform_sub_to_neg_add(irn, cg);
 586
 587                 /* transform a LEA into an Add if possible */
 588                 ia32_transform_lea_to_add(irn, cg);
 589         }
 590 end:
 591
 592         /* check for peephole optimization */
 593         ia32_peephole_optimization(irn, cg);
 594 }
 595
 596 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 597         ir_node *irn, *next;
 598
 599         for (irn = sched_first(block); !sched_is_end(irn); irn = next) {
 600                 next = sched_next(irn);
 601                 ia32_finish_node(irn, env);
 602         }
 603 }
 604
 605 /**
 606  * Add Copy nodes for not fulfilled should_be_equal constraints
 607  */
 608 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 609         irg_block_walk_graph(irg, NULL, ia32_finish_irg_walker, cg);
 610 }
 611
 612
 613
 614 /**
 615  * Dummy functions for hooks we don't need but which must be filled.
 616  */
 617 static void ia32_before_sched(void *self) {
 618 }
 619
 620 /**
 621  * Called before the register allocator.
 622  * Calculate a block schedule here. We need it for the x87
 623  * simulator and the emitter.
 624  */
 625 static void ia32_before_ra(void *self) {
 626         ia32_code_gen_t *cg = self;
 627
 628         cg->blk_sched = sched_create_block_schedule(cg->irg);
 629 }
 630
 631
 632 /**
 633  * Transforms a be node into a Load.
 634  */
 635 static void transform_to_Load(ia32_transform_env_t *env) {
 636         ir_node *irn         = env->irn;
 637         entity  *ent         = be_get_frame_entity(irn);
 638         ir_mode *mode        = env->mode;
 639         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 640         ir_node *nomem       = new_rd_NoMem(env->irg);
 641         ir_node *sched_point = NULL;
 642         ir_node *ptr         = get_irn_n(irn, 0);
 643         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 644         ir_node *new_op, *proj;
 645         const arch_register_t *reg;
 646
 647         if (sched_is_scheduled(irn)) {
 648                 sched_point = sched_prev(irn);
 649         }
 650
 651         if (mode_is_float(mode)) {
 652                 if (USE_SSE2(env->cg))
 653                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 654                 else
 655                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 656         }
 657         else {
 658                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 659         }
 660
 661         set_ia32_am_support(new_op, ia32_am_Source);
 662         set_ia32_op_type(new_op, ia32_AddrModeS);
 663         set_ia32_am_flavour(new_op, ia32_B);
 664         set_ia32_ls_mode(new_op, mode);
 665         set_ia32_frame_ent(new_op, ent);
 666         set_ia32_use_frame(new_op);
 667
 668         DBG_OPT_RELOAD2LD(irn, new_op);
 669
 670         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 671
 672         if (sched_point) {
 673                 sched_add_after(sched_point, new_op);
 674                 sched_add_after(new_op, proj);
 675
 676                 sched_remove(irn);
 677         }
 678
 679         /* copy the register from the old node to the new Load */
 680         reg = arch_get_irn_register(env->cg->arch_env, irn);
 681         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 682
 683         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 684
 685         exchange(irn, proj);
 686 }
 687
 688 /**
 689  * Transforms a be node into a Store.
 690  */
 691 static void transform_to_Store(ia32_transform_env_t *env) {
 692         ir_node *irn   = env->irn;
 693         entity  *ent   = be_get_frame_entity(irn);
 694         ir_mode *mode  = env->mode;
 695         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 696         ir_node *nomem = new_rd_NoMem(env->irg);
 697         ir_node *ptr   = get_irn_n(irn, 0);
 698         ir_node *val   = get_irn_n(irn, 1);
 699         ir_node *new_op, *proj;
 700         ir_node *sched_point = NULL;
 701
 702         if (sched_is_scheduled(irn)) {
 703                 sched_point = sched_prev(irn);
 704         }
 705
 706         if (mode_is_float(mode)) {
 707                 if (USE_SSE2(env->cg))
 708                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 709                 else
 710                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 711         }
 712         else if (get_mode_size_bits(mode) == 8) {
 713                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 714         }
 715         else {
 716                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 717         }
 718
 719         set_ia32_am_support(new_op, ia32_am_Dest);
 720         set_ia32_op_type(new_op, ia32_AddrModeD);
 721         set_ia32_am_flavour(new_op, ia32_B);
 722         set_ia32_ls_mode(new_op, mode);
 723         set_ia32_frame_ent(new_op, ent);
 724         set_ia32_use_frame(new_op);
 725
 726         DBG_OPT_SPILL2ST(irn, new_op);
 727
 728         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode_M, 0);
 729
 730         if (sched_point) {
 731                 sched_add_after(sched_point, new_op);
 732                 sched_add_after(new_op, proj);
 733
 734                 sched_remove(irn);
 735         }
 736
 737         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 738
 739         exchange(irn, proj);
 740 }
 741
 742 /**
 743  * Fix the mode of Spill/Reload
 744  */
 745 static ir_mode *fix_spill_mode(ia32_code_gen_t *cg, ir_mode *mode)
 746 {
 747         if (mode_is_float(mode)) {
 748                 if (USE_SSE2(cg))
 749                         mode = mode_D;
 750                 else
 751                         mode = mode_E;
 752         }
 753         else
 754                 mode = mode_Is;
 755         return mode;
 756 }
 757
 758 /**
 759  * Block-Walker: Calls the transform functions Spill and Reload.
 760  */
 761 static void ia32_after_ra_walker(ir_node *block, void *env) {
 762         ir_node *node, *prev;
 763         ia32_code_gen_t *cg = env;
 764         ia32_transform_env_t tenv;
 765
 766         tenv.block = block;
 767         tenv.irg   = current_ir_graph;
 768         tenv.cg    = cg;
 769         DEBUG_ONLY(tenv.mod = cg->mod;)
 770
 771         /* beware: the schedule is changed here */
 772         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 773                 prev = sched_prev(node);
 774                 if (be_is_Reload(node)) {
 775                         /* we always reload the whole register  */
 776                         tenv.dbg  = get_irn_dbg_info(node);
 777                         tenv.irn  = node;
 778                         tenv.mode = fix_spill_mode(cg, get_irn_mode(node));
 779                         transform_to_Load(&tenv);
 780                 }
 781                 else if (be_is_Spill(node)) {
 782                         /* we always spill the whole register  */
 783                         tenv.dbg  = get_irn_dbg_info(node);
 784                         tenv.irn  = node;
 785                         tenv.mode = fix_spill_mode(cg, get_irn_mode(be_get_Spill_context(node)));
 786                         transform_to_Store(&tenv);
 787                 }
 788         }
 789 }
 790
 791 /**
 792  * We transform Spill and Reload here. This needs to be done before
 793  * stack biasing otherwise we would miss the corrected offset for these nodes.
 794  *
 795  * If x87 instruction should be emitted, run the x87 simulator and patch
 796  * the virtual instructions. This must obviously be done after register allocation.
 797  */
 798 static void ia32_after_ra(void *self) {
 799         ia32_code_gen_t *cg = self;
 800         irg_block_walk_graph(cg->irg, NULL, ia32_after_ra_walker, self);
 801
 802         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
 803         if (cg->used_fp == fp_x87) {
 804                 x87_simulate_graph(cg->arch_env, cg->irg, cg->blk_sched);
 805         }
 806 }
 807
 808
 809 /**
 810  * Emits the code, closes the output file and frees
 811  * the code generator interface.
 812  */
 813 static void ia32_codegen(void *self) {
 814         ia32_code_gen_t *cg = self;
 815         ir_graph        *irg = cg->irg;
 816
 817         ia32_finish_irg(irg, cg);
 818         be_dump(irg, "-finished", dump_ir_block_graph_sched);
 819         ia32_gen_routine(cg->isa->out, irg, cg);
 820
 821         cur_reg_set = NULL;
 822
 823         /* remove it from the isa */
 824         cg->isa->cg = NULL;
 825
 826         /* de-allocate code generator */
 827         del_set(cg->reg_set);
 828         free(self);
 829
 830 }
 831
 832 static void *ia32_cg_init(const be_irg_t *birg);
 833
 834 static const arch_code_generator_if_t ia32_code_gen_if = {
 835         ia32_cg_init,
 836         NULL,                /* before abi introduce hook */
 837         ia32_prepare_graph,
 838         ia32_before_sched,   /* before scheduling hook */
 839         ia32_before_ra,      /* before register allocation hook */
 840         ia32_after_ra,       /* after register allocation hook */
 841         ia32_codegen         /* emit && done */
 842 };
 843
 844 /**
 845  * Initializes a IA32 code generator.
 846  */
 847 static void *ia32_cg_init(const be_irg_t *birg) {
 848         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
 849         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
 850
 851         cg->impl      = &ia32_code_gen_if;
 852         cg->irg       = birg->irg;
 853         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
 854         cg->arch_env  = birg->main_env->arch_env;
 855         cg->isa       = isa;
 856         cg->birg      = birg;
 857         cg->blk_sched = NULL;
 858         cg->fp_to_gp  = NULL;
 859         cg->gp_to_fp  = NULL;
 860         cg->fp_kind   = isa->fp_kind;
 861         cg->used_fp   = fp_none;
 862
 863         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
 864
 865         /* copy optimizations from isa for easier access */
 866         cg->opt = isa->opt;
 867
 868         /* enter it */
 869         isa->cg = cg;
 870
 871 #ifndef NDEBUG
 872         if (isa->name_obst_size) {
 873                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
 874                 isa->name_obst_size = 0;
 875                 obstack_free(isa->name_obst, NULL);
 876                 obstack_init(isa->name_obst);
 877         }
 878 #endif /* NDEBUG */
 879
 880         cur_reg_set = cg->reg_set;
 881
 882         ia32_irn_ops.cg = cg;
 883
 884         return (arch_code_generator_t *)cg;
 885 }
 886
 887
 888
 889 /*****************************************************************
 890  *  ____             _                  _   _____  _____
 891  * |  _ \           | |                | | |_   _|/ ____|  /\
 892  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 893  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 894  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 895  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 896  *
 897  *****************************************************************/
 898
 899 /**
 900  * The template that generates a new ISA object.
 901  * Note that this template can be changed by command line
 902  * arguments.
 903  */
 904 static ia32_isa_t ia32_isa_template = {
 905   {
 906           &ia32_isa_if,            /* isa interface implementation */
 907           &ia32_gp_regs[REG_ESP],  /* stack pointer register */
 908           &ia32_gp_regs[REG_EBP],  /* base pointer register */
 909           -1,                      /* stack direction */
 910   },
 911         NULL,                    /* 16bit register names */
 912         NULL,                    /* 8bit register names */
 913         NULL,                    /* types */
 914         NULL,                    /* tv_ents */
 915         (0 |
 916         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on  */
 917         IA32_OPT_DOAM      |     /* optimize address mode                            default: on  */
 918         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on  */
 919         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on  */
 920         IA32_OPT_EXTBB),         /* use extended basic block scheduling,             default: on  */
 921         arch_pentium_4,          /* instruction architecture */
 922         arch_pentium_4,          /* optimize for architecture */
 923         fp_sse2,                 /* use sse2 unit */
 924         NULL,                    /* current code generator */
 925 #ifndef NDEBUG
 926         NULL,                    /* name obstack */
 927         0                        /* name obst size */
 928 #endif
 929 };
 930
 931 /**
 932  * Initializes the backend ISA.
 933  */
 934 static void *ia32_init(FILE *file_handle) {
 935         static int inited = 0;
 936         ia32_isa_t *isa;
 937
 938         if (inited)
 939                 return NULL;
 940
 941         isa = xmalloc(sizeof(*isa));
 942         memcpy(isa, &ia32_isa_template, sizeof(*isa));
 943
 944         ia32_register_init(isa);
 945         ia32_create_opcodes();
 946         ia32_register_copy_attr_func();
 947
 948         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
 949             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
 950                 /* no SSE2 for these cpu's */
 951                 isa->fp_kind = fp_x87;
 952
 953         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
 954                 /* Pentium 4 don't like inc and dec instructions */
 955                 isa->opt &= ~IA32_OPT_INCDEC;
 956         }
 957
 958         isa->regs_16bit = pmap_create();
 959         isa->regs_8bit  = pmap_create();
 960         isa->types      = pmap_create();
 961         isa->tv_ent     = pmap_create();
 962         isa->out        = file_handle;
 963
 964         ia32_build_16bit_reg_map(isa->regs_16bit);
 965         ia32_build_8bit_reg_map(isa->regs_8bit);
 966
 967         /* patch register names of x87 registers */
 968         if (USE_x87(isa)) {
 969           ia32_st_regs[0].name = "st";
 970           ia32_st_regs[1].name = "st(1)";
 971           ia32_st_regs[2].name = "st(2)";
 972           ia32_st_regs[3].name = "st(3)";
 973           ia32_st_regs[4].name = "st(4)";
 974           ia32_st_regs[5].name = "st(5)";
 975           ia32_st_regs[6].name = "st(6)";
 976           ia32_st_regs[7].name = "st(7)";
 977         }
 978
 979 #ifndef NDEBUG
 980         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
 981         obstack_init(isa->name_obst);
 982         isa->name_obst_size = 0;
 983 #endif /* NDEBUG */
 984
 985         fprintf(isa->out, "\t.intel_syntax\n");
 986
 987         inited = 1;
 988
 989         return isa;
 990 }
 991
 992
 993
 994 /**
 995  * Closes the output file and frees the ISA structure.
 996  */
 997 static void ia32_done(void *self) {
 998         ia32_isa_t *isa = self;
 999
1000         /* emit now all global declarations */
1001         ia32_gen_decls(isa->out);
1002
1003         pmap_destroy(isa->regs_16bit);
1004         pmap_destroy(isa->regs_8bit);
1005         pmap_destroy(isa->tv_ent);
1006         pmap_destroy(isa->types);
1007
1008 #ifndef NDEBUG
1009         //printf("name obst size = %d bytes\n", isa->name_obst_size);
1010         obstack_free(isa->name_obst, NULL);
1011 #endif /* NDEBUG */
1012
1013         free(self);
1014 }
1015
1016
1017 /**
1018  * Return the number of register classes for this architecture.
1019  * We report always these:
1020  *  - the general purpose registers
1021  *  - the floating point register set (depending on the unit used for FP)
1022  *  - MMX/SSE registers (currently not supported)
1023  */
1024 static int ia32_get_n_reg_class(const void *self) {
1025         return 2;
1026 }
1027
1028 /**
1029  * Return the register class for index i.
1030  */
1031 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
1032         const ia32_isa_t *isa = self;
1033         assert(i >= 0 && i < 2 && "Invalid ia32 register class requested.");
1034         if (i == 0)
1035                 return &ia32_reg_classes[CLASS_ia32_gp];
1036         return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1037 }
1038
1039 /**
1040  * Get the register class which shall be used to store a value of a given mode.
1041  * @param self The this pointer.
1042  * @param mode The mode in question.
1043  * @return A register class which can hold values of the given mode.
1044  */
1045 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1046         const ia32_isa_t *isa = self;
1047         if (mode_is_float(mode)) {
1048                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1049         }
1050         else
1051                 return &ia32_reg_classes[CLASS_ia32_gp];
1052 }
1053
1054 /**
1055  * Get the ABI restrictions for procedure calls.
1056  * @param self        The this pointer.
1057  * @param method_type The type of the method (procedure) in question.
1058  * @param abi         The abi object to be modified
1059  */
1060 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1061         const ia32_isa_t *isa = self;
1062         ir_type  *tp;
1063         ir_mode  *mode;
1064         unsigned  cc        = get_method_calling_convention(method_type);
1065         int       n         = get_method_n_params(method_type);
1066         int       biggest_n = -1;
1067         int       stack_idx = 0;
1068         int       i, ignore_1, ignore_2;
1069         ir_mode **modes;
1070         const arch_register_t *reg;
1071         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1072
1073         /* set abi flags for calls */
1074         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1075         call_flags.bits.store_args_sequential = 0;  /* use stores instead of push */
1076         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1077         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1078         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1079
1080         /* set stack parameter passing style */
1081         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1082
1083         /* collect the mode for each type */
1084         modes = alloca(n * sizeof(modes[0]));
1085
1086         for (i = 0; i < n; i++) {
1087                 tp       = get_method_param_type(method_type, i);
1088                 modes[i] = get_type_mode(tp);
1089         }
1090
1091         /* set register parameters  */
1092         if (cc & cc_reg_param) {
1093                 /* determine the number of parameters passed via registers */
1094                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
1095
1096                 /* loop over all parameters and set the register requirements */
1097                 for (i = 0; i <= biggest_n; i++) {
1098                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
1099                         assert(reg && "kaputt");
1100                         be_abi_call_param_reg(abi, i, reg);
1101                 }
1102
1103                 stack_idx = i;
1104         }
1105
1106
1107         /* set stack parameters */
1108         for (i = stack_idx; i < n; i++) {
1109                 be_abi_call_param_stack(abi, i, 1, 0, 0);
1110         }
1111
1112
1113         /* set return registers */
1114         n = get_method_n_ress(method_type);
1115
1116         assert(n <= 2 && "more than two results not supported");
1117
1118         /* In case of 64bit returns, we will have two 32bit values */
1119         if (n == 2) {
1120                 tp   = get_method_res_type(method_type, 0);
1121                 mode = get_type_mode(tp);
1122
1123                 assert(!mode_is_float(mode) && "two FP results not supported");
1124
1125                 tp   = get_method_res_type(method_type, 1);
1126                 mode = get_type_mode(tp);
1127
1128                 assert(!mode_is_float(mode) && "two FP results not supported");
1129
1130                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1131                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1132         }
1133         else if (n == 1) {
1134                 const arch_register_t *reg;
1135
1136                 tp   = get_method_res_type(method_type, 0);
1137                 assert(is_atomic_type(tp));
1138                 mode = get_type_mode(tp);
1139
1140                 reg = mode_is_float(mode) ?
1141                         (USE_SSE2(isa) ? &ia32_xmm_regs[REG_XMM0] : &ia32_vfp_regs[REG_VF0]) :
1142                         &ia32_gp_regs[REG_EAX];
1143
1144                 be_abi_call_res_reg(abi, 0, reg);
1145         }
1146 }
1147
1148
1149 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1150         return &ia32_irn_ops;
1151 }
1152
1153 const arch_irn_handler_t ia32_irn_handler = {
1154         ia32_get_irn_ops
1155 };
1156
1157 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1158         return &ia32_irn_handler;
1159 }
1160
1161 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1162         return is_ia32_irn(irn);
1163 }
1164
1165 /**
1166  * Initializes the code generator interface.
1167  */
1168 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1169         return &ia32_code_gen_if;
1170 }
1171
1172 list_sched_selector_t ia32_sched_selector;
1173
1174 /**
1175  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1176  */
1177 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
1178 //      memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1179         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
1180         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1181         return &ia32_sched_selector;
1182 }
1183
1184 /**
1185  * Returns the necessary byte alignment for storing a register of given class.
1186  */
1187 static int ia32_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1188         ir_mode *mode = arch_register_class_mode(cls);
1189         int bytes     = get_mode_size_bytes(mode);
1190
1191         if (mode_is_float(mode) && bytes > 8)
1192                 return 16;
1193         return bytes;
1194 }
1195
1196 #ifdef WITH_LIBCORE
1197
1198 /* instruction set architectures. */
1199 static const lc_opt_enum_int_items_t arch_items[] = {
1200         { "386",        arch_i386, },
1201         { "486",        arch_i486, },
1202         { "pentium",    arch_pentium, },
1203         { "586",        arch_pentium, },
1204         { "pentiumpro", arch_pentium_pro, },
1205         { "686",        arch_pentium_pro, },
1206         { "pentiummmx", arch_pentium_mmx, },
1207         { "pentium2",   arch_pentium_2, },
1208         { "p2",         arch_pentium_2, },
1209         { "pentium3",   arch_pentium_3, },
1210         { "p3",         arch_pentium_3, },
1211         { "pentium4",   arch_pentium_4, },
1212         { "p4",         arch_pentium_4, },
1213         { "pentiumm",   arch_pentium_m, },
1214         { "pm",         arch_pentium_m, },
1215         { "core",       arch_core, },
1216         { "k6",         arch_k6, },
1217         { "athlon",     arch_athlon, },
1218         { "athlon64",   arch_athlon_64, },
1219         { "opteron",    arch_opteron, },
1220         { NULL,         0 }
1221 };
1222
1223 static lc_opt_enum_int_var_t arch_var = {
1224         &ia32_isa_template.arch, arch_items
1225 };
1226
1227 static lc_opt_enum_int_var_t opt_arch_var = {
1228         &ia32_isa_template.opt_arch, arch_items
1229 };
1230
1231 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1232         { "x87" ,    fp_x87 },
1233         { "sse2",    fp_sse2 },
1234         { NULL,      0 }
1235 };
1236
1237 static lc_opt_enum_int_var_t fp_unit_var = {
1238         &ia32_isa_template.fp_kind, fp_unit_items
1239 };
1240
1241 static const lc_opt_table_entry_t ia32_options[] = {
1242         LC_OPT_ENT_ENUM_INT("arch",   "select the instruction architecture", &arch_var),
1243         LC_OPT_ENT_ENUM_INT("opt",    "optimize for instruction architecture", &opt_arch_var),
1244         LC_OPT_ENT_ENUM_INT("fpunit", "select the floating point unit", &fp_unit_var),
1245         LC_OPT_ENT_NEGBIT("noaddrmode", "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1246         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1247         LC_OPT_ENT_NEGBIT("noimmop", "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
1248         LC_OPT_ENT_NEGBIT("noextbb", "do not use extended basic block scheduling", &ia32_isa_template.opt, IA32_OPT_EXTBB),
1249         { NULL }
1250 };
1251
1252 /**
1253  * Register command line options for the ia32 backend.
1254  *
1255  * Options so far:
1256  *
1257  * ia32-arch=arch    create instruction for arch
1258  * ia32-opt=arch     optimize for run on arch
1259  * ia32-fpunit=unit  select floating point unit (x87 or SSE2)
1260  * ia32-incdec       optimize for inc/dec
1261  * ia32-noaddrmode   do not use address mode
1262  * ia32-noplacecnst  do not place constants,
1263  * ia32-noimmop      no operations with immediates
1264  * ia32-noextbb      do not use extended basic block scheduling
1265  */
1266 static void ia32_register_options(lc_opt_entry_t *ent)
1267 {
1268         lc_opt_entry_t *be_grp_ia32 = lc_opt_get_grp(ent, "ia32");
1269         lc_opt_add_table(be_grp_ia32, ia32_options);
1270 }
1271 #endif /* WITH_LIBCORE */
1272
1273 const arch_isa_if_t ia32_isa_if = {
1274         ia32_init,
1275         ia32_done,
1276         ia32_get_n_reg_class,
1277         ia32_get_reg_class,
1278         ia32_get_reg_class_for_mode,
1279         ia32_get_call_abi,
1280         ia32_get_irn_handler,
1281         ia32_get_code_generator_if,
1282         ia32_get_list_sched_selector,
1283         ia32_get_reg_class_alignment,
1284 #ifdef WITH_LIBCORE
1285         ia32_register_options
1286 #endif
1287 };