nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg.h"
  57 #include "../benode.h"
  58 #include "../belower.h"
  59 #include "../besched.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72 #include "../belistsched.h"
  73 #include "../beabihelper.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_util.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93
  94 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  95 #endif
  96
  97 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  98
  99 ir_mode         *ia32_mode_fpcw       = NULL;
 100
 101 /** The current omit-fp state */
 102 static unsigned ia32_curr_fp_ommitted  = 0;
 103 static ir_type *omit_fp_between_type   = NULL;
 104 static ir_type *between_type           = NULL;
 105 static ir_entity *old_bp_ent           = NULL;
 106 static ir_entity *ret_addr_ent         = NULL;
 107 static ir_entity *omit_fp_ret_addr_ent = NULL;
 108
 109 /**
 110  * The environment for the intrinsic mapping.
 111  */
 112 static ia32_intrinsic_env_t intrinsic_env = {
 113         NULL,    /* the isa */
 114         NULL,    /* the irg, these entities belong to */
 115         NULL,    /* entity for __divdi3 library call */
 116         NULL,    /* entity for __moddi3 library call */
 117         NULL,    /* entity for __udivdi3 library call */
 118         NULL,    /* entity for __umoddi3 library call */
 119 };
 120
 121
 122 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 123
 124 /**
 125  * Used to create per-graph unique pseudo nodes.
 126  */
 127 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 128                                     create_const_node_func func,
 129                                     const arch_register_t* reg)
 130 {
 131         ir_node *block, *res;
 132
 133         if (*place != NULL)
 134                 return *place;
 135
 136         block = get_irg_start_block(irg);
 137         res = func(NULL, block);
 138         arch_set_irn_register(res, reg);
 139         *place = res;
 140
 141         return res;
 142 }
 143
 144 /* Creates the unique per irg GP NoReg node. */
 145 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 146 {
 147         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 148         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 149                             &ia32_registers[REG_GP_NOREG]);
 150 }
 151
 152 ir_node *ia32_new_NoReg_vfp(ir_graph *irg)
 153 {
 154         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 155         return create_const(irg, &irg_data->noreg_vfp, new_bd_ia32_NoReg_VFP,
 156                             &ia32_registers[REG_VFP_NOREG]);
 157 }
 158
 159 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 160 {
 161         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 162         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 163                             &ia32_registers[REG_XMM_NOREG]);
 164 }
 165
 166 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 167 {
 168         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 169         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 170                         &ia32_registers[REG_FPCW]);
 171 }
 172
 173
 174 /**
 175  * Returns the admissible noreg register node for input register pos of node irn.
 176  */
 177 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 178 {
 179         ir_graph                  *irg = get_irn_irg(irn);
 180         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 181
 182         assert(req != NULL && "Missing register requirements");
 183         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 184                 return ia32_new_NoReg_gp(irg);
 185
 186         if (ia32_cg_config.use_sse2) {
 187                 return ia32_new_NoReg_xmm(irg);
 188         } else {
 189                 return ia32_new_NoReg_vfp(irg);
 190         }
 191 }
 192
 193 static arch_irn_class_t ia32_classify(const ir_node *irn)
 194 {
 195         arch_irn_class_t classification = arch_irn_class_none;
 196
 197         assert(is_ia32_irn(irn));
 198
 199         if (is_ia32_is_reload(irn))
 200                 classification |= arch_irn_class_reload;
 201
 202         if (is_ia32_is_spill(irn))
 203                 classification |= arch_irn_class_spill;
 204
 205         if (is_ia32_is_remat(irn))
 206                 classification |= arch_irn_class_remat;
 207
 208         return classification;
 209 }
 210
 211 /**
 212  * The IA32 ABI callback object.
 213  */
 214 typedef struct {
 215         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 216         ir_graph *irg;                   /**< The associated graph. */
 217 } ia32_abi_env_t;
 218
 219 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 220 {
 221         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 222 }
 223
 224 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 225 {
 226         if (is_be_node(node))
 227                 be_node_set_frame_entity(node, entity);
 228         else
 229                 set_ia32_frame_ent(node, entity);
 230 }
 231
 232 static void ia32_set_frame_offset(ir_node *irn, int bias)
 233 {
 234         if (get_ia32_frame_ent(irn) == NULL)
 235                 return;
 236
 237         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 238                 ir_graph          *irg     = get_irn_irg(irn);
 239                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 240                 if (layout->sp_relative) {
 241                         /* Pop nodes modify the stack pointer before calculating the
 242                          * destination address, so fix this here
 243                          */
 244                         bias -= 4;
 245                 }
 246         }
 247         add_ia32_am_offs_int(irn, bias);
 248 }
 249
 250 static int ia32_get_sp_bias(const ir_node *node)
 251 {
 252         if (is_ia32_Call(node))
 253                 return -(int)get_ia32_call_attr_const(node)->pop;
 254
 255         if (is_ia32_Push(node))
 256                 return 4;
 257
 258         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 259                 return -4;
 260
 261         return 0;
 262 }
 263
 264 /**
 265  * Generate the routine prologue.
 266  *
 267  * @param self       The callback object.
 268  * @param mem        A pointer to the mem node. Update this if you define new memory.
 269  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 270  * @param stack_bias Points to the current stack bias, can be modified if needed.
 271  *
 272  * @return           The register which shall be used as a stack frame base.
 273  *
 274  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 275  */
 276 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 277 {
 278         ia32_abi_env_t   *env      = (ia32_abi_env_t*)self;
 279         ir_graph         *irg      = env->irg;
 280         const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 281
 282         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 283         if (! env->flags.try_omit_fp) {
 284                 ir_node  *bl      = get_irg_start_block(env->irg);
 285                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 286                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 287                 ir_node  *noreg   = ia32_new_NoReg_gp(irg);
 288                 ir_node  *push;
 289
 290                 /* mark bp register as ignore */
 291                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 292                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 293
 294                 /* push ebp */
 295                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 296                 curr_sp = new_r_Proj(push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 297                 *mem    = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 298
 299                 /* the push must have SP out register */
 300                 arch_set_irn_register(curr_sp, arch_env->sp);
 301
 302                 /* this modifies the stack bias, because we pushed 32bit */
 303                 *stack_bias -= 4;
 304
 305                 /* move esp to ebp */
 306                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 307                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 308                                              arch_register_req_type_ignore);
 309
 310                 /* beware: the copy must be done before any other sp use */
 311                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 312                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 313                                                      arch_register_req_type_produces_sp);
 314
 315                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 316                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 317
 318                 return arch_env->bp;
 319         }
 320
 321         return arch_env->sp;
 322 }
 323
 324 /**
 325  * Generate the routine epilogue.
 326  * @param self    The callback object.
 327  * @param bl      The block for the epilog
 328  * @param mem     A pointer to the mem node. Update this if you define new memory.
 329  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 330  * @return        The register which shall be used as a stack frame base.
 331  *
 332  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 333  */
 334 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 335 {
 336         ia32_abi_env_t   *env      = (ia32_abi_env_t*)self;
 337         const arch_env_t *arch_env = be_get_irg_arch_env(env->irg);
 338         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 339         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 340
 341         if (env->flags.try_omit_fp) {
 342                 /* simply remove the stack frame here */
 343                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 344         } else {
 345                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 346
 347                 if (ia32_cg_config.use_leave) {
 348                         ir_node *leave;
 349
 350                         /* leave */
 351                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 352                         curr_bp = new_r_Proj(leave, mode_bp, pn_ia32_Leave_frame);
 353                         curr_sp = new_r_Proj(leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 354                 } else {
 355                         ir_node *pop;
 356
 357                         /* the old SP is not needed anymore (kill the proj) */
 358                         assert(is_Proj(curr_sp));
 359                         kill_node(curr_sp);
 360
 361                         /* copy ebp to esp */
 362                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 363                         arch_set_irn_register(curr_sp, arch_env->sp);
 364                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 365                                                          arch_register_req_type_ignore);
 366
 367                         /* pop ebp */
 368                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 369                         curr_bp = new_r_Proj(pop, mode_bp, pn_ia32_Pop_res);
 370                         curr_sp = new_r_Proj(pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 371
 372                         *mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
 373                 }
 374                 arch_set_irn_register(curr_sp, arch_env->sp);
 375                 arch_set_irn_register(curr_bp, arch_env->bp);
 376         }
 377
 378         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 379         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 380 }
 381
 382 /**
 383  * Initialize the callback object.
 384  * @param call The call object.
 385  * @param irg  The graph with the method.
 386  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 387  */
 388 static void *ia32_abi_init(const be_abi_call_t *call, ir_graph *irg)
 389 {
 390         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 391         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 392         env->flags = fl.bits;
 393         env->irg   = irg;
 394         return env;
 395 }
 396
 397 /**
 398  * Destroy the callback object.
 399  * @param self The callback object.
 400  */
 401 static void ia32_abi_done(void *self)
 402 {
 403         free(self);
 404 }
 405
 406 /**
 407  * Build the between type and entities if not already build.
 408  */
 409 static void ia32_build_between_type(void)
 410 {
 411 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 412         if (! between_type) {
 413                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 414                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 415
 416                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 417                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 418                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 419
 420                 set_entity_offset(old_bp_ent, 0);
 421                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 422                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 423                 set_type_state(between_type, layout_fixed);
 424
 425                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 426                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 427
 428                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 429                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 430                 set_type_state(omit_fp_between_type, layout_fixed);
 431         }
 432 #undef IDENT
 433 }
 434
 435 /**
 436  * Produces the type which sits between the stack args and the locals on the stack.
 437  * it will contain the return address and space to store the old base pointer.
 438  * @return The Firm type modeling the ABI between type.
 439  */
 440 static ir_type *ia32_abi_get_between_type(void *self)
 441 {
 442         ia32_abi_env_t *env = (ia32_abi_env_t*)self;
 443
 444         ia32_build_between_type();
 445         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 446 }
 447
 448 /**
 449  * Return the stack entity that contains the return address.
 450  */
 451 ir_entity *ia32_get_return_address_entity(void)
 452 {
 453         ia32_build_between_type();
 454         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 455 }
 456
 457 /**
 458  * Return the stack entity that contains the frame address.
 459  */
 460 ir_entity *ia32_get_frame_address_entity(void)
 461 {
 462         ia32_build_between_type();
 463         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 464 }
 465
 466 /**
 467  * Get the estimated cycle count for @p irn.
 468  *
 469  * @param self The this pointer.
 470  * @param irn  The node.
 471  *
 472  * @return     The estimated cycle count for this operation
 473  */
 474 static int ia32_get_op_estimated_cost(const ir_node *irn)
 475 {
 476         int            cost;
 477         ia32_op_type_t op_tp;
 478
 479         if (is_Proj(irn))
 480                 return 0;
 481         if (!is_ia32_irn(irn))
 482                 return 0;
 483
 484         assert(is_ia32_irn(irn));
 485
 486         cost  = get_ia32_latency(irn);
 487         op_tp = get_ia32_op_type(irn);
 488
 489         if (is_ia32_CopyB(irn)) {
 490                 cost = 250;
 491         }
 492         else if (is_ia32_CopyB_i(irn)) {
 493                 int size = get_ia32_copyb_size(irn);
 494                 cost     = 20 + (int)ceil((4/3) * size);
 495         }
 496         /* in case of address mode operations add additional cycles */
 497         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 498                 /*
 499                         In case of stack access and access to fixed addresses add 5 cycles
 500                         (we assume they are in cache), other memory operations cost 20
 501                         cycles.
 502                 */
 503                 if (is_ia32_use_frame(irn) || (
 504                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 505                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 506                     )) {
 507                         cost += 5;
 508                 } else {
 509                         cost += 20;
 510                 }
 511         }
 512
 513         return cost;
 514 }
 515
 516 /**
 517  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 518  *
 519  * @param irn       The original operation
 520  * @param i         Index of the argument we want the inverse operation to yield
 521  * @param inverse   struct to be filled with the resulting inverse op
 522  * @param obstack   The obstack to use for allocation of the returned nodes array
 523  * @return          The inverse operation or NULL if operation invertible
 524  */
 525 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 526 {
 527         (void) irn;
 528         (void) i;
 529         (void) inverse;
 530         (void) obst;
 531         return NULL;
 532
 533 #if 0
 534         ir_mode  *mode;
 535         ir_mode  *irn_mode;
 536         ir_node  *block, *noreg, *nomem;
 537         dbg_info *dbg;
 538
 539         /* we cannot invert non-ia32 irns */
 540         if (! is_ia32_irn(irn))
 541                 return NULL;
 542
 543         /* operand must always be a real operand (not base, index or mem) */
 544         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 545                 return NULL;
 546
 547         /* we don't invert address mode operations */
 548         if (get_ia32_op_type(irn) != ia32_Normal)
 549                 return NULL;
 550
 551         /* TODO: adjust for new immediates... */
 552         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 553                    irn);
 554         return NULL;
 555
 556         block    = get_nodes_block(irn);
 557         mode     = get_irn_mode(irn);
 558         irn_mode = get_irn_mode(irn);
 559         noreg    = get_irn_n(irn, 0);
 560         nomem    = new_r_NoMem(irg);
 561         dbg      = get_irn_dbg_info(irn);
 562
 563         /* initialize structure */
 564         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 565         inverse->costs = 0;
 566         inverse->n     = 1;
 567
 568         switch (get_ia32_irn_opcode(irn)) {
 569                 case iro_ia32_Add:
 570 #if 0
 571                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 572                                 /* we have an add with a const here */
 573                                 /* invers == add with negated const */
 574                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 575                                 inverse->costs   += 1;
 576                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 577                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 578                                 set_ia32_commutative(inverse->nodes[0]);
 579                         }
 580                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 581                                 /* we have an add with a symconst here */
 582                                 /* invers == sub with const */
 583                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 584                                 inverse->costs   += 2;
 585                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 586                         }
 587                         else {
 588                                 /* normal add: inverse == sub */
 589                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 590                                 inverse->costs   += 2;
 591                         }
 592 #endif
 593                         break;
 594                 case iro_ia32_Sub:
 595 #if 0
 596                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 597                                 /* we have a sub with a const/symconst here */
 598                                 /* invers == add with this const */
 599                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 600                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 601                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 602                         }
 603                         else {
 604                                 /* normal sub */
 605                                 if (i == n_ia32_binary_left) {
 606                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 607                                 }
 608                                 else {
 609                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 610                                 }
 611                                 inverse->costs += 1;
 612                         }
 613 #endif
 614                         break;
 615                 case iro_ia32_Xor:
 616 #if 0
 617                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 618                                 /* xor with const: inverse = xor */
 619                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 620                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 621                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 622                         }
 623                         else {
 624                                 /* normal xor */
 625                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 626                                 inverse->costs   += 1;
 627                         }
 628 #endif
 629                         break;
 630                 case iro_ia32_Not: {
 631                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 632                         inverse->costs   += 1;
 633                         break;
 634                 }
 635                 case iro_ia32_Neg: {
 636                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 637                         inverse->costs   += 1;
 638                         break;
 639                 }
 640                 default:
 641                         /* inverse operation not supported */
 642                         return NULL;
 643         }
 644
 645         return inverse;
 646 #endif
 647 }
 648
 649 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 650 {
 651         if (mode_is_float(mode))
 652                 return mode_D;
 653
 654         return mode_Iu;
 655 }
 656
 657 /**
 658  * Get the mode that should be used for spilling value node
 659  */
 660 static ir_mode *get_spill_mode(const ir_node *node)
 661 {
 662         ir_mode *mode = get_irn_mode(node);
 663         return get_spill_mode_mode(mode);
 664 }
 665
 666 /**
 667  * Checks whether an addressmode reload for a node with mode mode is compatible
 668  * with a spillslot of mode spill_mode
 669  */
 670 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 671 {
 672         return !mode_is_float(mode) || mode == spillmode;
 673 }
 674
 675 /**
 676  * Check if irn can load its operand at position i from memory (source addressmode).
 677  * @param irn    The irn to be checked
 678  * @param i      The operands position
 679  * @return Non-Zero if operand can be loaded
 680  */
 681 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 682 {
 683         ir_node       *op        = get_irn_n(irn, i);
 684         const ir_mode *mode      = get_irn_mode(op);
 685         const ir_mode *spillmode = get_spill_mode(op);
 686
 687         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 688             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 689             !ia32_is_spillmode_compatible(mode, spillmode) ||
 690             is_ia32_use_frame(irn))                            /* must not already use frame */
 691                 return 0;
 692
 693         switch (get_ia32_am_support(irn)) {
 694                 case ia32_am_none:
 695                         return 0;
 696
 697                 case ia32_am_unary:
 698                         if (i != n_ia32_unary_op)
 699                                 return 0;
 700                         break;
 701
 702                 case ia32_am_binary:
 703                         switch (i) {
 704                                 case n_ia32_binary_left: {
 705                                         const arch_register_req_t *req;
 706                                         if (!is_ia32_commutative(irn))
 707                                                 return 0;
 708
 709                                         /* we can't swap left/right for limited registers
 710                                          * (As this (currently) breaks constraint handling copies)
 711                                          */
 712                                         req = arch_get_in_register_req(irn, n_ia32_binary_left);
 713                                         if (req->type & arch_register_req_type_limited)
 714                                                 return 0;
 715                                         break;
 716                                 }
 717
 718                                 case n_ia32_binary_right:
 719                                         break;
 720
 721                                 default:
 722                                         return 0;
 723                         }
 724                         break;
 725
 726                 default:
 727                         panic("Unknown AM type");
 728         }
 729
 730         /* HACK: must not already use "real" memory.
 731          * This can happen for Call and Div */
 732         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 733                 return 0;
 734
 735         return 1;
 736 }
 737
 738 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 739                                         unsigned int i)
 740 {
 741         ir_mode *load_mode;
 742         ir_mode *dest_op_mode;
 743
 744         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 745
 746         set_ia32_op_type(irn, ia32_AddrModeS);
 747
 748         load_mode    = get_irn_mode(get_irn_n(irn, i));
 749         dest_op_mode = get_ia32_ls_mode(irn);
 750         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 751                 set_ia32_ls_mode(irn, load_mode);
 752         }
 753         set_ia32_use_frame(irn);
 754         set_ia32_need_stackent(irn);
 755
 756         if (i == n_ia32_binary_left                    &&
 757             get_ia32_am_support(irn) == ia32_am_binary &&
 758             /* immediates are only allowed on the right side */
 759             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 760                 ia32_swap_left_right(irn);
 761                 i = n_ia32_binary_right;
 762         }
 763
 764         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 765
 766         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 767         set_irn_n(irn, n_ia32_mem,  spill);
 768         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 769         set_ia32_is_reload(irn);
 770 }
 771
 772 static const be_abi_callbacks_t ia32_abi_callbacks = {
 773         ia32_abi_init,
 774         ia32_abi_done,
 775         ia32_abi_get_between_type,
 776         ia32_abi_prologue,
 777         ia32_abi_epilogue
 778 };
 779
 780 /* register allocator interface */
 781 static const arch_irn_ops_t ia32_irn_ops = {
 782         ia32_classify,
 783         ia32_get_frame_entity,
 784         ia32_set_frame_offset,
 785         ia32_get_sp_bias,
 786         ia32_get_inverse,
 787         ia32_get_op_estimated_cost,
 788         ia32_possible_memory_operand,
 789         ia32_perform_memory_operand,
 790 };
 791
 792 static ir_entity *mcount = NULL;
 793
 794 static void ia32_before_abi(ir_graph *irg)
 795 {
 796         if (be_get_irg_options(irg)->gprof) {
 797                 if (mcount == NULL) {
 798                         ir_type *tp = new_type_method(0, 0);
 799                         ident   *id = new_id_from_str("mcount");
 800                         mcount = new_entity(get_glob_type(), id, tp);
 801                         /* FIXME: enter the right ld_ident here */
 802                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 803                         set_entity_visibility(mcount, ir_visibility_external);
 804                 }
 805                 instrument_initcall(irg, mcount);
 806         }
 807 }
 808
 809 /**
 810  * Transforms the standard firm graph into
 811  * an ia32 firm graph
 812  */
 813 static void ia32_prepare_graph(ir_graph *irg)
 814 {
 815         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 816
 817 #ifdef FIRM_GRGEN_BE
 818         switch (be_transformer) {
 819         case TRANSFORMER_DEFAULT:
 820                 /* transform remaining nodes into assembler instructions */
 821                 ia32_transform_graph(irg);
 822                 break;
 823
 824         case TRANSFORMER_PBQP:
 825         case TRANSFORMER_RAND:
 826                 /* transform nodes into assembler instructions by PBQP magic */
 827                 ia32_transform_graph_by_pbqp(irg);
 828                 break;
 829
 830         default:
 831                 panic("invalid transformer");
 832         }
 833 #else
 834         ia32_transform_graph(irg);
 835 #endif
 836
 837         /* do local optimizations (mainly CSE) */
 838         optimize_graph_df(irg);
 839
 840         if (irg_data->dump)
 841                 dump_ir_graph(irg, "transformed");
 842
 843         /* optimize address mode */
 844         ia32_optimize_graph(irg);
 845
 846         /* do code placement, to optimize the position of constants */
 847         place_code(irg);
 848
 849         if (irg_data->dump)
 850                 dump_ir_graph(irg, "place");
 851 }
 852
 853 ir_node *ia32_turn_back_am(ir_node *node)
 854 {
 855         dbg_info *dbgi  = get_irn_dbg_info(node);
 856         ir_graph *irg   = get_irn_irg(node);
 857         ir_node  *block = get_nodes_block(node);
 858         ir_node  *base  = get_irn_n(node, n_ia32_base);
 859         ir_node  *index = get_irn_n(node, n_ia32_index);
 860         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 861         ir_node  *noreg;
 862
 863         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 864         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 865
 866         ia32_copy_am_attrs(load, node);
 867         if (is_ia32_is_reload(node))
 868                 set_ia32_is_reload(load);
 869         set_irn_n(node, n_ia32_mem, new_r_NoMem(irg));
 870
 871         switch (get_ia32_am_support(node)) {
 872                 case ia32_am_unary:
 873                         set_irn_n(node, n_ia32_unary_op, load_res);
 874                         break;
 875
 876                 case ia32_am_binary:
 877                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 878                                 set_irn_n(node, n_ia32_binary_left, load_res);
 879                         } else {
 880                                 set_irn_n(node, n_ia32_binary_right, load_res);
 881                         }
 882                         break;
 883
 884                 default:
 885                         panic("Unknown AM type");
 886         }
 887         noreg = ia32_new_NoReg_gp(current_ir_graph);
 888         set_irn_n(node, n_ia32_base,  noreg);
 889         set_irn_n(node, n_ia32_index, noreg);
 890         set_ia32_am_offs_int(node, 0);
 891         set_ia32_am_sc(node, NULL);
 892         set_ia32_am_scale(node, 0);
 893         clear_ia32_am_sc_sign(node);
 894
 895         /* rewire mem-proj */
 896         if (get_irn_mode(node) == mode_T) {
 897                 const ir_edge_t *edge;
 898                 foreach_out_edge(node, edge) {
 899                         ir_node *out = get_edge_src_irn(edge);
 900                         if (get_irn_mode(out) == mode_M) {
 901                                 set_Proj_pred(out, load);
 902                                 set_Proj_proj(out, pn_ia32_Load_M);
 903                                 break;
 904                         }
 905                 }
 906         }
 907
 908         set_ia32_op_type(node, ia32_Normal);
 909         if (sched_is_scheduled(node))
 910                 sched_add_before(node, load);
 911
 912         return load_res;
 913 }
 914
 915 static ir_node *flags_remat(ir_node *node, ir_node *after)
 916 {
 917         /* we should turn back source address mode when rematerializing nodes */
 918         ia32_op_type_t type;
 919         ir_node        *block;
 920         ir_node        *copy;
 921
 922         if (is_Block(after)) {
 923                 block = after;
 924         } else {
 925                 block = get_nodes_block(after);
 926         }
 927
 928         type = get_ia32_op_type(node);
 929         switch (type) {
 930                 case ia32_AddrModeS:
 931                         ia32_turn_back_am(node);
 932                         break;
 933
 934                 case ia32_AddrModeD:
 935                         /* TODO implement this later... */
 936                         panic("found DestAM with flag user %+F this should not happen", node);
 937                         break;
 938
 939                 default: assert(type == ia32_Normal); break;
 940         }
 941
 942         copy = exact_copy(node);
 943         set_nodes_block(copy, block);
 944         sched_add_after(after, copy);
 945
 946         return copy;
 947 }
 948
 949 /**
 950  * Called before the register allocator.
 951  */
 952 static void ia32_before_ra(ir_graph *irg)
 953 {
 954         /* setup fpu rounding modes */
 955         ia32_setup_fpu_mode(irg);
 956
 957         /* fixup flags */
 958         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 959                            &flags_remat, NULL);
 960
 961         be_add_missing_keeps(irg);
 962 }
 963
 964
 965 /**
 966  * Transforms a be_Reload into a ia32 Load.
 967  */
 968 static void transform_to_Load(ir_node *node)
 969 {
 970         ir_graph *irg        = get_irn_irg(node);
 971         dbg_info *dbg        = get_irn_dbg_info(node);
 972         ir_node *block       = get_nodes_block(node);
 973         ir_entity *ent       = be_get_frame_entity(node);
 974         ir_mode *mode        = get_irn_mode(node);
 975         ir_mode *spillmode   = get_spill_mode(node);
 976         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 977         ir_node *sched_point = NULL;
 978         ir_node *ptr         = get_irg_frame(irg);
 979         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
 980         ir_node *new_op, *proj;
 981         const arch_register_t *reg;
 982
 983         if (sched_is_scheduled(node)) {
 984                 sched_point = sched_prev(node);
 985         }
 986
 987         if (mode_is_float(spillmode)) {
 988                 if (ia32_cg_config.use_sse2)
 989                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
 990                 else
 991                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
 992         }
 993         else if (get_mode_size_bits(spillmode) == 128) {
 994                 /* Reload 128 bit SSE registers */
 995                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
 996         }
 997         else
 998                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
 999
1000         set_ia32_op_type(new_op, ia32_AddrModeS);
1001         set_ia32_ls_mode(new_op, spillmode);
1002         set_ia32_frame_ent(new_op, ent);
1003         set_ia32_use_frame(new_op);
1004         set_ia32_is_reload(new_op);
1005
1006         DBG_OPT_RELOAD2LD(node, new_op);
1007
1008         proj = new_rd_Proj(dbg, new_op, mode, pn_ia32_Load_res);
1009
1010         if (sched_point) {
1011                 sched_add_after(sched_point, new_op);
1012                 sched_remove(node);
1013         }
1014
1015         /* copy the register from the old node to the new Load */
1016         reg = arch_get_irn_register(node);
1017         arch_set_irn_register(proj, reg);
1018
1019         SET_IA32_ORIG_NODE(new_op, node);
1020
1021         exchange(node, proj);
1022 }
1023
1024 /**
1025  * Transforms a be_Spill node into a ia32 Store.
1026  */
1027 static void transform_to_Store(ir_node *node)
1028 {
1029         ir_graph *irg  = get_irn_irg(node);
1030         dbg_info *dbg  = get_irn_dbg_info(node);
1031         ir_node *block = get_nodes_block(node);
1032         ir_entity *ent = be_get_frame_entity(node);
1033         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1034         ir_mode *mode  = get_spill_mode(spillval);
1035         ir_node *noreg = ia32_new_NoReg_gp(irg);
1036         ir_node *nomem = new_r_NoMem(irg);
1037         ir_node *ptr   = get_irg_frame(irg);
1038         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1039         ir_node *store;
1040         ir_node *sched_point = NULL;
1041
1042         if (sched_is_scheduled(node)) {
1043                 sched_point = sched_prev(node);
1044         }
1045
1046         if (mode_is_float(mode)) {
1047                 if (ia32_cg_config.use_sse2)
1048                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1049                 else
1050                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1051         } else if (get_mode_size_bits(mode) == 128) {
1052                 /* Spill 128 bit SSE registers */
1053                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1054         } else if (get_mode_size_bits(mode) == 8) {
1055                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1056         } else {
1057                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1058         }
1059
1060         set_ia32_op_type(store, ia32_AddrModeD);
1061         set_ia32_ls_mode(store, mode);
1062         set_ia32_frame_ent(store, ent);
1063         set_ia32_use_frame(store);
1064         set_ia32_is_spill(store);
1065         SET_IA32_ORIG_NODE(store, node);
1066         DBG_OPT_SPILL2ST(node, store);
1067
1068         if (sched_point) {
1069                 sched_add_after(sched_point, store);
1070                 sched_remove(node);
1071         }
1072
1073         exchange(node, store);
1074 }
1075
1076 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1077 {
1078         dbg_info *dbg = get_irn_dbg_info(node);
1079         ir_node *block = get_nodes_block(node);
1080         ir_graph *irg = get_irn_irg(node);
1081         ir_node *noreg = ia32_new_NoReg_gp(irg);
1082         ir_node *frame = get_irg_frame(irg);
1083
1084         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1085
1086         set_ia32_frame_ent(push, ent);
1087         set_ia32_use_frame(push);
1088         set_ia32_op_type(push, ia32_AddrModeS);
1089         set_ia32_ls_mode(push, mode_Is);
1090         set_ia32_is_spill(push);
1091
1092         sched_add_before(schedpoint, push);
1093         return push;
1094 }
1095
1096 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1097 {
1098         dbg_info *dbg   = get_irn_dbg_info(node);
1099         ir_node  *block = get_nodes_block(node);
1100         ir_graph *irg   = get_irn_irg(node);
1101         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1102         ir_node  *frame = get_irg_frame(irg);
1103
1104         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_r_NoMem(irg), sp);
1105
1106         set_ia32_frame_ent(pop, ent);
1107         set_ia32_use_frame(pop);
1108         set_ia32_op_type(pop, ia32_AddrModeD);
1109         set_ia32_ls_mode(pop, mode_Is);
1110         set_ia32_is_reload(pop);
1111
1112         sched_add_before(schedpoint, pop);
1113
1114         return pop;
1115 }
1116
1117 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1118 {
1119         dbg_info *dbg = get_irn_dbg_info(node);
1120         ir_mode *spmode = mode_Iu;
1121         const arch_register_t *spreg = &ia32_registers[REG_ESP];
1122         ir_node *sp;
1123
1124         sp = new_rd_Proj(dbg, pred, spmode, pos);
1125         arch_set_irn_register(sp, spreg);
1126
1127         return sp;
1128 }
1129
1130 /**
1131  * Transform MemPerm, currently we do this the ugly way and produce
1132  * push/pop into/from memory cascades. This is possible without using
1133  * any registers.
1134  */
1135 static void transform_MemPerm(ir_node *node)
1136 {
1137         ir_node         *block = get_nodes_block(node);
1138         ir_graph        *irg   = get_irn_irg(node);
1139         ir_node         *sp    = be_abi_get_ignore_irn(be_get_irg_abi(irg), &ia32_registers[REG_ESP]);
1140         int              arity = be_get_MemPerm_entity_arity(node);
1141         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1142         ir_node         *in[1];
1143         ir_node         *keep;
1144         int              i;
1145         const ir_edge_t *edge;
1146         const ir_edge_t *next;
1147
1148         /* create Pushs */
1149         for (i = 0; i < arity; ++i) {
1150                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1151                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1152                 ir_type *enttype = get_entity_type(inent);
1153                 unsigned entsize = get_type_size_bytes(enttype);
1154                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1155                 ir_node *mem = get_irn_n(node, i + 1);
1156                 ir_node *push;
1157
1158                 /* work around cases where entities have different sizes */
1159                 if (entsize2 < entsize)
1160                         entsize = entsize2;
1161                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1162
1163                 push = create_push(node, node, sp, mem, inent);
1164                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1165                 if (entsize == 8) {
1166                         /* add another push after the first one */
1167                         push = create_push(node, node, sp, mem, inent);
1168                         add_ia32_am_offs_int(push, 4);
1169                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1170                 }
1171
1172                 set_irn_n(node, i, new_r_Bad(irg));
1173         }
1174
1175         /* create pops */
1176         for (i = arity - 1; i >= 0; --i) {
1177                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1178                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1179                 ir_type *enttype = get_entity_type(outent);
1180                 unsigned entsize = get_type_size_bytes(enttype);
1181                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1182                 ir_node *pop;
1183
1184                 /* work around cases where entities have different sizes */
1185                 if (entsize2 < entsize)
1186                         entsize = entsize2;
1187                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1188
1189                 pop = create_pop(node, node, sp, outent);
1190                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1191                 if (entsize == 8) {
1192                         add_ia32_am_offs_int(pop, 4);
1193
1194                         /* add another pop after the first one */
1195                         pop = create_pop(node, node, sp, outent);
1196                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1197                 }
1198
1199                 pops[i] = pop;
1200         }
1201
1202         in[0] = sp;
1203         keep  = be_new_Keep(block, 1, in);
1204         sched_add_before(node, keep);
1205
1206         /* exchange memprojs */
1207         foreach_out_edge_safe(node, edge, next) {
1208                 ir_node *proj = get_edge_src_irn(edge);
1209                 int p = get_Proj_proj(proj);
1210
1211                 assert(p < arity);
1212
1213                 set_Proj_pred(proj, pops[p]);
1214                 set_Proj_proj(proj, pn_ia32_Pop_M);
1215         }
1216
1217         /* remove memperm */
1218         arity = get_irn_arity(node);
1219         for (i = 0; i < arity; ++i) {
1220                 set_irn_n(node, i, new_r_Bad(irg));
1221         }
1222         sched_remove(node);
1223 }
1224
1225 /**
1226  * Block-Walker: Calls the transform functions Spill and Reload.
1227  */
1228 static void ia32_after_ra_walker(ir_node *block, void *env)
1229 {
1230         ir_node *node, *prev;
1231         (void) env;
1232
1233         /* beware: the schedule is changed here */
1234         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1235                 prev = sched_prev(node);
1236
1237                 if (be_is_Reload(node)) {
1238                         transform_to_Load(node);
1239                 } else if (be_is_Spill(node)) {
1240                         transform_to_Store(node);
1241                 } else if (be_is_MemPerm(node)) {
1242                         transform_MemPerm(node);
1243                 }
1244         }
1245 }
1246
1247 /**
1248  * Collects nodes that need frame entities assigned.
1249  */
1250 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1251 {
1252         be_fec_env_t  *env = (be_fec_env_t*)data;
1253         const ir_mode *mode;
1254         int            align;
1255
1256         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1257                 mode  = get_spill_mode_mode(get_irn_mode(node));
1258                 align = get_mode_size_bytes(mode);
1259         } else if (is_ia32_irn(node)         &&
1260                         get_ia32_frame_ent(node) == NULL &&
1261                         is_ia32_use_frame(node)) {
1262                 if (is_ia32_need_stackent(node))
1263                         goto need_stackent;
1264
1265                 switch (get_ia32_irn_opcode(node)) {
1266 need_stackent:
1267                         case iro_ia32_Load: {
1268                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1269
1270                                 if (attr->data.need_32bit_stackent) {
1271                                         mode = mode_Is;
1272                                 } else if (attr->data.need_64bit_stackent) {
1273                                         mode = mode_Ls;
1274                                 } else {
1275                                         mode = get_ia32_ls_mode(node);
1276                                         if (is_ia32_is_reload(node))
1277                                                 mode = get_spill_mode_mode(mode);
1278                                 }
1279                                 align = get_mode_size_bytes(mode);
1280                                 break;
1281                         }
1282
1283                         case iro_ia32_vfild:
1284                         case iro_ia32_vfld:
1285                         case iro_ia32_xLoad: {
1286                                 mode  = get_ia32_ls_mode(node);
1287                                 align = 4;
1288                                 break;
1289                         }
1290
1291                         case iro_ia32_FldCW: {
1292                                 /* although 2 byte would be enough 4 byte performs best */
1293                                 mode  = mode_Iu;
1294                                 align = 4;
1295                                 break;
1296                         }
1297
1298                         default:
1299 #ifndef NDEBUG
1300                                 panic("unexpected frame user while collection frame entity nodes");
1301
1302                         case iro_ia32_FnstCW:
1303                         case iro_ia32_Store8Bit:
1304                         case iro_ia32_Store:
1305                         case iro_ia32_fst:
1306                         case iro_ia32_fstp:
1307                         case iro_ia32_vfist:
1308                         case iro_ia32_vfisttp:
1309                         case iro_ia32_vfst:
1310                         case iro_ia32_xStore:
1311                         case iro_ia32_xStoreSimple:
1312 #endif
1313                                 return;
1314                 }
1315         } else {
1316                 return;
1317         }
1318         be_node_needs_frame_entity(env, node, mode, align);
1319 }
1320
1321 /**
1322  * We transform Spill and Reload here. This needs to be done before
1323  * stack biasing otherwise we would miss the corrected offset for these nodes.
1324  */
1325 static void ia32_after_ra(ir_graph *irg)
1326 {
1327         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(irg);
1328
1329         /* create and coalesce frame entities */
1330         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1331         be_assign_entities(fec_env, ia32_set_frame_entity);
1332         be_free_frame_entity_coalescer(fec_env);
1333
1334         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1335 }
1336
1337 /**
1338  * Last touchups for the graph before emit: x87 simulation to replace the
1339  * virtual with real x87 instructions, creating a block schedule and peephole
1340  * optimisations.
1341  */
1342 static void ia32_finish(ir_graph *irg)
1343 {
1344         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1345
1346         ia32_finish_irg(irg);
1347
1348         /* we might have to rewrite x87 virtual registers */
1349         if (irg_data->do_x87_sim) {
1350                 ia32_x87_simulate_graph(irg);
1351         }
1352
1353         /* do peephole optimisations */
1354         ia32_peephole_optimization(irg);
1355
1356         /* create block schedule, this also removes empty blocks which might
1357          * produce critical edges */
1358         irg_data->blk_sched = be_create_block_schedule(irg);
1359 }
1360
1361 /**
1362  * Emits the code, closes the output file and frees
1363  * the code generator interface.
1364  */
1365 static void ia32_emit(ir_graph *irg)
1366 {
1367         if (ia32_cg_config.emit_machcode) {
1368                 ia32_gen_binary_routine(irg);
1369         } else {
1370                 ia32_gen_routine(irg);
1371         }
1372 }
1373
1374 /**
1375  * Returns the node representing the PIC base.
1376  */
1377 static ir_node *ia32_get_pic_base(ir_graph *irg)
1378 {
1379         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1380         ir_node         *block;
1381         ir_node         *get_eip = irg_data->get_eip;
1382         if (get_eip != NULL)
1383                 return get_eip;
1384
1385         block             = get_irg_start_block(irg);
1386         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1387         irg_data->get_eip = get_eip;
1388
1389         be_dep_on_frame(get_eip);
1390         return get_eip;
1391 }
1392
1393 /**
1394  * Initializes a IA32 code generator.
1395  */
1396 static void ia32_init_graph(ir_graph *irg)
1397 {
1398         struct obstack  *obst     = be_get_be_obst(irg);
1399         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1400
1401         irg_data->dump = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1402
1403         if (be_get_irg_options(irg)->gprof) {
1404                 /* Linux gprof implementation needs base pointer */
1405                 be_get_irg_options(irg)->omit_fp = 0;
1406         }
1407
1408         be_birg_from_irg(irg)->isa_link = irg_data;
1409 }
1410
1411
1412 /**
1413  * Set output modes for GCC
1414  */
1415 static const tarval_mode_info mo_integer = {
1416         TVO_HEX,
1417         "0x",
1418         NULL,
1419 };
1420
1421 /*
1422  * set the tarval output mode of all integer modes to decimal
1423  */
1424 static void set_tarval_output_modes(void)
1425 {
1426         int i;
1427
1428         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1429                 ir_mode *mode = get_irp_mode(i);
1430
1431                 if (mode_is_int(mode))
1432                         set_tarval_mode_output_option(mode, &mo_integer);
1433         }
1434 }
1435
1436 extern const arch_isa_if_t ia32_isa_if;
1437
1438 /**
1439  * The template that generates a new ISA object.
1440  * Note that this template can be changed by command line
1441  * arguments.
1442  */
1443 static ia32_isa_t ia32_isa_template = {
1444         {
1445                 &ia32_isa_if,            /* isa interface implementation */
1446                 N_IA32_REGISTERS,
1447                 ia32_registers,
1448                 N_IA32_CLASSES,
1449                 ia32_reg_classes,
1450                 &ia32_registers[REG_ESP],  /* stack pointer register */
1451                 &ia32_registers[REG_EBP],  /* base pointer register */
1452                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1453                 -1,                      /* stack direction */
1454                 2,                       /* power of two stack alignment, 2^2 == 4 */
1455                 NULL,                    /* main environment */
1456                 7,                       /* costs for a spill instruction */
1457                 5,                       /* costs for a reload instruction */
1458                 false,                   /* no custom abi handling */
1459         },
1460         NULL,                    /* types */
1461         NULL,                    /* tv_ents */
1462         NULL,                    /* abstract machine */
1463 };
1464
1465 static void init_asm_constraints(void)
1466 {
1467         be_init_default_asm_constraint_flags();
1468
1469         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1470         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1471         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1472         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1473         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1474         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1475         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1476         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1477         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1478         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1479         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1480         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1481         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1482         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1483         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1484         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1485         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1486         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1487         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1488         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1489
1490         /* no support for autodecrement/autoincrement */
1491         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1492         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1493         /* no float consts */
1494         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1495         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1496         /* makes no sense on x86 */
1497         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1498         /* no support for sse consts yet */
1499         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1500         /* no support for x87 consts yet */
1501         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1502         /* no support for mmx registers yet */
1503         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1504         /* not available in 32bit mode */
1505         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1506         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1507
1508         /* no code yet to determine register class needed... */
1509         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1510 }
1511
1512 /**
1513  * Initializes the backend ISA.
1514  */
1515 static arch_env_t *ia32_init(FILE *file_handle)
1516 {
1517         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1518         int        i, n;
1519
1520         set_tarval_output_modes();
1521
1522         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1523
1524         if (ia32_mode_fpcw == NULL) {
1525                 ia32_mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1526         }
1527
1528         ia32_register_init();
1529         ia32_create_opcodes(&ia32_irn_ops);
1530
1531         be_emit_init(file_handle);
1532         isa->types          = pmap_create();
1533         isa->tv_ent         = pmap_create();
1534         isa->cpu            = ia32_init_machine_description();
1535
1536         /* enter the ISA object into the intrinsic environment */
1537         intrinsic_env.isa = isa;
1538
1539         /* emit asm includes */
1540         n = get_irp_n_asms();
1541         for (i = 0; i < n; ++i) {
1542                 be_emit_cstring("#APP\n");
1543                 be_emit_ident(get_irp_asm(i));
1544                 be_emit_cstring("\n#NO_APP\n");
1545         }
1546
1547         /* needed for the debug support */
1548         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1549         be_emit_irprintf("%stext0:\n", be_gas_get_private_prefix());
1550         be_emit_write_line();
1551
1552         return &isa->base;
1553 }
1554
1555
1556
1557 /**
1558  * Closes the output file and frees the ISA structure.
1559  */
1560 static void ia32_done(void *self)
1561 {
1562         ia32_isa_t *isa = (ia32_isa_t*)self;
1563
1564         /* emit now all global declarations */
1565         be_gas_emit_decls(isa->base.main_env);
1566
1567         pmap_destroy(isa->tv_ent);
1568         pmap_destroy(isa->types);
1569
1570         be_emit_exit();
1571
1572         free(self);
1573 }
1574
1575
1576 /**
1577  * Get the register class which shall be used to store a value of a given mode.
1578  * @param self The this pointer.
1579  * @param mode The mode in question.
1580  * @return A register class which can hold values of the given mode.
1581  */
1582 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1583 {
1584         if (mode_is_float(mode)) {
1585                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1586         }
1587         else
1588                 return &ia32_reg_classes[CLASS_ia32_gp];
1589 }
1590
1591 /**
1592  * Returns the register for parameter nr.
1593  */
1594 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1595                                                     const ir_mode *mode)
1596 {
1597         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1598                 &ia32_registers[REG_ECX],
1599                 &ia32_registers[REG_EDX],
1600                 NULL
1601         };
1602         static const unsigned MAXNUM_GPREG_ARGS = 3;
1603
1604         static const arch_register_t *gpreg_param_reg_regparam[] = {
1605                 &ia32_registers[REG_EAX],
1606                 &ia32_registers[REG_EDX],
1607                 &ia32_registers[REG_ECX]
1608         };
1609
1610         static const arch_register_t *gpreg_param_reg_this[] = {
1611                 &ia32_registers[REG_ECX],
1612                 NULL,
1613                 NULL
1614         };
1615
1616         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1617                 &ia32_registers[REG_XMM0],
1618                 &ia32_registers[REG_XMM1],
1619                 &ia32_registers[REG_XMM2],
1620                 &ia32_registers[REG_XMM3],
1621                 &ia32_registers[REG_XMM4],
1622                 &ia32_registers[REG_XMM5],
1623                 &ia32_registers[REG_XMM6],
1624                 &ia32_registers[REG_XMM7]
1625         };
1626
1627         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1628                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1629         };
1630         static const unsigned MAXNUM_SSE_ARGS = 8;
1631
1632         if ((cc & cc_this_call) && nr == 0)
1633                 return gpreg_param_reg_this[0];
1634
1635         if (! (cc & cc_reg_param))
1636                 return NULL;
1637
1638         if (mode_is_float(mode)) {
1639                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1640                         return NULL;
1641                 if (nr >= MAXNUM_SSE_ARGS)
1642                         return NULL;
1643
1644                 if (cc & cc_this_call) {
1645                         return fpreg_sse_param_reg_this[nr];
1646                 }
1647                 return fpreg_sse_param_reg_std[nr];
1648         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1649                 unsigned num_regparam;
1650
1651                 if (get_mode_size_bits(mode) > 32)
1652                         return NULL;
1653
1654                 if (nr >= MAXNUM_GPREG_ARGS)
1655                         return NULL;
1656
1657                 if (cc & cc_this_call) {
1658                         return gpreg_param_reg_this[nr];
1659                 }
1660                 num_regparam = cc & ~cc_bits;
1661                 if (num_regparam == 0) {
1662                         /* default fastcall */
1663                         return gpreg_param_reg_fastcall[nr];
1664                 }
1665                 if (nr < num_regparam)
1666                         return gpreg_param_reg_regparam[nr];
1667                 return NULL;
1668         }
1669
1670         panic("unknown argument mode");
1671 }
1672
1673 /**
1674  * Get the ABI restrictions for procedure calls.
1675  * @param self        The this pointer.
1676  * @param method_type The type of the method (procedure) in question.
1677  * @param abi         The abi object to be modified
1678  */
1679 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1680                               be_abi_call_t *abi)
1681 {
1682         ir_type  *tp;
1683         ir_mode  *mode;
1684         unsigned  cc;
1685         int       n, i, regnum;
1686         int                 pop_amount = 0;
1687         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1688
1689         (void) self;
1690
1691         /* set abi flags for calls */
1692         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1693         call_flags.bits.store_args_sequential = 0;
1694         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1695         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1696         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1697
1698         /* set parameter passing style */
1699         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1700
1701         cc = get_method_calling_convention(method_type);
1702         if (get_method_variadicity(method_type) == variadicity_variadic) {
1703                 /* pass all parameters of a variadic function on the stack */
1704                 cc = cc_cdecl_set | (cc & cc_this_call);
1705         } else {
1706                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1707                     ia32_cg_config.optimize_cc) {
1708                         /* set the fast calling conventions (allowing up to 3) */
1709                         cc = SET_FASTCALL(cc) | 3;
1710                 }
1711         }
1712
1713         /* we have to pop the shadow parameter ourself for compound calls */
1714         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1715                         && !(cc & cc_reg_param)) {
1716                 pop_amount += get_mode_size_bytes(mode_P_data);
1717         }
1718
1719         n = get_method_n_params(method_type);
1720         for (i = regnum = 0; i < n; i++) {
1721                 ir_mode               *mode;
1722                 const arch_register_t *reg = NULL;
1723
1724                 tp   = get_method_param_type(method_type, i);
1725                 mode = get_type_mode(tp);
1726                 if (mode != NULL) {
1727                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1728                 }
1729                 if (reg != NULL) {
1730                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1731                         ++regnum;
1732                 } else {
1733                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1734                          * movl has a shorter opcode than mov[sz][bw]l */
1735                         ir_mode *load_mode = mode;
1736
1737                         if (mode != NULL) {
1738                                 unsigned size = get_mode_size_bytes(mode);
1739
1740                                 if (cc & cc_callee_clear_stk) {
1741                                         pop_amount += (size + 3U) & ~3U;
1742                                 }
1743
1744                                 if (size < 4) load_mode = mode_Iu;
1745                         }
1746
1747                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1748                 }
1749         }
1750
1751         be_abi_call_set_pop(abi, pop_amount);
1752
1753         /* set return registers */
1754         n = get_method_n_ress(method_type);
1755
1756         assert(n <= 2 && "more than two results not supported");
1757
1758         /* In case of 64bit returns, we will have two 32bit values */
1759         if (n == 2) {
1760                 tp   = get_method_res_type(method_type, 0);
1761                 mode = get_type_mode(tp);
1762
1763                 assert(!mode_is_float(mode) && "two FP results not supported");
1764
1765                 tp   = get_method_res_type(method_type, 1);
1766                 mode = get_type_mode(tp);
1767
1768                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1769
1770                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1771                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1772         }
1773         else if (n == 1) {
1774                 const arch_register_t *reg;
1775
1776                 tp   = get_method_res_type(method_type, 0);
1777                 assert(is_atomic_type(tp));
1778                 mode = get_type_mode(tp);
1779
1780                 reg = mode_is_float(mode) ? &ia32_registers[REG_VF0] : &ia32_registers[REG_EAX];
1781
1782                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1783         }
1784 }
1785
1786 /**
1787  * Returns the necessary byte alignment for storing a register of given class.
1788  */
1789 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1790 {
1791         ir_mode *mode = arch_register_class_mode(cls);
1792         int bytes     = get_mode_size_bytes(mode);
1793
1794         if (mode_is_float(mode) && bytes > 8)
1795                 return 16;
1796         return bytes;
1797 }
1798
1799 /**
1800  * Return irp irgs in the desired order.
1801  */
1802 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1803 {
1804         (void) self;
1805         (void) irg_list;
1806         return NULL;
1807 }
1808
1809 static void ia32_mark_remat(ir_node *node)
1810 {
1811         if (is_ia32_irn(node)) {
1812                 set_ia32_is_remat(node);
1813         }
1814 }
1815
1816 /**
1817  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1818  */
1819 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1820                                  ir_node *mux_false)
1821 {
1822         ir_node    *cmp_l;
1823         ir_node    *cmp_r;
1824         ir_relation relation;
1825
1826         if (!is_Cmp(sel))
1827                 return false;
1828
1829         cmp_l = get_Cmp_left(sel);
1830         cmp_r = get_Cmp_right(sel);
1831         if (!mode_is_float(get_irn_mode(cmp_l)))
1832                 return false;
1833
1834         /* check for min/max. They're defined as (C-Semantik):
1835          *  min(a, b) = a < b ? a : b
1836          *  or min(a, b) = a <= b ? a : b
1837          *  max(a, b) = a > b ? a : b
1838          *  or max(a, b) = a >= b ? a : b
1839          * (Note we only handle float min/max here)
1840          */
1841         relation = get_Cmp_relation(sel);
1842         switch (relation) {
1843         case ir_relation_greater_equal:
1844         case ir_relation_greater:
1845                 /* this is a max */
1846                 if (cmp_l == mux_true && cmp_r == mux_false)
1847                         return true;
1848                 break;
1849         case ir_relation_less_equal:
1850         case ir_relation_less:
1851                 /* this is a min */
1852                 if (cmp_l == mux_true && cmp_r == mux_false)
1853                         return true;
1854                 break;
1855         case ir_relation_unordered_greater_equal:
1856         case ir_relation_unordered_greater:
1857                 /* this is a min */
1858                 if (cmp_l == mux_false && cmp_r == mux_true)
1859                         return true;
1860                 break;
1861         case ir_relation_unordered_less_equal:
1862         case ir_relation_unordered_less:
1863                 /* this is a max */
1864                 if (cmp_l == mux_false && cmp_r == mux_true)
1865                         return true;
1866                 break;
1867
1868         default:
1869                 break;
1870         }
1871
1872         return false;
1873 }
1874
1875 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1876 {
1877         ir_mode *mode = get_irn_mode(mux_true);
1878         (void) sel;
1879
1880         if (!mode_is_int(mode) && !mode_is_reference(mode)
1881                         && mode != mode_b)
1882                 return false;
1883
1884         if (is_Const(mux_true) && is_Const(mux_false)) {
1885                 /* we can create a set plus up two 3 instructions for any combination
1886                  * of constants */
1887                 return true;
1888         }
1889
1890         return false;
1891 }
1892
1893 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1894                                      ir_node *mux_false)
1895 {
1896         (void) sel;
1897
1898         if (!mode_is_float(get_irn_mode(mux_true)))
1899                 return false;
1900
1901         return is_Const(mux_true) && is_Const(mux_false);
1902 }
1903
1904 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1905 {
1906         ir_node    *cmp_left;
1907         ir_node    *cmp_right;
1908         ir_node    *sub_left;
1909         ir_node    *sub_right;
1910         ir_mode    *mode;
1911         ir_relation relation;
1912
1913         if (!is_Cmp(sel))
1914                 return false;
1915
1916         mode = get_irn_mode(mux_true);
1917         if (mode_is_signed(mode) || mode_is_float(mode))
1918                 return false;
1919
1920         relation  = get_Cmp_relation(sel);
1921         cmp_left  = get_Cmp_left(sel);
1922         cmp_right = get_Cmp_right(sel);
1923
1924         /* "move" zero constant to false input */
1925         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1926                 ir_node *tmp = mux_false;
1927                 mux_false = mux_true;
1928                 mux_true  = tmp;
1929                 relation = get_negated_relation(relation);
1930         }
1931         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1932                 return false;
1933         if (!is_Sub(mux_true))
1934                 return false;
1935         sub_left  = get_Sub_left(mux_true);
1936         sub_right = get_Sub_right(mux_true);
1937
1938         /* Mux(a >=u b, 0, a-b) */
1939         if ((relation & ir_relation_greater)
1940                         && sub_left == cmp_left && sub_right == cmp_right)
1941                 return true;
1942         /* Mux(a <=u b, 0, b-a) */
1943         if ((relation & ir_relation_less)
1944                         && sub_left == cmp_right && sub_right == cmp_left)
1945                 return true;
1946
1947         return false;
1948 }
1949
1950 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1951                                ir_node *mux_true)
1952 {
1953         ir_mode *mode;
1954
1955         /* we can handle Set for all modes and compares */
1956         if (mux_is_set(sel, mux_true, mux_false))
1957                 return true;
1958         /* SSE has own min/max operations */
1959         if (ia32_cg_config.use_sse2
1960                         && mux_is_float_min_max(sel, mux_true, mux_false))
1961                 return true;
1962         /* we can handle Mux(?, Const[f], Const[f]) */
1963         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1964 #ifdef FIRM_GRGEN_BE
1965                 /* well, some code selectors can't handle it */
1966                 if (be_transformer != TRANSFORMER_PBQP
1967                                 || be_transformer != TRANSFORMER_RAND)
1968                         return true;
1969 #else
1970                 return true;
1971 #endif
1972         }
1973
1974         /* no support for 64bit inputs to cmov */
1975         mode = get_irn_mode(mux_true);
1976         if (get_mode_size_bits(mode) > 32)
1977                 return false;
1978         /* we can handle Abs for all modes and compares (except 64bit) */
1979         if (be_mux_is_abs(sel, mux_true, mux_false) != 0)
1980                 return true;
1981         /* we can't handle MuxF yet */
1982         if (mode_is_float(mode))
1983                 return false;
1984
1985         if (mux_is_doz(sel, mux_true, mux_false))
1986                 return true;
1987
1988         /* Check Cmp before the node */
1989         if (is_Cmp(sel)) {
1990                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1991
1992                 /* we can't handle 64bit compares */
1993                 if (get_mode_size_bits(cmp_mode) > 32)
1994                         return false;
1995
1996                 /* we can't handle float compares */
1997                 if (mode_is_float(cmp_mode))
1998                         return false;
1999         }
2000
2001         /* did we disable cmov generation? */
2002         if (!ia32_cg_config.use_cmov)
2003                 return false;
2004
2005         /* we can use a cmov */
2006         return true;
2007 }
2008
2009 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2010 {
2011         (void) c;
2012
2013         /* we already added all our simple flags to the flags modifier list in
2014          * init, so this flag we don't know. */
2015         return ASM_CONSTRAINT_FLAG_INVALID;
2016 }
2017
2018 static int ia32_is_valid_clobber(const char *clobber)
2019 {
2020         return ia32_get_clobber_register(clobber) != NULL;
2021 }
2022
2023 static ir_node *ia32_create_set(ir_node *cond)
2024 {
2025         /* ia32-set function produces 8-bit results which have to be converted */
2026         ir_node *set   = ir_create_mux_set(cond, mode_Bu);
2027         ir_node *block = get_nodes_block(set);
2028         return new_r_Conv(block, set, mode_Iu);
2029 }
2030
2031 static void ia32_lower_for_target(void)
2032 {
2033         int n_irgs = get_irp_n_irgs();
2034         int i;
2035         lower_mode_b_config_t lower_mode_b_config = {
2036                 mode_Iu,  /* lowered mode */
2037                 ia32_create_set,
2038                 0,        /* don't lower direct compares */
2039         };
2040         lower_params_t params = {
2041                 4,                                     /* def_ptr_alignment */
2042                 LF_COMPOUND_RETURN | LF_RETURN_HIDDEN, /* flags */
2043                 ADD_HIDDEN_ALWAYS_IN_FRONT,            /* hidden_params */
2044                 NULL,                                  /* find pointer type */
2045                 NULL,                                  /* ret_compound_in_regs */
2046         };
2047
2048         /* lower compound param handling */
2049         lower_calls_with_compounds(&params);
2050
2051         /* perform doubleword lowering */
2052         lwrdw_param_t lower_dw_params = {
2053                 1,  /* little endian */
2054                 64, /* doubleword size */
2055                 ia32_create_intrinsic_fkt,
2056                 &intrinsic_env,
2057         };
2058         lower_dw_ops(&lower_dw_params);
2059
2060         for (i = 0; i < n_irgs; ++i) {
2061                 ir_graph *irg = get_irp_irg(i);
2062                 /* lower for mode_b stuff */
2063                 ir_lower_mode_b(irg, &lower_mode_b_config);
2064                 /* break up switches with wide ranges */
2065                 lower_switch(irg, 256, true);
2066         }
2067 }
2068
2069 /**
2070  * Create the trampoline code.
2071  */
2072 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2073 {
2074         ir_graph *irg  = get_irn_irg(block);
2075         ir_node  *p    = trampoline;
2076         ir_mode  *mode = get_irn_mode(p);
2077         ir_node  *st;
2078
2079         /* mov  ecx,<env> */
2080         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
2081         mem = new_r_Proj(st, mode_M, pn_Store_M);
2082         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2083         st  = new_r_Store(block, mem, p, env, cons_none);
2084         mem = new_r_Proj(st, mode_M, pn_Store_M);
2085         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2086         /* jmp  <callee> */
2087         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
2088         mem = new_r_Proj(st, mode_M, pn_Store_M);
2089         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 1), mode);
2090         st  = new_r_Store(block, mem, p, callee, cons_none);
2091         mem = new_r_Proj(st, mode_M, pn_Store_M);
2092         p   = new_r_Add(block, p, new_r_Const_long(irg, mode_Iu, 4), mode);
2093
2094         return mem;
2095 }
2096
2097 /**
2098  * Returns the libFirm configuration parameter for this backend.
2099  */
2100 static const backend_params *ia32_get_libfirm_params(void)
2101 {
2102         static const ir_settings_arch_dep_t ad = {
2103                 1,                   /* also use subs */
2104                 4,                   /* maximum shifts */
2105                 63,                  /* maximum shift amount */
2106                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2107
2108                 1,  /* allow Mulhs */
2109                 1,  /* allow Mulus */
2110                 32, /* Mulh allowed up to 32 bit */
2111         };
2112         static backend_params p = {
2113                 1,     /* support inline assembly */
2114                 1,     /* support Rotl nodes */
2115                 0,     /* little endian */
2116                 NULL,  /* will be set later */
2117                 ia32_is_mux_allowed,
2118                 NULL,  /* float arithmetic mode, will be set below */
2119                 12,    /* size of trampoline code */
2120                 4,     /* alignment of trampoline code */
2121                 ia32_create_trampoline_fkt,
2122                 4      /* alignment of stack parameter */
2123         };
2124
2125         ia32_setup_cg_config();
2126
2127         /* doesn't really belong here, but this is the earliest place the backend
2128          * is called... */
2129         init_asm_constraints();
2130
2131         p.dep_param    = &ad;
2132         if (! ia32_cg_config.use_sse2)
2133                 p.mode_float_arithmetic = mode_E;
2134         return &p;
2135 }
2136
2137 static const lc_opt_enum_int_items_t gas_items[] = {
2138         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2139         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2140         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2141         { NULL,    0 }
2142 };
2143
2144 static lc_opt_enum_int_var_t gas_var = {
2145         (int*) &be_gas_object_file_format, gas_items
2146 };
2147
2148 #ifdef FIRM_GRGEN_BE
2149 static const lc_opt_enum_int_items_t transformer_items[] = {
2150         { "default", TRANSFORMER_DEFAULT },
2151         { "pbqp",    TRANSFORMER_PBQP    },
2152         { "random",  TRANSFORMER_RAND    },
2153         { NULL,      0                   }
2154 };
2155
2156 static lc_opt_enum_int_var_t transformer_var = {
2157         (int*)&be_transformer, transformer_items
2158 };
2159 #endif
2160
2161 static const lc_opt_table_entry_t ia32_options[] = {
2162         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2163 #ifdef FIRM_GRGEN_BE
2164         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2165 #endif
2166         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2167                        &ia32_isa_template.base.stack_alignment),
2168         LC_OPT_LAST
2169 };
2170
2171 const arch_isa_if_t ia32_isa_if = {
2172         ia32_init,
2173         ia32_lower_for_target,
2174         ia32_done,
2175         ia32_handle_intrinsics,
2176         ia32_get_reg_class_for_mode,
2177         ia32_get_call_abi,
2178         ia32_get_reg_class_alignment,
2179         ia32_get_libfirm_params,
2180         ia32_get_irg_list,
2181         ia32_mark_remat,
2182         ia32_parse_asm_constraint,
2183         ia32_is_valid_clobber,
2184
2185         ia32_init_graph,
2186         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2187         ia32_before_abi,     /* before abi introduce hook */
2188         ia32_prepare_graph,
2189         ia32_before_ra,      /* before register allocation hook */
2190         ia32_after_ra,       /* after register allocation hook */
2191         ia32_finish,         /* called before codegen */
2192         ia32_emit,           /* emit && done */
2193 };
2194
2195 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);
2196 void be_init_arch_ia32(void)
2197 {
2198         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2199         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2200
2201         lc_opt_add_table(ia32_grp, ia32_options);
2202         be_register_isa_if("ia32", &ia32_isa_if);
2203
2204         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2205
2206         ia32_init_emitter();
2207         ia32_init_finish();
2208         ia32_init_optimize();
2209         ia32_init_transform();
2210         ia32_init_x87();
2211         ia32_init_architecture();
2212 }