nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <libcore/lc_opts.h>
  31 #include <libcore/lc_opts_enum.h>
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irgmod.h"
  43 #include "irgopt.h"
  44 #include "irbitset.h"
  45 #include "irgopt.h"
  46 #include "pdeq.h"
  47 #include "pset.h"
  48 #include "debug.h"
  49 #include "error.h"
  50 #include "xmalloc.h"
  51 #include "irtools.h"
  52
  53 #include "../beabi.h"
  54 #include "../beirg_t.h"
  55 #include "../benode_t.h"
  56 #include "../belower.h"
  57 #include "../besched_t.h"
  58 #include "be.h"
  59 #include "../be_t.h"
  60 #include "../beirgmod.h"
  61 #include "../be_dbgout.h"
  62 #include "../beblocksched.h"
  63 #include "../bemachine.h"
  64 #include "../beilpsched.h"
  65 #include "../bespillslots.h"
  66 #include "../bemodule.h"
  67 #include "../begnuas.h"
  68 #include "../bestate.h"
  69
  70 #include "bearch_ia32_t.h"
  71
  72 #include "ia32_new_nodes.h"
  73 #include "gen_ia32_regalloc_if.h"
  74 #include "gen_ia32_machine.h"
  75 #include "ia32_transform.h"
  76 #include "ia32_emitter.h"
  77 #include "ia32_map_regs.h"
  78 #include "ia32_optimize.h"
  79 #include "ia32_x87.h"
  80 #include "ia32_dbg_stat.h"
  81 #include "ia32_finish.h"
  82 #include "ia32_util.h"
  83 #include "ia32_fpu.h"
  84
  85 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  86
  87 /* TODO: ugly */
  88 static set *cur_reg_set = NULL;
  89
  90 ir_mode         *mode_fpcw       = NULL;
  91 ia32_code_gen_t *ia32_current_cg = NULL;
  92
  93 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
  94
  95 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
  96                                     create_const_node_func func,
  97                                     const arch_register_t* reg)
  98 {
  99         ir_node *block, *res;
 100
 101         if(*place != NULL)
 102                 return *place;
 103
 104         block = get_irg_start_block(cg->irg);
 105         res = func(NULL, cg->irg, block);
 106         arch_set_irn_register(cg->arch_env, res, reg);
 107         *place = res;
 108
 109         add_irn_dep(get_irg_end(cg->irg), res);
 110         /* add_irn_dep(get_irg_start(cg->irg), res); */
 111
 112         return res;
 113 }
 114
 115 /* Creates the unique per irg GP NoReg node. */
 116 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 117         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 118                             &ia32_gp_regs[REG_GP_NOREG]);
 119 }
 120
 121 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 122         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 123                             &ia32_vfp_regs[REG_VFP_NOREG]);
 124 }
 125
 126 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 127         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 128                             &ia32_xmm_regs[REG_XMM_NOREG]);
 129 }
 130
 131 /* Creates the unique per irg FP NoReg node. */
 132 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
 133         return USE_SSE2(cg) ? ia32_new_NoReg_xmm(cg) : ia32_new_NoReg_vfp(cg);
 134 }
 135
 136 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 137         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 138                             &ia32_gp_regs[REG_GP_UKNWN]);
 139 }
 140
 141 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 142         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 143                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 144 }
 145
 146 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 147         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 148                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 149 }
 150
 151 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 152         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 153                         &ia32_fp_cw_regs[REG_FPCW]);
 154 }
 155
 156
 157 /**
 158  * Returns gp_noreg or fp_noreg, depending in input requirements.
 159  */
 160 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 161         const arch_register_req_t *req;
 162
 163         req = arch_get_register_req(cg->arch_env, irn, pos);
 164         assert(req != NULL && "Missing register requirements");
 165         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 166                 return ia32_new_NoReg_gp(cg);
 167
 168         return ia32_new_NoReg_fp(cg);
 169 }
 170
 171 /**************************************************
 172  *                         _ _              _  __
 173  *                        | | |            (_)/ _|
 174  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 175  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 176  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 177  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 178  *            __/ |
 179  *           |___/
 180  **************************************************/
 181
 182 /**
 183  * Return register requirements for an ia32 node.
 184  * If the node returns a tuple (mode_T) then the proj's
 185  * will be asked for this information.
 186  */
 187 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self,
 188                                                        const ir_node *node,
 189                                                                                                            int pos)
 190 {
 191         long node_pos = pos == -1 ? 0 : pos;
 192         ir_mode *mode     = is_Block(node) ? NULL : get_irn_mode(node);
 193         (void) self;
 194
 195         if (is_Block(node) || mode == mode_X) {
 196                 return arch_no_register_req;
 197         }
 198
 199         if (mode == mode_T && pos < 0) {
 200                 return arch_no_register_req;
 201         }
 202
 203         if (is_Proj(node)) {
 204                 if(mode == mode_M)
 205                         return arch_no_register_req;
 206
 207                 if(pos >= 0) {
 208                         return arch_no_register_req;
 209                 }
 210
 211                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 212                 node     = skip_Proj_const(node);
 213         }
 214
 215         if (is_ia32_irn(node)) {
 216                 const arch_register_req_t *req;
 217                 if(pos >= 0)
 218                         req = get_ia32_in_req(node, pos);
 219                 else
 220                         req = get_ia32_out_req(node, node_pos);
 221
 222                 assert(req != NULL);
 223
 224                 return req;
 225         }
 226
 227         /* unknowns should be transformed already */
 228         assert(!is_Unknown(node));
 229
 230         return arch_no_register_req;
 231 }
 232
 233 static void ia32_set_irn_reg(const void *self, ir_node *irn,
 234                              const arch_register_t *reg)
 235 {
 236         int                   pos = 0;
 237         (void) self;
 238
 239         if (get_irn_mode(irn) == mode_X) {
 240                 return;
 241         }
 242
 243         if (is_Proj(irn)) {
 244                 pos = get_Proj_proj(irn);
 245                 irn = skip_Proj(irn);
 246         }
 247
 248         if (is_ia32_irn(irn)) {
 249                 const arch_register_t **slots;
 250
 251                 slots      = get_ia32_slots(irn);
 252                 slots[pos] = reg;
 253         } else {
 254                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 255         }
 256 }
 257
 258 static const arch_register_t *ia32_get_irn_reg(const void *self,
 259                                                const ir_node *irn)
 260 {
 261         int pos = 0;
 262         const arch_register_t *reg = NULL;
 263         (void) self;
 264
 265         if (is_Proj(irn)) {
 266
 267                 if (get_irn_mode(irn) == mode_X) {
 268                         return NULL;
 269                 }
 270
 271                 pos = get_Proj_proj(irn);
 272                 irn = skip_Proj_const(irn);
 273         }
 274
 275         if (is_ia32_irn(irn)) {
 276                 const arch_register_t **slots;
 277                 slots = get_ia32_slots(irn);
 278                 reg   = slots[pos];
 279         } else {
 280                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 281         }
 282
 283         return reg;
 284 }
 285
 286 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 287         arch_irn_class_t classification = arch_irn_class_normal;
 288         (void) self;
 289
 290         irn = skip_Proj_const(irn);
 291
 292         if (is_cfop(irn))
 293                 classification |= arch_irn_class_branch;
 294
 295         if (! is_ia32_irn(irn))
 296                 return classification & ~arch_irn_class_normal;
 297
 298         if (is_ia32_Cnst(irn))
 299                 classification |= arch_irn_class_const;
 300
 301         if (is_ia32_Ld(irn))
 302                 classification |= arch_irn_class_load;
 303
 304         if (is_ia32_St(irn))
 305                 classification |= arch_irn_class_store;
 306
 307         if (is_ia32_need_stackent(irn))
 308                 classification |= arch_irn_class_reload;
 309
 310         return classification;
 311 }
 312
 313 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 314         arch_irn_flags_t flags = arch_irn_flags_none;
 315         (void) self;
 316
 317         if (is_Unknown(irn))
 318                 return arch_irn_flags_ignore;
 319
 320         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 321                 ir_node *pred = get_Proj_pred(irn);
 322
 323                 if(is_ia32_irn(pred)) {
 324                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 325                 }
 326
 327                 irn = pred;
 328         }
 329
 330         if (is_ia32_irn(irn)) {
 331                 flags |= get_ia32_flags(irn);
 332         }
 333
 334         return flags;
 335 }
 336
 337 /**
 338  * The IA32 ABI callback object.
 339  */
 340 typedef struct {
 341         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 342         const arch_isa_t *isa;           /**< The ISA handle. */
 343         const arch_env_t *aenv;          /**< The architecture environment. */
 344         ir_graph *irg;                   /**< The associated graph. */
 345 } ia32_abi_env_t;
 346
 347 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 348         (void) self;
 349         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 350 }
 351
 352 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 353         (void) self;
 354         set_ia32_frame_ent(irn, ent);
 355 }
 356
 357 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias) {
 358         const ia32_irn_ops_t *ops = self;
 359
 360         if (get_ia32_frame_ent(irn)) {
 361                 ia32_am_flavour_t am_flav;
 362
 363                 if (is_ia32_Pop(irn)) {
 364                         int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 365                         if (omit_fp) {
 366                                 /* Pop nodes modify the stack pointer before calculating the destination
 367                                  * address, so fix this here
 368                                  */
 369                                 bias -= 4;
 370                         }
 371                 }
 372
 373                 am_flav  = get_ia32_am_flavour(irn);
 374                 am_flav |= ia32_O;
 375                 set_ia32_am_flavour(irn, am_flav);
 376
 377                 add_ia32_am_offs_int(irn, bias);
 378         }
 379 }
 380
 381 static int ia32_get_sp_bias(const void *self, const ir_node *node)
 382 {
 383         (void) self;
 384
 385         if (is_ia32_Push(node))
 386                 return 4;
 387
 388         if (is_ia32_Pop(node))
 389                 return -4;
 390
 391         return 0;
 392 }
 393
 394 /**
 395  * Put all registers which are saved by the prologue/epilogue in a set.
 396  *
 397  * @param self  The callback object.
 398  * @param s     The result set.
 399  */
 400 static void ia32_abi_dont_save_regs(void *self, pset *s)
 401 {
 402         ia32_abi_env_t *env = self;
 403         if(env->flags.try_omit_fp)
 404                 pset_insert_ptr(s, env->isa->bp);
 405 }
 406
 407 /**
 408  * Generate the routine prologue.
 409  *
 410  * @param self    The callback object.
 411  * @param mem     A pointer to the mem node. Update this if you define new memory.
 412  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 413  *
 414  * @return        The register which shall be used as a stack frame base.
 415  *
 416  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 417  */
 418 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 419 {
 420         ia32_abi_env_t *env = self;
 421         const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 422         ia32_code_gen_t *cg = isa->cg;
 423
 424         if (! env->flags.try_omit_fp) {
 425                 ir_node *bl      = get_irg_start_block(env->irg);
 426                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 427                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 428                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 429                 ir_node *push;
 430
 431                 /* ALL nodes representing bp must be set to ignore. */
 432                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 433
 434                 /* push ebp */
 435                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, curr_bp, curr_sp, *mem);
 436                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 437                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 438
 439                 /* the push must have SP out register */
 440                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 441                 set_ia32_flags(push, arch_irn_flags_ignore);
 442
 443                 /* move esp to ebp */
 444                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 445                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 446                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 447                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 448
 449                 /* beware: the copy must be done before any other sp use */
 450                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 451                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 452                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 453                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 454
 455                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 456                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 457
 458                 return env->isa->bp;
 459         }
 460
 461         return env->isa->sp;
 462 }
 463
 464 /**
 465  * Generate the routine epilogue.
 466  * @param self    The callback object.
 467  * @param bl      The block for the epilog
 468  * @param mem     A pointer to the mem node. Update this if you define new memory.
 469  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 470  * @return        The register which shall be used as a stack frame base.
 471  *
 472  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 473  */
 474 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 475 {
 476         ia32_abi_env_t *env     = self;
 477         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 478         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 479
 480         if (env->flags.try_omit_fp) {
 481                 /* simply remove the stack frame here */
 482                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 483                 add_irn_dep(curr_sp, *mem);
 484         } else {
 485                 const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 486                 ia32_code_gen_t *cg = isa->cg;
 487                 ir_mode          *mode_bp = env->isa->bp->reg_class->mode;
 488
 489                 /* gcc always emits a leave at the end of a routine */
 490                 if (1 || ARCH_AMD(isa->opt_arch)) {
 491                         ir_node *leave;
 492
 493                         /* leave */
 494                         leave   = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, curr_bp);
 495                         set_ia32_flags(leave, arch_irn_flags_ignore);
 496                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 497                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 498                 } else {
 499                         ir_node *noreg = ia32_new_NoReg_gp(cg);
 500                         ir_node *pop;
 501
 502                         /* copy ebp to esp */
 503                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 504
 505                         /* pop ebp */
 506                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, noreg, noreg, curr_sp, *mem);
 507                         set_ia32_flags(pop, arch_irn_flags_ignore);
 508                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 509                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 510
 511                         *mem = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 512                 }
 513                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 514                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 515         }
 516
 517         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 518         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 519 }
 520
 521 /**
 522  * Initialize the callback object.
 523  * @param call The call object.
 524  * @param aenv The architecture environment.
 525  * @param irg  The graph with the method.
 526  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 527  */
 528 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 529 {
 530         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 531         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 532         env->flags = fl.bits;
 533         env->irg   = irg;
 534         env->aenv  = aenv;
 535         env->isa   = aenv->isa;
 536         return env;
 537 }
 538
 539 /**
 540  * Destroy the callback object.
 541  * @param self The callback object.
 542  */
 543 static void ia32_abi_done(void *self) {
 544         free(self);
 545 }
 546
 547 /**
 548  * Produces the type which sits between the stack args and the locals on the stack.
 549  * it will contain the return address and space to store the old base pointer.
 550  * @return The Firm type modeling the ABI between type.
 551  */
 552 static ir_type *ia32_abi_get_between_type(void *self)
 553 {
 554 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 555         static ir_type *omit_fp_between_type = NULL;
 556         static ir_type *between_type         = NULL;
 557
 558         ia32_abi_env_t *env = self;
 559
 560         if (! between_type) {
 561                 ir_entity *old_bp_ent;
 562                 ir_entity *ret_addr_ent;
 563                 ir_entity *omit_fp_ret_addr_ent;
 564
 565                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 566                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 567
 568                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 569                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 570                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 571
 572                 set_entity_offset(old_bp_ent, 0);
 573                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 574                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 575                 set_type_state(between_type, layout_fixed);
 576
 577                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 578                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 579
 580                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 581                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 582                 set_type_state(omit_fp_between_type, layout_fixed);
 583         }
 584
 585         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 586 #undef IDENT
 587 }
 588
 589 /**
 590  * Get the estimated cycle count for @p irn.
 591  *
 592  * @param self The this pointer.
 593  * @param irn  The node.
 594  *
 595  * @return     The estimated cycle count for this operation
 596  */
 597 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 598 {
 599         int cost;
 600         ia32_op_type_t op_tp;
 601         const ia32_irn_ops_t *ops = self;
 602
 603         if (is_Proj(irn))
 604                 return 0;
 605         if (!is_ia32_irn(irn))
 606                 return 0;
 607
 608         assert(is_ia32_irn(irn));
 609
 610         cost  = get_ia32_latency(irn);
 611         op_tp = get_ia32_op_type(irn);
 612
 613         if (is_ia32_CopyB(irn)) {
 614                 cost = 250;
 615                 if (ARCH_INTEL(ops->cg->arch))
 616                         cost += 150;
 617         }
 618         else if (is_ia32_CopyB_i(irn)) {
 619                 int size = get_tarval_long(get_ia32_Immop_tarval(irn));
 620                 cost     = 20 + (int)ceil((4/3) * size);
 621                 if (ARCH_INTEL(ops->cg->arch))
 622                         cost += 150;
 623         }
 624         /* in case of address mode operations add additional cycles */
 625         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 626                 /*
 627                         In case of stack access and access to fixed addresses add 5 cycles
 628                         (we assume they are in cache), other memory operations cost 20
 629                         cycles.
 630                 */
 631                 if(is_ia32_use_frame(irn) ||
 632                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 633                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 634                         cost += 5;
 635                 } else {
 636                         cost += 20;
 637                 }
 638         }
 639
 640         return cost;
 641 }
 642
 643 /**
 644  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 645  *
 646  * @param irn       The original operation
 647  * @param i         Index of the argument we want the inverse operation to yield
 648  * @param inverse   struct to be filled with the resulting inverse op
 649  * @param obstack   The obstack to use for allocation of the returned nodes array
 650  * @return          The inverse operation or NULL if operation invertible
 651  */
 652 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 653         ir_graph *irg;
 654         ir_mode  *mode;
 655         ir_mode  *irn_mode;
 656         ir_node  *block, *noreg, *nomem;
 657         dbg_info *dbg;
 658         (void) self;
 659
 660         /* we cannot invert non-ia32 irns */
 661         if (! is_ia32_irn(irn))
 662                 return NULL;
 663
 664         /* operand must always be a real operand (not base, index or mem) */
 665         if (i != 2 && i != 3)
 666                 return NULL;
 667
 668         /* we don't invert address mode operations */
 669         if (get_ia32_op_type(irn) != ia32_Normal)
 670                 return NULL;
 671
 672         irg      = get_irn_irg(irn);
 673         block    = get_nodes_block(irn);
 674         mode     = get_irn_mode(irn);
 675         irn_mode = get_irn_mode(irn);
 676         noreg    = get_irn_n(irn, 0);
 677         nomem    = new_r_NoMem(irg);
 678         dbg      = get_irn_dbg_info(irn);
 679
 680         /* initialize structure */
 681         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 682         inverse->costs = 0;
 683         inverse->n     = 1;
 684
 685         switch (get_ia32_irn_opcode(irn)) {
 686                 case iro_ia32_Add:
 687                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 688                                 /* we have an add with a const here */
 689                                 /* invers == add with negated const */
 690                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 691                                 inverse->costs   += 1;
 692                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 693                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 694                                 set_ia32_commutative(inverse->nodes[0]);
 695                         }
 696                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 697                                 /* we have an add with a symconst here */
 698                                 /* invers == sub with const */
 699                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 700                                 inverse->costs   += 2;
 701                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 702                         }
 703                         else {
 704                                 /* normal add: inverse == sub */
 705                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, (ir_node*) irn, get_irn_n(irn, i ^ 1), nomem);
 706                                 inverse->costs   += 2;
 707                         }
 708                         break;
 709                 case iro_ia32_Sub:
 710                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 711                                 /* we have a sub with a const/symconst here */
 712                                 /* invers == add with this const */
 713                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 714                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 715                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 716                         }
 717                         else {
 718                                 /* normal sub */
 719                                 if (i == 2) {
 720                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, (ir_node*) irn, get_irn_n(irn, 3), nomem);
 721                                 }
 722                                 else {
 723                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, get_irn_n(irn, 2), (ir_node*) irn, nomem);
 724                                 }
 725                                 inverse->costs += 1;
 726                         }
 727                         break;
 728                 case iro_ia32_Xor:
 729                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 730                                 /* xor with const: inverse = xor */
 731                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 732                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 733                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 734                         }
 735                         else {
 736                                 /* normal xor */
 737                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, (ir_node *) irn, get_irn_n(irn, i), nomem);
 738                                 inverse->costs   += 1;
 739                         }
 740                         break;
 741                 case iro_ia32_Not: {
 742                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, noreg, noreg, (ir_node*) irn, nomem);
 743                         inverse->costs   += 1;
 744                         break;
 745                 }
 746                 case iro_ia32_Neg: {
 747                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, noreg, noreg, (ir_node*) irn, nomem);
 748                         inverse->costs   += 1;
 749                         break;
 750                 }
 751                 default:
 752                         /* inverse operation not supported */
 753                         return NULL;
 754         }
 755
 756         return inverse;
 757 }
 758
 759 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 760 {
 761         if(mode_is_float(mode))
 762                 return mode_D;
 763
 764         return mode_Iu;
 765 }
 766
 767 /**
 768  * Get the mode that should be used for spilling value node
 769  */
 770 static ir_mode *get_spill_mode(const ir_node *node)
 771 {
 772         ir_mode *mode = get_irn_mode(node);
 773         return get_spill_mode_mode(mode);
 774 }
 775
 776 /**
 777  * Checks whether an addressmode reload for a node with mode mode is compatible
 778  * with a spillslot of mode spill_mode
 779  */
 780 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 781 {
 782         if(mode_is_float(mode)) {
 783                 return mode == spillmode;
 784         } else {
 785                 return 1;
 786         }
 787 }
 788
 789 /**
 790  * Check if irn can load it's operand at position i from memory (source addressmode).
 791  * @param self   Pointer to irn ops itself
 792  * @param irn    The irn to be checked
 793  * @param i      The operands position
 794  * @return Non-Zero if operand can be loaded
 795  */
 796 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 797         ir_node *op = get_irn_n(irn, i);
 798         const ir_mode *mode = get_irn_mode(op);
 799         const ir_mode *spillmode = get_spill_mode(op);
 800         (void) self;
 801
 802         if (! is_ia32_irn(irn)                            ||  /* must be an ia32 irn */
 803                 get_irn_arity(irn) != 5                       ||  /* must be a binary operation */
 804                 get_ia32_op_type(irn) != ia32_Normal          ||  /* must not already be a addressmode irn */
 805                 ! (get_ia32_am_support(irn) & ia32_am_Source) ||  /* must be capable of source addressmode */
 806                 ! ia32_is_spillmode_compatible(mode, spillmode) ||
 807                 (i != 2 && i != 3)                            ||  /* a "real" operand position must be requested */
 808                 is_ia32_use_frame(irn))                           /* must not already use frame */
 809                 return 0;
 810
 811         if(i == 2) {
 812                 const arch_register_req_t *req;
 813                 if(!is_ia32_commutative(irn))
 814                         return 0;
 815                 /* we can't swap left/right for limited registers
 816                  * (As this (currently) breaks constraint handling copies)
 817                  */
 818                 req = get_ia32_in_req(irn, 2);
 819                 if(req->type & arch_register_req_type_limited) {
 820                         return 0;
 821                 }
 822         }
 823
 824         return 1;
 825 }
 826
 827 static void ia32_perform_memory_operand(const void *self, ir_node *irn,
 828                                         ir_node *spill, unsigned int i)
 829 {
 830         const ia32_irn_ops_t *ops = self;
 831         ia32_code_gen_t      *cg  = ops->cg;
 832
 833         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 834
 835         if (i == 2) {
 836                 ia32_swap_left_right(irn);
 837         }
 838
 839         set_ia32_op_type(irn, ia32_AddrModeS);
 840         set_ia32_am_flavour(irn, ia32_B);
 841         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 842         set_ia32_use_frame(irn);
 843         set_ia32_need_stackent(irn);
 844
 845         set_irn_n(irn, 0, get_irg_frame(get_irn_irg(irn)));
 846         set_irn_n(irn, 3, ia32_get_admissible_noreg(cg, irn, 3));
 847         set_irn_n(irn, 4, spill);
 848
 849         /* immediates are only allowed on the right side */
 850         if(i == 2 && is_ia32_Immediate(get_irn_n(irn, 2))) {
 851                 ia32_swap_left_right(irn);
 852         }
 853 }
 854
 855 static const be_abi_callbacks_t ia32_abi_callbacks = {
 856         ia32_abi_init,
 857         ia32_abi_done,
 858         ia32_abi_get_between_type,
 859         ia32_abi_dont_save_regs,
 860         ia32_abi_prologue,
 861         ia32_abi_epilogue
 862 };
 863
 864 /* fill register allocator interface */
 865
 866 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 867         ia32_get_irn_reg_req,
 868         ia32_set_irn_reg,
 869         ia32_get_irn_reg,
 870         ia32_classify,
 871         ia32_get_flags,
 872         ia32_get_frame_entity,
 873         ia32_set_frame_entity,
 874         ia32_set_frame_offset,
 875         ia32_get_sp_bias,
 876         ia32_get_inverse,
 877         ia32_get_op_estimated_cost,
 878         ia32_possible_memory_operand,
 879         ia32_perform_memory_operand,
 880 };
 881
 882 ia32_irn_ops_t ia32_irn_ops = {
 883         &ia32_irn_ops_if,
 884         NULL
 885 };
 886
 887
 888
 889 /**************************************************
 890  *                _                         _  __
 891  *               | |                       (_)/ _|
 892  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 893  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 894  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 895  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 896  *                        __/ |
 897  *                       |___/
 898  **************************************************/
 899
 900 /**
 901  * Transforms the standard firm graph into
 902  * an ia32 firm graph
 903  */
 904 static void ia32_prepare_graph(void *self) {
 905         ia32_code_gen_t *cg = self;
 906
 907         ir_lower_mode_b(cg->irg, mode_Iu, 0);
 908         /* do local optimisations */
 909         optimize_graph_df(cg->irg);
 910         if(cg->dump)
 911                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 912
 913         /* transform nodes into assembler instructions */
 914         ia32_transform_graph(cg);
 915
 916         /* do local optimisations (mainly CSE) */
 917         optimize_graph_df(cg->irg);
 918
 919         if (cg->dump)
 920                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 921
 922         /* optimize address mode */
 923         ia32_optimize_graph(cg);
 924
 925         if (cg->dump)
 926                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 927
 928         /* do code placement, to optimize the position of constants */
 929         place_code(cg->irg);
 930
 931         if (cg->dump)
 932                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 933 }
 934
 935 /**
 936  * Dummy functions for hooks we don't need but which must be filled.
 937  */
 938 static void ia32_before_sched(void *self) {
 939         (void) self;
 940 }
 941
 942 /**
 943  * Called before the register allocator.
 944  * Calculate a block schedule here. We need it for the x87
 945  * simulator and the emitter.
 946  */
 947 static void ia32_before_ra(void *self) {
 948         ia32_code_gen_t *cg              = self;
 949
 950         /* setup fpu rounding modes */
 951         ia32_setup_fpu_mode(cg);
 952 }
 953
 954
 955 /**
 956  * Transforms a be_Reload into a ia32 Load.
 957  */
 958 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
 959         ir_graph *irg        = get_irn_irg(node);
 960         dbg_info *dbg        = get_irn_dbg_info(node);
 961         ir_node *block       = get_nodes_block(node);
 962         ir_entity *ent       = be_get_frame_entity(node);
 963         ir_mode *mode        = get_irn_mode(node);
 964         ir_mode *spillmode   = get_spill_mode(node);
 965         ir_node *noreg       = ia32_new_NoReg_gp(cg);
 966         ir_node *sched_point = NULL;
 967         ir_node *ptr         = get_irg_frame(irg);
 968         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
 969         ir_node *new_op, *proj;
 970         const arch_register_t *reg;
 971
 972         if (sched_is_scheduled(node)) {
 973                 sched_point = sched_prev(node);
 974         }
 975
 976         if (mode_is_float(spillmode)) {
 977                 if (USE_SSE2(cg))
 978                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem);
 979                 else
 980                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
 981         }
 982         else if (get_mode_size_bits(spillmode) == 128) {
 983                 // Reload 128 bit sse registers
 984                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
 985         }
 986         else
 987                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
 988
 989         set_ia32_op_type(new_op, ia32_AddrModeS);
 990         set_ia32_am_flavour(new_op, ia32_B);
 991         set_ia32_ls_mode(new_op, spillmode);
 992         set_ia32_frame_ent(new_op, ent);
 993         set_ia32_use_frame(new_op);
 994
 995         DBG_OPT_RELOAD2LD(node, new_op);
 996
 997         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
 998
 999         if (sched_point) {
1000                 sched_add_after(sched_point, new_op);
1001 #ifdef SCHEDULE_PROJS
1002                 sched_add_after(new_op, proj);
1003 #endif
1004                 sched_remove(node);
1005         }
1006
1007         /* copy the register from the old node to the new Load */
1008         reg = arch_get_irn_register(cg->arch_env, node);
1009         arch_set_irn_register(cg->arch_env, new_op, reg);
1010
1011         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1012
1013         exchange(node, proj);
1014 }
1015
1016 /**
1017  * Transforms a be_Spill node into a ia32 Store.
1018  */
1019 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1020         ir_graph *irg  = get_irn_irg(node);
1021         dbg_info *dbg  = get_irn_dbg_info(node);
1022         ir_node *block = get_nodes_block(node);
1023         ir_entity *ent = be_get_frame_entity(node);
1024         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1025         ir_mode *mode  = get_spill_mode(spillval);
1026         ir_node *noreg = ia32_new_NoReg_gp(cg);
1027         ir_node *nomem = new_rd_NoMem(irg);
1028         ir_node *ptr   = get_irg_frame(irg);
1029         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1030         ir_node *store;
1031         ir_node *sched_point = NULL;
1032
1033         if (sched_is_scheduled(node)) {
1034                 sched_point = sched_prev(node);
1035         }
1036
1037         /* No need to spill unknown values... */
1038         if(is_ia32_Unknown_GP(val) ||
1039                 is_ia32_Unknown_VFP(val) ||
1040                 is_ia32_Unknown_XMM(val)) {
1041                 store = nomem;
1042                 if(sched_point)
1043                         sched_remove(node);
1044
1045                 exchange(node, store);
1046                 return;
1047         }
1048
1049         if (mode_is_float(mode)) {
1050                 if (USE_SSE2(cg))
1051                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, val, nomem);
1052                 else
1053                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, val, nomem, mode);
1054         } else if (get_mode_size_bits(mode) == 128) {
1055                 // Spill 128 bit SSE registers
1056                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, val, nomem);
1057         } else if (get_mode_size_bits(mode) == 8) {
1058                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, val, nomem);
1059         } else {
1060                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, val, nomem);
1061         }
1062
1063         set_ia32_op_type(store, ia32_AddrModeD);
1064         set_ia32_am_flavour(store, ia32_B);
1065         set_ia32_ls_mode(store, mode);
1066         set_ia32_frame_ent(store, ent);
1067         set_ia32_use_frame(store);
1068         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1069         DBG_OPT_SPILL2ST(node, store);
1070
1071         if (sched_point) {
1072                 sched_add_after(sched_point, store);
1073                 sched_remove(node);
1074         }
1075
1076         exchange(node, store);
1077 }
1078
1079 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1080         ir_graph *irg = get_irn_irg(node);
1081         dbg_info *dbg = get_irn_dbg_info(node);
1082         ir_node *block = get_nodes_block(node);
1083         ir_node *noreg = ia32_new_NoReg_gp(cg);
1084         ir_node *frame = get_irg_frame(irg);
1085
1086         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, noreg, sp, mem);
1087
1088         set_ia32_frame_ent(push, ent);
1089         set_ia32_use_frame(push);
1090         set_ia32_op_type(push, ia32_AddrModeS);
1091         set_ia32_am_flavour(push, ia32_B);
1092         set_ia32_ls_mode(push, mode_Is);
1093
1094         sched_add_before(schedpoint, push);
1095         return push;
1096 }
1097
1098 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1099         ir_graph *irg = get_irn_irg(node);
1100         dbg_info *dbg = get_irn_dbg_info(node);
1101         ir_node *block = get_nodes_block(node);
1102         ir_node *noreg = ia32_new_NoReg_gp(cg);
1103         ir_node *frame = get_irg_frame(irg);
1104
1105         ir_node *pop = new_rd_ia32_Pop(dbg, irg, block, frame, noreg, sp, new_NoMem());
1106
1107         set_ia32_frame_ent(pop, ent);
1108         set_ia32_use_frame(pop);
1109         set_ia32_op_type(pop, ia32_AddrModeD);
1110         set_ia32_am_flavour(pop, ia32_am_OB);
1111         set_ia32_ls_mode(pop, mode_Is);
1112
1113         sched_add_before(schedpoint, pop);
1114
1115         return pop;
1116 }
1117
1118 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1119         ir_graph *irg = get_irn_irg(node);
1120         dbg_info *dbg = get_irn_dbg_info(node);
1121         ir_node *block = get_nodes_block(node);
1122         ir_mode *spmode = mode_Iu;
1123         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1124         ir_node *sp;
1125
1126         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1127         arch_set_irn_register(cg->arch_env, sp, spreg);
1128
1129         return sp;
1130 }
1131
1132 /**
1133  * Transform memperm, currently we do this the ugly way and produce
1134  * push/pop into/from memory cascades. This is possible without using
1135  * any registers.
1136  */
1137 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1138         ir_graph *irg = get_irn_irg(node);
1139         ir_node *block = get_nodes_block(node);
1140         ir_node *in[1];
1141         ir_node *keep;
1142         int i, arity;
1143         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1144         const ir_edge_t *edge;
1145         const ir_edge_t *next;
1146         ir_node **pops;
1147
1148         arity = be_get_MemPerm_entity_arity(node);
1149         pops = alloca(arity * sizeof(pops[0]));
1150
1151         // create pushs
1152         for(i = 0; i < arity; ++i) {
1153                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1154                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1155                 ir_type *enttype = get_entity_type(inent);
1156                 int entbits = get_type_size_bits(enttype);
1157                 int entbits2 = get_type_size_bits(get_entity_type(outent));
1158                 ir_node *mem = get_irn_n(node, i + 1);
1159                 ir_node *push;
1160
1161                 /* work around cases where entities have different sizes */
1162                 if(entbits2 < entbits)
1163                         entbits = entbits2;
1164                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1165
1166                 push = create_push(cg, node, node, sp, mem, inent);
1167                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1168                 if(entbits == 64) {
1169                         // add another push after the first one
1170                         push = create_push(cg, node, node, sp, mem, inent);
1171                         add_ia32_am_offs_int(push, 4);
1172                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1173                 }
1174
1175                 set_irn_n(node, i, new_Bad());
1176         }
1177
1178         // create pops
1179         for(i = arity - 1; i >= 0; --i) {
1180                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1181                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1182                 ir_type *enttype = get_entity_type(outent);
1183                 int entbits = get_type_size_bits(enttype);
1184                 int entbits2 = get_type_size_bits(get_entity_type(inent));
1185                 ir_node *pop;
1186
1187                 /* work around cases where entities have different sizes */
1188                 if(entbits2 < entbits)
1189                         entbits = entbits2;
1190                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1191
1192                 pop = create_pop(cg, node, node, sp, outent);
1193                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1194                 if(entbits == 64) {
1195                         add_ia32_am_offs_int(pop, 4);
1196
1197                         // add another pop after the first one
1198                         pop = create_pop(cg, node, node, sp, outent);
1199                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1200                 }
1201
1202                 pops[i] = pop;
1203         }
1204
1205         in[0] = sp;
1206         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1207         sched_add_before(node, keep);
1208
1209         // exchange memprojs
1210         foreach_out_edge_safe(node, edge, next) {
1211                 ir_node *proj = get_edge_src_irn(edge);
1212                 int p = get_Proj_proj(proj);
1213
1214                 assert(p < arity);
1215
1216                 set_Proj_pred(proj, pops[p]);
1217                 set_Proj_proj(proj, pn_ia32_Pop_M);
1218         }
1219
1220         // remove memperm
1221         arity = get_irn_arity(node);
1222         for(i = 0; i < arity; ++i) {
1223                 set_irn_n(node, i, new_Bad());
1224         }
1225         sched_remove(node);
1226 }
1227
1228 /**
1229  * Block-Walker: Calls the transform functions Spill and Reload.
1230  */
1231 static void ia32_after_ra_walker(ir_node *block, void *env) {
1232         ir_node *node, *prev;
1233         ia32_code_gen_t *cg = env;
1234
1235         /* beware: the schedule is changed here */
1236         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1237                 prev = sched_prev(node);
1238
1239                 if (be_is_Reload(node)) {
1240                         transform_to_Load(cg, node);
1241                 } else if (be_is_Spill(node)) {
1242                         transform_to_Store(cg, node);
1243                 } else if(be_is_MemPerm(node)) {
1244                         transform_MemPerm(cg, node);
1245                 }
1246         }
1247 }
1248
1249 /**
1250  * Collects nodes that need frame entities assigned.
1251  */
1252 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1253 {
1254         be_fec_env_t *env = data;
1255
1256         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1257                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1258                 int align = get_mode_size_bytes(mode);
1259                 be_node_needs_frame_entity(env, node, mode, align);
1260         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1261                   && is_ia32_use_frame(node)) {
1262                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1263                         const ir_mode *mode = get_ia32_ls_mode(node);
1264                         int align = get_mode_size_bytes(mode);
1265                         be_node_needs_frame_entity(env, node, mode, align);
1266                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1267                            || is_ia32_vfld(node)) {
1268                         const ir_mode *mode = get_ia32_ls_mode(node);
1269                         int align = 4;
1270                         be_node_needs_frame_entity(env, node, mode, align);
1271                 } else if(is_ia32_FldCW(node)) {
1272                         const ir_mode *mode = ia32_reg_classes[CLASS_ia32_fp_cw].mode;
1273                         int align = 4;
1274                         be_node_needs_frame_entity(env, node, mode, align);
1275                 } else if (is_ia32_SetST0(node)) {
1276                         const ir_mode *mode = get_ia32_ls_mode(node);
1277                         int align = 4;
1278                         be_node_needs_frame_entity(env, node, mode, align);
1279                 } else {
1280 #ifndef NDEBUG
1281                         assert(is_ia32_St(node) ||
1282                                    is_ia32_xStoreSimple(node) ||
1283                                    is_ia32_vfst(node) ||
1284                                    is_ia32_vfist(node) ||
1285                                is_ia32_GetST0(node) ||
1286                                is_ia32_FnstCW(node));
1287 #endif
1288                 }
1289         }
1290 }
1291
1292 /**
1293  * We transform Spill and Reload here. This needs to be done before
1294  * stack biasing otherwise we would miss the corrected offset for these nodes.
1295  */
1296 static void ia32_after_ra(void *self) {
1297         ia32_code_gen_t *cg = self;
1298         ir_graph *irg = cg->irg;
1299         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1300
1301         /* create and coalesce frame entities */
1302         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1303         be_assign_entities(fec_env);
1304         be_free_frame_entity_coalescer(fec_env);
1305
1306         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1307
1308         ia32_finish_irg(irg, cg);
1309 }
1310
1311 /**
1312  * Last touchups for the graph before emit: x87 simulation to replace the
1313  * virtual with real x87 instructions, creating a block schedule and peephole
1314  * optimisations.
1315  */
1316 static void ia32_finish(void *self) {
1317         ia32_code_gen_t *cg = self;
1318         ir_graph        *irg = cg->irg;
1319
1320         /* we might have to rewrite x87 virtual registers */
1321         if (cg->do_x87_sim) {
1322                 x87_simulate_graph(cg->arch_env, cg->birg);
1323         }
1324
1325         /* create block schedule, this also removes empty blocks which might
1326          * produce critical edges */
1327         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1328
1329         /* do peephole optimisations */
1330         ia32_peephole_optimization(irg, cg);
1331 }
1332
1333 /**
1334  * Emits the code, closes the output file and frees
1335  * the code generator interface.
1336  */
1337 static void ia32_codegen(void *self) {
1338         ia32_code_gen_t *cg = self;
1339         ir_graph        *irg = cg->irg;
1340
1341         ia32_gen_routine(cg, irg);
1342
1343         cur_reg_set = NULL;
1344
1345         /* remove it from the isa */
1346         cg->isa->cg = NULL;
1347
1348         assert(ia32_current_cg == cg);
1349         ia32_current_cg = NULL;
1350
1351         /* de-allocate code generator */
1352         del_set(cg->reg_set);
1353         free(cg);
1354 }
1355
1356 static void *ia32_cg_init(be_irg_t *birg);
1357
1358 static const arch_code_generator_if_t ia32_code_gen_if = {
1359         ia32_cg_init,
1360         NULL,                /* before abi introduce hook */
1361         ia32_prepare_graph,
1362         NULL,                /* spill */
1363         ia32_before_sched,   /* before scheduling hook */
1364         ia32_before_ra,      /* before register allocation hook */
1365         ia32_after_ra,       /* after register allocation hook */
1366         ia32_finish,         /* called before codegen */
1367         ia32_codegen         /* emit && done */
1368 };
1369
1370 /**
1371  * Initializes a IA32 code generator.
1372  */
1373 static void *ia32_cg_init(be_irg_t *birg) {
1374         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1375         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1376
1377         cg->impl      = &ia32_code_gen_if;
1378         cg->irg       = birg->irg;
1379         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1380         cg->arch_env  = birg->main_env->arch_env;
1381         cg->isa       = isa;
1382         cg->birg      = birg;
1383         cg->blk_sched = NULL;
1384         cg->fp_kind   = isa->fp_kind;
1385         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1386
1387         /* copy optimizations from isa for easier access */
1388         cg->opt      = isa->opt;
1389         cg->arch     = isa->arch;
1390         cg->opt_arch = isa->opt_arch;
1391
1392         /* enter it */
1393         isa->cg = cg;
1394
1395 #ifndef NDEBUG
1396         if (isa->name_obst) {
1397                 obstack_free(isa->name_obst, NULL);
1398                 obstack_init(isa->name_obst);
1399         }
1400 #endif /* NDEBUG */
1401
1402         cur_reg_set = cg->reg_set;
1403
1404         ia32_irn_ops.cg = cg;
1405
1406         assert(ia32_current_cg == NULL);
1407         ia32_current_cg = cg;
1408
1409         return (arch_code_generator_t *)cg;
1410 }
1411
1412
1413
1414 /*****************************************************************
1415  *  ____             _                  _   _____  _____
1416  * |  _ \           | |                | | |_   _|/ ____|  /\
1417  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1418  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1419  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1420  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1421  *
1422  *****************************************************************/
1423
1424 /**
1425  * Set output modes for GCC
1426  */
1427 static const tarval_mode_info mo_integer = {
1428         TVO_DECIMAL,
1429         NULL,
1430         NULL,
1431 };
1432
1433 /*
1434  * set the tarval output mode of all integer modes to decimal
1435  */
1436 static void set_tarval_output_modes(void)
1437 {
1438         int i;
1439
1440         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1441                 ir_mode *mode = get_irp_mode(i);
1442
1443                 if (mode_is_int(mode))
1444                         set_tarval_mode_output_option(mode, &mo_integer);
1445         }
1446 }
1447
1448 const arch_isa_if_t ia32_isa_if;
1449
1450 /**
1451  * The template that generates a new ISA object.
1452  * Note that this template can be changed by command line
1453  * arguments.
1454  */
1455 static ia32_isa_t ia32_isa_template = {
1456         {
1457                 &ia32_isa_if,            /* isa interface implementation */
1458                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1459                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1460                 -1,                      /* stack direction */
1461                 NULL,                    /* main environment */
1462                 7,                       /* costs for a spill instruction */
1463                 5,                       /* costs for a reload instruction */
1464         },
1465         NULL_EMITTER,                /* emitter environment */
1466         NULL,                    /* 16bit register names */
1467         NULL,                    /* 8bit register names */
1468         NULL,                    /* 8bit register names high */
1469         NULL,                    /* types */
1470         NULL,                    /* tv_ents */
1471         (0                 |
1472         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on */
1473         IA32_OPT_DOAM      |     /* optimize address mode                            default: on */
1474         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on */
1475         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on */
1476         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on */
1477         IA32_OPT_PUSHARGS),      /* create pushs for function argument passing,      default: on */
1478         arch_pentium_4,          /* instruction architecture */
1479         arch_pentium_4,          /* optimize for architecture */
1480         fp_x87,                  /* floating point mode */
1481         NULL,                    /* current code generator */
1482 #ifndef NDEBUG
1483         NULL,                    /* name obstack */
1484         0                        /* name obst size */
1485 #endif
1486 };
1487
1488 /**
1489  * Initializes the backend ISA.
1490  */
1491 static void *ia32_init(FILE *file_handle) {
1492         static int inited = 0;
1493         ia32_isa_t *isa;
1494
1495         if (inited)
1496                 return NULL;
1497         inited = 1;
1498
1499         set_tarval_output_modes();
1500
1501         isa = xmalloc(sizeof(*isa));
1502         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1503
1504         if(mode_fpcw == NULL) {
1505                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1506         }
1507
1508         ia32_register_init();
1509         ia32_create_opcodes();
1510
1511         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1512             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1513                 /* no SSE2 for these cpu's */
1514                 isa->fp_kind = fp_x87;
1515
1516         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1517                 /* Pentium 4 don't like inc and dec instructions */
1518                 isa->opt &= ~IA32_OPT_INCDEC;
1519         }
1520
1521         be_emit_init_env(&isa->emit, file_handle);
1522         isa->regs_16bit     = pmap_create();
1523         isa->regs_8bit      = pmap_create();
1524         isa->regs_8bit_high = pmap_create();
1525         isa->types          = pmap_create();
1526         isa->tv_ent         = pmap_create();
1527         isa->cpu            = ia32_init_machine_description();
1528
1529         ia32_build_16bit_reg_map(isa->regs_16bit);
1530         ia32_build_8bit_reg_map(isa->regs_8bit);
1531         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1532
1533 #ifndef NDEBUG
1534         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1535         obstack_init(isa->name_obst);
1536 #endif /* NDEBUG */
1537
1538         ia32_handle_intrinsics();
1539
1540         /* needed for the debug support */
1541         be_gas_emit_switch_section(&isa->emit, GAS_SECTION_TEXT);
1542         be_emit_cstring(&isa->emit, ".Ltext0:\n");
1543         be_emit_write_line(&isa->emit);
1544
1545         /* we mark referenced global entities, so we can only emit those which
1546          * are actually referenced. (Note: you mustn't use the type visited flag
1547          * elsewhere in the backend)
1548          */
1549         inc_master_type_visited();
1550
1551         return isa;
1552 }
1553
1554
1555
1556 /**
1557  * Closes the output file and frees the ISA structure.
1558  */
1559 static void ia32_done(void *self) {
1560         ia32_isa_t *isa = self;
1561
1562         /* emit now all global declarations */
1563         be_gas_emit_decls(&isa->emit, isa->arch_isa.main_env, 1);
1564
1565         pmap_destroy(isa->regs_16bit);
1566         pmap_destroy(isa->regs_8bit);
1567         pmap_destroy(isa->regs_8bit_high);
1568         pmap_destroy(isa->tv_ent);
1569         pmap_destroy(isa->types);
1570
1571 #ifndef NDEBUG
1572         obstack_free(isa->name_obst, NULL);
1573 #endif /* NDEBUG */
1574
1575         be_emit_destroy_env(&isa->emit);
1576
1577         free(self);
1578 }
1579
1580
1581 /**
1582  * Return the number of register classes for this architecture.
1583  * We report always these:
1584  *  - the general purpose registers
1585  *  - the SSE floating point register set
1586  *  - the virtual floating point registers
1587  *  - the SSE vector register set
1588  */
1589 static int ia32_get_n_reg_class(const void *self) {
1590         (void) self;
1591         return N_CLASSES;
1592 }
1593
1594 /**
1595  * Return the register class for index i.
1596  */
1597 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i)
1598 {
1599         (void) self;
1600         assert(i >= 0 && i < N_CLASSES);
1601         return &ia32_reg_classes[i];
1602 }
1603
1604 /**
1605  * Get the register class which shall be used to store a value of a given mode.
1606  * @param self The this pointer.
1607  * @param mode The mode in question.
1608  * @return A register class which can hold values of the given mode.
1609  */
1610 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1611         const ia32_isa_t *isa = self;
1612         if (mode_is_float(mode)) {
1613                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1614         }
1615         else
1616                 return &ia32_reg_classes[CLASS_ia32_gp];
1617 }
1618
1619 /**
1620  * Get the ABI restrictions for procedure calls.
1621  * @param self        The this pointer.
1622  * @param method_type The type of the method (procedure) in question.
1623  * @param abi         The abi object to be modified
1624  */
1625 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1626         const ia32_isa_t *isa = self;
1627         ir_type  *tp;
1628         ir_mode  *mode;
1629         unsigned  cc;
1630         int       n, i, regnum;
1631         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1632
1633         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1634
1635         /* set abi flags for calls */
1636         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1637         call_flags.bits.store_args_sequential = use_push;
1638         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1639         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1640         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1641
1642         /* set parameter passing style */
1643         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1644
1645         if (get_method_variadicity(method_type) == variadicity_variadic) {
1646                 /* pass all parameters of a variadic function on the stack */
1647                 cc = cc_cdecl_set;
1648         } else {
1649                 cc = get_method_calling_convention(method_type);
1650                 if (get_method_additional_properties(method_type) & mtp_property_private) {
1651                         /* set the calling conventions to register parameter */
1652                         cc = (cc & ~cc_bits) | cc_reg_param;
1653                 }
1654         }
1655         n = get_method_n_params(method_type);
1656         for (i = regnum = 0; i < n; i++) {
1657                 const ir_mode         *mode;
1658                 const arch_register_t *reg = NULL;
1659
1660                 tp   = get_method_param_type(method_type, i);
1661                 mode = get_type_mode(tp);
1662                 if (mode != NULL) {
1663                         reg  = ia32_get_RegParam_reg(isa->cg, cc, regnum, mode);
1664                 }
1665                 if (reg != NULL) {
1666                         be_abi_call_param_reg(abi, i, reg);
1667                         ++regnum;
1668                 } else {
1669                         be_abi_call_param_stack(abi, i, 4, 0, 0);
1670                 }
1671         }
1672
1673         /* set return registers */
1674         n = get_method_n_ress(method_type);
1675
1676         assert(n <= 2 && "more than two results not supported");
1677
1678         /* In case of 64bit returns, we will have two 32bit values */
1679         if (n == 2) {
1680                 tp   = get_method_res_type(method_type, 0);
1681                 mode = get_type_mode(tp);
1682
1683                 assert(!mode_is_float(mode) && "two FP results not supported");
1684
1685                 tp   = get_method_res_type(method_type, 1);
1686                 mode = get_type_mode(tp);
1687
1688                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1689
1690                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1691                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1692         }
1693         else if (n == 1) {
1694                 const arch_register_t *reg;
1695
1696                 tp   = get_method_res_type(method_type, 0);
1697                 assert(is_atomic_type(tp));
1698                 mode = get_type_mode(tp);
1699
1700                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1701
1702                 be_abi_call_res_reg(abi, 0, reg);
1703         }
1704 }
1705
1706
1707 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self,
1708                                     const ir_node *irn)
1709 {
1710         (void) self;
1711         (void) irn;
1712         return &ia32_irn_ops;
1713 }
1714
1715 const arch_irn_handler_t ia32_irn_handler = {
1716         ia32_get_irn_ops
1717 };
1718
1719 const arch_irn_handler_t *ia32_get_irn_handler(const void *self)
1720 {
1721         (void) self;
1722         return &ia32_irn_handler;
1723 }
1724
1725 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1726 {
1727         (void) block_env;
1728
1729         if(!is_ia32_irn(irn)) {
1730                 return -1;
1731         }
1732
1733         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1734                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1735                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1736                 || is_ia32_Immediate(irn))
1737                 return 0;
1738
1739         return 1;
1740 }
1741
1742 /**
1743  * Initializes the code generator interface.
1744  */
1745 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1746 {
1747         (void) self;
1748         return &ia32_code_gen_if;
1749 }
1750
1751 /**
1752  * Returns the estimated execution time of an ia32 irn.
1753  */
1754 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1755         const arch_env_t *arch_env = env;
1756         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1757 }
1758
1759 list_sched_selector_t ia32_sched_selector;
1760
1761 /**
1762  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1763  */
1764 static const list_sched_selector_t *ia32_get_list_sched_selector(
1765                 const void *self, list_sched_selector_t *selector)
1766 {
1767         (void) self;
1768         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1769         ia32_sched_selector.exectime              = ia32_sched_exectime;
1770         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1771         return &ia32_sched_selector;
1772 }
1773
1774 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1775 {
1776         (void) self;
1777         return NULL;
1778 }
1779
1780 /**
1781  * Returns the necessary byte alignment for storing a register of given class.
1782  */
1783 static int ia32_get_reg_class_alignment(const void *self,
1784                                         const arch_register_class_t *cls)
1785 {
1786         ir_mode *mode = arch_register_class_mode(cls);
1787         int bytes     = get_mode_size_bytes(mode);
1788         (void) self;
1789
1790         if (mode_is_float(mode) && bytes > 8)
1791                 return 16;
1792         return bytes;
1793 }
1794
1795 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1796                 const void *self, const ir_node *irn)
1797 {
1798         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1799                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1800                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1801                 NULL,
1802         };
1803         static const be_execution_unit_t *_allowed_units_GP[] = {
1804                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1805                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1806                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1807                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1808                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1809                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1810                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1811                 NULL,
1812         };
1813         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1814                 &be_machine_execution_units_DUMMY[0],
1815                 NULL,
1816         };
1817         static const be_execution_unit_t **_units_callret[] = {
1818                 _allowed_units_BRANCH,
1819                 NULL
1820         };
1821         static const be_execution_unit_t **_units_other[] = {
1822                 _allowed_units_GP,
1823                 NULL
1824         };
1825         static const be_execution_unit_t **_units_dummy[] = {
1826                 _allowed_units_DUMMY,
1827                 NULL
1828         };
1829         const be_execution_unit_t ***ret;
1830         (void) self;
1831
1832         if (is_ia32_irn(irn)) {
1833                 ret = get_ia32_exec_units(irn);
1834         }
1835         else if (is_be_node(irn)) {
1836                 if (be_is_Call(irn) || be_is_Return(irn)) {
1837                         ret = _units_callret;
1838                 }
1839                 else if (be_is_Barrier(irn)) {
1840                         ret = _units_dummy;
1841                 }
1842                 else {
1843                          ret = _units_other;
1844                 }
1845         }
1846         else {
1847                 ret = _units_dummy;
1848         }
1849
1850         return ret;
1851 }
1852
1853 /**
1854  * Return the abstract ia32 machine.
1855  */
1856 static const be_machine_t *ia32_get_machine(const void *self) {
1857         const ia32_isa_t *isa = self;
1858         return isa->cpu;
1859 }
1860
1861 /**
1862  * Return irp irgs in the desired order.
1863  */
1864 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1865 {
1866         (void) self;
1867         (void) irg_list;
1868         return NULL;
1869 }
1870
1871 /**
1872  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1873  * @return 1 if allowed, 0 otherwise
1874  */
1875 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
1876 {
1877         ir_node *phi;
1878
1879         (void)sel;
1880         (void)i;
1881         (void)j;
1882
1883 /* we don't want long long and floating point Psi */
1884 #define IS_BAD_PSI_MODE(mode) (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
1885
1886         /* check the Phi nodes */
1887         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1888                 ir_mode *mode = get_irn_mode(phi);
1889
1890                 if (IS_BAD_PSI_MODE(mode))
1891                         return 0;
1892         }
1893
1894 #undef IS_BAD_PSI_MODE
1895
1896         return 1;
1897 }
1898
1899 static ia32_intrinsic_env_t intrinsic_env = {
1900         NULL,    /**< the irg, these entities belong to */
1901         NULL,    /**< entity for first div operand (move into FPU) */
1902         NULL,    /**< entity for second div operand (move into FPU) */
1903         NULL,    /**< entity for converts ll -> d */
1904         NULL,    /**< entity for converts d -> ll */
1905 };
1906
1907 /**
1908  * Returns the libFirm configuration parameter for this backend.
1909  */
1910 static const backend_params *ia32_get_libfirm_params(void) {
1911         static const ir_settings_if_conv_t ifconv = {
1912                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1913                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1914         };
1915         static const ir_settings_arch_dep_t ad = {
1916                 1,  /* also use subs */
1917                 4,  /* maximum shifts */
1918                 31, /* maximum shift amount */
1919
1920                 1,  /* allow Mulhs */
1921                 1,  /* allow Mulus */
1922                 32  /* Mulh allowed up to 32 bit */
1923         };
1924         static backend_params p = {
1925                 1,     /* need dword lowering */
1926                 1,     /* support inline assembly */
1927                 NULL,  /* no additional opcodes */
1928                 NULL,  /* will be set later */
1929                 ia32_create_intrinsic_fkt,
1930                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
1931                 NULL,  /* will be set below */
1932         };
1933
1934         p.dep_param    = &ad;
1935         p.if_conv_info = &ifconv;
1936         return &p;
1937 }
1938
1939 /* instruction set architectures. */
1940 static const lc_opt_enum_int_items_t arch_items[] = {
1941         { "386",        arch_i386, },
1942         { "486",        arch_i486, },
1943         { "pentium",    arch_pentium, },
1944         { "586",        arch_pentium, },
1945         { "pentiumpro", arch_pentium_pro, },
1946         { "686",        arch_pentium_pro, },
1947         { "pentiummmx", arch_pentium_mmx, },
1948         { "pentium2",   arch_pentium_2, },
1949         { "p2",         arch_pentium_2, },
1950         { "pentium3",   arch_pentium_3, },
1951         { "p3",         arch_pentium_3, },
1952         { "pentium4",   arch_pentium_4, },
1953         { "p4",         arch_pentium_4, },
1954         { "pentiumm",   arch_pentium_m, },
1955         { "pm",         arch_pentium_m, },
1956         { "core",       arch_core, },
1957         { "k6",         arch_k6, },
1958         { "athlon",     arch_athlon, },
1959         { "athlon64",   arch_athlon_64, },
1960         { "opteron",    arch_opteron, },
1961         { NULL,         0 }
1962 };
1963
1964 static lc_opt_enum_int_var_t arch_var = {
1965         &ia32_isa_template.arch, arch_items
1966 };
1967
1968 static lc_opt_enum_int_var_t opt_arch_var = {
1969         &ia32_isa_template.opt_arch, arch_items
1970 };
1971
1972 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1973         { "x87" ,    fp_x87 },
1974         { "sse2",    fp_sse2 },
1975         { NULL,      0 }
1976 };
1977
1978 static lc_opt_enum_int_var_t fp_unit_var = {
1979         &ia32_isa_template.fp_kind, fp_unit_items
1980 };
1981
1982 static const lc_opt_enum_int_items_t gas_items[] = {
1983         { "normal",  GAS_FLAVOUR_NORMAL },
1984         { "mingw",   GAS_FLAVOUR_MINGW  },
1985         { NULL,      0 }
1986 };
1987
1988 static lc_opt_enum_int_var_t gas_var = {
1989         (int*) &be_gas_flavour, gas_items
1990 };
1991
1992 static const lc_opt_table_entry_t ia32_options[] = {
1993         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
1994         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
1995         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
1996         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1997         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
1998         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1999         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
2000         LC_OPT_ENT_NEGBIT("nopushargs",  "do not create pushs for function arguments", &ia32_isa_template.opt, IA32_OPT_PUSHARGS),
2001         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
2002         LC_OPT_LAST
2003 };
2004
2005 const arch_isa_if_t ia32_isa_if = {
2006         ia32_init,
2007         ia32_done,
2008         ia32_get_n_reg_class,
2009         ia32_get_reg_class,
2010         ia32_get_reg_class_for_mode,
2011         ia32_get_call_abi,
2012         ia32_get_irn_handler,
2013         ia32_get_code_generator_if,
2014         ia32_get_list_sched_selector,
2015         ia32_get_ilp_sched_selector,
2016         ia32_get_reg_class_alignment,
2017         ia32_get_libfirm_params,
2018         ia32_get_allowed_execution_units,
2019         ia32_get_machine,
2020         ia32_get_irg_list,
2021 };
2022
2023 void ia32_init_emitter(void);
2024 void ia32_init_finish(void);
2025 void ia32_init_optimize(void);
2026 void ia32_init_transform(void);
2027 void ia32_init_x87(void);
2028
2029 void be_init_arch_ia32(void)
2030 {
2031         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
2032         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2033
2034         lc_opt_add_table(ia32_grp, ia32_options);
2035         be_register_isa_if("ia32", &ia32_isa_if);
2036
2037         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2038
2039         ia32_init_emitter();
2040         ia32_init_finish();
2041         ia32_init_optimize();
2042         ia32_init_transform();
2043         ia32_init_x87();
2044 }
2045
2046 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);