nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  *
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef HAVE_MALLOC_H
  12 #include <malloc.h>
  13 #endif
  14
  15 #ifdef HAVE_ALLOCA_H
  16 #include <alloca.h>
  17 #endif
  18
  19 #ifdef WITH_LIBCORE
  20 #include <libcore/lc_opts.h>
  21 #include <libcore/lc_opts_enum.h>
  22 #endif /* WITH_LIBCORE */
  23
  24 #include "pseudo_irg.h"
  25 #include "irgwalk.h"
  26 #include "irprog.h"
  27 #include "irprintf.h"
  28 #include "iredges_t.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irgopt.h"
  32
  33 #include "bitset.h"
  34 #include "debug.h"
  35
  36 #include "../beabi.h"                 /* the general register allocator interface */
  37 #include "../benode_t.h"
  38 #include "../belower.h"
  39 #include "../besched_t.h"
  40 #include "../be.h"
  41 #include "bearch_ia32_t.h"
  42
  43 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  44 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  45 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  46 #include "ia32_transform.h"
  47 #include "ia32_emitter.h"
  48 #include "ia32_map_regs.h"
  49 #include "ia32_optimize.h"
  50 #include "ia32_x87.h"
  51 #include "ia32_dbg_stat.h"
  52
  53 #define DEBUG_MODULE "firm.be.ia32.isa"
  54
  55 /* TODO: ugly */
  56 static set *cur_reg_set = NULL;
  57
  58 #undef is_Start
  59 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  60
  61 /* Creates the unique per irg GP NoReg node. */
  62 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  63         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  64 }
  65
  66 /* Creates the unique per irg FP NoReg node. */
  67 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  68         return be_abi_get_callee_save_irn(cg->birg->abi,
  69                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  70 }
  71
  72 /**************************************************
  73  *                         _ _              _  __
  74  *                        | | |            (_)/ _|
  75  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  76  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  77  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  78  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  79  *            __/ |
  80  *           |___/
  81  **************************************************/
  82
  83 static ir_node *my_skip_proj(const ir_node *n) {
  84         while (is_Proj(n))
  85                 n = get_Proj_pred(n);
  86         return (ir_node *)n;
  87 }
  88
  89
  90 /**
  91  * Return register requirements for an ia32 node.
  92  * If the node returns a tuple (mode_T) then the proj's
  93  * will be asked for this information.
  94  */
  95 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  96         const ia32_irn_ops_t      *ops = self;
  97         const ia32_register_req_t *irn_req;
  98         long                       node_pos = pos == -1 ? 0 : pos;
  99         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
 100         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
 101
 102         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
 103                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
 104                 return NULL;
 105         }
 106
 107         if (mode == mode_T && pos < 0) {
 108                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
 109                 return NULL;
 110         }
 111
 112         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 113
 114         if (is_Proj(irn)) {
 115                 if (pos == -1) {
 116                         node_pos = ia32_translate_proj_pos(irn);
 117                 }
 118                 else {
 119                         node_pos = pos;
 120                 }
 121
 122                 irn = my_skip_proj(irn);
 123
 124                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 125         }
 126
 127         if (is_ia32_irn(irn)) {
 128                 if (pos >= 0) {
 129                         irn_req = get_ia32_in_req(irn, pos);
 130                 }
 131                 else {
 132                         irn_req = get_ia32_out_req(irn, node_pos);
 133                 }
 134
 135                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 136
 137                 memcpy(req, &(irn_req->req), sizeof(*req));
 138
 139                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 140                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 141                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 142                 }
 143
 144                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 145                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 146                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 147                 }
 148         }
 149         else {
 150                 /* treat Unknowns like Const with default requirements */
 151                 if (is_Unknown(irn)) {
 152                         DB((mod, LEVEL_1, "returning UKNWN reqs for %+F\n", irn));
 153                         if (mode_is_float(mode)) {
 154                                 if (USE_SSE2(ops->cg))
 155                                         memcpy(req, &(ia32_default_req_ia32_xmm_xmm_UKNWN), sizeof(*req));
 156                                 else
 157                                         memcpy(req, &(ia32_default_req_ia32_vfp_vfp_UKNWN), sizeof(*req));
 158                         }
 159                         else if (mode_is_int(mode) || mode_is_reference(mode))
 160                                 memcpy(req, &(ia32_default_req_ia32_gp_gp_UKNWN), sizeof(*req));
 161                         else if (mode == mode_T || mode == mode_M) {
 162                                 DBG((mod, LEVEL_1, "ignoring Unknown node %+F\n", irn));
 163                                 return NULL;
 164                         }
 165                         else
 166                                 assert(0 && "unsupported Unknown-Mode");
 167                 }
 168                 else {
 169                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 170                         req = NULL;
 171                 }
 172         }
 173
 174         return req;
 175 }
 176
 177 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 178         int                   pos = 0;
 179         const ia32_irn_ops_t *ops = self;
 180
 181         if (get_irn_mode(irn) == mode_X) {
 182                 return;
 183         }
 184
 185         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 186
 187         if (is_Proj(irn)) {
 188                 pos = ia32_translate_proj_pos(irn);
 189                 irn = my_skip_proj(irn);
 190         }
 191
 192         if (is_ia32_irn(irn)) {
 193                 const arch_register_t **slots;
 194
 195                 slots      = get_ia32_slots(irn);
 196                 slots[pos] = reg;
 197         }
 198         else {
 199                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 200         }
 201 }
 202
 203 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 204         int pos = 0;
 205         const arch_register_t *reg = NULL;
 206
 207         if (is_Proj(irn)) {
 208
 209                 if (get_irn_mode(irn) == mode_X) {
 210                         return NULL;
 211                 }
 212
 213                 pos = ia32_translate_proj_pos(irn);
 214                 irn = my_skip_proj(irn);
 215         }
 216
 217         if (is_ia32_irn(irn)) {
 218                 const arch_register_t **slots;
 219                 slots = get_ia32_slots(irn);
 220                 reg   = slots[pos];
 221         }
 222         else {
 223                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 224         }
 225
 226         return reg;
 227 }
 228
 229 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 230         irn = my_skip_proj(irn);
 231         if (is_cfop(irn))
 232                 return arch_irn_class_branch;
 233         else if (is_ia32_Cnst(irn))
 234                 return arch_irn_class_const;
 235         else if (is_ia32_irn(irn))
 236                 return arch_irn_class_normal;
 237         else
 238                 return 0;
 239 }
 240
 241 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 242         irn = my_skip_proj(irn);
 243         if (is_ia32_irn(irn))
 244                 return get_ia32_flags(irn);
 245         else {
 246                 if (is_Unknown(irn))
 247                         return arch_irn_flags_ignore;
 248                 return 0;
 249         }
 250 }
 251
 252 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 253         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 254 }
 255
 256 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 257         char buf[64];
 258         const ia32_irn_ops_t *ops = self;
 259
 260         if (get_ia32_frame_ent(irn)) {
 261                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 262
 263                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 264                 snprintf(buf, sizeof(buf), "%d", bias);
 265
 266                 if (get_ia32_op_type(irn) == ia32_Normal) {
 267                         set_ia32_cnst(irn, buf);
 268                 }
 269                 else {
 270                         add_ia32_am_offs(irn, buf);
 271                         am_flav |= ia32_O;
 272                         set_ia32_am_flavour(irn, am_flav);
 273                 }
 274         }
 275 }
 276
 277 typedef struct {
 278         be_abi_call_flags_bits_t flags;
 279         const arch_isa_t *isa;
 280         const arch_env_t *aenv;
 281         ir_graph *irg;
 282 } ia32_abi_env_t;
 283
 284 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 285 {
 286         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 287         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 288         env->flags = fl.bits;
 289         env->irg   = irg;
 290         env->aenv  = aenv;
 291         env->isa   = aenv->isa;
 292         return env;
 293 }
 294
 295 static void ia32_abi_dont_save_regs(void *self, pset *s)
 296 {
 297         ia32_abi_env_t *env = self;
 298         if(env->flags.try_omit_fp)
 299                 pset_insert_ptr(s, env->isa->bp);
 300 }
 301
 302 /**
 303  * Generate the prologue.
 304  * @param self    The callback object.
 305  * @param mem     A pointer to the mem node. Update this if you define new memory.
 306  * @param reg_map A mapping mapping all callee_save/ignore/parameter registers to their defining nodes.
 307  * @return        The register which shall be used as a stack frame base.
 308  *
 309  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 310  */
 311 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 312 {
 313         ia32_abi_env_t *env              = self;
 314
 315         if (!env->flags.try_omit_fp) {
 316                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 317                 ir_node *bl          = get_irg_start_block(env->irg);
 318                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 319                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 320                 ir_node *push;
 321
 322                 /* push ebp */
 323                 push    = new_rd_ia32_Push(NULL, env->irg, bl, curr_sp, curr_bp, *mem, mode_T);
 324                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), 0);
 325                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, 1);
 326
 327                 /* the push must have SP out register */
 328                  arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 329
 330                 /* move esp to ebp */
 331                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 332                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 333                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 334                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 335
 336                 /* beware: the copy must be done before any other sp use */
 337                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 338                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 339                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 340                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 341
 342                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 343                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 344
 345                 return env->isa->bp;
 346         }
 347
 348         return env->isa->sp;
 349 }
 350
 351 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 352 {
 353         ia32_abi_env_t *env  = self;
 354         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 355         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 356
 357         if (env->flags.try_omit_fp) {
 358                 /* simply remove the stack frame here */
 359                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 360         }
 361         else {
 362                 const ia32_isa_t *isa = (ia32_isa_t *)env->isa;
 363                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 364                 int reg_size     = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 365
 366     if (ARCH_AMD(isa->opt_arch)) {
 367                         ir_node *leave;
 368
 369                         /* leave */
 370                         leave = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, *mem, mode_T);
 371                         set_ia32_flags(leave, arch_irn_flags_ignore);
 372                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, 0);
 373                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), 1);
 374                         *mem    = new_r_Proj(current_ir_graph, bl, leave, mode_M, 2);
 375                 }
 376                 else {
 377                         ir_node *pop;
 378
 379                         /* copy ebp to esp */
 380                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 381
 382                         /* pop ebp */
 383                         pop = new_rd_ia32_Pop(NULL, env->irg, bl, curr_sp, *mem, mode_T);
 384                         set_ia32_flags(pop, arch_irn_flags_ignore);
 385                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, 0);
 386                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), 1);
 387                         *mem    = new_r_Proj(current_ir_graph, bl, pop, mode_M, 2);
 388                 }
 389                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 390                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 391         }
 392
 393         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 394         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 395 }
 396
 397 /**
 398  * Produces the type which sits between the stack args and the locals on the stack.
 399  * it will contain the return address and space to store the old base pointer.
 400  * @return The Firm type modeling the ABI between type.
 401  */
 402 static ir_type *ia32_abi_get_between_type(void *self)
 403 {
 404         static ir_type *omit_fp_between_type = NULL;
 405         static ir_type *between_type         = NULL;
 406
 407         ia32_abi_env_t *env = self;
 408
 409         if(!between_type) {
 410                 entity *old_bp_ent;
 411                 entity *ret_addr_ent;
 412                 entity *omit_fp_ret_addr_ent;
 413
 414                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 415                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 416
 417                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 418                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 419                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 420
 421                 set_entity_offset_bytes(old_bp_ent, 0);
 422                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 423                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 424
 425                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 426                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 427
 428                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 429                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 430         }
 431
 432         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 433 }
 434
 435 static const be_abi_callbacks_t ia32_abi_callbacks = {
 436         ia32_abi_init,
 437         free,
 438         ia32_abi_get_between_type,
 439         ia32_abi_dont_save_regs,
 440         ia32_abi_prologue,
 441         ia32_abi_epilogue,
 442 };
 443
 444 /* fill register allocator interface */
 445
 446 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 447         ia32_get_irn_reg_req,
 448         ia32_set_irn_reg,
 449         ia32_get_irn_reg,
 450         ia32_classify,
 451         ia32_get_flags,
 452         ia32_get_frame_entity,
 453         ia32_set_stack_bias
 454 };
 455
 456 ia32_irn_ops_t ia32_irn_ops = {
 457         &ia32_irn_ops_if,
 458         NULL
 459 };
 460
 461
 462
 463 /**************************************************
 464  *                _                         _  __
 465  *               | |                       (_)/ _|
 466  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 467  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 468  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 469  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 470  *                        __/ |
 471  *                       |___/
 472  **************************************************/
 473
 474 /**
 475  * Transforms the standard firm graph into
 476  * an ia32 firm graph
 477  */
 478 static void ia32_prepare_graph(void *self) {
 479         ia32_code_gen_t *cg = self;
 480         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 481
 482         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 483         ia32_register_transformers();
 484         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_node, cg);
 485         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 486
 487         if (cg->opt & IA32_OPT_DOAM) {
 488                 edges_deactivate(cg->irg);
 489                 //dead_node_elimination(cg->irg);
 490                 edges_activate(cg->irg);
 491
 492                 FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.am");
 493
 494                 irg_walk_blkwise_graph(cg->irg, NULL, ia32_optimize_am, cg);
 495                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 496         }
 497
 498         DEBUG_ONLY(cg->mod = old_mod;)
 499 }
 500
 501
 502 /**
 503  * Insert copies for all ia32 nodes where the should_be_same requirement
 504  * is not fulfilled.
 505  * Transform Sub into Neg -- Add if IN2 == OUT
 506  */
 507 static void ia32_finish_node(ir_node *irn, void *env) {
 508         ia32_code_gen_t            *cg = env;
 509         const ia32_register_req_t **reqs;
 510         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 511         int                         n_res, i;
 512         ir_node                    *copy, *in_node, *block, *in2_node;
 513         ia32_op_type_t              op_tp;
 514
 515         if (is_ia32_irn(irn)) {
 516                 /* AM Dest nodes don't produce any values  */
 517                 op_tp = get_ia32_op_type(irn);
 518                 if (op_tp == ia32_AddrModeD)
 519                         goto end;
 520
 521                 reqs  = get_ia32_out_req_all(irn);
 522                 n_res = get_ia32_n_res(irn);
 523                 block = get_nodes_block(irn);
 524
 525                 /* check all OUT requirements, if there is a should_be_same */
 526                 if (op_tp == ia32_Normal && ! is_ia32_Lea(irn) && ! is_ia32_Conv_I2I(irn) && ! is_ia32_Conv_I2I8Bit(irn)) {
 527                         for (i = 0; i < n_res; i++) {
 528                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 529                                         /* get in and out register */
 530                                         out_reg  = get_ia32_out_reg(irn, i);
 531                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 532                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 533
 534                                         /* don't copy ignore nodes */
 535                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 536                                                 continue;
 537
 538                                         /* check if in and out register are equal */
 539                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 540                                                 /* in case of a commutative op: just exchange the in's */
 541                                                 /* beware: the current op could be everything, so test for ia32 */
 542                                                 /*         commutativity first before getting the second in     */
 543                                                 if (is_ia32_commutative(irn)) {
 544                                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 545                                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 546
 547                                                         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
 548                                                                 set_irn_n(irn, reqs[i]->same_pos, in2_node);
 549                                                                 set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 550                                                         }
 551                                                         else
 552                                                                 goto insert_copy;
 553                                                 }
 554                                                 else {
 555 insert_copy:
 556                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 557                                                         /* create copy from in register */
 558                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 559
 560                                                         DBG_OPT_2ADDRCPY(copy);
 561
 562                                                         /* destination is the out register */
 563                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 564
 565                                                         /* insert copy before the node into the schedule */
 566                                                         sched_add_before(irn, copy);
 567
 568                                                         /* set copy as in */
 569                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 570                                                 }
 571                                         }
 572                                 }
 573                         }
 574                 }
 575
 576                 /* If we have a CondJmp with immediate, we need to    */
 577                 /* check if it's the right operand, otherwise we have */
 578                 /* to change it, as CMP doesn't support immediate as  */
 579                 /* left operands.                                     */
 580                 if (is_ia32_CondJmp(irn) && (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn)) && op_tp == ia32_AddrModeS) {
 581                         long pnc = get_negated_pnc(get_ia32_pncode(irn), get_ia32_res_mode(irn));
 582                         set_ia32_op_type(irn, ia32_AddrModeD);
 583                         set_ia32_pncode(irn, pnc);
 584                 }
 585
 586                 /* check if there is a sub which need to be transformed */
 587                 ia32_transform_sub_to_neg_add(irn, cg);
 588
 589                 /* transform a LEA into an Add if possible */
 590                 ia32_transform_lea_to_add(irn, cg);
 591         }
 592 end:
 593
 594         /* check for peephole optimization */
 595         ia32_peephole_optimization(irn, cg);
 596 }
 597
 598 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 599         ir_node *irn, *next;
 600
 601         for (irn = sched_first(block); !sched_is_end(irn); irn = next) {
 602                 next = sched_next(irn);
 603                 ia32_finish_node(irn, env);
 604         }
 605 }
 606
 607 /**
 608  * Add Copy nodes for not fulfilled should_be_equal constraints
 609  */
 610 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 611         irg_block_walk_graph(irg, NULL, ia32_finish_irg_walker, cg);
 612 }
 613
 614
 615
 616 /**
 617  * Dummy functions for hooks we don't need but which must be filled.
 618  */
 619 static void ia32_before_sched(void *self) {
 620 }
 621
 622 /**
 623  * Called before the register allocator.
 624  * Calculate a block schedule here. We need it for the x87
 625  * simulator and the emitter.
 626  */
 627 static void ia32_before_ra(void *self) {
 628         ia32_code_gen_t *cg = self;
 629
 630         cg->blk_sched = sched_create_block_schedule(cg->irg);
 631 }
 632
 633
 634 /**
 635  * Transforms a be node into a Load.
 636  */
 637 static void transform_to_Load(ia32_transform_env_t *env) {
 638         ir_node *irn         = env->irn;
 639         entity  *ent         = be_get_frame_entity(irn);
 640         ir_mode *mode        = env->mode;
 641         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 642         ir_node *nomem       = new_rd_NoMem(env->irg);
 643         ir_node *sched_point = NULL;
 644         ir_node *ptr         = get_irn_n(irn, 0);
 645         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 646         ir_node *new_op, *proj;
 647         const arch_register_t *reg;
 648
 649         if (sched_is_scheduled(irn)) {
 650                 sched_point = sched_prev(irn);
 651         }
 652
 653         if (mode_is_float(mode)) {
 654                 if (USE_SSE2(env->cg))
 655                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 656                 else
 657                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 658         }
 659         else {
 660                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 661         }
 662
 663         set_ia32_am_support(new_op, ia32_am_Source);
 664         set_ia32_op_type(new_op, ia32_AddrModeS);
 665         set_ia32_am_flavour(new_op, ia32_B);
 666         set_ia32_ls_mode(new_op, mode);
 667         set_ia32_frame_ent(new_op, ent);
 668         set_ia32_use_frame(new_op);
 669
 670         DBG_OPT_RELOAD2LD(irn, new_op);
 671
 672         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 673
 674         if (sched_point) {
 675                 sched_add_after(sched_point, new_op);
 676                 sched_add_after(new_op, proj);
 677
 678                 sched_remove(irn);
 679         }
 680
 681         /* copy the register from the old node to the new Load */
 682         reg = arch_get_irn_register(env->cg->arch_env, irn);
 683         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 684
 685         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 686
 687         exchange(irn, proj);
 688 }
 689
 690 /**
 691  * Transforms a be node into a Store.
 692  */
 693 static void transform_to_Store(ia32_transform_env_t *env) {
 694         ir_node *irn   = env->irn;
 695         entity  *ent   = be_get_frame_entity(irn);
 696         ir_mode *mode  = env->mode;
 697         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 698         ir_node *nomem = new_rd_NoMem(env->irg);
 699         ir_node *ptr   = get_irn_n(irn, 0);
 700         ir_node *val   = get_irn_n(irn, 1);
 701         ir_node *new_op, *proj;
 702         ir_node *sched_point = NULL;
 703
 704         if (sched_is_scheduled(irn)) {
 705                 sched_point = sched_prev(irn);
 706         }
 707
 708         if (mode_is_float(mode)) {
 709                 if (USE_SSE2(env->cg))
 710                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 711                 else
 712                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 713         }
 714         else if (get_mode_size_bits(mode) == 8) {
 715                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 716         }
 717         else {
 718                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 719         }
 720
 721         set_ia32_am_support(new_op, ia32_am_Dest);
 722         set_ia32_op_type(new_op, ia32_AddrModeD);
 723         set_ia32_am_flavour(new_op, ia32_B);
 724         set_ia32_ls_mode(new_op, mode);
 725         set_ia32_frame_ent(new_op, ent);
 726         set_ia32_use_frame(new_op);
 727
 728         DBG_OPT_SPILL2ST(irn, new_op);
 729
 730         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode_M, 0);
 731
 732         if (sched_point) {
 733                 sched_add_after(sched_point, new_op);
 734                 sched_add_after(new_op, proj);
 735
 736                 sched_remove(irn);
 737         }
 738
 739         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 740
 741         exchange(irn, proj);
 742 }
 743
 744 /**
 745  * Fix the mode of Spill/Reload
 746  */
 747 static ir_mode *fix_spill_mode(ia32_code_gen_t *cg, ir_mode *mode)
 748 {
 749         if (mode_is_float(mode)) {
 750                 if (USE_SSE2(cg))
 751                         mode = mode_D;
 752                 else
 753                         mode = mode_E;
 754         }
 755         else
 756                 mode = mode_Is;
 757         return mode;
 758 }
 759
 760 /**
 761  * Block-Walker: Calls the transform functions Spill and Reload.
 762  */
 763 static void ia32_after_ra_walker(ir_node *block, void *env) {
 764         ir_node *node, *prev;
 765         ia32_code_gen_t *cg = env;
 766         ia32_transform_env_t tenv;
 767
 768         tenv.block = block;
 769         tenv.irg   = current_ir_graph;
 770         tenv.cg    = cg;
 771         DEBUG_ONLY(tenv.mod = cg->mod;)
 772
 773         /* beware: the schedule is changed here */
 774         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 775                 prev = sched_prev(node);
 776                 if (be_is_Reload(node)) {
 777                         /* we always reload the whole register  */
 778                         tenv.dbg  = get_irn_dbg_info(node);
 779                         tenv.irn  = node;
 780                         tenv.mode = fix_spill_mode(cg, get_irn_mode(node));
 781                         transform_to_Load(&tenv);
 782                 }
 783                 else if (be_is_Spill(node)) {
 784                         /* we always spill the whole register  */
 785                         tenv.dbg  = get_irn_dbg_info(node);
 786                         tenv.irn  = node;
 787                         tenv.mode = fix_spill_mode(cg, get_irn_mode(be_get_Spill_context(node)));
 788                         transform_to_Store(&tenv);
 789                 }
 790         }
 791 }
 792
 793 /**
 794  * We transform Spill and Reload here. This needs to be done before
 795  * stack biasing otherwise we would miss the corrected offset for these nodes.
 796  *
 797  * If x87 instruction should be emitted, run the x87 simulator and patch
 798  * the virtual instructions. This must obviously be done after register allocation.
 799  */
 800 static void ia32_after_ra(void *self) {
 801         ia32_code_gen_t *cg = self;
 802         irg_block_walk_graph(cg->irg, NULL, ia32_after_ra_walker, self);
 803
 804         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
 805         if (cg->used_fp == fp_x87) {
 806                 x87_simulate_graph(cg->arch_env, cg->irg, cg->blk_sched);
 807         }
 808 }
 809
 810
 811 /**
 812  * Emits the code, closes the output file and frees
 813  * the code generator interface.
 814  */
 815 static void ia32_codegen(void *self) {
 816         ia32_code_gen_t *cg = self;
 817         ir_graph        *irg = cg->irg;
 818
 819         ia32_finish_irg(irg, cg);
 820         be_dump(irg, "-finished", dump_ir_block_graph_sched);
 821         ia32_gen_routine(cg->isa->out, irg, cg);
 822
 823         cur_reg_set = NULL;
 824
 825         /* remove it from the isa */
 826         cg->isa->cg = NULL;
 827
 828         /* de-allocate code generator */
 829         del_set(cg->reg_set);
 830         free(self);
 831
 832 }
 833
 834 static void *ia32_cg_init(const be_irg_t *birg);
 835
 836 static const arch_code_generator_if_t ia32_code_gen_if = {
 837         ia32_cg_init,
 838         NULL,                /* before abi introduce hook */
 839         ia32_prepare_graph,
 840         ia32_before_sched,   /* before scheduling hook */
 841         ia32_before_ra,      /* before register allocation hook */
 842         ia32_after_ra,       /* after register allocation hook */
 843         ia32_codegen         /* emit && done */
 844 };
 845
 846 /**
 847  * Initializes a IA32 code generator.
 848  */
 849 static void *ia32_cg_init(const be_irg_t *birg) {
 850         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
 851         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
 852
 853         cg->impl      = &ia32_code_gen_if;
 854         cg->irg       = birg->irg;
 855         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
 856         cg->arch_env  = birg->main_env->arch_env;
 857         cg->isa       = isa;
 858         cg->birg      = birg;
 859         cg->blk_sched = NULL;
 860         cg->fp_to_gp  = NULL;
 861         cg->gp_to_fp  = NULL;
 862         cg->fp_kind   = isa->fp_kind;
 863         cg->used_fp   = fp_none;
 864
 865         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
 866
 867         /* copy optimizations from isa for easier access */
 868         cg->opt = isa->opt;
 869
 870         /* enter it */
 871         isa->cg = cg;
 872
 873 #ifndef NDEBUG
 874         if (isa->name_obst_size) {
 875                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
 876                 isa->name_obst_size = 0;
 877                 obstack_free(isa->name_obst, NULL);
 878                 obstack_init(isa->name_obst);
 879         }
 880 #endif /* NDEBUG */
 881
 882         cur_reg_set = cg->reg_set;
 883
 884         ia32_irn_ops.cg = cg;
 885
 886         return (arch_code_generator_t *)cg;
 887 }
 888
 889
 890
 891 /*****************************************************************
 892  *  ____             _                  _   _____  _____
 893  * |  _ \           | |                | | |_   _|/ ____|  /\
 894  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 895  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 896  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 897  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 898  *
 899  *****************************************************************/
 900
 901 /**
 902  * The template that generates a new ISA object.
 903  * Note that this template can be changed by command line
 904  * arguments.
 905  */
 906 static ia32_isa_t ia32_isa_template = {
 907   {
 908           &ia32_isa_if,            /* isa interface implementation */
 909           &ia32_gp_regs[REG_ESP],  /* stack pointer register */
 910           &ia32_gp_regs[REG_EBP],  /* base pointer register */
 911           -1,                      /* stack direction */
 912   },
 913         NULL,                    /* 16bit register names */
 914         NULL,                    /* 8bit register names */
 915         NULL,                    /* types */
 916         NULL,                    /* tv_ents */
 917         (0 |
 918         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on  */
 919         IA32_OPT_DOAM      |     /* optimize address mode                            default: on  */
 920         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on  */
 921         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on  */
 922         IA32_OPT_EXTBB),         /* use extended basic block scheduling,             default: on  */
 923         arch_pentium_4,          /* instruction architecture */
 924         arch_pentium_4,          /* optimize for architecture */
 925         fp_sse2,                 /* use sse2 unit */
 926         NULL,                    /* current code generator */
 927 #ifndef NDEBUG
 928         NULL,                    /* name obstack */
 929         0                        /* name obst size */
 930 #endif
 931 };
 932
 933 /**
 934  * Initializes the backend ISA.
 935  */
 936 static void *ia32_init(FILE *file_handle) {
 937         static int inited = 0;
 938         ia32_isa_t *isa;
 939
 940         if (inited)
 941                 return NULL;
 942
 943         isa = xmalloc(sizeof(*isa));
 944         memcpy(isa, &ia32_isa_template, sizeof(*isa));
 945
 946         ia32_register_init(isa);
 947         ia32_create_opcodes();
 948         ia32_register_copy_attr_func();
 949
 950         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
 951             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
 952                 /* no SSE2 for these cpu's */
 953                 isa->fp_kind = fp_x87;
 954
 955         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
 956                 /* Pentium 4 don't like inc and dec instructions */
 957                 isa->opt &= ~IA32_OPT_INCDEC;
 958         }
 959
 960         isa->regs_16bit = pmap_create();
 961         isa->regs_8bit  = pmap_create();
 962         isa->types      = pmap_create();
 963         isa->tv_ent     = pmap_create();
 964         isa->out        = file_handle;
 965
 966         ia32_build_16bit_reg_map(isa->regs_16bit);
 967         ia32_build_8bit_reg_map(isa->regs_8bit);
 968
 969         /* patch register names of x87 registers */
 970         if (USE_x87(isa)) {
 971           ia32_st_regs[0].name = "st";
 972           ia32_st_regs[1].name = "st(1)";
 973           ia32_st_regs[2].name = "st(2)";
 974           ia32_st_regs[3].name = "st(3)";
 975           ia32_st_regs[4].name = "st(4)";
 976           ia32_st_regs[5].name = "st(5)";
 977           ia32_st_regs[6].name = "st(6)";
 978           ia32_st_regs[7].name = "st(7)";
 979         }
 980
 981 #ifndef NDEBUG
 982         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
 983         obstack_init(isa->name_obst);
 984         isa->name_obst_size = 0;
 985 #endif /* NDEBUG */
 986
 987         fprintf(isa->out, "\t.intel_syntax\n");
 988
 989         inited = 1;
 990
 991         return isa;
 992 }
 993
 994
 995
 996 /**
 997  * Closes the output file and frees the ISA structure.
 998  */
 999 static void ia32_done(void *self) {
1000         ia32_isa_t *isa = self;
1001
1002         /* emit now all global declarations */
1003         ia32_gen_decls(isa->out);
1004
1005         pmap_destroy(isa->regs_16bit);
1006         pmap_destroy(isa->regs_8bit);
1007         pmap_destroy(isa->tv_ent);
1008         pmap_destroy(isa->types);
1009
1010 #ifndef NDEBUG
1011         //printf("name obst size = %d bytes\n", isa->name_obst_size);
1012         obstack_free(isa->name_obst, NULL);
1013 #endif /* NDEBUG */
1014
1015         free(self);
1016 }
1017
1018
1019 /**
1020  * Return the number of register classes for this architecture.
1021  * We report always these:
1022  *  - the general purpose registers
1023  *  - the floating point register set (depending on the unit used for FP)
1024  *  - MMX/SSE registers (currently not supported)
1025  */
1026 static int ia32_get_n_reg_class(const void *self) {
1027         return 2;
1028 }
1029
1030 /**
1031  * Return the register class for index i.
1032  */
1033 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
1034         const ia32_isa_t *isa = self;
1035         assert(i >= 0 && i < 2 && "Invalid ia32 register class requested.");
1036         if (i == 0)
1037                 return &ia32_reg_classes[CLASS_ia32_gp];
1038         return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1039 }
1040
1041 /**
1042  * Get the register class which shall be used to store a value of a given mode.
1043  * @param self The this pointer.
1044  * @param mode The mode in question.
1045  * @return A register class which can hold values of the given mode.
1046  */
1047 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1048         const ia32_isa_t *isa = self;
1049         if (mode_is_float(mode)) {
1050                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1051         }
1052         else
1053                 return &ia32_reg_classes[CLASS_ia32_gp];
1054 }
1055
1056 /**
1057  * Get the ABI restrictions for procedure calls.
1058  * @param self        The this pointer.
1059  * @param method_type The type of the method (procedure) in question.
1060  * @param abi         The abi object to be modified
1061  */
1062 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1063         const ia32_isa_t *isa = self;
1064         ir_type  *tp;
1065         ir_mode  *mode;
1066         unsigned  cc        = get_method_calling_convention(method_type);
1067         int       n         = get_method_n_params(method_type);
1068         int       biggest_n = -1;
1069         int       stack_idx = 0;
1070         int       i, ignore_1, ignore_2;
1071         ir_mode **modes;
1072         const arch_register_t *reg;
1073         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1074
1075         /* set abi flags for calls */
1076         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1077         call_flags.bits.store_args_sequential = 0;  /* use stores instead of push */
1078         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1079         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1080         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1081
1082         /* set stack parameter passing style */
1083         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1084
1085         /* collect the mode for each type */
1086         modes = alloca(n * sizeof(modes[0]));
1087
1088         for (i = 0; i < n; i++) {
1089                 tp       = get_method_param_type(method_type, i);
1090                 modes[i] = get_type_mode(tp);
1091         }
1092
1093         /* set register parameters  */
1094         if (cc & cc_reg_param) {
1095                 /* determine the number of parameters passed via registers */
1096                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
1097
1098                 /* loop over all parameters and set the register requirements */
1099                 for (i = 0; i <= biggest_n; i++) {
1100                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
1101                         assert(reg && "kaputt");
1102                         be_abi_call_param_reg(abi, i, reg);
1103                 }
1104
1105                 stack_idx = i;
1106         }
1107
1108
1109         /* set stack parameters */
1110         for (i = stack_idx; i < n; i++) {
1111                 be_abi_call_param_stack(abi, i, 1, 0, 0);
1112         }
1113
1114
1115         /* set return registers */
1116         n = get_method_n_ress(method_type);
1117
1118         assert(n <= 2 && "more than two results not supported");
1119
1120         /* In case of 64bit returns, we will have two 32bit values */
1121         if (n == 2) {
1122                 tp   = get_method_res_type(method_type, 0);
1123                 mode = get_type_mode(tp);
1124
1125                 assert(!mode_is_float(mode) && "two FP results not supported");
1126
1127                 tp   = get_method_res_type(method_type, 1);
1128                 mode = get_type_mode(tp);
1129
1130                 assert(!mode_is_float(mode) && "two FP results not supported");
1131
1132                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1133                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1134         }
1135         else if (n == 1) {
1136                 const arch_register_t *reg;
1137
1138                 tp   = get_method_res_type(method_type, 0);
1139                 assert(is_atomic_type(tp));
1140                 mode = get_type_mode(tp);
1141
1142                 reg = mode_is_float(mode) ?
1143                         (USE_SSE2(isa) ? &ia32_xmm_regs[REG_XMM0] : &ia32_vfp_regs[REG_VF0]) :
1144                         &ia32_gp_regs[REG_EAX];
1145
1146                 be_abi_call_res_reg(abi, 0, reg);
1147         }
1148 }
1149
1150
1151 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1152         return &ia32_irn_ops;
1153 }
1154
1155 const arch_irn_handler_t ia32_irn_handler = {
1156         ia32_get_irn_ops
1157 };
1158
1159 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1160         return &ia32_irn_handler;
1161 }
1162
1163 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1164         return is_ia32_irn(irn);
1165 }
1166
1167 /**
1168  * Initializes the code generator interface.
1169  */
1170 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1171         return &ia32_code_gen_if;
1172 }
1173
1174 list_sched_selector_t ia32_sched_selector;
1175
1176 /**
1177  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1178  */
1179 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
1180 //      memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1181         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
1182         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1183         return &ia32_sched_selector;
1184 }
1185
1186 /**
1187  * Returns the necessary byte alignment for storing a register of given class.
1188  */
1189 static int ia32_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1190         ir_mode *mode = arch_register_class_mode(cls);
1191         int bytes     = get_mode_size_bytes(mode);
1192
1193         if (mode_is_float(mode) && bytes > 8)
1194                 return 16;
1195         return bytes;
1196 }
1197
1198 #ifdef WITH_LIBCORE
1199
1200 /* instruction set architectures. */
1201 static const lc_opt_enum_int_items_t arch_items[] = {
1202         { "386",        arch_i386, },
1203         { "486",        arch_i486, },
1204         { "pentium",    arch_pentium, },
1205         { "586",        arch_pentium, },
1206         { "pentiumpro", arch_pentium_pro, },
1207         { "686",        arch_pentium_pro, },
1208         { "pentiummmx", arch_pentium_mmx, },
1209         { "pentium2",   arch_pentium_2, },
1210         { "p2",         arch_pentium_2, },
1211         { "pentium3",   arch_pentium_3, },
1212         { "p3",         arch_pentium_3, },
1213         { "pentium4",   arch_pentium_4, },
1214         { "p4",         arch_pentium_4, },
1215         { "pentiumm",   arch_pentium_m, },
1216         { "pm",         arch_pentium_m, },
1217         { "core",       arch_core, },
1218         { "k6",         arch_k6, },
1219         { "athlon",     arch_athlon, },
1220         { "athlon64",   arch_athlon_64, },
1221         { "opteron",    arch_opteron, },
1222         { NULL,         0 }
1223 };
1224
1225 static lc_opt_enum_int_var_t arch_var = {
1226         &ia32_isa_template.arch, arch_items
1227 };
1228
1229 static lc_opt_enum_int_var_t opt_arch_var = {
1230         &ia32_isa_template.opt_arch, arch_items
1231 };
1232
1233 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1234         { "x87" ,    fp_x87 },
1235         { "sse2",    fp_sse2 },
1236         { NULL,      0 }
1237 };
1238
1239 static lc_opt_enum_int_var_t fp_unit_var = {
1240         &ia32_isa_template.fp_kind, fp_unit_items
1241 };
1242
1243 static const lc_opt_table_entry_t ia32_options[] = {
1244         LC_OPT_ENT_ENUM_INT("arch",   "select the instruction architecture", &arch_var),
1245         LC_OPT_ENT_ENUM_INT("opt",    "optimize for instruction architecture", &opt_arch_var),
1246         LC_OPT_ENT_ENUM_INT("fpunit", "select the floating point unit", &fp_unit_var),
1247         LC_OPT_ENT_NEGBIT("noaddrmode", "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1248         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1249         LC_OPT_ENT_NEGBIT("noimmop", "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
1250         LC_OPT_ENT_NEGBIT("noextbb", "do not use extended basic block scheduling", &ia32_isa_template.opt, IA32_OPT_EXTBB),
1251         { NULL }
1252 };
1253
1254 /**
1255  * Register command line options for the ia32 backend.
1256  *
1257  * Options so far:
1258  *
1259  * ia32-arch=arch    create instruction for arch
1260  * ia32-opt=arch     optimize for run on arch
1261  * ia32-fpunit=unit  select floating point unit (x87 or SSE2)
1262  * ia32-incdec       optimize for inc/dec
1263  * ia32-noaddrmode   do not use address mode
1264  * ia32-noplacecnst  do not place constants,
1265  * ia32-noimmop      no operations with immediates
1266  * ia32-noextbb      do not use extended basic block scheduling
1267  */
1268 static void ia32_register_options(lc_opt_entry_t *ent)
1269 {
1270         lc_opt_entry_t *be_grp_ia32 = lc_opt_get_grp(ent, "ia32");
1271         lc_opt_add_table(be_grp_ia32, ia32_options);
1272 }
1273 #endif /* WITH_LIBCORE */
1274
1275 const arch_isa_if_t ia32_isa_if = {
1276         ia32_init,
1277         ia32_done,
1278         ia32_get_n_reg_class,
1279         ia32_get_reg_class,
1280         ia32_get_reg_class_for_mode,
1281         ia32_get_call_abi,
1282         ia32_get_irn_handler,
1283         ia32_get_code_generator_if,
1284         ia32_get_list_sched_selector,
1285         ia32_get_reg_class_alignment,
1286 #ifdef WITH_LIBCORE
1287         ia32_register_options
1288 #endif
1289 };