nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53
  54 #include "../beabi.h"
  55 #include "../beirg_t.h"
  56 #include "../benode_t.h"
  57 #include "../belower.h"
  58 #include "../besched_t.h"
  59 #include "be.h"
  60 #include "../be_t.h"
  61 #include "../beirgmod.h"
  62 #include "../be_dbgout.h"
  63 #include "../beblocksched.h"
  64 #include "../bemachine.h"
  65 #include "../beilpsched.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72
  73 #include "bearch_ia32_t.h"
  74
  75 #include "ia32_new_nodes.h"
  76 #include "gen_ia32_regalloc_if.h"
  77 #include "gen_ia32_machine.h"
  78 #include "ia32_common_transform.h"
  79 #include "ia32_transform.h"
  80 #include "ia32_emitter.h"
  81 #include "ia32_map_regs.h"
  82 #include "ia32_optimize.h"
  83 #include "ia32_x87.h"
  84 #include "ia32_dbg_stat.h"
  85 #include "ia32_finish.h"
  86 #include "ia32_util.h"
  87 #include "ia32_fpu.h"
  88 #include "ia32_architecture.h"
  89
  90 #ifdef FIRM_GRGEN_BE
  91 #include "ia32_pbqp_transform.h"
  92
  93 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  94 #endif
  95
  96 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  97
  98 /* TODO: ugly */
  99 static set *cur_reg_set = NULL;
 100
 101 ir_mode         *mode_fpcw       = NULL;
 102 ia32_code_gen_t *ia32_current_cg = NULL;
 103
 104 /**
 105  * The environment for the intrinsic mapping.
 106  */
 107 static ia32_intrinsic_env_t intrinsic_env = {
 108         NULL,    /* the isa */
 109         NULL,    /* the irg, these entities belong to */
 110         NULL,    /* entity for first div operand (move into FPU) */
 111         NULL,    /* entity for second div operand (move into FPU) */
 112         NULL,    /* entity for converts ll -> d */
 113         NULL,    /* entity for converts d -> ll */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118         NULL,    /* bias value for conversion from float to unsigned 64 */
 119 };
 120
 121
 122 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 123
 124 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 125                                     create_const_node_func func,
 126                                     const arch_register_t* reg)
 127 {
 128         ir_node *block, *res;
 129
 130         if(*place != NULL)
 131                 return *place;
 132
 133         block = get_irg_start_block(cg->irg);
 134         res = func(NULL, cg->irg, block);
 135         arch_set_irn_register(res, reg);
 136         *place = res;
 137
 138         add_irn_dep(get_irg_end(cg->irg), res);
 139         /* add_irn_dep(get_irg_start(cg->irg), res); */
 140
 141         return res;
 142 }
 143
 144 /* Creates the unique per irg GP NoReg node. */
 145 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 147                             &ia32_gp_regs[REG_GP_NOREG]);
 148 }
 149
 150 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 151         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 152                             &ia32_vfp_regs[REG_VFP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 157                             &ia32_xmm_regs[REG_XMM_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 162                             &ia32_gp_regs[REG_GP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 167                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 172                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 173 }
 174
 175 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 176         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 177                         &ia32_fp_cw_regs[REG_FPCW]);
 178 }
 179
 180
 181 /**
 182  * Returns the admissible noreg register node for input register pos of node irn.
 183  */
 184 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 185 {
 186         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 187
 188         assert(req != NULL && "Missing register requirements");
 189         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 190                 return ia32_new_NoReg_gp(cg);
 191
 192         if (ia32_cg_config.use_sse2) {
 193                 return ia32_new_NoReg_xmm(cg);
 194         } else {
 195                 return ia32_new_NoReg_vfp(cg);
 196         }
 197 }
 198
 199 /**************************************************
 200  *                         _ _              _  __
 201  *                        | | |            (_)/ _|
 202  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 203  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 204  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 205  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 206  *            __/ |
 207  *           |___/
 208  **************************************************/
 209
 210 /**
 211  * Return register requirements for an ia32 node.
 212  * If the node returns a tuple (mode_T) then the proj's
 213  * will be asked for this information.
 214  */
 215 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 216                                                                                                            int pos)
 217 {
 218         ir_mode *mode = get_irn_mode(node);
 219         long    node_pos;
 220
 221         if (mode == mode_X || is_Block(node)) {
 222                 return arch_no_register_req;
 223         }
 224
 225         if (mode == mode_T && pos < 0) {
 226                 return arch_no_register_req;
 227         }
 228
 229         node_pos = pos == -1 ? 0 : pos;
 230         if (is_Proj(node)) {
 231                 if (mode == mode_M || pos >= 0) {
 232                         return arch_no_register_req;
 233                 }
 234
 235                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 236                 node     = skip_Proj_const(node);
 237         }
 238
 239         if (is_ia32_irn(node)) {
 240                 const arch_register_req_t *req;
 241                 if (pos >= 0)
 242                         req = get_ia32_in_req(node, pos);
 243                 else
 244                         req = get_ia32_out_req(node, node_pos);
 245
 246                 assert(req != NULL);
 247
 248                 return req;
 249         }
 250
 251         /* unknowns should be transformed already */
 252         assert(!is_Unknown(node));
 253         return arch_no_register_req;
 254 }
 255
 256 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 257 {
 258         int    pos = 0;
 259
 260         if (get_irn_mode(irn) == mode_X) {
 261                 return;
 262         }
 263
 264         if (is_Proj(irn)) {
 265                 pos = get_Proj_proj(irn);
 266                 irn = skip_Proj(irn);
 267         }
 268
 269         if (is_ia32_irn(irn)) {
 270                 const arch_register_t **slots;
 271
 272                 slots      = get_ia32_slots(irn);
 273                 slots[pos] = reg;
 274         } else {
 275                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 276         }
 277 }
 278
 279 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 280 {
 281         int pos = 0;
 282
 283         if (is_Proj(irn)) {
 284                 if (get_irn_mode(irn) == mode_X) {
 285                         return NULL;
 286                 }
 287
 288                 pos = get_Proj_proj(irn);
 289                 irn = skip_Proj_const(irn);
 290         }
 291
 292         if (is_ia32_irn(irn)) {
 293                 const arch_register_t **slots = get_ia32_slots(irn);
 294                 assert(pos < get_ia32_n_res(irn));
 295                 return slots[pos];
 296         } else {
 297                 return ia32_get_firm_reg(irn, cur_reg_set);
 298         }
 299 }
 300
 301 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 302         arch_irn_class_t classification = 0;
 303
 304         irn = skip_Proj_const(irn);
 305
 306         if (is_cfop(irn))
 307                 classification |= arch_irn_class_branch;
 308
 309         if (! is_ia32_irn(irn))
 310                 return classification;
 311
 312         if (is_ia32_is_reload(irn))
 313                 classification |= arch_irn_class_reload;
 314
 315         if (is_ia32_is_spill(irn))
 316                 classification |= arch_irn_class_spill;
 317
 318         if (is_ia32_is_remat(irn))
 319                 classification |= arch_irn_class_remat;
 320
 321         return classification;
 322 }
 323
 324 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 325         arch_irn_flags_t flags = arch_irn_flags_none;
 326
 327         if (is_Unknown(irn))
 328                 return arch_irn_flags_ignore;
 329
 330         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 331                 ir_node *pred = get_Proj_pred(irn);
 332
 333                 if(is_ia32_irn(pred)) {
 334                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 335                 }
 336
 337                 irn = pred;
 338         }
 339
 340         if (is_ia32_irn(irn)) {
 341                 flags |= get_ia32_flags(irn);
 342         }
 343
 344         return flags;
 345 }
 346
 347 /**
 348  * The IA32 ABI callback object.
 349  */
 350 typedef struct {
 351         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 352         const arch_env_t *aenv;          /**< The architecture environment. */
 353         ir_graph *irg;                   /**< The associated graph. */
 354 } ia32_abi_env_t;
 355
 356 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 357         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 358 }
 359
 360 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 361         set_ia32_frame_ent(irn, ent);
 362 }
 363
 364 static void ia32_set_frame_offset(ir_node *irn, int bias)
 365 {
 366         if (get_ia32_frame_ent(irn) == NULL)
 367                 return;
 368
 369         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 370                 ia32_code_gen_t *cg = ia32_current_cg;
 371                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 372                 if (omit_fp) {
 373                         /* Pop nodes modify the stack pointer before calculating the
 374                          * destination address, so fix this here
 375                          */
 376                         bias -= 4;
 377                 }
 378         }
 379         add_ia32_am_offs_int(irn, bias);
 380 }
 381
 382 static int ia32_get_sp_bias(const ir_node *node)
 383 {
 384         if (is_ia32_Call(node))
 385                 return -(int)get_ia32_call_attr_const(node)->pop;
 386
 387         if (is_ia32_Push(node))
 388                 return 4;
 389
 390         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 391                 return -4;
 392
 393         return 0;
 394 }
 395
 396 /**
 397  * Generate the routine prologue.
 398  *
 399  * @param self       The callback object.
 400  * @param mem        A pointer to the mem node. Update this if you define new memory.
 401  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 402  * @param stack_bias Points to the current stack bias, can be modified if needed.
 403  *
 404  * @return           The register which shall be used as a stack frame base.
 405  *
 406  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 407  */
 408 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 409 {
 410         ia32_abi_env_t   *env      = self;
 411         ia32_code_gen_t  *cg       = ia32_current_cg;
 412         const arch_env_t *arch_env = env->aenv;
 413
 414         if (! env->flags.try_omit_fp) {
 415                 ir_graph *irg     =env->irg;
 416                 ir_node  *bl      = get_irg_start_block(irg);
 417                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 418                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 419                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 420                 ir_node  *push;
 421
 422                 /* ALL nodes representing bp must be set to ignore. */
 423                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 424
 425                 /* push ebp */
 426                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 427                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 428                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 429
 430                 /* the push must have SP out register */
 431                 arch_set_irn_register(curr_sp, arch_env->sp);
 432                 set_ia32_flags(push, arch_irn_flags_ignore);
 433
 434                 /* this modifies the stack bias, because we pushed 32bit */
 435                 *stack_bias -= 4;
 436
 437                 /* move esp to ebp */
 438                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 439                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 440                 arch_set_irn_register(curr_bp, arch_env->bp);
 441                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 442
 443                 /* beware: the copy must be done before any other sp use */
 444                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 445                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 446                 arch_set_irn_register(curr_sp, arch_env->sp);
 447                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 448
 449                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 450                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 451
 452                 return arch_env->bp;
 453         }
 454
 455         return arch_env->sp;
 456 }
 457
 458 /**
 459  * Generate the routine epilogue.
 460  * @param self    The callback object.
 461  * @param bl      The block for the epilog
 462  * @param mem     A pointer to the mem node. Update this if you define new memory.
 463  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 464  * @return        The register which shall be used as a stack frame base.
 465  *
 466  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 467  */
 468 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 469 {
 470         ia32_abi_env_t   *env      = self;
 471         const arch_env_t *arch_env = env->aenv;
 472         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 473         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 474         ir_graph         *irg      = env->irg;
 475
 476         if (env->flags.try_omit_fp) {
 477                 /* simply remove the stack frame here */
 478                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 479         } else {
 480                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 481
 482                 if (ia32_cg_config.use_leave) {
 483                         ir_node *leave;
 484
 485                         /* leave */
 486                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 487                         set_ia32_flags(leave, arch_irn_flags_ignore);
 488                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 489                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 490                 } else {
 491                         ir_node *pop;
 492
 493                         /* the old SP is not needed anymore (kill the proj) */
 494                         assert(is_Proj(curr_sp));
 495                         kill_node(curr_sp);
 496
 497                         /* copy ebp to esp */
 498                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 499                         arch_set_irn_register(curr_sp, arch_env->sp);
 500                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 501
 502                         /* pop ebp */
 503                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 504                         set_ia32_flags(pop, arch_irn_flags_ignore);
 505                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 506                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 507
 508                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 509                 }
 510                 arch_set_irn_register(curr_sp, arch_env->sp);
 511                 arch_set_irn_register(curr_bp, arch_env->bp);
 512         }
 513
 514         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 515         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 516 }
 517
 518 /**
 519  * Initialize the callback object.
 520  * @param call The call object.
 521  * @param aenv The architecture environment.
 522  * @param irg  The graph with the method.
 523  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 524  */
 525 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 526 {
 527         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 528         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 529         env->flags = fl.bits;
 530         env->irg   = irg;
 531         env->aenv  = aenv;
 532         return env;
 533 }
 534
 535 /**
 536  * Destroy the callback object.
 537  * @param self The callback object.
 538  */
 539 static void ia32_abi_done(void *self) {
 540         free(self);
 541 }
 542
 543 /**
 544  * Produces the type which sits between the stack args and the locals on the stack.
 545  * it will contain the return address and space to store the old base pointer.
 546  * @return The Firm type modeling the ABI between type.
 547  */
 548 static ir_type *ia32_abi_get_between_type(void *self)
 549 {
 550 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 551         static ir_type *omit_fp_between_type = NULL;
 552         static ir_type *between_type         = NULL;
 553
 554         ia32_abi_env_t *env = self;
 555
 556         if (! between_type) {
 557                 ir_entity *old_bp_ent;
 558                 ir_entity *ret_addr_ent;
 559                 ir_entity *omit_fp_ret_addr_ent;
 560
 561                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 562                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 563
 564                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 565                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 566                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 567
 568                 set_entity_offset(old_bp_ent, 0);
 569                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 570                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 571                 set_type_state(between_type, layout_fixed);
 572
 573                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 574                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 575
 576                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 577                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 578                 set_type_state(omit_fp_between_type, layout_fixed);
 579         }
 580
 581         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 582 #undef IDENT
 583 }
 584
 585 /**
 586  * Get the estimated cycle count for @p irn.
 587  *
 588  * @param self The this pointer.
 589  * @param irn  The node.
 590  *
 591  * @return     The estimated cycle count for this operation
 592  */
 593 static int ia32_get_op_estimated_cost(const ir_node *irn)
 594 {
 595         int            cost;
 596         ia32_op_type_t op_tp;
 597
 598         if (is_Proj(irn))
 599                 return 0;
 600         if (!is_ia32_irn(irn))
 601                 return 0;
 602
 603         assert(is_ia32_irn(irn));
 604
 605         cost  = get_ia32_latency(irn);
 606         op_tp = get_ia32_op_type(irn);
 607
 608         if (is_ia32_CopyB(irn)) {
 609                 cost = 250;
 610         }
 611         else if (is_ia32_CopyB_i(irn)) {
 612                 int size = get_ia32_copyb_size(irn);
 613                 cost     = 20 + (int)ceil((4/3) * size);
 614         }
 615         /* in case of address mode operations add additional cycles */
 616         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 617                 /*
 618                         In case of stack access and access to fixed addresses add 5 cycles
 619                         (we assume they are in cache), other memory operations cost 20
 620                         cycles.
 621                 */
 622                 if (is_ia32_use_frame(irn) || (
 623                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 624                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 625                     )) {
 626                         cost += 5;
 627                 } else {
 628                         cost += 20;
 629                 }
 630         }
 631
 632         return cost;
 633 }
 634
 635 /**
 636  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 637  *
 638  * @param irn       The original operation
 639  * @param i         Index of the argument we want the inverse operation to yield
 640  * @param inverse   struct to be filled with the resulting inverse op
 641  * @param obstack   The obstack to use for allocation of the returned nodes array
 642  * @return          The inverse operation or NULL if operation invertible
 643  */
 644 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 645         ir_graph *irg;
 646         ir_mode  *mode;
 647         ir_mode  *irn_mode;
 648         ir_node  *block, *noreg, *nomem;
 649         dbg_info *dbg;
 650
 651         /* we cannot invert non-ia32 irns */
 652         if (! is_ia32_irn(irn))
 653                 return NULL;
 654
 655         /* operand must always be a real operand (not base, index or mem) */
 656         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 657                 return NULL;
 658
 659         /* we don't invert address mode operations */
 660         if (get_ia32_op_type(irn) != ia32_Normal)
 661                 return NULL;
 662
 663         /* TODO: adjust for new immediates... */
 664         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 665                    irn);
 666         return NULL;
 667
 668         irg      = get_irn_irg(irn);
 669         block    = get_nodes_block(irn);
 670         mode     = get_irn_mode(irn);
 671         irn_mode = get_irn_mode(irn);
 672         noreg    = get_irn_n(irn, 0);
 673         nomem    = new_r_NoMem(irg);
 674         dbg      = get_irn_dbg_info(irn);
 675
 676         /* initialize structure */
 677         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 678         inverse->costs = 0;
 679         inverse->n     = 1;
 680
 681         switch (get_ia32_irn_opcode(irn)) {
 682                 case iro_ia32_Add:
 683 #if 0
 684                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 685                                 /* we have an add with a const here */
 686                                 /* invers == add with negated const */
 687                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 688                                 inverse->costs   += 1;
 689                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 690                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 691                                 set_ia32_commutative(inverse->nodes[0]);
 692                         }
 693                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 694                                 /* we have an add with a symconst here */
 695                                 /* invers == sub with const */
 696                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 697                                 inverse->costs   += 2;
 698                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 699                         }
 700                         else {
 701                                 /* normal add: inverse == sub */
 702                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 703                                 inverse->costs   += 2;
 704                         }
 705 #endif
 706                         break;
 707                 case iro_ia32_Sub:
 708 #if 0
 709                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 710                                 /* we have a sub with a const/symconst here */
 711                                 /* invers == add with this const */
 712                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 713                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 714                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 715                         }
 716                         else {
 717                                 /* normal sub */
 718                                 if (i == n_ia32_binary_left) {
 719                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 720                                 }
 721                                 else {
 722                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 723                                 }
 724                                 inverse->costs += 1;
 725                         }
 726 #endif
 727                         break;
 728                 case iro_ia32_Xor:
 729 #if 0
 730                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 731                                 /* xor with const: inverse = xor */
 732                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 733                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 734                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 735                         }
 736                         else {
 737                                 /* normal xor */
 738                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 739                                 inverse->costs   += 1;
 740                         }
 741 #endif
 742                         break;
 743                 case iro_ia32_Not: {
 744                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 745                         inverse->costs   += 1;
 746                         break;
 747                 }
 748                 case iro_ia32_Neg: {
 749                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 750                         inverse->costs   += 1;
 751                         break;
 752                 }
 753                 default:
 754                         /* inverse operation not supported */
 755                         return NULL;
 756         }
 757
 758         return inverse;
 759 }
 760
 761 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 762 {
 763         if(mode_is_float(mode))
 764                 return mode_D;
 765
 766         return mode_Iu;
 767 }
 768
 769 /**
 770  * Get the mode that should be used for spilling value node
 771  */
 772 static ir_mode *get_spill_mode(const ir_node *node)
 773 {
 774         ir_mode *mode = get_irn_mode(node);
 775         return get_spill_mode_mode(mode);
 776 }
 777
 778 /**
 779  * Checks whether an addressmode reload for a node with mode mode is compatible
 780  * with a spillslot of mode spill_mode
 781  */
 782 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 783 {
 784         return !mode_is_float(mode) || mode == spillmode;
 785 }
 786
 787 /**
 788  * Check if irn can load its operand at position i from memory (source addressmode).
 789  * @param irn    The irn to be checked
 790  * @param i      The operands position
 791  * @return Non-Zero if operand can be loaded
 792  */
 793 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 794 {
 795         ir_node       *op        = get_irn_n(irn, i);
 796         const ir_mode *mode      = get_irn_mode(op);
 797         const ir_mode *spillmode = get_spill_mode(op);
 798
 799         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 800             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 801             !ia32_is_spillmode_compatible(mode, spillmode) ||
 802             is_ia32_use_frame(irn))                            /* must not already use frame */
 803                 return 0;
 804
 805         switch (get_ia32_am_support(irn)) {
 806                 case ia32_am_none:
 807                         return 0;
 808
 809                 case ia32_am_unary:
 810                         if (i != n_ia32_unary_op)
 811                                 return 0;
 812                         break;
 813
 814                 case ia32_am_binary:
 815                         switch (i) {
 816                                 case n_ia32_binary_left: {
 817                                         const arch_register_req_t *req;
 818                                         if (!is_ia32_commutative(irn))
 819                                                 return 0;
 820
 821                                         /* we can't swap left/right for limited registers
 822                                          * (As this (currently) breaks constraint handling copies)
 823                                          */
 824                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 825                                         if (req->type & arch_register_req_type_limited)
 826                                                 return 0;
 827                                         break;
 828                                 }
 829
 830                                 case n_ia32_binary_right:
 831                                         break;
 832
 833                                 default:
 834                                         return 0;
 835                         }
 836                         break;
 837
 838                 default:
 839                         panic("Unknown AM type");
 840         }
 841
 842         /* HACK: must not already use "real" memory.
 843          * This can happen for Call and Div */
 844         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 845                 return 0;
 846
 847         return 1;
 848 }
 849
 850 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 851                                         unsigned int i)
 852 {
 853         ir_mode *load_mode;
 854         ir_mode *dest_op_mode;
 855
 856         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 857
 858         set_ia32_op_type(irn, ia32_AddrModeS);
 859
 860         load_mode    = get_irn_mode(get_irn_n(irn, i));
 861         dest_op_mode = get_ia32_ls_mode(irn);
 862         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 863                 set_ia32_ls_mode(irn, load_mode);
 864         }
 865         set_ia32_use_frame(irn);
 866         set_ia32_need_stackent(irn);
 867
 868         if (i == n_ia32_binary_left                    &&
 869             get_ia32_am_support(irn) == ia32_am_binary &&
 870             /* immediates are only allowed on the right side */
 871             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 872                 ia32_swap_left_right(irn);
 873                 i = n_ia32_binary_right;
 874         }
 875
 876         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 877
 878         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 879         set_irn_n(irn, n_ia32_mem,  spill);
 880         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 881         set_ia32_is_reload(irn);
 882 }
 883
 884 static const be_abi_callbacks_t ia32_abi_callbacks = {
 885         ia32_abi_init,
 886         ia32_abi_done,
 887         ia32_abi_get_between_type,
 888         ia32_abi_prologue,
 889         ia32_abi_epilogue
 890 };
 891
 892 /* fill register allocator interface */
 893
 894 static const arch_irn_ops_t ia32_irn_ops = {
 895         ia32_get_irn_reg_req,
 896         ia32_set_irn_reg,
 897         ia32_get_irn_reg,
 898         ia32_classify,
 899         ia32_get_flags,
 900         ia32_get_frame_entity,
 901         ia32_set_frame_entity,
 902         ia32_set_frame_offset,
 903         ia32_get_sp_bias,
 904         ia32_get_inverse,
 905         ia32_get_op_estimated_cost,
 906         ia32_possible_memory_operand,
 907         ia32_perform_memory_operand,
 908 };
 909
 910 /**************************************************
 911  *                _                         _  __
 912  *               | |                       (_)/ _|
 913  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 914  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 915  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 916  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 917  *                        __/ |
 918  *                       |___/
 919  **************************************************/
 920
 921 static ir_entity *mcount = NULL;
 922
 923 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 924
 925 static void ia32_before_abi(void *self) {
 926         lower_mode_b_config_t lower_mode_b_config = {
 927                 mode_Iu,  /* lowered mode */
 928                 mode_Bu,  /* preferred mode for set */
 929                 0,        /* don't lower direct compares */
 930         };
 931         ia32_code_gen_t *cg = self;
 932
 933         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 934         if (cg->dump)
 935                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 936         if (cg->gprof) {
 937                 if (mcount == NULL) {
 938                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 939                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 940                         /* FIXME: enter the right ld_ident here */
 941                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 942                         set_entity_visibility(mcount, visibility_external_allocated);
 943                 }
 944                 instrument_initcall(cg->irg, mcount);
 945         }
 946 }
 947
 948 /**
 949  * Transforms the standard firm graph into
 950  * an ia32 firm graph
 951  */
 952 static void ia32_prepare_graph(void *self) {
 953         ia32_code_gen_t *cg = self;
 954
 955         /* do local optimizations */
 956         optimize_graph_df(cg->irg);
 957
 958         /* TODO: we often have dead code reachable through out-edges here. So for
 959          * now we rebuild edges (as we need correct user count for code selection)
 960          */
 961 #if 1
 962         edges_deactivate(cg->irg);
 963         edges_activate(cg->irg);
 964 #endif
 965
 966         if (cg->dump)
 967                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 968
 969         switch (be_transformer) {
 970         case TRANSFORMER_DEFAULT:
 971                 /* transform remaining nodes into assembler instructions */
 972                 ia32_transform_graph(cg);
 973                 break;
 974
 975 #ifdef FIRM_GRGEN_BE
 976         case TRANSFORMER_PBQP:
 977         case TRANSFORMER_RAND:
 978                 /* transform nodes into assembler instructions by PBQP magic */
 979                 ia32_transform_graph_by_pbqp(cg);
 980                 break;
 981 #endif
 982
 983         default:
 984                 panic("invalid transformer");
 985         }
 986
 987         /* do local optimizations (mainly CSE) */
 988         optimize_graph_df(cg->irg);
 989
 990         if (cg->dump)
 991                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 992
 993         /* optimize address mode */
 994         ia32_optimize_graph(cg);
 995
 996         /* do code placement, to optimize the position of constants */
 997         place_code(cg->irg);
 998
 999         if (cg->dump)
1000                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1001 }
1002
1003 ir_node *turn_back_am(ir_node *node)
1004 {
1005         ir_graph *irg   = current_ir_graph;
1006         dbg_info *dbgi  = get_irn_dbg_info(node);
1007         ir_node  *block = get_nodes_block(node);
1008         ir_node  *base  = get_irn_n(node, n_ia32_base);
1009         ir_node  *index = get_irn_n(node, n_ia32_index);
1010         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1011         ir_node  *noreg;
1012
1013         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1014         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1015
1016         ia32_copy_am_attrs(load, node);
1017         if (is_ia32_is_reload(node))
1018                 set_ia32_is_reload(load);
1019         set_irn_n(node, n_ia32_mem, new_NoMem());
1020
1021         switch (get_ia32_am_support(node)) {
1022                 case ia32_am_unary:
1023                         set_irn_n(node, n_ia32_unary_op, load_res);
1024                         break;
1025
1026                 case ia32_am_binary:
1027                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
1028                                 set_irn_n(node, n_ia32_binary_left, load_res);
1029                         } else {
1030                                 set_irn_n(node, n_ia32_binary_right, load_res);
1031                         }
1032                         break;
1033
1034                 default:
1035                         panic("Unknown AM type");
1036         }
1037         noreg = ia32_new_NoReg_gp(ia32_current_cg);
1038         set_irn_n(node, n_ia32_base,  noreg);
1039         set_irn_n(node, n_ia32_index, noreg);
1040         set_ia32_am_offs_int(node, 0);
1041         set_ia32_am_sc(node, NULL);
1042         set_ia32_am_scale(node, 0);
1043         clear_ia32_am_sc_sign(node);
1044
1045         /* rewire mem-proj */
1046         if (get_irn_mode(node) == mode_T) {
1047                 const ir_edge_t *edge;
1048                 foreach_out_edge(node, edge) {
1049                         ir_node *out = get_edge_src_irn(edge);
1050                         if (get_irn_mode(out) == mode_M) {
1051                                 set_Proj_pred(out, load);
1052                                 set_Proj_proj(out, pn_ia32_Load_M);
1053                                 break;
1054                         }
1055                 }
1056         }
1057
1058         set_ia32_op_type(node, ia32_Normal);
1059         if (sched_is_scheduled(node))
1060                 sched_add_before(node, load);
1061
1062         return load_res;
1063 }
1064
1065 static ir_node *flags_remat(ir_node *node, ir_node *after)
1066 {
1067         /* we should turn back source address mode when rematerializing nodes */
1068         ia32_op_type_t type;
1069         ir_node        *block;
1070         ir_node        *copy;
1071
1072         if (is_Block(after)) {
1073                 block = after;
1074         } else {
1075                 block = get_nodes_block(after);
1076         }
1077
1078         type = get_ia32_op_type(node);
1079         switch (type) {
1080                 case ia32_AddrModeS:
1081                         turn_back_am(node);
1082                         break;
1083
1084                 case ia32_AddrModeD:
1085                         /* TODO implement this later... */
1086                         panic("found DestAM with flag user %+F this should not happen", node);
1087                         break;
1088
1089                 default: assert(type == ia32_Normal); break;
1090         }
1091
1092         copy = exact_copy(node);
1093         set_nodes_block(copy, block);
1094         sched_add_after(after, copy);
1095
1096         return copy;
1097 }
1098
1099 /**
1100  * Called before the register allocator.
1101  */
1102 static void ia32_before_ra(void *self) {
1103         ia32_code_gen_t *cg = self;
1104
1105         /* setup fpu rounding modes */
1106         ia32_setup_fpu_mode(cg);
1107
1108         /* fixup flags */
1109         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1110                            &flags_remat);
1111
1112         ia32_add_missing_keeps(cg);
1113 }
1114
1115
1116 /**
1117  * Transforms a be_Reload into a ia32 Load.
1118  */
1119 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1120         ir_graph *irg        = get_irn_irg(node);
1121         dbg_info *dbg        = get_irn_dbg_info(node);
1122         ir_node *block       = get_nodes_block(node);
1123         ir_entity *ent       = be_get_frame_entity(node);
1124         ir_mode *mode        = get_irn_mode(node);
1125         ir_mode *spillmode   = get_spill_mode(node);
1126         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1127         ir_node *sched_point = NULL;
1128         ir_node *ptr         = get_irg_frame(irg);
1129         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1130         ir_node *new_op, *proj;
1131         const arch_register_t *reg;
1132
1133         if (sched_is_scheduled(node)) {
1134                 sched_point = sched_prev(node);
1135         }
1136
1137         if (mode_is_float(spillmode)) {
1138                 if (ia32_cg_config.use_sse2)
1139                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1140                 else
1141                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1142         }
1143         else if (get_mode_size_bits(spillmode) == 128) {
1144                 /* Reload 128 bit SSE registers */
1145                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1146         }
1147         else
1148                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1149
1150         set_ia32_op_type(new_op, ia32_AddrModeS);
1151         set_ia32_ls_mode(new_op, spillmode);
1152         set_ia32_frame_ent(new_op, ent);
1153         set_ia32_use_frame(new_op);
1154         set_ia32_is_reload(new_op);
1155
1156         DBG_OPT_RELOAD2LD(node, new_op);
1157
1158         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1159
1160         if (sched_point) {
1161                 sched_add_after(sched_point, new_op);
1162                 sched_remove(node);
1163         }
1164
1165         /* copy the register from the old node to the new Load */
1166         reg = arch_get_irn_register(node);
1167         arch_set_irn_register(new_op, reg);
1168
1169         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1170
1171         exchange(node, proj);
1172 }
1173
1174 /**
1175  * Transforms a be_Spill node into a ia32 Store.
1176  */
1177 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1178         ir_graph *irg  = get_irn_irg(node);
1179         dbg_info *dbg  = get_irn_dbg_info(node);
1180         ir_node *block = get_nodes_block(node);
1181         ir_entity *ent = be_get_frame_entity(node);
1182         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1183         ir_mode *mode  = get_spill_mode(spillval);
1184         ir_node *noreg = ia32_new_NoReg_gp(cg);
1185         ir_node *nomem = new_rd_NoMem(irg);
1186         ir_node *ptr   = get_irg_frame(irg);
1187         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1188         ir_node *store;
1189         ir_node *sched_point = NULL;
1190
1191         if (sched_is_scheduled(node)) {
1192                 sched_point = sched_prev(node);
1193         }
1194
1195         /* No need to spill unknown values... */
1196         if(is_ia32_Unknown_GP(val) ||
1197                 is_ia32_Unknown_VFP(val) ||
1198                 is_ia32_Unknown_XMM(val)) {
1199                 store = nomem;
1200                 if(sched_point)
1201                         sched_remove(node);
1202
1203                 exchange(node, store);
1204                 return;
1205         }
1206
1207         if (mode_is_float(mode)) {
1208                 if (ia32_cg_config.use_sse2)
1209                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1210                 else
1211                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1212         } else if (get_mode_size_bits(mode) == 128) {
1213                 /* Spill 128 bit SSE registers */
1214                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1215         } else if (get_mode_size_bits(mode) == 8) {
1216                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1217         } else {
1218                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1219         }
1220
1221         set_ia32_op_type(store, ia32_AddrModeD);
1222         set_ia32_ls_mode(store, mode);
1223         set_ia32_frame_ent(store, ent);
1224         set_ia32_use_frame(store);
1225         set_ia32_is_spill(store);
1226         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1227         DBG_OPT_SPILL2ST(node, store);
1228
1229         if (sched_point) {
1230                 sched_add_after(sched_point, store);
1231                 sched_remove(node);
1232         }
1233
1234         exchange(node, store);
1235 }
1236
1237 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1238         ir_graph *irg = get_irn_irg(node);
1239         dbg_info *dbg = get_irn_dbg_info(node);
1240         ir_node *block = get_nodes_block(node);
1241         ir_node *noreg = ia32_new_NoReg_gp(cg);
1242         ir_node *frame = get_irg_frame(irg);
1243
1244         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1245
1246         set_ia32_frame_ent(push, ent);
1247         set_ia32_use_frame(push);
1248         set_ia32_op_type(push, ia32_AddrModeS);
1249         set_ia32_ls_mode(push, mode_Is);
1250         set_ia32_is_spill(push);
1251
1252         sched_add_before(schedpoint, push);
1253         return push;
1254 }
1255
1256 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1257         ir_graph *irg = get_irn_irg(node);
1258         dbg_info *dbg = get_irn_dbg_info(node);
1259         ir_node *block = get_nodes_block(node);
1260         ir_node *noreg = ia32_new_NoReg_gp(cg);
1261         ir_node *frame = get_irg_frame(irg);
1262
1263         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1264
1265         set_ia32_frame_ent(pop, ent);
1266         set_ia32_use_frame(pop);
1267         set_ia32_op_type(pop, ia32_AddrModeD);
1268         set_ia32_ls_mode(pop, mode_Is);
1269         set_ia32_is_reload(pop);
1270
1271         sched_add_before(schedpoint, pop);
1272
1273         return pop;
1274 }
1275
1276 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1277 {
1278         ir_graph *irg = get_irn_irg(node);
1279         dbg_info *dbg = get_irn_dbg_info(node);
1280         ir_node *block = get_nodes_block(node);
1281         ir_mode *spmode = mode_Iu;
1282         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1283         ir_node *sp;
1284
1285         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1286         arch_set_irn_register(sp, spreg);
1287
1288         return sp;
1289 }
1290
1291 /**
1292  * Transform MemPerm, currently we do this the ugly way and produce
1293  * push/pop into/from memory cascades. This is possible without using
1294  * any registers.
1295  */
1296 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1297 {
1298         ir_graph        *irg   = get_irn_irg(node);
1299         ir_node         *block = get_nodes_block(node);
1300         ir_node         *sp    = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1301         int              arity = be_get_MemPerm_entity_arity(node);
1302         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1303         ir_node         *in[1];
1304         ir_node         *keep;
1305         int              i;
1306         const ir_edge_t *edge;
1307         const ir_edge_t *next;
1308
1309         /* create Pushs */
1310         for(i = 0; i < arity; ++i) {
1311                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1312                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1313                 ir_type *enttype = get_entity_type(inent);
1314                 unsigned entsize = get_type_size_bytes(enttype);
1315                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1316                 ir_node *mem = get_irn_n(node, i + 1);
1317                 ir_node *push;
1318
1319                 /* work around cases where entities have different sizes */
1320                 if(entsize2 < entsize)
1321                         entsize = entsize2;
1322                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1323
1324                 push = create_push(cg, node, node, sp, mem, inent);
1325                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1326                 if(entsize == 8) {
1327                         /* add another push after the first one */
1328                         push = create_push(cg, node, node, sp, mem, inent);
1329                         add_ia32_am_offs_int(push, 4);
1330                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1331                 }
1332
1333                 set_irn_n(node, i, new_Bad());
1334         }
1335
1336         /* create pops */
1337         for(i = arity - 1; i >= 0; --i) {
1338                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1339                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1340                 ir_type *enttype = get_entity_type(outent);
1341                 unsigned entsize = get_type_size_bytes(enttype);
1342                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1343                 ir_node *pop;
1344
1345                 /* work around cases where entities have different sizes */
1346                 if(entsize2 < entsize)
1347                         entsize = entsize2;
1348                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1349
1350                 pop = create_pop(cg, node, node, sp, outent);
1351                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1352                 if(entsize == 8) {
1353                         add_ia32_am_offs_int(pop, 4);
1354
1355                         /* add another pop after the first one */
1356                         pop = create_pop(cg, node, node, sp, outent);
1357                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1358                 }
1359
1360                 pops[i] = pop;
1361         }
1362
1363         in[0] = sp;
1364         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1365         sched_add_before(node, keep);
1366
1367         /* exchange memprojs */
1368         foreach_out_edge_safe(node, edge, next) {
1369                 ir_node *proj = get_edge_src_irn(edge);
1370                 int p = get_Proj_proj(proj);
1371
1372                 assert(p < arity);
1373
1374                 set_Proj_pred(proj, pops[p]);
1375                 set_Proj_proj(proj, pn_ia32_Pop_M);
1376         }
1377
1378         /* remove memperm */
1379         arity = get_irn_arity(node);
1380         for(i = 0; i < arity; ++i) {
1381                 set_irn_n(node, i, new_Bad());
1382         }
1383         sched_remove(node);
1384 }
1385
1386 /**
1387  * Block-Walker: Calls the transform functions Spill and Reload.
1388  */
1389 static void ia32_after_ra_walker(ir_node *block, void *env) {
1390         ir_node *node, *prev;
1391         ia32_code_gen_t *cg = env;
1392
1393         /* beware: the schedule is changed here */
1394         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1395                 prev = sched_prev(node);
1396
1397                 if (be_is_Reload(node)) {
1398                         transform_to_Load(cg, node);
1399                 } else if (be_is_Spill(node)) {
1400                         transform_to_Store(cg, node);
1401                 } else if (be_is_MemPerm(node)) {
1402                         transform_MemPerm(cg, node);
1403                 }
1404         }
1405 }
1406
1407 /**
1408  * Collects nodes that need frame entities assigned.
1409  */
1410 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1411 {
1412         be_fec_env_t  *env = data;
1413         const ir_mode *mode;
1414         int            align;
1415
1416         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1417                 mode  = get_spill_mode_mode(get_irn_mode(node));
1418                 align = get_mode_size_bytes(mode);
1419         } else if (is_ia32_irn(node)         &&
1420                         get_ia32_frame_ent(node) == NULL &&
1421                         is_ia32_use_frame(node)) {
1422                 if (is_ia32_need_stackent(node))
1423                         goto need_stackent;
1424
1425                 switch (get_ia32_irn_opcode(node)) {
1426 need_stackent:
1427                         case iro_ia32_Load: {
1428                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1429
1430                                 if (attr->data.need_32bit_stackent) {
1431                                         mode = mode_Is;
1432                                 } else if (attr->data.need_64bit_stackent) {
1433                                         mode = mode_Ls;
1434                                 } else {
1435                                         mode = get_ia32_ls_mode(node);
1436                                         if (is_ia32_is_reload(node))
1437                                                 mode = get_spill_mode_mode(mode);
1438                                 }
1439                                 align = get_mode_size_bytes(mode);
1440                                 break;
1441                         }
1442
1443                         case iro_ia32_vfild:
1444                         case iro_ia32_vfld:
1445                         case iro_ia32_xLoad: {
1446                                 mode  = get_ia32_ls_mode(node);
1447                                 align = 4;
1448                                 break;
1449                         }
1450
1451                         case iro_ia32_FldCW: {
1452                                 /* although 2 byte would be enough 4 byte performs best */
1453                                 mode  = mode_Iu;
1454                                 align = 4;
1455                                 break;
1456                         }
1457
1458                         default:
1459 #ifndef NDEBUG
1460                                 panic("unexpected frame user while collection frame entity nodes");
1461
1462                         case iro_ia32_FnstCW:
1463                         case iro_ia32_Store8Bit:
1464                         case iro_ia32_Store:
1465                         case iro_ia32_fst:
1466                         case iro_ia32_fstp:
1467                         case iro_ia32_vfist:
1468                         case iro_ia32_vfisttp:
1469                         case iro_ia32_vfst:
1470                         case iro_ia32_xStore:
1471                         case iro_ia32_xStoreSimple:
1472 #endif
1473                                 return;
1474                 }
1475         } else {
1476                 return;
1477         }
1478         be_node_needs_frame_entity(env, node, mode, align);
1479 }
1480
1481 /**
1482  * We transform Spill and Reload here. This needs to be done before
1483  * stack biasing otherwise we would miss the corrected offset for these nodes.
1484  */
1485 static void ia32_after_ra(void *self) {
1486         ia32_code_gen_t *cg = self;
1487         ir_graph *irg = cg->irg;
1488         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1489
1490         /* create and coalesce frame entities */
1491         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1492         be_assign_entities(fec_env);
1493         be_free_frame_entity_coalescer(fec_env);
1494
1495         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1496 }
1497
1498 /**
1499  * Last touchups for the graph before emit: x87 simulation to replace the
1500  * virtual with real x87 instructions, creating a block schedule and peephole
1501  * optimisations.
1502  */
1503 static void ia32_finish(void *self) {
1504         ia32_code_gen_t *cg = self;
1505         ir_graph        *irg = cg->irg;
1506
1507         ia32_finish_irg(irg, cg);
1508
1509         /* we might have to rewrite x87 virtual registers */
1510         if (cg->do_x87_sim) {
1511                 x87_simulate_graph(cg->birg);
1512         }
1513
1514         /* do peephole optimisations */
1515         ia32_peephole_optimization(cg);
1516
1517         /* create block schedule, this also removes empty blocks which might
1518          * produce critical edges */
1519         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1520 }
1521
1522 /**
1523  * Emits the code, closes the output file and frees
1524  * the code generator interface.
1525  */
1526 static void ia32_codegen(void *self) {
1527         ia32_code_gen_t *cg = self;
1528         ir_graph        *irg = cg->irg;
1529
1530         ia32_gen_routine(cg, irg);
1531
1532         cur_reg_set = NULL;
1533
1534         /* remove it from the isa */
1535         cg->isa->cg = NULL;
1536
1537         assert(ia32_current_cg == cg);
1538         ia32_current_cg = NULL;
1539
1540         /* de-allocate code generator */
1541         del_set(cg->reg_set);
1542         free(cg);
1543 }
1544
1545 /**
1546  * Returns the node representing the PIC base.
1547  */
1548 static ir_node *ia32_get_pic_base(void *self) {
1549         ir_node         *block;
1550         ia32_code_gen_t *cg      = self;
1551         ir_node         *get_eip = cg->get_eip;
1552         if (get_eip != NULL)
1553                 return get_eip;
1554
1555         block       = get_irg_start_block(cg->irg);
1556         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1557         cg->get_eip = get_eip;
1558
1559         be_dep_on_frame(get_eip);
1560         return get_eip;
1561 }
1562
1563 static void *ia32_cg_init(be_irg_t *birg);
1564
1565 static const arch_code_generator_if_t ia32_code_gen_if = {
1566         ia32_cg_init,
1567         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1568         ia32_before_abi,     /* before abi introduce hook */
1569         ia32_prepare_graph,
1570         NULL,                /* spill */
1571         ia32_before_ra,      /* before register allocation hook */
1572         ia32_after_ra,       /* after register allocation hook */
1573         ia32_finish,         /* called before codegen */
1574         ia32_codegen         /* emit && done */
1575 };
1576
1577 /**
1578  * Initializes a IA32 code generator.
1579  */
1580 static void *ia32_cg_init(be_irg_t *birg) {
1581         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1582         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1583
1584         cg->impl      = &ia32_code_gen_if;
1585         cg->irg       = birg->irg;
1586         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1587         cg->isa       = isa;
1588         cg->birg      = birg;
1589         cg->blk_sched = NULL;
1590         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1591         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1592
1593         if (cg->gprof) {
1594                 /* Linux gprof implementation needs base pointer */
1595                 birg->main_env->options->omit_fp = 0;
1596         }
1597
1598         /* enter it */
1599         isa->cg = cg;
1600
1601 #ifndef NDEBUG
1602         if (isa->name_obst) {
1603                 obstack_free(isa->name_obst, NULL);
1604                 obstack_init(isa->name_obst);
1605         }
1606 #endif /* NDEBUG */
1607
1608         cur_reg_set = cg->reg_set;
1609
1610         assert(ia32_current_cg == NULL);
1611         ia32_current_cg = cg;
1612
1613         return (arch_code_generator_t *)cg;
1614 }
1615
1616
1617
1618 /*****************************************************************
1619  *  ____             _                  _   _____  _____
1620  * |  _ \           | |                | | |_   _|/ ____|  /\
1621  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1622  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1623  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1624  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1625  *
1626  *****************************************************************/
1627
1628 /**
1629  * Set output modes for GCC
1630  */
1631 static const tarval_mode_info mo_integer = {
1632         TVO_HEX,
1633         "0x",
1634         NULL,
1635 };
1636
1637 /*
1638  * set the tarval output mode of all integer modes to decimal
1639  */
1640 static void set_tarval_output_modes(void)
1641 {
1642         int i;
1643
1644         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1645                 ir_mode *mode = get_irp_mode(i);
1646
1647                 if (mode_is_int(mode))
1648                         set_tarval_mode_output_option(mode, &mo_integer);
1649         }
1650 }
1651
1652 const arch_isa_if_t ia32_isa_if;
1653
1654 /**
1655  * The template that generates a new ISA object.
1656  * Note that this template can be changed by command line
1657  * arguments.
1658  */
1659 static ia32_isa_t ia32_isa_template = {
1660         {
1661                 &ia32_isa_if,            /* isa interface implementation */
1662                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1663                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1664                 -1,                      /* stack direction */
1665                 2,                       /* power of two stack alignment, 2^2 == 4 */
1666                 NULL,                    /* main environment */
1667                 7,                       /* costs for a spill instruction */
1668                 5,                       /* costs for a reload instruction */
1669         },
1670         NULL,                    /* 16bit register names */
1671         NULL,                    /* 8bit register names */
1672         NULL,                    /* 8bit register names high */
1673         NULL,                    /* types */
1674         NULL,                    /* tv_ents */
1675         NULL,                    /* current code generator */
1676         NULL,                    /* abstract machine */
1677 #ifndef NDEBUG
1678         NULL,                    /* name obstack */
1679 #endif
1680 };
1681
1682 static void init_asm_constraints(void)
1683 {
1684         be_init_default_asm_constraint_flags();
1685
1686         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1687         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1688         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1689         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1690         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1691         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1692         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1693         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1694         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1695         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1696         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1697         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1698         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1699         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1700         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1701         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1702         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1703         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1704         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1705         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1706
1707         /* no support for autodecrement/autoincrement */
1708         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1709         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1710         /* no float consts */
1711         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1712         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1713         /* makes no sense on x86 */
1714         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1715         /* no support for sse consts yet */
1716         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1717         /* no support for x87 consts yet */
1718         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1719         /* no support for mmx registers yet */
1720         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1721         /* not available in 32bit mode */
1722         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1723         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1724
1725         /* no code yet to determine register class needed... */
1726         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1727 }
1728
1729 /**
1730  * Initializes the backend ISA.
1731  */
1732 static arch_env_t *ia32_init(FILE *file_handle) {
1733         static int inited = 0;
1734         ia32_isa_t *isa;
1735         int        i, n;
1736
1737         if (inited)
1738                 return NULL;
1739         inited = 1;
1740
1741         set_tarval_output_modes();
1742
1743         isa = XMALLOC(ia32_isa_t);
1744         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1745
1746         if(mode_fpcw == NULL) {
1747                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1748         }
1749
1750         ia32_register_init();
1751         ia32_create_opcodes(&ia32_irn_ops);
1752
1753         be_emit_init(file_handle);
1754         isa->regs_16bit     = pmap_create();
1755         isa->regs_8bit      = pmap_create();
1756         isa->regs_8bit_high = pmap_create();
1757         isa->types          = pmap_create();
1758         isa->tv_ent         = pmap_create();
1759         isa->cpu            = ia32_init_machine_description();
1760
1761         ia32_build_16bit_reg_map(isa->regs_16bit);
1762         ia32_build_8bit_reg_map(isa->regs_8bit);
1763         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1764
1765 #ifndef NDEBUG
1766         isa->name_obst = XMALLOC(struct obstack);
1767         obstack_init(isa->name_obst);
1768 #endif /* NDEBUG */
1769
1770         /* enter the ISA object into the intrinsic environment */
1771         intrinsic_env.isa = isa;
1772         ia32_handle_intrinsics();
1773
1774         /* emit asm includes */
1775         n = get_irp_n_asms();
1776         for (i = 0; i < n; ++i) {
1777                 be_emit_cstring("#APP\n");
1778                 be_emit_ident(get_irp_asm(i));
1779                 be_emit_cstring("\n#NO_APP\n");
1780         }
1781
1782         /* needed for the debug support */
1783         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1784         be_emit_cstring(".Ltext0:\n");
1785         be_emit_write_line();
1786
1787         /* we mark referenced global entities, so we can only emit those which
1788          * are actually referenced. (Note: you mustn't use the type visited flag
1789          * elsewhere in the backend)
1790          */
1791         inc_master_type_visited();
1792
1793         return &isa->arch_env;
1794 }
1795
1796
1797
1798 /**
1799  * Closes the output file and frees the ISA structure.
1800  */
1801 static void ia32_done(void *self) {
1802         ia32_isa_t *isa = self;
1803
1804         /* emit now all global declarations */
1805         be_gas_emit_decls(isa->arch_env.main_env, 1);
1806
1807         pmap_destroy(isa->regs_16bit);
1808         pmap_destroy(isa->regs_8bit);
1809         pmap_destroy(isa->regs_8bit_high);
1810         pmap_destroy(isa->tv_ent);
1811         pmap_destroy(isa->types);
1812
1813 #ifndef NDEBUG
1814         obstack_free(isa->name_obst, NULL);
1815 #endif /* NDEBUG */
1816
1817         be_emit_exit();
1818
1819         free(self);
1820 }
1821
1822
1823 /**
1824  * Return the number of register classes for this architecture.
1825  * We report always these:
1826  *  - the general purpose registers
1827  *  - the SSE floating point register set
1828  *  - the virtual floating point registers
1829  *  - the SSE vector register set
1830  */
1831 static unsigned ia32_get_n_reg_class(const void *self) {
1832         (void) self;
1833         return N_CLASSES;
1834 }
1835
1836 /**
1837  * Return the register class for index i.
1838  */
1839 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1840                                                        unsigned i)
1841 {
1842         (void) self;
1843         assert(i < N_CLASSES);
1844         return &ia32_reg_classes[i];
1845 }
1846
1847 /**
1848  * Get the register class which shall be used to store a value of a given mode.
1849  * @param self The this pointer.
1850  * @param mode The mode in question.
1851  * @return A register class which can hold values of the given mode.
1852  */
1853 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1854                 const ir_mode *mode)
1855 {
1856         (void) self;
1857
1858         if (mode_is_float(mode)) {
1859                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1860         }
1861         else
1862                 return &ia32_reg_classes[CLASS_ia32_gp];
1863 }
1864
1865 /**
1866  * Get the ABI restrictions for procedure calls.
1867  * @param self        The this pointer.
1868  * @param method_type The type of the method (procedure) in question.
1869  * @param abi         The abi object to be modified
1870  */
1871 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1872                               be_abi_call_t *abi)
1873 {
1874         ir_type  *tp;
1875         ir_mode  *mode;
1876         unsigned  cc;
1877         int       n, i, regnum;
1878         int                 pop_amount = 0;
1879         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1880
1881         (void) self;
1882
1883         /* set abi flags for calls */
1884         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1885         call_flags.bits.store_args_sequential = 0;
1886         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1887         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1888         call_flags.bits.call_has_imm          = 0;  /* No call immediates, we handle this by ourselves */
1889
1890         /* set parameter passing style */
1891         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1892
1893         if (get_method_variadicity(method_type) == variadicity_variadic) {
1894                 /* pass all parameters of a variadic function on the stack */
1895                 cc = cc_cdecl_set;
1896         } else {
1897                 cc = get_method_calling_convention(method_type);
1898                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1899                     ia32_cg_config.optimize_cc) {
1900                         /* set the calling conventions to register parameter */
1901                         cc = (cc & ~cc_bits) | cc_reg_param;
1902                 }
1903         }
1904
1905         /* we have to pop the shadow parameter ourself for compound calls */
1906         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1907                         && !(cc & cc_reg_param)) {
1908                 pop_amount += get_mode_size_bytes(mode_P_data);
1909         }
1910
1911         n = get_method_n_params(method_type);
1912         for (i = regnum = 0; i < n; i++) {
1913                 ir_mode               *mode;
1914                 const arch_register_t *reg = NULL;
1915
1916                 tp   = get_method_param_type(method_type, i);
1917                 mode = get_type_mode(tp);
1918                 if (mode != NULL) {
1919                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1920                 }
1921                 if (reg != NULL) {
1922                         be_abi_call_param_reg(abi, i, reg);
1923                         ++regnum;
1924                 } else {
1925                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1926                          * movl has a shorter opcode than mov[sz][bw]l */
1927                         ir_mode *load_mode = mode;
1928
1929                         if (mode != NULL) {
1930                                 unsigned size = get_mode_size_bytes(mode);
1931
1932                                 if (cc & cc_callee_clear_stk) {
1933                                         pop_amount += (size + 3U) & ~3U;
1934                                 }
1935
1936                                 if (size < 4) load_mode = mode_Iu;
1937                         }
1938
1939                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1940                 }
1941         }
1942
1943         be_abi_call_set_pop(abi, pop_amount);
1944
1945         /* set return registers */
1946         n = get_method_n_ress(method_type);
1947
1948         assert(n <= 2 && "more than two results not supported");
1949
1950         /* In case of 64bit returns, we will have two 32bit values */
1951         if (n == 2) {
1952                 tp   = get_method_res_type(method_type, 0);
1953                 mode = get_type_mode(tp);
1954
1955                 assert(!mode_is_float(mode) && "two FP results not supported");
1956
1957                 tp   = get_method_res_type(method_type, 1);
1958                 mode = get_type_mode(tp);
1959
1960                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1961
1962                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1963                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1964         }
1965         else if (n == 1) {
1966                 const arch_register_t *reg;
1967
1968                 tp   = get_method_res_type(method_type, 0);
1969                 assert(is_atomic_type(tp));
1970                 mode = get_type_mode(tp);
1971
1972                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1973
1974                 be_abi_call_res_reg(abi, 0, reg);
1975         }
1976 }
1977
1978 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1979 {
1980         (void) block_env;
1981
1982         if(!is_ia32_irn(irn)) {
1983                 return -1;
1984         }
1985
1986         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1987                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1988                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1989                 || is_ia32_Immediate(irn))
1990                 return 0;
1991
1992         return 1;
1993 }
1994
1995 /**
1996  * Initializes the code generator interface.
1997  */
1998 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1999 {
2000         (void) self;
2001         return &ia32_code_gen_if;
2002 }
2003
2004 /**
2005  * Returns the estimated execution time of an ia32 irn.
2006  */
2007 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2008         (void) env;
2009         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2010 }
2011
2012 list_sched_selector_t ia32_sched_selector;
2013
2014 /**
2015  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2016  */
2017 static const list_sched_selector_t *ia32_get_list_sched_selector(
2018                 const void *self, list_sched_selector_t *selector)
2019 {
2020         (void) self;
2021         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2022         ia32_sched_selector.exectime              = ia32_sched_exectime;
2023         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2024         return &ia32_sched_selector;
2025 }
2026
2027 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2028 {
2029         (void) self;
2030         return NULL;
2031 }
2032
2033 /**
2034  * Returns the necessary byte alignment for storing a register of given class.
2035  */
2036 static int ia32_get_reg_class_alignment(const void *self,
2037                                         const arch_register_class_t *cls)
2038 {
2039         ir_mode *mode = arch_register_class_mode(cls);
2040         int bytes     = get_mode_size_bytes(mode);
2041         (void) self;
2042
2043         if (mode_is_float(mode) && bytes > 8)
2044                 return 16;
2045         return bytes;
2046 }
2047
2048 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2049                 const void *self, const ir_node *irn)
2050 {
2051         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2052                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2053                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2054                 NULL,
2055         };
2056         static const be_execution_unit_t *_allowed_units_GP[] = {
2057                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2058                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2059                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2060                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2061                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2062                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2063                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2064                 NULL,
2065         };
2066         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2067                 &be_machine_execution_units_DUMMY[0],
2068                 NULL,
2069         };
2070         static const be_execution_unit_t **_units_callret[] = {
2071                 _allowed_units_BRANCH,
2072                 NULL
2073         };
2074         static const be_execution_unit_t **_units_other[] = {
2075                 _allowed_units_GP,
2076                 NULL
2077         };
2078         static const be_execution_unit_t **_units_dummy[] = {
2079                 _allowed_units_DUMMY,
2080                 NULL
2081         };
2082         const be_execution_unit_t ***ret;
2083         (void) self;
2084
2085         if (is_ia32_irn(irn)) {
2086                 ret = get_ia32_exec_units(irn);
2087         } else if (is_be_node(irn)) {
2088                 if (be_is_Return(irn)) {
2089                         ret = _units_callret;
2090                 } else if (be_is_Barrier(irn)) {
2091                         ret = _units_dummy;
2092                 } else {
2093                         ret = _units_other;
2094                 }
2095         }
2096         else {
2097                 ret = _units_dummy;
2098         }
2099
2100         return ret;
2101 }
2102
2103 /**
2104  * Return the abstract ia32 machine.
2105  */
2106 static const be_machine_t *ia32_get_machine(const void *self) {
2107         const ia32_isa_t *isa = self;
2108         return isa->cpu;
2109 }
2110
2111 /**
2112  * Return irp irgs in the desired order.
2113  */
2114 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2115 {
2116         (void) self;
2117         (void) irg_list;
2118         return NULL;
2119 }
2120
2121 static void ia32_mark_remat(const void *self, ir_node *node) {
2122         (void) self;
2123         if (is_ia32_irn(node)) {
2124                 set_ia32_is_remat(node);
2125         }
2126 }
2127
2128 /**
2129  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2130  * @return 1 if allowed, 0 otherwise
2131  */
2132 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2133 {
2134         ir_node *phi;
2135         ir_node *cmp = NULL;
2136
2137         /* we can't handle psis with 64bit compares yet */
2138         if (is_Proj(sel)) {
2139                 cmp = get_Proj_pred(sel);
2140                 if (is_Cmp(cmp)) {
2141                         ir_node *left     = get_Cmp_left(cmp);
2142                         ir_mode *cmp_mode = get_irn_mode(left);
2143                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2144                                 return 0;
2145                 } else {
2146                         cmp = NULL;
2147                 }
2148         }
2149
2150         if (ia32_cg_config.use_cmov) {
2151                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2152                         pn_Cmp pn   = get_Proj_proj(sel);
2153                         ir_node *cl = get_Cmp_left(cmp);
2154                         ir_node *cr = get_Cmp_right(cmp);
2155
2156                         /* check the Phi nodes: no 64bit and no floating point cmov */
2157                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2158                                 ir_mode *mode = get_irn_mode(phi);
2159
2160                                 if (mode_is_float(mode)) {
2161                                         /* check for Min, Max */
2162                                         ir_node *t = get_Phi_pred(phi, i);
2163                                         ir_node *f = get_Phi_pred(phi, j);
2164                                         int res    = 0;
2165
2166                                         /* SSE2 supports Min & Max */
2167                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2168                                                 if (cl == t && cr == f) {
2169                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2170                                                         res = 1;
2171                                                 } else if (cl == f && cr == t) {
2172                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2173                                                         res = 1;
2174                                                 }
2175                                         }
2176                                         if (! res)
2177                                                 return 0;
2178
2179                                 } else if (get_mode_size_bits(mode) > 32)
2180                                         return 0;
2181                         }
2182                 } else {
2183                         /* check the Phi nodes: no 64bit and no floating point cmov */
2184                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2185                                 ir_mode *mode = get_irn_mode(phi);
2186
2187                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2188                                         return 0;
2189                         }
2190                 }
2191
2192                 return 1;
2193         } else {
2194                 ir_node *cl, *cr;
2195                 pn_Cmp  pn;
2196
2197                 /* No cmov, only some special cases */
2198                 if (cmp == NULL)
2199                         return 0;
2200
2201                 /* Now some supported cases here */
2202                 pn = get_Proj_proj(sel);
2203                 cl = get_Cmp_left(cmp);
2204                 cr = get_Cmp_right(cmp);
2205
2206                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2207                         ir_mode *mode = get_irn_mode(phi);
2208                         int res = 0;
2209                         ir_node *t, *f;
2210
2211                         t = get_Phi_pred(phi, i);
2212                         f = get_Phi_pred(phi, j);
2213
2214                         /* no floating point and no 64bit yet */
2215                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2216                                 return 0;
2217
2218                         if (is_Const(t) && is_Const(f)) {
2219                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2220                                         /* always support Psi(x, C1, C2) */
2221                                         res = 1;
2222                                 }
2223                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2224                                 if (0) {
2225 #if 0
2226                                 } else if (cl == t && cr == f) {
2227                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2228                                         res = 1;
2229                                 } else if (cl == f && cr == t) {
2230                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2231                                         res = 1;
2232 #endif
2233                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2234                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2235                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2236                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2237                                         res = 1;
2238                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2239                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2240                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2241                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2242                                         res = 1;
2243                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2244                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2245                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2246                                                 res = 1;
2247                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2248                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2249                                                 res = 1;
2250                                         }
2251                                 }
2252                         }
2253                         if (! res)
2254                                 return 0;
2255                 }
2256                 /* all checks passed */
2257                 return 1;
2258         }
2259         return 0;
2260 }
2261
2262 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2263 {
2264         (void) self;
2265         (void) c;
2266
2267         /* we already added all our simple flags to the flags modifier list in
2268          * init, so this flag we don't know. */
2269         return ASM_CONSTRAINT_FLAG_INVALID;
2270 }
2271
2272 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2273 {
2274         (void) self;
2275
2276         return ia32_get_clobber_register(clobber) != NULL;
2277 }
2278
2279 /**
2280  * Returns the libFirm configuration parameter for this backend.
2281  */
2282 static const backend_params *ia32_get_libfirm_params(void) {
2283         static const ir_settings_if_conv_t ifconv = {
2284                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2285                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2286         };
2287         static const ir_settings_arch_dep_t ad = {
2288                 1,                   /* also use subs */
2289                 4,                   /* maximum shifts */
2290                 31,                  /* maximum shift amount */
2291                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2292
2293                 1,  /* allow Mulhs */
2294                 1,  /* allow Mulus */
2295                 32  /* Mulh allowed up to 32 bit */
2296         };
2297         static backend_params p = {
2298                 1,     /* need dword lowering */
2299                 1,     /* support inline assembly */
2300                 0,     /* no immediate floating point mode. */
2301                 NULL,  /* no additional opcodes */
2302                 NULL,  /* will be set later */
2303                 ia32_create_intrinsic_fkt,
2304                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2305                 NULL,  /* will be set below */
2306                 NULL   /* will be set below */
2307         };
2308
2309         ia32_setup_cg_config();
2310
2311         /* doesn't really belong here, but this is the earliest place the backend
2312          * is called... */
2313         init_asm_constraints();
2314
2315         p.dep_param    = &ad;
2316         p.if_conv_info = &ifconv;
2317         return &p;
2318 }
2319
2320 static const lc_opt_enum_int_items_t gas_items[] = {
2321         { "elf",     GAS_FLAVOUR_ELF },
2322         { "mingw",   GAS_FLAVOUR_MINGW  },
2323         { "yasm",    GAS_FLAVOUR_YASM   },
2324         { "macho",   GAS_FLAVOUR_MACH_O },
2325         { NULL,      0 }
2326 };
2327
2328 static lc_opt_enum_int_var_t gas_var = {
2329         (int*) &be_gas_flavour, gas_items
2330 };
2331
2332 #ifdef FIRM_GRGEN_BE
2333 static const lc_opt_enum_int_items_t transformer_items[] = {
2334         { "default", TRANSFORMER_DEFAULT },
2335         { "pbqp",    TRANSFORMER_PBQP    },
2336         { "random",  TRANSFORMER_RAND    },
2337         { NULL,      0                   }
2338 };
2339
2340 static lc_opt_enum_int_var_t transformer_var = {
2341         (int*)&be_transformer, transformer_items
2342 };
2343 #endif
2344
2345 static const lc_opt_table_entry_t ia32_options[] = {
2346         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2347 #ifdef FIRM_GRGEN_BE
2348         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2349 #endif
2350         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2351                        &ia32_isa_template.arch_env.stack_alignment),
2352         LC_OPT_LAST
2353 };
2354
2355 const arch_isa_if_t ia32_isa_if = {
2356         ia32_init,
2357         ia32_done,
2358         ia32_get_n_reg_class,
2359         ia32_get_reg_class,
2360         ia32_get_reg_class_for_mode,
2361         ia32_get_call_abi,
2362         ia32_get_code_generator_if,
2363         ia32_get_list_sched_selector,
2364         ia32_get_ilp_sched_selector,
2365         ia32_get_reg_class_alignment,
2366         ia32_get_libfirm_params,
2367         ia32_get_allowed_execution_units,
2368         ia32_get_machine,
2369         ia32_get_irg_list,
2370         ia32_mark_remat,
2371         ia32_parse_asm_constraint,
2372         ia32_is_valid_clobber
2373 };
2374
2375 void ia32_init_emitter(void);
2376 void ia32_init_finish(void);
2377 void ia32_init_optimize(void);
2378 void ia32_init_transform(void);
2379 void ia32_init_x87(void);
2380
2381 void be_init_arch_ia32(void)
2382 {
2383         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2384         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2385
2386         lc_opt_add_table(ia32_grp, ia32_options);
2387         be_register_isa_if("ia32", &ia32_isa_if);
2388
2389         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2390
2391         ia32_init_emitter();
2392         ia32_init_finish();
2393         ia32_init_optimize();
2394         ia32_init_transform();
2395         ia32_init_x87();
2396         ia32_init_architecture();
2397 }
2398
2399 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);