nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53
  54 #include "../beabi.h"
  55 #include "../beirg_t.h"
  56 #include "../benode_t.h"
  57 #include "../belower.h"
  58 #include "../besched_t.h"
  59 #include "be.h"
  60 #include "../be_t.h"
  61 #include "../beirgmod.h"
  62 #include "../be_dbgout.h"
  63 #include "../beblocksched.h"
  64 #include "../bemachine.h"
  65 #include "../beilpsched.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72
  73 #include "bearch_ia32_t.h"
  74
  75 #include "ia32_new_nodes.h"
  76 #include "gen_ia32_regalloc_if.h"
  77 #include "gen_ia32_machine.h"
  78 #include "ia32_common_transform.h"
  79 #include "ia32_transform.h"
  80 #include "ia32_emitter.h"
  81 #include "ia32_map_regs.h"
  82 #include "ia32_optimize.h"
  83 #include "ia32_x87.h"
  84 #include "ia32_dbg_stat.h"
  85 #include "ia32_finish.h"
  86 #include "ia32_util.h"
  87 #include "ia32_fpu.h"
  88 #include "ia32_architecture.h"
  89
  90 #ifdef FIRM_GRGEN_BE
  91 #include "ia32_pbqp_transform.h"
  92
  93 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  94 #endif
  95
  96 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  97
  98 /* TODO: ugly */
  99 static set *cur_reg_set = NULL;
 100
 101 ir_mode         *mode_fpcw       = NULL;
 102 ia32_code_gen_t *ia32_current_cg = NULL;
 103
 104 /**
 105  * The environment for the intrinsic mapping.
 106  */
 107 static ia32_intrinsic_env_t intrinsic_env = {
 108         NULL,    /* the isa */
 109         NULL,    /* the irg, these entities belong to */
 110         NULL,    /* entity for first div operand (move into FPU) */
 111         NULL,    /* entity for second div operand (move into FPU) */
 112         NULL,    /* entity for converts ll -> d */
 113         NULL,    /* entity for converts d -> ll */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118         NULL,    /* bias value for conversion from float to unsigned 64 */
 119 };
 120
 121
 122 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 123
 124 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 125                                     create_const_node_func func,
 126                                     const arch_register_t* reg)
 127 {
 128         ir_node *block, *res;
 129
 130         if(*place != NULL)
 131                 return *place;
 132
 133         block = get_irg_start_block(cg->irg);
 134         res = func(NULL, cg->irg, block);
 135         arch_set_irn_register(res, reg);
 136         *place = res;
 137
 138         add_irn_dep(get_irg_end(cg->irg), res);
 139         /* add_irn_dep(get_irg_start(cg->irg), res); */
 140
 141         return res;
 142 }
 143
 144 /* Creates the unique per irg GP NoReg node. */
 145 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 147                             &ia32_gp_regs[REG_GP_NOREG]);
 148 }
 149
 150 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 151         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 152                             &ia32_vfp_regs[REG_VFP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 157                             &ia32_xmm_regs[REG_XMM_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 162                             &ia32_gp_regs[REG_GP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 167                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 172                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 173 }
 174
 175 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 176         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 177                         &ia32_fp_cw_regs[REG_FPCW]);
 178 }
 179
 180
 181 /**
 182  * Returns the admissible noreg register node for input register pos of node irn.
 183  */
 184 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 185 {
 186         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 187
 188         assert(req != NULL && "Missing register requirements");
 189         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 190                 return ia32_new_NoReg_gp(cg);
 191
 192         if (ia32_cg_config.use_sse2) {
 193                 return ia32_new_NoReg_xmm(cg);
 194         } else {
 195                 return ia32_new_NoReg_vfp(cg);
 196         }
 197 }
 198
 199 /**************************************************
 200  *                         _ _              _  __
 201  *                        | | |            (_)/ _|
 202  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 203  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 204  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 205  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 206  *            __/ |
 207  *           |___/
 208  **************************************************/
 209
 210 /**
 211  * Return register requirements for an ia32 node.
 212  * If the node returns a tuple (mode_T) then the proj's
 213  * will be asked for this information.
 214  */
 215 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 216                                                                                                            int pos)
 217 {
 218         ir_mode *mode = get_irn_mode(node);
 219         long    node_pos;
 220
 221         if (mode == mode_X || is_Block(node)) {
 222                 return arch_no_register_req;
 223         }
 224
 225         if (mode == mode_T && pos < 0) {
 226                 return arch_no_register_req;
 227         }
 228
 229         node_pos = pos == -1 ? 0 : pos;
 230         if (is_Proj(node)) {
 231                 if (mode == mode_M || pos >= 0) {
 232                         return arch_no_register_req;
 233                 }
 234
 235                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 236                 node     = skip_Proj_const(node);
 237         }
 238
 239         if (is_ia32_irn(node)) {
 240                 const arch_register_req_t *req;
 241                 if (pos >= 0)
 242                         req = get_ia32_in_req(node, pos);
 243                 else
 244                         req = get_ia32_out_req(node, node_pos);
 245
 246                 assert(req != NULL);
 247
 248                 return req;
 249         }
 250
 251         /* unknowns should be transformed already */
 252         assert(!is_Unknown(node));
 253         return arch_no_register_req;
 254 }
 255
 256 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 257 {
 258         int    pos = 0;
 259
 260         if (get_irn_mode(irn) == mode_X) {
 261                 return;
 262         }
 263
 264         if (is_Proj(irn)) {
 265                 pos = get_Proj_proj(irn);
 266                 irn = skip_Proj(irn);
 267         }
 268
 269         if (is_ia32_irn(irn)) {
 270                 const arch_register_t **slots;
 271
 272                 slots      = get_ia32_slots(irn);
 273                 slots[pos] = reg;
 274         } else {
 275                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 276         }
 277 }
 278
 279 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 280 {
 281         int pos = 0;
 282
 283         if (is_Proj(irn)) {
 284                 if (get_irn_mode(irn) == mode_X) {
 285                         return NULL;
 286                 }
 287
 288                 pos = get_Proj_proj(irn);
 289                 irn = skip_Proj_const(irn);
 290         }
 291
 292         if (is_ia32_irn(irn)) {
 293                 const arch_register_t **slots = get_ia32_slots(irn);
 294                 assert(pos < get_ia32_n_res(irn));
 295                 return slots[pos];
 296         } else {
 297                 return ia32_get_firm_reg(irn, cur_reg_set);
 298         }
 299 }
 300
 301 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 302         arch_irn_class_t classification = 0;
 303
 304         irn = skip_Proj_const(irn);
 305
 306         if (is_cfop(irn))
 307                 classification |= arch_irn_class_branch;
 308
 309         if (! is_ia32_irn(irn))
 310                 return classification;
 311
 312         if (is_ia32_is_reload(irn))
 313                 classification |= arch_irn_class_reload;
 314
 315         if (is_ia32_is_spill(irn))
 316                 classification |= arch_irn_class_spill;
 317
 318         if (is_ia32_is_remat(irn))
 319                 classification |= arch_irn_class_remat;
 320
 321         return classification;
 322 }
 323
 324 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 325         arch_irn_flags_t flags = arch_irn_flags_none;
 326
 327         if (is_Unknown(irn))
 328                 return arch_irn_flags_ignore;
 329
 330         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 331                 ir_node *pred = get_Proj_pred(irn);
 332
 333                 if(is_ia32_irn(pred)) {
 334                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 335                 }
 336
 337                 irn = pred;
 338         }
 339
 340         if (is_ia32_irn(irn)) {
 341                 flags |= get_ia32_flags(irn);
 342         }
 343
 344         return flags;
 345 }
 346
 347 /**
 348  * The IA32 ABI callback object.
 349  */
 350 typedef struct {
 351         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 352         const arch_env_t *aenv;          /**< The architecture environment. */
 353         ir_graph *irg;                   /**< The associated graph. */
 354 } ia32_abi_env_t;
 355
 356 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 357         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 358 }
 359
 360 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 361         set_ia32_frame_ent(irn, ent);
 362 }
 363
 364 static void ia32_set_frame_offset(ir_node *irn, int bias)
 365 {
 366         if (get_ia32_frame_ent(irn) == NULL)
 367                 return;
 368
 369         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 370                 ia32_code_gen_t *cg = ia32_current_cg;
 371                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 372                 if (omit_fp) {
 373                         /* Pop nodes modify the stack pointer before calculating the
 374                          * destination address, so fix this here
 375                          */
 376                         bias -= 4;
 377                 }
 378         }
 379         add_ia32_am_offs_int(irn, bias);
 380 }
 381
 382 static int ia32_get_sp_bias(const ir_node *node)
 383 {
 384         if (is_ia32_Call(node))
 385                 return -(int)get_ia32_call_attr_const(node)->pop;
 386
 387         if (is_ia32_Push(node))
 388                 return 4;
 389
 390         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 391                 return -4;
 392
 393         return 0;
 394 }
 395
 396 /**
 397  * Put all registers which are saved by the prologue/epilogue in a set.
 398  *
 399  * @param self  The callback object.
 400  * @param s     The result set.
 401  */
 402 static void ia32_abi_dont_save_regs(void *self, pset *s)
 403 {
 404         ia32_abi_env_t *env = self;
 405         if(env->flags.try_omit_fp)
 406                 pset_insert_ptr(s, env->aenv->bp);
 407 }
 408
 409 /**
 410  * Generate the routine prologue.
 411  *
 412  * @param self       The callback object.
 413  * @param mem        A pointer to the mem node. Update this if you define new memory.
 414  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 415  * @param stack_bias Points to the current stack bias, can be modified if needed.
 416  *
 417  * @return           The register which shall be used as a stack frame base.
 418  *
 419  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 420  */
 421 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 422 {
 423         ia32_abi_env_t   *env      = self;
 424         ia32_code_gen_t  *cg       = ia32_current_cg;
 425         const arch_env_t *arch_env = env->aenv;
 426
 427         if (! env->flags.try_omit_fp) {
 428                 ir_graph *irg     =env->irg;
 429                 ir_node  *bl      = get_irg_start_block(irg);
 430                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 431                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 432                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 433                 ir_node  *push;
 434
 435                 /* ALL nodes representing bp must be set to ignore. */
 436                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 437
 438                 /* push ebp */
 439                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 440                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 441                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 442
 443                 /* the push must have SP out register */
 444                 arch_set_irn_register(curr_sp, arch_env->sp);
 445                 set_ia32_flags(push, arch_irn_flags_ignore);
 446
 447                 /* this modifies the stack bias, because we pushed 32bit */
 448                 *stack_bias -= 4;
 449
 450                 /* move esp to ebp */
 451                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 452                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 453                 arch_set_irn_register(curr_bp, arch_env->bp);
 454                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 455
 456                 /* beware: the copy must be done before any other sp use */
 457                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 458                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 459                 arch_set_irn_register(curr_sp, arch_env->sp);
 460                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 461
 462                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 463                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 464
 465                 return arch_env->bp;
 466         }
 467
 468         return arch_env->sp;
 469 }
 470
 471 /**
 472  * Generate the routine epilogue.
 473  * @param self    The callback object.
 474  * @param bl      The block for the epilog
 475  * @param mem     A pointer to the mem node. Update this if you define new memory.
 476  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 477  * @return        The register which shall be used as a stack frame base.
 478  *
 479  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 480  */
 481 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 482 {
 483         ia32_abi_env_t   *env      = self;
 484         const arch_env_t *arch_env = env->aenv;
 485         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 486         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 487         ir_graph         *irg      = env->irg;
 488
 489         if (env->flags.try_omit_fp) {
 490                 /* simply remove the stack frame here */
 491                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 492         } else {
 493                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 494
 495                 if (ia32_cg_config.use_leave) {
 496                         ir_node *leave;
 497
 498                         /* leave */
 499                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 500                         set_ia32_flags(leave, arch_irn_flags_ignore);
 501                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 502                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 503                 } else {
 504                         ir_node *pop;
 505
 506                         /* the old SP is not needed anymore (kill the proj) */
 507                         assert(is_Proj(curr_sp));
 508                         kill_node(curr_sp);
 509
 510                         /* copy ebp to esp */
 511                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 512                         arch_set_irn_register(curr_sp, arch_env->sp);
 513                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 514
 515                         /* pop ebp */
 516                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 517                         set_ia32_flags(pop, arch_irn_flags_ignore);
 518                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 519                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 520
 521                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 522                 }
 523                 arch_set_irn_register(curr_sp, arch_env->sp);
 524                 arch_set_irn_register(curr_bp, arch_env->bp);
 525         }
 526
 527         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 528         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 529 }
 530
 531 /**
 532  * Initialize the callback object.
 533  * @param call The call object.
 534  * @param aenv The architecture environment.
 535  * @param irg  The graph with the method.
 536  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 537  */
 538 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 539 {
 540         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 541         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 542         env->flags = fl.bits;
 543         env->irg   = irg;
 544         env->aenv  = aenv;
 545         return env;
 546 }
 547
 548 /**
 549  * Destroy the callback object.
 550  * @param self The callback object.
 551  */
 552 static void ia32_abi_done(void *self) {
 553         free(self);
 554 }
 555
 556 /**
 557  * Produces the type which sits between the stack args and the locals on the stack.
 558  * it will contain the return address and space to store the old base pointer.
 559  * @return The Firm type modeling the ABI between type.
 560  */
 561 static ir_type *ia32_abi_get_between_type(void *self)
 562 {
 563 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 564         static ir_type *omit_fp_between_type = NULL;
 565         static ir_type *between_type         = NULL;
 566
 567         ia32_abi_env_t *env = self;
 568
 569         if (! between_type) {
 570                 ir_entity *old_bp_ent;
 571                 ir_entity *ret_addr_ent;
 572                 ir_entity *omit_fp_ret_addr_ent;
 573
 574                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 575                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 576
 577                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 578                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 579                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 580
 581                 set_entity_offset(old_bp_ent, 0);
 582                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 583                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 584                 set_type_state(between_type, layout_fixed);
 585
 586                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 587                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 588
 589                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 590                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 591                 set_type_state(omit_fp_between_type, layout_fixed);
 592         }
 593
 594         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 595 #undef IDENT
 596 }
 597
 598 /**
 599  * Get the estimated cycle count for @p irn.
 600  *
 601  * @param self The this pointer.
 602  * @param irn  The node.
 603  *
 604  * @return     The estimated cycle count for this operation
 605  */
 606 static int ia32_get_op_estimated_cost(const ir_node *irn)
 607 {
 608         int            cost;
 609         ia32_op_type_t op_tp;
 610
 611         if (is_Proj(irn))
 612                 return 0;
 613         if (!is_ia32_irn(irn))
 614                 return 0;
 615
 616         assert(is_ia32_irn(irn));
 617
 618         cost  = get_ia32_latency(irn);
 619         op_tp = get_ia32_op_type(irn);
 620
 621         if (is_ia32_CopyB(irn)) {
 622                 cost = 250;
 623         }
 624         else if (is_ia32_CopyB_i(irn)) {
 625                 int size = get_ia32_copyb_size(irn);
 626                 cost     = 20 + (int)ceil((4/3) * size);
 627         }
 628         /* in case of address mode operations add additional cycles */
 629         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 630                 /*
 631                         In case of stack access and access to fixed addresses add 5 cycles
 632                         (we assume they are in cache), other memory operations cost 20
 633                         cycles.
 634                 */
 635                 if (is_ia32_use_frame(irn) || (
 636                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 637                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 638                     )) {
 639                         cost += 5;
 640                 } else {
 641                         cost += 20;
 642                 }
 643         }
 644
 645         return cost;
 646 }
 647
 648 /**
 649  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 650  *
 651  * @param irn       The original operation
 652  * @param i         Index of the argument we want the inverse operation to yield
 653  * @param inverse   struct to be filled with the resulting inverse op
 654  * @param obstack   The obstack to use for allocation of the returned nodes array
 655  * @return          The inverse operation or NULL if operation invertible
 656  */
 657 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 658         ir_graph *irg;
 659         ir_mode  *mode;
 660         ir_mode  *irn_mode;
 661         ir_node  *block, *noreg, *nomem;
 662         dbg_info *dbg;
 663
 664         /* we cannot invert non-ia32 irns */
 665         if (! is_ia32_irn(irn))
 666                 return NULL;
 667
 668         /* operand must always be a real operand (not base, index or mem) */
 669         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 670                 return NULL;
 671
 672         /* we don't invert address mode operations */
 673         if (get_ia32_op_type(irn) != ia32_Normal)
 674                 return NULL;
 675
 676         /* TODO: adjust for new immediates... */
 677         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 678                    irn);
 679         return NULL;
 680
 681         irg      = get_irn_irg(irn);
 682         block    = get_nodes_block(irn);
 683         mode     = get_irn_mode(irn);
 684         irn_mode = get_irn_mode(irn);
 685         noreg    = get_irn_n(irn, 0);
 686         nomem    = new_r_NoMem(irg);
 687         dbg      = get_irn_dbg_info(irn);
 688
 689         /* initialize structure */
 690         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 691         inverse->costs = 0;
 692         inverse->n     = 1;
 693
 694         switch (get_ia32_irn_opcode(irn)) {
 695                 case iro_ia32_Add:
 696 #if 0
 697                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 698                                 /* we have an add with a const here */
 699                                 /* invers == add with negated const */
 700                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 701                                 inverse->costs   += 1;
 702                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 703                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 704                                 set_ia32_commutative(inverse->nodes[0]);
 705                         }
 706                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 707                                 /* we have an add with a symconst here */
 708                                 /* invers == sub with const */
 709                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 710                                 inverse->costs   += 2;
 711                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 712                         }
 713                         else {
 714                                 /* normal add: inverse == sub */
 715                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 716                                 inverse->costs   += 2;
 717                         }
 718 #endif
 719                         break;
 720                 case iro_ia32_Sub:
 721 #if 0
 722                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 723                                 /* we have a sub with a const/symconst here */
 724                                 /* invers == add with this const */
 725                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 726                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 727                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 728                         }
 729                         else {
 730                                 /* normal sub */
 731                                 if (i == n_ia32_binary_left) {
 732                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 733                                 }
 734                                 else {
 735                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 736                                 }
 737                                 inverse->costs += 1;
 738                         }
 739 #endif
 740                         break;
 741                 case iro_ia32_Xor:
 742 #if 0
 743                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 744                                 /* xor with const: inverse = xor */
 745                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 746                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 747                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 748                         }
 749                         else {
 750                                 /* normal xor */
 751                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 752                                 inverse->costs   += 1;
 753                         }
 754 #endif
 755                         break;
 756                 case iro_ia32_Not: {
 757                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 758                         inverse->costs   += 1;
 759                         break;
 760                 }
 761                 case iro_ia32_Neg: {
 762                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 763                         inverse->costs   += 1;
 764                         break;
 765                 }
 766                 default:
 767                         /* inverse operation not supported */
 768                         return NULL;
 769         }
 770
 771         return inverse;
 772 }
 773
 774 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 775 {
 776         if(mode_is_float(mode))
 777                 return mode_D;
 778
 779         return mode_Iu;
 780 }
 781
 782 /**
 783  * Get the mode that should be used for spilling value node
 784  */
 785 static ir_mode *get_spill_mode(const ir_node *node)
 786 {
 787         ir_mode *mode = get_irn_mode(node);
 788         return get_spill_mode_mode(mode);
 789 }
 790
 791 /**
 792  * Checks whether an addressmode reload for a node with mode mode is compatible
 793  * with a spillslot of mode spill_mode
 794  */
 795 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 796 {
 797         return !mode_is_float(mode) || mode == spillmode;
 798 }
 799
 800 /**
 801  * Check if irn can load its operand at position i from memory (source addressmode).
 802  * @param irn    The irn to be checked
 803  * @param i      The operands position
 804  * @return Non-Zero if operand can be loaded
 805  */
 806 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 807 {
 808         ir_node       *op        = get_irn_n(irn, i);
 809         const ir_mode *mode      = get_irn_mode(op);
 810         const ir_mode *spillmode = get_spill_mode(op);
 811
 812         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 813             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 814             !ia32_is_spillmode_compatible(mode, spillmode) ||
 815             is_ia32_use_frame(irn))                            /* must not already use frame */
 816                 return 0;
 817
 818         switch (get_ia32_am_support(irn)) {
 819                 case ia32_am_none:
 820                         return 0;
 821
 822                 case ia32_am_unary:
 823                         if (i != n_ia32_unary_op)
 824                                 return 0;
 825                         break;
 826
 827                 case ia32_am_binary:
 828                         switch (i) {
 829                                 case n_ia32_binary_left: {
 830                                         const arch_register_req_t *req;
 831                                         if (!is_ia32_commutative(irn))
 832                                                 return 0;
 833
 834                                         /* we can't swap left/right for limited registers
 835                                          * (As this (currently) breaks constraint handling copies)
 836                                          */
 837                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 838                                         if (req->type & arch_register_req_type_limited)
 839                                                 return 0;
 840                                         break;
 841                                 }
 842
 843                                 case n_ia32_binary_right:
 844                                         break;
 845
 846                                 default:
 847                                         return 0;
 848                         }
 849                         break;
 850
 851                 default:
 852                         panic("Unknown AM type");
 853         }
 854
 855         /* HACK: must not already use "real" memory.
 856          * This can happen for Call and Div */
 857         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 858                 return 0;
 859
 860         return 1;
 861 }
 862
 863 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 864                                         unsigned int i)
 865 {
 866         ir_mode *load_mode;
 867         ir_mode *dest_op_mode;
 868
 869         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 870
 871         set_ia32_op_type(irn, ia32_AddrModeS);
 872
 873         load_mode    = get_irn_mode(get_irn_n(irn, i));
 874         dest_op_mode = get_ia32_ls_mode(irn);
 875         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 876                 set_ia32_ls_mode(irn, load_mode);
 877         }
 878         set_ia32_use_frame(irn);
 879         set_ia32_need_stackent(irn);
 880
 881         if (i == n_ia32_binary_left                    &&
 882             get_ia32_am_support(irn) == ia32_am_binary &&
 883             /* immediates are only allowed on the right side */
 884             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 885                 ia32_swap_left_right(irn);
 886                 i = n_ia32_binary_right;
 887         }
 888
 889         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 890
 891         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 892         set_irn_n(irn, n_ia32_mem,  spill);
 893         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 894         set_ia32_is_reload(irn);
 895 }
 896
 897 static const be_abi_callbacks_t ia32_abi_callbacks = {
 898         ia32_abi_init,
 899         ia32_abi_done,
 900         ia32_abi_get_between_type,
 901         ia32_abi_dont_save_regs,
 902         ia32_abi_prologue,
 903         ia32_abi_epilogue
 904 };
 905
 906 /* fill register allocator interface */
 907
 908 static const arch_irn_ops_t ia32_irn_ops = {
 909         ia32_get_irn_reg_req,
 910         ia32_set_irn_reg,
 911         ia32_get_irn_reg,
 912         ia32_classify,
 913         ia32_get_flags,
 914         ia32_get_frame_entity,
 915         ia32_set_frame_entity,
 916         ia32_set_frame_offset,
 917         ia32_get_sp_bias,
 918         ia32_get_inverse,
 919         ia32_get_op_estimated_cost,
 920         ia32_possible_memory_operand,
 921         ia32_perform_memory_operand,
 922 };
 923
 924 /**************************************************
 925  *                _                         _  __
 926  *               | |                       (_)/ _|
 927  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 928  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 929  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 930  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 931  *                        __/ |
 932  *                       |___/
 933  **************************************************/
 934
 935 static ir_entity *mcount = NULL;
 936
 937 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 938
 939 static void ia32_before_abi(void *self) {
 940         lower_mode_b_config_t lower_mode_b_config = {
 941                 mode_Iu,  /* lowered mode */
 942                 mode_Bu,  /* preferred mode for set */
 943                 0,        /* don't lower direct compares */
 944         };
 945         ia32_code_gen_t *cg = self;
 946
 947         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 948         if (cg->dump)
 949                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 950         if (cg->gprof) {
 951                 if (mcount == NULL) {
 952                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 953                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 954                         /* FIXME: enter the right ld_ident here */
 955                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 956                         set_entity_visibility(mcount, visibility_external_allocated);
 957                 }
 958                 instrument_initcall(cg->irg, mcount);
 959         }
 960 }
 961
 962 /**
 963  * Transforms the standard firm graph into
 964  * an ia32 firm graph
 965  */
 966 static void ia32_prepare_graph(void *self) {
 967         ia32_code_gen_t *cg = self;
 968
 969         /* do local optimizations */
 970         optimize_graph_df(cg->irg);
 971
 972         /* TODO: we often have dead code reachable through out-edges here. So for
 973          * now we rebuild edges (as we need correct user count for code selection)
 974          */
 975 #if 1
 976         edges_deactivate(cg->irg);
 977         edges_activate(cg->irg);
 978 #endif
 979
 980         if (cg->dump)
 981                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 982
 983         switch (be_transformer) {
 984         case TRANSFORMER_DEFAULT:
 985                 /* transform remaining nodes into assembler instructions */
 986                 ia32_transform_graph(cg);
 987                 break;
 988
 989 #ifdef FIRM_GRGEN_BE
 990         case TRANSFORMER_PBQP:
 991         case TRANSFORMER_RAND:
 992                 /* transform nodes into assembler instructions by PBQP magic */
 993                 ia32_transform_graph_by_pbqp(cg);
 994                 break;
 995 #endif
 996
 997         default:
 998                 panic("invalid transformer");
 999         }
1000
1001         /* do local optimizations (mainly CSE) */
1002         optimize_graph_df(cg->irg);
1003
1004         if (cg->dump)
1005                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
1006
1007         /* optimize address mode */
1008         ia32_optimize_graph(cg);
1009
1010         /* do code placement, to optimize the position of constants */
1011         place_code(cg->irg);
1012
1013         if (cg->dump)
1014                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1015 }
1016
1017 /**
1018  * Dummy functions for hooks we don't need but which must be filled.
1019  */
1020 static void ia32_before_sched(void *self) {
1021         (void) self;
1022 }
1023
1024 ir_node *turn_back_am(ir_node *node)
1025 {
1026         ir_graph *irg   = current_ir_graph;
1027         dbg_info *dbgi  = get_irn_dbg_info(node);
1028         ir_node  *block = get_nodes_block(node);
1029         ir_node  *base  = get_irn_n(node, n_ia32_base);
1030         ir_node  *index = get_irn_n(node, n_ia32_index);
1031         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1032         ir_node  *noreg;
1033
1034         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1035         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1036
1037         ia32_copy_am_attrs(load, node);
1038         if (is_ia32_is_reload(node))
1039                 set_ia32_is_reload(load);
1040         set_irn_n(node, n_ia32_mem, new_NoMem());
1041
1042         switch (get_ia32_am_support(node)) {
1043                 case ia32_am_unary:
1044                         set_irn_n(node, n_ia32_unary_op, load_res);
1045                         break;
1046
1047                 case ia32_am_binary:
1048                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
1049                                 set_irn_n(node, n_ia32_binary_left, load_res);
1050                         } else {
1051                                 set_irn_n(node, n_ia32_binary_right, load_res);
1052                         }
1053                         break;
1054
1055                 default:
1056                         panic("Unknown AM type");
1057         }
1058         noreg = ia32_new_NoReg_gp(ia32_current_cg);
1059         set_irn_n(node, n_ia32_base,  noreg);
1060         set_irn_n(node, n_ia32_index, noreg);
1061         set_ia32_am_offs_int(node, 0);
1062         set_ia32_am_sc(node, NULL);
1063         set_ia32_am_scale(node, 0);
1064         clear_ia32_am_sc_sign(node);
1065
1066         /* rewire mem-proj */
1067         if (get_irn_mode(node) == mode_T) {
1068                 const ir_edge_t *edge;
1069                 foreach_out_edge(node, edge) {
1070                         ir_node *out = get_edge_src_irn(edge);
1071                         if (get_irn_mode(out) == mode_M) {
1072                                 set_Proj_pred(out, load);
1073                                 set_Proj_proj(out, pn_ia32_Load_M);
1074                                 break;
1075                         }
1076                 }
1077         }
1078
1079         set_ia32_op_type(node, ia32_Normal);
1080         if (sched_is_scheduled(node))
1081                 sched_add_before(node, load);
1082
1083         return load_res;
1084 }
1085
1086 static ir_node *flags_remat(ir_node *node, ir_node *after)
1087 {
1088         /* we should turn back source address mode when rematerializing nodes */
1089         ia32_op_type_t type;
1090         ir_node        *block;
1091         ir_node        *copy;
1092
1093         if (is_Block(after)) {
1094                 block = after;
1095         } else {
1096                 block = get_nodes_block(after);
1097         }
1098
1099         type = get_ia32_op_type(node);
1100         switch (type) {
1101                 case ia32_AddrModeS:
1102                         turn_back_am(node);
1103                         break;
1104
1105                 case ia32_AddrModeD:
1106                         /* TODO implement this later... */
1107                         panic("found DestAM with flag user %+F this should not happen", node);
1108                         break;
1109
1110                 default: assert(type == ia32_Normal); break;
1111         }
1112
1113         copy = exact_copy(node);
1114         set_nodes_block(copy, block);
1115         sched_add_after(after, copy);
1116
1117         return copy;
1118 }
1119
1120 /**
1121  * Called before the register allocator.
1122  */
1123 static void ia32_before_ra(void *self) {
1124         ia32_code_gen_t *cg = self;
1125
1126         /* setup fpu rounding modes */
1127         ia32_setup_fpu_mode(cg);
1128
1129         /* fixup flags */
1130         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1131                            &flags_remat);
1132
1133         ia32_add_missing_keeps(cg);
1134 }
1135
1136
1137 /**
1138  * Transforms a be_Reload into a ia32 Load.
1139  */
1140 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1141         ir_graph *irg        = get_irn_irg(node);
1142         dbg_info *dbg        = get_irn_dbg_info(node);
1143         ir_node *block       = get_nodes_block(node);
1144         ir_entity *ent       = be_get_frame_entity(node);
1145         ir_mode *mode        = get_irn_mode(node);
1146         ir_mode *spillmode   = get_spill_mode(node);
1147         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1148         ir_node *sched_point = NULL;
1149         ir_node *ptr         = get_irg_frame(irg);
1150         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1151         ir_node *new_op, *proj;
1152         const arch_register_t *reg;
1153
1154         if (sched_is_scheduled(node)) {
1155                 sched_point = sched_prev(node);
1156         }
1157
1158         if (mode_is_float(spillmode)) {
1159                 if (ia32_cg_config.use_sse2)
1160                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1161                 else
1162                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1163         }
1164         else if (get_mode_size_bits(spillmode) == 128) {
1165                 /* Reload 128 bit SSE registers */
1166                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1167         }
1168         else
1169                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1170
1171         set_ia32_op_type(new_op, ia32_AddrModeS);
1172         set_ia32_ls_mode(new_op, spillmode);
1173         set_ia32_frame_ent(new_op, ent);
1174         set_ia32_use_frame(new_op);
1175         set_ia32_is_reload(new_op);
1176
1177         DBG_OPT_RELOAD2LD(node, new_op);
1178
1179         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1180
1181         if (sched_point) {
1182                 sched_add_after(sched_point, new_op);
1183                 sched_remove(node);
1184         }
1185
1186         /* copy the register from the old node to the new Load */
1187         reg = arch_get_irn_register(node);
1188         arch_set_irn_register(new_op, reg);
1189
1190         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1191
1192         exchange(node, proj);
1193 }
1194
1195 /**
1196  * Transforms a be_Spill node into a ia32 Store.
1197  */
1198 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1199         ir_graph *irg  = get_irn_irg(node);
1200         dbg_info *dbg  = get_irn_dbg_info(node);
1201         ir_node *block = get_nodes_block(node);
1202         ir_entity *ent = be_get_frame_entity(node);
1203         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1204         ir_mode *mode  = get_spill_mode(spillval);
1205         ir_node *noreg = ia32_new_NoReg_gp(cg);
1206         ir_node *nomem = new_rd_NoMem(irg);
1207         ir_node *ptr   = get_irg_frame(irg);
1208         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1209         ir_node *store;
1210         ir_node *sched_point = NULL;
1211
1212         if (sched_is_scheduled(node)) {
1213                 sched_point = sched_prev(node);
1214         }
1215
1216         /* No need to spill unknown values... */
1217         if(is_ia32_Unknown_GP(val) ||
1218                 is_ia32_Unknown_VFP(val) ||
1219                 is_ia32_Unknown_XMM(val)) {
1220                 store = nomem;
1221                 if(sched_point)
1222                         sched_remove(node);
1223
1224                 exchange(node, store);
1225                 return;
1226         }
1227
1228         if (mode_is_float(mode)) {
1229                 if (ia32_cg_config.use_sse2)
1230                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1231                 else
1232                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1233         } else if (get_mode_size_bits(mode) == 128) {
1234                 /* Spill 128 bit SSE registers */
1235                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1236         } else if (get_mode_size_bits(mode) == 8) {
1237                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1238         } else {
1239                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1240         }
1241
1242         set_ia32_op_type(store, ia32_AddrModeD);
1243         set_ia32_ls_mode(store, mode);
1244         set_ia32_frame_ent(store, ent);
1245         set_ia32_use_frame(store);
1246         set_ia32_is_spill(store);
1247         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1248         DBG_OPT_SPILL2ST(node, store);
1249
1250         if (sched_point) {
1251                 sched_add_after(sched_point, store);
1252                 sched_remove(node);
1253         }
1254
1255         exchange(node, store);
1256 }
1257
1258 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1259         ir_graph *irg = get_irn_irg(node);
1260         dbg_info *dbg = get_irn_dbg_info(node);
1261         ir_node *block = get_nodes_block(node);
1262         ir_node *noreg = ia32_new_NoReg_gp(cg);
1263         ir_node *frame = get_irg_frame(irg);
1264
1265         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1266
1267         set_ia32_frame_ent(push, ent);
1268         set_ia32_use_frame(push);
1269         set_ia32_op_type(push, ia32_AddrModeS);
1270         set_ia32_ls_mode(push, mode_Is);
1271         set_ia32_is_spill(push);
1272
1273         sched_add_before(schedpoint, push);
1274         return push;
1275 }
1276
1277 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1278         ir_graph *irg = get_irn_irg(node);
1279         dbg_info *dbg = get_irn_dbg_info(node);
1280         ir_node *block = get_nodes_block(node);
1281         ir_node *noreg = ia32_new_NoReg_gp(cg);
1282         ir_node *frame = get_irg_frame(irg);
1283
1284         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1285
1286         set_ia32_frame_ent(pop, ent);
1287         set_ia32_use_frame(pop);
1288         set_ia32_op_type(pop, ia32_AddrModeD);
1289         set_ia32_ls_mode(pop, mode_Is);
1290         set_ia32_is_reload(pop);
1291
1292         sched_add_before(schedpoint, pop);
1293
1294         return pop;
1295 }
1296
1297 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1298 {
1299         ir_graph *irg = get_irn_irg(node);
1300         dbg_info *dbg = get_irn_dbg_info(node);
1301         ir_node *block = get_nodes_block(node);
1302         ir_mode *spmode = mode_Iu;
1303         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1304         ir_node *sp;
1305
1306         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1307         arch_set_irn_register(sp, spreg);
1308
1309         return sp;
1310 }
1311
1312 /**
1313  * Transform MemPerm, currently we do this the ugly way and produce
1314  * push/pop into/from memory cascades. This is possible without using
1315  * any registers.
1316  */
1317 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1318         ir_graph *irg = get_irn_irg(node);
1319         ir_node *block = get_nodes_block(node);
1320         ir_node *in[1];
1321         ir_node *keep;
1322         int i, arity;
1323         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1324         const ir_edge_t *edge;
1325         const ir_edge_t *next;
1326         ir_node **pops;
1327
1328         arity = be_get_MemPerm_entity_arity(node);
1329         pops = alloca(arity * sizeof(pops[0]));
1330
1331         /* create Pushs */
1332         for(i = 0; i < arity; ++i) {
1333                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1334                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1335                 ir_type *enttype = get_entity_type(inent);
1336                 unsigned entsize = get_type_size_bytes(enttype);
1337                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1338                 ir_node *mem = get_irn_n(node, i + 1);
1339                 ir_node *push;
1340
1341                 /* work around cases where entities have different sizes */
1342                 if(entsize2 < entsize)
1343                         entsize = entsize2;
1344                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1345
1346                 push = create_push(cg, node, node, sp, mem, inent);
1347                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1348                 if(entsize == 8) {
1349                         /* add another push after the first one */
1350                         push = create_push(cg, node, node, sp, mem, inent);
1351                         add_ia32_am_offs_int(push, 4);
1352                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1353                 }
1354
1355                 set_irn_n(node, i, new_Bad());
1356         }
1357
1358         /* create pops */
1359         for(i = arity - 1; i >= 0; --i) {
1360                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1361                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1362                 ir_type *enttype = get_entity_type(outent);
1363                 unsigned entsize = get_type_size_bytes(enttype);
1364                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1365                 ir_node *pop;
1366
1367                 /* work around cases where entities have different sizes */
1368                 if(entsize2 < entsize)
1369                         entsize = entsize2;
1370                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1371
1372                 pop = create_pop(cg, node, node, sp, outent);
1373                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1374                 if(entsize == 8) {
1375                         add_ia32_am_offs_int(pop, 4);
1376
1377                         /* add another pop after the first one */
1378                         pop = create_pop(cg, node, node, sp, outent);
1379                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1380                 }
1381
1382                 pops[i] = pop;
1383         }
1384
1385         in[0] = sp;
1386         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1387         sched_add_before(node, keep);
1388
1389         /* exchange memprojs */
1390         foreach_out_edge_safe(node, edge, next) {
1391                 ir_node *proj = get_edge_src_irn(edge);
1392                 int p = get_Proj_proj(proj);
1393
1394                 assert(p < arity);
1395
1396                 set_Proj_pred(proj, pops[p]);
1397                 set_Proj_proj(proj, pn_ia32_Pop_M);
1398         }
1399
1400         /* remove memperm */
1401         arity = get_irn_arity(node);
1402         for(i = 0; i < arity; ++i) {
1403                 set_irn_n(node, i, new_Bad());
1404         }
1405         sched_remove(node);
1406 }
1407
1408 /**
1409  * Block-Walker: Calls the transform functions Spill and Reload.
1410  */
1411 static void ia32_after_ra_walker(ir_node *block, void *env) {
1412         ir_node *node, *prev;
1413         ia32_code_gen_t *cg = env;
1414
1415         /* beware: the schedule is changed here */
1416         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1417                 prev = sched_prev(node);
1418
1419                 if (be_is_Reload(node)) {
1420                         transform_to_Load(cg, node);
1421                 } else if (be_is_Spill(node)) {
1422                         transform_to_Store(cg, node);
1423                 } else if (be_is_MemPerm(node)) {
1424                         transform_MemPerm(cg, node);
1425                 }
1426         }
1427 }
1428
1429 /**
1430  * Collects nodes that need frame entities assigned.
1431  */
1432 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1433 {
1434         be_fec_env_t  *env = data;
1435         const ir_mode *mode;
1436         int            align;
1437
1438         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1439                 mode  = get_spill_mode_mode(get_irn_mode(node));
1440                 align = get_mode_size_bytes(mode);
1441         } else if (is_ia32_irn(node)         &&
1442                         get_ia32_frame_ent(node) == NULL &&
1443                         is_ia32_use_frame(node)) {
1444                 if (is_ia32_need_stackent(node))
1445                         goto need_stackent;
1446
1447                 switch (get_ia32_irn_opcode(node)) {
1448 need_stackent:
1449                         case iro_ia32_Load: {
1450                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1451
1452                                 if (attr->data.need_32bit_stackent) {
1453                                         mode = mode_Is;
1454                                 } else if (attr->data.need_64bit_stackent) {
1455                                         mode = mode_Ls;
1456                                 } else {
1457                                         mode = get_ia32_ls_mode(node);
1458                                         if (is_ia32_is_reload(node))
1459                                                 mode = get_spill_mode_mode(mode);
1460                                 }
1461                                 align = get_mode_size_bytes(mode);
1462                                 break;
1463                         }
1464
1465                         case iro_ia32_vfild:
1466                         case iro_ia32_vfld:
1467                         case iro_ia32_xLoad: {
1468                                 mode  = get_ia32_ls_mode(node);
1469                                 align = 4;
1470                                 break;
1471                         }
1472
1473                         case iro_ia32_FldCW: {
1474                                 /* although 2 byte would be enough 4 byte performs best */
1475                                 mode  = mode_Iu;
1476                                 align = 4;
1477                                 break;
1478                         }
1479
1480                         default:
1481 #ifndef NDEBUG
1482                                 panic("unexpected frame user while collection frame entity nodes");
1483
1484                         case iro_ia32_FnstCW:
1485                         case iro_ia32_Store8Bit:
1486                         case iro_ia32_Store:
1487                         case iro_ia32_fst:
1488                         case iro_ia32_fstp:
1489                         case iro_ia32_vfist:
1490                         case iro_ia32_vfisttp:
1491                         case iro_ia32_vfst:
1492                         case iro_ia32_xStore:
1493                         case iro_ia32_xStoreSimple:
1494 #endif
1495                                 return;
1496                 }
1497         } else {
1498                 return;
1499         }
1500         be_node_needs_frame_entity(env, node, mode, align);
1501 }
1502
1503 /**
1504  * We transform Spill and Reload here. This needs to be done before
1505  * stack biasing otherwise we would miss the corrected offset for these nodes.
1506  */
1507 static void ia32_after_ra(void *self) {
1508         ia32_code_gen_t *cg = self;
1509         ir_graph *irg = cg->irg;
1510         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1511
1512         /* create and coalesce frame entities */
1513         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1514         be_assign_entities(fec_env);
1515         be_free_frame_entity_coalescer(fec_env);
1516
1517         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1518 }
1519
1520 /**
1521  * Last touchups for the graph before emit: x87 simulation to replace the
1522  * virtual with real x87 instructions, creating a block schedule and peephole
1523  * optimisations.
1524  */
1525 static void ia32_finish(void *self) {
1526         ia32_code_gen_t *cg = self;
1527         ir_graph        *irg = cg->irg;
1528
1529         ia32_finish_irg(irg, cg);
1530
1531         /* we might have to rewrite x87 virtual registers */
1532         if (cg->do_x87_sim) {
1533                 x87_simulate_graph(cg->birg);
1534         }
1535
1536         /* do peephole optimisations */
1537         ia32_peephole_optimization(cg);
1538
1539         /* create block schedule, this also removes empty blocks which might
1540          * produce critical edges */
1541         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1542 }
1543
1544 /**
1545  * Emits the code, closes the output file and frees
1546  * the code generator interface.
1547  */
1548 static void ia32_codegen(void *self) {
1549         ia32_code_gen_t *cg = self;
1550         ir_graph        *irg = cg->irg;
1551
1552         ia32_gen_routine(cg, irg);
1553
1554         cur_reg_set = NULL;
1555
1556         /* remove it from the isa */
1557         cg->isa->cg = NULL;
1558
1559         assert(ia32_current_cg == cg);
1560         ia32_current_cg = NULL;
1561
1562         /* de-allocate code generator */
1563         del_set(cg->reg_set);
1564         free(cg);
1565 }
1566
1567 /**
1568  * Returns the node representing the PIC base.
1569  */
1570 static ir_node *ia32_get_pic_base(void *self) {
1571         ir_node         *block;
1572         ia32_code_gen_t *cg      = self;
1573         ir_node         *get_eip = cg->get_eip;
1574         if (get_eip != NULL)
1575                 return get_eip;
1576
1577         block       = get_irg_start_block(cg->irg);
1578         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1579         cg->get_eip = get_eip;
1580
1581         be_dep_on_frame(get_eip);
1582         return get_eip;
1583 }
1584
1585 static void *ia32_cg_init(be_irg_t *birg);
1586
1587 static const arch_code_generator_if_t ia32_code_gen_if = {
1588         ia32_cg_init,
1589         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1590         ia32_before_abi,     /* before abi introduce hook */
1591         ia32_prepare_graph,
1592         NULL,                /* spill */
1593         ia32_before_sched,   /* before scheduling hook */
1594         ia32_before_ra,      /* before register allocation hook */
1595         ia32_after_ra,       /* after register allocation hook */
1596         ia32_finish,         /* called before codegen */
1597         ia32_codegen         /* emit && done */
1598 };
1599
1600 /**
1601  * Initializes a IA32 code generator.
1602  */
1603 static void *ia32_cg_init(be_irg_t *birg) {
1604         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1605         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1606
1607         cg->impl      = &ia32_code_gen_if;
1608         cg->irg       = birg->irg;
1609         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1610         cg->isa       = isa;
1611         cg->birg      = birg;
1612         cg->blk_sched = NULL;
1613         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1614         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1615
1616         if (cg->gprof) {
1617                 /* Linux gprof implementation needs base pointer */
1618                 birg->main_env->options->omit_fp = 0;
1619         }
1620
1621         /* enter it */
1622         isa->cg = cg;
1623
1624 #ifndef NDEBUG
1625         if (isa->name_obst) {
1626                 obstack_free(isa->name_obst, NULL);
1627                 obstack_init(isa->name_obst);
1628         }
1629 #endif /* NDEBUG */
1630
1631         cur_reg_set = cg->reg_set;
1632
1633         assert(ia32_current_cg == NULL);
1634         ia32_current_cg = cg;
1635
1636         return (arch_code_generator_t *)cg;
1637 }
1638
1639
1640
1641 /*****************************************************************
1642  *  ____             _                  _   _____  _____
1643  * |  _ \           | |                | | |_   _|/ ____|  /\
1644  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1645  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1646  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1647  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1648  *
1649  *****************************************************************/
1650
1651 /**
1652  * Set output modes for GCC
1653  */
1654 static const tarval_mode_info mo_integer = {
1655         TVO_HEX,
1656         "0x",
1657         NULL,
1658 };
1659
1660 /*
1661  * set the tarval output mode of all integer modes to decimal
1662  */
1663 static void set_tarval_output_modes(void)
1664 {
1665         int i;
1666
1667         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1668                 ir_mode *mode = get_irp_mode(i);
1669
1670                 if (mode_is_int(mode))
1671                         set_tarval_mode_output_option(mode, &mo_integer);
1672         }
1673 }
1674
1675 const arch_isa_if_t ia32_isa_if;
1676
1677 /**
1678  * The template that generates a new ISA object.
1679  * Note that this template can be changed by command line
1680  * arguments.
1681  */
1682 static ia32_isa_t ia32_isa_template = {
1683         {
1684                 &ia32_isa_if,            /* isa interface implementation */
1685                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1686                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1687                 -1,                      /* stack direction */
1688                 2,                       /* power of two stack alignment, 2^2 == 4 */
1689                 NULL,                    /* main environment */
1690                 7,                       /* costs for a spill instruction */
1691                 5,                       /* costs for a reload instruction */
1692         },
1693         NULL,                    /* 16bit register names */
1694         NULL,                    /* 8bit register names */
1695         NULL,                    /* 8bit register names high */
1696         NULL,                    /* types */
1697         NULL,                    /* tv_ents */
1698         NULL,                    /* current code generator */
1699         NULL,                    /* abstract machine */
1700 #ifndef NDEBUG
1701         NULL,                    /* name obstack */
1702 #endif
1703 };
1704
1705 static void init_asm_constraints(void)
1706 {
1707         be_init_default_asm_constraint_flags();
1708
1709         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1710         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1711         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1712         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1713         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1714         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1715         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1716         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1717         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1718         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1719         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1720         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1721         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1722         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1723         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1724         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1725         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1726         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1727         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1728         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1729
1730         /* no support for autodecrement/autoincrement */
1731         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1732         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1733         /* no float consts */
1734         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1735         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1736         /* makes no sense on x86 */
1737         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1738         /* no support for sse consts yet */
1739         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1740         /* no support for x87 consts yet */
1741         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1742         /* no support for mmx registers yet */
1743         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1744         /* not available in 32bit mode */
1745         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1746         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1747
1748         /* no code yet to determine register class needed... */
1749         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1750 }
1751
1752 /**
1753  * Initializes the backend ISA.
1754  */
1755 static arch_env_t *ia32_init(FILE *file_handle) {
1756         static int inited = 0;
1757         ia32_isa_t *isa;
1758         int        i, n;
1759
1760         if (inited)
1761                 return NULL;
1762         inited = 1;
1763
1764         set_tarval_output_modes();
1765
1766         isa = XMALLOC(ia32_isa_t);
1767         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1768
1769         if(mode_fpcw == NULL) {
1770                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1771         }
1772
1773         ia32_register_init();
1774         ia32_create_opcodes(&ia32_irn_ops);
1775
1776         be_emit_init(file_handle);
1777         isa->regs_16bit     = pmap_create();
1778         isa->regs_8bit      = pmap_create();
1779         isa->regs_8bit_high = pmap_create();
1780         isa->types          = pmap_create();
1781         isa->tv_ent         = pmap_create();
1782         isa->cpu            = ia32_init_machine_description();
1783
1784         ia32_build_16bit_reg_map(isa->regs_16bit);
1785         ia32_build_8bit_reg_map(isa->regs_8bit);
1786         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1787
1788 #ifndef NDEBUG
1789         isa->name_obst = XMALLOC(struct obstack);
1790         obstack_init(isa->name_obst);
1791 #endif /* NDEBUG */
1792
1793         /* enter the ISA object into the intrinsic environment */
1794         intrinsic_env.isa = isa;
1795         ia32_handle_intrinsics();
1796
1797         /* emit asm includes */
1798         n = get_irp_n_asms();
1799         for (i = 0; i < n; ++i) {
1800                 be_emit_cstring("#APP\n");
1801                 be_emit_ident(get_irp_asm(i));
1802                 be_emit_cstring("\n#NO_APP\n");
1803         }
1804
1805         /* needed for the debug support */
1806         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1807         be_emit_cstring(".Ltext0:\n");
1808         be_emit_write_line();
1809
1810         /* we mark referenced global entities, so we can only emit those which
1811          * are actually referenced. (Note: you mustn't use the type visited flag
1812          * elsewhere in the backend)
1813          */
1814         inc_master_type_visited();
1815
1816         return &isa->arch_env;
1817 }
1818
1819
1820
1821 /**
1822  * Closes the output file and frees the ISA structure.
1823  */
1824 static void ia32_done(void *self) {
1825         ia32_isa_t *isa = self;
1826
1827         /* emit now all global declarations */
1828         be_gas_emit_decls(isa->arch_env.main_env, 1);
1829
1830         pmap_destroy(isa->regs_16bit);
1831         pmap_destroy(isa->regs_8bit);
1832         pmap_destroy(isa->regs_8bit_high);
1833         pmap_destroy(isa->tv_ent);
1834         pmap_destroy(isa->types);
1835
1836 #ifndef NDEBUG
1837         obstack_free(isa->name_obst, NULL);
1838 #endif /* NDEBUG */
1839
1840         be_emit_exit();
1841
1842         free(self);
1843 }
1844
1845
1846 /**
1847  * Return the number of register classes for this architecture.
1848  * We report always these:
1849  *  - the general purpose registers
1850  *  - the SSE floating point register set
1851  *  - the virtual floating point registers
1852  *  - the SSE vector register set
1853  */
1854 static unsigned ia32_get_n_reg_class(const void *self) {
1855         (void) self;
1856         return N_CLASSES;
1857 }
1858
1859 /**
1860  * Return the register class for index i.
1861  */
1862 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1863                                                        unsigned i)
1864 {
1865         (void) self;
1866         assert(i < N_CLASSES);
1867         return &ia32_reg_classes[i];
1868 }
1869
1870 /**
1871  * Get the register class which shall be used to store a value of a given mode.
1872  * @param self The this pointer.
1873  * @param mode The mode in question.
1874  * @return A register class which can hold values of the given mode.
1875  */
1876 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1877                 const ir_mode *mode)
1878 {
1879         (void) self;
1880
1881         if (mode_is_float(mode)) {
1882                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1883         }
1884         else
1885                 return &ia32_reg_classes[CLASS_ia32_gp];
1886 }
1887
1888 /**
1889  * Get the ABI restrictions for procedure calls.
1890  * @param self        The this pointer.
1891  * @param method_type The type of the method (procedure) in question.
1892  * @param abi         The abi object to be modified
1893  */
1894 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1895                               be_abi_call_t *abi)
1896 {
1897         ir_type  *tp;
1898         ir_mode  *mode;
1899         unsigned  cc;
1900         int       n, i, regnum;
1901         int                 pop_amount = 0;
1902         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1903
1904         (void) self;
1905
1906         /* set abi flags for calls */
1907         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1908         call_flags.bits.store_args_sequential = 0;
1909         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1910         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1911         call_flags.bits.call_has_imm          = 0;  /* No call immediates, we handle this by ourselves */
1912
1913         /* set parameter passing style */
1914         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1915
1916         if (get_method_variadicity(method_type) == variadicity_variadic) {
1917                 /* pass all parameters of a variadic function on the stack */
1918                 cc = cc_cdecl_set;
1919         } else {
1920                 cc = get_method_calling_convention(method_type);
1921                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1922                     ia32_cg_config.optimize_cc) {
1923                         /* set the calling conventions to register parameter */
1924                         cc = (cc & ~cc_bits) | cc_reg_param;
1925                 }
1926         }
1927
1928         /* we have to pop the shadow parameter ourself for compound calls */
1929         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1930                         && !(cc & cc_reg_param)) {
1931                 pop_amount += get_mode_size_bytes(mode_P_data);
1932         }
1933
1934         n = get_method_n_params(method_type);
1935         for (i = regnum = 0; i < n; i++) {
1936                 ir_mode               *mode;
1937                 const arch_register_t *reg = NULL;
1938
1939                 tp   = get_method_param_type(method_type, i);
1940                 mode = get_type_mode(tp);
1941                 if (mode != NULL) {
1942                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1943                 }
1944                 if (reg != NULL) {
1945                         be_abi_call_param_reg(abi, i, reg);
1946                         ++regnum;
1947                 } else {
1948                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1949                          * movl has a shorter opcode than mov[sz][bw]l */
1950                         ir_mode *load_mode = mode;
1951
1952                         if (mode != NULL) {
1953                                 unsigned size = get_mode_size_bytes(mode);
1954
1955                                 if (cc & cc_callee_clear_stk) {
1956                                         pop_amount += (size + 3U) & ~3U;
1957                                 }
1958
1959                                 if (size < 4) load_mode = mode_Iu;
1960                         }
1961
1962                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1963                 }
1964         }
1965
1966         be_abi_call_set_pop(abi, pop_amount);
1967
1968         /* set return registers */
1969         n = get_method_n_ress(method_type);
1970
1971         assert(n <= 2 && "more than two results not supported");
1972
1973         /* In case of 64bit returns, we will have two 32bit values */
1974         if (n == 2) {
1975                 tp   = get_method_res_type(method_type, 0);
1976                 mode = get_type_mode(tp);
1977
1978                 assert(!mode_is_float(mode) && "two FP results not supported");
1979
1980                 tp   = get_method_res_type(method_type, 1);
1981                 mode = get_type_mode(tp);
1982
1983                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1984
1985                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1986                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1987         }
1988         else if (n == 1) {
1989                 const arch_register_t *reg;
1990
1991                 tp   = get_method_res_type(method_type, 0);
1992                 assert(is_atomic_type(tp));
1993                 mode = get_type_mode(tp);
1994
1995                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1996
1997                 be_abi_call_res_reg(abi, 0, reg);
1998         }
1999 }
2000
2001 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
2002 {
2003         (void) block_env;
2004
2005         if(!is_ia32_irn(irn)) {
2006                 return -1;
2007         }
2008
2009         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
2010                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
2011                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
2012                 || is_ia32_Immediate(irn))
2013                 return 0;
2014
2015         return 1;
2016 }
2017
2018 /**
2019  * Initializes the code generator interface.
2020  */
2021 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
2022 {
2023         (void) self;
2024         return &ia32_code_gen_if;
2025 }
2026
2027 /**
2028  * Returns the estimated execution time of an ia32 irn.
2029  */
2030 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2031         (void) env;
2032         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2033 }
2034
2035 list_sched_selector_t ia32_sched_selector;
2036
2037 /**
2038  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2039  */
2040 static const list_sched_selector_t *ia32_get_list_sched_selector(
2041                 const void *self, list_sched_selector_t *selector)
2042 {
2043         (void) self;
2044         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2045         ia32_sched_selector.exectime              = ia32_sched_exectime;
2046         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2047         return &ia32_sched_selector;
2048 }
2049
2050 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2051 {
2052         (void) self;
2053         return NULL;
2054 }
2055
2056 /**
2057  * Returns the necessary byte alignment for storing a register of given class.
2058  */
2059 static int ia32_get_reg_class_alignment(const void *self,
2060                                         const arch_register_class_t *cls)
2061 {
2062         ir_mode *mode = arch_register_class_mode(cls);
2063         int bytes     = get_mode_size_bytes(mode);
2064         (void) self;
2065
2066         if (mode_is_float(mode) && bytes > 8)
2067                 return 16;
2068         return bytes;
2069 }
2070
2071 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2072                 const void *self, const ir_node *irn)
2073 {
2074         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2075                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2076                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2077                 NULL,
2078         };
2079         static const be_execution_unit_t *_allowed_units_GP[] = {
2080                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2081                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2082                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2083                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2084                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2085                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2086                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2087                 NULL,
2088         };
2089         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2090                 &be_machine_execution_units_DUMMY[0],
2091                 NULL,
2092         };
2093         static const be_execution_unit_t **_units_callret[] = {
2094                 _allowed_units_BRANCH,
2095                 NULL
2096         };
2097         static const be_execution_unit_t **_units_other[] = {
2098                 _allowed_units_GP,
2099                 NULL
2100         };
2101         static const be_execution_unit_t **_units_dummy[] = {
2102                 _allowed_units_DUMMY,
2103                 NULL
2104         };
2105         const be_execution_unit_t ***ret;
2106         (void) self;
2107
2108         if (is_ia32_irn(irn)) {
2109                 ret = get_ia32_exec_units(irn);
2110         } else if (is_be_node(irn)) {
2111                 if (be_is_Return(irn)) {
2112                         ret = _units_callret;
2113                 } else if (be_is_Barrier(irn)) {
2114                         ret = _units_dummy;
2115                 } else {
2116                         ret = _units_other;
2117                 }
2118         }
2119         else {
2120                 ret = _units_dummy;
2121         }
2122
2123         return ret;
2124 }
2125
2126 /**
2127  * Return the abstract ia32 machine.
2128  */
2129 static const be_machine_t *ia32_get_machine(const void *self) {
2130         const ia32_isa_t *isa = self;
2131         return isa->cpu;
2132 }
2133
2134 /**
2135  * Return irp irgs in the desired order.
2136  */
2137 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2138 {
2139         (void) self;
2140         (void) irg_list;
2141         return NULL;
2142 }
2143
2144 static void ia32_mark_remat(const void *self, ir_node *node) {
2145         (void) self;
2146         if (is_ia32_irn(node)) {
2147                 set_ia32_is_remat(node);
2148         }
2149 }
2150
2151 /**
2152  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2153  * @return 1 if allowed, 0 otherwise
2154  */
2155 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2156 {
2157         ir_node *phi;
2158         ir_node *cmp = NULL;
2159
2160         /* we can't handle psis with 64bit compares yet */
2161         if (is_Proj(sel)) {
2162                 cmp = get_Proj_pred(sel);
2163                 if (is_Cmp(cmp)) {
2164                         ir_node *left     = get_Cmp_left(cmp);
2165                         ir_mode *cmp_mode = get_irn_mode(left);
2166                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2167                                 return 0;
2168                 } else {
2169                         cmp = NULL;
2170                 }
2171         }
2172
2173         if (ia32_cg_config.use_cmov) {
2174                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2175                         pn_Cmp pn   = get_Proj_proj(sel);
2176                         ir_node *cl = get_Cmp_left(cmp);
2177                         ir_node *cr = get_Cmp_right(cmp);
2178
2179                         /* check the Phi nodes: no 64bit and no floating point cmov */
2180                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2181                                 ir_mode *mode = get_irn_mode(phi);
2182
2183                                 if (mode_is_float(mode)) {
2184                                         /* check for Min, Max */
2185                                         ir_node *t = get_Phi_pred(phi, i);
2186                                         ir_node *f = get_Phi_pred(phi, j);
2187                                         int res    = 0;
2188
2189                                         /* SSE2 supports Min & Max */
2190                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2191                                                 if (cl == t && cr == f) {
2192                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2193                                                         res = 1;
2194                                                 } else if (cl == f && cr == t) {
2195                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2196                                                         res = 1;
2197                                                 }
2198                                         }
2199                                         if (! res)
2200                                                 return 0;
2201
2202                                 } else if (get_mode_size_bits(mode) > 32)
2203                                         return 0;
2204                         }
2205                 } else {
2206                         /* check the Phi nodes: no 64bit and no floating point cmov */
2207                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2208                                 ir_mode *mode = get_irn_mode(phi);
2209
2210                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2211                                         return 0;
2212                         }
2213                 }
2214
2215                 return 1;
2216         } else {
2217                 ir_node *cl, *cr;
2218                 pn_Cmp  pn;
2219
2220                 /* No cmov, only some special cases */
2221                 if (cmp == NULL)
2222                         return 0;
2223
2224                 /* Now some supported cases here */
2225                 pn = get_Proj_proj(sel);
2226                 cl = get_Cmp_left(cmp);
2227                 cr = get_Cmp_right(cmp);
2228
2229                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2230                         ir_mode *mode = get_irn_mode(phi);
2231                         int res = 0;
2232                         ir_node *t, *f;
2233
2234                         t = get_Phi_pred(phi, i);
2235                         f = get_Phi_pred(phi, j);
2236
2237                         /* no floating point and no 64bit yet */
2238                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2239                                 return 0;
2240
2241                         if (is_Const(t) && is_Const(f)) {
2242                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2243                                         /* always support Psi(x, C1, C2) */
2244                                         res = 1;
2245                                 }
2246                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2247                                 if (0) {
2248 #if 0
2249                                 } else if (cl == t && cr == f) {
2250                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2251                                         res = 1;
2252                                 } else if (cl == f && cr == t) {
2253                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2254                                         res = 1;
2255 #endif
2256                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2257                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2258                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2259                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2260                                         res = 1;
2261                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2262                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2263                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2264                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2265                                         res = 1;
2266                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2267                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2268                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2269                                                 res = 1;
2270                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2271                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2272                                                 res = 1;
2273                                         }
2274                                 }
2275                         }
2276                         if (! res)
2277                                 return 0;
2278                 }
2279                 /* all checks passed */
2280                 return 1;
2281         }
2282         return 0;
2283 }
2284
2285 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2286 {
2287         (void) self;
2288         (void) c;
2289
2290         /* we already added all our simple flags to the flags modifier list in
2291          * init, so this flag we don't know. */
2292         return ASM_CONSTRAINT_FLAG_INVALID;
2293 }
2294
2295 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2296 {
2297         (void) self;
2298
2299         return ia32_get_clobber_register(clobber) != NULL;
2300 }
2301
2302 /**
2303  * Returns the libFirm configuration parameter for this backend.
2304  */
2305 static const backend_params *ia32_get_libfirm_params(void) {
2306         static const ir_settings_if_conv_t ifconv = {
2307                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2308                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2309         };
2310         static const ir_settings_arch_dep_t ad = {
2311                 1,                   /* also use subs */
2312                 4,                   /* maximum shifts */
2313                 31,                  /* maximum shift amount */
2314                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2315
2316                 1,  /* allow Mulhs */
2317                 1,  /* allow Mulus */
2318                 32  /* Mulh allowed up to 32 bit */
2319         };
2320         static backend_params p = {
2321                 1,     /* need dword lowering */
2322                 1,     /* support inline assembly */
2323                 0,     /* no immediate floating point mode. */
2324                 NULL,  /* no additional opcodes */
2325                 NULL,  /* will be set later */
2326                 ia32_create_intrinsic_fkt,
2327                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2328                 NULL,  /* will be set below */
2329                 NULL   /* will be set below */
2330         };
2331
2332         ia32_setup_cg_config();
2333
2334         /* doesn't really belong here, but this is the earliest place the backend
2335          * is called... */
2336         init_asm_constraints();
2337
2338         p.dep_param    = &ad;
2339         p.if_conv_info = &ifconv;
2340         return &p;
2341 }
2342
2343 static const lc_opt_enum_int_items_t gas_items[] = {
2344         { "elf",     GAS_FLAVOUR_ELF },
2345         { "mingw",   GAS_FLAVOUR_MINGW  },
2346         { "yasm",    GAS_FLAVOUR_YASM   },
2347         { "macho",   GAS_FLAVOUR_MACH_O },
2348         { NULL,      0 }
2349 };
2350
2351 static lc_opt_enum_int_var_t gas_var = {
2352         (int*) &be_gas_flavour, gas_items
2353 };
2354
2355 #ifdef FIRM_GRGEN_BE
2356 static const lc_opt_enum_int_items_t transformer_items[] = {
2357         { "default", TRANSFORMER_DEFAULT },
2358         { "pbqp",    TRANSFORMER_PBQP    },
2359         { "random",  TRANSFORMER_RAND    },
2360         { NULL,      0                   }
2361 };
2362
2363 static lc_opt_enum_int_var_t transformer_var = {
2364         (int*)&be_transformer, transformer_items
2365 };
2366 #endif
2367
2368 static const lc_opt_table_entry_t ia32_options[] = {
2369         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2370 #ifdef FIRM_GRGEN_BE
2371         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2372 #endif
2373         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2374                        &ia32_isa_template.arch_env.stack_alignment),
2375         LC_OPT_LAST
2376 };
2377
2378 const arch_isa_if_t ia32_isa_if = {
2379         ia32_init,
2380         ia32_done,
2381         ia32_get_n_reg_class,
2382         ia32_get_reg_class,
2383         ia32_get_reg_class_for_mode,
2384         ia32_get_call_abi,
2385         ia32_get_code_generator_if,
2386         ia32_get_list_sched_selector,
2387         ia32_get_ilp_sched_selector,
2388         ia32_get_reg_class_alignment,
2389         ia32_get_libfirm_params,
2390         ia32_get_allowed_execution_units,
2391         ia32_get_machine,
2392         ia32_get_irg_list,
2393         ia32_mark_remat,
2394         ia32_parse_asm_constraint,
2395         ia32_is_valid_clobber
2396 };
2397
2398 void ia32_init_emitter(void);
2399 void ia32_init_finish(void);
2400 void ia32_init_optimize(void);
2401 void ia32_init_transform(void);
2402 void ia32_init_x87(void);
2403
2404 void be_init_arch_ia32(void)
2405 {
2406         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2407         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2408
2409         lc_opt_add_table(ia32_grp, ia32_options);
2410         be_register_isa_if("ia32", &ia32_isa_if);
2411
2412         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2413
2414         ia32_init_emitter();
2415         ia32_init_finish();
2416         ia32_init_optimize();
2417         ia32_init_transform();
2418         ia32_init_x87();
2419         ia32_init_architecture();
2420 }
2421
2422 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);